JP2002185208A

JP2002185208A - 帯域阻止型フィルタとそれを用いた無線装置

Info

Publication number: JP2002185208A
Application number: JP2000384834A
Authority: JP
Inventors: Toshio Ishizaki; 俊雄石崎; Ikuo Awai; 郁雄粟井; Hideyuki Miyake; 秀行三宅
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-12-19
Filing date: 2000-12-19
Publication date: 2002-06-28

Abstract

(57)【要約】【課題】帯域阻止型フィルタの設計においては阻止帯
域のみを考慮しているので、通過帯域における通過損失
の最小化が考慮されていない。また、段間結合回路は分
布定数回路で形成され小形化が難しい。【解決手段】Ｎ個（Ｎは２以上の自然数）の共振素子
と、前記共振素子間を接続する（Ｎ−１）個の集中定数
素子で形成するπ型回路もしくはＴ型回路からなり、そ
れらが接続された全体回路の両端にはそれぞれ入出力端
子を有するフィルタ回路であって、前記Ｎ個の共振素子
の各々の直列共振周波数は伝達特性の阻止周波数帯に対
応し、かつ、前記阻止周波数帯より低い周波数あるいは
高い周波数あるいは両側の周波数に前記入出力端子から
見た反射特性が極小点となる少なくともひとつ以上の通
過周波数帯を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、主として携帯電話
機などの高周波無線装置で用いられる帯域阻止型フィル
タに関するものである。

【０００２】

【従来の技術】近年、帯域阻止型フィルタは携帯電話機
などの高周波無線装置において不要信号を除去するため
に使用されている。以下に図面を参照しながら、上記し
た従来の帯域阻止型フィルタの一例について説明する。

【０００３】図２３は従来の帯域阻止型フィルタの回路
構成図を示すものである。図２３において、２３１は入
出力端子、２３２は４分の１波長１端短絡型ストリップ
ライン共振器、２３３は結合キャパシタ、２３４は４分
の１波長段間結合伝送線路で、各々の共振器を縦続接続
する。

【０００４】以上のように構成された帯域阻止型フィル
タについて、以下その動作について説明する。

【０００５】まず、４分の１波長１端短絡型ストリップ
ライン共振器２３２と結合キャパシタ２３３が直列接続
された各共振素子は、伝達特性の阻止周波数帯に対応し
直列共振する。各共振素子が直列共振することにより、
その共振周波数ではグランドへの接続サセプタンスが無
限大となることにより等価的に接地され、伝達特性は帯
域阻止型となる。そして、そのような共振素子は４分の
１波長段間結合伝送線路２３４を介して縦続接続され、
多段の帯域阻止型フィルタを構成する。２３１は入出力
端子でここから高周波信号が入出力される。入出力端子
２３１間の伝達特性（Ｓ２１）と反射特性（Ｓ１１）は
図２４のように表される。すなわち、反射特性に注目す
ると、阻止周波数帯で反射量が最大になり、阻止周波数
帯から離れるにしたがって反射量が単調に小さくなると
いう特性を呈する。

【０００６】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、帯域阻止型フィルタの設計において阻止
帯域のみを考慮しているので、通過帯域における通過損
失の最小化、すなわちインピーダンス整合ということが
全く考慮されていないという問題点を有していた。言い
換えれば、従来例の反射特性は単調減少なので、阻止周
波数帯の近傍で通過損失を最小化するインピーダンス整
合ができないということを示していた。また、段間接続
に４分の１波長結合伝送線路２３４を介して縦続接続す
るためにフィルタの小形化が困難であるという問題点を
有していた。

【０００７】本発明は上記問題点に鑑み、通過帯域近傍
において入出力端子から見た反射特性が極小点となる周
波数を有し、あるいは小形化が可能な帯域阻止型フィル
タを提供することを目的とする。

【０００８】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の帯域阻止型フィルタは、Ｎ個（Ｎは２以上
の自然数）の共振素子と、集中定数素子で構成され前記
共振素子間を接続する（Ｎ−１）個の結合回路からな
り、それらが接続された全体回路の両端にはそれぞれ入
出力端子を有し、前記Ｎ個の共振素子の各々の直列共振
周波数は伝達特性の阻止周波数帯に対応し、かつ、前記
阻止周波数帯より低い周波数あるいは高い周波数あるい
は両側の周波数に前記入出力端子から見た反射特性が極
小点となる少なくともひとつ以上の通過周波数帯を有す
るという構成を備えたものである。

【０００９】さらには、結合回路はπ型回路であるか、
もしくはＴ型回路であるという構成を備えたものであ
る。

【００１０】また、π型回路において、２個の並列子は
それぞれキャパシタで構成し、１個の直列子はインダク
タで構成したことを特徴とするという構成を備えたもの
である。また、π型回路において、２個の並列子はそれ
ぞれインダクタで構成し、１個の直列子はキャパシタで
構成したことを特徴とする構成を備えたものである。

【００１１】また、Ｔ型回路において、２個の直列子は
それぞれキャパシタで構成し、１個の並列子はインダク
タで構成したことを特徴とする構成を備えたものであ
る。また、Ｔ型回路において、２個の直列子はそれぞれ
インダクタで構成し、１個の並列子はキャパシタで構成
したことを特徴とする構成を備えたものである。

【００１２】さらには前記構成において、少なくともひ
とつ以上の前記通過周波数帯が、前記阻止周波数帯より
低い周波数に形成されることを特徴とするという構成を
備えたものである。

【００１３】さらには前記構成において、少なくともひ
とつ以上の前記通過周波数帯が、前記阻止周波数帯より
高い周波数に形成されることを特徴とするという構成を
備えたものである。

【００１４】さらには前記構成において、前記インダク
タに並列にキャパシタを接続することにより、前記通過
周波数帯の周波数を制御することを特徴とするという構
成を備えたものである。

【００１５】さらには前記構成において、前記共振素子
を、並列共振子とそれに直列に接続された結合キャパシ
タ、もしくは並列共振子とそれに直列に接続された結合
インダクタで構成したことを特徴とするという構成を備
えたものである。

【００１６】さらには前記構成において、前記並列共振
子が、前記阻止周波数帯の略４分の１波長の長さの１端
短絡型ＴＥＭ共振器であることを特徴とするという構成
を備えたものである。

【００１７】さらには前記構成において、前記並列共振
子が、セラミック積層体の中に形成されたストリップラ
イン共振器であることを特徴とするという構成を備えた
ものである。

【００１８】さらには前記構成において、前記並列共振
子同士が電磁界結合をしており、それぞれの前記並列共
振子間に前記電磁界結合をキャンセルするための結合キ
ャパシタが接続されたことを特徴とするという構成を備
えたものである。

【００１９】さらには前記いずれかの帯域阻止型フィル
タを無線装置に用いたという構成を備えたものである。

【００２０】

【発明の実施の形態】以下本発明の一実施の形態の帯域
阻止型フィルタについて、図面を参照しながら説明す
る。

【００２１】（実施の形態１）図１は本発明の実施の形
態１における帯域阻止型フィルタの回路構成を示すもの
である。図１において、１は入出力端子、２は４分の１
波長１端短絡型ストリップライン共振器、３は結合キャ
パシタ、４は段間結合インダクタ、５は負荷キャパシタ
で、３から５は集中定数形の素子として形成される。

【００２２】以上のように構成された帯域阻止型フィル
タについて、以下図１及び図１３を用いてその動作を説
明する。

【００２３】まず図１と従来例の図２３を比較すると２
３４の４分の１波長段結合伝送線路が、段間結合インダ
クタ４と負荷キャパシタ５からなるπ型回路に置き換え
られているところが全く異なる点である。高周波回路理
論から言えば、４分の１波長線路と、並列キャパシタ２
個及び直列インダクタ１個からなるπ型回路は、いずれ
もインピーダンス・インバータとして働くことはよく知
られていることである。すなわち、４分の１波長線路は
等価的に集中定数のπ型回路に置き換えられることがで
きる。そのとき、帯域阻止型フィルタの伝達特性（Ｓ２
１）、反射特性（Ｓ１１）は従来例の図２４と同じにな
ると予想されるところである。

【００２４】ところが、実際に得られる本実施の形態の
構成の帯域阻止型フィルタの反射特性（Ｓ１１）は、図
１３に示すように阻止帯域の近傍すぐ下側にＳ１１が極
小となる点を有している。すなわち、その周波数におい
てはインピーダンス整合がとれ通過帯域となり得ること
を意味している。よって、本発明の構成では、阻止帯域
の近傍すぐ下側に通過帯域を有する高選択度で通過帯域
で低損失の帯域阻止型フィルタを実現することができ
る。

【００２５】以上のように本実施の形態によれば、Ｎ個
（Ｎは２以上の自然数）の共振素子と、前記共振素子間
を接続する（Ｎ−１）個のπ型回路からなり、それらが
接続された全体回路の両端にはそれぞれ入出力端子を有
するフィルタ回路を構成し、各π型回路を、２個の並列
子はそれぞれキャパシタで構成し、１個の直列子はイン
ダクタで構成することにより、少なくともひとつ以上の
通過周波数帯を、阻止周波数帯より低い周波数に形成す
ることができる。よって、通過帯域近傍の通過帯域より
低い周波数において入出力端子から見た反射特性が極小
点となる通過周波数帯域を有する高選択度で、かつ小形
化が可能な帯域阻止型フィルタを提供することができ
る。

【００２６】また、第１の実施の形態では結合キャパシ
タ３としたが、図５に示すように結合インダクタ５３と
しても同様の効果が得られる。

【００２７】また、さらに図９で示す様に４分の１波長
１端短絡型ストリップライン共振器９２間に電磁界結合
Ｃが有り、それをキャンセルするための結合キャンセル
・キャパシタ９６が接続されている場合にも、フィルタ
の伝達特性、反射特性は図１３のようになり、上記結果
と同様の効果が得られる。

【００２８】（実施の形態２）以下本発明の実施の形態
２について図面を参照しながら説明する。

【００２９】図２は本発明の実施の形態２における帯域
阻止型フィルタの回路構成を示すものである。図２にお
いて、２１は入出力端子、２２は４分の１波長１端短絡
型ストリップライン共振器、２３は結合キャパシタ、２
４は段間結合キャパシタ、２５は負荷インダクタであ
る。

【００３０】以上のように構成された帯域阻止型フィル
タについて、以下図２及び図１４を用いてその動作を説
明する。

【００３１】まず図２と従来例の図２３を比較すると２
３４の４分の１波長段間結合伝送線路が、段間結合キャ
パシタ２４と負荷インダクタ２５からなるπ型回路に置
き換えられているところが全く異なる点である。高周波
回路理論から言えば、４分の１波長線路と、並列インダ
クタ２個及び直列キャパシタ１個からなるπ型回路は、
いずれもインピーダンス・インバータとして働くことは
よく知られていることである。すなわち、４分の１波長
線路は等価的に集中定数のπ型回路に置き換えられるこ
とができる。そのとき、帯域阻止型フィルタの伝達特性
（Ｓ２１）、反射特性（Ｓ１１）は従来例の図２４と同
じになると予想されるところである。

【００３２】ところが、実際に得られる本実施の形態の
構成の帯域阻止型フィルタの反射特性（Ｓ１１）は、図
１４に示すように阻止帯域の近傍すぐ上側にＳ１１が極
小となる点を有している。すなわち、その周波数におい
てはインピーダンス整合がとれ通過帯域となり得ること
を意味している。よって、本発明の構成では、阻止帯域
の近傍すぐ上側に通過帯域を有する高選択度で通過帯域
で低損失の帯域阻止型フィルタを実現することができ
る。

【００３３】以上のように本実施の形態によれば、Ｎ個
（Ｎは２以上の自然数）の共振素子と、前記共振素子間
を接続する（Ｎ−１）個のπ型回路からなり、それらが
接続された全体回路の両端にはそれぞれ入出力端子を有
するフィルタ回路を構成し、各π型回路を、２個の並列
子はそれぞれインダクタで構成し、１個の直列子はキャ
パシタで構成することにより、少なくともひとつ以上の
通過周波数帯を、阻止周波数帯より高い周波数に形成す
ることができる。よって、通過帯域近傍の通過帯域より
高い周波数において入出力端子から見た反射特性が極小
点となる通過周波数帯域を有する高選択度で、かつ小形
化が可能な帯域阻止型フィルタを提供することができ
る。

【００３４】また、実施の形態２では結合キャパシタ２
３としたが、図６に示すように結合インダクタ６３とし
ても同様の効果が得られる。

【００３５】また、さらに図１０で示す様に４分の１波
長１端短絡型ストリップライン共振器１０２間に電磁界
結合Ｃが有り、それをキャンセルするための結合キャン
セル・キャパシタ１０６が接続されている場合にも、フ
ィルタの伝達特性、反射特性は図１４のようになり、上
記結果と同様の効果が得られる。

【００３６】（実施の形態３）以下、本発明の実施の形
態３について図面を参照しながら説明する。

【００３７】図３は本発明の実施の形態３における帯域
阻止型フィルタの回路構成を示すものである。図３にお
いて、３１は入出力端子、３２は４分の１波長１端短絡
型ストリップライン共振器、３３は結合キャパシタ、３
４は段間結合インダクタ、３５は負荷キャパシタであ
る。

【００３８】以上のように構成された帯域阻止型フィル
タについて、以下図３及び図１４を用いてその動作を説
明する。

【００３９】まず図３と従来例の図２３を比較すると２
３４の４分の１波長段間結合伝送線路が、段間結合イン
ダクタ３４と負荷キャパシタ３５からなるＴ型回路に置
き換えられているところが全く異なる点である。高周波
回路理論から言えば、４分の１波長線路と、直列インダ
クタ２個及び並列キャパシタ１個からなるＴ型回路は、
いずれもインピーダンス・インバータとして働くことは
よく知られていることである。すなわち、４分の１波長
線路は等価的に集中定数のＴ型回路に置き換えられるこ
とができる。そのとき、帯域阻止型フィルタの伝達特性
（Ｓ２１）、反射特性（Ｓ１１）は従来例の図２４と同
じになると予想されるところである。

【００４０】ところが、実際に得られる本実施の形態の
構成の帯域阻止型フィルタの反射特性（Ｓ１１）は、図
１４に示すように阻止帯域の近傍すぐ上側にＳ１１が極
小となる点を有している。すなわち、その周波数におい
てはインピーダンス整合がとれ通過帯域となり得ること
を意味している。よって、本発明の構成では、阻止帯域
の近傍すぐ上側に通過帯域を有する高選択度で通過帯域
で低損失の帯域阻止型フィルタを実現することができ
る。

【００４１】以上のように本実施の形態によれば、Ｎ個
（Ｎは２以上の自然数）の共振素子と、前記共振素子間
を接続する（Ｎ−１）個のＴ型回路からなり、それらが
接続された全体回路の両端にはそれぞれ入出力端子を有
するフィルタ回路を構成し、各Ｔ型回路を、２個の直列
子はそれぞれインダクタで構成し、１個の並列子はキャ
パシタで構成することにより、少なくともひとつ以上の
通過周波数帯を、阻止周波数帯より高い周波数に形成す
ることができる。よって、通過帯域近傍の通過帯域より
高い周波数において入出力端子から見た反射特性が極小
点となる通過周波数帯域を有する高選択度で、かつ小形
化が可能な帯域阻止型フィルタを提供することができ
る。

【００４２】また、実施の形態３では結合キャパシタ３
３としたが、図７に示すように結合インダクタ７３とし
ても同様の効果が得られる。

【００４３】なお、実施の形態３において、負荷キャパ
シタ３５を変化させてもかまわない。ここでは負荷キャ
パシタ３５を1.592pFにした場合の結果は上記のように
図１４のような伝達特性、反射特性を示すが、負荷キャ
パシタ３５を1.8pFにした場合の結果は図２０に示すよ
うな伝達特性、反射特性となる。これらにより通過周波
数帯域を複数個形成することが出来たり、通過周波数を
自由に変化させることが可能となる。

【００４４】（実施の形態４）以下本発明の実施の形態
４について図面を参照しながら説明する。

【００４５】図４は本発明の実施の形態４における帯域
阻止型フィルタの回路構成を示すものである。図４にお
いて、４１は入出力端子、４２は４分の１波長１端短絡
型ストリップライン共振器、４３は結合キャパシタ、４
４は段間結合キャパシタ、４５は負荷インダクタであ
る。

【００４６】以上のように構成された帯域阻止型フィル
タについて、以下、図４及び図１３を用いてその動作を
説明する。

【００４７】まず図４と従来例の図２３を比較すると２
３４の４分の１波長段間結合伝送線路が、段間結合キャ
パシタ４４と負荷インダクタ４５からなるＴ型回路に置
き換えられているところが全く異なる点である。高周波
回路理論から言えば、４分の１波長線路と、直列キャパ
シタ２個及び並列インダクタ１個からなるＴ型回路は、
いずれもインピーダンス・インバータとして働くことは
よく知られていることである。すなわち、４分の１波長
線路は等価的に集中定数のＴ型回路に置き換えられるこ
とができる。そのとき、帯域阻止型フィルタの伝達特性
（Ｓ２１）、反射特性（Ｓ１１）は従来例の図２４と同
じになると予想されるところである。

【００４８】ところが、実際に得られる本実施の形態の
構成の帯域阻止型フィルタの反射特性（Ｓ１１）は、図
１３に示すように阻止帯域の近傍すぐ下側にＳ１１が極
小となる点を有している。すなわち、その周波数におい
てはインピーダンス整合がとれ通過帯域となり得ること
を意味している。よって、本発明の構成では、阻止帯域
の近傍すぐ下側に通過帯域を有する高選択度で通過帯域
で低損失の帯域阻止型フィルタを実現することができ
る。

【００４９】以上のように本実施の形態によれば、Ｎ個
（Ｎは２以上の自然数）の共振素子と、前記共振素子間
を接続する（Ｎ−１）個のＴ型回路からなり、それらが
接続された全体回路の両端にはそれぞれ入出力端子を有
するフィルタ回路を構成し、各Ｔ型回路を、２個の直列
子はそれぞれキャパシタで構成し、１個の並列子はイン
ダクタで構成することにより、少なくともひとつ以上の
通過周波数帯を、阻止周波数帯より低い周波数に形成す
ることができる。よって、通過帯域近傍の通過帯域より
低い周波数において入出力端子から見た反射特性が極小
点となる通過周波数帯域を有する高選択度で、かつ小形
化が可能な帯域阻止型フィルタを提供することができ
る。

【００５０】また、第４の実施の形態では結合キャパシ
タ４３としたが、図８に示すように結合インダクタ８３
としても同様の効果が得られる。

【００５１】なお、図４において、４分の１波長１端短
絡型ストリップライン共振器４２間に電磁界結合が有
り、かつ、図１０で示されるような結合キャンセル・キ
ャパシタ１０６が前記共振器４２間に接続された場合の
帯域阻止型フィルタの反射特性（Ｓ１１）は、図１５に
示すように阻止帯域の近傍すぐ下側と上側にＳ１１が極
小となる点を有している。すなわち、その周波数におい
てはインピーダンス整合がとれ通過帯域となり得ること
を意味している。よって、本発明の構成では、阻止帯域
の近傍すぐ下側と上側に通過帯域を有する高選択度で通
過帯域で低損失の帯域阻止型フィルタを実現することが
できる。

【００５２】（実施の形態５）以下本発明の実施の形態
５について図面を参照しながら説明する。

【００５３】図１１は本発明の実施の形態５における帯
域阻止型フィルタの回路構成を示すものである。図１１
において、１１１は入出力端子、１１２は４分の１波長
１端短絡型ストリップライン共振器、１１３は結合キャ
パシタ、１１４は段間結合インダクタ、１１５は負荷キ
ャパシタ、１１６は段間結合インダクタ１１４に並列に
接続される段間結合キャパシタである。

【００５４】以上のように構成された帯域阻止型フィル
タについて、以下図１１及び図１６と図１７を用いてそ
の動作を説明する。

【００５５】まず図１１と従来例の図２３を比較すると
２３４の４分の１波長段間結合伝送線路が、段間結合イ
ンダクタ１１４と負荷キャパシタ１１５からなるπ型回
路に置き換えられているところが全く異なる点である。
高周波回路理論から言えば、４分の１波長線路と、並列
キャパシタ２個と直列インダクタ１個からなるπ型回路
は、いずれもインピーダンス・インバータとして働くこ
とはよく知られていることである。すなわち、４分の１
波長線路は等価的に集中定数のπ型回路に置き換えられ
ることができる。実際の回路においては、図示している
様に段間結合インダクタ１１４には並列に段間結合キャ
パシタ１１６が接続されていても良い。そのとき、帯域
阻止型フィルタの伝達特性（Ｓ２１）、反射特性（Ｓ１
１）は従来例の図２４と同じになると予想されるところ
である。

【００５６】ところが、実際に得られる本実施の形態の
構成の帯域阻止型フィルタの反射特性（Ｓ１１）は、図
１６と図１７に示すように阻止帯域の近傍すぐ下側にＳ
１１が極小となる点を有している。ここでは、段間結合
インダクタ１１４の値3.979nHに対して、図１６では段
間結合キャパシタ１１６の値を0.15pF、図１７では0.25
pFとしている。すなわち、段間結合キャパシタ１１６の
値をわずかに変えることによって、インピーダンス整合
がとれ通過帯域となり得る周波数を自由に制御できるこ
とを意味している。よって、本発明の構成では、阻止帯
域の近傍すぐ下側の所望する周波数に通過帯域を有する
高選択度で通過帯域で低損失の帯域阻止型フィルタを実
現することができる。

【００５７】以上のように本実施の形態によれば、Ｎ個
（Ｎは２以上の自然数）の共振素子と、前記共振素子間
を接続する（Ｎ−１）個のＴ型回路からなり、それらが
接続された全体回路の両端にはそれぞれ入出力端子を有
するフィルタ回路を構成し、各Ｔ型回路を、２個の直列
子はそれぞれキャパシタで構成し、１個の並列子はイン
ダクタで構成し、前記インダクタに並列にキャパシタを
接続することにより、前記通過周波数帯の周波数を制御
することを特徴とする高選択度で、かつ小形化が可能な
帯域阻止型フィルタを提供することができる。

【００５８】なお、実施の形態５において、段間結合イ
ンダクタ１１４は固定としたが、段間結合キャパシタ１
１６のほうを固定として段間結合インダクタ１１４のほ
うを変化させてもかまわない。ここでは段間結合キャパ
シタ１１６を無視して0pFとおいて、段間結合インダク
タ１１４を3.5nHとした場合の伝達特性、反射特性を図
１８に、段間結合インダクタ１１４を4.8nHとした場合
の伝達特性、反射特性を図１９にそれぞれ示す。また、
図９で示す様に４分の１波長１端短絡型ストリップライ
ン共振器９２間に電磁界結合Ｃが有り、それをキャンセ
ルするための結合キャンセル・キャパシタ９６が接続さ
れている場合にも、伝達特性、反射特性は図２１で示す
ようになる。

【００５９】これらから、本発明の構成により、通過周
波数帯域を複数個形成することが出来たり、通過周波数
を自由に変化させられることがわかる。

【００６０】（実施の形態６）以下本発明の実施の形態
６について図面を参照しながら説明する。

【００６１】図１２は本発明の実施の形態６における帯
域阻止型フィルタの回路構成を示すものである。図１２
において、１２１は入出力端子、１２２は４分の１波長
１端短絡型ストリップライン共振器、１２３は結合キャ
パシタ、１２４は段間結合インダクタ、１２５は負荷キ
ャパシタ、１２６は段間結合インダクタ１２４に並列に
接続される段間結合キャパシタである。

【００６２】以上のように構成された帯域阻止型フィル
タについて、以下図１２及び図２２を用いてその動作を
説明する。

【００６３】まず図１２と従来例の図２３を比較すると
２３４の４分の１波長段間結合伝送線路が、段間結合イ
ンダクタ１２４と負荷キャパシタ１２５からなるＴ型回
路に置き換えられているところが全く異なる点である。
高周波回路理論から言えば、４分の１波長線路と、直列
インダクタ２個及び並列キャパシタ１個からなるＴ型回
路は、いずれもインピーダンス・インバータとして働く
ことはよく知られていることである。すなわち、４分の
１波長線路は等価的に集中定数のＴ型回路に置き換えら
れることができる。実際の回路においては、段間結合イ
ンダクタ１２４には並列に段間結合キャパシタ１２６が
接続される。そのとき、帯域阻止型フィルタの伝達特性
（Ｓ２１）、反射特性（Ｓ１１）は従来例の図２４と同
じになると予想されるところである。

【００６４】ところが、実際に得られる本実施の形態の
構成の帯域阻止型フィルタの反射特性（Ｓ１１）は、図
２２に示すように阻止帯域の近傍すぐ両側にＳ１１が極
小となる点を有している。すなわち、段間結合キャパシ
タ１１６の値をある値に設定することによって、インピ
ーダンス整合がとれ通過帯域となり得る周波数を自由に
制御できることを意味している。よって、本発明の構成
では、阻止帯域の近傍すぐ両側の所望する周波数に通過
帯域を有する高選択度で通過帯域で低損失の帯域阻止型
フィルタを実現することができる。

【００６５】以上のように本実施の形態によれば、Ｎ個
（Ｎは２以上の自然数）の共振素子と、前記共振素子間
を接続する（Ｎ−１）個のＴ型回路からなり、それらが
接続された全体回路の両端にはそれぞれ入出力端子を有
するフィルタ回路を構成し、各Ｔ型回路を、２個の直列
子はそれぞれインダクタで構成し、１個の並列子はキャ
パシタで構成し、前記インダクタに並列にキャパシタを
接続することにより、前記通過周波数帯の周波数を制御
することを特徴とする高選択度で、かつ小形化が可能な
帯域阻止型フィルタを提供することができる。

【００６６】

【発明の効果】以上のように本発明は、Ｎ個（Ｎは２以
上の自然数）の共振素子と、前記共振素子間を接続する
（Ｎ−１）個の集中定数素子で形成する結合回路からな
り、それらが接続された全体回路の両端にはそれぞれ入
出力端子を有し、前記Ｎ個の共振素子の各々の直列共振
周波数は伝達特性の阻止周波数帯に対応し、かつ、前記
阻止周波数帯より低い周波数あるいは高い周波数あるい
は両側の周波数に前記入出力端子から見た反射特性が極
小点となる少なくともひとつ以上の通過周波数帯を形成
することにより、高選択度で、かつ小形化が可能な帯域
阻止型フィルタを提供することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における帯域阻止型フィ
ルタの回路構成図

【図２】本発明の実施の形態２における帯域阻止型フィ
ルタの回路構成図

【図３】本発明の実施の形態３における帯域阻止型フィ
ルタの回路構成図

【図４】本発明の実施の形態４における帯域阻止型フィ
ルタの回路構成図

【図５】本発明の実施の形態１の異なる形態における帯
域阻止型フィルタの回路構成図

【図６】本発明の実施の形態２の異なる形態における帯
域阻止型フィルタの回路構成図

【図７】本発明の実施の形態３の異なる形態における帯
域阻止型フィルタの回路構成図

【図８】本発明の実施の形態４の異なる形態における帯
域阻止型フィルタの回路構成図

【図９】本発明の実施の形態１の異なる形態における帯
域阻止型フィルタの回路構成図

【図１０】本発明の実施の形態２の異なる形態における
帯域阻止型フィルタの回路構成図

【図１１】本発明の実施の形態５における帯域阻止型フ
ィルタの回路構成図

【図１２】本発明の実施の形態６における帯域阻止型フ
ィルタの回路構成図

【図１３】本発明の実施の形態１および実施の形態４に
おける帯域阻止型フィルタの特性図

【図１４】本発明の実施の形態２および実施の形態３に
おける帯域阻止型フィルタの特性図

【図１５】本発明の実施の形態４における帯域阻止型フ
ィルタの特性図

【図１６】本発明の実施の形態５における帯域阻止型フ
ィルタの特性図

【図１７】本発明の実施の形態５における帯域阻止型フ
ィルタの特性図

【図１８】本発明の実施の形態５における帯域阻止型フ
ィルタの特性図

【図１９】本発明の実施の形態５における帯域阻止型フ
ィルタの特性図

【図２０】本発明の実施の形態３における帯域阻止型フ
ィルタの特性図

【図２１】本発明の実施の形態５における帯域阻止型フ
ィルタの特性図

【図２２】本発明の実施の形態６における帯域阻止型フ
ィルタの特性図

【図２３】従来の帯域阻止型フィルタの回路構成図

【図２４】従来の帯域阻止型フィルタの特性図

【符号の説明】

１入出力端子２４分の１波長１端短絡型ストリップライン共振器３結合キャパシタ４段間結合インダクタ５負荷キャパシタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者三宅秀行京都府京田辺市大住浜55番12 松下日東電器株式会社内Ｆターム(参考） 5J006 JA02 LA02 LA21 NA04 NA05

Claims

【特許請求の範囲】

【請求項１】Ｎ個（Ｎは２以上の自然数）の共振素子
と、集中定数素子で構成され前記共振素子間を接続する
（Ｎ−１）個の結合回路からなり、それらが接続された
全体回路の両端にはそれぞれ入出力端子を有し、前記Ｎ
個の共振素子の各々の直列共振周波数は伝達特性の阻止
周波数帯に対応し、かつ、前記阻止周波数帯より低い周
波数あるいは高い周波数あるいは両側の周波数に前記入
出力端子から見た反射特性が極小点となる少なくともひ
とつ以上の通過周波数帯を有することを特徴とする帯域
阻止型フィルタ。
【請求項２】結合回路はπ型回路である請求項１記載
の帯域阻止型フィルタ。
【請求項３】結合回路はＴ型回路である請求項１記載
の帯域阻止型フィルタ。
【請求項４】前記π型回路を、２個の並列子はそれぞ
れキャパシタで構成し、１個の直列子はインダクタで構
成したことを特徴とする請求項２記載の帯域阻止型フィ
ルタ。
【請求項５】前記π型回路を、２個の並列子はそれぞ
れインダクタで構成し、１個の直列子はキャパシタで構
成したことを特徴とする請求項２記載の帯域阻止型フィ
ルタ。
【請求項６】前記Ｔ型回路を、２個の直列子はそれぞ
れキャパシタで構成し、１個の並列子はインダクタで構
成したことを特徴とする請求項３記載の帯域阻止型フィ
ルタ。
【請求項７】前記Ｔ型回路を、２個の直列子はそれぞ
れインダクタで構成し、１個の並列子はキャパシタで構
成したことを特徴とする請求項３記載の帯域阻止型フィ
ルタ。
【請求項８】少なくともひとつ以上の前記通過周波数
帯が、前記阻止周波数帯より低い周波数に形成されるこ
とを特徴とする請求項１〜７のいずれかに記載の帯域阻
止型フィルタ。
【請求項９】少なくともひとつ以上の前記通過周波数
帯が、前記阻止周波数帯より高い周波数に形成されるこ
とを特徴とする請求項１〜７のいずれかに記載の帯域阻
止型フィルタ。
【請求項１０】前記インダクタに並列にキャパシタを
接続することにより、前記通過周波数帯の周波数を制御
することを特徴とする請求項４〜７のいずれかに記載の
帯域阻止型フィルタ。
【請求項１１】前記共振素子を、並列共振子とそれに
直列に接続された結合キャパシタ、もしくは並列共振子
とそれに直列に接続された結合インダクタで構成したこ
とを特徴とする請求項１〜７のいずれかに記載の帯域阻
止型フィルタ。
【請求項１２】前記並列共振子が、前記阻止周波数帯
の略４分の１波長の長さの１端短絡型ＴＥＭ共振器であ
ることを特徴とする請求項１１記載の帯域阻止型フィル
タ。
【請求項１３】前記並列共振子が、セラミック積層体
の中に形成されたストリップライン共振器であることを
特徴とする請求項１１記載の帯域阻止型フィルタ。
【請求項１４】前記並列共振子同士が電磁界結合をし
ており、それぞれの前記並列共振子間に前記電磁界結合
をキャンセルするための結合キャパシタが接続されたこ
とを特徴とする請求項１１記載の帯域阻止型フィルタ。
【請求項１５】請求項１〜１４のいずれかに記載の帯
域阻止型フィルタを用いたことを特徴とする無線装置。