JP2002183074A

JP2002183074A - データ転送制御装置

Info

Publication number: JP2002183074A
Application number: JP2000380536A
Authority: JP
Inventors: Kenji Imamura; 健二今村; Hidetoshi Kuramoto; 秀俊藏本
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2000-12-14
Filing date: 2000-12-14
Publication date: 2002-06-28

Abstract

(57)【要約】【課題】高速なデータ転送を可能とするプリフェッチ
技術を採用したデータ転送制御装置を提供する。【解決手段】アクセス監視手段１２３は、バッファメ
モリ１３の各ブロックについて、データ書込手段１２１
によるデータ書き込み履歴およびデータ読出手段１２２
によるデータ読み出し履歴を監視して、この監視結果に
基づいてアクセス情報（Roundビット）を更新する。置
換対象ブロック指示手段１２６は、バッファメモリ１２
内のデータ置換対象のブロックをリードポインタR-PTR
により指示する。置換対象ブロック指示位置移動手段１
２７は、読出対象ブロック指示手段１２４および置換対
象ブロック指示手段１２６それぞれが指示するブロック
の相互間の仮想的な距離、ならびに、上記アクセス情報
に基づいて、置換対象ブロック指示手段１２６が指示す
るブロック位置をサイクリックに順次に進める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、転送元デバイスよ
り入力したデータを転送先デバイスへ出力するデータ転
送制御装置に関するものである。

【０００２】

【従来の技術】一般に情報処理システムは、複数のデバ
イスから構成されており、各々のデバイスの間でデータ
の転送を行い、このデータ転送を行いつつ目的の処置を
行う。例えば、情報処理システムの一例としてプリンタ
コントロールシステムを考えると、このシステムは、種
々の制御・演算を行うＣＰＵ（Central Processing Uni
t）、印刷すべき画像データ等を記憶するハードディス
ク、画像データを圧縮する圧縮器、画像データ等を一時
的に記憶するシステムメモリ、画像データに基づいて画
像を用紙上に印刷するプリンタエンジン、等のデバイス
を有しており、これらのデバイスの間で画像データの転
送を行う。このような情報処理システムにおける処理の
高速化が求められており、特に、デバイス間のデータ転
送の高速化が求められている。デバイス間のデータ転送
の高速化を図る技術としてプリフェッチ技術が知られて
いる。

【０００３】プリフェッチ技術を採用したデータ転送制
御装置は、バッファメモリを有しており、転送元デバイ
ス（例えば上記のプリンタコントロールシステムにおけ
るシステムメモリ）に記憶されたデータを転送先デバイ
ス（例えば上記のプリンタコントロールシステムにおけ
るＣＰＵ，圧縮器、プリンタエンジンなど）が読み出す
ことを要求したときに、転送元デバイスよりデータを読
み出して該データを転送先デバイスへ出力するととも
に、転送元デバイスにおいて続くアドレスに記憶されて
いるデータを先読み（プリフェッチ）して該データをバ
ッファメモリに記憶させる。そして、データ転送制御装
置は、次に転送元デバイスに記憶されたデータを転送先
デバイスが読み出すことを要求したときに、そのデータ
がバッファメモリに記憶されていれば、バッファメモリ
よりデータを読み出して該データを転送先デバイスへ出
力する。また、そのデータがバッファメモリに記憶され
ていなければ、そのデータを転送元デバイスより読み出
して、自身に書き込むとともに転送先デバイスへ出力す
る。一般に転送元デバイス（例えばシステムメモリ）か
らデータを読み出すよりも、バッファメモリからデータ
を読み出す方が高速である。なぜなら、デバイスからシ
ステムメモリまでの経路は長く、アクセス時間は、デバ
イスからシステムメモリまでのアクセス時間と、システ
ムメモリそのもののアクセス時間との和となる。本発明
が行うプリフェッチは、後者のメモリアクセス時間を隠
蔽する為に用いる技術である。このようなプリフェッチ
技術を採用することにより、転送元デバイスから伝送先
デバイスへ高速にデータが転送される。

【０００４】また、データ転送制御装置が有するバッフ
ァメモリは複数のブロックを含んでいる。例えば、デー
タ転送制御装置は、転送元デバイスより読み出したデー
タを第１ブロックへ記憶し終わると、続いて、転送元デ
バイスより読み出したデータを第２ブロックへ記憶して
いくとともに、第１ブロックよりデータを読み出して該
データを転送先デバイスへ出力する。ブロックの容量が
データ幅より大きければ、データ転送はバーストサイク
ルで実施することが可能である。このようにすること
で、転送元デバイスからデータ転送制御装置へデータが
バースト転送され、また、データ転送制御装置から伝送
先デバイスへデータがバースト転送されるので、更に高
速にデータが転送される。

【０００５】特開平８−２７２７３２号公報に開示され
たプリフェッチ技術では、バッファメモリ内の複数のブ
ロックはサイクリックに順次に利用される。すなわち、
バッファメモリが８つのブロックを含んでいる場合、デ
ータ転送制御装置は、転送元デバイスより読み出したデ
ータを第１ブロックから第８ブロックへ順次に記憶して
いく。そして、第１ブロックから転送先デバイスへのデ
ータ転送が終了すれば、続いて転送元デバイスより読み
出したデータを第１ブロックへ記憶していく。さらに、
第２ブロックから転送先デバイスへのデータ転送が終了
すれば、続いて転送元デバイスより読み出したデータを
第２ブロックへ記憶していく。このように、転送先デバ
イスへのデータ転送が終了したブロックは、直ちに、新
たに転送元デバイスより読み出したデータに置換される
対象となる。このようなバッファメモリにおけるデータ
の書き込み及び読み出しの方式をＦＩＦＯ方式と呼ぶ。

【０００６】また、特開平７−２７１６７３号公報に開
示されたプリフェッチ技術では、バッファメモリ内の複
数のブロックのうち何れかのブロックを指定して、この
指定したブロックについては、新たに転送元デバイスよ
り読み出したデータに置換することを禁じる。そして、
この指定したブロックから転送先デバイスへ同一データ
を繰り返して転送することを可能とする。このようにす
ることで、バッファメモリの利用効率を高めて、データ
転送の高速化を図ろうとしている。

【０００７】また、特開平６−１０３１６９号公報に開
示されたプリフェッチ技術では、転送元デバイスからの
データ読み出し（アクセス）の際のアドレス値を監視
し、そのアクセス履歴に基づいて複数のブロックそれぞ
れについて置換対象とするか否かを決定する。具体的に
は、アクセスするアドレス領域が広いほど、また、アク
セスするアドレスが新しいほど、該当するブロックを優
先的に置換対象とする。このようにすることで、バッフ
ァメモリの利用効率を高めて、データ転送の高速化を図
ろうとしている。

【０００８】

【発明が解決しようとする課題】しかしながら、上記各
公報に開示されたプリフェッチ技術は以下のような問題
点を有している。すなわち、特開平８−２７２７３２号
公報に開示されたプリフェッチ技術では、転送先デバイ
スへのデータ転送が終了したブロックは直ちに置換対象
となる。このことから、転送先デバイスへのデータ転送
を再度行うときには、そのデータがバッファメモリに記
憶されていない事態が生じて、その結果、データ転送の
高速化を達成することができない。

【０００９】また、特開平７−２７１６７３号公報に開
示されたプリフェッチ技術では、データの置換を禁止し
たブロックから転送先デバイスへ同一データを繰り返し
て転送する必要があることを予め把握した上で、そのブ
ロックについて置換禁止とする必要がある。しかし、置
換禁止のブロックから転送先デバイスへ同一データを繰
り返して転送することが保証されるものではない。この
ことから、バッファメモリの利用効率が低下し、ひいて
は、データ転送の高速化の妨げとなる場合がある。置換
禁止の設定は、ソフトウェアによる制御が必要であり、
ハードウェアによる自動化ができない。ゆえに、大容量
のデータを対象にする場合には高速化は望めない。ま
た、特開平６−１０３１６９号公報に開示されたプリフ
ェッチ技術でも、アクセス履歴に基づいて複数のブロッ
クそれぞれについて置換対象とするか否かを決定するこ
とにより、却ってデータ転送の高速化の妨げとなる場合
がある。

【００１０】また、上記各公報に記載されて技術では、
データ転送の対象となるデータが大容量かつアドレス降
順の場合には、先読みの効果が殆ど得られない。

【００１１】本発明は、上記問題点を解消する為になさ
れたものであり、更に高速なデータ転送を可能とするプ
リフェッチ技術を採用したデータ転送制御装置を提供す
ることを目的とする。

【００１２】

【課題を解決するための手段】本発明に係るデータ転送
制御装置は、転送先デバイスが要求すると予想される又
は既に要求を受け付けたデータを転送元デバイスより先
読みして、転送先デバイスの要求に応じて該データを転
送先デバイスへ出力するデータ転送制御装置であって、
(1) 複数のブロックを含むバッファメモリと、(2) バッ
ファメモリの複数のブロックそれぞれに対してサイクリ
ックに順次に、転送元デバイスより入力したデータを書
き込むデータ書込手段と、(3) バッファメモリの複数の
ブロックそれぞれから、転送先デバイスの要求に応じて
転送先デバイスへ出力するべきデータを読み出すデータ
読出手段と、(4) バッファメモリの複数のブロックそれ
ぞれについて、データ書込手段によるデータ書き込みの
履歴およびデータ読出手段によるデータ読み出しの履歴
を監視して、この監視結果に基づいてアクセス情報を更
新し保持するアクセス監視手段と、(5) バッファメモリ
の複数のブロックのうちデータ書込手段がデータを書き
込むべきブロックを指示する書込対象ブロック指示手段
と、(6) バッファメモリの複数のブロックのうちデータ
読出手段がデータを読み出しているブロックを指示する
読出対象ブロック指示手段と、(7) バッファメモリの複
数のブロックのうちデータ置換対象のブロックを指示す
る置換対象ブロック指示手段と、(8) 読出対象ブロック
指示手段および置換対象ブロック指示手段それぞれが指
示するブロックの相互間の仮想的な距離、ならびに、ア
クセス監視手段により保持されたアクセス情報に基づい
て、置換対象ブロック指示手段が指示するブロック位置
をサイクリックに順次に進める置換対象ブロック指示位
置移動手段と、を備えることを特徴とする。

【００１３】本発明によれば、転送元デバイスの所定の
アドレス値以降に記憶されているデータ列を転送先デバ
イスが読み出そうとする際に、そのデータ読み出しの要
求はデータ転送制御装置へ送られる。もし、転送先デバ
イスが要求したデータがデータ転送制御装置のバッファ
メモリの何れのブロックにも記憶されていなければ、転
送元デバイスより入力したデータが、転送先デバイスへ
送られるとともに、書込対象ブロック指示手段により指
示されるブロックにデータ書込手段により書き込まれ
る。また、転送元デバイスより先読みされた該データ
が、書込対象ブロック指示手段により指示される次のブ
ロックにデータ書込手段により書き込まれる。一方、転
送先デバイスが要求したデータがデータ転送制御装置の
バッファメモリの何れかのブロックに記憶されていれ
ば、そのブロックが読出対象ブロック指示手段により指
示され、そのブロックに記憶されているデータが、デー
タ読出手段により読み出され、転送先デバイスへ送られ
る。

【００１４】そして、アクセス監視手段により、バッフ
ァメモリの複数のブロックそれぞれについて、データ書
込手段によるデータ書き込みの履歴およびデータ読出手
段によるデータ読み出しの履歴は監視されており、この
監視結果に基づいてアクセス情報が更新され保持されて
いる。上記の書込対象ブロック指示手段は、バッファメ
モリの複数のブロックのうちデータ書込手段がデータを
書き込むべきブロックを指示するものであって、その指
示位置をサイクリックに順次に進める。上記の読出対象
ブロック指示手段は、バッファメモリの複数のブロック
のうちデータ読出手段がデータを読み出しているブロッ
クを指示するものである。さらに置換対象ブロック指示
手段が設けられている。この置換対象ブロック指示手段
は、バッファメモリの複数のブロックのうちデータ置換
対象のブロックを指示するものであって、置換対象ブロ
ック指示位置移動手段による判断に基づいて、その指示
位置をサイクリックに順次に進める。置換対象ブロック
指示位置移動手段では、読出対象ブロック指示手段およ
び置換対象ブロック指示手段それぞれが指示するブロッ
クの相互間の仮想的な距離、ならびに、アクセス監視手
段により保持されたアクセス情報に基づいて、置換対象
ブロック指示手段が指示するブロック位置を進めるか否
かが決定される。

【００１５】また、本発明に係るデータ転送制御装置で
は、アクセス監視手段は、データ書込手段によるデータ
書き込みが終了した時点で、そのデータ書き込みが終了
したブロックに対して１ビットのフラッグをセットする
ことで、アクセス情報に含まれるデータ書き込みの履歴
の情報を更新するのが好適である。また、アクセス監視
手段は、読出対象ブロック指示手段が指示するブロック
位置が移動した時点で、移動前に読出対象ブロック指示
手段が指示していたブロックに対して１ビットのフラッ
グをセットすることで、アクセス情報に含まれるデータ
読み出しの履歴の情報を更新するのが好適である。

【００１６】また、本発明に係るデータ転送制御装置で
は、データ書込手段は、転送元デバイスのアドレスに対
して昇順および降順の何れかを選択して、転送元デバイ
スより入力したデータをブロックに書き込むのが好適で
ある。本発明では、データ転送の対象となるデータがア
ドレス降順の場合であっても先読みの効果が得られる。

【００１７】また、本発明に係るデータ転送制御装置で
は、置換対象ブロック指示位置移動手段は、読出対象ブ
ロック指示手段および置換対象ブロック指示手段それぞ
れが指示するブロックを表す値の絶対値演算に基づいて
仮想的な距離を算出するのが好適である。また、置換対
象ブロック指示位置移動手段は、仮想的な距離が設定値
を超えていて、移動先のブロックが読み出し履歴を有す
る場合に、置換対象ブロック指示手段が指示するブロッ
ク位置を進めるのが好適である。また、置換対象ブロッ
ク指示位置移動手段は、仮想的な距離が設定範囲内にあ
る場合に、置換対象ブロック指示手段が指示するブロッ
ク位置を進めるのが好適である。また、置換対象ブロッ
ク指示位置移動手段は、移動先のブロックが設定回数以
上の読み出し履歴を有する場合に、置換対象ブロック指
示手段が指示するブロック位置を進めるのが好適であ
る。これら何れの場合にも、データ転送の高速化を図る
上で好適である。

【００１８】

【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。なお、図面の説明にお
いて同一の要素には同一の符号を付し、重複する説明を
省略する。

【００１９】図１は、本実施形態に係るデータ転送制御
装置１０の構成を示すブロック図である。この図には、
データ転送制御装置１０の他に、転送元デバイス２０、
転送先デバイス３０およびＣＰＵ４０も示されている。
データ転送制御装置１０は、第１バス５０を介して転送
元デバイス２０と接続されており、第２バス６０を介し
て転送先デバイス３０と接続されており、ＣＰＵバス７
０を介してＣＰＵ４０と接続されている。第１バス５
０、第２バス６０およびＣＰＵバス７０それぞれは、ア
ドレス信号を送るアドレス線、データ信号を送るデータ
線、および、各種制御信号を送る制御信号線を含む。な
お、第１バス５０、第２バス６０およびＣＰＵバス７０
それぞれは、別個のものであってもよいし。共通のもの
であってもよい。データ転送制御装置１０は、マスタリ
ード制御部１１、バッファ制御部１２、バッファメモリ
１３、スレーブリード制御部１４、レジスタ１５および
レジスタ制御部１６を備える。

【００２０】マスタリード制御部１１は、自らマスタと
なって、第１バス５０の使用権の獲得を要求する旨を示
すバス使用要求信号を出力し、第１バス５０の使用が許
可された旨を示すバス使用許可信号を入力する。その後
に、マスタリード制御部１１は、転送元デバイス２０に
おいて読み出すべきデータ列が記憶されているアドレス
領域の先頭アドレス値、および、読み出すべきデータの
サイズを、第１バス５０を介して、ターゲットである転
送元デバイス２０に対して送信する。そして、マスタリ
ード制御部１１は、転送元デバイス２０において先頭ア
ドレス値以降の連続するアドレス領域に記憶されている
各データを、第１バス５０を介してバースト入力して、
バッファ制御部１２へ送る。転送元デバイス２０がバー
スト転送に対応していない場合には、単一サイクルを複
数回実施して、所望のサイズのデータを取得する。

【００２１】バッファ制御部１２は、マスタリード制御
部１１より送られてきたデータをバッファメモリ１３に
格納するとともに、場合によっては該データをスレーブ
リード制御部１４へ送り、また、バッファメモリ１３に
格納されているデータを読み出してスレーブリード制御
部１４へ送る。バッファメモリ１３は、バッファ制御部
１２によりデータが書き込まれ又は読み出される。な
お、バッファ制御部１２およびバッファメモリ１３それ
ぞれの詳細については後述する。

【００２２】スレーブリード制御部１４は、上記先頭ア
ドレス値および上記データサイズを、第２バス６０を介
して、マスタである転送先デバイス３０から受信する。
そして、その先頭アドレス値およびデータサイズに対応
するデータがバッファメモリ１２に格納されていれば、
スレーブリード制御部１４は、そのデータをバッファメ
モリ１２より読み出して、第２バス６０を介して転送先
デバイス３０に対して該データをバースト出力する。も
し、バッファメモリ１２に格納されているデータのサイ
ズが、転送先デバイス３０が要求しているサイズに満た
なければ、格納されている分のデータのみで転送先デバ
イス３０の要求に対して応答する。一方、その先頭アド
レス値およびデータサイズに対応するデータがバッファ
メモリ１２に格納されていなければ、スレーブリード制
御部１４は、その先頭アドレス値をマスタリード制御部
１１へ送って、マスタリード制御部１１に対して転送元
デバイス２０よりデータを読み出すことを指示し、そし
て、マスタリード制御部１１が読み出したデータを受け
取って、第２バス６０を介して転送先デバイス３０に対
して該データをバースト出力する。

【００２３】レジスタ１５は、マスタリード制御部１
１、バッファ制御部１２およびスレーブリード制御部１
４それぞれの動作の諸条件のパラメータを記憶する。マ
スタリード制御部１１、バッファ制御部１２およびスレ
ーブリード制御部１４それぞれは、このレジスタ１５に
記憶されている上記パラメータに基づいて動作する。レ
ジスタ制御部１６は、ＣＰＵバス７０を介してＣＰＵ４
０と接続されており、上記パラメータをＣＰＵ３０より
受け取ってレジスタ１５に格納する。

【００２４】図２は、本実施形態に係るデータ転送制御
装置１０のバッファ制御部１２およびバッファメモリ１
３それぞれの構成を説明する図である。バッファメモリ
１３は８つのブロック０〜７を含む。各ブロックには、
転送元デバイス２０よりバースト入力して格納したデー
タ列、ならびに、そのデータ列の先頭アドレス値が記憶
される。便宜上、各ブロックのサイズは固定的なものと
する。また、各ブロックには、そのブロックへのデータ
の書き込み及び読み出しの履歴に関するアクセス情報
（Roundビット）、および、そのブロックに書き込まれ
ているデータが有効であるか否かに関する情報（Valid
ビット）が記憶される。具体的には、例えば、Roundビ
ットは、ブロックにデータが書き込まれた後に該データ
が１回以上読み出されると値１とされ、そのブロックに
ついて所定の条件（後述する）が満たされると値０とさ
れる。また、Validビットは、転送元デバイス２０から
読み出したデータがブロックに有効に記憶されていれば
値１とされ、そうでなければ値０とされる。

【００２５】バッファ制御部１２は、データ書込手段１
２１、データ読出手段１２２、アクセス監視手段１２
３、書込対象ブロック指示手段１２４、読出対象ブロッ
ク指示手段１２５、置換対象ブロック指示手段１２６お
よび置換対象ブロック指示位置移動手段１２７を有す
る。

【００２６】データ書込手段１２１は、バッファメモリ
１３のブロック０〜７のうちの何れかのブロックに対し
て、転送元デバイス２０よりマスタリード制御部１１が
入力したデータを、先頭アドレス値およびデータサイズ
とともに書き込む。データ書込手段１２１がデータを書
き込むべきブロックは、書込対象ブロック指示手段１２
４によりサイクリックに順次に指示される。すなわち、
ブロックｎへのデータの書き込みが終了すると、次にブ
ロックｎ＋１にデータが書き込まれ（ｎ＝０〜６）、ブ
ロック７へのデータの書き込みが終了すると、次にブロ
ック０にデータが書き込まれる。

【００２７】データ読出手段１２２は、バッファメモリ
１３のブロック０〜７のうちの何れかのブロックから、
転送先デバイス３０へ出力するべきデータを読み出し
て、該データをスレーブリード制御部１４へ送る。デー
タ読出手段１２２がデータを読み出すべきブロックは、
スレーブリード制御部１４の要求に基づいて、読出対象
ブロック指示手段１２５により指示される。

【００２８】アクセス監視手段１２３は、バッファメモ
リ１３のブロック０〜７それぞれについて、データ書込
手段１２１によるデータ書き込み履歴およびデータ読出
手段１２２によるデータ読み出し履歴を監視して、この
監視結果に基づいてアクセス情報（Roundビット）を更
新する。

【００２９】書込対象ブロック指示手段１２４は、バッ
ファメモリ１２のブロック０〜７のうちデータ書込手段
１２１がデータを書き込むべきブロックをライトポイン
タW-PTRにより指示する。読出対象ブロック指示手段１
２５は、バッファメモリ１２のブロック０〜７のうちデ
ータ読出手段１２２がデータを読み出しているブロック
をヒットポインタH-PTRにより指示する。置換対象ブロ
ック指示手段１２６は、バッファメモリ１２のブロック
０〜７のうちデータ置換対象のブロックをリードポイン
タR-PTRにより指示する。

【００３０】置換対象ブロック指示位置移動手段１２７
は、読出対象ブロック指示手段１２４および置換対象ブ
ロック指示手段１２６それぞれが指示するブロックの相
互間の仮想的な距離、ならびに、アクセス監視手段１２
３により保持されたアクセス情報に基づいて、置換対象
ブロック指示手段１２６が指示するブロック位置をサイ
クリックに順次に進める。ブロックの相互間の仮想的な
距離については、バッファメモリが８つのブロック０〜
７を含む場合であって、読出対象ブロック指示手段１２
４がブロックｍを指示していて、置換対象ブロック指示
手段１２６がブロックｎを指示しているものとすると、
ｍ≧ｎであれば距離はｍ−ｎであり、ｍ＜ｎであれば距
離は８＋（ｍ−ｎ）である。

【００３１】以下では、プリンタが両面印刷する場合で
あって用紙の裏面に画像を１８０度回転させて印刷しよ
うとするときに、プリンタエンジン（転送先デバイス３
０）がシステムメモリ（転送元デバイス２０）から当該
画像データをバースト入力するような場合を想定する。
このとき、プリンタエンジン（転送先デバイス３０）
は、システムメモリ（転送元デバイス２０）に記憶され
た画像データの最終ラインから先頭ラインへ、ラインに
関して逆順にデータを入力しようとする。また、データ
転送制御装置１０から転送先デバイス３０へ１度にバー
スト転送し得るデータのサイズは、転送元デバイス２０
からデータ転送制御装置１０へ１度にバースト転送し得
るデータのサイズの２倍であるとする。

【００３２】転送元デバイス２０からデータ転送制御装
置１０へは、転送元デバイス２０のアドレス領域Ａ
₀（０Ｆ００ｈ〜０Ｆ７Ｆｈ）に記憶されているデータ
列Ｄ₀、アドレス領域Ａ₁（０Ｅ８０ｈ〜０ＥＦＦｈ）に
記憶されているデータ列Ｄ₁、アドレス領域Ａ₂（０Ｅ０
０ｈ〜０Ｅ７Ｆｈ）に記憶されているデータ列Ｄ₂、ア
ドレス領域Ａ₃（０Ｄ８０ｈ〜０ＤＦＦｈ）に記憶され
ているデータ列Ｄ₃、アドレス領域Ａ₄（０Ｄ００ｈ〜０
Ｄ７Ｆｈ）に記憶されているデータ列Ｄ₄、アドレス領
域Ａ₅（０Ｃ８０ｈ〜０ＣＦＦｈ）に記憶されているデ
ータ列Ｄ₅、アドレス領域Ａ₆（０Ｃ００ｈ〜０Ｃ７Ｆ
ｈ）に記憶されているデータ列Ｄ₆、……が順にバース
ト転送されるものとする。そして、データ転送制御装置
１０から転送先デバイス３０へは、順に、データ列Ｄ₀
がバースト転送され、データ列Ｄ₂およびデータ列Ｄ₁が
バースト転送され、データ列Ｄ₄およびデータ列Ｄ₃がバ
ースト転送され、データ列Ｄ₆およびデータ列Ｄ₅がバー
スト転送され、以降も同様にしてバースト転送されるも
のとする。転送元デバイス２０のアドレスについては、
アドレス領域Ａ₆，Ａ₅，Ａ₄，Ａ₃，Ａ₂，Ａ₁，Ａ₀の順
に連続している。各バースト転送に際しては、アドレス
値の小さいデータから順に転送されていく。

【００３３】図３は、書込対象ブロック指示手段１２４
のライトポインタW-PTRによる指示位置、読出対象ブロ
ック指示手段１２５のヒットポインタH-PTRによる指示
位置、置換対象ブロック指示手段１２６のリードポイン
タR-PTRによる指示位置、および、アクセス監視手段１
２３により更新されるアクセス情報（Roundビット）そ
れぞれの動き又は変化を説明する図である。この図で、
「Ｗ」はライトポインタW-PTRによる指示位置を示し、
「Ｈ」はヒットポインタH-PTRによる指示位置を示し、
「Ｒ」はリードポインタR-PTRによる指示位置を示し、
「０」または「１」はRoundビットの値を表す。

【００３４】図３の(1)欄に示すように、初期状態にあ
るバッファ制御部１２では、書込対象ブロック指示手段
１２４のライトポインタW-PTRはブロック０を指示し、
置換対象ブロック指示手段１２６のリードポインタR-PT
Rもブロック０を指示している。ブロック０〜７それぞ
れのRoundビットは値０である。

【００３５】転送先デバイス３０よりデータ列Ｄ₀（先
頭アドレス値０Ｆ００ｈ、データサイズ１２８バイト）
の転送要求をスレーブリード制御部１４が受け付ける
と、その要求されたデータ列Ｄ₀は未だバッファメモリ
１２に記憶されていないことから、転送元デバイス２０
に記憶されているデータ列Ｄ₀がマスタリード制御部１
１により読み出される。この読み出されたデータ列Ｄ₀
は、スレーブリード制御部１４を介して転送先デバイス
３０へ転送されるとともに、データ書込手段１２１によ
りバッファメモリ１２のブロック０に記憶される。さら
に、転送元デバイス２０に記憶されているデータの先読
みが行われて、データ列Ｄ₁がブロック１に記憶され、
データ列Ｄ₂がブロック２に記憶され、データ列Ｄ₃がブ
ロック３に記憶され、データ列Ｄ₄がブロック４に記憶
され、データ列Ｄ₅がブロック５に記憶され、データ列
Ｄ₆がブロック６に記憶される。このときのバッファメ
モリ１２の各ブロックにおける記憶内容が図２に示され
ている。

【００３６】図３の(2)欄に示すように、ライトポイン
タW-PTRは、データ列Ｄ₀がブロック０に記憶された時点
でブロック１を指示するよう移動し、更に、データ列Ｄ
₆がブロック６に記憶された時点ではブロック６を指示
するよう移動している。リードポインタR-PTRはブロッ
ク０を指示したままである。読出対象ブロック指示手段
１２５のヒットポインタH-PTRはブロック０を指示して
いる。ブロック０〜７それぞれのRoundビットは値０の
ままである。

【００３７】続いて、転送先デバイス３０よりデータ列
Ｄ₂およびＤ₁（先頭アドレス値０Ｅ００ｈ、データサイ
ズ２５６バイト）の転送要求をスレーブリード制御部１
４が受け付けると、その要求されたデータ列Ｄ₂，Ｄ₁は
バッファメモリ１２のブロック２，１に既に記憶されて
いるので、ブロック２に記憶されているデータ列Ｄ₂お
よびブロック１に記憶されているデータ列Ｄ₁が、デー
タ読出手段１２２により順に読み出されて、スレーブリ
ード制御部１４を介して転送先デバイス３０へ転送され
る。

【００３８】図３の(3)欄に示すように、ブロック２に
記憶されているデータ列Ｄ₂が読み出されている時点で
は、ヒットポインタH-PTRはブロック２を指示してお
り、これまでヒットポインタH-PTRが指示していたブロ
ック０のRoundビットは値１に転じる。また、このと
き、置換対象ブロック指示位置移動手段１２７により、
ヒットポインタH-PTRが指示しているブロック２とリー
ドポインタR-PTRが指示しているブロック０との相互間
の仮想的な距離２が設定値（以下では設定値を２とす
る）以下であると判断されて、その結果、リードポイン
タR-PTRはブロック０を指示したままとなる。

【００３９】図３の(4)欄に示すように、ブロック１に
記憶されているデータ列Ｄ₁が読み出されている時点で
は、ヒットポインタH-PTRはブロック１を指示してお
り、これまでヒットポインタH-PTRが指示していたブロ
ック２のRoundビットは値１に転じる。また、このと
き、置換対象ブロック指示位置移動手段１２７により、
ヒットポインタH-PTRが指示しているブロック１とリー
ドポインタR-PTRが指示しているブロック０との相互間
の仮想的な距離１が設定値２以下であると判断されて、
その結果、リードポインタR-PTRはブロック０を指示し
たままとなる。

【００４０】続いて、転送先デバイス３０よりデータ列
Ｄ₄およびＤ₃（先頭アドレス値０Ｄ００ｈ、データサイ
ズ２５６バイト）の転送要求をスレーブリード制御部１
４が受け付けると、その要求されたデータ列Ｄ₄，Ｄ₃は
バッファメモリ１２のブロック４，３に既に記憶されて
いるので、ブロック４に記憶されているデータ列Ｄ₄お
よびブロック３に記憶されているデータ列Ｄ₃が、デー
タ読出手段１２２により順に読み出されて、スレーブリ
ード制御部１４を介して転送先デバイス３０へ転送され
る。

【００４１】図３の(5)欄に示すように、ブロック４に
記憶されているデータ列Ｄ₄が読み出されている時点で
は、ヒットポインタH-PTRはブロック４を指示してお
り、これまでヒットポインタH-PTRが指示していたブロ
ック１のRoundビットは値１に一旦転じる。また、この
とき、置換対象ブロック指示位置移動手段１２７によ
り、ヒットポインタH-PTRが指示しているブロック４と
リードポインタR-PTRがこれまで指示していたブロック
０との相互間の仮想的な距離４が設定値２を超えると判
断され、また、リードポインタR-PTRがこれまで指示し
ていたブロック０のRoundビットが値１であると判断さ
れて、その結果、リードポインタR-PTRがこれまで指示
していたブロック０のRoundビットは値０に転じ、ま
た、リードポインタR-PTRはブロック１を指示するよう
移動する。さらに、置換対象ブロック指示位置移動手段
１２７により、ヒットポインタH-PTRが指示しているブ
ロック４とリードポインタR-PTRが指示しているブロッ
ク１との相互間の仮想的な距離３が設定値２を超えると
判断され、また、リードポインタR-PTRが指示している
ブロック１のRoundビットが値１であると判断されて、
その結果、リードポインタR-PTRがこれまで指示してい
たブロック１のRoundビットは値０に転じ、また、リー
ドポインタR-PTRはブロック２を指示するよう移動す
る。そして、先読みが進んで、ライトポインタW-PTRは
ブロック１を指示するところまで移動する。この時点で
ヒットポインタH-PTRが指示しているブロック４とリー
ドポインタR-PTRが指示しているブロック２との相互間
の仮想的な距離２が設定値２以下であるので、リードポ
インタR-PTRはブロック２を指示したままとなる。

【００４２】図３の(6)欄に示すように、ブロック３に
記憶されているデータ列Ｄ₃が読み出されている時点で
は、ヒットポインタH-PTRはブロック３を指示してお
り、これまでヒットポインタH-PTRが指示していたブロ
ック４のRoundビットは値１に転じる。また、このと
き、置換対象ブロック指示位置移動手段１２７により、
ヒットポインタH-PTRが指示しているブロック３とリー
ドポインタR-PTRが指示しているブロック２との相互間
の仮想的な距離１が設定値２以下であると判断されて、
その結果、リードポインタR-PTRはブロック２を指示し
たままとなる。

【００４３】同様に続いて、転送先デバイス３０よりデ
ータ列Ｄ₆およびＤ₅（先頭アドレス値０Ｃ００ｈ、デー
タサイズ２５６バイト）の転送要求をスレーブリード制
御部１４が受け付けると、その要求されたデータ列
Ｄ₆，Ｄ₅はバッファメモリ１２のブロック６，５に既に
記憶されているので、ブロック６に記憶されているデー
タ列Ｄ₆およびブロック５に記憶されているデータ列Ｄ₅
が、データ読出手段１２２により順に読み出されて、ス
レーブリード制御部１４を介して転送先デバイス３０へ
転送される。

【００４４】図３の(7)欄に示すように、ブロック６に
記憶されているデータ列Ｄ₆が読み出されている時点で
は、ヒットポインタH-PTRはブロック６を指示してお
り、これまでヒットポインタH-PTRが指示していたブロ
ック３のRoundビットは値１に一旦転じる。また、この
とき、置換対象ブロック指示位置移動手段１２７によ
り、ヒットポインタH-PTRが指示しているブロック６と
リードポインタR-PTRがこれまで指示していたブロック
２との相互間の仮想的な距離４が設定値２を超えると判
断され、また、リードポインタR-PTRがこれまで指示し
ていたブロック２のRoundビットが値１であると判断さ
れて、その結果、リードポインタR-PTRがこれまで指示
していたブロック２のRoundビットは値０に転じ、ま
た、リードポインタR-PTRはブロック３を指示するよう
移動する。さらに、置換対象ブロック指示位置移動手段
１２７により、ヒットポインタH-PTRが指示しているブ
ロック６とリードポインタR-PTRが指示しているブロッ
ク３との相互間の仮想的な距離３が設定値２を超えると
判断され、また、リードポインタR-PTRが指示している
ブロック３のRoundビットが値１であると判断されて、
その結果、リードポインタR-PTRがこれまで指示してい
たブロック３のRoundビットは値０に転じ、また、リー
ドポインタR-PTRはブロック４を指示するよう移動す
る。そして、先読みが進んで、ライトポインタW-PTRは
ブロック３を指示するところまで移動する。この時点で
ヒットポインタH-PTRが指示しているブロック６とリー
ドポインタR-PTRが指示しているブロック４との相互間
の仮想的な距離２が設定値２以下であるので、リードポ
インタR-PTRはブロック４を指示したままとなる。

【００４５】図３の(8)欄に示すように、ブロック５に
記憶されているデータ列Ｄ₅が読み出されている時点で
は、ヒットポインタH-PTRはブロック５を指示してお
り、これまでヒットポインタH-PTRが指示していたブロ
ック６のRoundビットは値１に転じる。また、このと
き、置換対象ブロック指示位置移動手段１２７により、
ヒットポインタH-PTRが指示しているブロック５とリー
ドポインタR-PTRが指示しているブロック４との相互間
の仮想的な距離１が設定値２以下であると判断されて、
その結果、リードポインタR-PTRはブロック４を指示し
たままとなる。

【００４６】以降も同様にして、各ポインタが移動して
いき、各ブロックのRoundビットの値が変化していく。
置換対象ブロック指示手段１２６のリードポインタR-PT
Rは、置換対象ブロック指示位置移動手段１２７による
判断の結果に基づいて、ブロック０〜７をサイクリック
に順次に進み、ブロック７まで進むと次にはブロック０
へ進む。書込対象ブロック指示手段１２４のライトポイ
ンタW-PTRは、リードポインタR-PTRの移動に続いて、ブ
ロック０〜７をサイクリックに順次に進み、ブロック７
まで進むと次にはブロック０へ進む。一方、読出対象ブ
ロック指示手段１２５のヒットポインタH-PTRは、ブロ
ック０（図３の(2)欄），ブロック２（図３の(3)欄），
ブロック１（図３の(4)欄），ブロック４（図３の(5)
欄），ブロック３（図３の(6)欄），ブロック６（図３
の(7)欄），ブロック５（図３の(8)欄），ブロック０
（図３の(9)欄），ブロック７（図３の(10)欄），ブロ
ック２（図３の(11)欄），ブロック１（図３の(12)
欄），ブロック４（図３の(13)欄），……と進んでい
く。ライトポインタW-PTRはリードポインタR-PTRを追い
越すことはない。リードポインタR-PTRはヒットポイン
タH-PTRを追い越すことはない。アクセス監視手段１２
３による各ブロックのRoundビットの値は、ヒットポイ
ンタH-PTRおよびリードポインタR-PTRそれぞれの移動に
基づいて変化する。

【００４７】従来のＦＩＦＯ方式では、ヒットポインタ
H-PTRが以上のような順序で各ブロックを指示する場合
には、先読みしたデータをバッファメモリの何れかのブ
ロックに一旦記憶したにも拘わらず、該ブロックのデー
タが読み出されることなく、該ブロックは新たなデータ
への置換の対象となる。また、転送先デバイスへのデー
タ転送を再度行うときには、そのデータがバッファメモ
リに記憶されていない事態が生じる。例えば、図３に示
した例で説明すれば、従来のＦＩＦＯ方式では、ヒット
ポインタH-PTRがブロック２を指示している時点で、リ
ードポインタR-PTRはブロック１を指示することになっ
て、後に読み出される筈のデータ列Ｄ₁が記憶されてい
るブロック１は、該データ列Ｄ₁が読み出されることな
く、新たなデータへの置換の対象となる。したがって、
従来のＦＩＦＯ方式では、データ転送の高速化を達成す
ることができない。

【００４８】これに対して、本実施形態では、置換対象
ブロック指示位置移動手段１２７によるリードポインタ
R-PTRの移動の可否の判断条件を適切に設定すること
で、データ転送の高速化を図ることができる。すなわ
ち、図３に示したように、読出対象ブロック指示手段１
２４のヒットポインタH-PTRおよび置換対象ブロック指
示手段１２６のリードポインタR-PTRそれぞれが指示し
ているブロックの相互間の仮想的な距離が設定値を超え
るか否かが判断され、また、リードポインタR-PTRが指
示しているブロックのRoundビットの値が判断されて、
この判断結果に応じて、リードポインタR-PTRの次のブ
ロックへの移動の可否が決定される。図３に示した例で
説明すれば、本実施形態では、ヒットポインタH-PTRが
ブロック２を指示している時点でも、置換対象ブロック
指示位置移動手段１２７による判断の結果、リードポイ
ンタR-PTRはブロック０を指示したままであり、後に読
み出される筈のデータ列Ｄ₁が記憶されているブロック
１は、新たなデータへの置換の対象とはならず、データ
列Ｄ₁を有効に記憶している。したがって、本実施形態
では、データ転送の高速化を図ることができる。また、
転送先デバイス３０へのデータ転送を再度行うときであ
っても、そのデータがバッファメモリ１２に記憶されて
いるので、データ転送の高速化を図ることができる。

【００４９】本発明は、上記実施形態に限定されるもの
ではなく、種々の変形が可能である。上述した実施形態
では、置換対象ブロック指示位置移動手段１２７によ
り、ヒットポインタH-PTRおよびリードポインタR-PTRそ
れぞれが指示するブロックの相互間の仮想的な距離が設
定値を超えていると判断され、且つ、アクセス監視手段
１２３により更新・保持されたRoundビットが値１であ
る（すなわち、ブロックに記憶されたデータが１回以上
読み出された）と判断された場合に、置換対象ブロック
指示手段１２６のリードポインタR-PTRが指示するブロ
ック位置が次に進む。しかし、置換対象ブロック指示位
置移動手段１２７による判断は種々の態様があり得る。
例えば、置換対象ブロック指示位置移動手段１２７によ
り、上記の仮想的な距離が設定範囲内にあるか否かが判
断されてもよい。また、更に多様なアクセス情報（例え
ば読み出し回数など）をアクセス監視手段１２３により
保持するようにして、このアクセス情報に基づいて判断
してもよい。なお、このような判断条件は、ＣＰＵ４０
よりレジスタ制御部１６が受け取ってレジスタ１５に記
憶されており、場合に応じて適切な判断条件が設定され
る。

【００５０】

【発明の効果】以上、詳細に説明したとおり、本発明に
よれば、アクセス監視手段により、バッファメモリの複
数のブロックそれぞれについて、データ書込手段による
データ書き込みの履歴およびデータ読出手段によるデー
タ読み出しの履歴は監視されており、この監視結果に基
づいてアクセス情報が更新され保持されている。また、
置換対象ブロック指示手段により、バッファメモリの複
数のブロックのうちデータ置換対象のブロックが指示さ
れ、置換対象ブロック指示位置移動手段による判断に基
づいて、その指示位置をサイクリックに順次に進められ
る。置換対象ブロック指示位置移動手段では、読出対象
ブロック指示手段および置換対象ブロック指示手段それ
ぞれが指示するブロックの相互間の仮想的な距離、なら
びに、アクセス監視手段により保持されたアクセス情報
に基づいて、置換対象ブロック指示手段が指示するブロ
ック位置を進めるか否かが決定される。そして、置換対
象ブロック指示位置移動手段における判断条件を適切に
設定することで、データ転送の高速化を図ることができ
る。

【図面の簡単な説明】

【図１】本実施形態に係るデータ転送制御装置１０の構
成を示すブロック図である。

【図２】本実施形態に係るデータ転送制御装置１０のバ
ッファ制御部１２およびバッファメモリ１３の構成を説
明する図である。

【図３】書込対象ブロック指示手段１２４のライトポイ
ンタW-PTRによる指示位置、読出対象ブロック指示手段
１２５のヒットポインタH-PTRによる指示位置、置換対
象ブロック指示手段１２６のリードポインタR-PTRによ
る指示位置、および、アクセス監視手段１２３により更
新されるアクセス情報（Roundビット）それぞれの動き
又は変化を説明する図である。

【符号の説明】

１０…データ転送制御装置、１１…マスタリード制御
部、１２…バッファ制御部、１３…バッファメモリ、１
４…スレーブリード制御部、１５…レジスタ、１６…レ
ジスタ制御部、２０…転送元デバイス、３０…転送先デ
バイス、４０…ＣＰＵ、５０…第１バス、６０…第２バ
ス、７０…ＣＰＵバス、１２１…データ書込手段、１２
２…データ読出手段、１２３…アクセス監視手段、１２
４…書込対象ブロック指示手段、１２５…読出対象ブロ
ック指示手段、１２６…置換対象ブロック指示手段、１
２７…置換対象ブロック指示位置移動手段。

フロントページの続きＦターム(参考） 5B005 JJ11 MM22 NN14 NN22 QQ06 5B014 EB01 FA08 GD13 GD23

Claims

【特許請求の範囲】

【請求項１】転送先デバイスが要求すると予想される
又は既に要求を受け付けたデータを転送元デバイスより
先読みして、前記転送先デバイスの要求に応じて該デー
タを前記転送先デバイスへ出力するデータ転送制御装置
であって、複数のブロックを含むバッファメモリと、前記バッファメモリの前記複数のブロックそれぞれに対
してサイクリックに順次に、前記転送元デバイスより入
力したデータを書き込むデータ書込手段と、前記バッファメモリの前記複数のブロックそれぞれか
ら、前記転送先デバイスの要求に応じて前記転送先デバ
イスへ出力するべきデータを読み出すデータ読出手段
と、前記バッファメモリの前記複数のブロックそれぞれにつ
いて、前記データ書込手段によるデータ書き込みの履歴
および前記データ読出手段によるデータ読み出しの履歴
を監視して、この監視結果に基づいてアクセス情報を更
新し保持するアクセス監視手段と、前記バッファメモリの前記複数のブロックのうち前記デ
ータ書込手段がデータを書き込むべきブロックを指示す
る書込対象ブロック指示手段と、前記バッファメモリの前記複数のブロックのうち前記デ
ータ読出手段がデータを読み出しているブロックを指示
する読出対象ブロック指示手段と、前記バッファメモリの前記複数のブロックのうちデータ
置換対象のブロックを指示する置換対象ブロック指示手
段と、前記読出対象ブロック指示手段および前記置換対象ブロ
ック指示手段それぞれが指示するブロックの相互間の仮
想的な距離、ならびに、前記アクセス監視手段により保
持されたアクセス情報に基づいて、前記置換対象ブロッ
ク指示手段が指示するブロック位置をサイクリックに順
次に進める置換対象ブロック指示位置移動手段と、を備えることを特徴とするデータ転送制御装置。
【請求項２】前記アクセス監視手段は、前記データ書
込手段によるデータ書き込みが終了した時点で、そのデ
ータ書き込みが終了したブロックに対して１ビットのフ
ラッグをセットすることで、前記アクセス情報に含まれ
るデータ書き込みの履歴の情報を更新する、ことを特徴
とする請求項１記載のデータ転送制御装置。
【請求項３】前記アクセス監視手段は、前記読出対象
ブロック指示手段が指示するブロック位置が移動した時
点で、移動前に前記読出対象ブロック指示手段が指示し
ていたブロックに対して１ビットのフラッグをセットす
ることで、前記アクセス情報に含まれるデータ読み出し
の履歴の情報を更新する、ことを特徴とする請求項１記
載のデータ転送制御装置。
【請求項４】前記データ書込手段は、前記転送元デバ
イスのアドレスに対して昇順および降順の何れかを選択
して、前記転送元デバイスより入力したデータをブロッ
クに書き込む、ことを特徴とする請求項１記載のデータ
転送制御装置。
【請求項５】前記置換対象ブロック指示位置移動手段
は、前記読出対象ブロック指示手段および前記置換対象
ブロック指示手段それぞれが指示するブロックを表す値
の絶対値演算に基づいて前記仮想的な距離を算出する、
ことを特徴とする請求項１記載のデータ転送制御装置。
【請求項６】前記置換対象ブロック指示位置移動手段
は、前記仮想的な距離が設定値を超えていて、移動先の
ブロックが読み出し履歴を有する場合に、前記置換対象
ブロック指示手段が指示するブロック位置を進める、こ
とを特徴とする請求項１記載のデータ転送制御装置。
【請求項７】前記置換対象ブロック指示位置移動手段
は、前記仮想的な距離が設定範囲内にある場合に、前記
置換対象ブロック指示手段が指示するブロック位置を進
める、ことを特徴とする請求項１記載のデータ転送制御
装置。
【請求項８】前記置換対象ブロック指示位置移動手段
は、移動先のブロックが設定回数以上の読み出し履歴を
有する場合に、前記置換対象ブロック指示手段が指示す
るブロック位置を進める、ことを特徴とする請求項１記
載のデータ転送制御装置。