JPH07104817B2

JPH07104817B2 - データレコード転送方法

Info

Publication number: JPH07104817B2
Application number: JP3165354A
Authority: JP
Inventors: ブレント・カメロン・ベアードスレイ; マイケル・トーマス・ベンハセ; ゲイル・アンドレア・スペアー; ウィリアム・デニス・ウィリアムス
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-08-31
Filing date: 1991-07-05
Publication date: 1995-11-13
Anticipated expiration: 2010-11-13
Also published as: EP0473377A3; JPH0566997A; US5235690A; EP0473377A2

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理サブシステ
ム、特に大型キャッシュを有しておりまた周辺デバイス
よりも大きなデータレートをもった1つのチャネルを介
してホストプロセッサへ接続されるDASDデータ記憶サブ
システムに関するものである。

【０００２】

【従来の技術】大規模ホストプロセッサに付属した周辺
データ記憶システムは直接アクセス記憶デバイス(DASD)
を使用しているが、同デバイスは回転可能な磁気メモリ
デバイスの形態を採っているのが普通である。性能を高
めるためにそれらホストプロセッサ及びDASDの間には、
大型のランダムアクセスメモリキャッシュを選択的に挿
置して、ホストプロセッサ及び周辺サブシステムの間の
データ転送レートを高めるようにしている。即ちキャッ
シュはDASDの待ち時間遅れを隠蔽するのに役立つ。従来
より、ホストプロセッサ、キャッシュ及びDASDの間の関
係を取り扱うアルゴリズムが開発されている。かかるア
ルゴリズムがなかったならば、キャッシュの介在によっ
て性能は低下していたことであろう。しかし性能及び完
全性の問題は常に関心の的となっている。そのため、新
たな制御及び手順が必要とされている。ホストプロセッ
サを周辺サブシステムへ接続するチャネルのデータバー
ストレートがDASDのバーストデータレートに近いような
状況においてそれらの問題を解決するためのマシン動作
が従来から考案されている。ホストプロセッサ及びDASD
よりも大きなバーストデータレートをもった周辺サブシ
ステムの間に1つのチャネルを使用する場合、データ及
びシステムの完全性を維持しながら高性能を確保するた
めには、他のアルゴリズム及び制御が必要となる。更に
もう1つの問題はそれらホストプロセッサ及び周辺サブ
システムの間のチャネルケーブルの長さが長くなり、信
号伝搬時間が増す点である。データレートが大きくなる
につれてそのような信号伝搬遅れの増大は時間的に重ね
ることが不可能な多くの制御信号をそれらホストコンピ
ュータ及び周辺サブシステムの間で交換しなければなら
ない場合には性能を相当低下させることになる。

【０００３】キャッシュ記憶式周辺サブシステムにおい
ては、いわゆる分岐書込みを設けるのが一般的な慣例で
ある。このような操作によって、データはホストプロセ
ッサからDASDへまたキャッシュへと同時に転送される。
制御ユニット又はコントローラはDASDが1つのトラック
から現在キャッシュ内にストアされていない別のトラッ
クへ切換わる時に、新たな1組のキャッシュメモリセグ
メント(1セグメントはキャッシュ内の割当て可能な格納
単位である)を割当てる。もしキャッシュが十分一杯に
なっていると、特にサブシステムが現在のトラックから
次のトラックへ切換わる時である場合には、やがて到来
するトラックのデータをストアするのに利用可能なキャ
ッシュセグメントは不十分となる虞れがある。上記従来
技術では、十分なキャッシュセグメントが利用できない
場合には、周辺コントローラがトラックの切換えを実施
させ、そして(周辺コントローラがホストプロセッサと
通信する公知の方法である)チャネル・コマンド・リト
ライ(CCR)を行わせるようになっている。この通信によ
って到来データの転送の遅れを指示し、そして現行のコ
マンドを再送出するように指示する。そしてシステムは
キャッシュセグメントが利用可能になるのを待つ。利用
可能になった後、周辺コントローラはチャネルに再接続
され、そして上記の分岐書込みを継続する。また、もっ
と新型の周辺サブシステムはいわゆる非同期モードで動
作し、このモードでは周辺サブシステムはホストプロセ
ッサからキャッシュ及びDASDに書込むためのデータを受
け入れ、そして各コマンドに終了状態を提示して、たと
え受信データを実際にDASDに書込んでいない場合であっ
てもデータ転送を起こさせる。従ってサブシステムのプ
ロセスがトラックスイッチングが必要であると判定しま
た不十分な数のキャッシュセグメントしか現在利用でき
ないと判定した時、上記のCCR後までそれ以上のデータ
を受取ることはない。CCRをホストプロセッサへ送る時
には、周辺サブシステムは到来するトラックについてデ
ータをホストプロセッサから既に受け入れていて、従っ
て終了状態をホストプロセッサへ提示している、即ち既
にデータが事実上DASD上にストアされていることを示し
ていることがある。CCRはチャネルを1データ転送に専用
に用いることなくデータの完全性の確保を行う。そのよ
うな専用的使用はチャネルの利用可能性を小さくしまた
そのためにデータ処理システム全体の処理度を低下させ
る。データの完全性の問題はチャネルが専用とされた時
に周辺サブシステム中でのデータの喪失を伴うある種の
故障を蒙る場合に発生する虞れがある。周辺データ・サ
ブシステムが終了状態をホストプロセッサに供給する
時、受取ったデータを周辺サブシステム中にストアして
保持していることを周辺データ・サブシステムが事実上
ホストプロセッサに通知している。従って、上記の問題
に対して効率的で完全な解決を与えることが望まれてい
る。

【０００４】米国特許第4,040,027号(van Es)は利用可
能なメモリ空間を指示するためにバッファメモリを制御
する方法について述べている。それによれば、データ転
送は第1のメモリから一時記憶及び中間の第2のバッファ
メモリを介してユーザ・デバイスへと行われる。このシ
ステムは測定デバイスを含んでおり、このデバイスは情
報を第2バッファメモリからユーザ・デバイスへ転送し
ている間、第2バッファメモリが第1メモリがもたらす情
報によって満たされる程度を決める。所定の第1度合の
充填状態を検出した時、測定デバイスは第1のアラーム
信号を生成し、この信号はある所与の遅延後に第1メモ
リからのそれ以上の情報の読出しを一時的にブロックす
る、即ちデータ転送を中断させる。第2バッファメモリ
のある所定の第2度合の充填状態を測定した後に、測定
デバイスは第2のアラーム信号を生成し、この信号は所
与の第2の遅延後に第1メモリから第2バッファメモリへ
の情報の読出しを再開するようイネーブルする。この特
許は発明の背景において説明した問題点に対して同期的
な解決を与えるものであるが、これは制御信号の遅れが
長い高速チャネルの場合での効率的な使用には適してい
ない。

【０００５】米国特許第4,298,954号(Bigelow 外)はデ
ータ信号の受信及び供給を交互に行う2個のバッファを
備えたバッファ記憶装置について示している。バッファ
の機能は2個のバッファ間で交互に行われ、バッファの
一方が空の場合に、他方のバッファはまだデータで一杯
になっていないものの、所定数の信号を受取っている。
データがデータバイトのブロック単位で転送される場
合、それらバッファ間のスイッチングはデータブロック
の所定の調節用境界上で行われる。バッファ間での機能
の交替は複数のバッファ記憶装置を使用してホストプロ
セッサやデータ記憶ユニットのような個々のデータバー
ストユニットを結合することによって、データ受信バッ
ファ内の複数のアドレス境界の内の何れか1つにおいて
発生する。それぞれのデータバーストユニットはデータ
転送を実施するため高速のバッファアクセスを備えてい
る。この特許も制御信号に短い応答時間が存在するよう
なモードについて述べている。

【０００６】米国特許第4,583,166号(Hartung 外)は直
接アクセス記憶デバイス(DASD)を使用したキャッシュ記
憶式周辺データサブシステムを示している。この特許は
キャッシュデータ記憶システムの背景を成すものであ
る。米国特許第4,571,674号において、Hartungはもう1
つのキャッシュデータ記憶サブシステムを示しており、
ここでは、1つの低速チャネルがこの低速チャネルより
も高いバーストレートを有するDASDへデータバッファを
介して接続されている。このキャッシュは2つのサービ
スを提供する。即ち、一方のサービスは高速チャネル用
のデータをキャッシュ記憶するものであり、そして他方
は低速チャネル用のレート変更用バッファリングであ
る。

【０００７】

【発明が解決しようとする課題】しかしながら、上記引
用文献の何れも信号伝搬遅れのために長い応答時間を有
するような高速チャネルに関係するデータの完全性及び
システムの完全性の問題については取組んではいない。

【０００８】

【課題を解決するための手段】本発明のキャッシュ記憶
式DASD周辺サブシステムを作動する方法では、先ず到来
する更新書込み処理の指示を受取る。指示はDASDに書込
まれるべきファイルの領域及びキャッシュを含んでい
る。利用可能な自由なキャッシュ空間の大きさはキャッ
シュ空間を書込み領域内の諸レコードへ割当てることに
よって測定される。書込み領域のサイズはキャッシュ記
憶空間の利用可能性によって制限されるので、領域は上
述のデータの完全性の問題を生起することなく最大限の
データ転送を可能にするために、部分集合化される。ト
ラックスイッチング時に、利用可能なキャッシュセグメ
ントの数を再度チエックし、トラックスイッチングの遅
れを解消しホストプロセッサからの高速データ転送を可
能にするよう少なくとも1つのDASDトラックがキャッシ
ュ内にストアされることを確保している。

【０００９】本発明を別の面から見ると、更新書込み動
作(即ちファイルをホストプロセッサにより更新する)で
は起りうる最大キャッシュサイズ要件を計算する。デー
タ転送中に、計算した最大キャッシュ要件をDASD上のデ
ータの断片化に従って調節して、キャッシュ記憶空間の
利用可能性をこの周辺サブシステムの全目的に対し最大
化する。フォーマット書込みでは、利用可能キャッシュ
セグメントの計算は各トラックスイッチング時に行う。

【００１０】データの転送長ファクタ(TLF)がホストプ
ロセッサにより生成される。このファクタはファイル内
の1レコード分のデータの測定値を含み、書込み領域は
レコードの数を示す。ホストプロセッサ及びDASD間のデ
ータ転送を制御するためにキャッシュ内の記憶空間又は
セグメントの最大数が判定される。

【００１１】

【実施例】次に、図面について述べると、種々の図面に
おいて同じ部品及び構造上の特徴部分は同じ番号で指示
するようにしてある。図1において、ホストプロセッサ1
0は光ファイバチャネル12を介して周辺サブシステム19
に接続されている。サブシステム19は接続機構回路11、
レート変更バッファ13、制御装置/マイクロプロセッサ
(以下マイクロプロセッサと称する)14、キャッシュ16、
データ転送回路18及び複数のDASD 20,21から成る。チャ
ネル12は複数のホストプロセッサ10及び複数の周辺サブ
システム(これらの多くはデータ記憶サブシステムと
し、他のものは他の種類の周辺サブシステムとすること
ができる)の間にある。接続体12の特性はデータ転送の
バーストレートがDASD 20,21のバーストデータ転送レー
トよりもずっと大きく、またホストプロセッサ10及び周
辺サブシステムの間の光ファイバに沿った信号伝搬時間
が相当なものであるようなものである。接続体の長さに
依存する信号伝播時間はリアルタイムベースでのデータ
転送の対話式制御を妨げる。即ち、ホストプロセッサ10
及び周辺データ記憶サブシステム19の間で制御信号を交
換するために以前に使用されたギャップをDASD 20が走
査するのに要する時間はチャネル接続体12の双方向信号
伝搬時間よりも短かい。このようなデータ転送レート及
び信号伝搬時間の不釣合いはデータ完全性及びシステム
完全性の問題を生起する。書込み動作、即ちホストプロ
セッサ10からDASD 20へのデータの転送はいわゆる分岐
書込み動作を包含している。ホストプロセッサ10から接
続機構回路11を介して転送されるデータはレート変更バ
ッファ13及びデータ転送回路18を経て供給され、DASD 2
0上に保存記録される。遅いデータレートはDASD 20のデ
ータレートによって決まるものである。IBM社の拡張形
カウント・キー・データ(ECKD)制御アーキテクチャはDA
SD 20の読取り制御データ機構が介在せずに幾つかのレ
コードのバーストデータ転送を収容することを許容す
る。データをDASDに書込む際、書込むデータのコピーも
キャッシュ16内にストアされる。この動作は分岐操作と
称するものである。キャッシュコピーによって、データ
をDASD 20へ書込んだ後のマシン動作がホストプロセッ
サ10及びサブシステム19の間で電子的速度で実行され
る。分岐操作においては、データをレート変更バッファ
13及びデータ転送回路18を介してバス24,22上を転送す
るだけでなく、バス23上にも転送してキャッシュ16の利
用可能なセグメント内に記憶する。同様にして、読出し
動作時に分岐読出しが生ずる。分岐読出しでは、データ
転送回路18を介して供給されるDASD 20からの読取りデ
ータはレート変更バッファ13を介してホストプロセッサ
10に転送されるだけでなく、ケーブル即ちバス23を介し
てキャッシュ16内にストアされる。上述の動作は全てマ
イクロプロセッサ14によって制御され順序付けられる
が、マイクロコンピュータ14は参照番号27でまとめて表
す一組の電気接続を介して周辺サブシステムの諸要素全
部へ制御信号を送り、またそれらからデータ信号を受取
る。かかる動作は本明細書に述べる更新書込み制御及び
フォーマット書込み制御を含んでいる。

【００１２】次に、図2について述べると、このマシン
動作フローチャートはホストプロセッサ10の供するコマ
ンドに応答してマイクロプロセッサ14が周辺サブシステ
ムに対し実施する制御について示している。本発明の1
実施例では、図1のホストプロセッサ10及び周辺サブシ
ステムの間でコマンドチェイニングを使用している。こ
のコマンドチェイニングは多年にわたってIBM社が使用
している公知の入出力制御機構である。ここでのフロー
チャートはコマンドチェイニングの使用を反映したもの
である。

【００１３】チェイン(図2)中の最初のコマンドはホス
トプロセッサ10からの2個のチャネルコマンドから成
る。DEFINE EXTENTコマンド30は周辺サブシステム19を
次のコマンドチェイニングにおいて処理すべきファイル
が存在しているDASD 20上のアドレスレンジに制限す
る。DEFINE EXTENTコマンド30はいわゆるファイルマス
クを含み、このマスクは次に続く諸コマンドにおけるあ
るタイプの書込み動作を許可したり禁止したりする。
(例えば後で説明するフォーマット書込みを禁止した
り、更新書込みを禁止したり、シリンダシークを禁止し
たり、ホームアドレス又は制御レコードをDASD 20やそ
の他の制御装置上へ書込みを許可する。)また、DEFINE
EXTENTコマンドはブロックサイズ、範囲の初め(即ち開
始アドレス)及び範囲の終了アドレスも指示する。DEFIN
E EXTENTコマンド30の後にLOCATE RECORDコマンド31が
続く。このコマンドはこの連続するコマンドチェイニン
グ中の次に続く書込み動作の範囲を規定する書込み領域
を確立する。このLOCATE RECORDコマンド31は、ホスト
プロセッサメモリ中のチェイニングしたチャネルコマン
ドワード(CCW)からホストプロセッサ10のチャネルプロ
セッサ内で発せられる書込みコマンドのための処理領域
を作り出す。IBM社の公知のLOCATE RECORDコマンドにお
いては、種々のパラメータを使用している。LOCATE REC
ORDには、処理すべきレコード又はトラックの数(本例で
は処理すべきレコード数)を含んでいる。このコマンド
はまたシークアドレス(即ちDASD 20上における上記書込
み領域中の最初のレコードのロケーション)、サーチ引
数及びセクタ番号をも含み、また転送長ファクタも設け
ることができる。CKDレコードアーキテクチャでは、転
送長ファクタTLFはファイル中の各レコードのバイト数
である。チャネルコマンド30及び31は周辺サブシステム
19に対して、到来する書込み動作に対する準備を整える
ように命ずる。

【００１４】IBMが設計し構築した周辺サブシステムで
は、図2のマシン動作ステップ32以下は書込みコマンド
が命ずる周辺サブシステムの動作を表している。LOCATE
RECORDコマンド31はチェイン内の受取った書込みコマ
ンドFORMAT WRITEコマンドがマイクロプロセッサ14によ
り評価されているか否かにかかわらず、マシン動作ステ
ップ32で実行すべき書込み動作のタイプを示す。もしFO
RMAT WRITEコマンドを実行すべき場合には、TLFは書込
み領域については正確である必要はない。しかしなが
ら、FORMAT WRITEコマンド(公知のIBM周辺動作)では、
ホストプロセッサ10は何時DASD 20のトラック間でスイ
ッチングが起こるかを知っている。従って、ホストプロ
セッサ10は次のトラックへのスイッチングのためのWRIT
E CKD NEXT TRACKコマンドを発する。このコマンドはホ
ストプロセッサ10が周辺サブシステムに対して、次の即
ち新たなトラックのフォーマット化を開始するように命
じていることを示す。それ故、FORMAT WRITEコマンドに
対して必要な最大の利用可能なキャッシュセグメントは
図3に示すマシン動作から明らかなように、キャッシュ
内に1トラック分のDASDデータをストアするためのキャ
ッシュセグメントである。

【００１５】もしステップ32において命令された動作が
FORMAT WRITEコマンドではなくUPDATE WRITEコマンドで
ある場合には、キャッシュの利用可能なセグメントを測
定して、LOCATE RECORDコマンド31中で規定された上記
の書込み領域のサイズと比較する必要がある。周辺サブ
システムコントローラは処理すべき現行ファイルのLOCA
TE RECORDコマンドで示されたレコードの断片化を知ら
ないので、この状態は最悪状態計算を必要とする。

【００１６】データ転送の意図しない中断を回避してチ
ャネル利用率を最大化しまたデータの完全性を保持する
ために、最悪状態下での断片化を想定する。ステップ33
ではレコードサイズ、即ちTLFを検査する。ここで、レ
コード長は同一ファイル中では同じであるが、異なるフ
ァイルでは根本的に異なることがある。

【００１７】TLFは1レコードをストアするのに必要なキ
ャッシュセグメント数を確認するために計算中に使用さ
れる。説明上、DASDの1トラックはある所定量のデータ
を種々のサイズのレコードでストアするものとする。例
えば、レコード長はあるファイルでは250バイト、別の
ファイルでは10,000バイト、更に第3のファイル中では2
5,000バイトである。キャッシュの効率化のために、各
キャッシュセグメントは各トラックのデータ記憶容量の
ほぼ整数分の1の量をストアする。かかる構成は米国特
許第4,499,539号(Vosacek)中に示されており、そこでは
3個のキャッシュセグメントを使用して1データトラック
の内容をストアする。本発明の1実施例では、5個までの
キャッシュセグメントを用いて、1データトラックから
の1データ集合全体をストアする。尚、それら5個のセグ
メントのうちの3個が完全に一杯となり2個は部分的に満
たされたセグメントとなる場合もある。

【００１８】図4に詳解したステップ34では、最大書込
み領域サイズ(以下WDMAXという。)を計算する。断片化
のために、計算では書込み領域中の最後のトラックが一
杯のトラックである点を除いて、DASDトラック当り1個
のレコードがストアされると仮定する。DASDトラックの
キャッシュイメージは1つの完全なトラックイメージで
あることが望ましい。書込み領域中の最初のトラックは
このトラックの直ぐ隣りでかつこのトラック上のインデ
ックスマーク内にある最初のレコードではなくてインデ
ックスマークから円周方向に変位したレコードで始まる
部分トラックイメージを有することがある。それ故、DA
SDトラックの実際のデータ内容をストアするには、可変
数のキャッシュセグメントがキャッシュ16内に必要であ
る。キャッシュ記憶の要件は1セグメントとすることが
でき、そして最大5セグメントである。小さなレコード
の場合、複数のレコードがトラック上にあるとき、複数
のレコードをキャッシュセグメントの各々にストアす
る。キャッシュ空間の最悪状態下での使用はキャッシュ
セグメント中に1レコードのみがストアされ、またレコ
ードが各キャッシュ記憶セグメントの容量以下の任意の
大きさをとり得る場合である。何れにせよ後に詳述する
ように、キャッシュに対する最悪状態下でのWDMAX要件
がステップ34で計算される。このWDMAX要件はトラック
上の最初のレコード(CKDトラック中のレコードHA)以外
のレコードで始まるトラックデータをキャッシュセグメ
ント境界上にストアし、また第1レコードHAをキャッシ
ュセグメント境界にストアすることの必要性から生ずる
ものである。

【００１９】その後、ステップ35において、計算された
WDMAXを利用可能なキャッシュセグメント数(レコードを
ストアするに十分な自由キャッシュ空間)と比較する。
もし利用可能な自由キャッシュセグメントの数が計算さ
れたWDMAXよりも大きいかそれとも等しければ、サブシ
ステム19は書込み領域中にデータを受取る用意ができて
いることになる。もしそうでなければ、書込み領域デー
タ転送は部分集合化する必要がある。その結果、マシン
ステッブ36では、マイクロプロセッサ14は図5に詳解す
るように現在利用可能なキャッシュセグメントを用いる
最大領域部分集合のサイズを計算する。この計算が完了
すると、周辺サブシステム19はデータをDASD 20へ書込
むため、現行コマンドチェイニング中のホストプロセッ
サ10からの次のWRITEコマンドに効率的かつ安全に応答
する準備ができたことになる。

【００２０】キャッシュ16内にストアされているデータ
のコピーを有するDASD 20の各トラックは別個割当ての
キャッシュ空間である。これはキャッシュアドレス指定
がDASD 20のトラックをアドレス指定することに基づく
からである。その結果、もし1つのレコードしか1DASDト
ラック内に記録されない場合には、1キャッシュセグメ
ントを1レコードのコピーをストアするのに割当てる。
もし2以上のレコードが1DASDトラック内にあれば、全ト
ラックレコードを、もしそれらレコードが小さければ、
1セグメントという1つの最小キャッシュ割当内にストア
することができよう。FORMAT WRITE中のステップ32から
又は更新書込み中のステップ35又は36から、キャッシュ
セグメントをステップ37で割当てる。1つのFORMAT WRIT
Eに対し5個のセグメント(1トラック)を割当てる一方、
計算されたWDMAX(ステップ35でYES)又は最大部分集合サ
イズ(ステップ36)を1つの更新書込みに対し割当てる。

【００２１】WRITEコマンドの受取りは番号40によって
表わしており、ホストプロセッサ10は図1に示す周辺デ
ータ記憶サブシステムが受取るよう書込みコマンドを送
る。このフローチャートの説明では、全動作が準備チャ
ネルコマンド30,31において提示した要件に従ったもの
であると仮定している。もしステップ41においてWRITE
コマンドがFORMAT WRITEである場合には、A 42を経て図
3に示すマシン動作を実行する。もしコマンドがFORMAT
WRITEではなかつた場合には、それは本例ではUPDATE WR
ITEである。ステップ43では、マイクロプロセッサ14は
データ書込み用の現行のコマンドチェイニングを部分集
合化しなければならないかについて、即ちWDMAXが利用
可能なキャッシュセグメントの数よりも大きいかについ
て確認する。もしそのような状態が存在する場合、B 44
を経て後に説明する図5のステップを実行する。利用可
能なキャッシュセグメント数がキャッシュ16の最悪状態
下での使用において全てのデータをストアすることがで
きる場合には常にデータをDASD 20へ書込むステップ45-
51を実行する。ステップ45では、ステップ40で受取った
書込みコマンドを開始させ、1つもしくはそれ以上のレ
コードをレート変更バッファ13及びデータ回路16を介し
てDASD 20へ書込む。レコードをレート変更バッファ13
からDASD 20へ読取るのと同時に、レコードのコピーを
バス23を介してキャッシュ16内にストアする。キャッシ
ュ16内へのレコードのストアは既に又は現在キャッシュ
16内にストアされている書込み領域からのデータに上書
きすることを含む。かかる書込み即ちキャッシュヒット
は周知であり、またそのようなキャッシュヒットに対応
するキャッシュセグメントのアドレス指定及び構成は周
知であるので、これ以上説明しない。

【００２２】キャッシュヒットはWDMAX要件の計算に影
響を与える。この影響はUPDATE WRITE動作に対する所要
キャッシュセグメント数の減少をもたらす。各レコード
の書込みが完了次第ステップ46でマイクロプロセッサ14
は接続機構回路11からバッファ13へのレコード転送によ
ってトラック末尾(EOT)に達したか、即ちDASD 20中に記
録されるべき最後のレコードを後でDASD 20及びキャッ
シュ16内に記録するためにバッファ13内へ受取ったか否
かについて判定する。バッファ13のチャネル接続端にお
けるトラック末尾の検出は周知のように現行トラック上
のインデックスマーク102(図6)に対応しており、検出は
マークを走査するDASD 20により後に示される。尚、現
行のマシン動作はUPDATE WRITEであるから、もし書込む
べきデータトラックが1つしかないかあるいは1レコード
を1トラックにストアする場合、1個のレコードのみをDA
SD 20のディスク(図示せず)の1回転中に書込むことにな
る。もしトラック末尾に達しておらずしかもこのアクセ
ス中の現行トラック上に追加のレコードを書込まなけれ
ばならない場合には、ステップ47で受取る諸WRITEコマ
ンドにより供給される追加のレコードをステップ45で書
込む。しかしながら、DASD 20の現行トラック上に先に
記録した最終レコード及びインデックスマーク(EOT)の
間には、DASDトラックに対して追加のレコードを書込ま
ない。ステップ50では、書込み中の各トラック末尾にお
いて、キャッシュ16内にストアされているデータ量、即
ちDASD 20のトラックを更新するのに使用するデータを
ストアするため、使用できるキャッシュセグメント数を
測定する。もし現行トラック上に1つのレコードしか記
録されなかった場合には、現行トラックのレコードをス
トアするのに最大数のキャッシュセグメントが必要であ
るため、余分のキャッシュセグメントは存在していな
い。他方、もし現行トラックに対して30個のレコードが
書込まれた場合には、それらの30個のレコードは例えば
2つのキャッシュセグメント中にストアするようにする
ことができる。最大断片化では、34個のキャッシュセグ
メントを最初30個のレコードの書込み領域に対して、即
ち1トラックあたり1レコードと仮定して割当てる。実際
には2個のキャッシュセグメントのみを使用して更新デ
ータをキャッシュ16内にストアすることが可能であるか
ら、残りの32個の割当てられたキャッシュセグメントは
他のデータをストアするためにまだ利用可能である。こ
のようなキャッシュセグメントは過剰セグメントと称
し、これを検出した時にトラックの各末尾で割当て解除
を行う。その後、ステップ51で、この書込み領域の終り
に達したか否かについて、最新のコマンドを接続機構回
路11を介して受取る時に検出する。この検出はDASD 20
が書込み領域の全レコードの受取り及びストアの完了前
に生ずる。即ち、レコードをバス22を介してDASD 20へ
転送する時点ではなく、バス24を介してバッファ13へレ
コードを転送する時点で検出する。もし書込み領域の終
りでなければ、ステップ45,46,47,50を書込み領域が終
了するまで繰返し、そして終了すると、マシン動作がパ
ス52を介して他の動作へ移行する。パス52からサブシス
テム19は追加のLOCATE RECORDコマンドを受取ることが
あり、そして受取った時には、ステップ32以下を繰返
す。尚、ステップ50において、過剰セグメントの割当て
解除はトラック間で変ること、即ちファイル規定範囲中
の各トラック上にストアするレコード数が変ることに注
意されたい。米国特許第4,499,539号(Vosacek)はそれら
の目的のためのキャッシュ割当て解除の制御方法につい
て示している。

【００２３】図3は図2に示すフローチャートからA 42を
介してFORMAT WRITEを実施するマシン動作を示す。上記
のLOCATE RECORDコマンド21はWRITEコマンドがトラック
をフォーマット化、即ち新たなカウントフィールドを書
込むべきであることを示している。ステップ60では、サ
ブシステム19はコマンドがWRITE CKD NEXT TRACKコマン
ドであるか否かを判定する。もしコマンドでない場合、
ステップ61でレコードを受取り、そしてキャッシュ16及
びDASD 20中にストアする。このステップ61は終了状態
をホストプロセッサへ供給することを含んでいる。次に
ステップ62で、サブシステムはそれが書込み領域の終り
又はチェインの終りであるか否かについて判定する。こ
の転送の終りに、プロセスはパス63を介して出る。そう
でない場合には、サブシステムはステップ64で次の書込
みコマンドを受取り、そして受取り時に図2に示した動
作を繰返す。

【００２４】ステップ40又は64の何れかでWRITE NEXT T
RACKコマンドを受取ると、ステップ65でサブシステム19
は利用可能なキャッシュセグメントの数について判定し
その数をストアする。ステップ66でサブシステム19は利
用可能キャッシュセグメント数が1トラック分のデータ
をストアするのに十分(即ち、本実施例では5個のキャッ
シュセグメント)であるか否かを判定する。もしYESであ
れば、DASDトラックへスイッチングし、そしてステップ
67で5個のキャッシュセグメントをホストプロセッサ10
からレコードを受取るために割当てて、DASD 20上に次
トラックをFORMAT WRITEする。その後、ステップ61以下
を繰返す。もし利用可能キャッシュセグメントが次DASD
トラック中にデータをストアするのに不十分である場合
には、ステップ70においてサブシステム19はCCR(チャネ
ル・コマンド・リトライ)をホストプロセッサ10へ送
る。ステップ71において、サブシステム19は現行の組の
マシン動作を利用可能キャッシュセグメントが1完全ト
ラックからのデータをストアするのに十分な数になるま
で延期させる。そして、十分となった時点でステップ72
でDEVICE END(DE)をホストプロセッサ10へ送りCCRを行
ったばかりのコマンドの再送出を指示し、その後コマン
ドをステップ64で受取る。ステップ72からステップ64及
び60以下を繰返す。ステップ66からは、ステップ61を実
行する前に、次トラックに対するデータをストアするた
めのキャッシュセグメントをステップ67で割当てる。

【００２５】次に、図4について述べると、ステップ34
において言及した計算について2つのステップ80及び81
で詳しく示してある。ステップ80における最初の計算は
キャッシュ内にストアされた書込み領域中のデータに関
するものであり、それはキャッシュの利用に影響を与え
るものである。各ファイルにおいては、全レコードに順
次1(レコード1又はR1)からレコードN(RN)まで番号を付
けてある。但し、Nは整数である。CKD中のレコード0(R0)
は制御目的のために予約してあり、ユーザデータ用には
利用できない。DASD 20に書込まれている最中のキャッ
シュ16中にストアされているレコードは書込み動作中に
キャッシュヒットを生ずる。かかるキャッシュヒットは
チャネルコマンド31において規定する書込み領域に基づ
いて予測することができる。WDMAXはそのような書込み
領域中の最初のレコードが現在キャッシュ中にストアさ
れているコピーをもっている場合には常に増加させる。
即ち、DASDトラック内の最初に参照するレコード及びこ
れに続く全てのレコードはキャッシュ16のセグメントを
追加割当てせずに現行の書込み領域内で処理する。キャ
ッシュ内のそれらレコードは初めは1DASDトラック当た
り1レコードでストアされていると仮定する。図4のステ
ップ80における式は書込み領域サイズCの増加を示して
いる。尚、MはDASDトラック内のトラックキャッシュイ
メージとして現在ストアされているレコードの総数であ
り、値Sはチャネルコマンド31が書込み領域中で同定し
た最初のレコードのレコード番号であり、そしてFはト
ラックキャッシュイメージ中の最初のレコードの番号で
ある。

【００２６】ステップ81はDASD 20上のファイルの最悪
状態下での断片化に対してWDMAXを計算する。このWDMAX
は利用可能なキャッシュセグメント(CAS)から、一杯の
トラックに対して必要なキャッシュセグメント数の2倍
を引いたものに等しい(図示例ではTは5に等しく、ステ
ップ81での差は10となる)。その差に対し、各レコード
に必要なキャッシュセグメント数である値Rを加える。
このRは値TLFをキャッシュセグメント容量で割った商を
次の桁に丸めたものである。上記の値を次にRで割る。
次にC値を加えて、多数のレコードで表わした書込み領
域の最大サイズを得る。

【００２７】図5は必要な書込み領域のサイズWDSIZEがW
DMAX値よりも大きな場合に、データ転送を書込み領域内
で部分集合化する方法について示している。残存する書
込み領域のサイズはステップ36でWDMAX値をWDSIZEから
差引くことによって計算される。

【００２８】B 44は図2に示した1組のマシン動作からス
テップ90へ流れるマシン動作について示す。ステップ90
では、サブシステムはステップ40で受取った書込みコマ
ンドのレコードを受取り、そしてこの受取ったレコード
をキャッシュ及びDASDへストアする。このステップ90は
またマイクロプロセッサ14内のレコードカウントを増分
する。バッファ13が接続機構回路11から1レコードを受
取る毎に、マイクロプロセッサ14は増分値をストアしま
たレコードカウントをそれ自身の内部メモリ(図示せず)
内にストアする。ステップ91では、バッファ13のチャネ
ル接続端でデータ転送が終了したか否か、即ちDASD 20
上及びキャッシュ16内に記録すべき最後のレコードをホ
ストプロセッサ10が供給することによって表わす書込み
領域の終り又はチェインの終わりについて判定する。こ
の時点では、DASD 20及びキャッシュ16はまだ最終レコ
ードを書込み領域内に受取ってはいない。もしデータ転
送の終わりであれば、この動作から番号92で示すように
出る。そうでない場合には、ステップ93において、マイ
クロプロセッサ14はステップ90で増分したレコードカウ
ントがステップ34で計算したWDMAXに等しいか否かにつ
いて判定する。もし受取った最大数のレコードがステッ
プ34で計算したWDMAXではない場合には、ステップ98で
書込みコマンドを受取り、そしてステップ90,91及び93
を繰返す。このループはWDMAXに達するまで繰返す。こ
こで、カウントは接続機構回路11からバス24を介しレー
ト変更バッファへ転送するレコードについて行う。

【００２９】サブシステム19によっては、キャッシュ16
を示す複数の独立の記憶パスを有するものがある。それ
ぞれの記憶パスは接続機構回路11中のそれ自身の回路、
それ自身のレート変更バッファ13及びデータ転送回線18
並びにキャッシュ16に対する独立のアクセスパスを含ん
でいる。マイクロプロセッサ16はこれら記憶パスの幾つ
か又は全てを制御する。それぞれの記憶パスについて利
用可能なキャッシュセグメント数は非割当てキャッシュ
セグメントの共通又は共用プールから、又はそれぞれの
記憶パスについてのセグメントプールからの何れかとす
ることができる。何れの場合にも、種々の記憶パス中の
そのようなキャッシュセグメント及び現行データ転送レ
ートに対する負荷バランス又は必要性を実現することが
できる。本発明の上記の制御は何れにせよ同一の発明原
理を使用している。

【００３０】データ転送及び書込み領域を部分集合化す
るために、図1に示したサブシステム19はステップ94に
おいてCCRをホストプロセッサへ送ってデータ転送を瞬
時的にストップさせる。サブシステムのCCRはホストプ
ロセッサ10に対して、受取ったばかりのチャネルコマン
ド、即ちカウントが最大値に達した直後のチャネル書込
みコマンドが周辺データ記憶サブシステムによって拒絶
されたことを指示する。CCRは事実上データ転送を中断
する外部割込みである。即ち、チャネル12の動作はホー
ルド状態となる。この例では、デバイス動作はチャネル
16の十分な数の利用可能なキャッシュセグメントが利用
可能になるまで続く。従って、ステップ95で、マイクロ
プロセッサ14は次のデータトラックをストアするのに十
分なキャッシュセグメント、即ち5個のセグメントが存
在するか否かについて判定する。もし十分なければ、ス
テップ95の反復実行より成る待機ループ(待機ループは
周知の如く他の動作とインターリーブさせることができ
る)を少なくとも5個のセグメントが利用可能になるまで
繰返す。そして、利用可能になった時点でデバイスエン
ド(DE)をステップ96でホストプロセッサ10に供給する。
その後、再びステップ33以下を実行するためパス97を辿
る。即ち、書込み領域の残りは現在利用可能なセグメン
ト数を上廻る利用可能なWDMAXを必要とするかもしれな
い。即ち、追加の部分集合化が起こるかもしれない。そ
れぞれの部分集合のサイズは現在利用可能なキャッシュ
セグメント数に応じて変化する。そのようなデバイスエ
ンドＤＥはホストプロセッサ10に対して周辺サブシステ
ムが今やデータ転送を次に行える状態に達したことを指
示する。このモードでトラックの切換えが生ずる時、FO
RMAT WRITE動作中で行われるようなデータ転送の中断自
体は存在しないことに注意されたい。以上の全てはディ
スク回転のロスが最小限となるDASD 20への書込みを確
保し、またキャッシュ16が全レコードのコピーをストア
できるよう確保する効率的で有効なマシン制御を与え
る。

【００３１】キャッシュの利用法及び1つのDASDトラッ
ク上にストアされたデータの割当て方法を図6で説明す
る。DASD 20内の1つのディスク100はトラック101のよう
な多数のデータ記憶用トラックを有している。トラック
101はディスク100上の記録エリアの径方向に延びるイン
デックスマーク102で始まり、それで終了する。省略記
号103はそのようなトラックが多数あることを示してい
る。それらトラックの各々には、可変量のデータまた可
変数のレコードをストアすることができる。最大限の断
片化が生じたファイル中では、トラック101,103のある
ものは1つのレコードしかストアしていない。このファ
イルの次に高位の番号をもつレコードは次のトラックに
ストアされている。キャッシュ16の一部分は論理上複数
の割当て可能でかつアドレス可能なデータ記憶用セグメ
ントA-Yを有するものとして描いてある。トラック101が
データで一杯であると、1トラックをストアするのに番
号110,111でそれぞれ指示したセグメントを5個まで取る
(セグメントA-E,セグメントF-Jはそれぞれ1つのトラッ
クをストアする)。単一のレコードが1DASDトラック上に
ストアされておりまたそれがキャッシュセグメントの1
つにストアできる場合には、このDASDトラックの内容全
体はキャッシュ16内の単一のセグメント、例えばセグメ
ントK中にストアすることができる。また、3個のセグメ
ントにトラック内容をストアしなければならない程十分
な数のレコードをもつ別のDASDトラックの場合、例えば
P,Q,Rセグメントにストアすることができる。このよう
にして、キャッシュ16を最大限に活用することができ
る。上記の最大断片化状況の下では、それぞれのDASDト
ラックは1つのレコードしか有していないと仮定してい
る。従って、それらキャッシュセグメントの1つは1セグ
メントが単一のレコードをストアするものと仮定する
と、DASD 20内へ書込まれるべき各トラックに対するデ
ータ用に割当てられることになろう。インデックス102
のようなトラックの末尾に達したとき、周辺サブシステ
ム19は1つのトラックに対し更新書込み動作においてど
れ程多くのレコードがストアされていたかを知る。例え
ば、もし18個のレコードが番号110で示したキャッシュ
セグメント内にストアされた場合でかつこれらが4個の
セグメントA-Dを占めているならば、キャッシュ16の最
初に割当てた18個のセグメントの内14個が他のマシン動
作のために利用可能となっている。このプロセスは書込
み動作中に1つのトラック102の末尾に達する毎に繰返さ
れる。この説明では、キャッシュ16の割当てをトラック
ベースで行い、またDASD 20の所与トラック中にストア
されているデータが可変量のキャッシュ16を占めること
を前提としている。

【００３２】以上に本発明について、好ましい実施例を
示しまたこれを参照して説明したが、当業者には判るよ
うに、本発明の精神及び範囲から離れずに形態及び細部
において種々の変更を行うことができる。

【図面の簡単な説明】

【図１】本発明を有利に使用できるようなホストプロセ
ッサに対して接続した周辺データ記憶サブシステムを示
す簡略ブロック図。

【図２】本発明を最良の方法で実施するための図1に示
したシステムの簡略化した一組のマシン動作を示す図。

【図３】フォーマット書込み動作中の図1のシステムの
動作を示す簡略フローチャート。

【図４】図1に示したシステムにおいて更新書込みデー
タ転送に必要な利用可能キャッシュセグメントの判定を
示す簡略フローチャート。

【図５】ホストプロセッサ及びデバイスの間のデータ転
送を部分集合化してデータ転送に必要なWDMAXのキャッ
シュセグメントよりも少ない少数のキャッシュセグメン
トに適応するためのマシン動作フローチャート。

【図６】キャッシュ利用及びDASDトラックにストアした
データの割当てを示す図。

【符号の説明】

10・・・ホストプロセッサ 12・・・光ファイバチャネル 19・・・周辺サブシステム 11・・・接続機構回路 13・・・レート変更バッファ 14・・・制御装置/マイクロプロセッサ 16・・・キャッシュ 18・・・データ転送回路 20,21・・・DASD(直接アクセス記憶デバイス) 100・・・DASD内のディスク 101・・・トラック 102・・・インデックスマーク 103・・・諸トラック 110,111・・・キャッシュセグメント

───────────────────────────────────────────────────── フロントページの続き (72)発明者マイケル・トーマス・ベンハセアメリカ合衆国85749、アリゾナ州トゥーソン、ノース・プラシタ 4801番地 (72)発明者ゲイル・アンドレア・スペアーアメリカ合衆国85715、アリゾナ州トゥーソン、イースト・フィールドストーン・レーン 6822番地 (72)発明者ウィリアム・デニス・ウィリアムスアメリカ合衆国85741、アリゾナ州トゥーソン、ウエスト・トビラ 4079番地

Claims

【特許請求の範囲】

【請求項１】DASDに接続されたホストトプロセッサチャ
ネル手段及び前記DASDに接続されたキャッシュを有する
キャッシュ記憶式周辺データ記憶サブシステムにおいて
前記DASD、前記キャッシュ及び前記ホストプロセッサチ
ャネル手段の間でデータレコードを転送する方法であっ
て、前記サブシステム内において、第1の所定数のデータレ
コードを前記チャネル手段及び前記DASDの間で転送しか
つ前記第1の所定数のデータレコードを前記キャッシュ
内にコピーするために、前記DASD上に記憶されるべき前
記第1の所定数のデータレコードのための書込み領域を
確立する段階と、前記サブシステム内において、前記データレコードの転
送に先立って、第2の所定数のデータレコードを記憶す
るための所定の利用可能なキャッシュ記憶を判定しかつ
指示する段階と、前記サブシステムにおいて、前記指示された利用可能な
キャッシュ記憶が転送されるべき前記第1の所定数のデ
ータレコードを記憶するに必要な領域より小さい場合、
前記データレコードの転送を前記第2の所定数のデータ
レコードの所定数の部分集合に区分けする段階と、前記サブシステムにおいて、前記データレコードの転送
を複数の部分集合データレコードの転送に分けて行い、
各部分集合データレコードの転送に先立って各部分集合
データレコード転送においてデータレコードを記憶する
ための第3の所定数のキャッシュセグメントを割当て、
前記チャネル手段及び前記DASDの間で前記部分集合デー
タレコードの転送を順次行うとともに前記部分集合デー
タレコードのコピーを前記キャッシュ記憶の利用可能領
域に記憶する段階と、よりなるデータレコード転送方法。
【請求項２】前記DASDは所定数のデータレコードをそれ
ぞれ記憶する複数のアドレス指定可能なデータ記憶トラ
ックを有し、前記方法は、前記DASDに書込まれるべきファイルのレコード数を示す
ように前記書込み領域を設定する段階と、前記判定及び指示する段階において、前記データレコー
ド転送においてデータレコードを記憶するのに必要な最
大キャッシュセグメント数WDMAXを WDMAX＝(CAS−2T+R)/R＋C ただし CAS：利用可能なキャッシュセグメント T：一杯のトラックに対して必要なキャッシュセグメン
ト数 R：各レコードに必要なキャッシュセグメント数 C：書き込み領域サイズに決定し指示する段階と、を更に有する請求項1記載のデータレコード転送方法。
【請求項３】前記DASDは所定量のデータ記憶容量の所定
数のデータレコードをそれぞれ記憶する複数のアドレス
指定可能なデータ記憶トラックを有し、前記方法は、前記部分集合データレコード転送の各々において、前記
所定数のデータレコードを前記DASDのデータ記憶トラッ
クの1つに記憶しうる前記所定数のデータレコード数を
超えない値に制限する段階と、前記所定数のデータレコードの転送の際、前記判定及び
指示する段階を反復して利用可能なキャッシュ記憶が前
記所定量のデータ記憶容量のレコードを記憶できるかを
判定及び指示し、記憶できる場合には、次の部分集合デ
ータレコード転送を実行し、記憶できない場合は、前記
利用可能なキャッシュ記憶が前記所定数のデータレコー
ドを記憶するに十分な数のキャッシュセグメントを持つ
に至るまで次の部分集合データレコード転送を遅延させ
る段階と、所望のデータレコード転送が完了するまで前記制限する
段階及び前記遅延させる段階を反復する段階と、を更に有する請求項1記載のデータレコード転送方法。
【請求項４】前記DASDは所定量のデータ記憶容量をそれ
ぞれ有する複数のアドレス指定可能なデータ記憶トラッ
クを含み、前記サブシステムは前記チャネル手段用の入
出力端及び前記DASD用の入出力端を有するレート変更バ
ッファを含み、前記方法は、前記DASD上に記録されるべき前記チャネル手段からの全
てのデータレコードを前記レート変更手段の前記チャネ
ル手段入出力端に供給して前記レート変更バッファに一
時的に記憶し、次いで前記チャネル手段から供給されて
前記レート変更バッファに記憶されたデータレコードの
コピーを前記DASD入出力端から前記キャッシュへ及び前
記DASDへ供給して記憶する段階と、前記レート変更バッファの前記チャネル手段入出力端に
おいて、現在利用可能なキャッシュ記憶が前記所定量の
データ記憶容量より下がったかを判定し、データレコー
ドを受取り記憶している前記DASDのデータ記憶トラック
の現在のトラックのトラックアドレスの終点で部分集合
データレコード転送を中止するよう指示し、前記現在の
トラック以外の前記DASDのデータ記憶トラックをアドレ
ス指定して次の部分データレコード転送を再開する段階
と、前記部分集合データレコード転送の中止の指示及び前記
アドレス指定の後、前記判定及び指示する段階を反復し
て前記所定量のデータ記憶容量を下回らない利用可能な
キャッシュ記憶を検出する段階と、を更に有する請求項1記載のデータレコード転送方法。