JPH0659952A - 磁気ディスク装置 - Google Patents

Abstract

(57)【要約】 【目的】既存のマイクロコントローラと比較的小さなハ
ードウェアを組み合わせることで、高性能のキャッシュ
記憶機能を比較的安価に実現し、バッファ記憶制御のた
めのオーバーヘッド時間を短縮する。 【構成】バッファメモリを複数のセグメントに分割し、
セグメントを単位としてバッファメモリの使用方法を管
理し、高性能ディスク・キャッシュ・システムを構成す
るものであって、その際に、ヒット判定、置換セグメン
トの選定、ＬＲＵカウンタの更新などを行う比較的安価
なハードウェアを第２のバッファ記憶制御部１４ｅとし
てディスク制御部（ＨＤＣ）１４に備え、これをマイク
ロコントローラ１４ｅで制御する。これにより、マイク
ロコントローラ１４ｅだけで行う場合に比べて、著しく
高速に処理することができ、オーバヘッド時間を短縮す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バッファ制御機能を備
えた磁気ディスク装置に関する。

【０００２】

【従来の技術】近年、磁気ディスク装置（ＨＤＤ）で
は、小型化が進み、パーソナル・コンピュータをはじめ
とする小型コンピュータの外部記憶装置として利用され
ている。また、小型システム用に標準的に使用されるイ
ンターフェースを備えた磁気ディスクコントローラ（Ｈ
ＤＣ）が大規模集積回路素子として供給されるようにな
り、システム装着の容易性から、小型コンピュータ用磁
気ディスク装置はディスク・コントローラを内蔵するよ
うになっている。

【０００３】ディスク・コントローラは、ホストとの間
でデータ転送を行う場合、バイトまたはワード形式で行
うが、ディスクに対するデータの読み書きは本質的にビ
ット直列データで行う。この場合、ディスク記録面に対
する記録・再生動作と、ホスト間転送動作の間に異なっ
た時間的制約があり、完全に同期することができない等
の理由があるため、必ずデータを一時的に格納するデー
タ・バッファが必要になる。ディスク・コントローラを
含む磁気ディスク装置では、データ転送の効率、性能を
向上させるために、比較的大きな容量のバッファメモリ
を備え、バッファ制御に先読み機能や、キャッシュ記憶
の機能を持つようになっている。

【０００４】一般に、磁気ディスク装置には、コントロ
ーラも含めた装置の制御にマイクロコントローラを使用
しており、前述の先読み機能やキャッシュ制御も、この
内蔵のマイクロコントローラを利用して、高度な制御を
行うようになってきた。

【０００５】一方、記録密度の向上により、大容量化、
高速転送化が著しく進み、さらに半導体記憶回路の高密
度化も相まって、コストや性能のバランスがとれた高性
能キャッシュ記憶を磁気ディスク装置に備えることが比
較的容易に可能であり、その要求も強くなってきた。

【０００６】

【発明が解決しようとする課題】ここで、従来、バッフ
ァメモリ内に存在するデータと、アクセス対象データが
同一アドレスのものかどうかを判定する、データ的中判
定（いわゆるヒット判定）や、バッファメモリの中のデ
ータを入れ換える時の置き換え規則である置換アルゴリ
ズムは、内蔵されているマイクロコントローラによって
実現されている。

【０００７】このため、バッファメモリを高性能化する
と、それに応じてこれらの処理に比較的大きな時間を要
し、マイクロコントローラのオーバーヘッド時間が長く
なってしまうという問題が生じ、例えば高性能マイクロ
コントローラや、高速プログラム記憶素子を用いたり、
複数のマイクロコントローラを用いて高性能化したり、
処理能力に合わせて機能を縮退するなどの対応が必要に
なる。なお、ここでのオーバーヘッド時間とは、マイク
ロコントローラがホストからのコマンドを受けてから、
実際にヘッドが動き出すまでの時間のことである。

【０００８】本発明は上記のような点に鑑みなされたも
ので、既存のマイクロコントローラと比較的小さなハー
ドウェアを組み合わせることで、高性能のキャッシュ記
憶機能を比較的安価に実現し、バッファ記憶制御のため
のオーバーヘッド時間を短縮する磁気ディスク装置を提
供することを目的とする。

【０００９】

【課題を解決するための手段】本発明の磁気ディスク装
置は、バッファメモリを複数のセグセメントで分割し、
この各セグメント毎に少なくとも１ブロック以上のデー
タを格納するようにしたものである。

【００１０】また、本発明の磁気ディスク装置では、バ
ッファ記憶制御手段が、上記各セグメント毎に当該セグ
メントに有効なデータが記憶されていることを示す第１
の記憶手段と、上記各セグメント毎に当該セグメントに
記憶されたデータのブロックアドレスに関する情報を記
憶する第２の記憶手段と、上記各セグメント毎に当該セ
グメントに記憶されたデータの有効ブロック数に関する
情報を記憶する第３の記憶手段と、上記各セグメント毎
に当該セグメントに記憶されたデータの使用状態に関す
る情報を記憶する第４の記憶手段と、アクセス対象ブロ
ックのブロックアドレスに関する情報を記憶する第５の
記憶手段と、上記アクセス対象ブロックのブロック数に
関する情報を記憶する第６の記憶手段と、上記各セグメ
ントの中の特定のセグメントに対応する上記第１から第
４の記憶手段を選択するセグメント情報選択手段と、加
減算を行う演算手段と、上記セグメント情報選択手段に
よって選択された情報と上記第５および第６の記憶手段
からの上記アクセス対象ブロックに関する情報とを選択
的に上記演算手段に供給するデータ選択手段と、上記各
セグメント毎に上記第５および第６の記憶手段によって
指定されるアクセス対象の１つ以上の上記ブロックが上
記第２および第３の記憶手段によって指定される上記セ
グメント内の１つ以上の上記ブロックと同一のブロック
アドレスを持つことを示すブロック的中情報を記憶する
第７の記憶手段とを備える。

【００１１】また、上記バッファ記憶制御手段は、デー
タ処理手段の指示に応じて、上記第１の記憶手段によっ
て内容が有効であることが示されている上記各セグメン
トに対して、上記第２および第３の記憶手段により得ら
れるセグメント内ブロックアドレスと上記第５および第
６の記憶手段によって指定される上記アクセス対象ブロ
ックアドレスとを上記演算手段を用いて比較し、上記第
５および第６の記憶手段によって指定されるアクセス対
象の１つ以上の上記ブロックが上記第２および第３の記
憶手段によって指定される上記セグメント内の１つ以上
の上記ブロックと同一のブロックアドレスを持つ場合
に、当該セグメントに対応する上記第７の記憶手段に上
記ブロック的中情報を格納する機能と、上記第１の記憶
手段によって内容が有効であることが示されている上記
各セグメントに対して、特定のセグメントが最後に使用
されたことを示すように上記第４の記憶手段の内容を更
新する機能と、上記バッファメモリのいずれかの上記セ
グメントに新たにデータを記憶する場合に、上記第１お
よび第４の記憶手段の内容に基づいて、使用すべき上記
セグメントの選定を行う機能と、１つ以上の上記特定の
セグメントに対応する上記第１の記憶手段の内容を、対
応する上記セグメントの内容が無効であることを示すよ
うに設定する機能とを有する。

【００１２】

【作用】上記の構成によれば、上記バッファ記憶制御手
段によって上記バッファメモリの一部または全部を上記
データ処理手段の制御に従って上記記録媒体に記憶され
ている対応する上記ブロックのデータとして利用するよ
うにしたことで、上記データ処理手段だけで行う場合に
比べて、著しく高速に処理することができ、オーバヘッ
ド時間を短縮することができる。

【００１３】

【実施例】以下、図面を参照して本発明の一実施例に係
る磁気ディスク装置を説明する。まず、本発明のキャッ
シュ制御を説明する前に、理解を用意にするため、磁気
ディスク装置の基本的な構成とその動作について説明す
る。

【００１４】図５は磁気ディスク装置の構成図である。
図５において、１は記録媒体としてのディスクであり、
スピンドルモータ５によって回転駆動される。このディ
スク１の記録面には、同心円状に複数のトラックが設け
られており、このトラック上にデータの記録・再生が行
われる。データはセクタと呼ばれる小ブロックに分割さ
れ、このセクタを単位として記録・再生が行われる。す
なわち、トラックの中に複数のセクタが含まれることに
なる。

【００１５】データ面サーボ( ちりばめサーボ：Embede
d servo)方式を採用する磁気ディスク装置の場合、トラ
ックの中に、一般には等間隔でサーボ情報を記録してい
る。セクタ・サーボ方式と呼ばれるデータ面サーボ方式
では、データを記録するセクタに合わせて、セクタの境
界毎にサーボ情報を持つ。この場合、データ・セクタと
は無関係にサーボ情報をトラック上に配置する装置もあ
るが、ここでは説明の簡略化のために、データ・セクタ
に合わせてサーボ・セクタを持つセクタ・サーボ方式の
例を用いて記述する。

【００１６】図６にセクタ・サーボ方式の場合のトラッ
クの構成例を示す。図６（ａ）に示すように、ディスク
の面上には、同心円上に複数のトラックが設けられてい
る。各トラックは、トラック毎に対応するサーボデータ
を記録することによって定義される。サーボデータは、
ディスクの製造過程において、特定の製造設備によって
記録されるのが一般的である。このトラックに対し、そ
れぞれのトラックを一義的に識別するために、物理的な
位置関係に基づいてトラック番号（アドレス）が付され
る。

【００１７】記録面は１枚のディスクに対し、表・裏の
二面使用されるのが一般的で、この場合には、同一のト
ラック・アドレスが二つ存在する。この様な関係にある
トラックを総称してシリンダと呼び、厳密に言うと、キ
ャリッジはシリンダに対してアクセスすることになり、
シリンダの中からヘッドを指定することによってトラッ
クを選択する。ディスクが複数枚存在する場合も同様で
ある。ヘッドについても同様に、その物理的位置関係に
基づいてそれぞれのヘッドを一義的に指定することがで
きるヘッド番号（アドレス）が付される。

【００１８】図６（ｂ）に示すように、各トラックは複
数のセクタを含む。セクタの長さは全て等しいのが一般
的である。図中Ｓ0 ，Ｓ1 ，Ｓ2 …はサーボデータを示
し、セクタ・サーボ方式では各セクタ毎に記録されてい
る。サーボデータは、各セクタ毎に固有の絶対アドレス
情報および位置情報としてのバーストデータの他、先頭
セクタＳ0 であればインデックスパターン、その他のセ
クタＳ1 ，Ｓ2 …であればセクタパターンからなる。各
セクタは、複数のデータ・バイトを含む。ここでも、説
明を簡潔にするために、固定長セクタを想定して以下の
記述を行う。

【００１９】ディスクにデータ・アクセスを行う場合、
ホストは対象とするデータをセクタの大きさに合わせて
分割し、セクタと同じ大きさのブロックを定義し、この
ブロックに論理的なブロックアドレスを付して個々のデ
ータを識別する。ホストは、この論理ブロックアドレス
を指定して、磁気ディスクに対するデータの読み書きを
行う。一方、磁気ディスク装置では、装置内の全てのセ
クタに対して、それぞれのセクタが一義的に指定できる
ように、物理的な位置に基づいてセクタ番号（アドレ
ス）を付す。ホストからデータの論理ブロックアドレス
が指定されると、磁気ディスク装置では予め定めてある
基準に従って、個々の論理ブロックを物理的なセクタに
対応させる。バッファメモリ内のデータの識別は、論理
ブロックアドレスを用いて行うのが一般的であるが、物
理セクタアドレスを用いることもできる。

【００２０】セクタの構成は、図６（ｃ）に示すように
大きくはヘッダ部とデータ部からなり、その他にＥＣＣ
（エラー検出・訂正コード：Error Check and Correcti
on code ）や、ＧＡＰ（記録・再生動作用タイミング・
ギャップ）等が含まれる。ヘッダ部は、セクタアドレス
情報、セクタの属性を示す情報、信号およびデータの同
期用情報、エラー検出コード等によって構成される。デ
ータ部は、信号およびデータの同期用情報と対象データ
からなる。

【００２１】再び、図５に戻って説明する。２ａおよび
２ｂは、データの記録・再生を行う磁気記録用ヘッドで
ある。このヘッド２ａ、２ｂは、キャリッジ３に取り付
けられており、これによって、ディスク１の面上をディ
スク１の半径方向（トラックを横切る方向）に移動し、
トラックの中心に位置決めされてデータを読み書きす
る。キャリッジ３は、アクセス・モータ４を備えてお
り、これによって駆動される。アクセス・モータ４は、
回転形または直進形のボイス・コイル・モータ（ＶＣ
Ｍ）が用いられることが多い。

【００２２】６はヘッド制御回路である。このヘッド制
御回路６には、ヘッド選択回路、データ書き込みのため
のヘッド駆動回路、データ読み出しのためのヘッド・ア
ンプ、書き込み異常検出回路等が含まれる。一般に、書
き込み信号が供給されているとき、選択されているヘッ
ドに駆動電流が供給されてデータ記録が行われ、書き込
み信号が供給されていないときには、選択されているヘ
ッドの下を通過する磁気記録情報が再生され出力され続
ける。

【００２３】７はアナログ信号処理器である。磁気ディ
スク装置の場合、このアナログ信号処理器７には、自動
ゲイン制御回路、フィルタ、波形等価回路（イコライ
ザ）等が含まれる。データの読み取りを行う場合、記録
情報をディジタル化するために、ヘッド制御回路６から
供給された再生信号の波形操作を行って信号検出の信頼
性を高める。また、ここで得られるアナログ信号は、サ
ーボ情報部分についても適切に操作され、位置信号とし
て再生されて制御に用いられる。

【００２４】８はパルス化回路（Ａ／Ｄ変換器）であ
る。このパルス化回路８は、アナログ信号処理器７から
の信号をもとに記録情報をパルス化する。ここには、微
分回路、フィルタ、信号比較回路等が含まれ、アナログ
信号の最大値・最小値を変極点の検出により求め、二値
化して読み出しパルスとして出力する。

【００２５】９はデータ変換器である。このデータ変換
器９には、ＰＬＬ（位相・周波数同期発振器：Phase Lo
cked Loop ）、信号弁別回路、読み出しデータ復号回路
( データ・デコーダ）等が含まれる。データ読み取り指
示が与えられると、ＰＬＬは入力データに周波数、位相
を同期させ、データ弁別窓を作成する。作成されたデー
タ弁別窓を用いて読みだしパルスを識別し、記録形式の
データ列を再生して復号器の入力とする。復号器は、所
定の復号規則に従って再生データを復号し、その結果を
信号出力する。

【００２６】１０は直並列変換器である。データ変換器
９からの信号はビット直列データであるので、ここで並
列化しバイト形式のデータに変換する。変換されたバイ
ト・データがバッファメモリ１３に格納される。データ
の書き込み時には、ホストからのデータを磁気記録用に
適した記録形式のデータに変換する必要がある。この場
合の記録形式としては、例えばＭＦＭ（Modified Frequ
ecy Modulation）方式やＲＬＬ（Run Length Limited）
方式などが良く知られている。

【００２７】１１は並直列変換回路である。バッファメ
モリ１３からのバイト・データは、ここでビット直列デ
ータに変換され、データ変換回路１２に供給される。１
２はデータ変換回路である。このデータ変換回路１２
は、並直列変換回路１１からのビット直列データを所定
の変換規則に従って変換し、これを記録形式のデータに
変換した後、書き込み指示信号に合わせてヘッド制御回
路６へ転送する。

【００２８】１３はバッファメモリである。ホストとの
データの交換は、このバッファメモリ１３を介して行わ
れる。ホストからのデータは、ホストのタイミングに合
わせて受信され、このバッファメモリ１２に一時記憶さ
れる。こうして取り込まれたデータは、回転するディス
ク１上の記録位置に合わせて取り出され、並直列変換回
路１１でビット直列データに変換され、記録形式のデー
タに変換されてディスク１上に記録されていく。一方、
ホストからデータを要求された場合には、読み取りデー
タがディスク１からの再生に応じてバッファメモリ１３
に蓄えられる。その後、ホストの受信タイミングに従っ
て、バッファメモリ１３からデータが取り出され、ホス
トへと送出される。

【００２９】１４はディスク制御部（ＨＤＣ）である。
このディスク制御部１４には、インタフェース制御部１
４ａ、第１のバッファ記憶制御部１４ｂ、フォーマット
制御部１４ｃ、リード／ライト制御部１４ｄ等の他、こ
こでは第２のバッファ記憶制御部１４ｅが含まれる。

【００３０】インタフェース制御部１４ａは、ホストと
の信号、コマンド、データの授受を行う。ホストからコ
マンドが転送されると、コマンドおよびそれに付随する
パラメータを一時記憶し、マイクロコントローラ３２に
割り込み等を使用してコマンドの受領を通知する。デー
タ転送に際しても、データ要求信号やデータ受信信号に
対応しながら、データの送受信を行う。第１のバッファ
記憶制御部１４ｂは、バッファメモリ１３に対するデー
タ・アクセスに対して、書き込みや読み出し制御信号の
作成およびアクセスのためのバッファ・アドレス制御を
行う。

【００３１】フォーマット制御部１４ｃとリード／ライ
ト制御部１４ｄは、ディスク１に対してデータの記録・
再生を行うためのハードウェアに依存したタイミング制
御を行う。また、トラック上のインデックスおよびセク
タ信号を検出して、書き込みや読み取りのタイミングを
発生し、これに合わせてデータをバッファメモリ１３と
ヘッド２ａ、２ｂとの間で伝達するよう、関係する各機
能ブロックに対して制御信号を出す。この部分は、基本
的にはマイクロコントローラ２２の制御のもとに動作す
る。そのために、ディスク１から読み出されるヘッダ記
録部分の内容を解釈して必要な情報をマイクロコントロ
ーラ２２に提供したり、読み取り誤りの検出や誤りデー
タの訂正のための処理も、この部分で行われる。

【００３２】ここで、同実施例では、上述した制御部１
４ａ〜１４ｄとは別に、第２のバッファ記憶制御部１４
ｅが設けられている。この第２のバッファ記憶制御部１
４ｅは、ヒット判定、置換セグメントの選定、ＬＲＵカ
ウンタの更新等のキャッシュ制御を行うものであり、従
来、マイクロコントローラのソフトウェアで実現されて
いた部分である。本発明では、この部分を図２に示すよ
うなハードウェアで実現していることを特徴としてい
る。

【００３３】この第２のバッファ記憶制御部１４ｅと従
来からある第１のバッファ記憶制御部１４ｂとの違い
は、第１のバッファ記憶制御部１４ｂが主としてアドレ
ス制御（実際にどのようにデータを読み書きするかの制
御）を行うのに対し、第２のバッファ記憶制御部１４ｅ
は主としてキャッシュ制御（従来のマイクロコントロー
ラによる処理）を行う。この第２のバッファ記憶制御部
１４ｅについては、後に図２を用いて詳しく説明する。

【００３４】１５はサーボ制御回路である。このサーボ
制御回路１５は、パルス化回路（Ａ／Ｄ変換器）８から
出力される読み出しパルスのパターン検出を行い、サー
ボデータの基準信号を検出し、これをもとに規定のデー
タ弁別窓を発生し、サーボデータを復号してインデック
ス、セクタ信号や、マイクロコントローラ２２への割り
込み信号などを生成する。また、アナログ位置信号を取
り出すためのサンプル・タイミング信号もここで作成さ
れ、位置信号発生器１６へ供給される。

【００３５】１６は位置信号発生器である。この位置信
号発生器１６は、アナログ信号処理器７から出力される
アナログ読み出し信号をサーボ制御回路１５から入力さ
れるサンプル・タイミング信号に基づいて取り出し、そ
の振幅値を蓄積してＡ／Ｄ変換器１７に対して出力す
る。

【００３６】１７はＡ／Ｄ変換器である。このＡ／Ｄ変
換器１７は、位置情報をサンプル・ホールドしたサーボ
信号を位置信号発生器１６から受け取り、その大きさを
二値信号化してマイクロコントローラ２２に対して出力
する。

【００３７】２２はマイクロコントローラであり、入出
力制御回路２１、プログラム・メモリ２３と共に極めて
一般的なデータ処理装置を構成するものであり、ここで
はサーボ制御を行うための情報をサーボ制御回路１５お
よびＡ／Ｄ変換器１７から入力し、予めプログラムされ
た処理手順によって処理し、結果をＤ／Ａ変換器２０へ
出力する。Ｄ／Ａ変換器２０によってアナログ信号に変
換された制御信号は、適切な応答を得るためのフィルタ
１９を経由して、アクセス・モータ駆動回路１８へ供給
され、キャリッジ３を駆動してヘッド２ａ、２ｂの位置
決めを行う。

【００３８】２４はディスク回転用モータの制御回路で
ある。このモータ制御回路２４においてスピンドルモー
タ５の相間信号を観測し、回転位置を検出して、その検
出信号をマイクロコントローラ２２へ供給する。マイク
ロコントローラ２２は、モータ制御回路２４からの信号
に基づいて電流を供給する相と時間、および回転速度に
対応した駆動電流の大きさを決定し、回転制御のための
信号を作成して、その信号をモータ制御回路２４へ供給
する。次に、キャッシュ制御について具体例を用いて説
明する。

【００３９】図７および図８にデータをホストシスムで
取り扱う論理アドレスと磁気ディスクに記憶されている
セクタとの対応、および最も基本的な利用法におけるバ
ッファメモリへのデータの格納の様子を示す。

【００４０】図７はホストの論理ブロックアドレスと、
磁気ディスク装置におけるデータ記録位置との対応を示
している。この例の場合、磁気ディスク装置はトラック
内に５０個のセクタを持ち、ヘッドを２本（ヘッド
「０」，「１」とする）備えている。したがって、１つ
のシリンダに対してトラックが２個存在することにな
る。また、セクタ番号はシリンダ「０」、ヘッド「０」
の最初のセクタを「０」とし、連続してセクタ番号を付
し、最後のセクタが「４９」となる。セクタ「５０」
は、ヘッド「０」，「１」を移して、シリンダ「０」、
ヘッド「１」の最初のセクタとなる。

【００４１】この様に割り当てて、例えばホストが論理
アドレス「３００２」から５２個のブロックの書き込み
を指定した場合、磁気ディスク装置はヘッド「０」，
「１」をシリンダ「３０」へ移動し、そのうちのヘッド
「０」を選択して、そのトラックの３番目のセクタから
連続する５２個のセクタに対して、データを書き込む。
この時、ホストから転送されるデータは、ディスクへの
記録タイミングとは無関係にバッファメモリに転送さ
れ、図８に示すようにバッファメモリに蓄えられる。

【００４２】ヘッドが目的のトラックに位置して、書き
込み対象のセクタが検出されると、データがバッファメ
モリから順次取り出され、ディスクに対する記録動作が
行われる。全てのデータが記録され、コマンドを終了し
た後も、バッファメモリ内にはそのままデータが残るこ
とになる。したがって、その直後に、ホストからディス
クに対してブロック「３００２」〜「３０５３」までの
何れかのブロックを読み出すコマンドが与えられると、
磁気ディスク装置はデータを実際にディスクから読み出
す必要はなく、バッファから直接ホストへ転送すること
ができる。この場合、ディスクは、目的のセクタにヘッ
ドが到達するまでの回転待ち時間を持つことがなく、ま
た、ホストがディスクからビット直列データを読み出す
ことにより、高速にデータを受け取ることができる場合
には、実際の転送も非常に高速になる。

【００４３】このようにして、バッファメモリを用いて
性能を向上することができるが、ホストがバッファに存
在しないデータを要求した場合には、この効果は無くな
る。そこで、バッファメモリを利用したディスク・キャ
ッシュの性能を高めるために、バッファメモリを分割し
てセグメントを定義し、このセグメントを単位にバッフ
ァメモリの内容を管理し、ホストからのアクセス要求が
バッファメモリの中のデータになるべく高い確率で的中
するように工夫した手法が用いられている。この場合の
例を図９を用いて説明する。以下に、高機能キャッシュ
制御について、具体例を用いて説明する。

【００４４】図９にバッファメモリをセグメント化し、
これをキャッシュ記憶として高度に制御する場合の例を
示す。ここでは、２００ブロックのデータを記憶するこ
とができるバッファメモリを８個の同じ長さのセグメン
トに分割した、セグメント・キャッシュの例である。

【００４５】このキャッシュ制御では、先ずアクセスさ
れた順にデータを記憶・保存して行き、一旦全てのセグ
メントが使用されると最も以前にアクセスされたセグメ
ントを新しくアクセスされたデータに置き換えて行くＬ
ＲＵ（Least Recent Used ）と呼ばれる方法でセグメン
トのデータを入れ換える方法をとることにする。そのた
めに、ＬＲＵカウンタと呼ばれる使用履歴を示すカウン
タを使用する。また、バッファメモリ内のデータが有効
であるかどうかを示すために、有効性フラグと呼ぶフラ
グを使用する。バッファメモリ内にデータが入力される
と、このフラグを「１」とし、バッファメモリに何もデ
ータが入力されていない場合や、何らかの理由でバッフ
ァ内のデータを使用しないようにする場合には、このフ
ラグを「０」にする。また、この他に当然であるが、バ
ッファメモリ内データの論理アドレスと、そこにある有
効なデータのブロック長を示す情報が同時に管理されな
ければならない。

【００４６】図９において、各セグメントについて、例
えばセグメント番号ｎについてはセグメント内データの
先頭の論理ブロックアドレスをＢＡn 、同様にデータ長
をＢＬn ｎ、ＬＲＵカウンタの値をＬＲＵn として示し
ている。また、図中にＴＡ、ＴＬと略記してあるのは、
ホストがアクセスするターゲット・データの開始論理ア
ドレス（ＴＡ）と、そのデータブロック長（ＴＬ）を意
味している。ここで、具体的に順を追って動作を説明す
る。

【００４７】まず、最初の例に示すように、既に７個の
セグメント（セグメント「０」〜セグメント「６」）が
アクセス順にバッファメモリ内に存在する状態から説明
を開始する。この状態で論理アドレス「０００３０」
（ＴＡ＝０００３０）から１０ブロック（ＴＬ＝１０）
のデータ読み出しがホストから指示されたとする。この
場合、対象となるデータはセグメント「３」の中に存在
するので、ここから対応するデータを取り出してホスト
へ転送する。このとき、セグメント「３」のＬＲＵカウ
ンタを最後に使用されたことを示すように「０」に更新
すると共に、従来このセグメントより後に使用されたこ
とを示していたセグメント「４」、「５」および「６」
のＬＲＵカウンタをそれぞれ「１」ずつ増加して更新す
る。

【００４８】次に、論理アドレス「９０００」から５ブ
ロックのデータがアクセスされたとする。このデータは
バッファメモリ内に存在しないので、新たにバッファメ
モリ内にデータを置くことになるが、セグメント「７」
の有効性フラグＦＥ7 が「０」であることから、このセ
グメントがまだ使用されていないことを識別でき、ここ
に対象データを置く。したがって、ここで新たにデータ
をバッファ内に取り込んでも既存の全てのデータを消失
しない。さらに、この場合にも、セグメント「７」が最
後にアクセスされたことを示すようにＬＲＵ7 を「０」
とし、その他の全てのセグメントのＬＲＵカウンタの値
を「１」ずつ増加して更新し、セグメント「７」に有効
なデータが存在することを示すようにフラグＦＥ7 を
「１」に設定する。

【００４９】引き続き論理アドレス「５００１０」から
２５ブロックのデータが書き込み指示されたとすると、
該当するブロックの一部がセグメント「２」に存在する
ため、このセグメントに対象となるデータを置くが、デ
ータの書き込みであるため、既に存在するバッファ内の
データを全て消去し、対象データをセグメントの先頭か
ら満たして新たに論理ブロックアドレスと、有効データ
長を設定する。この場合も同様に、セグメント「２」の
旧ＬＲＵカウンタの値（＝５）より小さいＬＲＵカウン
タ値を持つ全てのセグメントについてＬＲＵカウンタの
値を更新する。このようにバッファメモリを管理するこ
とによって、バッファメモリを効率の良いキャッシュ記
憶として使用することができる。

【００５０】ところで、以上のような動作を行うキャッ
シュ記憶を実現するためには、ターゲット・ブロックが
バッファメモリ内に存在するか否かの判定に多くのアド
レス比較演算を行わなければならない。また、バッファ
データの状況に対応して、ＬＲＵカウンタの値を調べて
更新するためにも多くの演算処理が必要になる。したが
って、従来のように内蔵するマイクロコントローラだけ
で処理する場合には、それぞれのアクセスに対して処理
時間が問題となり、これほど高度な制御を行うことは難
しい。本発明はこのような大きな動作時間を短縮し、効
率よい高性能キャッシュ記憶機能を提供することを目的
とする。

【００５１】すなわち、本発明は、図５に示されるバッ
ファメモリ１３、ディスク制御部（ＨＤＣ）１４および
データ処理部（２１、２２、２３）に関して改良を加
え、磁気ディスク装置のバッファメモリ装置を比較的安
価に、かつ、著しく高性能化し、均衡の取れたキャッシ
ュ記憶として構成する手段を提供するものである。

【００５２】具体的には、バッファメモリ１３を複数の
セグメントに分割し、セグメントを単位としてバッファ
メモリ１３の使用方法を管理し、高性能ディスク・キャ
ッシュ・システムを構成する。セグメントの管理を高性
能化するために、全てのセグメントに対してセグメント
内のデータのブロックアドレスに関する情報を記憶する
手段と、それぞれのセグメントの使用履歴に関する情報
を記憶する手段と、アクセス対象のブロックアドレスに
関する情報と、セグメント内のデータのブロックアドレ
スに関する情報を比較する手段等を備えた第２のバッフ
ァ記憶制御部１４ｅをディスク制御部１４に設け、マイ
クロコントローラ２２の指示に基づいてアクセス対象の
データがバッファメモリ内に存在するかどうかを短時間
に判定し、その結果をマイクロコントローラ２２に通知
する。

【００５３】また、この第２のバッファ記憶制御部１４
ｅは、バッファメモリ１３内のデータの置換のために、
使用履歴に関する情報の判定および更新を行う機能を備
え、マイクロコントローラ２２の指示に従って置換すべ
きセグメントの選択や履歴の更新を高速で処理する。

【００５４】マイクロコントローラ２２は、アクセス対
象のデータがバッファメモリ１３内に存在するかどうか
の判定結果に基づいてデータをバッファメモリ１３に対
してアクセスするか、ディスク１上のデータをアクセス
するか決定し、さらにバッファメモリ１３に対してアク
セスする場合には、バッファメモリ１３のどの部分から
どれだけのデータを対象とするか等を判断し、ディスク
制御部１４に対してデータ制御の指示を行う。第２のバ
ッファ記憶制御部１４ｅは、バッファ内データの置換を
行うかどうかを判断し、置換を行う場合には、どのセグ
メントを置換するかを決定し、セグメント内のデータに
関する情報を更新する。以下、本発明のキャッシュ制御
を具体的な例を用いて説明するが、本発明の主旨はその
具体例によって制限されるものではない。

【００５５】図１に示すように、本発明では、ディスク
制御部（ＨＤＣ）１４に上述したようなキャッシュ制御
を行うためのハードウェアとして第２のバッファ記憶制
御部１４ｅが設けられている。

【００５６】図２に第２のバッファ記憶制御部１４ｅの
具体的なハードウェア構成を示す。図中２２はマイクロ
コントローラ（データ処理手段）、１０２はバッファ制
御回路である。このバッファ制御回路１０２は、アドレ
ス/ データ・バス１３０、アドレス・ラッチ信号１３
１、ライト（書き込み）信号１３２およびリード（読み
出し）信号１３３を介してマイクロコントローラ２２に
接続されており（詳しくは、図５に示すように入出力制
御回路２１を介して接続されており）、マイクロコント
ローラ２２からこれらの信号によって制御される。

【００５７】図３にバッファ制御回路１０２の構成例を
示す。バッファ制御回路１０２には、アドレス・ラッチ
・レジスタ３００、アドレス・デコーダ３０１、ライト
／リード信号作成回路３０３、制御用フリップ・フロッ
プ（Ｆ．Ｆ）３０４、３０５、３０６、カウンタ３１
０、ディレクトリ・アドレス生成回路３１１、演算制御
回路３１２、置換制御回路３１３等が含まれ、マイクロ
コントローラ２２のアドレスを解読して、第２のバッフ
ァ記憶制御部１４ｅ内の機能回路に対する書き込みや、
それらの情報の読み出しのための制御信号の作成、動作
タイミング発生回路の起動等を行い、さらにタイミング
制御回路に従って計数、加減算制御、比較器制御等の制
御信号も生成する。

【００５８】再び、図２に戻って説明する。１０３はタ
ーゲット・アドレス・レジスタ（第５の記憶手段）、１
０４はターゲット・ブロック数レジスタ（第６の記憶手
段）であり、マイクロコントローラ２２によって書き込
まれる。

【００５９】１１０〜１１３はディレクトリ・レジスタ
（第１〜第４の記憶手段）であり、各セグメント（この
例の場合、セグメント番号「０」〜「７」）に対し、レ
ジスタ１１０はセグメント有効フラグ（図９のＦＥ）を
格納し、レジスタ１１１はブロックアドレス（図９のＢ
Ａ）を格納し、レジスタ１１２はブロック数（図９のＢ
Ｌ）を格納し、レジスタ１１３はＬＲＵ値（図９のＬＲ
Ｕ）を格納する。

【００６０】１０６は加減算器である。この加減算器１
０６ヘの入力情報は選択回路１０５によって選択され、
その選択のための制御信号はバッファ制御回路１０２か
ら供給される。

【００６１】１２０〜１２７はヒット・フラグ用レジス
タ（第７の記憶手段）である。ディレクトリの内容とタ
ーゲット・ブロックアドレス情報とを比較し、ターゲッ
ト・ブロックの一部または全部がセグメント内に存在す
ることが判明したとき、そのセグメントに対応するヒッ
ト・フラグ用レジスタ１２０〜１２７がセットされる。
この内容はマイクロコントローラ２２が読み出してその
内容を知り、制御のために使用する。

【００６２】１０７はセグメント指定レジスタである
（第８の記憶手段）。このレジスタ１０７にセグメント
番号を設定し、特定のセグメントを指定するために用い
られる。セグメントの指定は、この他に、カウンタ３１
０やマイクロコントローラ２２が直接指定することも可
能とする。また、このレジスタ１０７は、判定動作時に
自動設定されたり、マイクロコントローラ２２によって
設定されたりする。

【００６３】また、１３４はディレクトリ・メモリ・ア
ドレス信号、１３５および１３６はディレクトリ・メモ
リに対する書き込みおよび読み出し信号である。１５０
はセグメント有効フラグに対する書き込みデータ、１３
７はその読み出し信号、１３８はＬＲＵ値出力信号ライ
ン、１３９はセグメント内データのブロック数情報出力
信号ライン、１４０は同データの開始ブロックアドレス
情報出力信号ラインである。

【００６４】１４１は演算に要する定数入力のための信
号線、１４２は演算器への入力データを選択するデータ
選択制御信号線、１４３は演算制御信号線である。１４
４はヒット・フラグに関する書き込み・読み出し制御信
号、１４５は同フラグの出力信号線である。１４６は演
算出力信号である。１４７は目的( ターゲット) データ
の開始ブロックアドレス情報出力信号線、１４８は同デ
ータのブロック数情報出力信号線である。１５１はセグ
メント番号レジスタの入力信号線、１５２は同レジスタ
の出力信号線である。次に、上記のように構成される第
２のバッファ記憶制御部１４ｅの動作を説明する。

【００６５】動作開始時には、全てのセグメントに対し
てディレクトリ・レジスタ１１０に、はフラグ「０」が
設定されている。この状態で、例えばホストからブロッ
クアドレス「３３３」、ブロック数「１４」の読み出し
命令があったとすると、マイクロコントローラ２２はブ
ロックアドレス「３３３」をレジスタ１０３に、ブロッ
ク数「１４」をレジスタ１０４に設定し、バッファ制御
回路１０２におけるヒット判定用のフリップ・フロップ
３０４をセットして判定指示を出す。このとき、ディレ
クトリ・レジスタ１１０のフラグが全て「０」であるこ
とから、ヒット・フラグは何れもセットせず、このため
マイクロコントローラ２２はセグメント選択フリップ・
フロップ３０５をセットしてセグメント選択指示を出
す。これによって、セグメント番号「０」がレジスタ１
０７に設定される。このとき、マイクロコントローラ２
２は各制御回路を制御してディスク１から該当するデー
タを読み出してホストへ転送するとともに、バッファメ
モリ１３の選択されたセグメント「０」にこのデータを
記憶する。

【００６６】また、マイクロコントローラ２２はセグメ
ント「０」のディレクトリ・メモリにこのデータに関す
る情報を記憶する。すなわち、ディレクトリ・メモリの
「０」行に対し、ディレクトリ・レジスタ１１１にデレ
ブロックアドレス「３３３」を、ディレクトリ・レジス
タ１１２にブロック数「１４」を、ディレクトリ・レジ
スタ１１３にＬＲＵ値「０」をそれぞれ設定し、ディレ
クトリ・レジスタ１１０にフラグをセットして、このセ
グメントを有効とする。

【００６７】同様にして、例えばブロックアドレス「７
７７７７」、ブロック数「２０」のアクセスがあると、
セグメント「１」にこれに関するデータおよびディレク
トリを設定する。これらの設定の後、ＬＲＵ値１１３を
調整するためにマイクロコントローラ２２はＬＲＵ調整
フリップ・フロップ３０６をセットしてＬＲＵ調整指示
をする。その結果、セグメント「０」が有効であること
から、セグメント「０」に対するＬＲＵ値１１３を
「１」とし、セグメント１に対するＬＲＵ値１１３を
「０」に設定する。

【００６８】全く同様に、例えばブロックアドレス「５
００００」、ブロック数「１７」のデータ、ブロックア
ドレス「２７」、ブロック数「２３」のデータ、ブロッ
クアドレス「２２２２２」、ブロック数「５」のデー
タ、ブロックアドレス「８８８８８」、ブロック数「１
５」のデータ、ブロックアドレス「６６６６６」、ブロ
ック数「２０」のデータの順に読み出しまたは書き込み
の指示があると、図９の初期状態のようにディレクトリ
が作成され、対応するデータがバッファメモリ１３内に
存在している。

【００６９】この状態で、ブロックアドレス「３０」、
ブロック数「１０」のデータの読み出し指示がきたとす
ると、次のように動作する。ここでは、図４のタイミン
グチャートを参照して説明する。

【００７０】なお、図４において、２００はマイクロコ
ントローラ２２のアドレス・データ・バス信号のうち、
便宜のためにアドレス情報のみを示している。２０１は
マイクロコントローラ２２のデータ出力信号、２０７は
データ読み取り信号である。２０２はターゲット・アド
レス・レジスタの出力信号、２０３は同ブロック数レジ
スタの出力信号を示す。２０４はヒット判定フリップ・
フロップ３０４の出力信号、２０５はＬＲＵ調整フリッ
プ・フロップ３０６の出力信号を示す。２０６はセグメ
ント選択カウンタ３１０の動作タイミングを示す。２０
８はセグメント「０」の判定結果フラグ、２０９はセグ
メント「１」のヒット・フラグ用レジスタ１２０の出力
であり、以下同様にセグメント「７」までのヒット・フ
ラグ用レジスタ１２１〜１２７の出力を示す。２１６は
セグメント番号レジスタ１０７の出力信号、２１７はＬ
ＲＵ更新信号を示す。ＬＲＵ更新信号は、目的セグメン
トのＬＲＵ値とその他のセグメントのＬＲＵ値を比較
し、比較対象セグメントのＬＲＵ値が目的セグメントの
ＬＲＵ値より小さいと比較対象セグメントのＬＲＵ値に
「１」を加えて更新し、もし比較対象セグメントのＬＲ
Ｕ値の方が大きい場合には更新しない。

【００７１】さて、ブロックアドレス「３０」、ブロッ
ク数「１０」のデータの読み出し指示がきたとすると、
マイクロコントローラ２２は、図４に示すようにアドレ
ス・ライン２００にターゲット・アドレス・レジスタ１
０３の番地「ａ」を指定し、ライト命令を実行する。こ
の場合、アドレス信号はアドレス・ラッチ信号１３１に
よって図３のレジスタ３００に記憶され、デコーダ３０
１でデコードされ、この結果とライト信号１３２によっ
て、図２のターゲット・アドレス・レジスタ１０３に書
き込まれる。このときのタイミングを図３の２０１にラ
イト信号、２０２にターゲット・アドレス・レジスタの
出力信号で示す。

【００７２】続いて、マイクロコントローラ２２は、ア
ドレス・ライン２００にターゲット・ブロック数レジス
タ１０４の番地「ｂ」を指定し、ライト命令を実行す
る。この場合も、アドレス信号はアドレス・ラッチ信号
１３１によって図３のレジスタ３００に記憶され、デコ
ーダ３０１でデコードされ、この結果とライト信号１３
２によって、図２のターゲット・ブロック数レジスタ１
０４に書き込まれる。図４の２０３にターゲット・ブロ
ック数レジスタ１０４の出力信号を示す。ここまでで、
ターゲット・アドレス・レジスタ１０３には「０００３
０」が、ターゲット・ブロック数レジスタ１０４には
「１０」が設定されている。

【００７３】次に、マイクロコントローラ２２は、ヒッ
ト判定フリップ・フロップ３０４の対応番地「ｃ」をア
ドレス・ライン２００に設定し、ライト命令を実行し
て、ヒット判定フリップ・フロップ３０４をセットす
る。図４の２０４にこのフリップ・フロップ３０４の出
力信号のタイミングを示す。

【００７４】ヒット判定フリップ・フロップ３０４がセ
ットされたことで、図３のカウンタ３１０が図４の２０
６に示すように「０」から「７」まで順次計数する。こ
の値に従ってディレクトリ・メモリのセグメント番号を
選択して行き、ディレクトリから読み出された情報とレ
ジスタ１０３、１０４の情報とを比較し、ブロック的中
判定を行う。この判定は、例えば次のようにして行うこ
とができる。

【００７５】ターゲット・ブロックアドレスとターゲッ
ト・ブロック数からターゲット・データの最後のブロッ
クアドレスを求め、この値がセグメント内データの先頭
ブロックアドレスより小さいと、ターゲット・データ
は、対応するセグメントのデータには的中していない。
さらに、同様にしてセグメント内データの最後のブロッ
クアドレスを求め、この値がターゲット・データの先頭
ブロックアドレスより小さいと的中しておらず、その他
の場合には的中している。これらの演算を、図３のディ
レクトリ・アドレス生成回路３１１および演算制御回路
３１２の制御の元に全てのセグメントについて実行す
る。

【００７６】このように加減算によって的中判定をして
いくと、セグメント「３」が的中し、ヒット・フラグ
「３」（ヒット・フラグ用レジスタ１２３）が図４の２
１１に示すようにセットされる。同時に、レジスタ１０
７にセグメント番号「３」が図４の２１６のように設定
される。セグメント「７」については、その有効フラグ
が「０」であるから、実際の判定は行わない。

【００７７】この間、マイクロコントローラ２２は信号
２０４がリセットされるのを観測しながら待ち、図４に
示す信号２０４がリセットされたところで、ヒット・フ
ラグの状態を検査する。この場合、ヒット判定フリップ
・フロップ３０４の状態とヒット判定結果が同時にアド
レス「ｄ」番地から入力できるように構成しておくと便
利である。

【００７８】マイクロコントローラ２２は、ここでセグ
メント「３」が的中したことを知り、ＬＲＵ調整フリッ
プ・フロップ３０６の対応番地「ｅ」をアドレスとして
ライト命令を実行する。この時、ＬＲＵ調整フリップ・
フロップ３０６がセットされたたことで、再びカウンタ
３１０が計数し、これに対応してアドレス生成回路３１
１がディレクトリ・アドレスを生成して順次ディレクト
リ情報を読み出す。読み出されたＬＲＵ値を置換制御回
路３１３においてセグメント「３」のＬＲＵ値と比較す
る。このＬＲＵ値がセグメント「３」のＬＲＵ値（この
場合「３」）より大きい場合には何も行わず、小さい場
合にはその値に「１」を加えていく。

【００７９】したがって、セグメント「０」、「１」、
「２」については、ＬＲＵ値が「３」より大きいため、
ＬＲＵ値はそのままとされる。セグメント「４」〜
「６」については、ＬＲＵ値が「３」より小さいため、
図３の２１７で示すように、比較の結果、更新信号が
「１」となり、ＬＲＵ値を更新して再格納する。その
後、セグメント３のＬＲＵ値を「０」としてディレクト
リの更新を終え、該当するブロックのデータ、即ち、バ
ッファメモリ１３のセグメント「３」の４ブロック目か
ら１０ブロック分のデータを取り出してホストヘ転送す
る。

【００８０】次に、ブロックアドレス「９００００」、
ブロック数「５」のデータが要求されたとする。上記同
様に、ターゲットの情報をレジスタ１０３とレジスタ１
０４に設定し、ヒット判定フリップ・フロップ３０４を
セットして判定指示をすると、ヒット・フラグ用レジス
タ１２０〜１２７は全て「０」のままとなり、これによ
りマイクロコントローラ２２は的中しなかったことを知
る。

【００８１】この後、マイクロコントローラ２２は、セ
グメント選択フリップ・フロップ３０５に対応するアド
レスを指定してライトを行い、セグメント選択フリップ
・フロップ３０５をセットする。セグメント選択フリッ
プ・フロップ３０５がセットされると、バッファ制御回
路１０２はカウンタ３１０を起動してディレクトリ・ア
ドレスを順次生成し、有効フラグとＬＲＵ値を検査す
る。図９の例では、セグメント「７」の有効フラグが
「０」であるから、レジスタ１０７にセグメント番号
「７」が設定されて、セグメント選択に対するバッファ
制御回路１０２の動作を終了する。マイクロコントロー
ラ２２は、前述のヒット判定用のフリップ・フロップ３
０４やＬＲＵ調整フリップ・フロップ３０６と同様に、
セグメント選択フリップ・フロップ３０５がリセットさ
れたことで、その動作終了を知る。その後、マイクロコ
ントローラ２２は、レジスタ１０７で指定されるセグメ
ントに対してディレクトリを生成・格納し、さらにバッ
ファメモリ１３の対応するセグメント部分にターゲット
・データを記憶する。

【００８２】なお、以上の例では、説明を簡便化するた
めに、要求されただけのデータがバッファメモリ１３の
中のセグメントに置かれるように説明してきたが、実際
には利用効率や処理時間の都合などを配慮して、場合に
よってはセグメントが満たされるまで連続してデータを
記憶したり、次のコマンドを受けるまで予め定めた長さ
のデータを記憶したりすることもしばしば行われてい
る。

【００８３】このようにしてヒット判定、置換セグメン
トの選定、ＬＲＵカウンタの更新を行うハードウェアを
備えることで、従来のように必要な情報を全て汎用メモ
リに記憶し、マイクロコントローラで演算・判定処理す
る場合に比べ、著しく性能を向上することができる。

【００８４】図１０は従来の手法によりマイクロコント
ローラを用いてヒット判定、置換セグメントの選択、置
換情報の更新を行う場合のプログラム処理を示してい
る。図中、ＳＥＮはセグメント有効フラグ、ＳＢＡはセ
グメント内データの先頭ブロックアドレス、ＴＥＡはタ
ーゲットの最終ブロットクアドレス、ＳＥＡはセグメン
ト内データの最終ブロックアドレス、ＴＢＡはターゲッ
トの先頭ブロットクアドレスを示す。

【００８５】ここで、例えばサイクル時間が０．５マイ
クロ秒程度の極めて一般的なマイクロコントローラを用
いて上記の処理を行う場合を考えてみると、図１０の様
に簡略化した処理でも８０マイクロ秒以上の時間を要す
が、本発明のようなハードウェア構成を用いると、２０
マイクロ秒以下で実現することは容易である。また、こ
の時間にマイクロコントローラは他の処理を行うことも
可能である。的中しない場合、その後の処理量が大きい
にもかかわらず、毎回この処理時間差がマイクロコント
ローラのオーバーヘッドとなってしまうことが、処理性
能の低下を招き、それを解決するために高価な高性能マ
イクロコントローラが必要になったりする。

【００８６】なお、上記実施例では、セグメント内デー
タのブロックアドレスおよびブロック数をレジスタ１１
１（第２の記憶手段）およびレジスタ１１２（第３の記
憶手段）に格納し、アクセス対象ブロックのアドレスお
よびターゲットブロック数をレジスタ１０３（第５の記
憶手段）およびレジスタ１０４（第６の記憶手段）に格
納するようにしたが、、レジスタ１１１、１１２の代わ
りにデータブロックの先頭と最終のアドレスを保持する
レジスタ（第９の記憶手段）を設け、また、レジスタ１
０３、１０４の代わりにアクセス対象ブロックの先頭と
最終のアドレスを保持するレジスタ（第１０の記憶手
段）を設けて構成することもできる。

【００８７】また、上記実施例では、特定のセグメント
を指定するためのレジスタ１０７を設け、そこにセグメ
ント番号を設定するようにしたが、このセグメンの指定
はカウンタ３１０を用いることもできる。

【００８８】また、上記実施例では、加減算器１０６を
用いてセグメント内のブロックアドリス情報とアクセス
対象のブロックアドレス情報とを比較するようにしてい
るが、この比較をデータ比較器によって構成することも
できる。

【００８９】また、上記実施例では、データブロックの
使用状態に関する情報の記憶（レジスタ１１３）および
その更新をＨＤＣ１４の第２のバッファ記憶制御部１４
ｅ（バッファ記憶制御手段）によって行ったが、この部
分についてのみ、データ処理手段であるマイクロコント
ローラ２２にて行うようにしても良い。

【００９０】また、上記実施例では、第２のバッファ記
憶制御部１４ｅの各処理をマイクロコントローラ２２の
コマンドに従って１つ１つ実行するようにしているが、
マイクロコントローラ２２の１回のコマンドにより、ブ
ロック的中の判定およびそのブロック的中情報の記憶、
新たに記憶するためのセグメントの選定およびその特定
のセグメントが最後に使用されたことを示すようにレジ
スタ１１３を更新する機能の何れかを連続して実行する
ようにしても良い。

【００９１】また、上記実施例では、レジスタ１１３に
データブロックの使用状態に関する情報を記憶させて、
使用状態に関する情報の判定を行うようにしているが、
特定のセグメントに対する使用状態に関する情報と順次
供給されるその他の上記セグメントに対する使用状態に
関する情報とを比較するためのデータ比較器を備え、こ
のデータ比較器を用いて使用状態に関する情報の判定を
行うこともできる。

【００９２】さらに、セグメントの使用状態に関する情
報を更新するための加減算器を備え、使用状態に関する
情報の判定結果に基づいて上記加減算器を用いて使用状
態に関する情報の更新を行うこともできる。

【００９３】また、上記実施例では、バッファメモリ１
３を８個のセグメントに分割しているが、その数は限定
されるものではない。すなわち、例えばデータの大きい
ものを扱う場合にはバッファメモリ１３を大きく分割
し、データの小さいものを扱う場合にはバッファメモリ
１３を小さく分割した方が効率は良い。この場合、分割
するセグメントの数を記憶するメモリ（第１０の記憶手
段）を設け、このメモリに記憶されたセグメントの数に
基づいてキャッシュ制御を行う構成とする。

【００９４】また、第２のバッファ記憶制御部１４ｅが
加減算器１０６を備える場合には、レジスタ１１１、１
１２（第２、第３の記憶手段）とレジスタ１０３、１０
４（第５、第６の記憶手段）の内容を選択的に加減算器
１０６に入力することで、アクセス対象ブロックの全部
または一部のデータ（部分的に的中したデータ）が存在
するバッファメモリ１０３内の位置と長さを算出するこ
とができる。

【００９５】さらに、ブロックの長さを各セグメントの
全部または一部に対して予め定めておくこともでき、こ
のような構成により、レジスタ１１２（第３の記憶手
段）とレジスタ１０４（第６の記憶手段）を省略するこ
とができる。

【００９６】

【発明の効果】以上説明したように、本発明によれば、
ヒット判定、置換セグメントの選定、ＬＲＵカウンタの
更新などを行う比較的安価なハードウェアを備え、これ
をマイクロコントローラで制御することにより、磁気デ
ィスク装置のバッファメモリをキャッシュ記憶として利
用する場合において、マイクロコントローラのキャッシ
ュ制御のためのオーバーヘッド時間を大幅に短縮でき、
バッファメモリの利用効率を高めることにより、磁気デ
ィスク装置の性能を著しく高めることができるものであ
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係る磁気ディスク装置に用
いられるディスク制御部（ＨＤＣ）の構成を示す図。

【図２】同実施例のバッファ記憶制御部のハードウェア
構成を示す図。

【図３】上記バッファ記憶制御部の中のバッファ制御回
路の構成を示す図。

【図４】上記バッファ記憶制御部の動作を説明するため
のタイミングチャート。

【図５】磁気ディスク装置の基本構成を示すブロック
図。

【図６】セクタ・サーボ方式を説明するための図であ
り、同図（ａ）は記録面の構成、同図（ｂ）はトラック
の構成、同図（ｃ）はセクタの構成を示す図である。

【図７】基本的なキャッシュ制御を説明するための図で
あって、ホストの論理ブロックアドレスと磁気ディスク
装置のデータ記憶位置との関係を示す図。

【図８】上記基本的なキャッシュ制御を説明するための
図であって、バッファメモリに対するデータ格納方法を
示す図。

【図９】バッファメモリをセグメント化した場合での高
機能キャッシュ制御を説明するための図。

【図１０】従来のマイクロコントローラによるヒット判
定、置換セグメントの選択、置換情報の更新を行う場合
の処理を示すフローチャート。

【符号の説明】

１…磁気ディスク、２ａおよび２ｂ…磁気記録用ヘッ
ド、３…キャリッジ、４…アクセスモータ、５…スピン
ドルモータ、６…ヘッド制御回路、７…アナログ信号処
理器、８…パルス化回路、９…データ変換器、１０…直
並列変換器、１１…は並直列変換回路、１２…データ変
換回路、１３…バッファメモリ、１４…ディスク制御部
（ＨＤＣ）、１５…サーボ制御回路、１６…位置信号発
生器、１７…Ａ／Ｄ変換器、１８…アクセス・モータ駆
動回路、１９…フィルタ、２０…Ｄ／Ａ変換器、２１…
入出力制御回路、２２…マイクロコントローラ、２３…
プログラム・メモリ、２４…モータ制御回路、１０２…
バッファ制御回路、１０３…ターゲット・アドレス・レ
ジスタ、１０４…ターゲット・ブロック数レジスタ、１
０５…選択回路、１０６…加減算器、１０７…セグメン
ト指定レジスタ、１１０〜１１３…ディレクトリ・レジ
スタ、１２０〜１２７…ヒット・フラグ用レジスタ、３
００…アドレス・ラッチ・レジスタ、３０１…アドレス
・デコーダ、３０３…リード／ライト信号作成回路、３
０４…ヒット判定制御フリップ・フロップ、３０５…セ
グメント選択制御フリップ・フロップ、３０６…ＬＲＵ
調整制御フリップ・フロップ、３１０…カウンタ、３１
１…ディレクトリ・アドレス生成回路、３１２…演算制
御回路、３１３…置換制御回路。

Claims (12)

【特許請求の範囲】
1. 【請求項１】 記録媒体のトラック上に複数のブロック
   を設け、この各ブロックを一義的に定義するブロックア
   ドレスを割り当てて識別し、上記ブロックを単位として
   データの記録・再生を行い、そのデータの記録・再生に
   際し、バッファ記憶制御手段がデータ処理手段の制御の
   下で上記記録媒体から読み出されたデータまたはホスト
   装置からのデータを上記ブロック単位でバッファメモリ
   に一時的に記憶させるようにした磁気ディスク装置にお
   いて、 上記バッファメモリを複数のセグセメントで分割し、こ
   の各セグメント毎に少なくとも１ブロック以上のデータ
   を格納するようにし、 上記バッファ記憶制御手段が、 上記各セグメント毎に当該セグメントに有効なデータが
   記憶されていることを示す第１の記憶手段と、 上記各セグメント毎に当該セグメントに記憶されたデー
   タのブロックアドレスに関する情報を記憶する第２の記
   憶手段と、 上記各セグメント毎に当該セグメントに記憶されたデー
   タの有効ブロック数に関する情報を記憶する第３の記憶
   手段と、 上記各セグメント毎に当該セグメントに記憶されたデー
   タの使用状態に関する情報を記憶する第４の記憶手段
   と、 アクセス対象ブロックのブロックアドレスに関する情報
   を記憶する第５の記憶手段と、 上記アクセス対象ブロックのブロック数に関する情報を
   記憶する第６の記憶手段と、 上記各セグメントの中の特定のセグメントに対応する上
   記第１から第４の記憶手段を選択するセグメント情報選
   択手段と、 加減算を行う演算手段と、 上記セグメント情報選択手段によって選択された情報と
   上記第５および第６の記憶手段からの上記アクセス対象
   ブロックに関する情報とを選択的に上記演算手段に供給
   するデータ選択手段と、 上記各セグメント毎に上記第５および第６の記憶手段に
   よって指定されるアクセス対象の１つ以上の上記ブロッ
   クが上記第２および第３の記憶手段によって指定される
   上記セグメント内の１つ以上の上記ブロックと同一のブ
   ロックアドレスを持つことを示すブロック的中情報を記
   憶する第７の記憶手段とを備え、 上記バッファ記憶制御手段は、上記データ処理手段の指
   示に応じて、 上記第１の記憶手段によって内容が有効であることが示
   されている上記各セグメントに対して、上記第２および
   第３の記憶手段により得られるセグメント内ブロックア
   ドレスと上記第５および第６の記憶手段によって指定さ
   れる上記アクセス対象ブロックアドレスとを上記演算手
   段を用いて比較し、上記第５および第６の記憶手段によ
   って指定されるアクセス対象の１つ以上の上記ブロック
   が上記第２および第３の記憶手段によって指定される上
   記セグメント内の１つ以上の上記ブロックと同一のブロ
   ックアドレスを持つ場合に、当該セグメントに対応する
   上記第７の記憶手段に上記ブロック的中情報を格納する
   機能と、 上記第１の記憶手段によって内容が有効であることが示
   されている上記各セグメントに対して、特定のセグメン
   トが最後に使用されたことを示すように上記第４の記憶
   手段の内容を更新する機能と、 上記バッファメモリのいずれかの上記セグメントに新た
   にデータを記憶する場合に、上記第１および第４の記憶
   手段の内容に基づいて、使用すべき上記セグメントの選
   定を行う機能と、 １つ以上の上記特定のセグメントに対応する上記第１の
   記憶手段の内容を、対応する上記セグメントの内容が無
   効であることを示すように設定する機能とを有して、 上記バッファメモリの一部または全部を上記データ処理
   手段の制御に従って上記記録媒体に記憶されている対応
   する上記ブロックのデータとして利用することを特徴と
   する磁気ディスク装置。
2. 【請求項２】 上記バッファ記憶制御手段は、上記演算
   手段による比較の結果、上記第５および第６の記憶手段
   によって指定されるアクセス対象の一つ以上の上記ブロ
   ックが上記第２および第３の記憶手段によって指定され
   る上記セグメント内の上記ブロックの中の一つ以上の上
   記ブロックと同一のブロックアドレスを持つ場合におい
   て、当該セグメントを指定するセグメント指定情報を第
   ８の記憶手段に設定することを特徴とする請求項１記載
   の磁気ディスク装置。
3. 【請求項３】 上記第２および第３の記憶手段の代わり
   に上記データブロックの先頭と最終のアドレスを保持す
   る第９の記憶手段、また、上記第５および第６の記憶手
   段の代わりに上記アクセス対象ブロックの先頭と最終の
   アドレスを保持する第１０の記憶手段を具備したことを
   特徴とする請求項１記載の磁気ディスク装置。
4. 【請求項４】 上記第８の記憶手段は、上記セグメント
   を順次選択指定することのできるカウンタであることを
   特徴とする請求項２記載の磁気ディスク装置。
5. 【請求項５】 上記演算手段は、データ比較器によって
   構成されることを特徴とする請求項１記載の磁気ディス
   ク装置。
6. 【請求項６】 上記第４の記憶手段およびその内容を更
   新する手段は、上記データ処理手段に含まれることを特
   徴とする請求項１記載の磁気ディスク装置。
7. 【請求項７】 上記バッファ記憶制御手段は、上記デー
   タ処理手段の１つの指示により、上記ブロック的中の判
   定およびそのブロック的中情報の記憶、新たに記憶する
   ための上記セグメントの選定およびその特定のセグメン
   トが最後に使用されたことを示すように上記第４の記憶
   手段を更新する機能の何れかを連続して実行することを
   特徴とする請求項１記載の磁気ディスク装置。
8. 【請求項８】 上記特定のセグメントに対する使用状態
   に関する情報と順次供給されるその他の上記セグメント
   に対する使用状態に関する情報とを比較するためのデー
   タ比較器を備え、このデータ比較器を用いて使用状態に
   関する情報の判定を行うことを特徴とする請求項１記載
   の磁気ディスク装置。
9. 【請求項９】 上記セグメントの使用状態に関する情報
   を更新するための加減算器を備え、使用状態に関する情
   報の判定結果に基づいて上記加減算器を用いて使用状態
   に関する情報の更新を行うことを特徴とする請求項１記
   載の磁気ディスク装置。
10. 【請求項１０】 上記バッファメモリを分割する上記セ
    グメントの数を記憶する第１０の記憶手段を具備したこ
    とを特徴とする請求項１記載の磁気ディスク装置。
11. 【請求項１１】 上記バッファ記憶制御手段が加減算器
    を備える場合に、上記第２、第３、第５および第６の記
    憶手段の内容を選択的に上記加減算器に入力し、上記ア
    クセス対象ブロックの全部または一部のデータが存在す
    る上記バッファメモリ内の位置と長さを算出する機能を
    備えることを特徴とする請求項１記載の磁気ディスク装
    置。
12. 【請求項１２】 上記ブロックの長さを上記各セグメン
    トの全部または一部に対して予め定めておくことを特徴
    とする請求項１記載の磁気ディスク装置。