JP2002176136A - マルチチップパッケージ、半導体及び半導体製造装置 - Google Patents
マルチチップパッケージ、半導体及び半導体製造装置Info
- Publication number
- JP2002176136A JP2002176136A JP2000373984A JP2000373984A JP2002176136A JP 2002176136 A JP2002176136 A JP 2002176136A JP 2000373984 A JP2000373984 A JP 2000373984A JP 2000373984 A JP2000373984 A JP 2000373984A JP 2002176136 A JP2002176136 A JP 2002176136A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lsi chip
- lsi
- substrate
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 システム基板に搭載するパッケージ数を少な
くするとともに、システム基板の小型化及び多機能化を
図る。 【解決手段】 配線基板１上に第１のＬＳＩチップ３を
搭載し、この第１のＬＳＩチップ１上に開口部１５ｄを
有する接合基板１５を搭載し、開口部１５ｄ内に第２の
ＬＳＩチップ４を挿入し、接合基板１５上に第３のＬＳ
Ｉチップ５を搭載し、第１のＬＳＩチップ３と第２のＬ
ＳＩチップ４の接合は、突起上の内部バンプ１４及びパ
ッド１６により行ない、更に第１のＬＳＩチップ３と第
３のＬＳＩチップ５との接続は、接合基板１５に設けた
バイパスバンプ１５ａ，１５ｂ及び金属層１５ｃを介し
て行なう。
くするとともに、システム基板の小型化及び多機能化を
図る。 【解決手段】 配線基板１上に第１のＬＳＩチップ３を
搭載し、この第１のＬＳＩチップ１上に開口部１５ｄを
有する接合基板１５を搭載し、開口部１５ｄ内に第２の
ＬＳＩチップ４を挿入し、接合基板１５上に第３のＬＳ
Ｉチップ５を搭載し、第１のＬＳＩチップ３と第２のＬ
ＳＩチップ４の接合は、突起上の内部バンプ１４及びパ
ッド１６により行ない、更に第１のＬＳＩチップ３と第
３のＬＳＩチップ５との接続は、接合基板１５に設けた
バイパスバンプ１５ａ，１５ｂ及び金属層１５ｃを介し
て行なう。
Description
【０００１】
【発明の属する技術分野】この発明は高機能半導体を収
納するためのマルチチップパッケージ及びパッケージ内
に収納する半導体並びにその半導体製造方法に関するも
のである。
納するためのマルチチップパッケージ及びパッケージ内
に収納する半導体並びにその半導体製造方法に関するも
のである。
【０００２】
【従来の技術】図１７は従来の単一チップパッケージを
示す断面図であり、図において、２１は配線基板、２２
は配線基板２１の下部に設けられた外部バンプ、２３は
配線基板２１上にダイボンド材２４を介して設けられた
ＬＳＩチップ、２５，２６は配線基板２１上に設けられ
たパターン、２７はＬＳＩチップ２３とパターン２５と
を接続する金属配線、２８は装置全体を封止するための
モールド樹脂である。
示す断面図であり、図において、２１は配線基板、２２
は配線基板２１の下部に設けられた外部バンプ、２３は
配線基板２１上にダイボンド材２４を介して設けられた
ＬＳＩチップ、２５，２６は配線基板２１上に設けられ
たパターン、２７はＬＳＩチップ２３とパターン２５と
を接続する金属配線、２８は装置全体を封止するための
モールド樹脂である。
【０００３】
【発明が解決しようとする課題】従来のマルチチップパ
ッケージを構成するには、以上のように、単一チップパ
ッケージにおける１個の配線基板に必要な機能を備えた
１個のＬＳＩチップを搭載し、これらの配線基板を寄せ
集めて数種類パッケージで全体を構成していた。したが
って、高機能を要するシステム機器が必要となってくる
と、数多くのパッケージが必要となり、システム機器が
大型化するとともに、重量化するという問題があった。
ッケージを構成するには、以上のように、単一チップパ
ッケージにおける１個の配線基板に必要な機能を備えた
１個のＬＳＩチップを搭載し、これらの配線基板を寄せ
集めて数種類パッケージで全体を構成していた。したが
って、高機能を要するシステム機器が必要となってくる
と、数多くのパッケージが必要となり、システム機器が
大型化するとともに、重量化するという問題があった。
【０００４】この発明は上記のような課題を解決するた
めになされたものであり、１個のパッケージに異なる機
種、もしくは同一機種のＬＳＩチップを、少なくとも４
個以上収納することにより、システム基板の小型化並び
に軽量化を図ることを目的とする。
めになされたものであり、１個のパッケージに異なる機
種、もしくは同一機種のＬＳＩチップを、少なくとも４
個以上収納することにより、システム基板の小型化並び
に軽量化を図ることを目的とする。
【０００５】
【課題を解決するための手段】この発明の請求項１に係
るマルチチップパッケージは、配線基板上に第１のＬＳ
Ｉチップを搭載し、この第１のＬＳＩチップ上に開口部
を有する接合基板を搭載し、開口部内に第２のＬＳＩチ
ップを挿入することにより、第１のＬＳＩチップ上に第
２のＬＳＩチップを搭載し、接合基板上に第３のＬＳＩ
チップを搭載し、第１のＬＳＩチップと第２のＬＳＩチ
ップの接合は、一方に突起上の内部バンプを設けるとと
もに他方には凹部からなるパッドを設けて両者を接合す
ることにより行ない、更に第１のＬＳＩチップと第３の
ＬＳＩチップとの接続は、接合基板に設けたバイパスバ
ンプ及び金属層を介して行なうものである。
るマルチチップパッケージは、配線基板上に第１のＬＳ
Ｉチップを搭載し、この第１のＬＳＩチップ上に開口部
を有する接合基板を搭載し、開口部内に第２のＬＳＩチ
ップを挿入することにより、第１のＬＳＩチップ上に第
２のＬＳＩチップを搭載し、接合基板上に第３のＬＳＩ
チップを搭載し、第１のＬＳＩチップと第２のＬＳＩチ
ップの接合は、一方に突起上の内部バンプを設けるとと
もに他方には凹部からなるパッドを設けて両者を接合す
ることにより行ない、更に第１のＬＳＩチップと第３の
ＬＳＩチップとの接続は、接合基板に設けたバイパスバ
ンプ及び金属層を介して行なうものである。
【０００６】この発明の請求項２に係るマルチチップパ
ッケージは、第４のＬＳＩチップを第３のＬＳＩチップ
の裏面上に搭載するとともに、第４のＬＳＩチップと配
線基板とを金属配線で接続したものである。
ッケージは、第４のＬＳＩチップを第３のＬＳＩチップ
の裏面上に搭載するとともに、第４のＬＳＩチップと配
線基板とを金属配線で接続したものである。
【０００７】この発明の請求項３に係るマルチチップパ
ッケージは、配線基板上に第１のＬＳＩチップを搭載
し、この第１のＬＳＩチップ上にチップ間での信号伝達
を行なうための信号バイパス領域とＬＳＩ機能を有する
能動領域が写真製版法により形成された第２のＬＳＩチ
ップを搭載し、この第２のＬＳＩチップ上に第３のＬＳ
Ｉチップを搭載したものである。
ッケージは、配線基板上に第１のＬＳＩチップを搭載
し、この第１のＬＳＩチップ上にチップ間での信号伝達
を行なうための信号バイパス領域とＬＳＩ機能を有する
能動領域が写真製版法により形成された第２のＬＳＩチ
ップを搭載し、この第２のＬＳＩチップ上に第３のＬＳ
Ｉチップを搭載したものである。
【０００８】この発明の請求項４に係るマルチチップパ
ッケージは、第２のＬＳＩチップを２枚以上積層したも
のである。
ッケージは、第２のＬＳＩチップを２枚以上積層したも
のである。
【０００９】この発明の請求項５に係るマルチチップパ
ッケージは、第４のＬＳＩチップを第３のＬＳＩチップ
の裏面上に搭載するとともに、第４のＬＳＩチップと配
線基板とを金属配線で接続したものである。
ッケージは、第４のＬＳＩチップを第３のＬＳＩチップ
の裏面上に搭載するとともに、第４のＬＳＩチップと配
線基板とを金属配線で接続したものである。
【００１０】この発明の請求項６に係る半導体は、転写
法により、金属からなる突起状の内部バンプを下地膜を
介してその表面に設けたものである。
法により、金属からなる突起状の内部バンプを下地膜を
介してその表面に設けたものである。
【００１１】この発明の請求項７に係る半導体は、写真
製版法により凹部を設けるとともに、この凹部をアルミ
膜で覆ったパッドを備えたものである。
製版法により凹部を設けるとともに、この凹部をアルミ
膜で覆ったパッドを備えたものである。
【００１２】この発明の請求項８に係る半導体製造方法
は、基板の表面に対して写真製版法により中央部の能動
領域及び周辺部の信号バイパス領域を形成し、その後基
板の裏面において表面に形成した信号バイパス領域と接
続するように、信号バイパス領域のみを写真製版法によ
り形成するものである。
は、基板の表面に対して写真製版法により中央部の能動
領域及び周辺部の信号バイパス領域を形成し、その後基
板の裏面において表面に形成した信号バイパス領域と接
続するように、信号バイパス領域のみを写真製版法によ
り形成するものである。
【００１３】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施形態を図に基づいて説明する。図１はこの発明の
実施の形態１によるマルチチップパッケージを示す断面
図、図２は同じく斜視図である。図において、１はガラ
スエポキシ等からなる信号配線や電源配線を有する配線
基板、２は半田等からなる金属で構成された外部バン
プ、３，４，５，６はそれぞれ異なる機能もしくは同一
機能を持つ第１、第２、第３、第４のＬＳＩチップ（半
導体）、６ａはＬＳＩチップ６上に設けられた能動領
域、７，８はそれぞれＬＳＩチップ３と配線基板１、及
びＬＳＩチップ５とＬＳＩチップ６とを接合して固定さ
せるエポキシ樹脂等からなるダイボンド材、９は各ＬＳ
Ｉチップと配線基板とを接続するための金から構成され
る金属配線、１０，１１は配線基板１上に形成した金属
パターン、１２，１３はパッケージ全体を封止するため
のエポキシ樹脂からなるモールド樹脂、１４はＬＳＩチ
ップの信号を取り出すため金等の金属から構成された内
部バンプである。
一実施形態を図に基づいて説明する。図１はこの発明の
実施の形態１によるマルチチップパッケージを示す断面
図、図２は同じく斜視図である。図において、１はガラ
スエポキシ等からなる信号配線や電源配線を有する配線
基板、２は半田等からなる金属で構成された外部バン
プ、３，４，５，６はそれぞれ異なる機能もしくは同一
機能を持つ第１、第２、第３、第４のＬＳＩチップ（半
導体）、６ａはＬＳＩチップ６上に設けられた能動領
域、７，８はそれぞれＬＳＩチップ３と配線基板１、及
びＬＳＩチップ５とＬＳＩチップ６とを接合して固定さ
せるエポキシ樹脂等からなるダイボンド材、９は各ＬＳ
Ｉチップと配線基板とを接続するための金から構成され
る金属配線、１０，１１は配線基板１上に形成した金属
パターン、１２，１３はパッケージ全体を封止するため
のエポキシ樹脂からなるモールド樹脂、１４はＬＳＩチ
ップの信号を取り出すため金等の金属から構成された内
部バンプである。
【００１４】又、１５は非絶縁性でかつ硬度の高い樹脂
からなる接合基板であり、図３は接合基板１５を示す平
面図、図４は断面図である。図において、１５ａ，１５
ｂは接合基板１５の取り出し端子に形成された金属から
なるバイパスバンプ、１５ｃは接合基板１５の内部に形
成され、バイパスバンプ１５ａ，１５ｂ間を接続する金
属層、１５ｄは接合基板１５に形成されたＬＳＩチップ
４を収納するための開口部である。
からなる接合基板であり、図３は接合基板１５を示す平
面図、図４は断面図である。図において、１５ａ，１５
ｂは接合基板１５の取り出し端子に形成された金属から
なるバイパスバンプ、１５ｃは接合基板１５の内部に形
成され、バイパスバンプ１５ａ，１５ｂ間を接続する金
属層、１５ｄは接合基板１５に形成されたＬＳＩチップ
４を収納するための開口部である。
【００１５】次に、パッケージの構成と機能を説明す
る。まず最初に配線基板１にＬＳＩチップ３をダイボン
ド材７で固定し、ＬＳＩチップ３上部にＬＳＩチップ４
をＡｕ等の金属からなる内部バンプ１４を介して接合さ
せる。
る。まず最初に配線基板１にＬＳＩチップ３をダイボン
ド材７で固定し、ＬＳＩチップ３上部にＬＳＩチップ４
をＡｕ等の金属からなる内部バンプ１４を介して接合さ
せる。
【００１６】図５及び図６はＬＳＩチップ３，４の接合
状態を示す断面図であり、ＬＳＩチップ３とＬＳＩチッ
プ４とをフェイスボンディングで接合させる状態を示し
ている。図において、ＬＳＩチップ４が接合基板１５と
の間で干渉しないように、ＬＳＩチップ３とＬＳＩチッ
プ４との位置精度を確保するため、ＬＳＩチップ３もし
くはＬＳＩチップ４の一方に、写真製版法により凹部１
６ａ及びアルミ膜１６ｂからなるパッド１６を設け、他
方にはＡｕ等からなる突起状の内部バンプ１４を設け
た。そして突起状の内部バンプ１４は転写法によるバン
プ形成により形成した。尚、図５においては、凹部１６
ａが直方体状の場合を示し、図６においては、凹部１６
ａが球状の場合を示している。又、１７は下地膜、１８
はアルミ膜である。
状態を示す断面図であり、ＬＳＩチップ３とＬＳＩチッ
プ４とをフェイスボンディングで接合させる状態を示し
ている。図において、ＬＳＩチップ４が接合基板１５と
の間で干渉しないように、ＬＳＩチップ３とＬＳＩチッ
プ４との位置精度を確保するため、ＬＳＩチップ３もし
くはＬＳＩチップ４の一方に、写真製版法により凹部１
６ａ及びアルミ膜１６ｂからなるパッド１６を設け、他
方にはＡｕ等からなる突起状の内部バンプ１４を設け
た。そして突起状の内部バンプ１４は転写法によるバン
プ形成により形成した。尚、図５においては、凹部１６
ａが直方体状の場合を示し、図６においては、凹部１６
ａが球状の場合を示している。又、１７は下地膜、１８
はアルミ膜である。
【００１７】ＬＳＩチップ４を収納するため、接合基板
１５をＬＳＩチップ３上部に搭載し、ＬＳＩチップ３の
信号取り出し口と、接合基板１５のバイパスバンプ１５
ｂとを接合させ、さらに接合基板１５の内部バンプ１５
ａとＬＳＩチップ５の信号取り出し口とを接合する。次
に、ＬＳＩチップ５の裏面にＬＳＩチップ６をダイボン
ド材８を介して固定する。上記においては、４枚のＬＳ
Ｉチップ３，４，５，６を積層させた場合について説明
したが、ＬＳＩチップ６の上部に内部バンプを介して同
様にＬＳＩチップを積層させることにより、全体として
４枚以上のＬＳＩチップを積層させるようにしてもよ
い。
１５をＬＳＩチップ３上部に搭載し、ＬＳＩチップ３の
信号取り出し口と、接合基板１５のバイパスバンプ１５
ｂとを接合させ、さらに接合基板１５の内部バンプ１５
ａとＬＳＩチップ５の信号取り出し口とを接合する。次
に、ＬＳＩチップ５の裏面にＬＳＩチップ６をダイボン
ド材８を介して固定する。上記においては、４枚のＬＳ
Ｉチップ３，４，５，６を積層させた場合について説明
したが、ＬＳＩチップ６の上部に内部バンプを介して同
様にＬＳＩチップを積層させることにより、全体として
４枚以上のＬＳＩチップを積層させるようにしてもよ
い。
【００１８】そして、ＬＳＩチップ３，６から配線基板
１へ信号を取り出すため、金属配線９で配線基板１のパ
ターン１０に接続する。更に、すべてのＬＳＩチップを
外部から保護するため、エポキシ樹脂等からなるモール
ド樹脂１２，１３で全体を覆う。最後にシステム基板に
搭載するための半田等の金属からなる外部バンプ２を配
線基板１の下部に形成させて、マルチチップパッケージ
を構成する。ここで図３，図４に示すように、接合基板
１５の特徴を示すと、接合基板１５は非導電性の樹脂か
らなる基板で構成されており、中央部はＬＳＩチップ４
を収納するための開口部１５ｄがあり、基板周辺部には
基板の内部にＣｕ等からなる金属層１５ｃを形成させ、
基板両面には突起状のＡｕ等からなるバイパスバンプ１
５ａ，１５ｂを形成している。
１へ信号を取り出すため、金属配線９で配線基板１のパ
ターン１０に接続する。更に、すべてのＬＳＩチップを
外部から保護するため、エポキシ樹脂等からなるモール
ド樹脂１２，１３で全体を覆う。最後にシステム基板に
搭載するための半田等の金属からなる外部バンプ２を配
線基板１の下部に形成させて、マルチチップパッケージ
を構成する。ここで図３，図４に示すように、接合基板
１５の特徴を示すと、接合基板１５は非導電性の樹脂か
らなる基板で構成されており、中央部はＬＳＩチップ４
を収納するための開口部１５ｄがあり、基板周辺部には
基板の内部にＣｕ等からなる金属層１５ｃを形成させ、
基板両面には突起状のＡｕ等からなるバイパスバンプ１
５ａ，１５ｂを形成している。
【００１９】このようにして、ＬＳＩチップ３は接合基
板１５のバイパスバンプ１５ｂと接合している。さら
に、ＬＳＩチップ６はＬＳＩチップ５の裏面とエポキシ
樹脂等からなるダイボンド材８で接合して、４ＬＳＩチ
ップの積層構造を形成している。ＬＳＩチップ３は配線
基板１上に連続に設けたパターン１０と金属配線９で接
続して、ＬＳＩチップ３からの電気信号を、外部バンプ
２を介してシステム基板（図示省略）へ伝達するように
し、又、ＬＳＩチップ６は配線基板１上に連続に設けた
パターン１０と金属配線９で接続して、ＬＳＩチップ６
からの電気信号を、外部バンプ２を介してシステム基板
へ伝達するようにしている。ＬＳＩチップ５の電気信号
は、接合基板１５を介して、ＬＳＩチップ３と伝達を行
なうようにし、又、ＬＳＩチップ４の電気信号は、内部
バンプ１４を介して直接にＬＳＩチップ３と伝達を行な
うようにしている。
板１５のバイパスバンプ１５ｂと接合している。さら
に、ＬＳＩチップ６はＬＳＩチップ５の裏面とエポキシ
樹脂等からなるダイボンド材８で接合して、４ＬＳＩチ
ップの積層構造を形成している。ＬＳＩチップ３は配線
基板１上に連続に設けたパターン１０と金属配線９で接
続して、ＬＳＩチップ３からの電気信号を、外部バンプ
２を介してシステム基板（図示省略）へ伝達するように
し、又、ＬＳＩチップ６は配線基板１上に連続に設けた
パターン１０と金属配線９で接続して、ＬＳＩチップ６
からの電気信号を、外部バンプ２を介してシステム基板
へ伝達するようにしている。ＬＳＩチップ５の電気信号
は、接合基板１５を介して、ＬＳＩチップ３と伝達を行
なうようにし、又、ＬＳＩチップ４の電気信号は、内部
バンプ１４を介して直接にＬＳＩチップ３と伝達を行な
うようにしている。
【００２０】次に、必要に応じてＬＳＩチップを覆うよ
うに、接合基板１５に逃がし部１５ｅを設けた例につい
て説明する。図７〜図１０は逃がし部を設けた例を示す
もので、図７はマルチチップパッケージの断面図、図８
は同じく斜視図、図９は接合基板部を示す平面図、図１
０は同じく断面図である。図において、逃がし部１５ｅ
以外の部品は図１〜図６に示したものと同様である。こ
のように逃がし部１５ｅ内にＬＳＩチップ４を収納させ
るとともに、このＬＳＩチップ４を覆うように天井部１
５ｆを接合基板１５に設ける。以上のように、この接合
基板１５を設け、バイパスバンプ１５ａ，１５ｂ及び金
属層１５ｃを介在させることにより、下部のＬＳＩチッ
プ３と上部のＬＳＩチップ５の信号伝達が可能となる。
うに、接合基板１５に逃がし部１５ｅを設けた例につい
て説明する。図７〜図１０は逃がし部を設けた例を示す
もので、図７はマルチチップパッケージの断面図、図８
は同じく斜視図、図９は接合基板部を示す平面図、図１
０は同じく断面図である。図において、逃がし部１５ｅ
以外の部品は図１〜図６に示したものと同様である。こ
のように逃がし部１５ｅ内にＬＳＩチップ４を収納させ
るとともに、このＬＳＩチップ４を覆うように天井部１
５ｆを接合基板１５に設ける。以上のように、この接合
基板１５を設け、バイパスバンプ１５ａ，１５ｂ及び金
属層１５ｃを介在させることにより、下部のＬＳＩチッ
プ３と上部のＬＳＩチップ５の信号伝達が可能となる。
【００２１】従来、システム基板に多種多様のたくさん
のパッケージを実装していたため、実装面積が増え、シ
ステム基板も大型化していたが、上記のようにマルチチ
ップパッケージを構成することにより、システム基板に
搭載するパッケージ数も少なくなり、システム基板の小
型化を図れるとともに、多機能化したパッケージが提供
できるようになった。
のパッケージを実装していたため、実装面積が増え、シ
ステム基板も大型化していたが、上記のようにマルチチ
ップパッケージを構成することにより、システム基板に
搭載するパッケージ数も少なくなり、システム基板の小
型化を図れるとともに、多機能化したパッケージが提供
できるようになった。
【００２２】実施の形態２．図１１はこの発明の実施の
形態２によるマルチチップパッケージを示す断面図、図
１２は同じく斜視図、図１３はＬＳＩチップ４の構造を
示す平面図、図１４は同じく断面図である。図におい
て、ＬＳＩチップ４はシリコン基板で構成され、このシ
リコンからなる基板の周辺領域部にＬＳＩチップ３及び
ＬＳＩチップ５との間で信号の伝達をを行なうための信
号バイパス領域４１を設ける。そしてこの信号バイパス
領域４１はバイパスバンプ４１ａと信号層４１ｂとで構
成されており、更にＬＳＩチップ４の中央領域部には、
ＬＳＩ機能を有する能動領域４２が形成されている。
又、１９はＬＳＩチップの信号を取り出すための金等の
金属から構成された内部バンプ、４ａはＬＳＩチップ４
の裏面である。
形態２によるマルチチップパッケージを示す断面図、図
１２は同じく斜視図、図１３はＬＳＩチップ４の構造を
示す平面図、図１４は同じく断面図である。図におい
て、ＬＳＩチップ４はシリコン基板で構成され、このシ
リコンからなる基板の周辺領域部にＬＳＩチップ３及び
ＬＳＩチップ５との間で信号の伝達をを行なうための信
号バイパス領域４１を設ける。そしてこの信号バイパス
領域４１はバイパスバンプ４１ａと信号層４１ｂとで構
成されており、更にＬＳＩチップ４の中央領域部には、
ＬＳＩ機能を有する能動領域４２が形成されている。
又、１９はＬＳＩチップの信号を取り出すための金等の
金属から構成された内部バンプ、４ａはＬＳＩチップ４
の裏面である。
【００２３】ＬＳＩチップ４は、シリコン基板からなる
ＬＳＩチップの表面を、写真製版法により中央部の能動
領域４２並びに周辺部の信号バイパス領域４１を形成
し、その後にシリコン基板からなるＬＳＩチップの裏面
４ａから、表面の信号バイパス領域４１と接続するよう
に、信号バイパス領域４１のみを写真製版法によって形
成する。又、バイパスバンプ４１ａは転写法によるバン
プ形成により形成する。
ＬＳＩチップの表面を、写真製版法により中央部の能動
領域４２並びに周辺部の信号バイパス領域４１を形成
し、その後にシリコン基板からなるＬＳＩチップの裏面
４ａから、表面の信号バイパス領域４１と接続するよう
に、信号バイパス領域４１のみを写真製版法によって形
成する。又、バイパスバンプ４１ａは転写法によるバン
プ形成により形成する。
【００２４】実施の形態３．図１５はこの発明の実施の
形態３によるマルチチップパッケージを示す断面図、図
１６は同じく斜視図である。本実施形態においては、実
施の形態２で示した信号を伝達するための信号バイパス
バンプ４１ａと信号層４１ｂを有する信号バイパス領域
４１と、ＬＳＩ機能を有する能動領域４２を備えたＬＳ
Ｉチップ４を複数個相互に積み重ねたものである。尚、
図においては、ＬＳＩチップ４を２個積み重ねた場合を
示しているが、３個以上積み重ねてもよい。
形態３によるマルチチップパッケージを示す断面図、図
１６は同じく斜視図である。本実施形態においては、実
施の形態２で示した信号を伝達するための信号バイパス
バンプ４１ａと信号層４１ｂを有する信号バイパス領域
４１と、ＬＳＩ機能を有する能動領域４２を備えたＬＳ
Ｉチップ４を複数個相互に積み重ねたものである。尚、
図においては、ＬＳＩチップ４を２個積み重ねた場合を
示しているが、３個以上積み重ねてもよい。
【００２５】これら複数のＬＳＩチップ４は、シリコン
基板からなるＬＳＩチップの表面を、写真製版法により
中央部の能動領域４２並びに周辺部の信号バイパス領域
４１を形成し、その後にシリコン基板からなるＬＳＩチ
ップの裏面４ａから、表面の信号バイパス領域４１と接
続するように、信号バイパス領域４１のみを写真製版法
によって形成する。又、バイパスバンプ４１ａは転写法
によるバンプ形成により形成する。
基板からなるＬＳＩチップの表面を、写真製版法により
中央部の能動領域４２並びに周辺部の信号バイパス領域
４１を形成し、その後にシリコン基板からなるＬＳＩチ
ップの裏面４ａから、表面の信号バイパス領域４１と接
続するように、信号バイパス領域４１のみを写真製版法
によって形成する。又、バイパスバンプ４１ａは転写法
によるバンプ形成により形成する。
【００２６】従来は、システム基板に多種多様のたくさ
んのパッケージを実装していたため、実装面積が増え、
システム基板も大型化していたが、上記のようにマルチ
チップパッケージを構成することにより、システム基板
に搭載するパッケージ数も少なくなり、システム基板の
小型化を図れるとともに、多機能化したパッケージが提
供できるようになった。
んのパッケージを実装していたため、実装面積が増え、
システム基板も大型化していたが、上記のようにマルチ
チップパッケージを構成することにより、システム基板
に搭載するパッケージ数も少なくなり、システム基板の
小型化を図れるとともに、多機能化したパッケージが提
供できるようになった。
【００２７】
【発明の効果】この発明の請求項１に係るマルチチップ
パッケージによれば、配線基板上に第１のＬＳＩチップ
を搭載し、この第１のＬＳＩチップ上に開口部を有する
接合基板を搭載し、開口部内に第２のＬＳＩチップを挿
入することにより、第１のＬＳＩチップ上に第２のＬＳ
Ｉチップを搭載し、接合基板上に第３のＬＳＩチップを
搭載し、第１のＬＳＩチップと第２のＬＳＩチップの接
合は、一方に突起上の内部バンプを設けるとともに他方
には凹部からなるパッドを設けて両者を接合することに
より行ない、更に第１のＬＳＩチップと第３のＬＳＩチ
ップとの接続は、接合基板に設けたバイパスバンプ及び
金属層を介して行なうようにしたので、システム基板に
搭載するパッケージ数も少なくなり、システム基板の小
型化及び多機能化を同時に図ることができる。
パッケージによれば、配線基板上に第１のＬＳＩチップ
を搭載し、この第１のＬＳＩチップ上に開口部を有する
接合基板を搭載し、開口部内に第２のＬＳＩチップを挿
入することにより、第１のＬＳＩチップ上に第２のＬＳ
Ｉチップを搭載し、接合基板上に第３のＬＳＩチップを
搭載し、第１のＬＳＩチップと第２のＬＳＩチップの接
合は、一方に突起上の内部バンプを設けるとともに他方
には凹部からなるパッドを設けて両者を接合することに
より行ない、更に第１のＬＳＩチップと第３のＬＳＩチ
ップとの接続は、接合基板に設けたバイパスバンプ及び
金属層を介して行なうようにしたので、システム基板に
搭載するパッケージ数も少なくなり、システム基板の小
型化及び多機能化を同時に図ることができる。
【００２８】この発明の請求項２に係るマルチチップパ
ッケージによれば、第４のＬＳＩチップを第３のＬＳＩ
チップの裏面上に搭載するとともに、第４のＬＳＩチッ
プと配線基板とを金属配線で接続したので、システム基
板を小型化することができる。
ッケージによれば、第４のＬＳＩチップを第３のＬＳＩ
チップの裏面上に搭載するとともに、第４のＬＳＩチッ
プと配線基板とを金属配線で接続したので、システム基
板を小型化することができる。
【００２９】この発明の請求項３に係るマルチチップパ
ッケージによれば、配線基板上に第１のＬＳＩチップを
搭載し、この第１のＬＳＩチップ上にチップ間での信号
伝達を行なうための信号バイパス領域とＬＳＩ機能を有
する能動領域が写真製版法により形成された第２のＬＳ
Ｉチップを搭載し、この第２のＬＳＩチップ上に第３の
ＬＳＩチップを搭載したので、システム基板に搭載する
パッケージ数も少なくなり、システム基板の小型化及び
多機能化を同時に図ることができる。
ッケージによれば、配線基板上に第１のＬＳＩチップを
搭載し、この第１のＬＳＩチップ上にチップ間での信号
伝達を行なうための信号バイパス領域とＬＳＩ機能を有
する能動領域が写真製版法により形成された第２のＬＳ
Ｉチップを搭載し、この第２のＬＳＩチップ上に第３の
ＬＳＩチップを搭載したので、システム基板に搭載する
パッケージ数も少なくなり、システム基板の小型化及び
多機能化を同時に図ることができる。
【００３０】この発明の請求項４に係るマルチチップパ
ッケージによれば、第２のＬＳＩチップを２枚以上積層
したので、システム基板の多機能化を図る一方、小型化
も実現することができる。
ッケージによれば、第２のＬＳＩチップを２枚以上積層
したので、システム基板の多機能化を図る一方、小型化
も実現することができる。
【００３１】この発明の請求項５に係るマルチチップパ
ッケージによれば、第４のＬＳＩチップを第３のＬＳＩ
チップの裏面上に搭載するとともに、第４のＬＳＩチッ
プと配線基板とを金属配線で接続したので、システム基
板を小型化することができる。
ッケージによれば、第４のＬＳＩチップを第３のＬＳＩ
チップの裏面上に搭載するとともに、第４のＬＳＩチッ
プと配線基板とを金属配線で接続したので、システム基
板を小型化することができる。
【００３２】この発明の請求項６に係る半導体によれ
ば、転写法により、金属からなる突起状の内部バンプを
下地膜を介してその表面に設けたので、半導体同士の接
合を確実に行なうことができる。
ば、転写法により、金属からなる突起状の内部バンプを
下地膜を介してその表面に設けたので、半導体同士の接
合を確実に行なうことができる。
【００３３】この発明の請求項７に係る半導体によれ
ば、写真製版法により凹部を設けるとともに、この凹部
をアルミ膜で覆ったパッドを備えたので、半導体同士の
接合を確実に行なうことができる。
ば、写真製版法により凹部を設けるとともに、この凹部
をアルミ膜で覆ったパッドを備えたので、半導体同士の
接合を確実に行なうことができる。
【００３４】この発明の請求項８に係る半導体製造方法
によれば、基板の表面に対して写真製版法により中央部
の能動領域及び周辺部の信号バイパス領域を形成し、そ
の後基板の裏面において表面に形成した信号バイパス領
域と接続するように、信号バイパス領域のみを写真製版
法により形成するようにしたので、効率よく半導体を製
造することができる。
によれば、基板の表面に対して写真製版法により中央部
の能動領域及び周辺部の信号バイパス領域を形成し、そ
の後基板の裏面において表面に形成した信号バイパス領
域と接続するように、信号バイパス領域のみを写真製版
法により形成するようにしたので、効率よく半導体を製
造することができる。
【図１】 この発明の実施の形態１によるマルチチップ
パッケージを示す断面図である。
パッケージを示す断面図である。
【図２】 この発明の実施の形態１によるマルチチップ
パッケージを示す斜視図である。
パッケージを示す斜視図である。
【図３】 接合基板を示す平面図である。
【図４】 接合基板を示す断面図である。
【図５】 ＬＳＩチップの接合状態を示す断面図であ
る。
る。
【図６】 ＬＳＩチップの接合状態を示す断面図であ
る。
る。
【図７】 この発明の実施の形態１によるマルチチップ
パッケージを示す断面図である。
パッケージを示す断面図である。
【図８】 この発明の実施の形態１によるマルチチップ
パッケージを示す斜視図である。
パッケージを示す斜視図である。
【図９】 接合基板を示す平面図である。
【図１０】 接合基板を示す断面図である。
【図１１】 この発明の実施の形態２によるマルチチッ
プパッケージを示す断面図である。
プパッケージを示す断面図である。
【図１２】 この発明の実施の形態２によるマルチチッ
プパッケージを示す斜視図である。
プパッケージを示す斜視図である。
【図１３】 ＬＳＩチップの構造を示す平面図である。
【図１４】 ＬＳＩチップの構造を示す断面図である。
【図１５】 この発明の実施の形態３によるマルチチッ
プパッケージを示す断面図である。
プパッケージを示す断面図である。
【図１６】 この発明の実施の形態３によるマルチチッ
プパッケージを示す斜視図である。
プパッケージを示す斜視図である。
【図１７】 従来の単一チップパッケージを示す断面図
である。
である。
１ 配線基板、３，４，５，６ ＬＳＩチップ、９ 金
属配線、１４ 内部バンプ、１５ 接合基板、１５ａ，
１５ｂ バイパスバンプ、１５ｃ 金属層、１５ｄ 開
口部、１６ パッド、１６ａ 凹部、４１ 信号バイパ
ス領域、４２能動領域。
属配線、１４ 内部バンプ、１５ 接合基板、１５ａ，
１５ｂ バイパスバンプ、１５ｃ 金属層、１５ｄ 開
口部、１６ パッド、１６ａ 凹部、４１ 信号バイパ
ス領域、４２能動領域。
Claims (8)
- 【請求項１】 配線基板上に第１のＬＳＩチップを搭載
し、この第１のＬＳＩチップ上に開口部を有する接合基
板を搭載し、上記開口部内に第２のＬＳＩチップを挿入
することにより、上記第１のＬＳＩチップ上に上記第２
のＬＳＩチップを搭載し、上記接合基板上に第３のＬＳ
Ｉチップを搭載し、上記第１のＬＳＩチップと上記第２
のＬＳＩチップの接合は、一方に突起上の内部バンプを
設けるとともに他方には凹部からなるパッドを設けて両
者を接合することにより行ない、更に上記第１のＬＳＩ
チップと上記第３のＬＳＩチップとの接続は、上記接合
基板に設けたバイパスバンプ及び金属層を介して行なう
ことを特徴とするマルチチップパッケージ。 - 【請求項２】 第４のＬＳＩチップを第３のＬＳＩチッ
プの裏面上に搭載するとともに、上記第４のＬＳＩチッ
プと配線基板とを金属配線で接続したことを特徴とする
請求項１記載のマルチチップパッケージ。 - 【請求項３】 配線基板上に第１のＬＳＩチップを搭載
し、この第１のＬＳＩチップ上にチップ間での信号伝達
を行なうための信号バイパス領域とＬＳＩ機能を有する
能動領域が写真製版法により形成された第２のＬＳＩチ
ップを搭載し、この第２のＬＳＩチップ上に第３のＬＳ
Ｉチップを搭載したことを特徴とするマルチチップパッ
ケージ。 - 【請求項４】 第２のＬＳＩチップを２枚以上積層した
ことを特徴とする請求項３記載のマルチチップパッケー
ジ。 - 【請求項５】 第４のＬＳＩチップを第３のＬＳＩチッ
プの裏面上に搭載するとともに、上記第４のＬＳＩチッ
プと配線基板とを金属配線で接続したことを特徴とする
請求項３又は請求項４記載のマルチチップパッケージ。 - 【請求項６】 転写法により、金属からなる突起状の内
部バンプを下地膜を介してその表面に設けたことを特徴
とする半導体。 - 【請求項７】 写真製版法により凹部を設けるととも
に、この凹部をアルミ膜で覆ったパッドを備えたことを
特徴とする半導体。 - 【請求項８】 基板の表面に対して写真製版法により中
央部の能動領域及び周辺部の信号バイパス領域を形成
し、その後基板の裏面において表面に形成した信号バイ
パス領域と接続するように、信号バイパス領域のみを写
真製版法により形成することを特徴とする半導体製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000373984A JP2002176136A (ja) | 2000-12-08 | 2000-12-08 | マルチチップパッケージ、半導体及び半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000373984A JP2002176136A (ja) | 2000-12-08 | 2000-12-08 | マルチチップパッケージ、半導体及び半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002176136A true JP2002176136A (ja) | 2002-06-21 |
Family
ID=18843266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000373984A Withdrawn JP2002176136A (ja) | 2000-12-08 | 2000-12-08 | マルチチップパッケージ、半導体及び半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002176136A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100651125B1 (ko) | 2005-03-21 | 2006-12-01 | 삼성전자주식회사 | 이중 성형된 멀티 칩 패키지 및 그 제조 방법 |
| JP2007516616A (ja) * | 2003-12-17 | 2007-06-21 | チップパック，インク． | ダイの上にスタックされたインバーテッドパッケージを有するマルチチップパッケージモジュール |
| JP2007221133A (ja) * | 2006-02-14 | 2007-08-30 | Integrant Technologies Inc | 集積回路パッケージ |
-
2000
- 2000-12-08 JP JP2000373984A patent/JP2002176136A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007516616A (ja) * | 2003-12-17 | 2007-06-21 | チップパック，インク． | ダイの上にスタックされたインバーテッドパッケージを有するマルチチップパッケージモジュール |
| US8970049B2 (en) | 2003-12-17 | 2015-03-03 | Chippac, Inc. | Multiple chip package module having inverted package stacked over die |
| KR100651125B1 (ko) | 2005-03-21 | 2006-12-01 | 삼성전자주식회사 | 이중 성형된 멀티 칩 패키지 및 그 제조 방법 |
| JP2007221133A (ja) * | 2006-02-14 | 2007-08-30 | Integrant Technologies Inc | 集積回路パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982488B2 (en) | Semiconductor package and method for fabricating the same | |
| US5786628A (en) | Method and workpiece for connecting a thin layer to a monolithic electronic modules surface and associated module packaging | |
| US7084514B2 (en) | Multi-chip module and methods | |
| US7198980B2 (en) | Methods for assembling multiple semiconductor devices | |
| US6376914B2 (en) | Dual-die integrated circuit package | |
| JP2003124433A (ja) | マルチチップパッケージ | |
| US6552416B1 (en) | Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| JPH02174255A (ja) | 半導体集積回路装置 | |
| KR20050009846A (ko) | 스택 반도체 칩 비지에이 패키지 및 그 제조방법 | |
| JP2003031760A (ja) | 半導体装置 | |
| CN108711570B (zh) | 集成芯片封装结构的多芯片封装结构及其制作方法 | |
| US20070132081A1 (en) | Multiple stacked die window csp package and method of manufacture | |
| US7265441B2 (en) | Stackable single package and stacked multi-chip assembly | |
| JP2002176136A (ja) | マルチチップパッケージ、半導体及び半導体製造装置 | |
| JP3418759B2 (ja) | 半導体パッケージ | |
| JPH10223683A (ja) | 半導体モジュール | |
| JP4695796B2 (ja) | 半導体装置、半導体装置ユニットおよびその製造方法 | |
| KR20010018945A (ko) | 반도체패키지 | |
| JPH0719165Y2 (ja) | マルチチップ構造 | |
| KR100542673B1 (ko) | 반도체패키지 | |
| CN115020386A (zh) | 封装结构、封装结构的制备方法、电路板结构及电子设备 | |
| KR100337456B1 (ko) | 반도체패키지용 프레임 및 이를 이용한 반도체패키지의 제조 방법 | |
| KR20040096138A (ko) | 초박형 볼 그리드 어레이 패키지 | |
| JPH05235259A (ja) | 半導体装置及び半導体装置ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |