JP2002176123A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2002176123A
JP2002176123A JP2000373084A JP2000373084A JP2002176123A JP 2002176123 A JP2002176123 A JP 2002176123A JP 2000373084 A JP2000373084 A JP 2000373084A JP 2000373084 A JP2000373084 A JP 2000373084A JP 2002176123 A JP2002176123 A JP 2002176123A
Authority
JP
Japan
Prior art keywords
electrode
hole
semiconductor device
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000373084A
Other languages
Japanese (ja)
Inventor
Shigeru Fujii
茂 藤井
Haruo Hyodo
治雄 兵藤
Haruhiko Sakai
春彦 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000373084A priority Critical patent/JP2002176123A/en
Publication of JP2002176123A publication Critical patent/JP2002176123A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a structure of a semiconductor device for realizing a one-side electrode substrate at low cost by using a polyimide film substrate 30 while a small package with a small area of mounting is obtained. SOLUTION: A third narrow through hole 36 with a length longer than one side of a transistor chip (T) is formed on a polyimide substrate 30. Ag paste is caused to flow and the transistor chip (T) is fixed so that a third electrode 33 is formed more inside the transistor chip (T), and a greatly small and low- cost structure of the semiconductor device can be realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置に関し、
特に薄型の実装構造を実現する片面電極型の半導体装置
に関する。
The present invention relates to a semiconductor device,
In particular, the present invention relates to a single-sided electrode type semiconductor device realizing a thin mounting structure.

【0002】[0002]

【従来の技術】従来の一般的な半導体装置として、リー
ドフレームを用いてトランスファーモールドで封止され
たパッケージ型半導体装置がある。この半導体装置は、
図4のように、プリント基板PSに実装される。
2. Description of the Related Art As a conventional general semiconductor device, there is a package type semiconductor device sealed by transfer molding using a lead frame. This semiconductor device
As shown in FIG. 4, it is mounted on a printed circuit board PS.

【0003】このパッケージ型半導体装置は、半導体チ
ップ2の周囲を樹脂層3で被覆し、この樹脂層3の側部
から外部接続用のリード端子4が導出されたものであ
る。
In this package type semiconductor device, the periphery of a semiconductor chip 2 is covered with a resin layer 3, and lead terminals 4 for external connection are led out from the side of the resin layer 3.

【0004】しかしこのパッケージ型半導体装置1は、
リード端子4が樹脂層3から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
However, this package type semiconductor device 1 has
The lead terminals 4 were outside the resin layer 3, and the overall size was large, and the size, thickness and weight were not satisfied.

【0005】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はCSP(チップサイズパッケージ)と呼ばれる、チッ
プのサイズと同等のウェハスケールCSP、またはチッ
プサイズよりも若干大きいサイズのCSPが開発されて
いる。
[0005] Therefore, various companies have developed various structures in order to realize miniaturization, thinning and weight reduction in competition, and recently, a wafer scale CSP called a CSP (chip size package), which is equivalent to the chip size, has been developed. Alternatively, a CSP having a size slightly larger than the chip size has been developed.

【0006】図5は、支持基板としてガラスエポキシ基
板5を採用した、チップサイズよりも若干大きいCSP
6の外形を有する半導体装置を示すものである。
FIG. 5 shows a CSP that employs a glass epoxy substrate 5 as a support substrate and is slightly larger than the chip size.
6 shows a semiconductor device having an outer shape of No. 6.

【0007】このガラスエポキシ基板5の表面には、第
1の電極7、第2の電極8およびダイパッド9が形成さ
れ、裏面には第1の裏面電極10と第2の裏面電極11
が形成されている。そしてスルーホールTHを介して、
前記第1の電極7と第1の裏面電極10が、第2の電極
8と第2の裏面電極11が電気的に接続されている。ま
たダイパッド9にはトランジスタチップTが固着され、
トランジスタのエミッタ電極と第1の電極7が金属細線
12を介して接続され、トランジスタのベース電極と第
2の電極8が金属細線12を介して接続されている。更
にトランジスタチップTを覆うようにガラスエポキシ基
板5に樹脂層13が設けられている。
A first electrode 7, a second electrode 8, and a die pad 9 are formed on the surface of the glass epoxy substrate 5, and a first back electrode 10 and a second back electrode 11 are formed on the back surface.
Are formed. And, through the through hole TH,
The first electrode 7 and the first back electrode 10 are electrically connected, and the second electrode 8 and the second back electrode 11 are electrically connected. A transistor chip T is fixed to the die pad 9,
The emitter electrode of the transistor and the first electrode 7 are connected via a thin metal wire 12, and the base electrode of the transistor and the second electrode 8 are connected via the thin metal wire 12. Further, a resin layer 13 is provided on the glass epoxy substrate 5 so as to cover the transistor chip T.

【0008】上述したCSP6は、ガラスエポキシ基板
5を採用するが、ウェハスケールCSPと違い、チップ
Tから外部接続用の裏面電極10、11までの延在構造
が簡単であり、安価に製造できるメリットを有する。
Although the above-mentioned CSP 6 employs the glass epoxy substrate 5, unlike the wafer-scale CSP, the extending structure from the chip T to the backside electrodes 10 and 11 for external connection is simple and can be manufactured at low cost. Having.

【0009】またこのCSP6は、図4のように、プリ
ント基板PSに実装される。プリント基板PSには、電
気回路を構成する電極、配線が設けられ、前記CSP
6、パッケージ型半導体装置1、チップ抵抗CRまたは
チップコンデンサCC等が電気的に接続されて固着され
る。
The CSP 6 is mounted on a printed circuit board PS as shown in FIG. The printed circuit board PS is provided with electrodes and wiring constituting an electric circuit.
6. The package type semiconductor device 1, the chip resistor CR or the chip capacitor CC and the like are electrically connected and fixed.

【0010】つぎに、このCSP6の半導体装置の製造
方法を図6を参照して説明する。
Next, a method of manufacturing the semiconductor device of the CSP 6 will be described with reference to FIG.

【0011】まず基材(支持基板)としてガラスエポキ
シ基板5を用意し、この両面に絶縁性接着剤を介してC
u箔15、16を圧着する。(以上図6Aを参照)続い
て、第1の電極7,第2の電極8、ダイパッド9、第1
の裏面電極10および第2の裏面電極11対応するCu
箔15、16に耐エッチング性のレジスト17を被覆
し、Cu箔15、16をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い(以上図6Bを参
照)続いて、ドリルやレーザを利用してスルーホールT
Hのための孔を前記ガラスエポキシ基板に形成し、この
孔にメッキを施し、スルーホールTHを形成する。この
スルーホールTHにより第1の電極7と第1の裏面電極
10、第2の電極8と第2の裏面電極11が電気的に接
続される。(以上図6Cを参照)更に、図面では省略を
したが、ボンデイングポストと成る第1の電極7,第2
の電極8にAuメッキを施すと共に、ダイボンディング
ポストとなるダイパッド9にAuメッキを施し、トラン
ジスタチップTをダイボンディングする。
First, a glass epoxy substrate 5 is prepared as a base material (supporting substrate), and C
The u foils 15 and 16 are crimped. (See FIG. 6A above.) Subsequently, the first electrode 7, the second electrode 8, the die pad 9, and the first
Cu corresponding to the back electrode 10 and the second back electrode 11
The foils 15 and 16 are coated with an etching-resistant resist 17, and the Cu foils 15 and 16 are patterned. The patterning may be performed separately on the front and back sides (see FIG. 6B).
A hole for H is formed in the glass epoxy substrate, and the hole is plated to form a through hole TH. Through hole TH, first electrode 7 and first back electrode 10 are electrically connected, and second electrode 8 and second back electrode 11 are electrically connected. (See FIG. 6C above.) Further, although omitted in the drawing, the first electrode 7 and the second electrode
The electrode 8 is plated with Au, and the die pad 9 serving as a die bonding post is plated with Au, and the transistor chip T is die-bonded.

【0012】最後に、トランジスタチップTのエミッタ
電極と第1の電極7、トランジスタチップTのベース電
極と第2の電極8を金属細線12を介して接続し、樹脂
層13で被覆している。(以上図6Dを参照)以上の製
造方法により、ガラスエポキシ支持基板5を採用したC
SP型の半導体装置が完成する。この製造方法は、支持
基板としてフレキシブルシートを採用しても同様であ
る。
Finally, the emitter electrode of the transistor chip T and the first electrode 7, and the base electrode of the transistor chip T and the second electrode 8 are connected via a thin metal wire 12 and covered with a resin layer 13. (See FIG. 6D above.) By the above manufacturing method, C
An SP type semiconductor device is completed. This manufacturing method is the same even when a flexible sheet is used as the support substrate.

【0013】以上の製造方法で作られた半導体装置は両
面電極構造のために、ガラスエポキシ基板5が厚いため
に、回路素子として厚くなり、小型化、薄型化および軽
量化に限界があった。更に、ガラスエポキシ基板やセラ
ミック基板では必ず両面の電極を接続するスルーホール
形成工程が不可欠であり、製造工程も長くなり量産に向
かない問題もあった。
Since the semiconductor device manufactured by the above-described manufacturing method has a double-sided electrode structure, and the glass epoxy substrate 5 is thick, the semiconductor device becomes thick as a circuit element, and there is a limit in reducing the size, thickness and weight. Furthermore, a through-hole forming step for connecting electrodes on both surfaces is indispensable for a glass epoxy substrate or a ceramic substrate, and the manufacturing process becomes long, which is not suitable for mass production.

【0014】そこで上述した両面電極構造の半導体装置
の問題点を解決するために、以下の片面電極構造の半導
体装置が提案されている。
In order to solve the above-mentioned problems of the semiconductor device having the double-sided electrode structure, the following semiconductor device having the single-sided electrode structure has been proposed.

【0015】図7および図8を参照して、この片面電極
構造の半導体装置を説明する。図7(A)は上面図、図
7(B)は裏面図、図8は断面図を示しており、モール
ド用の樹脂層は省略されている。
Referring to FIGS. 7 and 8, a semiconductor device having this single-sided electrode structure will be described. 7A is a top view, FIG. 7B is a back view, and FIG. 8 is a cross-sectional view, in which a resin layer for molding is omitted.

【0016】図7に示すように、このポリイミドフィル
ム基板20の裏面には、第1の電極21、第2の電極2
2およびダイパッドとなる第3の電極23が形成されて
いる。そして、第1の電極21、第2の電極22上のポ
リイミドフィルム基板20には第1の電極21、第2の
電極22の大きさより小さい第1の貫通孔24、第2の
貫通孔25が設けられ、第1の電極21、第2の電極2
2の上面、すなわちポリイミドフィルム基板20側の面
を露出させている。また、第3の電極23上のポリイミ
ドフィルム基板20にも第3の貫通孔26が設けられ、
第3の電極23の上面の中央部を露出している。この第
3の電極23の露出した上面がダイパッドとして働き、
この部分にトランジスタチップTが固着され、トランジ
スタチップTのエミッタ電極と第1の電極21が金属細
線27を介して接続され、トランジスタチップTのベー
ス電極と第2の電極22が金属細線27を介して接続さ
れている。更に、図8に示すように、トランジスタチッ
プTを覆うようにポリイミドフィルム基板20に樹脂層
28が設けられている。
As shown in FIG. 7, a first electrode 21 and a second electrode 2
2 and a third electrode 23 serving as a die pad are formed. The polyimide film substrate 20 on the first electrode 21 and the second electrode 22 has a first through hole 24 and a second through hole 25 smaller than the first electrode 21 and the second electrode 22. A first electrode 21 and a second electrode 2
2, the surface on the polyimide film substrate 20 side is exposed. Further, a third through hole 26 is also provided in the polyimide film substrate 20 on the third electrode 23,
The central part of the upper surface of the third electrode 23 is exposed. The exposed upper surface of the third electrode 23 functions as a die pad,
The transistor chip T is fixed to this portion, the emitter electrode of the transistor chip T and the first electrode 21 are connected via a thin metal wire 27, and the base electrode of the transistor chip T and the second electrode 22 are connected via a thin metal wire 27. Connected. Further, as shown in FIG. 8, a resin layer 28 is provided on the polyimide film substrate 20 so as to cover the transistor chip T.

【0017】上述した従来の片面電極構造の半導体装置
では、トランジスタチップTが直接第3の電極23の上
面に固着されるので、両面電極構造の半導体装置に比べ
てガラスエポキシ支持基板5と上面電極7、8、9の厚
み分を薄くでき、薄型の半導体装置を実現できる大きな
利点がある。
In the above-described conventional semiconductor device having a single-sided electrode structure, the transistor chip T is directly fixed to the upper surface of the third electrode 23. There is a great advantage that the thickness of 7, 8, and 9 can be reduced, and a thin semiconductor device can be realized.

【0018】[0018]

【発明が解決しようとする課題】しかしながら、片面電
極構造の半導体装置でも欠点が多くある。
However, even a semiconductor device having a single-sided electrode structure has many disadvantages.

【0019】第1に、トランジスタチップTが直接固着
される第3の電極23の上面には、少なくともトランジ
スタチップTよりは大きく且つチップマウントする位置
精度をカバーできるマージンを持たせた第3の貫通孔2
6を設けることが必要である。このために第3の電極2
3はこの第3の貫通孔26より更に大きく形成されるの
で、両面電極構造の場合のダイパッドに接続された下面
電極よりかなり大きくなってしまう問題点があった。
First, on the upper surface of the third electrode 23 to which the transistor chip T is directly fixed, a third through hole having a margin which is at least larger than the transistor chip T and has a margin for covering the chip mounting position accuracy is provided. Hole 2
6 need to be provided. For this purpose, the third electrode 2
3 is formed larger than the third through hole 26, there is a problem that it is considerably larger than the lower surface electrode connected to the die pad in the case of the double-sided electrode structure.

【0020】第2に、第1の電極21、第2の電極22
の上面に設けた第1の貫通孔24、第2の貫通孔25も
金属細線27をボンディングするために、少なくともボ
ンディングに用いるキャピラリが入るだけの大きさを確
保する必要があり、第1の電極21、第2の電極22も
かなり大きく形成する必要がある問題点があった。
Second, a first electrode 21 and a second electrode 22
The first through-hole 24 and the second through-hole 25 provided on the upper surface of the first electrode also need to be at least large enough to accommodate a capillary used for bonding in order to bond the fine metal wire 27. 21, the second electrode 22 also needs to be formed quite large.

【0021】第3に、片面電極構造でも両面電極構造で
も、完成した半導体装置をプリント基板等に実装する際
に、下面電極間での半田等のロウ材による短絡を防止す
るために一定の距離を確保しなければならない。このた
めに片面電極構造の半導体装置では、厚さでは両面電極
構造より優れているが、専有面積では両面電極構造に負
けてしまうのであった。
Third, when a completed semiconductor device is mounted on a printed circuit board or the like, in either the single-sided electrode structure or the double-sided electrode structure, a fixed distance is set between the lower surface electrodes to prevent a short circuit due to a brazing material such as solder. Must be secured. For this reason, the semiconductor device having the single-sided electrode structure is superior in thickness to the double-sided electrode structure, but loses in the occupied area to the double-sided electrode structure.

【0022】[0022]

【課題を解決するための手段】本発明は上述した種々の
問題点に鑑みてなされたものであり、絶縁基板の上面に
固着された半導体チップと前記絶縁基板の下面に設けた
ダイ下面電極と前記絶縁基板に設けた貫通孔と該貫通孔
に充填され前記半導体チップと前記ダイ下面電極とを電
気的に接続する導電ペーストとを備え、前記貫通孔の幅
を前記半導体チップの1辺より幅狭に形成し、前記貫通
孔の長さを前記半導体チップの1辺より長く形成して前
記貫通孔の一端を少なくとも前記半導体チップの外側ま
で延在させる構造に特徴を有する。
SUMMARY OF THE INVENTION The present invention has been made in view of the various problems described above, and comprises a semiconductor chip fixed to an upper surface of an insulating substrate and a die lower electrode provided on a lower surface of the insulating substrate. A through-hole provided in the insulating substrate; and a conductive paste filled in the through-hole and electrically connecting the semiconductor chip and the die lower surface electrode, wherein the width of the through-hole is wider than one side of the semiconductor chip. The semiconductor device is characterized in that it is formed to be narrow, the length of the through hole is made longer than one side of the semiconductor chip, and one end of the through hole extends at least to the outside of the semiconductor chip.

【0023】[0023]

【発明の実施の形態】図1から図3を参照して本発明の
半導体装置の説明をする。図1(A)は本発明の半導体
装置の上面図、図1(B)は本発明の半導体装置の裏面
図であり、モールド用の樹脂層は省略されている。図2
は本発明の半導体装置の断面図を示している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device according to the present invention will be described with reference to FIGS. FIG. 1A is a top view of the semiconductor device of the present invention, and FIG. 1B is a rear view of the semiconductor device of the present invention, in which a resin layer for molding is omitted. FIG.
Shows a cross-sectional view of the semiconductor device of the present invention.

【0024】図1に示すように、このポリイミドフィル
ム基板30(基材厚約50μm)の裏面には、第1の電
極31、第2の電極32および第3の電極33(基材厚
約20μm)が形成されている。そして、第1の電極3
1、第2の電極32上のポリイミドフィルム基板30に
は第1の電極31、第2の電極32の大きさより小さい
第1の貫通孔34、第2の貫通孔35が設けられ、第1
の電極31、第2の電極32の上面、すなわちポリイミ
ドフィルム基板30側の面を露出させている。
As shown in FIG. 1, a first electrode 31, a second electrode 32 and a third electrode 33 (substrate having a thickness of about 20 μm) are provided on the back surface of the polyimide film substrate 30 (substrate having a thickness of about 50 μm). ) Is formed. And the first electrode 3
First, a first through hole 34 and a second through hole 35 smaller than the first electrode 31 and the second electrode 32 are provided in the polyimide film substrate 30 on the second electrode 32.
The upper surface of the electrode 31 and the second electrode 32, that is, the surface on the polyimide film substrate 30 side is exposed.

【0025】また、第3の電極33上のポリイミドフィ
ルム基板30にも第3の貫通孔36がトランジスタチッ
プTの中心線に沿って設けられ、第3の電極33の上面
の中央部を横長のスリット状に露出している。この横長
のスリット状に露出している第3の貫通孔36にAgペ
ースト38をポリイミドフィルム基板30上に少量溢れ
るまで流入し、その上にトランジスタチップTを固着す
る。
Further, a third through hole 36 is also provided in the polyimide film substrate 30 on the third electrode 33 along the center line of the transistor chip T, and the central portion of the upper surface of the third electrode 33 is horizontally elongated. It is exposed like a slit. The Ag paste 38 flows into the third through hole 36 exposed in a horizontally elongated slit shape until a small amount overflows onto the polyimide film substrate 30, and the transistor chip T is fixed thereon.

【0026】続いてトランジスタチップTのエミッタ電
極と第1の電極31がボンディングワイヤ37を介して
接続され、トランジスタチップTのベース電極と第2の
電極32がボンディングワイヤ37を介して接続されて
いる。なお、第1の電極31および第2の電極32表面
にはボンディングワイヤ37が固着できるように、Ni
メッキ0.5〜1μmとその上に金メッキ0.3μmの
仕上げメッキがされている。
Subsequently, the emitter electrode of the transistor chip T and the first electrode 31 are connected via a bonding wire 37, and the base electrode of the transistor chip T and the second electrode 32 are connected via the bonding wire 37. . Note that Ni is applied to the surfaces of the first electrode 31 and the second electrode 32 so that the bonding wire 37 can be fixed thereto.
Finish plating of 0.5 to 1 μm of plating and 0.3 μm of gold plating is performed thereon.

【0027】更に、図2に示すように、トランジスタチ
ップTを覆うようにポリイミドフィルム基板30に樹脂
層39が設けられている。
Further, as shown in FIG. 2, a resin layer 39 is provided on the polyimide film substrate 30 so as to cover the transistor chip T.

【0028】本発明では第3の貫通孔36に特徴を有す
る。すなわち、第3の貫通孔36は第3の電極33の上
面の中央部に、第3の電極33の長手方向に横長のスリ
ット状に形成される。また、第3の貫通孔36の長さは
この上に固着されるトランジスタチップTから両側には
み出しており、幅はトランジスタチップTの一辺より巾
狭になっている。
The present invention is characterized by the third through hole 36. That is, the third through hole 36 is formed in the center of the upper surface of the third electrode 33 in a slit shape that is horizontally long in the longitudinal direction of the third electrode 33. The length of the third through-hole 36 protrudes from both sides of the transistor chip T fixed thereon, and the width is smaller than one side of the transistor chip T.

【0029】この第3の貫通孔36にAgペースト38
をポリイミドフィルム基板30上に少量溢れるまで流入
し、その上にトランジスタチップTを固着する。この結
果、トランジスタチップTを固着するのに適量のAgペ
ースト38を確保できるとともに、第3の貫通孔36の
長さがトランジスタチップTの一辺より長いので、Ag
ペースト38をポリイミドフィルム基板30上トランジ
スタチップTの下面に広げることができ、Agペースト
38がトランジスタチップTのダイパッドの役割を果た
すことができる。更に、トランジスタチップTを固着す
る際にその下面に残る気泡もトランジスタチップTの両
側にはみ出した第3の貫通孔36から抜き取ることがで
き、第3の電極33とトランジスタチップTとの良好な
接続が得られる。
An Ag paste 38 is formed in the third through holes 36.
Flows into the polyimide film substrate 30 until it overflows a small amount, and the transistor chip T is fixed thereon. As a result, an appropriate amount of the Ag paste 38 for securing the transistor chip T can be secured, and the length of the third through hole 36 is longer than one side of the transistor chip T.
The paste 38 can be spread on the lower surface of the transistor chip T on the polyimide film substrate 30, and the Ag paste 38 can serve as a die pad of the transistor chip T. Furthermore, air bubbles remaining on the lower surface of the transistor chip T when the transistor chip T is fixed can also be extracted from the third through holes 36 protruding on both sides of the transistor chip T, and a good connection between the third electrode 33 and the transistor chip T can be obtained. Is obtained.

【0030】従って、本発明で提案される片面電極構造
では、第3の電極33をトランジスタチップTよりも内
側で終了でき、従来の片面電極構造の場合より遙かに小
さい面積にすることが可能になった。そのことにより電
極間同士が実装時に半田等でショートしない電極間の最
低限の間隔を維持したとしても、第1の電極31、第2
の電極32および第3の電極33を従来の片面電極構造
よりも小さい占有面積にすることが可能になった。この
結果、1素子あたりのパッケージの専有面積が縦(1m
m)×横(0,8mm)程度までに小型化できる。
Therefore, in the single-sided electrode structure proposed in the present invention, the third electrode 33 can be terminated inside the transistor chip T, and the area can be made much smaller than in the conventional single-sided electrode structure. Became. As a result, even if the minimum distance between the electrodes that does not short-circuit with solder or the like during the mounting is maintained, the first electrode 31 and the second
The electrode 32 and the third electrode 33 can have a smaller occupation area than the conventional single-sided electrode structure. As a result, the occupied area of the package per element is vertical (1 m).
m) × width (0.8 mm).

【0031】次に、図3を参照して本発明に用いるポリ
イミドフィルム基板30を説明する。図3(A)は上面
図、図3(B)は裏面図を示している。
Next, the polyimide film substrate 30 used in the present invention will be described with reference to FIG. 3A shows a top view, and FIG. 3B shows a back view.

【0032】まずポリイミドフィルム基板30には複数
の搭載部40を形成する。例えば、100個分の搭載部
を10行10列に縦横に基板上に配置する。
First, a plurality of mounting portions 40 are formed on the polyimide film substrate 30. For example, 100 mounting units are arranged on a substrate in 10 rows and 10 columns vertically and horizontally.

【0033】ポリイミドフィルム基板30の裏面に、銅
の無電解メッキを行い、更に銅の電解メッキで厚み20
μmの銅箔を全面に形成する。続いて、第3の電極33
と隣接する搭載部40の第1の電極31および第2の電
極32を連結した蛇行する同型状のパターンにエッチン
グして片面電極を形成する。
Electroless plating of copper is performed on the back surface of the polyimide film substrate 30, and then a thickness of 20 mm is formed by electrolytic plating of copper.
A μm copper foil is formed on the entire surface. Subsequently, the third electrode 33
Is etched into a meandering pattern of the same shape in which the first electrode 31 and the second electrode 32 of the mounting portion 40 adjacent to are connected to each other to form a single-sided electrode.

【0034】次に、ポリイミドフィルム基板30の表面
からドリルやレーザーを用いて各貫通孔34、35、3
6を形成する。
Next, from the surface of the polyimide film substrate 30, each of the through holes 34, 35, 3
6 is formed.

【0035】第1の貫通孔34、第2の貫通孔35は隣
接する搭載部40と共通して1つの貫通孔として形成さ
れる。第1の貫通孔34、第2の貫通孔35を1つの貫
通孔として形成することによって、ボンディングワイヤ
をする際に用いるキャピラリが入るだけの大きさを確保
することができる。また、このことにより第1の貫通孔
34、第2の貫通孔35は最小の大きさで形成すること
が可能になる。
The first through hole 34 and the second through hole 35 are formed as one through hole in common with the adjacent mounting portion 40. By forming the first through-hole 34 and the second through-hole 35 as one through-hole, it is possible to secure a size enough to accommodate a capillary used when performing a bonding wire. This also allows the first through hole 34 and the second through hole 35 to be formed with a minimum size.

【0036】このポリイミドフィルム基板30の四角で
囲んだ各搭載部40には図2に示すように、トランジス
タチップTをAgペースト38で固着し、ボンディング
ワイヤで各電極との接続を行い、全体を樹脂層39でモ
ールドしてから、各搭載部40間のダイシングライン4
1に沿ってダイシングして個別の搭載部に分離する。こ
の際に、連結された第3の電極33と隣接する搭載部4
0の第1の電極31および第2の電極32は切断されて
それぞれの搭載部の各電極31、32、33となる。
As shown in FIG. 2, a transistor chip T is fixed to each mounting portion 40 surrounded by a square of the polyimide film substrate 30 with an Ag paste 38, and connected to each electrode by a bonding wire. After molding with the resin layer 39, the dicing line 4 between the mounting portions 40 is formed.
Dicing along 1 separates into individual mounting parts. At this time, the mounting portion 4 adjacent to the connected third electrode 33
The first electrode 31 and the second electrode 32 of 0 are cut to become the respective electrodes 31, 32, 33 of the respective mounting portions.

【0037】[0037]

【発明の効果】以上に説明したように、本発明によれ
ば、両面電極構造を用いた半導体装置よりも片側の導電
箔の厚み分だけ薄型化および軽量化できるパッケージ構
造を提供できる利点を有する。
As described above, according to the present invention, there is an advantage that it is possible to provide a package structure that can be made thinner and lighter by the thickness of one side of the conductive foil than a semiconductor device using a double-sided electrode structure. .

【0038】また本発明は片面電極構造を採用したにも
拘わらず、半導体チップの1辺より長い貫通孔を用いて
Agペーストを流入することにより、絶縁基板上面に直
接半導体チップを固着でき、従来の片面電極構造よりも
両面電極構造並に大幅に専有面積を縮小することができ
る。
In addition, although the present invention employs a single-sided electrode structure, the semiconductor chip can be fixed directly on the upper surface of the insulating substrate by flowing Ag paste through a through hole longer than one side of the semiconductor chip. The occupied area can be greatly reduced as compared with the single-sided electrode structure.

【0039】更に、本発明では、半導体チップの1辺よ
り長く貫通孔を形成し、Agペーストを流入することに
より、ダイ裏面への気泡の残り、流入不足を防止するこ
とができる。
Further, in the present invention, by forming a through-hole longer than one side of the semiconductor chip and flowing the Ag paste, it is possible to prevent bubbles from remaining on the back surface of the die and insufficient flow.

【0040】更に、本発明では、両面電極構造で不可欠
のビアホールの形成が不要となるので、スルーホール工
程を全面的に排除でき、極めて簡素な実装構造を実現で
きる。
Further, according to the present invention, the formation of via holes, which is indispensable in the double-sided electrode structure, becomes unnecessary, so that the through-hole process can be entirely eliminated, and a very simple mounting structure can be realized.

【0041】更にまた、本発明では、ワイヤボンドする
ための貫通孔を隣接した搭載部と共用することにより、
小さいパッケージサイズにもかかわらず貫通孔の底に容
易にワイヤボンドできる。
Further, in the present invention, the through hole for wire bonding is shared with the adjacent mounting portion,
Despite its small package size, it can be easily wire-bonded to the bottom of the through hole.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置を説明するための上面図
(A)、裏面図(B)である。
FIGS. 1A and 1B are a top view and a back view for explaining a semiconductor device of the present invention; FIGS.

【図2】本発明の半導体装置を説明するための断面図で
ある。
FIG. 2 is a cross-sectional view illustrating a semiconductor device of the present invention.

【図3】本発明の半導体装置に用いる片面電極基板を説
明するための上面図(A)、裏面図(B)である。
FIGS. 3A and 3B are a top view and a back view, respectively, for explaining a single-sided electrode substrate used in the semiconductor device of the present invention. FIGS.

【図4】従来例の半導体装置を説明するための断面図で
ある。
FIG. 4 is a cross-sectional view illustrating a conventional semiconductor device.

【図5】従来例の半導体装置を説明するための断面図で
ある。
FIG. 5 is a cross-sectional view illustrating a conventional semiconductor device.

【図6】従来例の半導体装置を説明するための断面図で
ある。
FIG. 6 is a cross-sectional view illustrating a conventional semiconductor device.

【図7】従来例の半導体装置を説明するための上面図
(A)、裏面図(B)である。
FIGS. 7A and 7B are a top view and a back view, respectively, for explaining a conventional semiconductor device.

【図8】従来例の半導体装置を説明するための断面図で
ある。
FIG. 8 is a cross-sectional view illustrating a conventional semiconductor device.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板の上面に固着された半導体チッ
プと前記絶縁基板の下面に設けたダイ下面電極と前記絶
縁基板に設けた貫通孔と該貫通孔に充填され前記半導体
チップと前記ダイ下面電極とを電気的に接続する導電ペ
ーストとを備え、前記貫通孔の幅を前記半導体チップの
1辺より幅狭に形成し、前記貫通孔の長さを前記半導体
チップの1辺より長く形成して前記貫通孔の一端を少な
くとも前記半導体チップの外側まで延在させることを特
徴とする半導体装置。
1. A semiconductor chip fixed to an upper surface of an insulating substrate, a lower electrode of a die provided on a lower surface of the insulating substrate, a through hole provided in the insulating substrate, and a lower surface of the semiconductor chip and the die filled in the through hole. A conductive paste for electrically connecting the electrodes to each other, wherein the width of the through hole is formed to be narrower than one side of the semiconductor chip, and the length of the through hole is formed to be longer than one side of the semiconductor chip. Wherein one end of the through hole extends at least to the outside of the semiconductor chip.
【請求項2】 前記貫通孔を前記半導体チップの中心線
に沿って配置し、前記貫通孔の両端を前記半導体チップ
の外側まで延在させることを特徴とする請求項1に記載
の半導体装置。
2. The semiconductor device according to claim 1, wherein said through-hole is arranged along a center line of said semiconductor chip, and both ends of said through-hole extend to outside of said semiconductor chip.
【請求項3】 前記絶縁基板の下面に前記ダイ下面電極
に隣接して取り出し下面電極を設け、該取り出し下面電
極上にも貫通孔を設けて該貫通孔底部に露出した前記取
り出し下面電極と前記半導体チップの電極とをボンディ
ングワイヤーで接続することを特徴とする請求項1に記
載の半導体装置。
3. An extraction lower electrode is provided on the lower surface of the insulating substrate adjacent to the die lower electrode, a through hole is also provided on the extraction lower electrode, and the extraction lower electrode exposed at the bottom of the through hole is provided. 2. The semiconductor device according to claim 1, wherein an electrode of the semiconductor chip is connected with a bonding wire.
【請求項4】 前記導電ペーストはAgペーストである
ことを特徴とする請求項1に記載の半導体装置。
4. The semiconductor device according to claim 1, wherein said conductive paste is an Ag paste.
【請求項5】 前記半導体チップを含み前記絶縁基板上
面を被覆する絶縁樹脂を有することを特徴とする請求項
1に記載の半導体装置。
5. The semiconductor device according to claim 1, further comprising an insulating resin including the semiconductor chip and covering an upper surface of the insulating substrate.
【請求項6】 前記絶縁基板はポリイミドで形成される
ことを特徴とする請求項1に記載の半導体装置。
6. The semiconductor device according to claim 1, wherein said insulating substrate is formed of polyimide.
JP2000373084A 2000-12-07 2000-12-07 Semiconductor device Pending JP2002176123A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000373084A JP2002176123A (en) 2000-12-07 2000-12-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000373084A JP2002176123A (en) 2000-12-07 2000-12-07 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2002176123A true JP2002176123A (en) 2002-06-21

Family

ID=18842526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000373084A Pending JP2002176123A (en) 2000-12-07 2000-12-07 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2002176123A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021570A (en) * 2002-08-05 2010-01-28 Osram Opto Semiconductors Gmbh Substrate frame, substrate frame strip, and surface-mountable light-emitting semiconductor element
US7747116B2 (en) 2007-09-05 2010-06-29 Kabushiki Kaisha Toshiba Flexible optoelectric interconnect and method for manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021570A (en) * 2002-08-05 2010-01-28 Osram Opto Semiconductors Gmbh Substrate frame, substrate frame strip, and surface-mountable light-emitting semiconductor element
US7747116B2 (en) 2007-09-05 2010-06-29 Kabushiki Kaisha Toshiba Flexible optoelectric interconnect and method for manufacturing same

Similar Documents

Publication Publication Date Title
US6548328B1 (en) Circuit device and manufacturing method of circuit device
JP3780122B2 (en) Manufacturing method of semiconductor device
JP5524322B2 (en) Leadless integrated circuit package having high density contacts and method of manufacturing the same
US6078097A (en) Lead frame
US7091606B2 (en) Circuit device and manufacturing method of circuit device and semiconductor module
JP3639514B2 (en) Circuit device manufacturing method
US6791199B2 (en) Heat radiating semiconductor device
TW200845350A (en) Dual or multiple row package
JPH07307405A (en) Semiconductor package using solder ball and its preparation
JP3437477B2 (en) Wiring board and semiconductor device
JP3660663B2 (en) Chip package manufacturing method
US6841421B2 (en) Method of manufacturing wiring structure of a power semiconductor device
JP2005286057A (en) Circuit device and its manufacturing method
EP0210371A1 (en) Semiconductor device having a plurality of leads
JP3668101B2 (en) Semiconductor device
TW201126677A (en) Leadframe and method of manufacturing the same
JP2002176123A (en) Semiconductor device
JP2002176070A (en) Semiconductor device
JP3992877B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2982703B2 (en) Semiconductor package and manufacturing method thereof
US20010000156A1 (en) Package board structure and manufacturing method thereof
JPH11260850A (en) Semiconductor device and its manufacture
JPH10340925A (en) Semiconductor device and manufacture thereof
JP2516709B2 (en) Compound lead frame
JP2536439B2 (en) Lead frame for semiconductor device and resin-sealed semiconductor device using the same

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226