JP2002176001A - Heat treating system - Google Patents

Heat treating system

Info

Publication number
JP2002176001A
JP2002176001A JP2000370783A JP2000370783A JP2002176001A JP 2002176001 A JP2002176001 A JP 2002176001A JP 2000370783 A JP2000370783 A JP 2000370783A JP 2000370783 A JP2000370783 A JP 2000370783A JP 2002176001 A JP2002176001 A JP 2002176001A
Authority
JP
Japan
Prior art keywords
means
substrate
heat treatment
light source
refrigerant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000370783A
Other languages
Japanese (ja)
Other versions
JP2002176001A5 (en
Inventor
Koji Oriki
Shunpei Yamazaki
浩二 大力
舜平 山崎
Original Assignee
Semiconductor Energy Lab Co Ltd
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab Co Ltd, 株式会社半導体エネルギー研究所 filed Critical Semiconductor Energy Lab Co Ltd
Priority to JP2000370783A priority Critical patent/JP2002176001A/en
Publication of JP2002176001A publication Critical patent/JP2002176001A/en
Publication of JP2002176001A5 publication Critical patent/JP2002176001A5/ja
Application status is Withdrawn legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide an activation of an impurity element added to semiconductor film by a heat treatment in a short time without deforming a substrate in a manufacturing process of a semiconductor device using a substrate having a low heat resistance such as a glass or the like, a method for gettering the semiconductor film and a heat treating system capable of such heat treating.
SOLUTION: The heat treating system capable of performing such heat treating method comprises a treating chamber formed of a quartz, an exhaust means for pressure reducing in the chamber, a means for supplying a refrigerant to the chamber, a means for exhausting the refrigerant in the chamber, a light source for heating the semiconductor film formed on the substrate in the chamber, and a means for flashing the light source in a pulse-like state.
COPYRIGHT: (C)2002,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、結晶構造を有する半導体膜を用いた半導体装置の作製に用いる熱処理装置に関する。 The present invention relates to relates to a heat treatment apparatus used for manufacturing a semiconductor device using a semiconductor film having a crystalline structure. 特に本発明は、ガラスなどの基板上に薄膜トランジスタ(以下、TFTと記す)を有する半導体装置の製造に用いる熱処理装置に関する。 In particular, the present invention is a thin film transistor on a substrate such as glass (hereinafter referred to as TFT) relates a heat treatment apparatus used for manufacturing a semiconductor device having a.

【0002】 [0002]

【従来の技術】半導体装置の製造工程において、不純物の活性化や、電極のコンタクト形成に熱処理は必須の工程となっている。 In the manufacturing process of semiconductor devices, activation and impurities, heat treatment forming contact electrodes is an essential step. その中で、瞬間熱アニール(Rapid Th Among them, rapid thermal annealing (Rapid Th
ermal Anneal:以下、RTAと記す)は数十秒から数マイクロ秒の間で瞬間的に熱を加えて行う熱処理技術として知られている。 ermal Anneal: hereinafter, referred to as RTA) is known as a heat treatment technique for adding instantaneously heat between several tens seconds to a few microseconds. RTAは主に赤外線ランプを用いて基板を急速に加熱する方法であり、半導体中に添加した不純物の活性化などに用いられている。 RTA is primarily a method of rapidly heating a substrate using an infrared lamp, it is used to and activation of impurities added to the semiconductor. このことからRT RT from this that
Aはランプアニールとも呼ばれている。 A is also referred to as lamp annealing. この方法は、ファーネスアニール炉を使う活性化と比較して短時間で済ませることが可能であり、不純物の拡散が抑えられるので浅い接合を形成する手法として利用されている。 This method is capable to dispense in a short time compared to activation using an annealing furnace, and is utilized as a method for forming a shallow junction because diffusion of impurities is suppressed.

【0003】TFTは、ガラスや石英の基板上に半導体膜を形成し、当該半導体膜に添加した不純物を活性化させ、若しくは半導体膜の結晶化のために熱処理が必要となっている。 [0003] TFT, a semiconductor film is formed on a substrate of glass or quartz, the semiconductor film to activate the impurities added to, or heat treatment for crystallization of the semiconductor film is necessary.

【0004】そもそもTFTは、活性層を非晶質半導体膜で形成するより、結晶構造を有する半導体膜(以下、 [0004] TFT first place, from an active layer of an amorphous semiconductor film, a semiconductor film (hereinafter having a crystal structure,
結晶質半導体膜と記す)で形成する方が、良好な電気的特性が得られることが知られている。 Write formed by referred to as crystalline semiconductor film), it is known that favorable electrical characteristics can be obtained. 結晶質半導体膜を活性層とするTFTは、ガラスや石英など半導体ではない異種基板上に集積回路を形成する手段としても考えられている。 TFT of the crystalline semiconductor film as an active layer has also been considered as a means for forming an integrated circuit on foreign substrates that are not semiconductors such as glass or quartz.

【0005】石英基板を用いれば900℃の熱処理にも耐えることができ、半導体集積回路の製造技術をそのまま転用することが可能である。 [0005] Also able to withstand heat treatment at 900 ° C. The use of a quartz substrate, remain intact can be diverted technology for manufacturing semiconductor integrated circuits. しかし、液晶表示装置のように基板のサイズが大型化する場合には、コストの低減のために安価なガラス基板を用いることが前提条件となる。 However, when the size of the size of the substrate as the liquid crystal display device, a prerequisite is the use of inexpensive glass substrates for cost reduction. 液晶表示装置などの電子機器向けに市販または量産されているガラス基板は、含有するアルカリ元素の濃度を低減したアルミノホウケイ酸ガラスやバリウムホウケイ酸ガラスなどが用いられているが、このようなガラス基板の耐熱温度はせいぜい650℃程度であるので、 Glass substrate which is commercially available or mass-produced electronic devices for such as a liquid crystal display device, the like are used alumino borosilicate glass or barium borosilicate glass having a reduced concentration of the alkali elements contained, such a glass substrate since the heat resistance temperature of at most about 650 ° C.,
必然的に熱処理温度の上限がその近辺で決定されてしまう。 The upper limit of the inevitably heat treatment temperature will be determined in its vicinity.

【0006】珪素を例に取れば、結晶化には600℃以上で数時間から数十時間の熱処理温度が要求される。 [0006] Taking silicon as an example, the heat treatment temperature of several tens of hours to several hours at 600 ° C. or higher for crystallization is required. 結晶化をより短時間で行うためには、より高温にする必要が生じる。 To perform crystallization in a shorter time, the need arises to higher temperatures. しかし、熱処理温度の高温化によりガラス基板が変形してしまうので、その解決法は石英基板が前提となり、必ずしも有効な方法とは成り得ない。 However, since the glass substrate is deformed by the high temperature of the heat treatment temperature, the solution is a quartz substrate is assumed, not become necessarily effective method.

【0007】非晶質珪素膜の結晶化にはレーザーアニール法が好適に用いられている。 [0007] Laser annealing method for crystallization of the amorphous silicon film is preferably used. この方法は、光学系により集光した高エネルギー密度のレーザー光を照射して結晶化するものである。 This method is to crystallization by laser irradiation of high energy density condensed by an optical system. 代表的にはパルス発振するエキシマレーザーが用いられ、レーザー光の照射時間は数十ナノ秒でありながら、半導体膜は溶融し液相状態を経て結晶化させている。 Typically excimer laser is used to pulse oscillation, yet irradiation time of the laser beam is a few tens of nanoseconds, the semiconductor film is crystallized through a molten liquid phase.

【0008】RTA法でも非晶質半導体膜の結晶化が試みられているが、レーザーアニール法よりは長い加熱時間を要する。 [0008] Crystallization of even amorphous semiconductor film RTA method have been attempted, but requires a long heating time than the laser annealing method. また、加熱温度からみても、RTA法による結晶化は固相成長であるので、レーザーアニール法と比較して、良質な結晶を得ることができないばかりか、 Further, even when viewed from the heating temperature, since the crystallization solid phase growth by RTA method, as compared to the laser annealing method, not only it is impossible to obtain a high quality crystal,
基板の温度もかなり上昇するので耐熱性のある石英基板を使う必要がある。 The temperature of the substrate is considerably increased need to use a quartz substrate having heat resistance. ガラス基板では、結晶化のために照射するランプ光の数十秒の加熱処理においてすら基板の温度が上昇し、歪みや変形が生じてしまうことが確認されている。 In the glass substrate, the temperature of the substrate is increased even in the heat treatment of a few tens of seconds of the lamp light is irradiated for crystallization, it has been confirmed that the strain or deformation is caused.

【0009】 [0009]

【発明が解決しようとする課題】しかしながら、RTA The object of the invention is to, however, RTA
法を用いてガラス基板を歪ませない程度に加熱しながら非晶質半導体膜を結晶化しても、得られる結晶質半導体膜は結晶化の度合いが低く、かつ、欠陥や歪みを残したものしか得られない。 Also by crystallizing an amorphous semiconductor film while heating so as not to distort the glass substrate using a method, a crystalline semiconductor film obtained is low degree of crystallization, and only those leaving the defects or distortions not be obtained. このような結晶質半導体膜をTF Such a crystalline semiconductor film TF
Tの活性層としても、電界効果移動度は低く、しきい値がばらつき、とても集積回路を形成する素子として採用することができない。 Even an active layer T, then the field effect mobility is low, variation threshold, can not be employed as an element for forming a very integrated circuit.

【0010】半導体膜の熱処理による結晶化や、添加した不純物の活性化は、その条件に最適な温度範囲があるにしても、通常はより高温である方が反応が促進される傾向にある。 [0010] Crystallization and by heat treatment of the semiconductor film, the activation of the added impurity will, in an optimum temperature range to the condition usually tends towards a higher temperature promotes the reaction. RTA法を用いたとしても、耐熱性の低いガラス基板を用いる場合には、その耐熱温度以上にガラス基板が加熱されるような処理条件を適用することができないので、処理温度を低くする代わりに処理時間を長くする必要が生じる。 Even with the RTA method, in the case of using a low glass substrate having heat resistance, it is not possible to apply the processing conditions such that the glass substrate above its heat-resistant temperature is heated, instead of lowering the processing temperature necessary to increase the processing time occurs. しかしながら、RTAは枚葉式の処理を前提としているので、多数の基板を処理するにはスループットが悪くなってしまう。 However, RTA because assumes the processing of single wafer, to process a large number of substrates throughput deteriorates.

【0011】もっとも、バッチ処理のファーネスアニール炉を用いる手段も考慮されるが、被処理基板が大型化すると装置も大型化し、設置面積の増大のみでなく、大容量の炉内を均一に加熱するために消費電力が増大してしまうことが問題となる。 [0011] However, it is also means using an annealing furnace of batch processing are considered, and apparatus also large substrate to be processed is large, not only increases the installation area, to uniformly heat the inside of the furnace of large capacity it is a problem that power consumption is increased in order.

【0012】生産性を考慮するとRTA法は適した方法と考えられる。 [0012] In view of the productivity RTA method is considered to be suitable method. RTA法は短時間で高温まで加熱することが可能であり、枚葉式であってもファーネスアニール法に比べ潜在的に高い処理能力を有している。 RTA method has a short time it is possible to heat to a high temperature, potentially high throughput compared to furnace annealing a single wafer. しかし、 But,
加熱時間を短くする代わりに加熱温度を高くする必要があり、活性化やゲッタリング処理における所望の効果を得るにはガラスの歪み点、さらには軟化点以上に加熱する必要がある。 It is necessary to increase the heating temperature instead of shortening the heating time, to obtain the desired effect in the activation and gettering treatment strain point of the glass, more needs to be heated to above the softening point. 例えば、ゲッタリング処理をするために800℃にて60秒の熱処理をしただけで、ガラス基板は自重により湾曲し変形してしまう。 For example, only by a heat treatment of 60 seconds at 800 ° C. for a gettering process, the glass substrate is deformed curved by its own weight.

【0013】本発明は、上記問題点を解決することを目的とし、ガラスなど耐熱性の低い基板を用いた半導体装置の製造工程において、基板を変形させることなく、短時間の熱処理で半導体膜に添加した不純物元素の活性化や、半導体膜のゲッタリング処理をする方法と、そのような熱処理を可能とする熱処理装置を提供することを目的とする。 The present invention aims to solve the above problems, in the manufacturing process of a semiconductor device using a substrate having low heat resistance such as glass, without deforming the substrate, the semiconductor film in a short time of heat treatment and activation of the impurity element added to the purpose and method of the gettering process of the semiconductor film, to provide a heat treatment apparatus that enables such heat treatment.

【0014】 [0014]

【課題を解決するための手段】上記問題点を解決するための手段として、本発明による熱処理装置の概念を図7 As a means for solving the above problems SUMMARY OF THE INVENTION The concept of the heat treatment apparatus according to the present invention Fig 7
を用いて説明する。 It will be described with reference to. 図7は本発明の熱処理装置の構成を示す図であり、処理室701は、好ましくは石英を壁材として用いて形成されている。 Figure 7 is a diagram showing a configuration of a heat treatment apparatus of the present invention, the processing chamber 701 is preferably formed by using quartz as the wall material. 被処理基板707を加熱する手段としての光源702は、ハロゲンランプ、メタルハライドランプ、高圧水銀ランプ、高圧ナトリウムランプ、キセノンランプなどが適用される。 Light source 702 as a means for heating the target substrate 707, a halogen lamp, a metal halide lamp, high pressure mercury lamp, high pressure sodium lamp, a xenon lamp is used. いずれにしても光源は1.1eV以上のエネルギーを有していることが望ましい。 It is desirable that the light source has a more energy 1.1eV anyway. 光源702はその処理室701の外側に設けられ、輻射熱を効率良く被処理基板707に照射するために反射板703が備えられている。 Light source 702 is provided outside the processing chamber 701, the reflection plate 703 to irradiate the radiation heat efficiently target substrate 707 is provided. 図7では光源7 7 the light source 7
02を被処理基板707の一方の側のみに設置する場合を示しているが、勿論両面から照射するよにしても良い。 While 02 shows a case of installing only one side of the substrate to be processed 707 may be the Yo of course irradiated from both sides.

【0015】また、被処理基板707を冷却するために冷媒導入口704が備えられ、処理室内に冷媒705が導入されるようになっている。 [0015] The refrigerant inlet port 704 is provided to cool the substrate to be processed 707, refrigerant 705 is adapted to be introduced into the processing chamber. そして、処理室701の一方の端には冷媒排気口706が設けられ、冷媒705 Then, the refrigerant outlet 706 is provided on one end of the processing chamber 701, refrigerant 705
が排出されるようになっている。 There has to be discharged. 冷媒705は窒素やヘリウム、アルゴン、クリプトン、キセノンなどの不活性ガスを用いるが、特に熱伝導率の高いヘリウム(He) Refrigerant 705 nitrogen or helium, argon, krypton, and an inert gas such as xenon, particularly high thermal conductivity of helium (He)
を用いることが好ましい。 It is preferably used. 或いは液体を用いることも可能である。 Alternatively it is also possible to use a liquid. 光源702のオン・オフに同期させて冷媒7 Refrigerant in synchronism with the on and off of the light source 702 7
05の流入量を調節させることにより、被処理基板70 By adjusting the flow rate of 05, the substrate to be processed 70
7自体の温度上昇を防いでいる。 7 is prevented an increase in the temperature of itself. 冷媒705はその温度を一定に保つ手段を介在させて、循環させてもよい。 Refrigerant 705 by interposing a means to keep the temperature constant, it may be circulated.

【0016】光源702はその電源と制御回路によりパルス状に点灯させる。 The light source 702 is turned in a pulse form by the power and control circuit. 図8は光源により加熱される被処理基板と、処理室に流す冷媒の流量の制御方法について示す図である。 Figure 8 is a target substrate to be heated by the light source is a diagram showing a method of controlling the flow rate of the refrigerant flowing into the processing chamber. 最初、室温に置かれた被処理基板は光源により急速に加熱される。 First, the substrate to be processed placed in the room is rapidly heated by the light source. 昇温期間は100〜200℃ Heating period is 100~200 ℃
/秒という昇温速度で設定温度(例えば1100℃)まで加熱する。 / Heating to Atsushi Nobori rate at a set temperature (e.g., 1100 ° C.) of seconds. 例えば、150℃/秒の昇温速度で加熱すれば、1100℃まで7秒弱で加熱できる。 For example, by heating at a heating rate of 0.99 ° C. / sec, it can be heated in 7 seconds weakly to 1100 ° C.. その後、ある一定時間設定温度に保持し、光源の点灯を遮断する。 Then held at a certain time set temperature, to cut off the lighting of the light source.
保持時間は0.5〜5秒とする。 Retention time is 0.5 to 5 seconds. 従って、光源の連続点灯時間は0.1秒以上であり、20秒を超えることはない。 Therefore, the continuous lighting time of the light source is at least 0.1 seconds, does not exceed 20 seconds. 冷媒は光源の点灯と共に流量を減少させ、光源の点灯が遮断された流量を増加させる。 The refrigerant decreases the flow rate along with lighting of the light source, lighting of the light source increases were blocked flow. この時の流量の制御により降温速度を制御する。 Controlling the cooling rate by the flow rate control of that time. 降温速度は50〜150℃ The rate of temperature reduction 50~150 ℃
/秒とする。 / The second. 例えば、100℃/秒の速度で冷却すると、1100℃から300℃まで8秒で冷却することができる。 For example, when cooling at a rate of 100 ° C. / sec, it can be cooled by 8 seconds to 300 ° C. from 1100 ° C..

【0017】本発明は、このように光源702による加熱と、冷媒705の循環による冷却のサイクルを複数回繰り返し行うことを特徴としている。 [0017] The present invention is characterized thus performing the heating by the light source 702, a plurality of times the cycle of cooling by circulation of the refrigerant 705. これをPPTA(P This PPTA (P
luralPulse Thermal Annealing)と呼ぶ。 luralPulse Thermal Annealing) and call. PPTAにより、実際の加熱時間を短くし、かつ、半導体膜に選択的に吸収される光を光源から照射することにより、基板自体はそれ程加熱することなく、半導体膜のみを選択的に加熱することが可能となる。 The PPTA, to shorten the actual heating time, and, by irradiating light which is selectively absorbed by the semiconductor film from the light source, without the substrate itself to much heat, possible to selectively heat only the semiconductor films it is possible. 図8で示すようなパルス光は半導体膜を加熱し、その熱が基板側に伝搬する前に加熱を止め、かつ、冷媒で周囲から冷やすことにより、基板の温度はさほど上昇しない。 Pulsed light as shown in FIG. 8 heats the semiconductor film, the heating is stopped before the heat is propagated to the substrate side, and, by cooling from the surroundings by the refrigerant, the temperature of the substrate is not significantly increased. 従って、従来のRTA装置で問題とされていた基板の変形を防ぐことができる。 Therefore, it is possible to prevent deformation of the substrate which has been a problem in a conventional RTA apparatus.

【0018】また、PPTAにおいて、処理室内は1 [0018] In addition, in the PPTA, the treatment chamber 1
3.3Pa以下の減圧状態で行うことにより、半導体基板表面の酸化や汚染を防ぐことができる。 3.3Pa by performing the following reduced pressure, it is possible to prevent oxidation and contamination of the semiconductor substrate surface. 一方、13.3 On the other hand, 13.3
Pa以上の減圧下で行うと、半導体基板の冷却効果を高めることができ、アルミニウムを用いて形成される配線など、耐熱性の低い層の劣化を防ぐことができる。 Doing the above reduced pressure Pa, it is possible to enhance the cooling effect of the semiconductor substrate, such as wiring formed by using aluminum, it is possible to prevent the deterioration of low heat resistance layer.

【0019】光源702の1回当たりの発光時間は0. [0019] The light-emitting time per one light source 702 is 0.
1〜60秒、好ましくは0.1〜20秒であり、当該光源からの光を複数回照射する。 1 to 60 seconds, preferably from 0.1 to 20 seconds, irradiated multiple times with light from the light source. または、半導体膜の最高温度の保持時間が0.5〜5秒であるように光源からの光をパルス状に照射する。 Or a maximum temperature holding time of the semiconductor film is irradiated with light from a light source in pulses as from 0.5 to 5 seconds. さらに、光源702の点滅に伴って、冷媒705の供給量を増減させることで、半導体膜の熱処理効果を高めると共に、熱による基板のダメージを防いでいる。 Furthermore, with the flashing of the light source 702, by increasing and decreasing the supply amount of the refrigerant 705, to increase the heat treatment effect of the semiconductor film, to prevent damage of the substrate due to heat. また、処理室内を減圧にする排気手段を設け、熱処理雰囲気における酸素濃度を低減させる。 Further, the processing chamber provided with exhaust means for reducing the pressure, thereby reducing the oxygen concentration in the heat treatment atmosphere. こののとにより、熱処理により半導体膜の表面が酸化したり、汚染されたりすることを防ぐことができる。 This's and can be prevented or the surface of the semiconductor film is oxidized by heat treatment, to or contaminated.

【0020】このような熱処理方法を可能とする本発明の熱処理装置は、石英で形成された処理室と、処理室内を減圧にする排気手段と、処理室に冷媒を供給する手段と、処理室内の冷媒を排気する手段と、処理室内の基板上に形成された半導体膜を加熱するための光源と、光源をパルス状に点滅させる手段とを備えていることを特徴としている。 The heat treatment apparatus of the present invention to enable such a heat treatment method, a treatment chamber formed of quartz, and exhaust means for the processing chamber to a vacuum, means for supplying refrigerant to the processing chamber, the processing chamber It means for evacuating the refrigerant, and a light source for heating the semiconductor film formed on a substrate in the processing chamber, is characterized in that it comprises means for flashing the light source in pulses.

【0021】 [0021]

【発明の実施の形態】[実施の形態1]以下、図面を参照して本発明の実施の形態を詳細に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION First Embodiment Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. 本発明の熱処理装置の構成を図1により説明する。 The configuration of the heat treatment apparatus of the present invention will be described with reference to FIG. 図1に示す熱処理装置は、基板を移動させる搬送手段108を備えた搬送室101の周りに、熱処理室102、表面処理室10 Heat treatment apparatus shown in Figure 1, around the transport chamber 101 provided with a transporting means 108 for moving the substrate, the heat treatment chamber 102, the surface treatment chamber 10
3、冷却室104、ロード室105、アンロード室10 3, the cooling chamber 104, the load chamber 105, an unload chamber 10
6を備えた構成となっている。 And it has a configuration which includes a 6. そして、各室はゲート1 Then, each chamber gate 1
07a〜107dで仕切られている。 It is partitioned by 07a~107d. また、ロード室1 In addition, the load chamber 1
05から搬送室101への基板の移動、及び共通室10 Movement of the substrate into the transport chamber 101 from 05, and the common chamber 10
1からアンロード室106への基板の移動は搬送手段1 1 movement of the substrate into the unload chamber 106 from the transport means 1
09により行う。 Carried out by 09.

【0022】熱処理室102には光源110と基板ステージ112が備えられている。 [0022] The heat treatment chamber 102 is provided with a light source 110 and the substrate stage 112. さらに、この熱処理室1 In addition, the heat treatment chamber 1
02内を減圧にすることができるように、排気手段としてターボ分子ポンプ119とドライポンプ120が接続されている。 Within 02 to be able to vacuum, a turbo molecular pump 119 and a dry pump 120 are connected as an exhaust means. 勿論、排気手段には、その他の真空ポンプを用いることが可能である。 Of course, the exhaust means, it is possible to use other vacuum pumps.

【0023】熱処理室102内に導入する冷媒は、窒素や不活性ガス、または液体を用いることが可能である。 [0023] The refrigerant introduced into a heat treatment chamber 102, it is possible to use nitrogen or inert gas or liquid.
いずれにしても光源110の輻射熱を吸収率の小さい媒質であることが望ましい。 It is desirable that small medium absorptivity radiant heat source 110 in any event. ここではヘリウム(He)を用い、シリンダー113から流量制御手段114を介して供給している。 Using helium (He) here, is supplied through the flow control means 114 from the cylinder 113. 熱処理室102に供給したHeは、サーキュレータ116により循環させて基板を冷却する。 He was fed into the heat treatment chamber 102, the substrate is cooled by circulating the circulator 116.
この場合、Heの純度を維持するために精製器117を途中に設けておくことが望ましい。 In this case, it is desirable to provide in the middle of the purifier 117 to maintain the purity of He. 精製器117はゲッター材を用いても良いし、液体窒素によるコールドトラップとしても良い。 Purifier 117 may be used getter material may be cold trap with liquid nitrogen.

【0024】光源110はその電源111によりパルス状に点灯させる。 The light source 110 is turned on by the power supply 111 in a pulsed manner. 図8で説明するように、光源110の点灯及び消灯と、熱処理室102に流すHeの流量は連動して変化させている。 As described in FIG. 8, the lighting and extinguishing of the light source 110, the flow rate of He flowing through the heat treatment chamber 102 is varied in conjunction. 被処理基板は光源110の点灯により急速に加熱される。 The substrate to be processed is rapidly heated by the lighting of the light source 110. 昇温期間は100〜200℃ Heating period is 100~200 ℃
/秒という昇温速度で設定温度(例えば1100℃)まで加熱する。 / Heating to Atsushi Nobori rate at a set temperature (e.g., 1100 ° C.) of seconds. 設定温度は、被処理基板近傍に置かれた温度検出手段により検知される温度である。 Set temperature is the temperature detected by the temperature detection means is placed in the target substrate near. 温度検知手段としてはサーモパイルや熱電対などを用いる。 The temperature sensing means used, such as a thermopile and thermocouple.

【0025】例えば、150℃/秒の昇温速度で加熱すれば、1100℃まで7秒弱で加熱できる。 [0025] For example, when heated at a heating rate of 0.99 ° C. / sec, it can be heated in 7 seconds weakly to 1100 ° C.. その後、ある一定時間設定温度に保持し、光源の点灯を遮断する。 Then held at a certain time set temperature, to cut off the lighting of the light source.
保持時間は0.5〜5秒とする。 Retention time is 0.5 to 5 seconds. 従って、光源の連続点灯時間は0.1秒以上であり、60秒を超えることはない。 Therefore, the continuous lighting time of the light source is at least 0.1 seconds, does not exceed 60 seconds.

【0026】光源にはハロゲンランプなどが用いられるが、このようなパルス状の放電を可能とする回路は図1 [0026] While the light source such as a halogen lamp is used, a circuit for enabling such pulsed discharge Figure 1
7に示されている。 It is shown in 7. 802は光源であり、ハロゲンランプH1〜Hnが並列に接続されている。 802 denotes a light source, a halogen lamp H1~Hn are connected in parallel. S1はサイリスタなどを用いて形成するスイッチであり、801はコイルL1〜L3を直列、コンデンサC1〜C3を並列に接続したPFL(Pulse Forming Line)回路で、一定時間ピーク電圧を持続する高電圧パルス波形を形成するための回路である。 S1 is a switch formed by using a thyristor, 801 a coil L1~L3 series, with PFL (Pulse Forming Line) circuit connected capacitors C1~C3 in parallel, a high-voltage pulse lasting a certain time peak voltage a circuit for forming waveforms. 高電圧HVが印加されると各コンデンサに充電され、スイッチS1がONになると放電電圧が光源H1〜Hnに印加される。 A high voltage HV is applied to charge the respective capacitors, and the discharge voltage switch S1 is turned ON is applied to the light source H1 to Hn. このときコイルが接続されているので、その時定数と、コイルとコンデンサの直並列回路により波形がなまり持続時間が数マイクロ秒から数秒の放電波形を形成することができる。 Since this time the coil is connected, it is possible to form the time and constant, the discharge waveform of a few seconds duration waveform accent by series-parallel circuit of a coil and a capacitor is several microseconds. 放電の持続時間はLとCの値や接続段数により可変可能である。 The duration of the discharge can be varied by the value and the number of connected L and C.

【0027】図1において示すHeは光源110の点灯と共に流量を減少させ、光源110の点灯が遮断された後から流量を増加させる。 [0027] He shown in FIG. 1 reduces the flow rate along with lighting of the light source 110, the lighting of the light source 110 increases the flow rate from the after being cut off. この時の流量の制御により降温速度を制御することが可能である。 It is possible to control the cooling rate by the flow rate control of that time. 降温速度は50〜 The rate of temperature reduction 50
150℃/秒とする。 And 150 ℃ / sec. 例えば、100℃/秒の速度で冷却すると、1100℃から300℃まで8秒で冷却することができる。 For example, when cooling at a rate of 100 ° C. / sec, it can be cooled by 8 seconds to 300 ° C. from 1100 ° C.. このような制御を可能とするために。 In order to enable such control. 光源110の電源111と、流量制御手段114及びサーキュレータ116のコントローラー115はコンピュータ118により制御している。 A power source 111 of the light source 110, the controller 115 of the flow control means 114 and the circulator 116 are controlled by a computer 118.

【0028】このように、本発明の熱処理装置は、加熱と冷却のサイクルを複数回繰り返し行うことを特徴としている。 [0028] Thus, the heat treatment apparatus of the present invention is characterized in that repeated several cycles of heating and cooling. 実際の加熱時間を短くし、かつ、半導体膜に選択的に吸収される光をラ光源から照射することにより、 Shorten the actual heating time, and, by irradiating light which is selectively absorbed by the semiconductor film La source,
基板自体はそれ程加熱することなく、半導体膜のみを選択的に加熱することが可能となる。 Without the substrate itself to much heat, it is possible to selectively heat only the semiconductor films. 図8で示すようなパルス光は半導体膜を加熱し、その熱が基板側に伝搬する前に加熱を止め、かつ、冷媒で周囲から冷やすことにより、基板の温度はさほど上昇しない。 Pulsed light as shown in FIG. 8 heats the semiconductor film, the heating is stopped before the heat is propagated to the substrate side, and, by cooling from the surroundings by the refrigerant, the temperature of the substrate is not significantly increased. 従って、従来のR Therefore, the conventional R
TA装置で問題とされていた基板の変形を防ぐことが可能となる。 It becomes possible to prevent deformation of the substrate which has been a problem in TA device.

【0029】冷却室104は熱処理の済んだ被処理基板を一旦保持する部屋であり、基板ステージ123が備えられている。 The cooling chamber 104 is a chamber for temporarily holding a substrate to be processed after completion of the heat treatment, the substrate stage 123 is provided. また、シリンダー113から冷媒としてH In addition, H as the refrigerant from the cylinder 113
eが供給され、熱処理室と同様にサーキュレータ12 e is supplied, similarly to the heat treatment chamber circulator 12
4、精製器125により冷媒を循環させることが可能である。 4, it is possible to circulate the refrigerant through purifier 125.

【0030】表面処理室103では被処理基板の洗浄を行う。 [0030] In the surface treatment chamber 103 is cleaned of the substrate. また、被処理基板に形成された半導体膜の表面に金属元素を含む溶媒を塗布する処理を行う。 Further, it performs processing of applying a solvent containing a metal element on a surface of a semiconductor film formed on a substrate to be processed. ここで添加する金属元素は、例えば珪素の結晶化温度を低温化させることが可能なものであり、鉄(Fe)、ニッケル(N Metal element added here are those capable of low temperature such as the crystallization temperature of silicon, iron (Fe), nickel (N
i)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスニウム(O i), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (O
s)、イリジウム(Ir)、白金(Pt)、銅(C s), iridium (Ir), platinum (Pt), copper (C
u)、金(Au)から選ばれた一種または複数種の元素を用いる。 u), using the selected one or more elements of gold (Au).

【0031】この表面処理室103でおこなう処理の一例は、半導体膜の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成する。 [0031] An example of processing performed by this surface treatment chamber 103, as the surface treatment of the semiconductor film, a very thin oxide film is formed by an aqueous solution containing ozone, etching the oxide film with a mixed solution of hydrofluoric acid and hydrogen peroxide after forming a clean surface to form a very thin oxide film was treated again ozone-containing aqueous solution. その後、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層を形成するというものである。 Thereafter, those of forming a nickel-containing layer is applied by a spinner nickel acetate solution containing 10ppm of nickel by weight.

【0032】図2はロード室105、アンロード室10 [0032] FIG. 2 is a load chamber 105, an unload chamber 10
6の構成を説明する断面図である。 6 is a sectional view illustrating the configuration of. ロード室105及びアンロード室106には、被処理基板100を収納するカセット126が備えられ搬送手段109により搬出と搬入が行われる。 The load chamber 105 and the unload chamber 106, carry the out by the transfer means 109 cassette 126 is provided for accommodating a substrate to be processed 100 is performed. また、ここにはHEPAフィルターが備えられ、清浄な空気を送り出す送風機127が上方に設置され、搬送中の被処理基板に塵が付着しないように配慮がなされていることが好ましい。 Also, here provided with a HEPA filter, the blower 127 for feeding clean air is disposed above, it is preferable that consideration is made to dust the substrate to be processed being transported do not adhere.

【0033】図3は表面処理室103及び冷却室104 FIG. 3 is a surface treatment chamber 103 and the cooling chamber 104
の構成を示す断面図であり、搬送手段108が備えられた搬送室101の両側にゲート107b、107dを介してそれぞれ備えられている。 Configuration is a sectional view showing a, are provided respectively through gate 107 b, the 107d on opposite sides of the transfer chamber 101 to the transport means 108 provided. 表面処理室103には被処理基板を固定して回転させるスピナー121が備えられ、薬液を塗布するための分注器122が備えられている。 The surface treatment chamber 103 provided with a spinner 121 rotating by fixing the substrate to be processed, the dispenser 122 for applying chemicals is provided. 冷却室104は基板ステージ123が備えられ、冷媒の一例として、Heを供給するためのシリンジ113 The cooling chamber 104 is a substrate stage 123 is provided, as an example of a refrigerant, the syringe 113 for supplying He
と流量制御手段114が備えられている。 Flow control means 114 is provided with. また、冷媒を循環させるサーキュレーター124と精製器125が備えられている。 Further, circulator 124 and purifier 125 for circulating a coolant is provided.

【0034】図4は熱処理室102の詳細を説明する図である。 [0034] FIG. 4 is a diagram for explaining the details of the heat treatment chamber 102. 熱処理室102には石英で形成された反応室1 The reaction chamber 1 in the heat treatment chamber 102 formed of quartz
29があり、その外側に光源110が設けられている。 29 There are, the light source 110 is provided on the outside.
は反応室129内には、石英で形成された基板ホルダー112があり、被処理基板はこの基板ホルダー112上に設置される。 The reaction chamber 129, there is a substrate holder 112 formed of quartz, the substrate to be processed is placed on the substrate holder 112. このとき、温度分布を均一なものとするために被処理基板はピン上に乗せられる。 At this time, the target substrate is placed on a pin in order to make the temperature distribution uniform. また、光源1 The light source 1
10により加熱される温度をモニターする手段として、 As a means for monitoring the temperature heated by 10,
ここでは熱電対を用いた温度検出システム128を採用している。 This employs a thermal detection system 128 using a thermocouple. その詳細は図5に示され、好ましくは加熱する対象物と同一材料でなる部材130(ここでは珪素) Its details are shown in Figure 5, preferably the object and the member 130 made of the same material to heating (where silicon)
に熱電対131が当てられ光源110により加熱される温度を間接的に検出するようになっている。 And indirectly so as to detect the temperature that is heated by the thermocouple 131 is devoted source 110. この部材1 This member 1
30は固定台132により基板ステージ上に浮かして設置されている。 30 is installed floated on the substrate stage by the fixing table 132.

【0035】光源110は電源111により点灯と消灯の動作をする。 The light source 110 is an operation of turning on and off by the power supply 111. コンピュータ118はこの電源と流量制御手段115の動作を制御している。 Computer 118 controls the operation of the power supply and the flow control means 115.

【0036】反応室129に導入された冷媒はサーキュレーター116により循環させて動作させても良い。 The refrigerant introduced into the reaction chamber 129 may be operated to circulate the circulator 116. その循環経路には精製器117を設けて冷媒であるHeの純度を保つことも重要である。 It is also important to maintain the purity of the the circulation path is a refrigerant provided purifier 117 the He.

【0037】また、減圧下での熱処理を可能とするために排気手段としてターボ分子ポンプ119とドライポンプ120を設けている減圧下での熱処理においても、ランプ光が半導体膜に吸収される波長帯を用いることにより、半導体膜を加熱することが可能である。 Further, even in the heat treatment under reduced pressure is provided with the turbo-molecular pump 119 and a dry pump 120 as exhaust means for allowing a heat treatment under reduced pressure, the wavelength band lamp light is absorbed by the semiconductor film by using, it is possible to heat the semiconductor film. 減圧下での熱処理は酸素濃度が低減されることにより、半導体膜の表面の酸化が抑制され、その結果結晶化の促進やゲッタリング効率の向上に寄与することができる。 The heat treatment under reduced pressure of oxygen concentration is reduced, inhibited oxidation of the surface of the semiconductor film, it is possible to contribute to improvement of the results crystallization promotion and gettering efficiency.

【0038】被処理基板はゲート107cを介して接続された搬送室101から行われ、搬送手段108によって基板ステージ112に被処理基板がセットされる。 The substrate to be processed is carried out from the transport chamber 101 connected via the gate 107c, the target substrate is set to the substrate stage 112 by the conveying means 108.

【0039】このような構成の熱処理装置において、複数の熱処理室を設けたマルチタスク型の装置の構成を図6に示す。 [0039] In the heat treatment apparatus having such a configuration, showing the configuration of a multitasking apparatus in which a plurality of heat treatment chambers in Figure 6. 図6の装置では、第1搬送室150の周りに第1熱処理室151、第2熱処理室152、第3熱処理室153がゲート172d〜172fを介して接続されている。 In the apparatus of Figure 6, the first heat treatment chamber 151, the second heat treatment chamber 152, the third heat treatment chamber 153 are connected via a gate 172d~172f around the first transfer chamber 150. これらの熱処理室の構成は図4と同様である。 Construction of these heat treatment chamber is the same as FIG.
冷媒はシリンダー166から流量制御手段167を介して各熱処理室に導入する構成となっている。 The refrigerant has a configuration to be introduced into the heat treatment chamber via a flow rate control means 167 from the cylinder 166. 処理室内を減圧にするための排気手段はターボ分子ポンプ168a Exhaust means for the processing chamber to the vacuum turbomolecular pump 168a
〜168cとドライポンプ169a〜169cで構成されている。 It is composed of ~168c and dry pump 169A~169c. また、冷媒を循環させるためのサーキュレーター171a〜171cと、冷媒を精製するための精製器170a〜170cが備えられている。 Further, the circulator 171a~171c for circulating the refrigerant, the purifier 170a~170c for purifying refrigerant is provided. 図示していないが、光源の点滅と冷媒の供給などはコンピュータにより制御するものとする。 Although not shown, such as the supply of flashing and the refrigerant of the light source shall be controlled by a computer.

【0040】第2の搬送室154には搬送手段160が備えられ、第1の処理室150や表面処理室155、冷却室156への被処理基板の搬送を行う。 The conveying means 160 is provided in the second transfer chamber 154, the first processing chamber 150 and the surface treatment chamber 155, for transporting the target substrate to the cooling chamber 156. 表面処理室1 Surface treatment chamber 1
55にはスピナー164が備えられている。 Spinner 164 is provided to 55. また冷却室156には基板ステージ165が備えられている。 Also the cooling chamber 156 is provided with a substrate stage 165. ロード室157及びアンロード室158の構成は図2と同様であり、搬送手段161により被処理基板の移動を行う。 Configuration of load chamber 157 and the unload chamber 158 is similar to FIG. 2, to move the substrate to be processed by the transfer means 161.

【0041】以上、本発明を用いることにより、ガラス等の耐熱性の低い基板を用いた場合においても、短時間の熱処理で半導体膜に添加した不純物元素の活性化や、 The above, by using the present invention, in the case of using a substrate having low heat resistance such as glass also and activation of the impurity element added to the semiconductor film in a short time of heat treatment,
半導体膜のゲッタリング処理をする方法及びそのような熱処理を可能とすることができる。 It is possible to enable a method and such a heat treatment to the gettering process of the semiconductor film. そしてこのような熱処理は半導体装置の製造工程に組み入れることができる。 And such heat treatment may be incorporated into the manufacturing process of the semiconductor device. 本実施例において示す熱処理装置の構成は一例であり、ここで示す構成に限定されるものではない。 Construction of a heat treatment apparatus shown in this embodiment is just an example, not intended to be limited to the configuration shown here. 本発明の熱処理装置は、被処理基板を冷却する手段と、パルス状に光源からの光を照射して半導体膜を加熱させる構成に特徴があり、このような構成が満足されれば、その他の構成は特に限定されるものではない。 Heat treatment apparatus of the present invention, a means for cooling the substrate to be processed, is characterized in configuration for heating the semiconductor film is irradiated with light from a light source in a pulse form, if this structure is satisfied, other configuration is not limited in particular.

【0042】 [0042]

【実施例】[実施例1]図1〜6を用いて説明した本発明の熱処理装置を用いて、非晶質半導体膜を結晶化させる実施例を図9により説明する。 EXAMPLES Using the heat treatment apparatus of the present invention described in Example 1 FIGS. 1-6, an amorphous semiconductor film will be described below with reference to FIG examples to crystallize.

【0043】図9において、基板201はアルミノホウケイ酸ガラスまたはバリウムホウケイ酸ガラスなどによる透光性の基板である。 [0043] In FIG. 9, the substrate 201 is a transparent substrate such as by alumino borosilicate glass or barium borosilicate glass. 厚さは0.4〜1.1mmのものを用いると良い。 Thickness is preferably used as the 0.4 to 1.1 mm. この基板201上に非晶質珪素膜20 Amorphous silicon film 20 on the substrate 201
3をプラズマCVD法で形成する。 3 is formed by a plasma CVD method. また、基板201から非晶質珪素膜に熱処理などにより不純物元素が混入しないようにブロッキング層201を形成する。 Further, an impurity element such as by heat treatment from the substrate 201 to the amorphous silicon film to form a blocking layer 201 so as not to introduce. 通常は珪素を成分とする絶縁膜を用いて形成するが、本実施例では、SiH 4 、N 2 O、NH 3からプラズマCVD法で作製される第1酸化窒化珪素膜を50nm、SiH 4 、N 2 Is usually formed by using an insulating film containing silicon as a component, in this example, SiH 4, N 2 O, 50nm the first silicon oxynitride film manufactured from NH 3 by a plasma CVD method, SiH 4, N 2 O
からプラズマCVD法で作製される第2酸化窒化珪素膜を100nmの厚さに形成し、これらを積層させてブロッキング層201としている。 Plasma CVD method and the second silicon oxynitride film formed by formed to a thickness of 100 nm, and a blocking layer 201 by stacking them from.

【0044】非晶質珪素膜203上には、重量換算で1 [0044] on the amorphous silicon film 203, 1 in terms of weight
〜10ppm、好ましくは5ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層204 10 ppm, preferably by applying a nickel acetate solution containing 5ppm of nickel by a spinner nickel-containing layer 204
を形成する。 To form. この場合、当該溶液の馴染みをよくするために、非晶質珪素膜204の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておくと良い。 In this case, in order to improve the conformability of the solution, as a surface treatment of the amorphous silicon film 204, to form a very thin oxide film in an aqueous solution containing ozone, a mixture of the oxide film hydrofluoric acid and hydrogen peroxide in after an etching to clean the surface, it is advisable to form a very thin oxide film was treated again ozone-containing aqueous solution. シリコンの表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。 Since the original surface of the silicon hydrophobic, it is possible to uniformly apply the nickel acetate solution by forming such an oxide film.

【0045】次に、実施形態で説明した構成の熱処理装置を用いて、PPTAにより非晶質珪素膜を結晶化させる。 Next, using a heat treatment apparatus having the configuration described in the embodiment, to crystallize the amorphous silicon film by PPTA. 処理質室内に基板を搬入した後、排気手段により0.1〜0.0001Pa程度まで真空排気を行う。 After the substrate is carried into the processing quality chamber, and vacuum evacuation to about 0.1~0.0001Pa by exhaust means. その後、冷媒としてHeを導入する。 Then introduced He as refrigerant. Heを導入した後の圧力は1〜1000Pa程度とする。 Pressure after the introduction of the He is about 1~1000Pa. その後、図8で説明したようにパルス光を複数回照射して結晶化を行う。 Thereafter, a plurality of times irradiating the crystallizing pulse light as described in FIG. パルス光は片面または両面から照射すれば良く、数回のパルス光の照射で非晶質珪素膜を結晶化させることができる。 Pulse light may be irradiated from one side or both sides, the amorphous silicon film by irradiation of several times of the pulse light can be crystallized.

【0046】勿論、結晶化は冷媒としてHeを大気圧の圧力まで充填した状態で行っても可能である。 [0046] Of course, the crystallization can be also carried out in a state filled with He as refrigerant to a pressure of atmospheric pressure. しかし、 But,
プラズマCVD法で作製された非晶質珪素膜は膜中に水素が10〜30原子%程度残留しており、この水素を加熱により脱離させてから結晶化を行うことが通常行われる。 Is fabricated amorphous silicon film by plasma CVD has residual hydrogen is about 10 to 30 atom% in the film, it is common practice to perform crystallization from desorbed by heating the hydrogen. 残留する水素は触媒と反応して珪素の結晶化を阻害する要因となるので、結晶化に当たっては可能な限り水素を放出させておくことが望ましい。 Since hydrogen residual becomes a factor of inhibiting the crystallization of silicon reacts with the catalyst, it is desirable to release the hydrogen as possible when crystallization. そのために、減圧下で結晶化を行うと良い。 Therefore, it is preferable to crystallize under reduced pressure.

【0047】こうして、実質的には数秒〜数十秒の加熱時間で非晶質珪素膜を結晶化することができる。 [0047] Thus, in effect it is possible to crystallize the amorphous silicon film by heating time of several seconds to several tens of seconds.

【0048】[実施例2]本実施例は実施例1で得られる結晶質半導体膜を用いてTFTを作製方法の一例について説明する。 [0048] will be described an example of a method for manufacturing a TFT with Example 2 crystalline semiconductor film present embodiment obtained in Example 1. まず、図10(A)において、アルミノホウケイ酸ガラスまたはバリウムホウケイ酸ガラスなどによる透光性の基板301上に島状に分離された結晶質半導体膜303、304を形成する。 First, in FIG. 10 (A), the forming the aluminosilicate crystalline semiconductor film 303 and 304, etc. on the transparent substrate 301 by borosilicate glass or barium borosilicate glass is separated in an island shape. また、基板301と半導体膜との間には、窒化シリコン、酸化シリコン、窒化酸化シリコンから選ばれた一つまたは複数種を組み合わせた第1絶縁膜302を50〜200nmの厚さで形成する。 Between the substrate 301 and the semiconductor film is formed of silicon nitride, silicon oxide, a first insulating film 302 which is a combination of one or more kinds selected from silicon nitride oxide in a thickness of 50 to 200 nm.

【0049】第1絶縁膜302の一例として、プラズマCVD法でSiH 4とN 2 Oを用い酸化窒化シリコン膜を50〜200nmの厚さに形成する。 [0049] As an example of the first insulating film 302, a silicon oxynitride film using SiH 4 and N 2 O by plasma CVD to a thickness of 50 to 200 nm. その他の形態として、プラズマCVD法でSiH 4とNH 3とN 2 Oから作製される酸化窒化シリコン膜を50nm、SiH 4とN 2 Other forms, the plasma CVD method with SiH 4, NH 3 and N 2 O 50 nm silicon oxynitride film manufactured from, SiH 4 and N 2 O
から作製される酸化窒化シリコン膜を100nm積層させた2層構造や、或いは、窒化シリコン膜とTEOS(Te 2-layer structure in which a silicon oxynitride film formed was 100nm stacked from, or silicon nitride film and TEOS (Te
traethyl Ortho Silicate)を用いて作製される酸化シリコン膜を積層させた2層構造としても良い。 traethyl Ortho Silicate) or a two-layer structure formed by laminating a silicon oxide film formed by using the.

【0050】そして、第2絶縁膜305を80nmの厚さで形成する。 [0050] Then, a second insulating film 305 with a thickness of 80 nm. 第2絶縁膜305はゲート絶縁膜として利用するものであり、プラズマCVD法またはスパッタ法を用いて形成する。 The second insulating film 305 is intended to be used as the gate insulating film is formed by plasma CVD or sputtering. 第2絶縁膜305として、SiH 4 As the second insulating film 305, SiH 4
とN 2 OにO 2を添加させて作製する酸化窒化シリコン膜は膜中の固定電荷密度を低減させることが可能となり、 And N 2 O in the silicon oxide nitride film prepared by addition of O 2 becomes possible to reduce the fixed charge density in the film,
ゲート絶縁膜として好ましい材料である。 The preferred material for the gate insulating film. 勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜や酸化タンタル膜などの絶縁膜を単層または積層構造として用いても良い。 Of course, the gate insulating film is not limited to such a silicon oxynitride film may be an insulating film such as a silicon oxide film or a tantalum oxide film as a single layer or a laminate structure.

【0051】その後、図10(B)に示すように、第2 [0051] Thereafter, as shown in FIG. 10 (B), the second
絶縁膜305上にゲート電極を形成するための第1導電膜と第2導電膜とを形成する。 Forming a first conductive film and the second conductive film for forming the gate electrode over the insulating film 305. 第1導電膜は窒化タンタルであり、第2導電膜はタングステンを用いて形成する。 The first conductive film is tantalum nitride, the second conductive film is formed using tungsten. この導電膜はゲート電極を形成する為のものであり、それぞれの厚さは30nm及び300nmとする。 The conductive film is intended for forming the gate electrode, each of the thickness and 30nm and 300 nm.

【0052】その後、光露光工程により、ゲート電極を形成するためのレジストパターン308を形成する。 [0052] Then, the light exposure process, a resist pattern 308 for forming the gate electrode. このレジストパターンを用いて第1のエッチング処理を行う。 A first etching process using the resist pattern. エッチング方法に限定はないが、好適にはICP Not limited to the etching method, but preferably the ICP
(Inductively Coupled Plasma:誘導結合型プラズマ) (Inductively Coupled Plasma: inductively coupled plasma)
エッチング法を用いる。 An etching method used. タングステン及び窒化タンタルのエッチング用ガスとしてCF 4とCl 2を用い、0.5 Using CF 4 and Cl 2 as etching gas tungsten and tantalum nitride, 0.5
〜2Pa、好ましくは1Paの圧力でコイル型の電極に50 ~2Pa, 50 preferably to a coiled electrode at a pressure of 1Pa
0WのRF(13.56MHz)電力を投入してプラズマを生成して行う。 Was charged RF (13.56 MHz) power of 0W performed to generate plasma. この時、基板側(試料ステージ)にも100WのRF(13.56MHz)電力を投入して、実質的に負の自己バイアス電圧を印加する。 At this time, also to the substrate side (sample stage) by introducing a RF (13.56 MHz) power of 100W, to apply a substantially negative self-bias voltage. CF 4とCl 2 CF 4 and Cl 2
を混合した場合にはタングステン、窒化タンタルをそれぞれ同程度の速度でエッチングすることができる。 It can be etched tungsten, tantalum nitride at each comparable rate when mixed.

【0053】上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。 [0053] In the above etching conditions, the shape of the mask by a resist, the ends by the effect of the bias voltage applied to the substrate side may be tapered. テーパー部の角度は15〜45°となるようにする。 The angle of the tapered portion is made to be 15 to 45 °. また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。 Further, in order to perform etching without any residue on the gate insulating film, the etching time is prolonged by a rate of about 10 to 20%. W膜に対する酸化窒化シリコン膜の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理により第2の絶縁層が露出した面は20〜4 The selectivity of a silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface on which the second insulating layer exposed by overetching process 20-4
0nm程度エッチングされる。 It is 0nm about etching. こうして、第1のエッチング処理により窒化タンタルとタングステンから成る第1 Thus, the tantalum nitride and tungsten by the first etching treatment 1
形状電極306、307を形成することができる。 It is possible to form the shape electrodes 306 and 307.

【0054】そして、第1のドーピング処理を行いn型の不純物(ドナー)を半導体膜にドーピングする。 [0054] Then, doped n-type impurity (donor) to the semiconductor film a first doping process. その方法に限定はないが、好ましくは、イオンドープ法またはイオン注入法で行う。 Although not limited to the method is preferably carried out by ion doping or ion implantation. イオンドープ法の条件はドーズ量を1×10 13 〜5×10 14 /cm 2として行う。 The condition of the ion doping method is performed and the dose amount of 1 × 10 13 ~5 × 10 14 / cm 2. n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いる。 Elements belonging to Group 15 as an impurity element imparting n-type, typically, phosphorus (P) or arsenic (As). この場合、 in this case,
第1形状電極306、307はドーピングする元素に対してマスクとなり、加速電圧を適宣調節(例えば、20 First shape electrode 306 and 307 serve as masks against the element to be doped, an accelerating voltage Tekisen adjusted (e.g., 20
〜60keV)して、第2絶縁膜を通過した不純物元素により第1不純物領域309、310を形成する。 ~60KeV) to form a first impurity region 309 by the impurity element which has passed through the second insulating film. 第1の不純物領域309、310おけるリン(P)濃度は1× Phosphorus (P) concentration definitive first impurity regions 309 and 310 1 ×
10 20 〜1×10 21 /cm 3の範囲となるようにする。 To be 10 20-1 range of × 10 21 / cm 3.

【0055】続いて、図10(C)に示すように第2のエッチング処理を行う。 [0055] Subsequently, a second etching process is performed as shown in FIG. 10 (C). エッチングはICPエッチング法を用い、エッチングガスにCF 4とCl 2とO 2を混合して、1Paの圧力でコイル型の電極に500WのRF電力(13.56MHz)を供給してプラズマを生成する。 Etching using ICP etching method, a mixture of CF 4, Cl 2 and O 2 as etching gas, by supplying RF power of 500W to a coiled electrode (13.56 MHz) at a pressure of 1Pa to generate plasma . 基板側(試料ステージ)には50WのRF(13.56MH RF to the substrate side (sample stage) of 50 W (13.56MH
z)電力を投入し、第1のエッチング処理に比べ低い自己バイアス電圧を印加する。 z) power of 20 to apply a low self bias voltage as compared with the first etching process. このような条件によりタングステン膜を異方性エッチングし、第1の導電層である窒化タンタル膜を残存させるようにする。 Such a tungsten film is anisotropically etched by conditions, so as to leave the first tantalum nitride film is a conductive layer. こうして、第1のエッチング処理により窒化タンタルとタングステンから成る第2形状電極311、312を形成する。 Thus, to form a second shape electrode 311 and 312 made of tantalum nitride and tungsten by the first etching process. 第2 The second
絶縁膜はこのエッチング処理により窒化タンタルで覆われていない部分が10〜30nm程度エッチングされ薄くなる。 Insulating film is a portion not covered with the tantalum nitride by the etching process becomes thinner by 10~30nm about etching.

【0056】第2のドーピング処理におけるドーズ量は第1のドーピング処理よりも少なくし、かつ高加速電圧の条件でn型不純物(ドナー)をドーピングする。 [0056] dose in the second doping process is less than the first doping process, and is doped with an n-type impurity (donor) in the conditions of high acceleration voltage. 例えば、加速電圧を70〜120keVとし、1×10 13 /cm 2 For example, the acceleration voltage is set 70~120keV, 1 × 10 13 / cm 2
のドーズ量で行い、第1の不純物領域の内側に第2の不純物領域を形成する。 Performed in dose to form second impurity regions inside the first impurity region. ドーピングは露出した窒化タンタルを通過させ、その下側の半導体膜に不純物元素を添加する。 Doping passed through a tantalum nitride exposed, an impurity element is added to the semiconductor film thereunder. こうして、窒化タンタルと重なる第2不純物領域313、314を形成する。 Thus, to form a second impurity region 313 and 314 overlapping with the tantalum nitride. この不純物領域は、窒化タンタルの膜厚によって変化するが、そのピーク濃度は1 The impurity regions will vary depending on the thickness of tantalum nitride, the peak concentration is 1
×10 17 〜1×10 19 /cm 3の範囲で変化する。 It varies from × 10 17 ~1 × 10 19 / cm 3. この領域のn型不純物の深さ分布は一様ではなくある分布をもって形成される。 Depth distribution of the n-type impurity in this region are formed with a certain distribution not uniform.

【0057】そして図10(D)に示すようにレジストによるマスク315を形成し、半導体膜303、304 [0057] Then a mask 315 of a resist as shown in FIG. 10 (D), the semiconductor film 303 and 304
にp型不純物(アクセプタ)をドーピングする。 It is doped with p-type impurity (acceptor) to. 典型的にはボロン(B)を用いる。 Typically, boron (B). 第1のp型不純物添加領域316、317の不純物濃度は2×10 20 〜2×10 21 First impurity concentration of the p-type impurity doped region 316 and 317 2 × 10 20 ~2 × 10 21
/cm 3となるようにし、含有するリン濃度の1.5〜3倍のボロンを添加して導電型をp型になっている。 / cm 3 and is so composed, has a conductivity type to p-type by adding 1.5 to 3 times the boron concentration of phosphorus-containing.

【0058】その後、図11に示すように、酸化窒化シリコン膜から成る保護絶縁膜318をプラズマCVD法で50nmの厚さに形成する。 Thereafter, as shown in FIG. 11, a protective insulating film 318 made of silicon oxynitride film to a thickness of 50nm by plasma CVD. そして、添加した不純物を活性化する熱処理を行う。 Then, heat treatment is performed for activating the added impurity. この熱処理は実施形態において説明する熱処理装置を用い、PPTAにより活性化を行う。 The heat treatment using the heat treatment apparatus described in the embodiment, the activation by PPTA. パルス光はタングステンハロゲンランプ319を光源として基板の片面または両面から照射する。 Pulsed light is irradiated from one side or both sides of a substrate to a tungsten halogen lamp 319 as a light source. この熱処理においてもタングステンハロゲンランプ319の点滅に同期してHeの流量を増減させ、半導体膜が選択的に加熱されるようにする。 In synchronization with the flashing of the tungsten halogen lamp 319 to increase or decrease the flow rate of He in this heat treatment, so that the semiconductor film is selectively heated.

【0059】この熱処理によって、不純物が活性化すると共に、第2形状の電極と重なる半導体膜の領域、即ちチャネル形成領域から結晶化に用いた触媒元素を燐とボロンが添加された不純物領域にゲッタリングすることができる。 [0059] Getter This heat treatment, the impurities are activated, a region of the semiconductor film which overlaps with the second shape of the electrode, i.e., the impurity region the catalytic element used from the channel forming region in the crystallization phosphorus and boron is added it is possible to ring. ここでは、ボロンが添加された領域にはイオンドーピング時に同時に水素が取り込まれ、その水素がこの加熱処理により再放出することにより一時的にダングリングボンドが多量に生成され、それがゲッタリングサイトとして作用するものと考えられる。 Here, the boron is added region is populated with hydrogen at the same time the ion doping, the hydrogen temporarily dangling bonds by re released by the heat treatment is produced in large quantities, as it gettering site It believed to act. また、減圧にすることにより、半導体膜にかかる力が軽減されるので、 Moreover, by reducing the pressure, the force applied to the semiconductor film is reduced,
歪みが緩和されゲッタリングサイトに触媒元素が偏析しやすくなる。 Distortion catalytic element is likely to be segregated in the gettering site is relaxed.

【0060】水素化処理はTFTの特性を向上させるために必要な処理であり、水素雰囲気中で加熱処理をする方法やプラズマ処理をする方法で行うことができる。 [0060] Hydrotreating is a necessary process to improve the characteristics of the TFT, it is possible to perform a method of a method or a plasma treatment to a heat treatment in a hydrogen atmosphere. その他にも、図12で示すように、窒化シリコン膜320 Besides, as shown in Figure 12, the silicon nitride film 320
を50〜100nmの厚さに形成し、350〜500℃の加熱処理を行うことで窒化シリコン膜320中の水素が放出される。 Was formed to a thickness of 50 to 100 nm, the hydrogen in the silicon nitride film 320 by heat treatment of 350 to 500 ° C. is released. この水素を半導体膜に拡散させることで水素化し、欠陥を補償することができる。 The hydrogenation was hydrogenated by diffusing into the semiconductor film, it is possible to compensate for the defect.

【0061】層間絶縁膜321は、ポリイミドまたはアクリルなどの有機絶縁物材料で形成し表面を平坦化する。 [0061] interlayer insulating film 321, to flatten the surface to form an organic insulating material such as polyimide or acrylic. 勿論、プラズマCVD法でTEOSを用いて形成される酸化シリコンを適用しても良い。 Of course, may be applied silicon oxide is formed using TEOS by a plasma CVD method.

【0062】次いで、層間絶縁膜321の表面から各半導体膜の不純物領域に達するコンタクトホールを形成し、Al、Ti、Taなどを用いて配線を形成する。 [0062] Next, a contact hole is formed from the surface of the interlayer insulating film 321 to reach the impurity regions of the semiconductor film to form a wiring with Al, Ti, Ta and the like. 図12において322〜323はソース線またはドレイン電極となる。 322-323 is the source line or the drain electrode 12. こうしてnチャネル型TFTとpチャネル型TFTを形成することがでぃる。 Dill is thus possible to form the n-channel TFT and a p-channel TFT. ここではそれぞれのTFTを単体として示しているが、これらのTFTを使ってCMOS回路やNMOS回路、PMOS回路を形成することができる。 Is shown here each TFT as a single, CMOS circuits or NMOS circuits using these TFT, it is possible to form a PMOS circuit.

【0063】[実施例3]図13は、実施例2の工程により、同一基板上にpチャネル型TFT403、nチャネル型TFT404から成る駆動回路401と、nチャネル型TFT405から成る画素部402が形成された構成を示している。 [0063] [Embodiment 3] Figure 13 by the steps of Example 2, a drive circuit 401 comprising a p-channel type TFT 403, n-channel type TFT404 on the same substrate, a pixel portion 402 composed of n-channel type TFT405 is formed It shows the configuration. nチャネル型TFT405はマルチゲート構造を有しているが、作製工程は同様にして行われる。 While n-channel type TFT405 has a multi-gate structure, a manufacturing process is carried out in the same manner. また、画素部402には半導体膜414、第2絶縁膜、ゲート電極と同じ工程で作られる容量電極409からなる保持容量が形成されている。 Further, the pixel portion 402 is a semiconductor film 414, the second insulating film, a storage capacitor comprising a capacitor electrode 409, made by the same process as the gate electrode is formed. 412は画素電極であり、410はデータ線408と半導体膜413の不純物領域とを接続する接続電極である。 412 is a pixel electrode, 410 is a connection electrode for connecting the impurity region of the data line 408 and the semiconductor film 413. また、411はゲート線であり、図中には示されていないが、ゲート電極として機能する第3形状電極407と接続している。 Further, 411 denotes a gate line, although not shown in the figure, is connected to the third-shaped electrode 407 which functions as a gate electrode. この第3形状電極407は、第2形状電極の窒化タンタルをエッチングすることにより形成されるものである。 The third shape electrode 407 is intended to be formed by etching the tantalum nitride of the second shape electrode.

【0064】駆動回路401のpチャネル型TFT40 [0064] p-channel type driving circuit 401 TFT 40
3、nチャネル型TFT404を用いてシフトレジスタ、レベルシフタ、ラッチ、バッファ回路など様々な機能回路を形成することができる。 3, the shift register by using the n-channel type TFT 404, a level shifter, a latch, it is possible to form various functional circuits such as buffer circuits. また、図13で示すB Also, B shown in FIG. 13
−B'間の断面構造は、図14で示す画素の上面図において示すB−B'線に対応している。 -B 'sectional structure between the, B-B shown in the top view of the pixel shown in FIG 14' corresponds to the line.

【0065】このような基板から液晶表示装置やエレクトロルミネッセンス素子(EL素子)で画素部を形成する発光装置を形成することができる。 [0065] it is possible to form a light emitting device for forming a pixel portion in a liquid crystal display device or an electroluminescence element from such substrate (EL device). 図15はTFTによって駆動回路と画素部が形成されている基板の外観図である。 Figure 15 is an external view of a substrate drive circuit and the pixel portion are formed by TFT. 基板501上には画素部506、駆動回路50 Pixel portion 506 on the substrate 501, a driving circuit 50
4、505が形成されている。 4,505 is formed. また、基板の一方の端部には入力端子502が形成され、各駆動回路に接続する配線503が引き回されている。 Further, the one end of the substrate is input terminal 502 is formed, a wiring 503 for connecting to the drive circuit is routed.

【0066】[実施例4]このような表示装置の量産は、 [0066] [Example 4] production of such a display device,
その生産性を向上させるために大面積の基板(これをマザーガラスという)に複数個の表示装置を作り込み、最終工程で分断するという手法が用いられている。 Of building a plurality of display devices to a substrate having a large area (called the mother glass) in order to improve the productivity, methods are used that divide in the final step. ガラス基板のサイズは300mm×400mm程度のものから60 The size of the glass substrate from those of the order of 300 mm × 400 mm 60
0mm×720mmやそれ以上のものまで様々である。 It varies up to 0mm × 720mm or more. 通常このようなガラス基板の厚さは0.4〜1.1mmのものが採用されるが、軽量化の為に0.4〜0.7mm程度のものが好んで用いられている。 Normally the thickness of such a glass substrate is employed as a 0.4 to 1.1 mm, are used prefer those about 0.4~0.7mm for weight reduction.

【0067】このようなガラス基板は、図4で示すようにピン上に水平に設置すると、自重で撓んでしまうので取り扱いに注意が必要である。 [0067] Such a glass substrate, when placed horizontally on a pin as shown in Figure 4, it is necessary to pay attention to the handling so will deflect under its own weight. 図16はこのような問題を解決する熱処理装置の構成を説明する図である。 Figure 16 is a diagram showing a configuration of a heat treatment apparatus for solving such a problem. ガラス基板601は一方の端面を治具603で固定しほぼ垂直に持ち上げることにより撓みの影響をなくすことができる。 Glass substrate 601 can eliminate the influence of deflection by lifting fixed substantially vertically one end face in the jig 603. 光源602は基板に対してほぼ平行に位置するように配列させる。 Light source 602 is arranged to be positioned substantially parallel to the substrate.

【0068】ここでは、基板と光源の配置について示したが、熱処理装置のその他の構成は同様なものとする。 [0068] Here is shown the arrangement of the substrate and the light source, other configurations of the heat treatment apparatus are similar to those.
こうのような本実施例の構成により、大面積のガラス基板の熱処理を容易に行うことができる。 The structure of this embodiment such as this, the heat treatment of large-area glass substrate can be easily performed.

【0069】 [0069]

【発明の効果】以上説明したように、本発明の熱処理装置により、短時間で非晶質半導体膜の結晶化や、半導体膜に添加した不純物元素の活性化や電極の接触抵抗の改善などを目的とした熱処理をすることができる。 As described above, according to the present invention, the heat treatment apparatus of the present invention, the crystallization and in a short time the amorphous semiconductor film, the contact resistance of activated and electrodes impurity element added to the semiconductor film improves the like it is possible to heat treatment for the purpose.

【0070】また、光源の1回当たりの点灯時間は0. [0070] In addition, the lighting time per one light source is 0.
1〜60秒、好ましくは0.1〜20秒として、該光源からの光を複数回照射し、半導体基板の最高温度の保持時間を0.5〜5秒であるようにすると共に、光源の点滅に伴って、冷媒の供給量を増減させることで、耐熱性の低いガラス基板を用いても熱処理効果を高め、半導体基板に形成された耐熱性の低い層のダメージを防ぐことができる。 1 to 60 seconds, preferably as 0.1 to 20 seconds, the light from the light source is irradiated a plurality of times, the maximum temperature holding time in the semiconductor substrate as well as to from 0.5 to 5 seconds, the light source with the flashing, by increasing and decreasing the supply amount of the refrigerant, even enhance the heat treatment effect using lower glass substrate having heat resistance, it is possible to prevent damage low heat resistance which is formed on a semiconductor substrate layer.

【0071】また、上記熱処理を減圧下で行うことにより、雰囲気中の酸素濃度が低減され、半導体膜の表面の酸化が抑制されて不純物の活性化を促進し、再現性の高い熱処理を行うことができる。 [0071] Further, by performing the heat treatment under reduced pressure, the oxygen concentration in the atmosphere is reduced, oxidation is suppressed to promote the activation of impurities on the surface of the semiconductor film, by performing highly reproducible heat treatment can.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本実施形態のTFTの断面図。 Figure 1 is a cross-sectional view of a TFT according to the present invention.

【図2】 本発明の熱処理装置の構成を説明する図。 Diagram illustrating the configuration of a heat treatment apparatus of the invention; FIG.

【図3】 本発明の熱処理装置の構成を説明する図。 Diagram illustrating the configuration of a heat treatment apparatus of the present invention; FIG.

【図4】 本発明の熱処理装置の構成を説明する図。 Diagram illustrating the configuration of a heat treatment apparatus of the present invention; FIG.

【図5】 半導体基板の近傍に設けられる温度検出手段の構成を説明する図。 Figure 5 illustrates a configuration of a temperature detecting means provided in the vicinity of the semiconductor substrate.

【図6】 本発明によるマルチタスク型の熱処理装置の構成を説明する図。 Diagram illustrating the configuration of multitasking type heat treatment apparatus according to the present invention; FIG.

【図7】 本発明の熱処理装置の概念を説明する図。 7 is a diagram illustrating the concept of the heat treatment apparatus of the present invention.

【図8】 光源の点滅と半導体基板の温度変化および冷媒の供給方法を説明する図。 8 is a diagram illustrating a method of supplying temperature changes and the refrigerant flashes and the semiconductor substrate of the light source.

【図9】 本発明の熱処理装置による半導体膜の熱処理方法を説明する図。 9 illustrates a method for heat treating a semiconductor film by the heat treatment apparatus of the present invention.

【図10】 半導体装置の作製工程を説明する図。 Illustrate a manufacturing process of Figure 10. The semiconductor device.

【図11】 半導体装置の作製工程を説明する図。 11 is a diagram illustrating a manufacturing process of a semiconductor device.

【図12】 半導体装置の作製工程を説明する図。 Illustrate a manufacturing process of FIG. 12 semiconductor device.

【図13】 駆動回路、画素部を同一基板上に形成したアクティブマトリクス基板の構成を説明する図。 [13] driving circuit, diagram for explaining the structure of an active matrix substrate formed with the pixel portion on the same substrate.

【図14】 画素部の構成を説明する図。 Figure 14 illustrates a structure of a pixel portion.

【図15】 アクティブマトリクス基板の外観を説明する図。 FIG. 15 is a diagram to explain the appearance of an active matrix substrate.

【図16】 ガラス基板を縦型に設置して熱処理する形態を説明する図。 Figure 16 illustrates a form of heat treatment by installing a glass substrate in a vertical.

【図17】 ハロゲンランプなどを光源とし、該光源をパルス状に点滅させるのに適した制御回路の一例を示す図。 [17] a halogen lamp as a light source, shows an example of a control circuit suitable to flash the light source in pulses.

フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) H01L 29/78 627G Fターム(参考) 3K058 AA02 AA42 BA19 CA12 CA23 CA46 CA69 CA70 CB02 CE17 DA02 5F052 AA25 DB03 FA06 5F110 AA16 AA30 BB02 BB04 CC02 DD02 DD13 DD14 DD15 DD17 EE01 EE04 EE14 EE23 FF01 FF02 FF03 FF04 FF09 FF28 FF30 GG02 GG13 GG45 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HM15 NN02 NN23 NN27 NN35 PP02 PP34 PP35 QQ11 QQ19 QQ23 QQ24 QQ25 QQ28 Of the front page Continued (51) Int.Cl. 7 identification mark FI theme Court Bu (Reference) H01L 29/78 627G F-term (reference) 3K058 AA02 AA42 BA19 CA12 CA23 CA46 CA69 CA70 CB02 CE17 DA02 5F052 AA25 DB03 FA06 5F110 AA16 AA30 BB02 BB04 CC02 DD02 DD13 DD14 DD15 DD17 EE01 EE04 EE14 EE23 FF01 FF02 FF03 FF04 FF09 FF28 FF30 GG02 GG13 GG45 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HM15 NN02 NN23 NN27 NN35 PP02 PP34 PP35 QQ11 QQ19 QQ23 QQ24 QQ25 QQ28

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】石英で形成された処理室と、前記処理室内を減圧にする排気手段と、前記処理室に冷媒を供給する手段と、前記処理室内の冷媒を排気する手段と、前記処理室内の基板上に形成された半導体膜を加熱するための光源と、前記光源をパルス状に点滅させる手段とを備えていることを特徴とする熱処理装置。 And 1. A process chamber, which is formed of quartz, and exhaust means for the processing chamber to a vacuum, means for supplying refrigerant to said processing chamber, and means for exhausting the refrigerant in the processing chamber, the processing chamber a light source for heating the semiconductor film formed on a substrate of the heat treatment apparatus characterized by comprising a means for flashing said light source in pulses.
  2. 【請求項2】石英で形成された処理室と、前記処理室内を減圧にする排気手段と、前記処理室に冷媒を供給する手段と、前記冷媒の供給量を増減する手段と、前記処理室内の冷媒を排気する手段と、前記処理室内の基板上に形成された半導体膜を加熱するための光源と、前記光源をパルス状に点滅させる手段とを備えていることを特徴とする熱処理装置。 2. A treatment chamber is formed of quartz, and exhaust means for the processing chamber to a vacuum, it means for supplying refrigerant to said processing chamber, and means for increasing or decreasing the supply amount of the refrigerant, the processing chamber means for evacuating the refrigerant, and a light source for heating the semiconductor film formed on a substrate in the processing chamber, a heat treatment apparatus characterized in that it comprises a means for flashing said light source in pulses.
  3. 【請求項3】石英で形成された処理室と、前記処理室内を減圧にする排気手段と、前記処理室に冷媒を供給する手段と、前記冷媒の供給量を増減する手段と、前記冷媒を循環させる手段と、前記処理室内の冷媒を排気する手段と、前記処理室内の基板上に形成された半導体膜を加熱するための光源と、前記光源をパルス状に点滅させる手段とを備えていることを特徴とする熱処理装置。 3. A treatment chamber is formed of quartz, and exhaust means for the processing chamber to a vacuum, it means for supplying refrigerant to said processing chamber, and means for increasing or decreasing the supply amount of the refrigerant, the refrigerant includes a means for circulating, means for exhausting the refrigerant in the processing chamber, a light source for heating the semiconductor film formed on a substrate in the processing chamber, and means for flashing said light source in pulses heat treatment apparatus, characterized in that.
  4. 【請求項4】石英で形成された複数の処理室と、前記処理室に半導体基板を搬送する手段と、前記処理室内を減圧にする排気手段と、前記処理室に冷媒を供給する手段と、前記処理室内の冷媒を排気する手段と、前記処理室内の基板上に形成された半導体膜を加熱するための光源と、前記光源をパルス状に点滅させる手段とを備えていることを特徴とする熱処理装置。 4. A plurality formed of quartz process chamber, and means for conveying the semiconductor substrate into the processing chamber, and exhaust means for the processing chamber to a vacuum, it means for supplying refrigerant to said processing chamber, characterized in that it comprises means for exhausting the refrigerant in the processing chamber, a light source for heating the semiconductor film formed on a substrate in the processing chamber, and means for flashing said light source in pulses heat treatment apparatus.
  5. 【請求項5】請求項1乃至請求項4のいずれか一において、前記冷媒は、窒素、ヘリウム、アルゴン、クリプトン、キセノンから選ばれた一つであることを特徴とする熱処理装置。 5. A any one of claims 1 to 4, wherein the refrigerant is a heat treatment apparatus, wherein nitrogen, helium, argon, krypton, that is one selected from xenon.
  6. 【請求項6】請求項1乃至請求項4のいずれか一において、前記光源はハロゲンランプ、メタルハライドランプ、高圧水銀ランプ、高圧ナトリウムランプ、キセノンランプから選ばれた一つであることを特徴とする熱処理装置。 6. A any one of claims 1 to 4, wherein the light source is characterized in that a halogen lamp, a metal halide lamp, high pressure mercury lamp, high pressure sodium lamp, which is one selected from a xenon lamp heat treatment apparatus.
JP2000370783A 2000-12-05 2000-12-05 Heat treating system Withdrawn JP2002176001A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000370783A JP2002176001A (en) 2000-12-05 2000-12-05 Heat treating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000370783A JP2002176001A (en) 2000-12-05 2000-12-05 Heat treating system

Publications (2)

Publication Number Publication Date
JP2002176001A true JP2002176001A (en) 2002-06-21
JP2002176001A5 JP2002176001A5 (en) 2008-01-24

Family

ID=18840609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000370783A Withdrawn JP2002176001A (en) 2000-12-05 2000-12-05 Heat treating system

Country Status (1)

Country Link
JP (1) JP2002176001A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073953A (en) * 2005-09-06 2007-03-22 Tera Semicon Corp Method of fabricating polycrystalline silicon film and device for fabricating the same
US7575985B2 (en) 2000-12-05 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5938584A (en) * 1982-08-30 1984-03-02 Ushio Electric Inc Method of operating irradiating heating furnace
JPS6229131A (en) * 1985-07-31 1987-02-07 Hitachi Ltd Thin film formation
JPS63200526A (en) 1987-02-17 1988-08-18 Shinetsu Sekiei Kk Reaction tube for reduced pressure thermal treatment device
JPH05198507A (en) * 1991-09-21 1993-08-06 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor
JPH06268242A (en) 1993-03-17 1994-09-22 Matsushita Electric Ind Co Ltd Manufacture of silicon substrate and crystalline silicon solar cell
JPH0729839A (en) * 1993-07-15 1995-01-31 Sony Corp Heat treatment furnace and heat treatment method employing it
JPH07169974A (en) 1993-09-20 1995-07-04 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JPH0851076A (en) 1994-05-30 1996-02-20 Sanyo Electric Co Ltd Semiconductor device, manufacture thereof, thin film transistor, manufacture thereof, and display device
JPH08264472A (en) * 1995-03-24 1996-10-11 Hitachi Ltd Method and apparatus for fabricating semiconductor device
JPH08330602A (en) 1995-03-27 1996-12-13 Semiconductor Energy Lab Co Ltd Manufacture of semicondutor device
JPH0951100A (en) * 1995-08-04 1997-02-18 Sanyo Electric Co Ltd Manufacture of semiconductor device
JPH1070077A (en) * 1996-07-24 1998-03-10 Internatl Business Mach Corp <Ibm> Growth method of polycrystalline silicon by pulse type rapid thermal annealing
JPH1197706A (en) 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture of the same
WO2000031777A1 (en) * 1998-11-20 2000-06-02 Steag Rtp Systems, Inc. Fast heating and cooling apparatus for semiconductor wafers
JP2000260710A (en) 1999-03-11 2000-09-22 Seiko Epson Corp Manufacture of semiconductor device and annealing apparatus

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5938584A (en) * 1982-08-30 1984-03-02 Ushio Electric Inc Method of operating irradiating heating furnace
JPS6229131A (en) * 1985-07-31 1987-02-07 Hitachi Ltd Thin film formation
JPS63200526A (en) 1987-02-17 1988-08-18 Shinetsu Sekiei Kk Reaction tube for reduced pressure thermal treatment device
JPH05198507A (en) * 1991-09-21 1993-08-06 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor
JPH06268242A (en) 1993-03-17 1994-09-22 Matsushita Electric Ind Co Ltd Manufacture of silicon substrate and crystalline silicon solar cell
JPH0729839A (en) * 1993-07-15 1995-01-31 Sony Corp Heat treatment furnace and heat treatment method employing it
JPH07169974A (en) 1993-09-20 1995-07-04 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JPH0851076A (en) 1994-05-30 1996-02-20 Sanyo Electric Co Ltd Semiconductor device, manufacture thereof, thin film transistor, manufacture thereof, and display device
JPH08264472A (en) * 1995-03-24 1996-10-11 Hitachi Ltd Method and apparatus for fabricating semiconductor device
JPH08330602A (en) 1995-03-27 1996-12-13 Semiconductor Energy Lab Co Ltd Manufacture of semicondutor device
JPH0951100A (en) * 1995-08-04 1997-02-18 Sanyo Electric Co Ltd Manufacture of semiconductor device
JPH1070077A (en) * 1996-07-24 1998-03-10 Internatl Business Mach Corp <Ibm> Growth method of polycrystalline silicon by pulse type rapid thermal annealing
JPH1197706A (en) 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture of the same
WO2000031777A1 (en) * 1998-11-20 2000-06-02 Steag Rtp Systems, Inc. Fast heating and cooling apparatus for semiconductor wafers
JP2000260710A (en) 1999-03-11 2000-09-22 Seiko Epson Corp Manufacture of semiconductor device and annealing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7575985B2 (en) 2000-12-05 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP2007073953A (en) * 2005-09-06 2007-03-22 Tera Semicon Corp Method of fabricating polycrystalline silicon film and device for fabricating the same

Similar Documents

Publication Publication Date Title
KR100881992B1 (en) Method of manufacturing a semiconductor device
CN1039464C (en) Semiconductordevice and method for mfg. the same
JP3516424B2 (en) Thin-film semiconductor device
US6477787B2 (en) Method and apparatus for heating and cooling substrates
JP3326654B2 (en) A method of manufacturing a semiconductor chip for display
US6495404B1 (en) Laser processing method
KR100386202B1 (en) Method for manufacturing a semiconductor device
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
KR100559060B1 (en) The manufacturing method of the crystalline semiconductor
US5956581A (en) Method of manufacturing a semiconductor device
CN1095204C (en) Semiconductor device and transistor
US6326248B1 (en) Process for fabricating semiconductor device
US5861337A (en) Method for annealing a semiconductor
US6465284B2 (en) Semiconductor device and method for manufacturing the same
US5854096A (en) Process for fabricating semiconductor device
US8084372B2 (en) Substrate processing method and computer storage medium
US20010035124A1 (en) Substrate processing apparatus and semiconductor manufacturing method
US7821005B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP3165304B2 (en) A manufacturing method and a semiconductor processing apparatus of a semiconductor device
US5766977A (en) Method for producing semiconductor device
KR100230485B1 (en) Semiconductor processing system
US4985372A (en) Method of forming conductive layer including removal of native oxide
US7893439B2 (en) Silicon nitride film and semiconductor device
US5970384A (en) Methods of heat treating silicon oxide films by irradiating ultra-violet light
US6455359B1 (en) Laser-irradiation method and laser-irradiation device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111123

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111205

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130715