JP2002171200A - メモリインタフェース回路および逆拡散後シンボルのメモリへの書き込み方法 - Google Patents

メモリインタフェース回路および逆拡散後シンボルのメモリへの書き込み方法

Info

Publication number
JP2002171200A
JP2002171200A JP2000363238A JP2000363238A JP2002171200A JP 2002171200 A JP2002171200 A JP 2002171200A JP 2000363238 A JP2000363238 A JP 2000363238A JP 2000363238 A JP2000363238 A JP 2000363238A JP 2002171200 A JP2002171200 A JP 2002171200A
Authority
JP
Japan
Prior art keywords
signal
symbol
memory
write enable
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000363238A
Other languages
English (en)
Other versions
JP3416642B2 (ja
Inventor
Takuya Arimura
拓也 有村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000363238A priority Critical patent/JP3416642B2/ja
Publication of JP2002171200A publication Critical patent/JP2002171200A/ja
Application granted granted Critical
Publication of JP3416642B2 publication Critical patent/JP3416642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 マルチレート伝送を許容するCDMA
通信において、シンボルレート(拡散率)にかかわりな
く、逆拡散後データのRAMへのライトを1回に抑え、
低消費電力化を図ること。 【解決手段】 ライトイネーブル信号(NWE)をマ
スクする信号を生成する。NWEマスク生成部7は、R
Sフリップフロップ(FF)101を有し、このFF
は、シンボル出力パルス(1シンボルの出力タイミング
を示すパルス)でセットされ、最初のサンプリングパル
ス(メモリ3へのデータの取り込みを指示するパルス)
でリセットされる。そして、NWE生成部8において、
マスク信号とサンプリングパルスとのアンドをとる。N
WEがアクティブとなるのは、シンボルレートにかかわ
りなく、1シンボル中で1度だけであり、無駄なライト
アクセスが発生しない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、メモリインタフェ
ース回路、および逆拡散後シンボルのメモリへの書き込
み方法に関する。特に、マルチレート伝送に対応したC
DMA方式の受信機、あるいは、同期追従によりデータ
の時間周期が変化するCDMA方式の受信機に適用され
る、メモリインタフェース回路および逆拡散後情報シン
ボルのメモリへの書き込み方法に関する。
【0002】
【従来の技術】ITU(国際電気通信連合)では、移動
体通信の世界統一の標準規格、IMT2000の策定が
進められており、IMT2000の対応規格の1つにW
-CDMA(Wide band Code Division Multiple Access)
方式が認められた。
【0003】W-CDMA方式の特徴の1つとして、通
信する情報量の大小に応じて情報シンボルの拡散率を変
化させ伝送する、いわゆるマルチレート伝送がある。
【0004】送信機側では情報シンボルをある拡散コー
ドにより拡散変調を行った後送信し、受信機側では逆拡
散器によって同一の拡散コードを掛け合わせ、1情報シ
ンボルに掛け合わされたチップ数分積分することによっ
て、情報シンボルを復調する。このとき、1情報シンボ
ルに掛け合わされるチップの数が拡散率であり、1情報
シンボルに掛け合わされるチップの数が可変であること
を許容する伝送方式がマルチレート伝送である。
【0005】マルチレート伝送の場合、拡散後のデータ
周期(つまり1チップ期間)は一定であるため、逆拡散
後の情報シンボルは、拡散率によってその周期が変化す
ることになる。
【0006】例えば、音声通信の情報量に比べて、デー
タ通信の情報量は格段に多い。このような場合、情報量
の少ない音声情報については、拡散率を高めて1チップ
当たりの電力を低減し、通信電力の削減を図る。一方、
高精度が要求されるデータ通信では、拡散率を低くして
1シンボルを復元するのに必要な積分の回数を少なくし
て通信を行う。つまり、データ通信の場合には、1シン
ボル期間を短くして、単位時間当たり多くのシンボルを
通信する。
【0007】図8(a)に、マルチレート伝送時のチッ
プおよびシンボルのデータ周期の1例を示す。
【0008】図8(a)に示される例のように、1秒当
たりのチップ数(以下、チップレート)が3.84Mc
ps(chip per sec)である場合、拡散率4の情報シンボ
ルの1秒当たりのシンボル数(以下、シンボルレートと
表す)は960ksps(symbol per sec)となり、1シ
ンボル期間T2は約104nsである。
【0009】同様に、拡散率32の情報シンボルのシン
ボルレートは128kspsとなり、1シンボル期間T
5は約7.81μsとなる。上述のように、伝送すべき
情報量が多くなるほど拡散率を小さくし、情報量が少な
いほど拡散率を増大させる。
【0010】ところで、受信機において逆拡散され復調
された情報シンボルは、通常スロットやフレームといっ
た一定の単位で処理される(例えば、レイク合成処理さ
れる)ため、一旦メモリに書き込む(格納する)必要が
ある。
【0011】マルチレート伝送では、シンボルレートが
状況に応じて異なるので、メモリに格納する手段として
は、拡散率の最も低い、すなわち逆拡散後の1つの情報
シンボルの期間が最も短い場合を想定して、それ以下の
時間間隔でメモリへの書き込み(格納)を行うのが一般
的である。
【0012】さらに、移動機におけるCDMA受信機で
は、同期はずれがおこらないように同期追従(トラッキ
ング)を行う必要がある。遅延ロックループ(Delay Lo
ckedLoop)を用いたトラッキング回路では、2組の相関
器が使用され、各々の相関器には、逆拡散に使用される
拡散符号(PNコード)を基準として、例えば半チップ
だけ位相が進んだコード(early code)と、半チップだ
け位相が遅れたコード(late code)が注入され、それら
のコードとの相関が検出される。このような同期追従に
より受信タイミングの変更が発生した場合、受信機から
みたシンボル時間周期は見かけ上、長く、もしくは短く
なるため、この場合にも上述したマルチレート伝送と同
様の配慮が必要となる。この点について、図8(b)を
参照して説明する。
【0013】同期追従による受信タイミングの変更は、
常に行われるものではなく、所定の間隔で間欠的に行わ
れる。同期追従動作が発生し、同期タイミングが時間的
に早まる方向にシフトした場合(つまり、early codeと
の相関を求める場合)、その瞬間の1シンボルの期間
が、見かけ上、通常よりも短くなる。すなわち、同期追
従のためのトラッキングが発生すると、見かけ上、シン
ボルが短くなった(あるいは長くなった)ように見える
ため、マルチレートのときと同様にシンボル周期の変動
が発生することになる。
【0014】従って、情報シンボルを漏らさずメモリに
書き込む(格納する)ためには、同期追従により1シン
ボルの時間が短くなることを想定して、それと同じ時間
の周期で書き込みを行う必要がある。
【0015】つまり、図8(b)に示すように、通常は
1シンボル期間が「4チップ」であったものがトラッキ
ング期間に「3.5チップ」になるとして、通常の「4
チップ」を周期とするタイミング(S1,S2,S3)
でメモリへの書き込みをしていると、S3のタイミング
で、本来ならば取り込めるはずのデータを逃してしまう
ことになる。このような不都合を解消するためには、当
初から「3.5チップ」の間隔でメモリへの書き込みを
行う必要がある。
【0016】
【発明が解決しようとする課題】当初から最悪の場面を
想定して、最も短いシンボル期間に合わせた周期でメモ
リへの書き込みを行う方法を採用する場合、いかなるシ
ンボルレートであっても一定の周期で書き込みを行うた
め、回路としては簡易に構成できる反面、以下のような
課題が発生する。
【0017】第一に、拡散率の高い(1情報シンボルの
期間が長い)データを受信している場合は、同一の情報
シンボルに対して何回も書き込み動作を行うことにな
り、無駄な処理が発生する。つまり、本来なら、1つの
シンボルについて1回だけメモリアクセスを発生させれ
ばよいが、より短い周期でアクセスを発生させることに
すると、同一のシンボルのデータを複数回メモリに書き
込む(オーバーライトする)ことになり、無駄な処理が
発生する。
【0018】この問題を解決するために、シンボルレー
トに応じて書き込む周期を可変にすることも考えられる
が、この場合は、メモリインタフェース部にシンボルレ
ートの情報を与えて、メモリインタフェース部におい
て、各シンボルレート毎に制御方法を切り替える必要が
あり、制御が複雑になる。
【0019】第2に、移動機における受信機では、同期
追従により、データの周期(1シンボル期間)が見掛け
上、短くなる場合があるので、情報シンボルを漏らさず
書き込むためには、更に短い周期でメモリへの書き込み
動作を行わなければならないが、常にデータの周期が短
くなるとは限らないため、それ以外の場合は、同様に無
駄な電力を消費してしまう。さらに付け加えると、同期
追従まで考慮して書き込む周期を可変にするのは、制御
がより複雑になってしまう。
【0020】このような問題点を、図9および図10を
用いて説明する。図9および図10では、最も低い拡散
率を「4」と想定し、さらに同期追従によりデータの周
期が1チップ短くなることを想定したときのタイミング
図である。
【0021】図9は、トラッキング動作時において、デ
ータの周期が1チップ短くなることを想定して、拡散率
4の情報シンボルを受信しているにもかかわらず、3チ
ップ周期で情報シンボルのサンプリングを行い、メモリ
に書き込む場合のタイミングを示す図である。
【0022】図示されるように、シンボル出力パルスの
ネガティブエッジ(時刻t1,t4,t6,t8)に同
期して、逆拡散後情報シンボルが出力される。1シンボ
ル期間中に、メモリへのデータの取り込みを指示するサ
ンプリングパルスが出力されると(時刻t2,t4,t
5,t7,t9)、ライトイネーブル信号(NWE)が
ローレベルに変化してアクティブ状態となる(時刻t
3,t5,t6,t8,t10)。そして、ライトイネ
ーブル信号がアクティブの期間に、メモリへのデータの
書き込みがなされる。
【0023】このように、トラッキング時のシンボル期
間の変動を考慮して、トラッキングを行わない期間にお
いても短い周期でサンプリングを行うと、図9の時刻t
5と時刻t6において、同じデータ(FOB)の書き込
みアクセスが発生する。時刻t6に発生するアクセス
(A)は、無駄な処理である。
【0024】同様に、図10は、拡散率8(1シンボル
が8チップからなる)のデータを受信し、逆拡散してメ
モリに格納する場合に、マルチレート伝送の最小の拡散
率(=拡散率4)を考慮して、4チップ毎にサンプリン
グパルスを発生させる場合のタイミングを示している。
【0025】この場合には、時刻t4,t5に同一デー
タ(FOA)を書き込むための無駄なアクセス(B1)
および(B2)が発生し、同様に、時刻t7において、
同一データ(FOB)を書き込むための無駄なアクセス
が発生する。
【0026】このように、いかなるシンボルレートであ
っても、最小の拡散率を想定して一定の周期で書き込み
を行う方法を採用すると、図10の場合には、少なくと
も2回に1回は無駄な処理が発生する。そして、拡散率
が高くなるほど無駄な処理の回数は増加し、拡散率25
6のときには、64回の書き込み処理の内63回は無駄
な処理になってしまう。
【0027】以上説明したように、拡散率が高い場合や
同期追従動作が発生しない場合でも、拡散率がもっとも
低く、同期追従動作でデータの時間周期が短くなること
を想定した時間周期で逆拡散後情報シンボルの書き込み
(格納)を行うため、無駄な処理量が発生してしまう。
逆にシンボルレートに応じて書き込む周期を可変にする
のは制御が複雑になるという課題があった。
【0028】本発明は、このような考察に基づきなされ
たものであり、逆拡散後シンボルのメモリへの書き込み
処理量の無駄を無くすことで、全体として処理量の低減
を図り、さらに簡易な回路にてこれを実現することを目
的とする。
【0029】
【課題を解決するための手段】本発明では、シンボルレ
ートの出力タイミングを示す信号(以下、シンボル出力
信号)と、メモリへの書き込みを行うためのサンプリン
グタイミング(データの取り込みタイミング)を示す信
号(以下、サンプリング信号と表す)とを利用して、メ
モリへの書き込み許可フラグ(ライトイネーブル信号)
をマスクすることにより、メモリにおける処理量の低減
を実現する。
【0030】すなわち、サンプリングパルスによりサン
プリングされた情報シンボルが、すでにメモリへの書き
込み動作が一度行われたシンボルであって、二度目以降
のサンプリングによる書き込み不要な同一情報シンボル
である場合には、ライトイネーブル信号をマスクする。
こうした動作の結果、同一情報シンボルのメモリセルへ
の書き込み動作を禁止することが可能となり、メモリセ
ルの無駄な動作を完全に無くすことができる。
【0031】
【発明の実施の形態】本発明の一態様では、ライトイネ
ーブルマスク信号のアクティブ期間の開始を、受信した
情報シンボルの出力タイミングを示すシンボル出力信号
に基づいて決定すると共に、ライトイネーブル信号のア
クティブ期間の終了を、情報シンボルをメモリへ格納す
る際に一定の周期で情報シンボルを書き込むために用い
られるサンプリング信号のうちの、同一の情報シンボル
に対して最初に出力されるサンプリング信号でもって決
定し、ライトイネーブルマスク信号がアクティブとなっ
ている状態で、前記サンプリング信号が出力された場合
にのみ、前記ライトイネーブル信号がアクティブとなっ
て、これによって前記メモリへの情報シンボルの書き込
みを可能とする。
【0032】同一の情報シンボルについて出力される最
初のサンプリング信号でもって、ライトイネーブルのマ
スク信号をオンさせる。これにより、その後に2番目,
3番目…のサンプリングパルスが出力されても、ライト
イネーブル信号がアクティブになるのが禁止される。ラ
イトイネーブルのマスクが解除されるのは、次のシンボ
ルが出力されたときである。よって、いかなるシンボル
レートであっても、同一の情報シンボルについてライト
イネーブルがアクティブとなって書き込みが許されるの
は、1回のみである。よって処理量の低減を図ることが
できる。また、無駄な電力消費を完全になくし、CDM
A受信機の長寿命化を図ることが可能となる。
【0033】また、シンボル出力信号は、逆拡散部にお
いて、逆拡散後の積分終了タイミングを与えるために必
ず設けられる信号である。また、サンプリングパルス
は、メモリへのデータの書き込みに必須の信号である。
このような当然に必要とされる信号を利用してライトイ
ネーブルのマスク信号を生成するため、簡単なロジック
回路で実現することができる。
【0034】また、複数の受信フィンガーからの逆拡散
後データをメモリに格納することは、セレクタによる時
分割制御により、容易に実現できる。セレクタの時分割
制御信号としては、例えば、n進カウンタのカウント出
力をそのまま利用することができる。このn進カウンタ
の出力は、サンプリングパルスとしても利用可能であ
る。よって、簡易な構成でもって、マルチレート伝送を
許容するCDMA通信のレイク受信機を実現することが
できる。
【0035】(実施の形態1)図1は本発明の実施の形
態1にかかるメモリインタフェース回路の構成を示すブ
ロック図である。以下に図1におけるメモリインタフェ
ース回路の構成と動作の説明を行う。
【0036】図1に示すように、メモリインタフェース
回路1は、逆拡散器2から出力された情報シンボルデー
タを受け、情報シンボル蓄積メモリ3へ出力する回路で
あり、シンボル出力信号生成部4と、サンプリング信号
生成部5と、レジスタ6と、NWEマスク生成部7と、
NWE生成部8より構成される。ここで、「NWE」
は、ライトイネーブル信号を意味する。Nは”negativ
e”の頭文字をとったものである。つまり、NWEは、
負論理のライトイネーブル信号(WE)を表している。
【0037】逆拡散器2は、複素逆拡散部2aと、積分
(積和演算)部2bと、を具備する。シンボル出力信号
生成部4は、受信データの周期情報およびタイミング情
報を基に、積和演算が完了し情報シンボルが復調された
ことを示すシンボル出力信号を生成し、逆拡散器2の積
分部2bに与える。
【0038】逆拡散器2は、シンボル出力信号を受けて
逆拡散後のチップの積分(積和演算)を終了させ、メモ
リインタフェース回路1に、復調した情報シンボルを出
力する。
【0039】サンプリング信号生成部5では、逆拡散器
2より出力される情報シンボルの時間周期が最も短い場
合でも確実にメモリ3への書き込みが行える一定の周期
でサンプリング信号を生成し、レジスタ6へ出力する。
【0040】レジスタ6では、情報シンボルを保持し、
サンプリング信号のタイミングにてメモリ3へ情報シン
ボルを出力するが、サンプリング信号の周期は、情報シ
ンボルの周期より短いため、情報シンボルをオーバサン
プリングしてメモリ3に出力することになる。
【0041】ところで、シンボル出力信号とサンプリン
グ信号はNWEマスク生成部7にも入力される。NWE
マスク生成部7では、シンボル出力信号とサンプリング
信号を基に、NWEマスク信号(ライトイネーブルマス
ク信号)を生成し、NWE生成部8では、NWEマスク
信号を基に、サンプリング信号のタイミングでNWE
(ライトイネーブル信号)をメモリ3へ出力する。
【0042】このとき、レジスタ6にてサンプリングさ
れた情報シンボルが、すでにメモリ3への書き込み動作
が一度行われたシンボルで、二度目以降のサンプリング
による書き込み不要な同一情報シンボルである場合に
は、NWEをマスクし、メモリ3への書き込み動作が発
生しないようにしている。
【0043】図2に、図1の要部の回路の具体的な構成
例を示す。NWEマスク生成部7は、リセット・セット
・フリップフロップ(RSFF)101からなり、セッ
ト端子にシンボル出力パルスが入力され、この入力でQ
出力をアクティブ(ローレベル)とする。また、サンプ
リング信号がリセット端子に入力され、この入力でもっ
てQ出力をリセットする。したがって、最初のサンプリ
ング信号でもってリセットされた後は、次のシンボル出
力パルスが入力されるまで、リセット状態が維持される
ことになる。
【0044】NWE生成部8は、一方の入力にインバー
タを付加した2入力のNANDゲート103で構成され
る。このNANDゲート103の出力(NWE)は、N
WEマスク信号がローレベル(アクティブ)となってい
るときに、サンプリングパルスが出力された場合にの
み、ローレベル(アクティブ)となる。
【0045】NWEマスク信号がハイレベルのときはN
ANDゲート103の出力は、サンプリングパルスの有
無にかかわらずハイレベル(ノンアクティブ)に固定さ
れる。なお、参照符号102は、タイミング調整用の遅
延器である。
【0046】メモリ3には、トライステートのバッファ
104が備えられていて、このバッファ104は、NW
E信号(ライトイネーブル信号)がハイレベル(インア
クティブ)のときには、その出力がハイインピーダンス
状態となり、メモリセル105への書き込みが禁止され
る。つまり、NWE信号(ライトイネーブル信号)がロ
ーレベル(アクティブ)のときにのみ、メモリセル10
5へのライトアクセスが可能となる。
【0047】以上のNWE(ライトイネーブル信号)を
生成する動作の詳細を図3および図4を用いて説明す
る。
【0048】図3および図4はそれぞれ、先に説明した
図9および図10に対応する図であり、その条件は同じ
である。すなわち、共に最も低い拡散率を4と想定し、
さらに図3では、同期追従によりデータの時間周期が1
チップ短くなることを想定している。また、図4は実際
には1シンボルが8チップからなる信号を受信している
にもかかわらず、最小の拡散率の信号の受信を考慮し
て、4チップ間隔でメモリへのライトアクセスを発生さ
せる場合のタイミングを示している。
【0049】まず、図3では、上述のとおり、データの
時間周期が1チップ短くなることを想定して3チップ周
期で、情報シンボルのサンプリングを行いメモリ3に書
き込む。
【0050】NWEマスク信号は、シンボル出力パルス
が出力されるタイミング(時刻t1,t4,t7,t1
0)でローレベル(書き込み許可レベル)になる。そし
て、この状態が、最初のサンプリングパルスが出力され
るまで保持される。つまり、最初のサンプリングパルス
が出力された時点(時刻t2,t5,t9,t11)以
降は書き込み不許可レベルになり、次のシンボル出力信
号が出力されるまで、その状態が保持される。
【0051】ライトイネーブル信号(NWE)は、レジ
スタ6よりメモリ3へ出力される情報シンボルと同じ、
サンプリング信号のタイミングで出力される。このとき
NWEマスク信号を参照し、NWEマスク信号が許可レ
ベルであれば、ライトイネーブル信号(NWE)は書き
込み許可レベルとなる。また、NWEマスク信号が書き
込み不許可レベルであれば、ライトイネーブル信号(N
WE)は、書き込み不許可レベルとなる。
【0052】以上の制御を行うことにより、時刻t2,
t5,t9,t11におけるメモリへの書き込みは許可
されるが、時刻t7におけるアクセス(A)は、NWE
がハイレベル(書き込み不許可レベル)であることから
禁止される。よって、同一の情報シンボルFOBに対す
る2度目のアクセスが発生しない。つまり、図9におい
て発生していた、無駄な書き込み処理をなくすことが可
能となる。
【0053】したがって、図3の例の場合に限っていう
と、同期追従動作が発生する時間周期は、サンプリング
信号の時間周期と比較して十分長いと考えると、メモリ
3における処理量を約3/4に低減することができ、結
果としてメモリ3にて消費する電力も約3/4に削減す
ることが可能となる。
【0054】同様に図4においても、図10において発
生していた無駄なアクセス(B1),(B2)および
(B3)が、NWEが書き込み不許可レベルになること
から禁止される(図4の時刻t4,t6,t10)。よ
って、無駄な書き込み処理をなくすことが可能である。
【0055】したがって、図4の例では、メモリ3にお
ける書き込み処理量は、1/2に低減できる。拡散率が
高い程、処理量削減効果は大きく、拡散率が256の場
合の処理量は、本発明前と比較して1/64に低減する
ことが可能である。結果として、優れた低消費電力化を
図ることが可能である。
【0056】なお、図3および図4において、NWEマ
スク信号の書き込み許可レベルを”L”としているが、
これは何であっても構わない。また、NWEにおいても
書き込み許可レベルをLとしているが、これも何であっ
てもよい。またNWEの生成方法に関しても、シンボル
出力信号によって書き込み許可とし、サンプリング信号
によってそれ以後次のシンボル出力信号が来るまで書き
込みを不許可にするという条件を満足すればどのような
生成方法でもよい。
【0057】図5(a),(b)に、拡散率”4”〜”
512”の情報シンボルを受信した場合の処理量削減効
果を模式的に示す。図5(a),(b)では、メモリへ
の書き込み周期を拡散率”4”の周期とした場合におけ
る処理量を”1”としている。図5(a)は、本発明前
の処理量(消費電力)を示し、図5(b)は本発明の処
理量(消費電力)を示している。
【0058】図5(a)では、常に、同期追従(トラッ
キング)動作による1シンボル期間の変動も考慮して、
最小のチップ周期でメモリアクセスを発生させるため、
その処理量(消費電力)は、いつも一定であり、無駄が
多い。
【0059】本発明によれば、図5(a)に明確に示さ
れるように、S部分およびT部分の処理量(消費電力)
の削減を図ることができる。ここで、S部分は、同期追
従動作を考慮したメモリアクセスに伴い発生する無駄な
処理(トラッキングを行わない期間で発生する無駄なア
クセス)を無くすることにより削減が可能となる部分で
ある。
【0060】また、T部分は、実際に受信した信号が拡
散率が高い信号であった場合に、同一シンボルを何回も
メモリに格納する無駄な処理を無くすことにより削減で
きる部分である。
【0061】図から明らかなように、拡散率が高いほど
本発明の処理量削減効果は大きく、本例に限って言う
と、拡散率が8の場合でも、処理量は従来の少なくとも
1/2にでき、拡散率512の場合は、処理量は従来の
少なくとも1/128以下にできる。
【0062】このように、本発明は逆拡散後情報シンボ
ルのメモリへの書き込み時の処理量を拡散率に応じて最
適化しているため、CDMA受信機の低消費電力化の図
ることが可能であり、携帯電話の通話時間の長寿命化を
実現することができる。つまり、高度なデータ通信を行
うことを可能にすることに伴う無駄な電力消費を完全に
無くすことで、携帯電話に厳しく求められる長寿命化の
要請も満足するものであり、本発明を用いることによ
り、マルチレート伝送方式に対応した携帯電話機が実現
される。
【0063】(実施の形態2)図6は本発明の実施の形
態2にかかるメモリインタフェース回路のブロック図で
ある。
【0064】本実施の形態のメモリインタフェース回路
は、複数の受信フィンガーF1〜Fnから出力される逆
拡散後データを受けて、メモリ11に出力・書き込みす
るものである。各受信フィンガーは、逆拡散部(10a
〜10n)と、積分部(11a〜11n)を有する。
【0065】受信フィンガーと同数のシンボル出力信号
生成部12a〜12nと、NWEマスク生成部13a〜1
3nと、セレクタ部18a,18bと、サンプリング信
号生成部14と、レジスタ15と、NWE生成部16
と、n進カウンタ部17により構成される。
【0066】実施の形態1にかかるメモリインタフェー
ス回路と異なるのは、セレクタ部18a,18bと、n進
カウンタ部17とを設け、このn進カウンタの出力でも
ってセレクタを時分割制御する点である。なお、動作に
ついては、実施の形態1と重なる部分があるため、その
部分については省略し、特徴的な部分のみ、説明を行
う。
【0067】n進カウンタ17は、サンプリング信号生
成部14より出力されるサンプリング信号の周期に同期
したタイミングでカウントアップを行う。
【0068】各シンボル出力信号生成部12a〜12n
から出力されるシンボル出力信号は、各NWEマスク生
成部13a〜13nに供給される。各NWEマスク生成
部13a〜13nは、n進カウンタ17のカウント値を
参照して時分割で動作する。
【0069】セレクタ部18aは、n進カウンタのカウ
ント値を参照し、カウント毎に時分割で入力を切り替
え、NWEマスク生成部13a〜13nから出力される
NWEマスク信号(Ma〜Mn)のいずれかを選択して
NWE生成部16に出力する。
【0070】同様に、セレクタ部18bは、カウント値
を参照してカウント毎に、各受信フィンガーからの出力
データ(Da〜Dn)を時分割で選択し、レジスタ15
に出力する。
【0071】また、サンプリング信号生成部14は、各
受信フィンガーに対応したタイミングでサンプリング信
号を生成し、NWE生成部16およびレジスタ15に供
給する。
【0072】以上の動作により、複数の受信フィンガー
の出力データを時分割で1つのメモリに書き込むことが
可能であり、これによりレイク合成受信が可能となる。
複数のフィンガーの出力データのそれぞれに対して無駄
な書き込み処理が発生しないため、効果的に低消費電力
化を図ることが可能である。 (実施の形態3)本発明の実施の形態3は、実施の形態
1または2に示したメモリインタフェース回路をCDM
A受信装置に適用した例である。
【0073】以下に本発明の実施の形態3を、図7を参
照しながら説明する。
【0074】実施の形態3のCDMA受信装置は、受信
アンテナ19と、所定の周波数でフィルタリングし、ベ
ースバンド信号に復調する高周波信号処理部20と、ア
ナログ信号をデジタル信号に変換するA/D変換部21
と、受信タイミングの同期獲得および同期追従を行うサ
ーチャ22と受信信号を所定のタイミングで逆拡散しデ
ータを復調する逆拡散部23と、逆拡散後情報シンボル
をメモリへの書き込み制御を行う実施の形態1または2
のいずれかを具備したメモリインタフェース部24と、
情報シンボルを蓄積しておくメモリ25と、マルチパス
のパス毎に情報シンボルの位相を推定し同期検波を行っ
た後、レイク合成する同期検波・レイク合成部26と、
チャネルデコードを行うチャネルコーデック部27とで
構成されている。
【0075】受信信号は、高周波信号処理部20におい
てベースバンド信号に復調され、A/D変換されてデジ
タルデータに変換された後、逆拡散部23に入力され
る。逆拡散部23では、所望のマルチパス数および、多
重コード数分の逆拡散器により、逆拡散されデータが復
調される。復調されたデータは、メモリインタフェース
部24を介してメモリ25に蓄積された後、同期検波・
レイク合成部26にてマルチパスのパス毎に位相を補償
し、レイク合成を行い、チャネルコーデック部27にて
チャネルデコードされる。
【0076】メモリインタフェース部24は、実施の形
態1または2と同じ構成を有しており、これにより、携
帯電話全体の低消費電力化を図ることができる。また、
メモリインタフェース部24は、上位装置(上位層)に
よる制御に頼ることなく、メモリ周辺の回路で汎用の信
号を利用する簡単なロジック回路で構成できるので、回
路構成が簡単であり、携帯電話の小型化の支障になるこ
ともない。
【0077】
【発明の効果】以上説明したように本発明は、マルチレ
ートに対応したCDMA方式の受信機または、同期追従
によりデータの時間周期が変化するCDMA方式の受信
機に適用され、逆拡散後情報シンボルのメモリへの書き
込み方法として、いかなるシンボルレートであっても同
一の情報シンボルに対して必ず1回だけメモリへの書き
込み(格納)を行うことによって、無駄な書き込み処理
が発生することを完全に無くし、更に容易な回路によっ
てそれを実現することが可能である。さらに、同期追従
によりデータの時間周期が短くなる場合も同様に無駄な
書き込み処理を完全に無くす事が可能となる。よって、
全体として処理量(消費電力)を、効率的に削減するこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1にかかるメモリインタフ
ェース回路のブロック図
【図2】実施の形態1にかかるメモリインタフェース回
路の要部の具体的な回路構成を示す回路図
【図3】実施の形態1にかかるメモリインタフェース回
路において、トラッキング動作を考慮して4チップ周期
でメモリへのライトアクセスを行う場合の動作を示すタ
イミング図
【図4】実施の形態1にかかるメモリインタフェース回
路において、1シンボルが8チップのデータを受信して
いるときに、最小の拡散率を考慮して4チップ周期でメ
モリへのライトアクセスを行う場合の動作を示すタイミ
ング図
【図5】(a)本発明前のメモリインタフェース回路に
おける、拡散率に対応した処理量(消費電力)を示す図 (b)本発明のメモリインタフェース回路における、拡
散率に対応した処理量(消費電力)を示す図
【図6】本発明の実施の形態2にかかるメモリインタフ
ェース回路のブロック図
【図7】本発明のメモリインタフェース回路を使用した
CDMA受信機の構成を示すブロック図
【図8】(a)マルチレート伝送時の拡散率の違いによ
るシンボルの周期の違いを説明するための図 (b)トラッキング動作によるシンボル期間の変動と、
これに伴う不都合を説明するための図
【図9】本発明を使用しないで同期追従に対応したメモ
リアクセスを行う場合に、無駄な処理が発生することを
説明するためのタイミング図
【図10】本発明を使用しないで拡散率が高いデータを
受信する場合に、無駄な処理が発生することを説明する
ためのタイミング図
【符号の説明】
1 メモリインタフェース回路 2 逆拡散部 3 メモリ 4 シンボル出力信号生成部 5 サンプリング信号生成部 6 レジスタ 7 NWEマスク生成部 8 NWE生成部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 通信の情報量の多少に応じて情報シンボ
    ルの拡散率を変化させるマルチレート伝送方式を採用し
    たCDMA通信の信号を受信し、逆拡散してメモリに格
    納するに際し、受信した情報シンボルの出力タイミング
    を示すシンボル出力信号と、一つの情報シンボルに対し
    て最初に出力される、メモリへのデータの取り込みを指
    示するサンプリング信号とに基づいて、前記メモリへの
    書き込み可能期間を制御することを特徴とする逆拡散後
    シンボルのメモリへの書き込み方法。
  2. 【請求項2】 通信の情報量の多少に応じて情報シンボ
    ルの拡散率を変化させるマルチレート伝送方式を採用し
    たCDMA通信の信号を受信し、逆拡散してメモリに格
    納するに際し、メモリへの書込みの許可/不許可をライ
    トイネーブル信号で制御し、そのライトイネーブル信号
    がアクティブとなる期間を、ライトイネーブルマスク信
    号を用いて制御するようにし、 前記ライトイネーブルマスク信号のアクティブ期間の開
    始を、受信した情報シンボルの出力タイミングを示すシ
    ンボル出力信号に基づいて決定すると共に、前記ライト
    イネーブルマスク信号のアクティブ期間の終了を、情報
    シンボルをメモリへ格納する際に一定の周期で情報シン
    ボルを書き込むために用いられるサンプリング信号のう
    ちの、同一の情報シンボルに対して最初に出力されるサ
    ンプリング信号でもって決定し、 前記ライトイネーブルマスク信号がアクティブとなって
    いる状態で、前記サンプリング信号が出力された場合に
    のみ、前記ライトイネーブル信号がアクティブとなっ
    て、これによって前記メモリへの情報シンボルの書き込
    みを可能とすることを特徴とする逆拡散後シンボルのメ
    モリへの書き込み方法。
  3. 【請求項3】 通信の情報量により変化する受信情報シ
    ンボルの周期に同期して、シンボル出力信号を生成する
    シンボル出力信号生成部と、 情報シンボルをメモリへ格納する際に、一定の周期で情
    報シンボルを書き込むために用いられるサンプリング信
    号を生成するサンプリング信号生成部と、 前記シンボル出力信号および前記サンプリング信号を用
    いて、ライトイネーブルマスク信号を生成するライトイ
    ネーブルマスク生成部と、 前記サンプリング信号および前記ライトイネーブルマス
    ク信号を用いて、メモリの書き込みを許可するためのラ
    イトイネーブル信号を生成するライトイネーブル信号生
    成部と、を具備することを特徴とするメモリインタフェ
    ース回路。
  4. 【請求項4】 請求項3において、 前記ライトイネーブルマスク生成部は、前記シンボル出
    力信号に基づいてライトイネーブルマスク信号のアクテ
    ィブ期間の始期を決定し、また、同一の情報シンボルに
    対して最初に出力される前記サンプリング信号でもっ
    て、前記ライトイネーブル信号の終期を決定し、 前記ライトイネーブル信号生成部は、前記ライトイネー
    ブルマスク信号がアクティブ期間において、前記サンプ
    リング信号が出力された場合にのみ、前記ライトイネー
    ブル信号をアクティブとし、これによって前記メモリへ
    の情報シンボルの書き込みを可能とすることを特徴とす
    るメモリインタフェース回路。
  5. 【請求項5】 請求項3または請求項4において、 前記サンプリング信号生成部より出力されるサンプリン
    グ信号に同期してカウントするカウンタ部と、前記カウ
    ンタ部のカウンタ値によって複数の逆拡散器のデータを
    選択するセレクタ部とを、さらに設けることにより、複
    数の逆拡散器出力データを1つのメモリに時分割で書き
    込むことを特徴とするメモリインタフェース回路。
  6. 【請求項6】 受信アンテナと、所定の周波数でフィル
    タリングしベースバンド信号に復調する高周波信号処理
    部と、アナログ信号をデジタル信号に変換するA/D変換
    部と、受信タイミングの同期獲得および同期追従を行う
    サーチャと受信信号を所定のタイミングで逆拡散しデー
    タを復調する逆拡散部と、逆拡散後情報シンボルをメモ
    リへの書き込み制御を行う、請求項3〜請求項5のいず
    れかに記載のメモリインタフェース回路と、情報シンボ
    ルを蓄積しておくメモリと、マルチパスのパス毎に情報
    シンボルの位相を推定し同期検波を行った後、レイク合
    成する同期検波/レイク合成部と、チャネルデコードを
    行うチャネルコーデック部と、を有することを特徴とす
    るCDMA受信装置。
JP2000363238A 2000-11-29 2000-11-29 メモリインタフェース回路および逆拡散後シンボルのメモリへの書き込み方法 Expired - Fee Related JP3416642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000363238A JP3416642B2 (ja) 2000-11-29 2000-11-29 メモリインタフェース回路および逆拡散後シンボルのメモリへの書き込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000363238A JP3416642B2 (ja) 2000-11-29 2000-11-29 メモリインタフェース回路および逆拡散後シンボルのメモリへの書き込み方法

Publications (2)

Publication Number Publication Date
JP2002171200A true JP2002171200A (ja) 2002-06-14
JP3416642B2 JP3416642B2 (ja) 2003-06-16

Family

ID=18834376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000363238A Expired - Fee Related JP3416642B2 (ja) 2000-11-29 2000-11-29 メモリインタフェース回路および逆拡散後シンボルのメモリへの書き込み方法

Country Status (1)

Country Link
JP (1) JP3416642B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643462B2 (en) 2003-06-10 2010-01-05 Panasonic Corporation Selective storing order method in CDMA receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643462B2 (en) 2003-06-10 2010-01-05 Panasonic Corporation Selective storing order method in CDMA receiver

Also Published As

Publication number Publication date
JP3416642B2 (ja) 2003-06-16

Similar Documents

Publication Publication Date Title
EP1183795B1 (en) Method and apparatus for acquisition of a spread-spectrum signal
JP4119247B2 (ja) 通信システムにおける受信信号の処理方法及び装置
KR20010052419A (ko) 확산 스펙트럼 통신 장치 및 이를 이용한 수신 방법
US7535952B2 (en) Reception apparatus and method of a mobile station in an mobile communication system
US7065128B2 (en) Apparatus and methods for sample selection and reuse of rake fingers in spread spectrum systems
US7031271B1 (en) Method of and apparatus for activating a spread-spectrum radiotelephone
US7532663B2 (en) Digital correlators
US6504816B1 (en) Baseband signal demodulating apparatus and method in mobile radio communication system
US7023902B2 (en) Apparatus and method for scalable offline CDMA demodulation
US7035318B2 (en) Receiving unit and semiconductor device
JP3416642B2 (ja) メモリインタフェース回路および逆拡散後シンボルのメモリへの書き込み方法
WO2007018497A1 (en) Correlator for primary cell search using memory architecture
JP2001223611A (ja) 受信装置
JP2002519887A (ja) 異なったチップ・シーケンスの格納及びアクセスのための方法及び装置
JP3398708B2 (ja) スペクトル拡散受信装置
JP3229821B2 (ja) Cdma受信回路
KR100572675B1 (ko) 자기 간섭 제거를 이용한 핑거 장치 및 그 방법과 그를이용한 레이크 수신 장치 및 그 방법
JP2000286768A (ja) Cdma移動局装置
JPH11163767A (ja) Cdma通信システム
JP2000278180A (ja) Cdma受信機
JP2002208877A (ja) 移動通信端末とそのベースバンド信号処理モジュール
GB2386485A (en) Modulo addressing apparatus and methods

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees