JP2002158725A - デュアルモード変調装置 - Google Patents
デュアルモード変調装置Info
- Publication number
- JP2002158725A JP2002158725A JP2000352859A JP2000352859A JP2002158725A JP 2002158725 A JP2002158725 A JP 2002158725A JP 2000352859 A JP2000352859 A JP 2000352859A JP 2000352859 A JP2000352859 A JP 2000352859A JP 2002158725 A JP2002158725 A JP 2002158725A
- Authority
- JP
- Japan
- Prior art keywords
- modulation
- digital
- frequency
- setting
- quadrature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 業務用無線機において、ＦＭのアナログ変調
とπ／４ＱＰＳＫ等のディジタル変調の双方機能を備え
る。 【解決手段】 Ａ／Ｄ変換部１以降が直交変調を用いた
ディジタル変調手段であり、信号設定部７以降がＰＬＬ
回路を用いた周波数変調手段である。ディジタル変調を
選択する場合、設定部15によりSW１はａ側に、SW２はｂ
側にそれぞれ設定される。SW２のｂ側への設定によりＶ
ＣＯ13からは無変調の発振信号が出力され、同信号が直
交変調部６の局部発振信号となる。これにより、ディジ
タル変調が行われる。また、アナログ変調を選択する場
合、設定部15はSW１をｂ側に、SW２をａ側にそれぞれ設
定するとともに、マッピング処理部３に対し、Ｉ軸上
（１＋ｊ０）にマッピング処理するように設定する。こ
れにより、直交変調部６が無変調となり、同直交変調部
６はＶＣＯ13からのＦＭ波を出力する。
とπ／４ＱＰＳＫ等のディジタル変調の双方機能を備え
る。 【解決手段】 Ａ／Ｄ変換部１以降が直交変調を用いた
ディジタル変調手段であり、信号設定部７以降がＰＬＬ
回路を用いた周波数変調手段である。ディジタル変調を
選択する場合、設定部15によりSW１はａ側に、SW２はｂ
側にそれぞれ設定される。SW２のｂ側への設定によりＶ
ＣＯ13からは無変調の発振信号が出力され、同信号が直
交変調部６の局部発振信号となる。これにより、ディジ
タル変調が行われる。また、アナログ変調を選択する場
合、設定部15はSW１をｂ側に、SW２をａ側にそれぞれ設
定するとともに、マッピング処理部３に対し、Ｉ軸上
（１＋ｊ０）にマッピング処理するように設定する。こ
れにより、直交変調部６が無変調となり、同直交変調部
６はＶＣＯ13からのＦＭ波を出力する。
Description
【０００１】
【発明の属する技術分野】本発明はデュアルモード変調
装置に係り、詳しくは、ＦＭ（Frequency Modulation）
のアナログ変調とπ／４ＱＰＳＫ（Quadrature Phase S
hift Keying ）等のディジタル変調の双方を可能にした
変調装置に関する。
装置に係り、詳しくは、ＦＭ（Frequency Modulation）
のアナログ変調とπ／４ＱＰＳＫ（Quadrature Phase S
hift Keying ）等のディジタル変調の双方を可能にした
変調装置に関する。
【０００２】
【従来の技術】業務用無線機の分野においては、従来、
ＦＭのアナログ変調方式によるものが一般的であった
が、近年においては周波数の利用効率の向上又はデータ
との親和性がよい等の観点からπ／４ＱＰＳＫ等のディ
ジタル変調方式を採用するものが増える傾向にあり、ア
ナログからディジタル化への移行期にあるといえる。そ
の反面、ディジタル変調方式へ全面的に移行した場合、
業務用無線機の分野において従来のアナログ変調方式の
場合と同様の伝搬特性を維持できるのかという信頼性の
問題や周波数割り当て等の問題が危惧されている。
ＦＭのアナログ変調方式によるものが一般的であった
が、近年においては周波数の利用効率の向上又はデータ
との親和性がよい等の観点からπ／４ＱＰＳＫ等のディ
ジタル変調方式を採用するものが増える傾向にあり、ア
ナログからディジタル化への移行期にあるといえる。そ
の反面、ディジタル変調方式へ全面的に移行した場合、
業務用無線機の分野において従来のアナログ変調方式の
場合と同様の伝搬特性を維持できるのかという信頼性の
問題や周波数割り当て等の問題が危惧されている。
【０００３】
【発明が解決しようとする課題】従って、前記移行期に
ある状況下、アナログ変調とディジタル変調の両機能を
備え、必要に応じて選択できるようにできれば好都合と
いえる。本発明はこのような観点からなされたものであ
り、ＦＭのアナログ変調とπ／４ＱＰＳＫ等のディジタ
ル変調の両機能を備え、必要に応じて選択できるように
したデュアルモード変調装置を提供することを目的とす
る。
ある状況下、アナログ変調とディジタル変調の両機能を
備え、必要に応じて選択できるようにできれば好都合と
いえる。本発明はこのような観点からなされたものであ
り、ＦＭのアナログ変調とπ／４ＱＰＳＫ等のディジタ
ル変調の両機能を備え、必要に応じて選択できるように
したデュアルモード変調装置を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】本発明は、直交変調を用
いたディジタル変調手段と、ＰＬＬ回路を用いた周波数
変調手段と、送信すべき信号による変調を前記ディジタ
ル変調手段によるか又は前記周波数変調手段によるかを
選択するとともに、前記ディジタル変調手段を選択した
ときには、前記周波数変調手段を無変調状態に設定して
発振器として作動させ、同発振器による発振信号を前記
ディジタル変調手段を構成する直交変調部で用いる局部
発振信号に供し、前記周波数変調手段を選択したときに
は前記ディジタル変調手段を無変調状態に設定する変調
選択手段とで構成したデュアルモード変調装置を提供す
るものである。
いたディジタル変調手段と、ＰＬＬ回路を用いた周波数
変調手段と、送信すべき信号による変調を前記ディジタ
ル変調手段によるか又は前記周波数変調手段によるかを
選択するとともに、前記ディジタル変調手段を選択した
ときには、前記周波数変調手段を無変調状態に設定して
発振器として作動させ、同発振器による発振信号を前記
ディジタル変調手段を構成する直交変調部で用いる局部
発振信号に供し、前記周波数変調手段を選択したときに
は前記ディジタル変調手段を無変調状態に設定する変調
選択手段とで構成したデュアルモード変調装置を提供す
るものである。
【０００５】また、前記周波数変調手段に対する無変調
状態の設定においては、前記ＰＬＬ回路の出力周波数を
一定にするように同ＰＬＬ回路を設定する。
状態の設定においては、前記ＰＬＬ回路の出力周波数を
一定にするように同ＰＬＬ回路を設定する。
【０００６】また、前記ディジタル変調手段に対する無
変調状態の設定においては、前記直交変調におけるＩ軸
及びＱ軸のうちのＩ軸上にマッピング処理する。
変調状態の設定においては、前記直交変調におけるＩ軸
及びＱ軸のうちのＩ軸上にマッピング処理する。
【０００７】また、前記変調選択手段は、前記送信すべ
き信号を前記ディジタル変調手段又は周波数変調手段の
いずれかへ送出するように切り換わる第１の切換回路
と、送信すべき信号又は前記ＰＬＬ回路の出力周波数を
一定にするための直流電圧のいずれかを選択するように
切り換わる第２の切換回路と、前記第１の切換回路及び
第２の切換回路それぞれを切換設定するとともに、前記
周波数変調手段を選択したときには前記ディジタル変調
手段を無変調状態に設定する設定部とで構成してなる。
き信号を前記ディジタル変調手段又は周波数変調手段の
いずれかへ送出するように切り換わる第１の切換回路
と、送信すべき信号又は前記ＰＬＬ回路の出力周波数を
一定にするための直流電圧のいずれかを選択するように
切り換わる第２の切換回路と、前記第１の切換回路及び
第２の切換回路それぞれを切換設定するとともに、前記
周波数変調手段を選択したときには前記ディジタル変調
手段を無変調状態に設定する設定部とで構成してなる。
【０００８】また、前記ディジタル変調手段を、ＱＰＳ
Ｋ又はπ／４ＱＰＳＫ方式とする。
Ｋ又はπ／４ＱＰＳＫ方式とする。
【０００９】また、前記ディジタル変調手段を、ＱＡＭ
方式とする。
方式とする。
【００１０】また、前記ディジタル変調又は周波数変調
のいずれに設定したかを表示する表示部を前記設定部の
もとに設ける。
のいずれに設定したかを表示する表示部を前記設定部の
もとに設ける。
【００１１】
【発明の実施の形態】以下、発明の実施の形態を実施例
にもとづき図面を参照して説明する。図１は本発明によ
るデュアルモード変調装置の一実施例を示す要部ブロッ
ク図であり、ディジタル変調としてのπ／４ＱＰＳＫと
アナログ変調としてのＦＭとで構成したものである。ま
た、図２は図１に関する説明図である。また、図３は本
発明によるデュアルモード変調装置の他の実施例を示す
要部ブロック図であり、図１のディジタル変調をＱＡＭ
（直交振幅変調）で構成したものである。図１におい
て、S1はアナログの入力音声信号、SW１はディジタル変
調又はアナログ変調を選択する第１の切換回路（以下、
SW１）である。また、１はＡ／Ｄ変換部であり、アナロ
グの入力音声信号S1をディジタル音声信号に変換する。
このＡ／Ｄ変換部１以降の構成のものがディジタル変調
手段としてのπ／４ＱＰＳＫを構成する。２は圧縮部で
あり、Ａ／Ｄ変換部１よりのディジタル音声信号につい
てデータ圧縮する。
にもとづき図面を参照して説明する。図１は本発明によ
るデュアルモード変調装置の一実施例を示す要部ブロッ
ク図であり、ディジタル変調としてのπ／４ＱＰＳＫと
アナログ変調としてのＦＭとで構成したものである。ま
た、図２は図１に関する説明図である。また、図３は本
発明によるデュアルモード変調装置の他の実施例を示す
要部ブロック図であり、図１のディジタル変調をＱＡＭ
（直交振幅変調）で構成したものである。図１におい
て、S1はアナログの入力音声信号、SW１はディジタル変
調又はアナログ変調を選択する第１の切換回路（以下、
SW１）である。また、１はＡ／Ｄ変換部であり、アナロ
グの入力音声信号S1をディジタル音声信号に変換する。
このＡ／Ｄ変換部１以降の構成のものがディジタル変調
手段としてのπ／４ＱＰＳＫを構成する。２は圧縮部で
あり、Ａ／Ｄ変換部１よりのディジタル音声信号につい
てデータ圧縮する。
【００１２】３はπ／４用マッピング処理部（以下、マ
ッピング処理部）であり、π／４ＱＰＳＫを形成するＩ
軸（同相軸）とＱ軸（直交軸）とからなる複素平面座標
上の各シンボル（１シンボル＝２ビット）点に圧縮部２
よりのディジタル音声信号を２ビット単位で割り当て、
同割り当てた位置の情報を出力する。４はルートナイキ
ストフィルタであり、前記シンボル間の干渉の除去、占
有帯域の確保及び隣接への電力漏洩の制限等を目的とす
る。５はＤ／Ａ変換部であり、ルートナイキストフィル
タ４よりのディジタル音声信号をアナログ音声信号に変
換する。同変換したアナログ音声信号はＩ成分（同相成
分）とＱ成分（直交成分）とからなるベースバンド信号
となる。６は直交変調部であり、Ｄ／Ａ変換部５よりの
ベースバンド信号（Ｉ／Ｑ）で所定周波数の局部発信信
号（後述）を直交変調する。同変調出力がディジタル変
調出力となる。また、この直交変調部６は、ＦＭ時には
単にスルー（通過）機能となるがこれについては後述す
る。また、７は信号設定部であり、入力音声信号S1の振
幅及びＤＣレベル（動作点）を設定する。この信号設定
部７以降の構成のものがアナログ変調手段としてのＦＭ
を構成する。
ッピング処理部）であり、π／４ＱＰＳＫを形成するＩ
軸（同相軸）とＱ軸（直交軸）とからなる複素平面座標
上の各シンボル（１シンボル＝２ビット）点に圧縮部２
よりのディジタル音声信号を２ビット単位で割り当て、
同割り当てた位置の情報を出力する。４はルートナイキ
ストフィルタであり、前記シンボル間の干渉の除去、占
有帯域の確保及び隣接への電力漏洩の制限等を目的とす
る。５はＤ／Ａ変換部であり、ルートナイキストフィル
タ４よりのディジタル音声信号をアナログ音声信号に変
換する。同変換したアナログ音声信号はＩ成分（同相成
分）とＱ成分（直交成分）とからなるベースバンド信号
となる。６は直交変調部であり、Ｄ／Ａ変換部５よりの
ベースバンド信号（Ｉ／Ｑ）で所定周波数の局部発信信
号（後述）を直交変調する。同変調出力がディジタル変
調出力となる。また、この直交変調部６は、ＦＭ時には
単にスルー（通過）機能となるがこれについては後述す
る。また、７は信号設定部であり、入力音声信号S1の振
幅及びＤＣレベル（動作点）を設定する。この信号設定
部７以降の構成のものがアナログ変調手段としてのＦＭ
を構成する。
【００１３】SW２は前記SW１と連動し、ディジタル変調
又はアナログ変調を選択する第２の切換回路（以下、SW
２）である。８はクリスタルを用いた温度補償型の電圧
制御発振器であり（以下、ＶＣ−ＴＣＸＯ）、入力音声
信号S1に応じて偏移した周波数（ＦＭ）を発振する。な
お、前記信号設定部７の目的はこのＶＣ−ＴＣＸＯ８と
の整合性確保である。９は電圧値固定の直流電圧であ
り、ディジタル変調選択時に前記ＶＣ−ＴＣＸＯ８に対
し固定電圧を与える。10は第１の分周部であり、前記Ｖ
Ｃ−ＴＣＸＯ８からの発振出力を所定の比率で分周す
る。11は位相比較部であり、第１の分周部10からの信号
と第２の分周部14からの帰還信号とを位相比較し、同比
較に応じた信号を出力する。12はＬＰＦ（ローパスフィ
ルタ）であり、位相比較部11からの信号を制御電圧化す
る。13はＬＰＦ12よりの制御電圧で制御される電圧制御
発振器である（以下、ＶＣＯ）。
又はアナログ変調を選択する第２の切換回路（以下、SW
２）である。８はクリスタルを用いた温度補償型の電圧
制御発振器であり（以下、ＶＣ−ＴＣＸＯ）、入力音声
信号S1に応じて偏移した周波数（ＦＭ）を発振する。な
お、前記信号設定部７の目的はこのＶＣ−ＴＣＸＯ８と
の整合性確保である。９は電圧値固定の直流電圧であ
り、ディジタル変調選択時に前記ＶＣ−ＴＣＸＯ８に対
し固定電圧を与える。10は第１の分周部であり、前記Ｖ
Ｃ−ＴＣＸＯ８からの発振出力を所定の比率で分周す
る。11は位相比較部であり、第１の分周部10からの信号
と第２の分周部14からの帰還信号とを位相比較し、同比
較に応じた信号を出力する。12はＬＰＦ（ローパスフィ
ルタ）であり、位相比較部11からの信号を制御電圧化す
る。13はＬＰＦ12よりの制御電圧で制御される電圧制御
発振器である（以下、ＶＣＯ）。
【００１４】14は第２の分周部であり、ＶＣＯ13の発振
出力を分周し、前記位相比較部11における位相比較に供
する。上記位相比較部11、ＬＰＦ12、ＶＣＯ13及び第２
の分周部14とでＰＬＬ（位相ロックループ）回路を形成
し、アナログ変調選択時には第２の分周部14で分周され
た前記ＦＭ波が入力し、同入力に追従したＦＭ波がＶＣ
Ｏ13より出力され、変調（ＦＭ）回路として作動する。
また、このＰＬＬ回路はディジタル変調選択時には局部
発振回路として作動する（後述）。なお、業務用無線機
においてはアナログ変調にしろ又はディジタル変調にし
ろ、通常、多チャンネル化を考慮する。この場合、アナ
ログ変調側においては第２の分周部14の分周比を可変し
てチャンネル設定するが、このように多チャンネル対応
とした場合、ＶＣＯ13のＦＭ出力の帯域中心周波数の変
動を抑え、安定化する必要がある。そのため、前記ＶＣ
−ＴＣＸＯ８及び第１の分周部10を設け、前記中心周波
数の安定化を図っている。15は設定部であり、入力され
る選択信号S2に応じ、SW１、SW２及びマッピング処理部
３を設定する。上記設定部15と前記SW１及びSW２とを変
調選択手段とした。16は表示部であり、前記設定部15で
ディジタル変調又は周波数変調のいずれに設定したかを
表示する。
出力を分周し、前記位相比較部11における位相比較に供
する。上記位相比較部11、ＬＰＦ12、ＶＣＯ13及び第２
の分周部14とでＰＬＬ（位相ロックループ）回路を形成
し、アナログ変調選択時には第２の分周部14で分周され
た前記ＦＭ波が入力し、同入力に追従したＦＭ波がＶＣ
Ｏ13より出力され、変調（ＦＭ）回路として作動する。
また、このＰＬＬ回路はディジタル変調選択時には局部
発振回路として作動する（後述）。なお、業務用無線機
においてはアナログ変調にしろ又はディジタル変調にし
ろ、通常、多チャンネル化を考慮する。この場合、アナ
ログ変調側においては第２の分周部14の分周比を可変し
てチャンネル設定するが、このように多チャンネル対応
とした場合、ＶＣＯ13のＦＭ出力の帯域中心周波数の変
動を抑え、安定化する必要がある。そのため、前記ＶＣ
−ＴＣＸＯ８及び第１の分周部10を設け、前記中心周波
数の安定化を図っている。15は設定部であり、入力され
る選択信号S2に応じ、SW１、SW２及びマッピング処理部
３を設定する。上記設定部15と前記SW１及びSW２とを変
調選択手段とした。16は表示部であり、前記設定部15で
ディジタル変調又は周波数変調のいずれに設定したかを
表示する。
【００１５】次に、各変調モードにつき説明する。ディ
ジタル変調を選択する場合、相応の選択信号S2が設定部
15に入力され、同設定部15は同選択信号S2に従いSW１を
ディジタル変調側（ａ側）、SW２を直流電圧９側（ｂ
側）にそれぞれ設定し、また、表示部16に対応の表示を
する。上記設定により、音声信号S1はSW１を経てＡ／Ｄ
変換部１に入力し、以下、図示の各機能ブロックを経て
直交変調部６に音声信号（変調信号）が入力する。ま
た、SW２が直流電圧９側に設定されたことにより、ＶＣ
−ＴＣＸＯ８以下の各機能ブロックは動作固定となり、
従ってＶＣＯ13の発振出力は固定の周波数となる。この
固定周波数が必要な周波数になるようにＶＣ−ＴＣＸＯ
８〜ＶＣＯ13を予め設定しておき、ＶＣＯ13の発振出力
を直交変調部６における局部発振信号として使用する。
これにより直交変調部６からは所定搬送周波数のπ／４
ＱＰＳＫ信号が出力されることとなる。なお、π／４Ｑ
ＰＳＫの構成は図２（Ａ）に示すように、直交変調部６
においては本来局部発振信号を発振する発振部6aが必要
であるが、図１の構成においてはＶＣＯ13等のＰＬＬ回
路を共用できる利点を有する。
ジタル変調を選択する場合、相応の選択信号S2が設定部
15に入力され、同設定部15は同選択信号S2に従いSW１を
ディジタル変調側（ａ側）、SW２を直流電圧９側（ｂ
側）にそれぞれ設定し、また、表示部16に対応の表示を
する。上記設定により、音声信号S1はSW１を経てＡ／Ｄ
変換部１に入力し、以下、図示の各機能ブロックを経て
直交変調部６に音声信号（変調信号）が入力する。ま
た、SW２が直流電圧９側に設定されたことにより、ＶＣ
−ＴＣＸＯ８以下の各機能ブロックは動作固定となり、
従ってＶＣＯ13の発振出力は固定の周波数となる。この
固定周波数が必要な周波数になるようにＶＣ−ＴＣＸＯ
８〜ＶＣＯ13を予め設定しておき、ＶＣＯ13の発振出力
を直交変調部６における局部発振信号として使用する。
これにより直交変調部６からは所定搬送周波数のπ／４
ＱＰＳＫ信号が出力されることとなる。なお、π／４Ｑ
ＰＳＫの構成は図２（Ａ）に示すように、直交変調部６
においては本来局部発振信号を発振する発振部6aが必要
であるが、図１の構成においてはＶＣＯ13等のＰＬＬ回
路を共用できる利点を有する。
【００１６】一方、アナログ変調を選択した場合、設定
部15は選択信号S2に従いSW１をアナログ変調側（ｂ
側）、SW２を信号設定部７側（ａ側）にそれぞれ設定
し、また、表示部16に対応の表示をするとともにマッピ
ング処理部３に対し、図２（Ｂ）に示すようにＩ軸（同
相軸）とＱ軸（直交軸）とからなる複素平面座標（コン
スタレーション）上のＩ軸上（即ち、１＋ｊ０）にマッ
ピングするように設定する。上記設定により、音声信号
S1は信号設定部７及びSW２を経てＶＣ−ＴＣＸＯ８に入
力し、以下、図示の各機能ブロックを経てＶＣＯ13から
はＦＭ波が出力され、直交変調部６に入力する。また、
Ａ／Ｄ変換部１以降のディジタル変調側は、SW１の前記
設定により音声信号S1は非入力となり、また、マッピン
グ処理部３が前述のように設定されている。この設定に
より、マッピング処理部３以降直交変調部６は動作固定
となる。従って、直交変調部６では本来の直交変調機能
は停止して無変調となり、ＶＣＯ13からＦＭ波が入力す
る。この場合、直交変調部６の出力はＶＣＯ13からのＦ
Ｍ波を通過させる機能となる。これにより、直交変調部
６からは所定搬送周波数のＦＭ波が出力されることとな
る。
部15は選択信号S2に従いSW１をアナログ変調側（ｂ
側）、SW２を信号設定部７側（ａ側）にそれぞれ設定
し、また、表示部16に対応の表示をするとともにマッピ
ング処理部３に対し、図２（Ｂ）に示すようにＩ軸（同
相軸）とＱ軸（直交軸）とからなる複素平面座標（コン
スタレーション）上のＩ軸上（即ち、１＋ｊ０）にマッ
ピングするように設定する。上記設定により、音声信号
S1は信号設定部７及びSW２を経てＶＣ−ＴＣＸＯ８に入
力し、以下、図示の各機能ブロックを経てＶＣＯ13から
はＦＭ波が出力され、直交変調部６に入力する。また、
Ａ／Ｄ変換部１以降のディジタル変調側は、SW１の前記
設定により音声信号S1は非入力となり、また、マッピン
グ処理部３が前述のように設定されている。この設定に
より、マッピング処理部３以降直交変調部６は動作固定
となる。従って、直交変調部６では本来の直交変調機能
は停止して無変調となり、ＶＣＯ13からＦＭ波が入力す
る。この場合、直交変調部６の出力はＶＣＯ13からのＦ
Ｍ波を通過させる機能となる。これにより、直交変調部
６からは所定搬送周波数のＦＭ波が出力されることとな
る。
【００１７】上述の図１においては、ディジタル変調側
をπ／４ＱＰＳＫとしたが、ＱＰＳＫ又はＱＡＭ（直交
振幅変調）としてもよい。このうちＱＡＭとした場合が
図３であるが、図１と相違するところはＱＡＭ用マッピ
ング処理部21である。π／４ＱＰＳＫの場合、シンボル
点は４点（見かけ上は８点）である。これに対し、多値
ＱＡＭの場合にはその「多値」の値の取り方により（例
えば、１６、３２等）シンボル点の数は異なるが、いず
れの値であってもマッピング処理部21はこれら各シンボ
ル点にＱＡＭを形成するＩ軸（同相軸）とＱ軸（直交
軸）とからなる複素平面座標上の各シンボル点に圧縮部
２よりのディジタル音声信号を所定ビット単位で割り当
て、同割り当てた位置の情報を出力する。また、アナロ
グ変調（ＦＭ）選択時の設定部15による上記マッピング
処理部21に対する設定は、図１の場合と同様にＩ軸上
（即ち、１＋ｊ０）にマッピングするように設定すれば
よい。この設定により、マッピング処理部21以降直交変
調部６は動作固定となる。従って、直交変調部６は図１
の場合と同様に本来の直交変調機能は停止し、無変調と
なる。この他については図１と同様であり、説明を省略
する。また、ＱＰＳＫとした場合には、図１のマッピン
グ処理部４（π／４用）をＱＰＳＫ用（図示せず）のも
のとし、図１の場合と同様にＩ軸上（即ち、１＋ｊ０）
にマッピングするように設定する。
をπ／４ＱＰＳＫとしたが、ＱＰＳＫ又はＱＡＭ（直交
振幅変調）としてもよい。このうちＱＡＭとした場合が
図３であるが、図１と相違するところはＱＡＭ用マッピ
ング処理部21である。π／４ＱＰＳＫの場合、シンボル
点は４点（見かけ上は８点）である。これに対し、多値
ＱＡＭの場合にはその「多値」の値の取り方により（例
えば、１６、３２等）シンボル点の数は異なるが、いず
れの値であってもマッピング処理部21はこれら各シンボ
ル点にＱＡＭを形成するＩ軸（同相軸）とＱ軸（直交
軸）とからなる複素平面座標上の各シンボル点に圧縮部
２よりのディジタル音声信号を所定ビット単位で割り当
て、同割り当てた位置の情報を出力する。また、アナロ
グ変調（ＦＭ）選択時の設定部15による上記マッピング
処理部21に対する設定は、図１の場合と同様にＩ軸上
（即ち、１＋ｊ０）にマッピングするように設定すれば
よい。この設定により、マッピング処理部21以降直交変
調部６は動作固定となる。従って、直交変調部６は図１
の場合と同様に本来の直交変調機能は停止し、無変調と
なる。この他については図１と同様であり、説明を省略
する。また、ＱＰＳＫとした場合には、図１のマッピン
グ処理部４（π／４用）をＱＰＳＫ用（図示せず）のも
のとし、図１の場合と同様にＩ軸上（即ち、１＋ｊ０）
にマッピングするように設定する。
【００１８】
【発明の効果】以上説明したように本発明によれば、Ｆ
Ｍのアナログ変調とπ／４ＱＰＳＫ又はＱＡＭ等のディ
ジタル変調の両機能を備え、必要に応じて選択できるデ
ュアルモード変調装置を提供することが可能となる。ま
た、ディジタル変調選択時の直交変調部６においては本
来局部発振信号を発振する発振部6aが必要であるとこ
ろ、本発明の構成においてはアナログ変調側のＶＣＯ13
等のＰＬＬ回路を共用できる利点を有する。
Ｍのアナログ変調とπ／４ＱＰＳＫ又はＱＡＭ等のディ
ジタル変調の両機能を備え、必要に応じて選択できるデ
ュアルモード変調装置を提供することが可能となる。ま
た、ディジタル変調選択時の直交変調部６においては本
来局部発振信号を発振する発振部6aが必要であるとこ
ろ、本発明の構成においてはアナログ変調側のＶＣＯ13
等のＰＬＬ回路を共用できる利点を有する。
【図１】本発明によるデュアルモード変調装置の一実施
例を示す要部ブロック図である。
例を示す要部ブロック図である。
【図２】図１に関する説明図である。
【図３】本発明によるデュアルモード変調装置の他の実
施例を示す要部ブロック図である。
施例を示す要部ブロック図である。
１ Ａ／Ｄ変換部 ２ 圧縮部 ３ π／４用マッピング処理部 ４ ルートナイキストフィルタ ５ Ｄ／Ａ変換部 ６ 直交変調部 ７ 信号設定部 ８ ＶＣ−ＴＣＸＯ ９ 直流電圧 10、14 分周部 11 位相比較部 12 ＬＰＦ 13 ＶＣＯ 15 設定部 16 表示部 21 ＱＡＭ用マッピング処理部
Claims (7)
- 【請求項１】 直交変調を用いたディジタル変調手段
と、ＰＬＬ回路を用いた周波数変調手段と、送信すべき
信号による変調を前記ディジタル変調手段によるか又は
前記周波数変調手段によるかを選択するとともに、前記
ディジタル変調手段を選択したときには、前記周波数変
調手段を無変調状態に設定して発振器として作動させ、
同発振器による発振信号を前記ディジタル変調手段を構
成する直交変調部で用いる局部発振信号に供し、前記周
波数変調手段を選択したときには前記ディジタル変調手
段を無変調状態に設定する変調選択手段とで構成したこ
とを特徴とするデュアルモード変調装置。 - 【請求項２】 前記周波数変調手段に対する無変調状態
の設定においては、前記ＰＬＬ回路の出力周波数を一定
にするように同ＰＬＬ回路を設定することを特徴とする
請求項１記載のデュアルモード変調装置。 - 【請求項３】 前記ディジタル変調手段に対する無変調
状態の設定においては、前記直交変調におけるＩ軸及び
Ｑ軸のうちのＩ軸上にマッピング処理することを特徴と
する請求項１記載のデュアルモード変調装置。 - 【請求項４】 前記変調選択手段が、前記送信すべき信
号を前記ディジタル変調手段又は周波数変調手段のいず
れかへ送出するように切り換わる第１の切換回路と、送
信すべき信号又は前記ＰＬＬ回路の出力周波数を一定に
するための直流電圧のいずれかを選択するように切り換
わる第２の切換回路と、前記第１の切換回路及び第２の
切換回路それぞれを切換設定するとともに、前記周波数
変調手段を選択したときには前記ディジタル変調手段を
無変調状態に設定する設定部とで構成してなることを特
徴とする請求項１記載のデュアルモード変調装置。 - 【請求項５】 前記ディジタル変調手段が、π／４ＱＰ
ＳＫ（Quadrature Phase Shift Keying ）又はＱＰＳＫ
方式からなることを特徴とする請求項１記載のデュアル
モード変調装置。 - 【請求項６】 前記ディジタル変調手段が、ＱＡＭ（Qu
adrature Amplitude Modulation ）方式からなることを
特徴とする請求項１記載のデュアルモード変調装置。 - 【請求項７】 前記ディジタル変調又は周波数変調のい
ずれに設定したかを表示する表示部を前記設定部のもと
に設けたことを特徴とする請求項１記載のデュアルモー
ド変調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000352859A JP2002158725A (ja) | 2000-11-20 | 2000-11-20 | デュアルモード変調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000352859A JP2002158725A (ja) | 2000-11-20 | 2000-11-20 | デュアルモード変調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002158725A true JP2002158725A (ja) | 2002-05-31 |
Family
ID=18825700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000352859A Pending JP2002158725A (ja) | 2000-11-20 | 2000-11-20 | デュアルモード変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002158725A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007512792A (ja) * | 2003-12-04 | 2007-05-17 | ヴィア テクノロジーズ インコーポレイテッド | マルチモードおよびマルチバンドｒｆ送受信機ならびに関連する通信方法 |
| WO2009001809A1 (ja) | 2007-06-25 | 2008-12-31 | Kabushiki Kaisha Kenwood | 無線機 |
| JP2013183258A (ja) * | 2012-03-01 | 2013-09-12 | Anritsu Corp | 信号発生装置および信号発生方法 |
| JP2014049839A (ja) * | 2012-08-30 | 2014-03-17 | Yaesu Musen Co Ltd | 無線通信機 |
| WO2014156956A1 (ja) * | 2013-03-28 | 2014-10-02 | 京セラ株式会社 | 無線通信装置及び信号処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05122088A (ja) * | 1991-10-30 | 1993-05-18 | Nec Corp | 直交変調回路 |
| JPH08139618A (ja) * | 1994-11-11 | 1996-05-31 | Oki Electric Ind Co Ltd | デュアルモード送信装置 |
-
2000
- 2000-11-20 JP JP2000352859A patent/JP2002158725A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05122088A (ja) * | 1991-10-30 | 1993-05-18 | Nec Corp | 直交変調回路 |
| JPH08139618A (ja) * | 1994-11-11 | 1996-05-31 | Oki Electric Ind Co Ltd | デュアルモード送信装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007512792A (ja) * | 2003-12-04 | 2007-05-17 | ヴィア テクノロジーズ インコーポレイテッド | マルチモードおよびマルチバンドｒｆ送受信機ならびに関連する通信方法 |
| WO2009001809A1 (ja) | 2007-06-25 | 2008-12-31 | Kabushiki Kaisha Kenwood | 無線機 |
| JP2013183258A (ja) * | 2012-03-01 | 2013-09-12 | Anritsu Corp | 信号発生装置および信号発生方法 |
| JP2014049839A (ja) * | 2012-08-30 | 2014-03-17 | Yaesu Musen Co Ltd | 無線通信機 |
| WO2014156956A1 (ja) * | 2013-03-28 | 2014-10-02 | 京セラ株式会社 | 無線通信装置及び信号処理方法 |
| JPWO2014156956A1 (ja) * | 2013-03-28 | 2017-02-16 | 京セラ株式会社 | 無線通信装置及び信号処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3200184B2 (ja) | 無線装置用のシンセサイザ | |
| US7409192B2 (en) | Method and apparatus for frequency synthesis in direct-conversion transmitters | |
| US9041576B2 (en) | Circuit and method | |
| JPH09284166A (ja) | デュアルモード無線装置におけるディジタル・アナログ共用回路 | |
| US7595702B2 (en) | Modulation apparatus capable of correcting non-linearity of voltage controlled oscillator | |
| JP2002158725A (ja) | デュアルモード変調装置 | |
| JP2002016654A (ja) | 無線通信装置 | |
| JP3608765B2 (ja) | 周波数シンセサイザ装置 | |
| JPH07264063A (ja) | 周波数シンセサイザ | |
| KR20020000895A (ko) | 통신 시스템 | |
| JP2919328B2 (ja) | 変調回路 | |
| JPH10112669A (ja) | 周波数シンセサイザ、受信機および周波数変調器 | |
| JPH08125701A (ja) | 無線通信におけるｆｓｋ変調器 | |
| JPH07143031A (ja) | スペクトル拡散変調及び／又は復調装置 | |
| JP2778519B2 (ja) | Ｆｍ送受信装置 | |
| JPH10304000A (ja) | 直交振幅変調装置 | |
| JP3105381B2 (ja) | Ｑｐｓｋ変調装置およびｑｐｓｋ復調装置 | |
| JP2001285061A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP4032562B2 (ja) | 無線機に用いられる周波数シンセンザ回路 | |
| JPS5845860B2 (ja) | 変調回路 | |
| JP2002152293A (ja) | 変調回路 | |
| JPH0399549A (ja) | ディジタル通信用無線機 | |
| JP2000013256A (ja) | 送信回路 | |
| JPH09116577A (ja) | 高周波帯域信号生成装置 | |
| JPS5854708A (ja) | 無線送信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20070629 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A02 | Decision of refusal |
Effective date: 20100316 Free format text: JAPANESE INTERMEDIATE CODE: A02 |