JP2002141885A5 - - Google Patents

Download PDF

Info

Publication number
JP2002141885A5
JP2002141885A5 JP2000332064A JP2000332064A JP2002141885A5 JP 2002141885 A5 JP2002141885 A5 JP 2002141885A5 JP 2000332064 A JP2000332064 A JP 2000332064A JP 2000332064 A JP2000332064 A JP 2000332064A JP 2002141885 A5 JP2002141885 A5 JP 2002141885A5
Authority
JP
Japan
Prior art keywords
circuit
output
moving average
period
fft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000332064A
Other languages
English (en)
Other versions
JP2002141885A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2000332064A priority Critical patent/JP2002141885A/ja
Priority claimed from JP2000332064A external-priority patent/JP2002141885A/ja
Publication of JP2002141885A publication Critical patent/JP2002141885A/ja
Publication of JP2002141885A5 publication Critical patent/JP2002141885A5/ja
Pending legal-status Critical Current

Links

Claims (11)

  1. 直交周波数分割多重(OFDM)通信方式の1シンボル期間の受信信号を遅延させる遅延回路と、
    前記遅延回路によって遅延された受信信号と遅延前の受信信号との間の自己相関を算出する自己相関算出回路と、
    前記自己相関算出回路の出力から、移動平均の期間長を可変制御しながらの移動平均値を算出して実数部および虚数部を各々出力する移動平均回路と、
    前記移動平均回路から出力された実数部出力および虚数部出力について、各々の絶対値同士の和を算出するか、あるいは、各々のべき乗同士の和を算出して出力する和算回路と、
    前記和算回路の出力がピークとなる位置を検出するピーク位置検出回路と、
    検出されたピークの位置により有効シンボル期間を判断してシンボルタイミングとなる位相信号を出力するタイミング信号発生回路と
    前記ピーク位置検出回路のピーク出力がばらつく期間を検出するばらつき期間検出回路とを備え
    前記移動平均回路は、前記ばらつき期間検出回路により検出されたばらつき期間に基づいて、前記移動平均回路の移動平均期間長を可変制御することを特徴とするシンボルタイミング再生装置
  2. 前記ばらつき期間検出回路により検出されたばらつき期間が、予め定められた所定値未満であるか否かを監視するばらつき期間監視回路を備え、
    前記移動平均回路は、前記ばらつき期間監視回路により検出されたばらつき期間が予め定められた所定値未満である場合には、前記移動平均期間長を変化させないように制御することを特徴とする請求項1記載のシンボルタイミング再生装置
  3. 前記ばらつき期間検出回路により検出されたばらつき期間が、予め定められた所定値以上であるか否かを監視するばらつき期間監視回路を備え、
    前記移動平均回路は、前記ばらつき期間監視回路により検出されたばらつき期間が予め定められた所定値以上である場合には、前記移動平均期間長を変化させないように制御することを特徴とする請求項1記載のシンボルタイミング再生装置
  4. 前記自己相関算出回路は、相関期間を微小区間に分割して自己相関値を出力し、
    前記ばらつき期間検出回路によって得られたばらつき期間に基づいて、前記各微小区間毎に自己相関値を重み付けするための重み付け係数を発生させる重み付け係数発生回路と、
    前記各微小区間毎の自己相関値に前記各重み付け係数を乗算して出力する重み付け回路を備えたことを特徴とする請求項1記載のシンボルタイミング再生装置
  5. 請求項1内視の何れかに記載のシンボルタイミング再生装置と、
    OFDM受信信号に対して高速フーリエ変換を行うFFT回路とを備え、
    該シンボルタイミング再生装置の出力に応じてOFDM受信信号を高速フーリエ変換する際に用いるFFT窓位置を制御するように構成される
    ことを特徴とするOFDM受信機。
  6. 請求項4に記載のシンボルタイミング再生装置と、
    OFDM受信信号に対して高速フーリエ変換を行うFFT回路と、
    該FFT回路の出力に対して誤り訂正を行う誤り訂正回路とを備えるOFDM受信機であって、
    前記シンボルタイミング再生装置は、前記誤り訂正回路における誤り訂正の結果から算出される誤り率が最小であるか否かを監視する誤り率監視回路を更に備え、
    前記重み付け係数発生回路は、前記誤り率監視回路の出力に応じて、前記誤り率が最小になるように重み付け係数を発生させることを特徴とするOFDM受信機。
  7. 請求項4に記載のシンボルタイミング再生装置と、
    OFDM受信信号に対して高速フーリエ変換を行うFFT回路と、
    該FFT回路の出力に対してビタビ復号を行うビタビ復号回路とを備えるOFDM受信機であって、
    前記シンボルタイミング再生装置は、前記ビタビ複号回路において算出されるパスメトリック値が最小であるか否かを監視するパスメトリック値監視回路を更に備え、
    前記重み付け係数発生回路は、前記パスメトリック値監視回路の出力に応じて、前記パスメトリック値が最小になるように重み付け係数を発生させることを特徴とするOFDM受信機。
  8. 請求項1に記載のシンボルタイミング再生装置と、
    OFDM受信信号に対して高速フーリエ変換を行うFFT回路と、
    該FFT回路の出力に基づいてフィルタ係数を制御して伝送路を推定する伝送路推定回路とを備え、
    伝送路推定回路は、前記ばらつき期間検出回路により検出されたばらつき期間に基づいて前記フィルタ係数を可変制御することを特徴とするOFDM受信機。
  9. 直交周波数分割多重(OFDM)通信方式の1シンボル期間の受信信号を遅延させる遅延回路と、
    前記遅延回路によって遅延された受信信号と遅延前の受信信号との間の自己相関を算出する自己相関算出回路と、
    前記自己相関算出回路の出力から、移動平均の期間長を可変制御しながら移動平均値を算出して実数部および虚数部を各々出力する移動平均回路と、
    前記移動平均回路から出力された実数部出力および虚数部出力について、各々の絶対値同士の和を算出するか、あるいは、各々のべき乗同士の和を算出して出力する和算回路と、
    前記和算回路の出力がピークとなる位置を検出するピーク位置検出回路と、
    受信信号に対して高速フーリエ変換を行うFFT回路と、
    前記ピーク位置検出回路において検出されたピーク位置により有効シンボル期間を判断し、前記FFT回路において前記受信信号を高速フーリエ変換する際に使用するFFT窓位置を制御するシンボルタイミングとなる位相信号を出力するタイミング信号発生回路と
    前記FFT回路の出力に対して誤り訂正を行う誤り訂正回路と、
    前記誤り訂正回路における誤り訂正の結果から算出される誤り率が最小であるか否かを監視する誤り率監視回路を備え、
    前記移動平均回路は、前記誤り率監視回路により検出される誤り率が最小になるように、適応的に制御して前記移動平均回路の移動平均期間長を可変制御することを特徴とするOFDM受信機。
  10. 直交周波数分割多重(OFDM)通信方式の1シンボル期間の受信信号を遅延させる遅延回路と、
    前記遅延回路によって遅延された受信信号と遅延前の受信信号との間の自己相関を算出する自己相関算出回路と、
    前記自己相関算出回路の出力から、移動平均の期間長を可変制御しながら移動平均値を算出して実数部および虚数部を各々出力する移動平均回路と、
    前記移動平均回路から出力された実数部出力および虚数部出力について、各々の絶対値同士の和を算出するか、あるいは、各々のべき乗同士の和を算出して出力する和算回路と、
    前記和算回路の出力がピークとなる位置を検出するピーク位置検出回路と、
    受信信号に対して高速フーリエ変換を行うFFT回路と、
    前記ピーク位置検出回路において検出されたピーク位置により有効シンボル期間を判断し、前記FFT回路において前記受信信号を高速フーリエ変換する際に使用するFFT窓位置を制御するシンボルタイミングとなる位相信号を出力するタイミング信号発生回路と
    前記FFT回路の出力に対してビタビ復号を行うビタビ復号回路と、
    前記ビタビ複号回路において算出されるパスメトリック値が最小であるか否かを監視するパスメトリック値監視回路を備え
    前記移動平均回路は、前記パスメトリック値監視回路により検出されるパスメトリック値が最小になるように、適応的に制御して前記移動平均回路の移動平均期間長を可変制御することを特徴とするOFDM受信機。
  11. 直交周波数分割多重(OFDM)通信方式の1シンボル期間の受信信号を遅延させる第1のステップと、
    前記第1のステップによって遅延された受信信号と遅延前の受信信号との間の自己相関を算出する第2のステップと、
    前記第2のステップの出力から、移動平均の期間長を可変制御しながらの移動平均値を算出して実数部および虚数部を各々出力する第3のステップと、
    前記第3のステップで出力された実数部出力および虚数部出力について、各々の絶対値同士の和を算出するか、あるいは、各々のべき乗同士の和を算出して出力する第4のステップと、
    前記第4のステップの出力がピークとなる位置を検出する第5のステップと、
    第5のステップで検出されたピークの位置により有効シンボル期間を判断してシンボルタイミングとなる位相信号を出力する第6のステップと、
    前記第5のステップのピーク出力がばらつく期間を検出する第7のステップとを有し、
    前記第3のステップでは、前記第7のステップにより検出されたばらつき期間に基づいて、前記第3のステップの移動平均期間長を可変制御することを特徴とするシンボルタイミング再生方法
JP2000332064A 2000-10-31 2000-10-31 Ofdm受信機 Pending JP2002141885A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000332064A JP2002141885A (ja) 2000-10-31 2000-10-31 Ofdm受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000332064A JP2002141885A (ja) 2000-10-31 2000-10-31 Ofdm受信機

Publications (2)

Publication Number Publication Date
JP2002141885A JP2002141885A (ja) 2002-05-17
JP2002141885A5 true JP2002141885A5 (ja) 2005-07-21

Family

ID=18808318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000332064A Pending JP2002141885A (ja) 2000-10-31 2000-10-31 Ofdm受信機

Country Status (1)

Country Link
JP (1) JP2002141885A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214961A (ja) * 2002-12-27 2004-07-29 Sony Corp Ofdm復調装置
JP2004214963A (ja) * 2002-12-27 2004-07-29 Sony Corp Ofdm復調装置
JP2004214962A (ja) * 2002-12-27 2004-07-29 Sony Corp Ofdm復調装置
JP4658835B2 (ja) * 2006-03-14 2011-03-23 株式会社日立国際電気 Ofdm受信装置
JP4755077B2 (ja) * 2006-12-22 2011-08-24 富士通セミコンダクター株式会社 伝送モード、ガード長検出回路とその方法
JP5896795B2 (ja) * 2012-03-14 2016-03-30 三菱電機株式会社 等化装置、受信装置及び等化方法

Similar Documents

Publication Publication Date Title
KR100993745B1 (ko) 보호 구간 상관을 사용한 멀티캐리어 수신기 내의 동기화
JP4791531B2 (ja) プラチナブロードキャストチャネル推定器のためのfftウィンドウの位置と遅延拡散とを決定する方法
KR100882165B1 (ko) Ifdm 통신 시스템에 대한 추세 영향 심볼 시간 추적
US9391813B2 (en) Long echo detection and channel estimation for OFDM systems
JP4410388B2 (ja) Ofdm復調装置およびofdm復調方法
KR101253447B1 (ko) 채널 페이딩에 로버스트한 타이밍 획득 방법 및 시스템
JP2008072224A5 (ja)
JP2007288789A (ja) 相関とfftとの組み合わせを使用し無線周波数信号内の予め定められたシーケンスを検出する方法
JP5896795B2 (ja) 等化装置、受信装置及び等化方法
JP4813723B2 (ja) パイロットシンボルからのビット誤り率の推定
JP2002141885A5 (ja)
JP5265364B2 (ja) 通信チャネル推定
KR20060028131A (ko) 무선 통신 시스템에서 다중 경로 페이딩 채널의 지연 확산추정 장치 및 방법
JP4780161B2 (ja) 受信装置、受信方法、およびプログラム
US11444811B2 (en) Interference mitigation
JP2010081015A (ja) 自動利得制御装置および該方法ならびにofdm受信装置および該方法
JP2002141885A (ja) Ofdm受信機
WO2009082849A1 (fr) Procédé et appareil d'estimation de canal
JP2009225080A (ja) タイミング同期回路およびofdm受信装置
KR101551587B1 (ko) 등화 장치, 수신 장치 및 등화 방법
JP5257008B2 (ja) 適応等化器およびタップ係数制御方法
JP2004040507A (ja) Ofdm方式の受信装置
JP4192801B2 (ja) シンボルタイミング推定装置
JP4717501B2 (ja) Ofdm信号受信装置及び方法
JP4728772B2 (ja) 遅延プロファイル生成回路及びその方法並びにそれを用いた受信機、プログラム