JP2002135225A - ビットアロケーション方法及び装置 - Google Patents

ビットアロケーション方法及び装置

Info

Publication number
JP2002135225A
JP2002135225A JP2000319043A JP2000319043A JP2002135225A JP 2002135225 A JP2002135225 A JP 2002135225A JP 2000319043 A JP2000319043 A JP 2000319043A JP 2000319043 A JP2000319043 A JP 2000319043A JP 2002135225 A JP2002135225 A JP 2002135225A
Authority
JP
Japan
Prior art keywords
carrier
gain
bits
allocated
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000319043A
Other languages
English (en)
Inventor
Kazutomo Hasegawa
一知 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000319043A priority Critical patent/JP2002135225A/ja
Priority to US09/804,520 priority patent/US20020048334A1/en
Publication of JP2002135225A publication Critical patent/JP2002135225A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/02—Channels characterised by the type of signal
    • H04L5/023—Multiplexing of multicarrier modulation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2614—Peak power aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 マルチキャリア伝送において、短時間で各キ
ャリアに最適な利得、ビット数を割り当てれるようにす
る。 【解決手段】 マルチキャリア伝送において各キャリア
に割り当てる伝送ビット数及び利得を決定する場合、ビ
ット／ゲイン割当て部３３２は、(1) ＳＮ比に基づいて
各キャリアに伝送ビット数を割り当て、ついで、(2) 割
り当てビット数が最大制限数のキャリアの利得を減小
し、かつ、該キャリア以外のキャリアの利得を増加し、
(3) 減小分の利得の総和と増加分の利得の総和が等しく
なるように制御して各キャリアへ割り当てる伝送ビット
数の総和を増加する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はビットアロケーショ
ン方法及び装置に係わり、特に、マルチキャリア伝送方
式において各キャリアに割り当てるビット数、利得を決
定するビットアロケーション方法及び装置に関する。
【０００２】
【従来の技術】近年、インターネット等のマルチメディ
ア型サービスが一般家庭を含めて社会全体へと広く普及
してきており、このようなサービスを利用するための経
済的で信頼性の高いディジタル加入者線伝送システム及
びディジタル加入者線伝送装置の早期提供が強く求めら
れている。
【０００３】ところで、通信回線を新たに敷設するため
には、膨大なコストと時間が必要となる。このため、既
存の通信回線を利用して高速にデータ通信を行なうディ
ジタル加入者線伝送システムが提案されている。このデ
ィジタル加入者線伝送システムを提供する技術として、
xDSL（Digital Subscriber Line)が知られている。xDSL
は電話回線を利用した伝送方式で、かつ、変復調技術の
一つである。このxDSLは、大きく分けて加入者宅(以
下、加入者側と呼ぶ)から収容局（以下、局側と呼ぶ)へ
の上り伝送速度と、局側から加入側への下り伝送速度
が、対称のものと非対称のものに分けられる。非対称型
のxDSLとしてADSL（Asymmetric DSL）があり、対称型の
xDSLにはHDSL（High-bit-rate DSL）、SHDSL（Single-p
air High-bit- rate DSL）がある。ADSLは、下り伝送速
度として数Mビット/秒程度、上り伝送速度として数百k
ビット/秒程度を実現し、その変調方式としてDMT（Disc
reteMultiple tone)変調方式がITU-Tにより標準化され
ている。
【０００４】・DMT変調方式 DMT変調方式を局側から加入者側への下り方向の変復調
について説明する。DMT変調方式では、例えば図１２に
示すように1.104MHzの周波数帯域をΔf(=4.3125KHz)間
隔のN（=255)個のマルチキャリア#1〜#255に周波数分割
する。そして、通信に先立って行われるトレーニングに
おいて各キャリア#1〜#255のSN比を測定し、SN比に応じ
て各キャリアにおいて4-QAM, 16-QAM, 64-QAM, 128-QA
M...のいずれの変調方式でデータを送信するか決定す
る。たとえば、SN比が小さいキャリアには4-QAMを割り
当て、順次SN比が大きくなるにつれ16-QAM, 64-QAM, 12
8-QAM..を割り当てる。なお、 4-QAMは２ビットづつ送
信する変調方式、16-QAMは４ビットづつ送信する変調方
式、64-QAMは６ビットづつ送信する変調方式、128-QAM
は７ビットづつ送信する変調方式...である。上り/下り
同時に信号を伝送する方式のうち、周波数分割伝送方式
では、255キャリアのうち、キャリア#1〜#31が加入者側
から局側への上り方向用として用いられ、キャリア#33
〜#255が局側から加入者側への下り方向用に用いられ
る。
【０００５】図１３は16-QAMの説明図であり、シリアル
/パラレル変換部（S/P変換部）１はビットシリアルに入
力する送信データを４ビットづつ順次バッファに記憶す
ると共に、４ビットを２ビットの並列データ(ai,bi),
(ai+1,bi+1)にして出力する。第１の２値/４値変換部２
は並列データ(ai,bi)を４値(-3,-1,+1,+3)に変換し、第
２の２値/４値変換部３は並列データ(ai+1,bi+1)を４値
(-3,-1,+1,+3)に変換する。キャリア発生部４は周波数
ｆc(ωc=2πｆc)の余弦波cos(ωct)を発生し、移相器５
は余弦波の位相を900シフトして正弦波sin(ωct)を出力
する。AMモデュレータ６は第１の２値/４値変換部２の
出力と正弦波sin(ωct)を乗算し、AMモデュレータ７は
第２の２値/４値変換部３の出力と余弦波cos(ωct)を乗
算し、加算器８は各AMモデュレータ６，７の出力を合成
して出力する。以上により、16-QAM変調器は並列データ
(ai,bi), (ai+1,bi+1)の組み合わせに応じて図示する２
次元信号点配置(コンステレーション)を有する信号を出
力する。例えば、４ビットづつ分けたときのデータが10
01,0011,1100,0110であれば、２次元信号点配置→
→→の信号が出力する。
【０００６】図１４はDMT変調方式の原理説明図であ
る。S/P変換部１１はビットシリアルの送信データのう
ち、ある一定周期内に送信すべきビット列を内蔵のバッ
ファに記憶し、しかる後、キャリアマッパ（carrier ma
pper)１２に出力する。この一定周期内に送出されるデ
ータをシンボルと呼ぶ。キャリアマッパ１２は、各キャ
リアでのQAM変調方式が判っているから、各キャリアのQ
AM変調方式に応じたビット数ｂkづつ１シンボル分のビ
ット列を分割し、該キャリアのQAM変調器１３iに入力す
る。よって、１シンボル当りの総出力ビット数はΣｂ
k(k＝1〜N)となる。周波数多重部１４は各キャリアのQA
M変調器１３iから出力するQAM変調信号を周波数多重し
て伝送路駆動回路(図示せず)を介して伝送路に送出す
る。ここで、周波数多重部１４では、IFFT(Inverse Fas
t Fourier Transform;逆高速フーリエ変換)を行う演算
部を設けてDMT変調方式による伝送を行う。
【０００７】図１５はDMT変調方式による加入者線伝送
システムの機能ブロック図である。入力された加入者宛
の送信データは直列並列変換用のバッファ（Serial toP
arallel Buffer）１０に１シンボル時間（=1/4000 se
c）分ストアされる。ストアされたデータは、トレーニ
ングにより前もって決められて送信Ｂ＆Ｇ制御部６０に
保存されている各キャリア当たりの伝送ビット数毎に分
割されて、エンコーダ２０に入力する。すなわち、トレ
ーニングにより各キャリアでのQAM変調方式が判ってい
るから、各キャリアのQAM変調方式に応じたビット数 ｂ
kづつ１シンボル分のビット列を分割し、エンコーダ２
０に入力する。よって、１シンボル当りの総出力ビット
数はΣｂk(k＝1〜N)となる。エンコーダ２０は、入力さ
れた各ビット列ｂkをそれぞれ直交振幅変調(QAM)するた
めの信号点データ(コンステレーションダイアグラム上
の信号点データ)に変換して逆高速フーリエ変換器(IFF
T: Inverse Fast Fourier Transformer)３０に入力す
る。IFFT３０はIFFT演算を行うことでそれぞれの信号点
について直交振幅変調を行い、次段の並列直列変換用の
バッファ(Parallel to Serial Buffer)４０に入力す
る。ここで、IFFT出力の2×N(=512)サンプルのうち480
〜511のトータル32個のサンプルをサイクリックプレフ
ィクス(Cyclic Prefix)としてDMTシンボルの先頭に付加
する。並列直列変換用バッファ４０は512+32個のサンプ
ルデータを順次直列にDAコンバータ５０へ入力する。DA
コンバータは2.208MHzのサンプリング周波数で入力ディ
ジタルデータをアナログ信号に変換し、メタリック回線
７０を経由して加入者側に伝送する。
【０００８】加入者側では、ADコンバータ８０が入力ア
ナログ信号を2.208MHzのディジタル信号に変換し、時間
領域等化器（Time domain EQualizer:TEQ）９０に入力
する。TEQ９０はシンボル間干渉（Inter Symbol Interf
erence:ISI)が32サンプルのCyclic Prefix内に収まるよ
うに入力ディジタルデータに処理を施し、処理結果デー
タを直列並列変換用バッファ１００に入力する。直列並
列変換用バッファ１００は１DMTシンボル分のデータを
ストアし、しかる後、Cyclic Prefixを除去し、１DMTシ
ンボル分のデータを並列的に同時に高速フーリエ変換器
(FFT)１１０に入力する。FFT１１０は高速フーリエ変換
をおこない、255個の信号点を発生（復調）する。周波
数領域等化器(Frequency domain EQualizer:FEQ)１２０
は、復調した255の信号点データにチャネル間干渉(Inte
r Channel Interference:ICI)の補償を施し、デコーダ
１３０は送信Ｂ＆Ｇ制御部６０と同じ値を保持する受信
Ｂ＆Ｇ制御部１５０に従って255個の信号点データをデ
コードし、デコードにより得られたデータを並列直列変
換用バッファ１４０にストアする。以後、該バッファか
らビットシリアルに1ビットづつ出力し受信データとな
る。上記マルチキャリア伝送方式の詳細は、John.A.C.B
ingham著、"MulticarrierModulation for Data Transmi
ssion: An Idea Whose Time Has Come", IEEECommunica
tions Magazine, Volume 28, Number 5, pp.5-14, May
1990"に開示されている。
【０００９】・割り当てビットの設定 各キャリアに割り当てるビット数は、受信側が決める。
すなわち、上り信号用の割当ビット数は局側で決め、下
り信号用の割当ビット数は加入者側で決める。トレーニ
ング時、局側および加入者側のADSL装置はＢ＆Ｇ(bit &
gain)と呼ばれるプロトコルに従って割り当てビットを
決定する。
【００１０】図１６は下り方向のＢ＆Ｇプロトコルの概
略説明図である。トレーニング時、互いのADSL装置を
認識し合った後、たとえば、局側ADSL装置ATU-Cはいく
つかの周波数信号を対向する加入者側ADSL装置ATU-Rに
送る。加入者側のADSL装置ATU-Rは各キャリア毎のSN
比を計算する。ついで、加入者側のADSL装置ATU-Rは
計算したSN比に基づいて各キャリアの割り当てビットを
決定し、局側のADSL装置ATU-Cに該割り当てビットと送
出レベル(利得)を通知する。局側ADSL装置ATU-Cは通
知された割り当てビットおよび送出レベル情報を基にし
てDMT変調してデータ送信する。各キャリアの割り当て
ビット数及び利得を示すアロケーションテーブルの設定
方法の一例は、Peter S.Chow, John M.Cioffi著、"Meth
od and apparatus foradaptive, variable bandwidth,
high-speed data transmission of a multi-carrier s
ignal over digital sabscriber lines", US patent N
o.5,479,447に開示されているが、ここではその基礎と
なる理論について簡単に説明する。
【００１１】図１７はFEQ １２０(図１５）の出力にお
ける、各周波数に対する受信信号とその受信信号が受け
る雑音との大きさの比を表すＳＮ比曲線(S/N曲線)と、
各キャリアに割り当てられるビット数との関係を示して
いる。ここで、周波数n・fdであるキャリア#nにおいて、
周波数n・fdのときのS/N比をSNRnとすると、キャリア#n
に割り当てられるべき最適ビット数bnは次式 bn=log2(1+SNRn/Γ) (1) により算出される。ただし、nはN以下の正の整数、ｆd=
キャリア間隔で、図１２の例ではN=255, ｆd=4.3125Khz
であり、ΓはSNRギャップである。最適ビット数bnは、
図１７に点線で示されている通り多くの場合は小数の値
を取る。例えば、キャリア#6(=周波数6・fd)のときのS/N
比SNR6を(1)式に入力すると最適ビット数b6は約4.2ビッ
トとなり少数値を取る。ところが、実際に各キャリアに
割り当てられるビット数は、整数の値しか取り得ないの
で、先に算出した小数の値を切り捨てた実線の値が、実
際に各キャリアに割り当てられるビット数となる。先の
例では、約4.2ビットを切り捨てた4ビットが、キャリア
#6に割り当てられることになる。同様に他のキャリアも
小数が切り捨てられてビットが割当てられ、キャリアと
割当てビットの関係は図１７に示すようになる。尚、
(1)式により算出される最適ビット数が1.0以上2.0未満
であるとき、現在では、図17に示すように1ビットも割
り当てないことになっている。また、割り当てビットの
最大制限数を5ビットとすれば、図１７の点線で示され
る最適割り当てビット数が6.0以上の場合でも、実際に
割り当てられるビット数は、図１７の実線で示されるよ
うに、5ビットに制限される。
【００１２】以上の例では、小数値を切り捨てて実際に
各キャリアに割り当てるビット数を決定するが、切り捨
てずに利用する方法もある。例えば、(1)式により最適
ビット数b6が約4.2ビットと算出された場合、0.8ビット
分割り当てて、合計５ビットするのに必要なパワー△x
を求め、この△xとパワーアップによる割り当てビット
数(この例では５)を受信側が持つ受信Ｂ＆Ｇ制御部１５
０に保持し、同時に、送信側の送信Ｂ＆Ｇ制御部６０に
通知する。尚、元のパワーを正規化して１とすればパワ
ーを±Δx増減することは加算利得を±Δxすることと同
じである。実際は、データ通信が始まる前のトレーニン
グ時に、更新した受信アロケーションテーブルの内容を
受信側より送信側に通知し、送信側が持つ送信Ｂ＆Ｇ制
御部のビットアロケーションテーブルを、受信側のビッ
トアロケーションテーブルと同じ内容になるように更新
する。そして、送信側では更新したビットアロケーショ
ンテーブルの情報をもとに、データを送信する。この例
では、キャリア#6は、割り当てビットを５ビット、加算
利得を△xとして送信することになる。なお、キャリア
の加算利得を変化させて△xとした場合には、別のキャ
リアの利得を-△xとして、全キャリアトータルの加算利
得の合計が０となるようにする。これは、送信電力を一
定にし、その線形特性部分で使用する必要があるためで
ある。
【００１３】
【発明が解決しようとする課題】以上説明したように、
従来のビットアロケーションでは、FEQ １２０の出力に
おけるS/N比から１ビット割当てを増加するにはどの程
度の加算利得が必要なのかを算出し、その加算利得を考
慮に入れて(1)式により割り当てビット数を算出してい
る。この方法は、最適な加算利得を算出することで、良
好なビット割り当てを得ることができるのだが、最適な
加算利得を算出する過程が複雑になり、短時間で最適な
加算利得、ビット割り当てを取得できない問題があっ
た。そこで、加算利得を求める過程を簡単にして短時間
で最適な加算利得、ビット割り当てを算出できるビット
ロケーション方法及び装置が求められている。本発明は
このような状況に鑑みてなされたものであり、その目的
は短時間で最適な加算利得、ビット割り当てを算出でき
るようにすることである。本発明の別の目的は、パワー
を増大せずに各キャリアへ割り当てる伝送ビット数の総
和を増加することができ、マルチキャリア伝送装置の伝
送能力をアップすることである。
【００１４】
【課題を解決するための手段】・第１の解決手段 本発明は、マルチキャリア伝送において各キャリアに割
り当てる伝送ビット数及び利得を決定するビットアロケ
ーション方法及び該方法を実施するビットアロケーショ
ン装置である。本発明のビットアロケーション方法で
は、(1) ＳＮ比に基づいて各キャリアに伝送ビット数を
割り当て、(2) しかる後、割り当てビット数が最大制限
数と等しいキャリアの利得を減小し、かつ、前記キャリ
ア以外のキャリアの利得を増加し、(3) 減小分の利得の
総和と増加分の利得の総和が等しくなるように制御して
各キャリアへ割り当てる伝送ビット数の総和を増加す
る。各キャリアに割り当てられるビット数は、誼キャリ
アのＳＮ比に応じて決まるが、どんなにＳＮ比が良くて
も最大制限数以上に割り当てビット数を増加することは
できない。換言すれば、最大制限数が割り当てられたキ
ャリアには利得において余力がある。そこで、余力分の
利得を減小し、他のキャリアの利得を増加すれば、割り
当てビット数の総和を増加できる。本発明はかかる点に
着目したものであり、パワーを増大せずに各キャリアへ
割り当てる伝送ビット数の総和を増加することができ、
マルチキャリア伝送装置の伝送能力をアップできる。こ
の場合、利得を増加するキャリアは、割り当てビット数
が大きいキャリアとする。これは、割り当てビット数の
大きなキャリアの方が割り当てビット数の小さなキャリ
アに比べて少ないパワーで１ビット増加できるからであ
る。
【００１５】・第２の解決手段 本発明の別のビットアロケーション方法では、(1) ＳＮ
比に基づいて各キャリアに伝送ビット数を割り当て、
(2) しかる後、ビットが割り当てられていないキャリア
のうち、利得を増加すれば新たにビットが割り当てられ
る可能性が高いキャリアの利得を増加し、かつ、該キャ
リア以外のキャリアの利得を減小し、(3)増加分の利得
の総和と減小分の利得の総和が等しくなるように制御し
て各キャリアへ割り当てる伝送ビット数の総和を増加す
る。ＳＮ比が足りずに伝送ビットを１つも割り当てられ
なかったキャリアであっても利得を増加すれば一気に２
ビットの伝送が可能になる（１ビットのQAM変調はない
から)。そこで、伝送ビットを割り当てられなかったキ
ャリアの利得を増加し、他のキャリアの利得を減小すれ
ば、割り当てビット数の総和を増加できる。本発明はか
かる点に着目したものであり、パワーを増大せずに各キ
ャリアへ割り当てる伝送ビット数の総和を増加すること
ができ、マルチキャリア伝送装置の伝送能力をアップで
きる。この場合、前記利得を減小するキャリアは、割り
当てビット数が２以外のキャリアで、割り当てビット数
が少ないキャリアとする。これは、割り当てビット数が
２のキャリアの利得を減小すると、利得減小により割り
当てビット数が２から０になる場合があるからである。
又、割り当てビット数の少ないキャリアの方が割り当て
ビット数の多いキャリアに比べて大きいパワーで割り当
てビットを減小するからである。
【００１６】・第３の解決手段 本発明の更に別のビットアロケーション方法では、(1)
ＳＮ比に基づいて各キャリアに伝送ビット数を割り当
て、(2) しかる後、ビットが割り当てられていないキャ
リアのうち、利得を増加しても新たにビットが割り当て
られる可能性が低いキャリアの利得を減小し、かつ、該
キャリア以外のキャリアの利得を増加し、(3) 減小分の
利得の総和と増加分の利得の総和が等しくなるように制
御して各キャリアへ割り当てる伝送ビット数の総和を増
加する。ＳＮ比が足りずに伝送ビットを割り当てられな
かったキャリアであって利得を増加しても新たにビット
が割り当てられる可能性が低いキャリアは無用である。
そこで、ビットが割り当てられていないキャリアのう
ち、利得を増加しても新たにビットが割り当てられる可
能性が低いキャリアの利得を減小し、かつ、該キャリア
以外のキャリアの利得を増加すれば、割り当てビット数
の総和を増加できる。本発明はかかる点に着目したもの
であり、パワーを増大せずに各キャリアへ割り当てる伝
送ビット数の総和を増加することができ、マルチキャリ
ア伝送装置の伝送能力をアップできる。この場合、前記
利得を増加するキャリアは、ビット割当て数が最大制限
数と等しいキャリア以外のキャリアである。これは、ビ
ット割当て数が最大制限数と等しいキャリアの利得を増
加しても割り当てビット数は増加しないからである。
【００１７】
【発明の実施の形態】（Ａ）構成 図１は本発明のDMT変調方式による加入者線伝送システ
ムの構成図であり、局側xDSL装置２００と加入者側xDSL
装置３００間は電話回線（メタリック回線）４００によ
り双方向に通信可能に接続されている。局側xDSL装置２
００と加入者側xDSL装置３００の送信部２１０，３１０
は図１５に示す送信側の構成１０〜５０と同一の構成を
備え、受信部２２０，３２０は図１５に示す受信側の構
成８０〜１４０と同一の構成を備えている。局側xDSL装
置２００の送信Ｂ＆Ｇ制御部２３０は図１５の送信Ｂ＆
Ｇ制御部６０に対応し、加入者側xDSL装置３００の受信
Ｂ＆Ｇ制御部３３０は図１５の受信Ｂ＆Ｇ制御部１５０
に対応している。送信Ｂ＆Ｇ制御部２３０及び受信Ｂ＆
Ｇ制御部３３０には、下り方向のＢ＆Ｇプロトコルを実
現する構成のみが示され、上り方向のＢ＆Ｇプロトコル
を実現する構成は省略されている。しかし、上り方向の
Ｂ＆Ｇプロトコルを実現する構成は下り方向のＢ＆Ｇプ
ロトコルを実現する構成と同様であり、共用できる部分
は共用化される。送信Ｂ＆Ｇ制御部２３０は、受信Ｂ＆
Ｇ制御部３３０から送られてくるビットアロケーション
テーブルを記憶してビット数Ｂ及びゲイン（利得）Ｇを
各キャリアに割り当てるビット／ゲイン割り当て部２３
１、ビットアロケーションテーブルを記憶するアロケー
ションテーブル記憶部２３２、割り当てられたビット数
Ｂ及びゲインＧをキャリア毎に送信部２１０のシリアル
／パラレル変換部１０やエンコーダ２０に設定するビッ
ト／ゲイン設定部２３３を備えている。受信Ｂ＆Ｇ制御
部３３０は、FEQ １２０の出力より各キャリアのS/Nを
測定するＳＮ測定部３３１、各キャリアのS/Nに基づい
てビット／ゲインを各キャリアに割り当てるビット／ゲ
イン割り当て部３３２、キャリアと該キャリアに割り当
てるビット／ゲインの対応テーブル（ビットアロケーシ
ョンテーブル）を保持するアロケーションテーブル記憶
部３３３、割り当てられたビット数Ｂ及びゲインＧを受
信部３２０のデコーダ１３０やパラレル／シリアル変換
部１４０に設定する割り当てビット／ゲイン設定部３３
４を備えている。尚、ビット／ゲイン割当て部３３２は
生成したビットアロケーションテーブルを送信部３１０
→メタリック回線４００→受信部２２０を介して送信Ｂ
＆Ｇ制御部２３０に送出する。
【００１８】（Ｂ）第１のアロケーション方法 マルチキャリア伝送において、各キャリアに割り当てら
れるビット数は、ＳＮ比に応じて決まるが、どんなにＳ
Ｎ比が良くても最大制限数以上に割り当てビット数を増
加することはできない。換言すれば、最大制限数が割り
当てられたキャリアには利得において余力がある。そこ
で、余力分の利得を減小し、他のキャリアの利得を増加
すれば、割り当てビット数の総和を増加できる。本発明
は、かかる点に着目してなされたものである。
【００１９】図２は本発明の受信Ｂ＆Ｇ制御部３３０に
よる第１のビットアロケーションのアルゴリズム、図３
は第１のビットアロケーション方法の説明図である。ま
ず、既知の方法によるビットアロケーションを行い(ス
テップ５０１)、全キャリアに割り当てた合計ビット数b
_baseを算出する(ステップ５０２)。図３に従って説明
すると、ビット／ゲイン割当て部３３２はＳＮ測定部３
３１で求めたS/N曲線に基づいて(1)式により最適割り当
てビット数ｂnを決定する（図３の点線参照）。この点
線で示されている最適割り当てビット数の小数点を切り
捨てた実線が、既知のビットアロケーション方法で割り
当てられたビット数となる。尚、割り当てビットの最大
制限数を５ビットとすれば、点線で示される最適割り当
てビット数が６．０以上の場合でも、実際に割り当てら
れるビット数は５ビットに制限される。以上の既知のビ
ットアロケーション方法によれば、図１７に示すように
各キャリア＃１〜＃１２にビットが割り当てられ、b_ba
se＝３５となる。ステップ５０２において合計ビット数
b_baseの算出が完了すれば、ビット／ゲイン割当て部３
３２は最大制限数（＝５）のビットが割り当てられたキ
ャリア範囲#n_max_1〜#n_max_kを確認する（ステップ５
０３）。図３において、最大制限数である５ビットが割
り当てられているキャリア範囲は#2〜#5であり、ｋ＝４
となる。
【００２０】ついで、キャリア#n_max_1〜#n_max_k（キ
ャリア#2〜#5)のパワーを△x(合計ｋ・△x)減小し（ステ
ップ５０４）、又、前記キャリア#n_max_1〜#n_max_k
（キャリア#2〜#5)以外のキャリアであって、割り当て
ビットの大きな複数のキャリアのパワーを合計パワーｋ
・△xまで増加する（ステップ５０５）。パワーを増加
するキャリアを割り当てビットの大きなキャリアとする
理由は、割り当てビットを１ビット増加するためのパワ
ーを考えると、ビット数の大きなキャリアの方が少ない
パワーで１ビット増加できるからである。尚、元のパワ
ーを正規化して１とすればパワーを±Δx増減すること
は利得を±Δxすることと同じである。各キャリアのパ
ワー増減後、(1)式により各キャリアの割り当てビット
数を演算し、それぞれの小数点を切り捨てたときのビッ
ト数の合計b_sumを算出する(ステップ５０６）。これら
の様子は図３に矢印と黒丸の組み合わせで図示してい
る。キャリア#2〜#5をそれぞれパワー△xずつ低下させ
(合計4・△x)、その分、キャリア#1,#6,#7,#8のパワー
を△xずつ増加させる。図３の場合、それぞれのキャリ
アに割り当てられるビット数は図４に示すようなり、b_
sum＝３８である。尚、キャリア#1,#6,#7,#8のパワーを
それぞれ△xずつ増加させる代わりに、任意の１〜３個
のキャリアのパワーをトータルで4・△x増加させるよう
にしても良い。
【００２１】ついで、既知の方法による合計割り当てビ
ット数b_baseとパワー増減後の合計割り当てビット数b_
sumの大小を比較し（ステップ５０７）、b_sum＞b_base
であれば、あるいは、ｋ＝０であれば、本発明の第１ビ
ットアロケーション処理を終了する（ステップ５０
８）。すなわち、ビット／ゲイン割当て部３３２は、キ
ャリア毎の割り当てビット数Ｂ及びキャリア毎の加算利
得Ｇを含むアロケーションテーブルを作成して記憶部３
３３に保存し、しかる後、該アロケーションテーブルを
送信部３１０より局側へ送出する。一方、b_sum≦b_bas
eであればｋを減小し（ステップ５０９）、以後、ステ
ップ５０３以降の処理を繰り返す。図４の例では、対象
キャリアが#2〜#5(k=4)であったので、例えば、対象キ
ャリアを#3〜#5(k=3)のように、高域から減らしてもよ
いし、あるいは、対象キャリアを#2〜#4(k=3)のよう
に、低域から減らしても良い。また、対象キャリアを＃
３のみ(ｋ=1)のように、低域、高域を適当な数だけ減ら
しても良い。そして、再度、b_sumを求め、条件分岐
で、YESとなるまで続ける。ただし、ステップ５０７に
おいて、「YES」とならなくても、k=0となれば処理を終
了して、ビット割り当ては既知の方法によるビットアロ
ケーション(合計ビットはb_base)のままとする。尚、図
２の条件分岐で、「YES」となり、本来ならば処理を終
了する場合でも、対象キャリア数ｋを縮小して、最適な
ビットアロケーションを探索してもよい。以上、第１の
ビットアロケーション方法によれば、トータルのパワー
を増大せずに各キャリアへ割り当てる伝送ビット数の総
和を増加することができ、マルチキャリア伝送装置の伝
送能力をアップできる。
【００２２】・変形例 以上はマルチキャリア伝送装置の伝送能力をアップする
場合について説明したが、本発明は加入者線伝送システ
ムのトレーニング時に行なわれるビットアロケーション
処理に適用できる。図５は本発明のトレーニング時に行
なわれるビットアロケーション処理フローである。DMT
変調方式による加入者線伝送システムにおいて、１シン
ボル期間は1/4000sec(=250μs)であり、1シンボルはMビ
ットで構成される。したがって、このMビットを１シン
ボル期間にマルチキャリア伝送する必要がある。そこ
で、トレーニング時においてまず既知のアロケーション
方法によりビットアロケーションを行ない（ステップ５
５１）、Mビットの割り当てができたかチェックする(ス
テップ５５２）。Mビットの割り当てができればビット
アロケーション処理を終了する。しかし、Mビットの割
り当てができなければ、図２のビットアロケーションア
ルゴリズムにおけるステップ５０２以降の処理を行なっ
て割り当てビットを増加してＭビットの割り当てを行な
う（ステップ５５３）。
【００２３】（Ｃ）第２のアロケーション方法 図６は本発明の受信Ｂ＆Ｇ制御部３３０による第２のビ
ットアロケーションのアルゴリズム、図７は第２のビッ
トアロケーション方法の説明図である。まず、既知の方
法に従ってビットアロケーションを行い(ステップ６０
１)、全キャリアに割り当てた合計ビット数b_baseを算
出する(ステップ６０２)。図７の例では図３の例と同じ
であるので詳細な説明は省略するが、結果として図１７
に示すように各キャリア＃１〜＃１２にビットが割り当
てられ、b_base＝３５となる。合計ビット数b_baseの算
出が完了すれば、０ビット割り当て対象キャリア範囲#n
_min_1〜#n_min_kを確認する（ステップ６０３）。０ビ
ット割り当て対象キャリアとは、ビット割り当てが０ビ
ットとなったキャリアのうち、パワー増加で新たにビッ
トが割り当てられる可能性の高いキャリアである。実際
には、図７に示す通り、高域になるほどS/N曲線は低下
していく。そのため、高域のキャリアほどビットが割り
当てられない可能性が高い。したがって、現在ビットが
割り当てられている最高周波数のキャリアから高域側に
数キャリア分が対象範囲となる場合が多い。図７では、
キャリア#9までビットが割り当てられているので、それ
により高域側のキャリア#10〜#11までを対象キャリア範
囲とする。この場合ｋ=2となる。
【００２４】ついで、キャリア#n_min_1〜#n_min_k（キ
ャリア#10〜#11)のパワーを△x(合計ｋ・△x)増加し（ス
テップ６０４）、又、前記キャリア#n_min_1〜#n_min_k
（キャリア#10〜#11)以外のキャリアであって、なるべ
く割り当てビットの小さなキャリアのパワーを合計パワ
ーｋ・△xまで減小する（ステップ６０５）。ただし、
パワーを減小するキャリアには、2ビットが割り当てら
れているキャリア#8〜#9を含めないこととする。これ
は、割り当てビット数が２のキャリアのパワーを減小す
ると、割り当てビット数が２から０になる場合があるか
らである。したがって、割り当てビットの小さなキャリ
アとは、３ビット割り当てのキャリアからということに
なる。各キャリアのパワー増減後、(1)式により各キャ
リアの割り当てビット数を演算し、それぞれの小数点を
切り捨てたときのビット数の合計b_sumを算出する(ステ
ップ６０６）。これらの様子は図７に矢印と黒丸の組み
合わせで図示している。キャリア#10〜#11をそれぞれパ
ワー△xずつ増加させ(合計2・△x)、その分、キャリア#
6,#7をそれぞれパワー△xずつ低下させた。尚、キャリ
ア#6,#7にそれぞれパワー△xずつ減少させる代わりに、
キャリア#6,#7の一方のキャリアのパワーを2・△x減少さ
せるなど、トータルで2・△x減少させればよい。図７の
場合、それぞれのキャリアに割り当てられるビット数は
図８に示すようなり、b_sum＝３７となる。
【００２５】ついで、既知の方法による合計割り当てビ
ット数b_baseとパワー増減後の合計割り当てビット数b_
sumの大小を比較し（ステップ６０７）、b_sum＞b_base
であれば、あるいは、ｋ＝０であれば、本発明の第２の
ビットアロケーション処理を終了する（ステップ６０
８）。すなわち、ビット／ゲイン割当て部３３２は、キ
ャリア毎の割り当てビット数Ｂ及びキャリア毎の加算利
得Ｇを含むアロケーションテーブルを作成して記憶部３
３３に保存し、しかる後、該アロケーションテーブルを
送信部３１０より局側へ送出する。一方、b_sum≦b_bas
eであればｋを減小し（ステップ６０９）、以後、ステ
ップ６０３以降の処理を繰り返す。尚、図６の条件分岐
で、YESとなり、処理を終了する場合でも、対象キャリ
ア数ｋを縮小して、最適なビットアロケーションを探索
してもよい。以上、第２のアロケーション方法によれ
ば、トータルのパワーを増大せずに各キャリアへ割り当
てる伝送ビット数の総和を増加することができ、マルチ
キャリア伝送装置の伝送能力をアップできる。尚、以上
はマルチキャリア伝送装置の伝送能力をアップする場合
について説明したが、本発明は加入者線伝送システムの
トレーニング時に行なわれるビットアロケーション処理
(図５)に適用できる。
【００２６】（Ｄ）第３のアロケーション方法 図９は本発明の受信Ｂ＆Ｇ制御部３３０による第３のビ
ットアロケーションのアルゴリズム、図１０は第３のビ
ットアロケーション方法の説明図である。まず、既知の
方法に従ってビットアロケーションを行い(ステップ７
０１)、全キャリアに割り当てた合計ビット数b_baseを
算出する(ステップ７０２)。図１０の例では図３の例と
同じであるので詳細な説明は省略するが、結果として図
１７に示すように各キャリア＃１〜＃１２にビットが割
り当てられ、b_base＝３５となる。合計ビット数b_base
の算出が完了すれば、０ビット割り当て対象キャリア範
囲#n_min_1〜#n_min_kを確認する（ステップ７０３）。
０ビット割り当て対象キャリアとは、割り当てビット数
が０となったキャリアであって、パワーアップしても新
たにビットが割り当てられる可能性の低いキャリアであ
る。実際には、図１０に示す通り、ビット割り当てが０
ビットのキャリアの中でも高域側に属するキャリアが対
象範囲となることが多い。図１０では、ビット割り当て
が０ビットのキャリアの中でも、高域側のキャリア#12
が対象となる。この場合ｋ=1である。
【００２７】ついで、キャリア#n_min_1〜#n_min_k（キ
ャリア#12)のパワーを△x(合計ｋ・△x)減少し（ステッ
プ７０４）、又、前記キャリア#n_min_1〜#n_min_k（キ
ャリア#12)以外のキャリアであって、なるべく割り当て
ビットの大きなキャリアのパワーを合計パワーｋ・△x
まで増加する（ステップ７０５）。ただし、パワー増加
するキャリアには、ビット割当て数が最大制限数と等し
いキャリアを含めない。これは、ビット割当て数が最大
制限数と等しいキャリアの利得を増加しても割り当てビ
ット数は増加しないからである。したがって、図１０の
場合、パワーアップするキャリアは４ビット割り当ての
キャリアからということになる。各キャリアのパワー増
減後、(1)式により各キャリアの割り当てビット数を演
算し、それぞれの小数点を切り捨てたときのビット数の
合計b_sumを算出する(ステップ７０６）。これらの様子
は、図１０に矢印と黒丸の組み合わせで図示している。
キャリア#12をパワー△xずつ低下させ、その分、キャリ
ア#1にパワー△x増加させた。ここで、キャリア#1にパ
ワー△x増加させる代わりに、2つ以上のキャリアに分け
てトータルでパワー△x分増加させてもよい。図１０の
場合、それぞれのキャリアに割り当てられるビット数は
図１１に示すようなり、b_sum＝３６となる。
【００２８】ついで、既知の方法による合計割り当てビ
ット数b_baseとパワー増減後の合計割り当てビット数b_
sumの大小を比較し（ステップ７０７）、b_sum＞b_base
であれば、本発明の第３のビットアロケーション処理を
終了する（ステップ７０８）。すなわち、ビット／ゲイ
ン割当て部３３２は、キャリア毎の割り当てビット数Ｂ
及びキャリア毎の加算利得Ｇを含むアロケーションテー
ブルを作成して記憶部３３３に保存し、しかる後、該ア
ロケーションテーブルを送信部３１０より局側へ送出す
る。一方、b_sum≦b_baseであれば、処理を終了する。
これは対象キャリア数ｋの範囲を縮小しても結果は変ら
ないからである。以上、第３のビットアロケーション方
法によれば、トータルのパワーを増大せずに各キャリア
へ割り当てる伝送ビット数の総和を増加することがで
き、マルチキャリア伝送装置の伝送能力をアップでき
る。尚、以上はマルチキャリア伝送装置の伝送能力をア
ップする場合について説明したが、本発明は加入者線伝
送システムのトレーニング時に行なわれるビットアロケ
ーション処理（図５）に適用できる。又、以上述べた本
発明の第１〜第３のビットアロケーションアルゴリズム
を組み合わせて使用することもできる。
【００２９】・付記 （付記１） マルチキャリア伝送において各キャリアに
割り当てる伝送ビット数及び利得を決定するビットアロ
ケーション方法において、ＳＮ比に基づいて各キャリア
に伝送ビット数を割り当て、割り当てビット数が最大制
限数と等しいキャリアの利得を減小し、かつ、前記キャ
リア以外のキャリアの利得を増加し、減小分の利得の総
和と増加分の利得の総和が等しくなるように制御して各
キャリアへ割り当てる伝送ビット数の総和を増加する、
ことを特徴とするビットアロケーション方法。 （付記２） 前記利得を増加するキャリアは、割り当て
ビット数が大きいキャリアである、ことを特徴とする付
記１記載のビットアロケーション方法。
【００３０】（付記３） マルチキャリア伝送において
各キャリアに割り当てる伝送ビット数及び利得を決定す
るビットアロケーション方法において、ＳＮ比に基づい
て各キャリアに伝送ビット数を割り当て、ビットが割り
当てられていないキャリアのうち、利得を増加すれば新
たにビットが割り当てられる可能性が高いキャリアの利
得を増加し、かつ、該キャリア以外のキャリアの利得を
減小し、増加分の利得の総和と減小分の利得の総和が等
しくなるように制御して各キャリアへ割り当てる伝送ビ
ット数の総和を増加する、ことを特徴とするビットアロ
ケーション方法。 （付記４） 前記利得を減小するキャリアは、割り当て
ビット数が２以外で、割り当てビット数が少ないキャリ
アである、ことを特徴とする付記３記載のビットアロケ
ーション方法。
【００３１】（付記５） マルチキャリア伝送において
各キャリアに割り当てる伝送ビット数及び利得を決定す
るビットアロケーション方法において、ＳＮ比に基づい
て各キャリアに伝送ビット数を割り当て、ビットが割り
当てられていないキャリアのうち、利得を増加しても新
たにビットが割り当てられる可能性が低いキャリアの利
得を減小し、かつ、該キャリア以外のキャリアの利得を
増加し、減小分の利得の総和と増加分の利得の総和が等
しくなるように制御して各キャリアへ割り当てる伝送ビ
ット数の総和を増加する、ことを特徴とするビットアロ
ケーション方法。 （付記６） 前記利得を増加するキャリアは、ビット割
当て数が最大制限数と等しいキャリア以外のキャリアで
ある付記５記載のビットアロケーション方法。
【００３２】（付記７） マルチキャリア伝送において
各キャリアに割り当てる伝送ビット数及び利得を決定す
るビットアロケーション装置において、各キャリアのＳ
Ｎ比を測定するＳＮ比測定部、ＳＮ比に基づいて各キャ
リアに伝送ビット数を割り当て、しかる後、割り当てビ
ット数が最大制限数と等しいキャリアの利得を減小し、
かつ、該キャリア以外のキャリアの利得を増加し、減小
分の利得の総和と増加分の利得の総和が等しくなるよう
に制御して各キャリアに割り当てるビット数、利得を決
定する制御部、キャリア毎に割り当てられたビット数及
び利得を保存するアロケーションテーブル、アロケーシ
ョンテーブルの内容を通信相手側に送信する送信部、通
信相手から送信されたデータを受信、復調する受信部に
前記各キャリアの割り当てビット数及び利得を設定する
設定部、を備えたことを特徴とするビットアロケーショ
ン装置。
【００３３】（付記８） マルチキャリア伝送において
各キャリアに割り当てる伝送ビット数及び利得を決定す
るビットアロケーション装置において、各キャリアのＳ
Ｎ比を測定するＳＮ比測定部、ＳＮ比に基づいて各キャ
リアに伝送ビット数を割り当て、しかる後、ビットが割
り当てられていないキャリアのうち、利得を増加すれば
新たにビットが割り当てられる可能性が高いキャリアの
利得を増加し、かつ、該キャリア以外のキャリアの利得
を減小し、増加分の利得の総和と減小分の利得の総和が
等しくなるように制御して各キャリアへ割り当てるビッ
ト数、利得を決定する制御部、キャリア毎に割り当てら
れたビット数及び利得を保存するアロケーションテーブ
ル、アロケーションテーブルの内容を通信相手側に送信
する送信部、通信相手から送信されたデータを受信、復
調する受信部に前記各キャリアの割り当てビット数及び
利得を設定する設定部、を備えたことを特徴とするビッ
トアロケーション装置。
【００３４】（付記９） マルチキャリア伝送において
各キャリアに割り当てる伝送ビット数及び利得を決定す
るビットアロケーション装置において、各キャリアのＳ
Ｎ比を測定するＳＮ比測定部、ＳＮ比に基づいて各キャ
リアに伝送ビット数を割り当て、しかる後、ビットが割
り当てられていないキャリアのうち、利得を増加しても
新たにビットが割り当てられる可能性が低いキャリアの
利得を減小し、かつ、該キャリア以外の利得を増加し、
減小分の利得の総和と増加分の利得の総和が等しくなる
ように制御して各キャリアへ割り当てるビット数、利得
を決定する制御部、キャリア毎に割り当てられたビット
数及び利得を保存するアロケーションテーブル、アロケ
ーションテーブルの内容を通信相手側に送信する送信
部、通信相手から送信されたデータを受信、復調する受
信部に前記各キャリアの割り当てビット数及び利得を設
定する設定部、を備えたことを特徴とするビットアロケ
ーション装置。
【００３５】
【発明の効果】以上本発明によれば、(1) ＳＮ比に基づ
いて各キャリアに伝送ビット数を割り当て、(2) しかる
後、割り当てビット数が最大制限数と等しいキャリアの
利得を減小し、かつ、前記キャリア以外のキャリアの利
得を増加し、(3) 減小分の利得の総和と増加分の利得の
総和が等しくなるように制御したから、パワーを増大せ
ずに各キャリアへ割り当てる伝送ビット数の総和を増加
することができ、マルチキャリア伝送装置の伝送能力を
アップすることができる。この場合、利得を増加するキ
ャリアを割り当てビット数が大きいキャリアとしたか
ら、効果的にトータルの割り当てビット数を増加するこ
とができる。又、本発明によれば、(1) ＳＮ比に基づい
て各キャリアに伝送ビット数を割り当て、(2) しかる
後、ビットが割り当てられていないキャリアのうち、利
得を増加すれば新たにビットが割り当てられる可能性が
高いキャリアの利得を増加し、かつ、該キャリア以外の
利得を減小し、(3) 増加分の利得の総和と減小分の利得
の総和が等しくなるように制御したから、パワーを増大
せずに各キャリアへ割り当てる伝送ビット数の総和を増
加することができ、マルチキャリア伝送装置の伝送能力
をアップできる。この場合、利得を減小するキャリアを
割り当てビット数が２以外で、割り当てビット数が少な
いキャリアとしたから、効果的にトータルの割り当てビ
ット数を増加することができる。又、本発明によれば、
(1) ＳＮ比に基づいて各キャリアに伝送ビット数を割り
当て、(2) しかる後、ビットが割り当てられていないキ
ャリアのうち、利得を増加しても新たにビットが割り当
てられる可能性が低いキャリアの利得を減小し、かつ、
該キャリア以外の利得を増加し、(3) 減小分の利得の総
和と増加分の利得の総和が等しくなるように制御したか
ら、パワーを増大せずに各キャリアへ割り当てる伝送ビ
ット数の総和を増加することができ、マルチキャリア伝
送装置の伝送能力をアップできる。この場合、利得を増
加するキャリアを、ビット割当て数が最大制限数と等し
いキャリア以外の大きなキャリアとしたから、効果的に
トータルの割り当てビット数を増加することができる。
【図面の簡単な説明】
【図１】本発明のDMT変調方式による加入者伝送システ
ムの構成図である。
【図２】本発明の第１のビットアロケーション方法のア
ルゴリズムである。
【図３】本発明の第１のビットアロケーション方法の説
明図である。
【図４】本発明の第１のビットアロケーション方法で割
り当てたビット数の説明図表である。
【図５】トレーニング時のビットアロケーション処理フ
ローである。
【図６】本発明の第２のビットアロケーション方法のア
ルゴリズムである。
【図７】本発明の第２のビットアロケーション方法の説
明図である。
【図８】本発明の第２のビットアロケーション方法で割
り当てたビット数の説明図表である。
【図９】本発明の第３のビットアロケーション方法のア
ルゴリズムである。
【図１０】本発明の第３のビットアロケーション方法の
説明図である。
【図１１】本発明の第３のビットアロケーション方法で
割り当てたビット数の説明図表である。
【図１２】DMT送信スペクトル説明図である。
【図１３】１６−ＱＡＭの説明図である。
【図１４】DMT変調方式の原理説明図である。
【図１５】DMT変調方式による加入者伝送システムの機
能ブロック図である。
【図１６】Ｂ＆Ｇプロトコルの概略説明図である。
【図１７】S/Nと最適ビット数及び実際の割り当てビッ
ト数の関係説明図である。
【図１８】キャリアと割り当てビット数の関係図表であ
る。
【符号の説明】
２００・・局側xDSL装置 ２１０，３１０・・送信部 ２２０，３２０・・受信部 ２３０・・送信Ｂ＆Ｇ制御部 ３３０・・受信Ｂ＆Ｇ制御部 ２３１・・ビット／ゲイン割り当て部 ２３２・・アロケーションテーブル記憶部 ２３３・・ビット／ゲイン設定部 ３００・・加入者側xDSL装置 ３３１・・ＳＮ測定部 ３３２・・ビット／ゲイン割り当て部 ３３３・・アロケーションテーブル記憶部 ３３４・・割り当てビット／ゲイン設定部 ４００・・電話回線（メタリック回線）

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 マルチキャリア伝送において各キャリア
    に割り当てる伝送ビット数及び利得を決定するビットア
    ロケーション方法において、 ＳＮ比に基づいて各キャリアに伝送ビット数を割り当
    て、 割り当てビット数が最大制限数と等しいキャリアの利得
    を減小し、かつ、前記キャリア以外のキャリアの利得を
    増加し、 減小分の利得の総和と増加分の利得の総和が等しくなる
    ように制御して各キャリアへ割り当てる伝送ビット数の
    総和を増加する、 ことを特徴とするビットアロケーション方法。
  2. 【請求項２】 マルチキャリア伝送において各キャリア
    に割り当てる伝送ビット数及び利得を決定するビットア
    ロケーション方法において、 ＳＮ比に基づいて各キャリアに伝送ビット数を割り当
    て、 ビットが割り当てられていないキャリアのうち、利得を
    増加すれば新たにビットが割り当てられる可能性が高い
    キャリアの利得を増加し、かつ、該キャリア以外のキャ
    リアの利得を減小し、 増加分の利得の総和と減小分の利得の総和が等しくなる
    ように制御して各キャリアへ割り当てる伝送ビット数の
    総和を増加する、 ことを特徴とするビットアロケーション方法。
  3. 【請求項３】 マルチキャリア伝送において各キャリア
    に割り当てる伝送ビット数及び利得を決定するビットア
    ロケーション方法において、 ＳＮ比に基づいて各キャリアに伝送ビット数を割り当
    て、 ビットが割り当てられていないキャリアのうち、利得を
    増加しても新たにビットが割り当てられる可能性が低い
    キャリアの利得を減小し、かつ、該キャリア以外のキャ
    リアの利得を増加し、 減小分の利得の総和と増加分の利得の総和が等しくなる
    ように制御して各キャリアへ割り当てる伝送ビット数の
    総和を増加する、 ことを特徴とするビットアロケーション方法。
  4. 【請求項４】 マルチキャリア伝送において各キャリア
    に割り当てる伝送ビット数及び利得を決定するビットア
    ロケーション装置において、 各キャリアのＳＮ比を測定するＳＮ比測定部、 ＳＮ比に基づいて各キャリアに伝送ビット数を割り当
    て、しかる後、割り当てビット数が最大制限数と等しい
    キャリアの利得を減小し、かつ、該キャリア以外のキャ
    リアの利得を増加し、減小分の利得の総和と増加分の利
    得の総和が等しくなるように制御して各キャリアに割り
    当てるビット数、利得を決定する制御部、 キャリア毎に割り当てられたビット数及び利得を保存す
    るアロケーションテーブル、 アロケーションテーブルの内容を通信相手側に送信する
    送信部、 通信相手から送信されたデータを受信、復調する受信部
    に前記各キャリアの割り当てビット数及び利得を設定す
    る設定部、 を備えたことを特徴とするビットアロケーション装置。
  5. 【請求項５】 マルチキャリア伝送において各キャリア
    に割り当てる伝送ビット数及び利得を決定するビットア
    ロケーション装置において、 各キャリアのＳＮ比を測定するＳＮ比測定部、 ＳＮ比に基づいて各キャリアに伝送ビット数を割り当
    て、しかる後、ビットが割り当てられていないキャリア
    のうち、利得を増加すれば新たにビットが割り当てられ
    る可能性が高いキャリアの利得を増加し、かつ、該キャ
    リア以外のキャリアの利得を減小し、増加分の利得の総
    和と減小分の利得の総和が等しくなるように制御して各
    キャリアへ割り当てるビット数、利得を決定する制御
    部、 キャリア毎に割り当てられたビット数及び利得を保存す
    るアロケーションテーブル、 アロケーションテーブルの内容を通信相手側に送信する
    送信部、 通信相手から送信されたデータを受信、復調する受信部
    に前記各キャリアの割り当てビット数及び利得を設定す
    る設定部、 を備えたことを特徴とするビットアロケーション装置。
JP2000319043A 2000-10-19 2000-10-19 ビットアロケーション方法及び装置 Withdrawn JP2002135225A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000319043A JP2002135225A (ja) 2000-10-19 2000-10-19 ビットアロケーション方法及び装置
US09/804,520 US20020048334A1 (en) 2000-10-19 2001-03-12 Bit allocation method and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000319043A JP2002135225A (ja) 2000-10-19 2000-10-19 ビットアロケーション方法及び装置

Publications (1)

Publication Number Publication Date
JP2002135225A true JP2002135225A (ja) 2002-05-10

Family

ID=18797569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000319043A Withdrawn JP2002135225A (ja) 2000-10-19 2000-10-19 ビットアロケーション方法及び装置

Country Status (2)

Country Link
US (1) US20020048334A1 (ja)
JP (1) JP2002135225A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914942B2 (en) * 2001-05-07 2005-07-05 Silicon Integrated Systems Corporation Method and apparatus for selecting an optimal swapping technique in discrete multi-tone system
US7274736B2 (en) * 2001-10-24 2007-09-25 Texas Instruments Incorporated Multiple path equalization for multicarrier systems
US8422434B2 (en) * 2003-02-18 2013-04-16 Qualcomm Incorporated Peak-to-average power ratio management for multi-carrier modulation in wireless communication systems
US20060203724A1 (en) * 2005-03-08 2006-09-14 Donna Ghosh Multi-carrier, multi-flow, reverse link medium access control for a communication system
US9955438B2 (en) * 2005-09-27 2018-04-24 Qualcomm Incorporated Method and apparatus for carrier allocation and management in multi-carrier communication systems
CN108449164B (zh) * 2018-03-06 2021-03-16 江阴长仪集团有限公司 配电网自动化信息的传输方法及配电网自动化终端
US11057261B2 (en) * 2018-12-26 2021-07-06 Cable Television Laboratories, Inc. Systems and methods for transmitting data via an electrical cable

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822374A (en) * 1996-06-07 1998-10-13 Motorola, Inc. Method for fine gains adjustment in an ADSL communications system
US7003044B2 (en) * 2000-02-01 2006-02-21 Sasken Communication Technologies Ltd. Method for allocating bits and power in multi-carrier communication system
US6732281B1 (en) * 2000-05-31 2004-05-04 3Com Corporation System and method for loading data onto carriers

Also Published As

Publication number Publication date
US20020048334A1 (en) 2002-04-25

Similar Documents

Publication Publication Date Title
US6219378B1 (en) Digital subscriber line modem initialization
JP3679722B2 (ja) マルチキャリア通信チャネルのための増強されたビットローディング
FI115685B (fi) Menetelmä kuvion lähettämiseksi monikantoaaltomodulaatiosiirtojärjestelmässä
JP3319422B2 (ja) マルチキャリア伝送システム、マルチキャリア伝送方法
US9369404B2 (en) Method and multi-carrier transceiver with stored application profiles for supporting multiple applications
US6009122A (en) Method and apparatus for superframe bit allocation
JP4130996B2 (ja) 多重搬送波伝送システムにおける、あるいはそれに関する改良
US6408033B1 (en) Method and apparatus for superframe bit allocation
RU2433555C2 (ru) Переменное кодирование и модулирование подканала мультиплексирования с ортогональным частотным разделением
JP4130997B2 (ja) 多重搬送波伝送システムの改良
JP4016125B2 (ja) 多重搬送波伝送システムにおける、あるいはそれに関する改良
US8441912B2 (en) Method and apparatus for data transmission
JP4016126B2 (ja) 多重搬送波伝送システムの改良
US6674768B1 (en) Data transmission device and data transmission method capable of minimizing delay of fast data
JP2000517507A (ja) 多重搬送波伝送システムにおける、あるいはそれに関する改良
US6999507B2 (en) DMT bit allocation with imperfect TEQ
US7145956B2 (en) Method for achieving a target bit rate in a multi-carrier data communication system
AU4950400A (en) Communication device and communication method
US6658024B1 (en) Data transmission device and data transmission method capable of minimizing delay of fast data both in normal conditions and noisy conditions
KR100532062B1 (ko) 다중 채널 통신 시스템의 적응형 자원 할당 장치 및 그 방법
JP2002135225A (ja) ビットアロケーション方法及び装置
JP2005520450A (ja) 遠端漏話信号を除去するためのディーエムティーシステム
JP4032055B2 (ja) 通信方法及び通信システム
EP1037426A1 (en) Data allocation in multicarrier commumication systems
Pradhan et al. Efficient layered data transport over multicarrier systems using optimized embedded modulation

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108