JP2002134890A - Method for manufacturing printed wiring board - Google Patents

Method for manufacturing printed wiring board

Info

Publication number
JP2002134890A
JP2002134890A JP2000319976A JP2000319976A JP2002134890A JP 2002134890 A JP2002134890 A JP 2002134890A JP 2000319976 A JP2000319976 A JP 2000319976A JP 2000319976 A JP2000319976 A JP 2000319976A JP 2002134890 A JP2002134890 A JP 2002134890A
Authority
JP
Japan
Prior art keywords
solder
solder paste
printing
opening
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000319976A
Other languages
Japanese (ja)
Other versions
JP4514309B2 (en
Inventor
Kazuhito Yamada
和仁 山田
Yoshinori Wakihara
義範 脇原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000319976A priority Critical patent/JP4514309B2/en
Publication of JP2002134890A publication Critical patent/JP2002134890A/en
Application granted granted Critical
Publication of JP4514309B2 publication Critical patent/JP4514309B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a printed wiring board excellent in connection and reliability by forming solder bumps having uniform shape and height in which defects like void are not present and mutual short circuits are not generated. SOLUTION: This method for manufacturing a multilayer printed wiring board is provided with steps (a), (b), (c) and (d). The step (a) is a first solder paste printing process wherein solder paste is printed at least one time, and recessed type apertures for forming solder bumps are filled with solder paste. The step (b) is a solder paste pressing process wherein the whole or a part of a solder paste layer on a solder resist layer is pressed. The step (c) is a solder paste flattening process wherein the surface of the solder paste buried by the steps (a) and (b) is made flat. The step (d) is a second solder paste printing process wherein printing of solder paste is performed one or more times.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ソルダーレジスト
層が有する半田バンプ形成用開口に半田ペーストを印刷
する方法に特徴を有するプリント配線板の製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed wiring board characterized by a method of printing a solder paste in a solder bump forming opening of a solder resist layer.

【0002】[0002]

【従来の技術】いわゆる多層ビルドアップ配線基板と呼
ばれる多層プリント配線板は、セミアディティブ法等に
より製造されており、コアと呼ばれる0.5〜1.5m
m程度のガラスクロス等で補強された樹脂基板の上に、
銅等による導体回路と層間樹脂絶縁層とを交互に積層す
ることにより作製される。この多層プリント配線板の層
間樹脂絶縁層を介した導体回路間の接続は、バイアホー
ルにより行われている。
2. Description of the Related Art A multilayer printed wiring board called a so-called multilayer build-up wiring board is manufactured by a semi-additive method or the like.
m on a resin substrate reinforced with glass cloth, etc.
It is manufactured by alternately laminating a conductor circuit made of copper or the like and an interlayer resin insulating layer. The connection between the conductor circuits via the interlayer resin insulation layer of the multilayer printed wiring board is performed by via holes.

【0003】従来、ビルドアップ多層プリント配線板
は、例えば、特開平9−130050号公報等に開示さ
れた方法により製造されている。すなわち、まず、銅箔
が貼り付けられた銅張積層板に貫通孔を形成し、続いて
無電解銅めっき処理を施すことによりスルーホールを形
成する。続いて、基板の表面をフォトリソグラフィーの
手法を用いて導体パターン状にエッチング処理して導体
回路を形成する。次に、形成された導体回路の表面に、
無電解めっきやエッチング等により粗化面を形成し、そ
の粗化面を有する導体回路上に絶縁樹脂層を形成した
後、露光、現像処理を行ってバイアホール用開口を形成
し、その後、UV硬化、本硬化を経て層間樹脂絶縁層を
形成する。
Conventionally, build-up multilayer printed wiring boards have been manufactured by a method disclosed in, for example, Japanese Patent Application Laid-Open No. 9-130050. That is, first, a through hole is formed in the copper-clad laminate to which the copper foil is attached, and then a through hole is formed by performing an electroless copper plating process. Subsequently, the surface of the substrate is etched into a conductor pattern using a photolithography technique to form a conductor circuit. Next, on the surface of the formed conductor circuit,
After forming a roughened surface by electroless plating or etching, forming an insulating resin layer on the conductor circuit having the roughened surface, performing exposure and development processing to form a via hole opening, and then UV After curing and main curing, an interlayer resin insulating layer is formed.

【0004】さらに、層間樹脂絶縁層に酸や酸化剤など
により粗化形成処理を施した後、薄い無電解めっき膜を
形成し、この無電解めっき膜上にめっきレジストを形成
した後、電解めっきにより厚付けを行い、めっきレジス
ト剥離後にエッチングを行って、下層の導体回路とバイ
アホールにより接続された導体回路を形成する。これを
繰り返した後、最後に導体回路を保護するためのソルダ
ーレジスト層を形成し、ICチップ等の電子部品やマザ
ーボード等との接続のために開口を露出させた部分にめ
っき等を施して半田バンプ形成用パッドとした後、IC
チップ等の電子部品側に半田ペーストを印刷して半田バ
ンプを形成することにより、ビルドアップ多層プリント
配線板を製造する。また、必要に応じて、マザーボード
側にも半田バンプを形成する。
Further, after performing a roughening treatment on the interlayer resin insulating layer with an acid or an oxidizing agent, a thin electroless plating film is formed, a plating resist is formed on the electroless plating film, and then an electrolytic plating is performed. Then, etching is performed after the plating resist is stripped to form a conductive circuit connected to the lower conductive circuit by a via hole. After repeating this, finally form a solder resist layer to protect the conductor circuit, apply plating etc. to the exposed part for connection with electronic components such as IC chip and motherboard etc. and solder After the pad for bump formation, IC
A build-up multilayer printed wiring board is manufactured by printing solder paste on an electronic component side such as a chip to form solder bumps. Further, if necessary, solder bumps are formed on the motherboard.

【0005】[0005]

【発明が解決しようとする課題】ソルダーレジスト層に
形成された半田バンプ形成用パッドは、フラットな導体
回路上に形成された平坦なものと、バイアホール上に形
成されたその中心に10〜120μmの径の窪みを有す
るものの2種類がある。
A solder bump forming pad formed on a solder resist layer has a flat pad formed on a flat conductor circuit and a pad formed on a via hole with a center at a center of 10 to 120 μm. There are two types having a depression of the diameter.

【0006】中心に窪みを有する半田バンプ形成用パッ
ドは、半田ペーストを充填した際、半田ペーストの粘度
等によっては完全に窪み付近が充填されない場合があ
り、これに起因して半田バンプの窪み部分やその付近に
ボイドが形成されることがある。
When a solder paste is filled with a solder paste, the pad near the dent may not be filled completely depending on the viscosity of the solder paste. In some cases, voids may be formed in and near the voids.

【0007】この半田バンプ内に形成されたボイドは、
リフロー時や、ICチップなどの電子部品が動作した際
の発熱で、拡散したり膨張したりし、これに起因して、
半田バンプや半田バンプ形成用パッドに剥がれやクラッ
クが発生し、接続性、信頼性に悪影響を与えるという問
題があった。
The voids formed in the solder bumps are:
During reflow or when heat is generated when an electronic component such as an IC chip is operated, it diffuses or expands.
There has been a problem that the solder bumps and the pads for forming the solder bumps are peeled or cracked, which adversely affects the connectivity and reliability.

【0008】近年、ICチップなどの電子部品の高密度
化、高集積化に伴い、基板の半田バンプも同様に狭ピッ
チ化、ファイン化が進行しているため、ボイドが与える
悪影響も顕著に現れるようになってきた。
In recent years, as electronic components such as IC chips have become higher in density and higher in integration, solder bumps on substrates have been similarly reduced in pitch and finer, so that the adverse effects of voids also appear significantly. It has become.

【0009】このボイドを低減させる方法としては、半
田ペーストの粘度を下げる方法が考えられるが、この方
法では、半田バンプのボイドは低減されるものの、半田
バンプの形状や高さの均一性が損なわれ、ICチップ等
の電子部品との接続が不良となったり、印刷時に半田ペ
ーストがソルダーレジスト層の表面に滲んでしまい、半
田バンプ間の短絡を引き起こしてしまうという問題が発
生してしまう。
As a method of reducing the voids, a method of lowering the viscosity of the solder paste can be considered. In this method, although the voids of the solder bumps are reduced, the uniformity of the shape and height of the solder bumps is impaired. As a result, there arises a problem that connection with an electronic component such as an IC chip becomes defective, or that a solder paste bleeds into the surface of the solder resist layer during printing, causing a short circuit between solder bumps.

【0010】また、半田ペーストの印刷時に使用するマ
スクの開口径を変更する方法、ピーク温度、余熱温度、
コンベアスピード等のリフロー条件を変更する方法、ス
キージ速度や印刷圧力などの印刷条件の変更を行うこと
によりボイドを低減させる方法等も考えられるが、この
ような方法では望ましい結果を得ることは困難であっ
た。
Further, a method of changing the opening diameter of a mask used when printing solder paste, a peak temperature, a residual heat temperature,
Although a method of changing reflow conditions such as a conveyor speed, a method of reducing voids by changing printing conditions such as a squeegee speed and a printing pressure, and the like can be considered, it is difficult to obtain a desired result with such a method. there were.

【0011】[0011]

【課題を解決するための手段】本発明者等は上記課題に
鑑みて鋭意研究した結果、半田ペーストの印刷を少なく
とも2回に分けて行い、1回目の半田ペースト印刷で、
半田バンプ形成用開口とその周辺に半田ペーストを印刷
した後、ボイド等を追い出すことにより半田バンプ形成
用開口を半田ペーストで完全に充填し、その後、半田ペ
ーストの表面を平坦化するとともに、該半田ペーストの
表面とソルダーレジスト層の表面とを略同一平面とし、
さらに、2回目の半田ペースト印刷を行うことにより、
形状や高さの均一性に優れる半田バンプを形成すること
ができ、相互間で短絡がなく、外部接続部品との接続信
頼性に優れた半田バンプを有する多層プリント配線板を
製造することができることを見いだし、以下に示す内容
を要旨構成とする発明に到達した。
Means for Solving the Problems The inventors of the present invention have conducted intensive studies in view of the above-mentioned problems, and as a result, the printing of the solder paste has been divided into at least two times and the first solder paste printing has been performed.
After the solder paste is printed on the solder bump forming opening and the periphery thereof, the voids are driven out to completely fill the solder bump forming opening with the solder paste. Make the surface of the paste and the surface of the solder resist layer almost flush with each other,
Furthermore, by performing the second solder paste printing,
Solder bumps with excellent uniformity in shape and height can be formed, there is no short circuit between each other, and multilayer printed wiring boards having solder bumps with excellent connection reliability with external connection components can be manufactured. And arrived at an invention having the following content as a gist configuration.

【0012】即ち、第一の本発明の多層プリント配線板
の製造方法は、導体回路を形成した基板上に、層間樹脂
絶縁層と導体回路とを積層形成した後、最上層の導体回
路上に、複数の半田バンプ形成用開口を有するソルダー
レジスト層を設け、上記半田バンプ形成用開口に半田ペ
ーストを印刷して半田バンプを形成する多層プリント配
線板の製造方法であって、少なくとも下記(a)〜
(d)の工程を行うことを特徴とする。 (a)1回以上の半田ペーストの印刷を行い、凹形状の
半田バンプ形成用開口に半田ペーストを充填する第一の
半田ペースト印刷工程、(b)ソルダーレジスト層上の
半田ペースト層の表面全体または表面の一部をプレスす
る半田ペーストプレス工程、(c)上記(a)および
(b)の工程を経ることにより充填された半田ぺースト
の表面を平坦にする半田ペースト平坦化工程、および、
(d)1回以上の半田ペーストの印刷を行う第二の半田
ペースト印刷工程。
That is, in the first method of manufacturing a multilayer printed wiring board according to the present invention, an interlayer resin insulating layer and a conductive circuit are laminated on a substrate on which a conductive circuit is formed, and then the conductive circuit is formed on the uppermost conductive circuit. Providing a solder resist layer having a plurality of openings for forming solder bumps, and printing a solder paste in the openings for forming solder bumps to form solder bumps, wherein at least the following (a) ~
The step (d) is performed. (A) a first solder paste printing step in which solder paste is printed one or more times and a solder paste is filled in a concave solder bump forming opening, and (b) the entire surface of the solder paste layer on the solder resist layer Or a solder paste pressing step of pressing a part of the surface; (c) a solder paste flattening step of flattening the surface of the solder paste filled through the steps (a) and (b);
(D) A second solder paste printing step in which the solder paste is printed one or more times.

【0013】また、第一の本発明の多層プリント配線板
の製造方法の第一の半田ペースト印刷工程においては、
上記ソルダーレジスト層上に、上記半田バンプ形成用開
口に対向する部分に開口を有するマスクを載置した後、
半田ペーストを印刷することが望ましい。
In the first solder paste printing step of the method for manufacturing a multilayer printed wiring board according to the first aspect of the present invention,
On the solder resist layer, after placing a mask having an opening in a portion facing the solder bump forming opening,
It is desirable to print solder paste.

【0014】第二の本発明の多層プリント配線板の製造
方法は、導体回路を形成した基板上に、層間樹脂絶縁層
と導体回路とを積層形成した後、最上層の導体回路上
に、複数の半田バンプ形成用開口を有するソルダーレジ
スト層を設け、上記半田バンプ形成用開口に半田ペース
トを印刷して半田バンプを形成する多層プリント配線板
の製造方法であって、少なくとも下記(a)〜(d)の
工程を行うことを特徴とする。 (a)1回以上の半田ペーストの印刷で、ソルダーレジ
スト層の表面全体に半田ペーストを塗布し、半田バンプ
形成用開口に半田ペーストを充填する第一の半田ペース
ト印刷工程、(b)ソルダーレジスト層上の半田ペース
ト層の表面全体または表面の一部をプレスする半田ペー
ストプレス工程、(c)半田バンプ形成用開口に充填し
た半田ペースト以外の半田ペーストを除去し、半田ペー
ストの表面とソルダーレジスト層の表面とを略同一平面
とする半田ペースト除去工程、および、(d)1回以上
の半田ペーストの印刷を行う第二の半田ペースト印刷工
程。
In a second method of manufacturing a multilayer printed wiring board according to the present invention, an interlayer resin insulating layer and a conductive circuit are laminated on a substrate on which a conductive circuit is formed, and then a plurality of conductive circuits are formed on the uppermost conductive circuit. A method of manufacturing a multilayer printed wiring board, comprising: providing a solder resist layer having openings for forming solder bumps; and printing a solder paste in the openings for forming solder bumps to form solder bumps. The step d) is performed. (A) a first solder paste printing step in which solder paste is applied to the entire surface of the solder resist layer by one or more times of solder paste printing, and the solder paste is filled into openings for forming solder bumps; A solder paste pressing step of pressing the entire surface or a part of the surface of the solder paste layer on the layer, (c) removing the solder paste other than the solder paste filled in the opening for forming the solder bump, and removing the solder paste surface and the solder resist. A solder paste removing step of making the surface of the layer substantially flush with the surface, and (d) a second solder paste printing step of printing the solder paste one or more times.

【0015】第三の多層プリント配線板の製造方法は、
導体回路を形成した基板上に、層間樹脂絶縁層と導体回
路とを積層形成した後、最上層の導体回路上に、複数の
半田バンプ形成用開口を有するソルダーレジスト層を設
け、上記半田バンプ形成用開口に半田ペーストを印刷し
て半田バンプを形成する多層プリント配線板の製造方法
であって、少なくとも下記(a)〜(d)の工程を行う
ことを特徴とする。 (a)ソルダーレジスト層上の複数の半田バンプ形成用
開口を含む一定領域に、一回以上半田ペーストを印刷
し、上記半田バンプ形成用開口に半田ペーストを充填す
る第一の半田ペースト印刷工程、(b)ソルダーレジス
ト層上の半田ペースト層の表面全体または表面の一部を
プレスする半田ペーストプレス工程、(c)半田バンプ
形成用開口に充填した半田ペースト以外の半田ペースト
を除去し、半田ペーストの表面とソルダーレジスト層の
表面とを略同一平面とする半田ペースト除去工程、およ
び、(d)1回以上の半田ペーストの印刷を行う第二の
半田ペースト印刷工程。
A third method for manufacturing a multilayer printed wiring board is as follows.
After laminating and forming an interlayer resin insulating layer and a conductive circuit on the substrate on which the conductive circuit is formed, a solder resist layer having a plurality of solder bump forming openings is provided on the uppermost conductive circuit. A method for manufacturing a multilayer printed wiring board in which a solder paste is formed by printing a solder paste in an opening for use, wherein at least the following steps (a) to (d) are performed. (A) a first solder paste printing step of printing a solder paste at least once in a predetermined area including a plurality of solder bump forming openings on a solder resist layer and filling the solder bump forming openings with the solder paste; (B) a solder paste pressing step of pressing the entire surface or a part of the surface of the solder paste layer on the solder resist layer; and (c) removing a solder paste other than the solder paste filled in the solder bump forming opening, and removing the solder paste. A solder paste removing step in which the surface of the solder paste layer and the surface of the solder resist layer are made substantially flush with each other, and (d) a second solder paste printing step in which solder paste is printed one or more times.

【0016】また、第三の多層プリント配線板の製造方
法の第一の半田ペースト印刷工程においては、上記ソル
ダーレジスト層上に、複数の半田バンプ形成用開口を含
む一定領域に対向する部分に開口を有するマスクを載置
した後、半田ペーストを印刷することが望ましい。
In the first solder paste printing step of the third method for manufacturing a multilayer printed wiring board, an opening is formed on the solder resist layer at a portion opposed to a predetermined region including a plurality of openings for forming solder bumps. It is desirable to print the solder paste after placing the mask having the following.

【0017】第一、第二または第三の多層プリント配線
板の製造方法の第二の半田ペースト印刷工程において
は、上記ソルダーレジスト層上に、上記半田バンプ形成
用開口に対向する部分に開口を有するマスクを載置した
後、半田ペーストを印刷することが望ましい。
In the second solder paste printing step of the first, second or third multilayer printed wiring board manufacturing method, an opening is formed on the solder resist layer at a portion facing the opening for forming the solder bump. It is desirable to print the solder paste after placing the mask having it.

【0018】第一、第二または第三の多層プリント配線
板の製造方法において、上記第一の半田ペースト印刷工
程で印刷する半田ペーストの粘度は、上記第二の半田ペ
ースト印刷工程で印刷する半田ペーストの粘度よりも低
いことが望ましい。
In the first, second or third method for producing a multilayer printed wiring board, the viscosity of the solder paste to be printed in the first solder paste printing step is determined by adjusting the viscosity of the solder to be printed in the second solder paste printing step. Desirably lower than the viscosity of the paste.

【0019】第一、第二または第三の多層プリント配線
板の製造方法の第一の半田ペースト印刷工程において
は、1回目の半田ペーストの印刷で、その底面に窪みを
有する半田バンプ形成用開口のみに、その窪み部分が充
填される程度に半田ペーストを印刷し、2回目の半田ペ
ーストの印刷で、凹形状の半田バンプ形成用開口を完全
に充填するように、ソルダーレジスト層の表面全体に半
田ペーストを塗布することが望ましい。
In the first solder paste printing step of the first, second or third method of manufacturing a multilayer printed wiring board, a first solder paste printing is performed, and a solder bump forming opening having a recess on the bottom surface thereof is formed. Only the solder paste is printed to such an extent that the recessed portion is filled, and by the second printing of the solder paste, the entire surface of the solder resist layer is completely filled with the concave-shaped opening for forming the solder bump. It is desirable to apply a solder paste.

【0020】[0020]

【発明の実施の形態】第一の本発明のプリント配線板の
製造方法は、導体回路を形成した基板上に、層間樹脂絶
縁層と導体回路とを積層形成した後、最上層の導体回路
上に、複数の半田バンプ形成用開口を有するソルダーレ
ジスト層を設け、上記半田バンプ形成用開口に半田ペー
ストを印刷して半田バンプを形成する多層プリント配線
板の製造方法であって、少なくとも下記(a)〜(d)
の工程を行うことを特徴とする。 (a)1回以上の半田ペーストの印刷を行い、凹形状の
半田バンプ形成用開口に半田ペーストを充填する第一の
半田ペースト印刷工程、(b)ソルダーレジスト層上の
半田ペースト層の表面全体または表面の一部をプレスす
る半田ペーストプレス工程、(c)上記(a)および
(b)の工程を経ることにより充填された半田ぺースト
の表面を平坦にする半田ペースト平坦化工程、および、
(d)1回以上の半田ペーストの印刷を行う第二の半田
ペースト印刷工程。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In a first method of manufacturing a printed wiring board according to the present invention, an interlayer resin insulating layer and a conductive circuit are formed on a substrate on which a conductive circuit is formed, and then the uppermost conductive circuit is formed. A solder resist layer having a plurality of openings for forming solder bumps, and printing a solder paste in the openings for forming solder bumps to form solder bumps. ) To (d)
Is carried out. (A) a first solder paste printing step in which solder paste is printed one or more times and a solder paste is filled in a concave solder bump forming opening, and (b) the entire surface of the solder paste layer on the solder resist layer Or a solder paste pressing step of pressing a part of the surface; (c) a solder paste flattening step of flattening the surface of the solder paste filled through the steps (a) and (b);
(D) A second solder paste printing step in which the solder paste is printed one or more times.

【0021】第一の本発明の多層プリント配線板の製造
方法では、第一の半田ペースト印刷工程および半田ペー
ストプレス工程を経ることにより、半田バンプ形成用開
口を半田ペーストで完全に充填してボイドを無くし、そ
の後、半田バンプ形成用開口の半田ペーストの表面とソ
ルダーレジスト層の表面とを略同一平面とし、さらに、
第二の半田ペースト印刷工程を行うため、均一な形状お
よび高さを有するとともにボイド等の欠陥を有さず、相
互間で短絡のない半田バンプを形成することができ、接
続性及び信頼性に優れたプリント配線板を製造すること
ができる。
In the method of manufacturing a multilayer printed wiring board according to the first aspect of the present invention, the solder bump forming opening is completely filled with the solder paste by passing through the first solder paste printing step and the solder paste pressing step. After that, the surface of the solder paste and the surface of the solder resist layer in the opening for forming the solder bumps are made substantially flush with each other, and further,
Since the second solder paste printing process is performed, solder bumps having a uniform shape and height, having no defects such as voids, and having no short-circuit between each other can be formed. An excellent printed wiring board can be manufactured.

【0022】以下に、第一の本発明のプリント配線板の
製造方法について説明する。なお、本発明の多層プリン
ト配線板の製造方法は、ソルダーレジスト層に設けられ
た半田バンプ形成用開口に半田ペーストを印刷する工
程、即ち、上記(a)〜(d)の工程に特徴を有するも
のであるため、まずこの工程について、図面を参照しな
がら説明し、多層プリント配線板を製造する全製造工程
については、後に説明する。
Hereinafter, a method for manufacturing a printed wiring board according to the first aspect of the present invention will be described. The method of manufacturing a multilayer printed wiring board according to the present invention is characterized by a step of printing a solder paste in an opening for forming a solder bump provided in a solder resist layer, that is, the steps (a) to (d). Therefore, this step will be described first with reference to the drawings, and all the manufacturing steps for manufacturing a multilayer printed wiring board will be described later.

【0023】図1は、本発明の多層プリント配線板の製
造方法における(a)〜(d)の工程を模式的に示す部
分断面図である。上記(a)の工程(第一の半田ペース
ト印刷工程)では、半田バンプ形成用開口106を有す
るソルダーレジスト層114を備えた基板に、1回以上
の半田ペーストの印刷を行い、凹形状の半田バンプ形成
用開口106に半田ペースト117を充填する(図1
(a)参照)。なお、図中、102は層間樹脂絶縁層、
105は導体回路、107はバイアホール、116は半
田パッドである。この工程では、半田バンプ形成用開口
106に半田ペースト117を充填する。半田バンプ形
成用開口106に確実に充填するためには、半田バンプ
形成用開口の容積よりも多い量の半田ペーストを印刷す
る。従って、第一の半田ペースト印刷工程終了後、印刷
した半田ペーストは、その一部が、ソルダーレジスト層
の表面より盛り上がった形状となる(図中、半田ペース
ト1117と示す)。
FIG. 1 is a partial sectional view schematically showing the steps (a) to (d) in the method for manufacturing a multilayer printed wiring board according to the present invention. In the step (a) (first solder paste printing step), a solder paste is printed one or more times on a substrate provided with a solder resist layer 114 having openings 106 for forming solder bumps, thereby forming a concave solder. Filling the bump forming opening 106 with the solder paste 117 (FIG. 1)
(A)). In the drawing, 102 is an interlayer resin insulating layer,
105 is a conductor circuit, 107 is a via hole, and 116 is a solder pad. In this step, the solder paste 117 is filled into the openings 106 for forming the solder bumps. To reliably fill the solder bump forming openings 106, a larger amount of solder paste is printed than the volume of the solder bump forming openings. Therefore, after completion of the first solder paste printing step, the printed solder paste has a shape partially raised above the surface of the solder resist layer (shown as solder paste 1117 in the figure).

【0024】上記第一の半田ペースト印刷工程において
は、ソルダーレジスト層上に、半田バンプ形成用開口に
対向する部分に開口を有するマスクを載置した後、半田
ペーストを印刷することが望ましい。マスクを載置し
て、半田バンプ形成用開口に半田ペーストを選択的に印
刷することにより、半田バンプ形成用開口およびその周
辺以外のソルダーレジスト層の表面に半田ペーストが付
着することがなく、後工程で、ソルダーレジスト層表面
に付着した半田ペーストを除去する必要がないからであ
る。
In the first solder paste printing step, it is desirable to place a mask having an opening on a portion facing the solder bump forming opening on the solder resist layer, and then print the solder paste. By placing the mask and selectively printing the solder paste in the solder bump forming openings, the solder paste does not adhere to the surface of the solder resist layer other than the solder bump forming openings and the periphery thereof, so that the This is because it is not necessary to remove the solder paste attached to the solder resist layer surface in the process.

【0025】また、上記マスクの種類としては特に限定
されず、プリント配線板製造用の印刷マスクやその他の
印刷マスクで用いられている材質全てのものを用いるこ
とができる。具体的には、例えば、ニッケル合金、ニッ
ケル−コバルト合金、SUS等からなるメタルマスク;
エポキシ樹脂、ポリイミド樹脂等からなるプラスチック
マスク等が挙げられる。また、マスクの製造方法として
はエッチング、アディテイブ加工、レーザ加工等が挙げ
られる。
The type of the mask is not particularly limited, and all materials used for a print mask for manufacturing a printed wiring board and other print masks can be used. Specifically, for example, a metal mask made of a nickel alloy, a nickel-cobalt alloy, SUS, or the like;
Examples include a plastic mask made of an epoxy resin, a polyimide resin, or the like. Further, as a method of manufacturing a mask, etching, additive processing, laser processing, or the like can be given.

【0026】また、マスクが有するの開口は、ソルダー
レジスト層に対して垂直な壁面を有するように形成され
ていてもよいが、徐々にソルダーレジスト層側に拡径す
る形態のテーパが形成されていることが望ましい。半田
ペーストの抜け性に優れ、半田バンプ形成用開口に半田
ペーストをより確実に充填することができるからであ
る。
The opening of the mask may be formed so as to have a wall surface perpendicular to the solder resist layer, but a taper is formed such that the diameter gradually increases toward the solder resist layer side. Is desirable. This is because the solder paste has excellent removability, and the solder bump forming opening can be more reliably filled with the solder paste.

【0027】また、第一の半田ペースト印刷工程で用い
る半田ペーストとしては特に限定されず、一般にプリン
ト配線板の製造で使用されるもの全てを用いることがで
きる。具体的には、例えば、Sn:Pb(重量比)=6
3:37、Sn:Pb:Ag=62:36:2、Sn:
Ag=96.5:3.5等からなるものや、SnとSb
とからなるものが挙げられる。また、半田粒子の粒子径
は、2〜40μmが好ましく、特には、5〜20μmが
好ましい。
The solder paste used in the first solder paste printing step is not particularly limited, and any solder paste generally used in the manufacture of printed wiring boards can be used. Specifically, for example, Sn: Pb (weight ratio) = 6
3:37, Sn: Pb: Ag = 62: 36: 2, Sn:
Ag = 96.5: 3.5, Sn and Sb
And the following. Further, the particle size of the solder particles is preferably 2 to 40 μm, and particularly preferably 5 to 20 μm.

【0028】また、上記半田ペーストの粘度は、後述す
る第二の半田ペースト印刷工程で印刷する半田ペースト
の粘度よりも低いことが望ましい。半田ペーストの流動
性を上げることにより、半田ペーストを半田バンプ形成
用開口により確実に充填することができるからである。
特に、その底面に窪みを有する半田バンプ形成用開口を
確実に充填することができる。また、流動性の高い半田
ペーストで半田バンプ形成用開口を充填した場合には、
半田バンプを形成した際によりボイドが発生しにくい。
半田ペーストの粘度を低下させる方法としては、半田ペ
ーストに添加する溶剤の量を多くしたり、フラックスの
含有量を多くしたり、半田粒子の粒径を小さくしたりす
る方法等が挙げられる。また、上記半田ペーストの粘度
は、第二の半田ペースト印刷工程で印刷する半田ペース
トの粘度と同じであってもよい。
The viscosity of the solder paste is desirably lower than the viscosity of the solder paste to be printed in a second solder paste printing step described later. This is because by increasing the fluidity of the solder paste, the solder paste can be reliably filled into the openings for forming the solder bumps.
In particular, an opening for forming a solder bump having a depression on the bottom surface can be reliably filled. Also, when the solder bump forming opening is filled with a highly fluid solder paste,
Voids are less likely to occur when the solder bumps are formed.
Examples of a method of reducing the viscosity of the solder paste include a method of increasing the amount of a solvent added to the solder paste, increasing the content of the flux, and reducing the particle size of the solder particles. Further, the viscosity of the solder paste may be the same as the viscosity of the solder paste printed in the second solder paste printing step.

【0029】また、第一の半田ペースト印刷工程におい
ては、1回目の半田ペーストの印刷で、その底面に窪み
を有する半田バンプ形成用開口のみに、その窪み部分が
充填される程度の量の半田ペーストを印刷し、2回目の
半田ペーストの印刷で、凹形状の半田バンプ形成用開口
を完全に充填するように、半田ペーストを印刷してもよ
い。
In the first solder paste printing step, the solder paste is printed in such an amount that only the solder bump forming opening having a recess on the bottom surface is filled with the recess in the first solder paste printing. The paste may be printed, and the solder paste may be printed in the second solder paste printing so that the concave solder bump forming opening is completely filled.

【0030】ソルダーレジスト層に形成された半田バン
プ形成用開口の底面には、導体回路が露出しており、通
常、この露出した導体回路の表面(半田バンプ形成用開
口の底面)には、めっき等により半田バンプ形成用パッ
ド(以下、半田パッドともいう)が形成されている。こ
こで、この半田パッドが導体回路のバイアホール上に形
成されている場合、該半田パッドの形状は、その一部に
窪みを有するものとなる。このような、底面に窪みを有
する半田バンプ形成用開口に半田ペーストを充填する際
には、上述したように、2回に分けて半田ペースト印刷
を行うことにより、半田バンプ形成用開口に半田ペース
トをより確実に充填することができる。
A conductive circuit is exposed on the bottom surface of the solder bump forming opening formed in the solder resist layer, and usually, the exposed surface of the conductive circuit (the bottom surface of the solder bump forming opening) is plated. Thus, a pad for forming a solder bump (hereinafter, also referred to as a solder pad) is formed. Here, when the solder pad is formed on the via hole of the conductor circuit, the shape of the solder pad has a depression in a part thereof. When the solder paste is filled into the solder bump forming opening having a depression on the bottom surface as described above, the solder paste is divided into two times to perform the solder paste printing. Can be more reliably filled.

【0031】また、半田ペーストを印刷する際には、通
常、印刷用スキージを用いる。この印刷形成用スキージ
の材質は特に限定されず、例えば、ポリエチレン等のゴ
ム;鉄、ステンレス等の金属;セラミック等の一般にプ
リント配線板の印刷に用いられる材質を使用することが
できる。これらのなかでは、弾力性を有し、基板表面の
凹凸(アンジュレーション)に対する追従性が高いた
め、より確実に開口に半田ペーストを印刷することがで
きる点から硬度60°以上のゴムが望ましく、目減りし
にくく、摩耗による半田ペーストへの異物混入が起こり
にくい点から金属が望ましい。
When printing the solder paste, a printing squeegee is usually used. The material of the printing squeegee is not particularly limited, and for example, a material generally used for printing a printed wiring board such as rubber such as polyethylene; metal such as iron and stainless steel; and ceramic can be used. Among them, rubber having a hardness of 60 ° or more is desirable because it has elasticity and has a high followability to unevenness (undulation) on the substrate surface, so that solder paste can be more reliably printed in the openings. Metals are preferred because they are not easily reduced and foreign substances are hardly mixed into the solder paste due to wear.

【0032】上記スキージの形状としては、平型、角型
等の種々の形状が挙げられる。上記形状のスキージに、
適時切れ込みを入れることにより半田ペーストの充填性
を向上させることもできる。上記スキージの厚さは特に
限定されないが、通常、10〜30mmが望ましく、1
5〜25mmがより望ましい。繰り返し印刷を行って
も、反りやたわみがないからである。また、金属性のス
キージの場合は、その厚さは50〜300μmが望まし
い。
The squeegee may have various shapes such as a flat shape and a square shape. To the squeegee of the above shape
By making the cuts as appropriate, the filling property of the solder paste can be improved. The thickness of the squeegee is not particularly limited, but is usually preferably 10 to 30 mm.
5 to 25 mm is more desirable. This is because there is no warping or bending even if printing is repeated. In the case of a metal squeegee, the thickness is desirably 50 to 300 μm.

【0033】また、半田ペーストの印刷は、密閉式のス
キージユニットを用いて行ってもよい。このようなスキ
ージとしては、例えば、エアー圧入型、ローラー圧入
型、ピストン圧入型等が挙げられる。隣合う半田バンプ
同士の距離が200μm以下の半田バンプを形成する場
合、このような半田バンプを形成することができる半田
ペースト層は、通常のスキージ印刷を用いて形成するこ
とが困難であるため、密閉式のスキージユニットを用い
て形成することが望ましい。また、上記密閉式のスキー
ジユニットのなかでは、印刷圧力の安定性に優れる点か
らピストン圧入型が望ましい。
The printing of the solder paste may be performed using a closed squeegee unit. Examples of such a squeegee include an air press-fit type, a roller press-fit type, and a piston press-fit type. When forming solder bumps in which the distance between adjacent solder bumps is 200 μm or less, it is difficult to form a solder paste layer capable of forming such solder bumps using ordinary squeegee printing. It is desirable to use a closed squeegee unit. Also, among the closed squeegee units, a piston press-fit type is preferable because of its excellent printing pressure stability.

【0034】上記第一の半田ペースト印刷工程終了後、
上記(b)の工程(半田ペーストプレス工程)を行う。
この工程では、ソルダーレジスト層上の半田ペースト層
の表面全体または表面の一部をプレスすることにより、
半田バンプ形成用開口を半田ペーストで完全に充填する
とともに、第一の半田ペースト印刷工程で形成されたボ
イドを除去する。
After completion of the first solder paste printing step,
The step (b) (a solder paste pressing step) is performed.
In this step, by pressing the entire surface or a part of the surface of the solder paste layer on the solder resist layer,
The solder bump forming openings are completely filled with the solder paste, and voids formed in the first solder paste printing step are removed.

【0035】第一の半田ペースト印刷工程においては、
上記した方法を用いて半田ペーストを印刷するのみであ
るため、半田バンプ形成用開口の形状(開口径や底面の
窪みの有無)によっては、半田ペーストが完全に充填さ
れず、半田バンプ形成用開口にボイド等が形成されるお
それがある。半田バンプ形成用開口にボイドが形成され
ると、このボイドがリフロー時やICチップ等の電子部
品が動作した際の発熱で、拡散したり膨張したりし、こ
れに起因して、半田パッドや半田バンプに剥がれやクラ
ックが発生し、接続性、信頼性に悪影響を与える原因と
なる。
In the first solder paste printing step,
Since only the solder paste is printed using the above-described method, the solder paste is not completely filled depending on the shape of the opening for forming the solder bump (the diameter of the opening or the presence or absence of a depression on the bottom surface), and the opening for forming the solder bump is not provided. There is a possibility that voids or the like may be formed on the surface. If a void is formed in the opening for forming the solder bump, the void is diffused or expanded due to heat generated during reflow or when an electronic component such as an IC chip is operated. Peeling or cracks occur in the solder bumps, which adversely affects connectivity and reliability.

【0036】従って、半田バンプ形成用開口に発生した
ボイドをそのまま放置しておくことは、上述したよう
に、製造する多層プリント配線板の接続性や信頼性の低
下に繋がるが、第一の本発明の多層プリント配線板の製
造方法では、上記半田ペーストプレス工程を行うため、
第一の半田ペースト印刷工程でボイドが発生しても、こ
の工程でボイドを完全に除去することができ、半田バン
プ形成用開口を半田ペーストで完全に充填することがで
きる。
Accordingly, leaving the void generated in the opening for forming the solder bump as it is as described above leads to a decrease in the connectivity and reliability of the multilayer printed wiring board to be manufactured. In the method for manufacturing a multilayer printed wiring board of the present invention, in order to perform the solder paste pressing step,
Even if a void is generated in the first solder paste printing step, the void can be completely removed in this step, and the solder bump forming opening can be completely filled with the solder paste.

【0037】この工程では、ソルダーレジスト層上の半
田ペースト層の表面全体または表面の一部をプレスす
る。この半田ペーストプレス工程は、具体的には、例え
ば、その形状が板状のプレス部材130を、ソルダーレ
ジスト層上の半田ペースト層117の表面全体または表
面の一部に、1〜30秒程度、押し当てることにより行
う(図1(b)参照)。また、上記プレス部材を押し当
てる際の押圧力は、半田バンプ形成用開口のボイドを除
去するとともに、半田ペーストを完全に充填することが
できる押圧力であればよく、具体的には、0.1MPa
〜2.0MPaの押圧力で押し当てればよい。なお、上
記プレス部材をソルダーレジスト層上の半田ペースト層
の表面の一部に押し当てる場合、上記プレス部材は、形
成された全ての半田バンプ形成用開口を含む領域に押し
当てる。半田バンプ形成用開口を半田ペーストで完全に
充填することが目的だからである。また、プレス部材を
ソルダーレジスト層上の半田ペースト層に押し当てる場
合、このプレス部材を押し当てる操作は1回で行っても
よいし、2回以上に分けて行ってもよい。
In this step, the entire surface or a part of the surface of the solder paste layer on the solder resist layer is pressed. Specifically, the solder paste pressing step includes, for example, applying a plate-shaped press member 130 to the entire surface or a part of the surface of the solder paste layer 117 on the solder resist layer for about 1 to 30 seconds. Pressing is performed (see FIG. 1B). The pressing force at the time of pressing the pressing member may be a pressing force that can completely remove the voids in the openings for forming solder bumps and completely fill the solder paste. 1MPa
What is necessary is just to press with a pressing force of 2.0 MPa. When the above-mentioned press member is pressed against a part of the surface of the solder paste layer on the solder resist layer, the above-mentioned press member presses against a region including all formed solder bump forming openings. This is because the purpose is to completely fill the solder bump forming opening with the solder paste. When the pressing member is pressed against the solder paste layer on the solder resist layer, the operation of pressing the pressing member may be performed once or may be performed in two or more steps.

【0038】上記プレス部材の材質としては特に限定さ
れず、金属やプラスチック等が挙げられ、具体的には、
フッ素樹脂、シリコーン樹脂等が望ましい。これらは、
半田ペーストに対する濡れ性が悪く、半田ペーストが付
着しにくいからである。上記プレス部材の半田ペースト
に対するぬれ性が良い場合、半田ペーストがプレス部材
に付着することがあり、このように半田ペーストがプレ
ス部材に付着した場合には、第一の半田ペースト印刷工
程で半田バンプ形成用開口に印刷した半田ペーストが除
去されることとなり、後工程を経て半田バンプを形成し
た際に、半田バンプの形状が均一にならないことがある
からである。
The material of the press member is not particularly limited, and includes metal, plastic, and the like.
Fluororesin, silicone resin and the like are desirable. They are,
This is because the wettability to the solder paste is poor and the solder paste does not easily adhere. When the press member has good wettability with respect to the solder paste, the solder paste may adhere to the press member. When the solder paste adheres to the press member as described above, the solder bump may be attached in the first solder paste printing step. This is because the solder paste printed on the formation openings is removed, and when the solder bumps are formed through a post-process, the shape of the solder bumps may not be uniform.

【0039】また、上記プレス部材は、ソルダーレジス
ト層上の半田ペースト層に当接する面の端部が曲面形状
により構成されていることが望ましい。ソルダーレジス
ト層や半田バンプ形成用開口に充填した半田ペーストに
傷をつけないためである。
It is preferable that the press member has a curved surface shape at an end of a surface in contact with the solder paste layer on the solder resist layer. This is because the solder paste filled in the solder resist layer and the opening for forming the solder bump is not damaged.

【0040】また、上記半田ペーストプレス工程は、上
述したプレス部材を押し当てる方法に代えて、ソルダー
レジスト層上の半田ペースト層をローラーで押すことに
より行ってもよい。具体的には、ソルダーレジスト層上
の半田ペースト層の表面にローラーを走らせたり、ロー
ラーの間に半田ペースト層を形成した基板を通すことに
より行うことができる。
The solder paste pressing step may be performed by pressing the solder paste layer on the solder resist layer with a roller, instead of pressing the above-mentioned pressing member. Specifically, it can be performed by running a roller on the surface of the solder paste layer on the solder resist layer, or by passing a substrate having the solder paste layer between the rollers.

【0041】また、ローラーでソルダーレジスト層上の
半田ペースト層を押す際の押圧力は、半田バンプ形成用
開口のボイドを除去するとともに、半田ペーストを完全
に充填することができる押圧力であればよく、具体的に
は、0.1MPa〜2.0MPaの押圧力で押せばよ
い。
The pressing force when pressing the solder paste layer on the solder resist layer with a roller is a pressing force capable of removing voids in the openings for forming solder bumps and completely filling the solder paste. More specifically, the pressing may be performed with a pressing force of 0.1 MPa to 2.0 MPa.

【0042】上記ローラーの材質としては特に限定され
ず、金属、プラスチック、セラミック等が挙げられ、具
体的には、フッ素樹脂、シリコーン樹脂等が挙げられ
る。これらのなかでは、半田ペーストに対する濡れ性が
悪く、半田ペーストが付着しにくい点からフッ素樹脂が
望ましい。
The material of the above-mentioned roller is not particularly limited, and examples thereof include metal, plastic, and ceramic. Specific examples include fluorine resin and silicone resin. Among these, a fluororesin is preferable because the wettability to the solder paste is poor and the solder paste does not easily adhere.

【0043】上記第一の半田ペースト印刷工程および半
田ペーストプレス工程終了後、上記(c)の工程(半田
ペースト平坦化工程)を行う。この工程では、第一半田
ペースト印刷工程および半田ペーストプレス工程終了時
に、半田バンプ形成用開口に充填されていなかった半田
ペースト1117を除去する。この半田ペースト111
7を除去することにより、半田ペースト表面117aを
平坦化するとともに、充填した半田ペーストの表面11
7aとソルダーレジスト層の表面とを略同一平面とする
(図1(c)参照)。
After the first solder paste printing step and the solder paste pressing step, the step (c) (solder paste flattening step) is performed. In this step, at the end of the first solder paste printing step and the solder paste pressing step, the solder paste 1117 that has not been filled in the openings for forming the solder bumps is removed. This solder paste 111
7, the solder paste surface 117a is flattened and the filled solder paste surface 11a is removed.
7a and the surface of the solder resist layer are made substantially coplanar (see FIG. 1 (c)).

【0044】半田ペースト1117を除去する方法とし
ては、上記したように半田ペースト表面の平坦化等を達
成することができる方法であればよく、具体的には、ス
キージやクリーニングペーパ等を用いて除去することが
できる。また、半田バンプ形成用開口の壁面を除くソル
ダーレジスト層の表面に半田ペーストが付着している場
合には、この工程で、付着した半田ペーストを除去すれ
ばよい。
As a method for removing the solder paste 1117, any method that can achieve the flattening of the surface of the solder paste as described above may be used, and more specifically, a method using a squeegee or cleaning paper is used. can do. Further, when the solder paste is attached to the surface of the solder resist layer except for the wall surface of the opening for forming the solder bump, the attached solder paste may be removed in this step.

【0045】なお、この半田ペースト平坦化工程を行わ
なくても済むように、半田ペーストがソルダーレジスト
層の表面より盛り上がった形状になることなく、かつ、
半田バンプ形成用開口完全に充填する量の半田ペースト
を充填してもよい。しかしながら、このような量の半田
ペーストを充填するには、半田ペーストの印刷量を半田
バンプ形成用開口ごとに厳密に制御しなければならない
ため、印刷時の管理項目が多くなり、また、印刷量に誤
差が生じた際にも、その誤差が多層プリント配線板の品
質の低下に繋がるため、結果的に、このような方法を用
いることは、歩留りの低下に繋がり、経済的に不利にな
ることとなる。従って、処理工程数は増加するものの、
開口を充填するのに充分な量の半田ペーストを印刷した
後、半田ペーストプレス工程で半田ペーストを完全に充
填し、さらに、半田バンプ形成用開口に充填されなかっ
た半田ペーストを除去する工程を経る本発明の製造方法
のほうが経済的に優れることとなる。
In order to avoid the need for performing the solder paste flattening step, the solder paste does not have a raised shape from the surface of the solder resist layer, and
The solder paste may be filled in such an amount as to completely fill the opening for forming the solder bump. However, in order to fill such an amount of the solder paste, the printing amount of the solder paste must be strictly controlled for each opening for forming the solder bump, so that the management items at the time of printing increase, and the printing amount also increases. When an error occurs, the error leads to a decrease in the quality of the multilayer printed wiring board. As a result, using such a method leads to a decrease in the yield, which is disadvantageous economically. Becomes Therefore, although the number of processing steps increases,
After printing a sufficient amount of solder paste to fill the opening, a solder paste pressing step is performed to completely fill the solder paste, and further, a step of removing the solder paste not filled in the solder bump forming opening is performed. The production method of the present invention is economically superior.

【0046】半田ペースト表面を平坦化した後、上記
(d)の工程(第二の半田ペースト印刷工程)により、
上記(a)〜(c)の工程を経て半田ペーストが充填さ
れた半田バンプ形成用開口上に半田ペースト層を形成
し、さらに、印刷した半田ペーストをリフローさせるこ
とにより半田バンプ127を形成する(図1(d)参
照)。半田ペーストの印刷は、第一の半田ペースト印刷
工程と同様、印刷用スキージや密閉式のスキージユニッ
トを用いて行うことができる。
After flattening the surface of the solder paste, the step (d) (second solder paste printing step)
Through the steps (a) to (c), a solder paste layer is formed on the solder bump forming opening filled with the solder paste, and the solder bump 127 is formed by reflowing the printed solder paste ( FIG. 1D). The solder paste can be printed using a printing squeegee or a closed squeegee unit, as in the first solder paste printing step.

【0047】上記第二の半田ペースト印刷工程において
は、半田バンプ形成部分に相当する部分に開口を有する
マスクを載置した後、半田ペーストを印刷することが望
ましい。マスクを用いて印刷を行うことにより、形状や
高さ等の均一性に優れる半田ペースト層を形成すること
ができる。
In the second solder paste printing step, it is desirable to print a solder paste after placing a mask having an opening at a portion corresponding to a solder bump forming portion. By performing printing using a mask, a solder paste layer having excellent uniformity in shape, height, and the like can be formed.

【0048】上記第二の半田ペースト印刷工程で用いる
マスクの種類としては、第一の半田ペースト印刷工程で
用いるマスクと同様のものを用いることができる。第二
の半田ペースト印刷工程で用いるマスクもまた、第一の
半田ペースト印刷工程で用いるマスクと同様、ソルダー
レジスト層側に拡径する形態のテーパが形成されている
ことが望ましい。
As the type of the mask used in the second solder paste printing step, the same mask as that used in the first solder paste printing step can be used. It is desirable that the mask used in the second solder paste printing step also has a tapered shape in which the diameter is increased toward the solder resist layer, similarly to the mask used in the first solder paste printing step.

【0049】また、第一および第二の半田ペースト印刷
工程において、マスクを用いて半田ペーストを印刷する
場合、上記第一の半田ペースト印刷工程で用いるマスク
と上記第二の半田ペースト印刷工程で用いるマスクと
は、その開口径が同一か、または、第一の半田ペースト
印刷工程で用いるマスクの方が小さいことが望ましい。
In the case where the solder paste is printed using a mask in the first and second solder paste printing steps, the mask used in the first solder paste printing step and the mask used in the second solder paste printing step are used. It is desirable that the mask has the same opening diameter or that the mask used in the first solder paste printing step is smaller.

【0050】第一および第二の半田ペースト印刷工程で
用いるマスクの開口径が同一である場合には、両工程で
同一のマスクを使用することができるため、経済的に有
利であるとともに、印刷装置自体をコンパクトにするこ
とができる。
When the opening diameters of the masks used in the first and second solder paste printing steps are the same, the same mask can be used in both the steps, which is economically advantageous and is advantageous in terms of printing. The device itself can be made compact.

【0051】また、第一の半田ペースト印刷工程で用い
るマスクの開口径が、第二の半田ペースト印刷工程で用
いるマスクの開口径よりも小さい場合には、以下のよう
な効果がある。即ち、第一の半田ペースト印刷工程は、
半田バンプ形成用開口に確実に充填するために行う工程
であり、しかも、余分に印刷した半田ペーストは、後工
程において除去する。従って、マスクの開口径を小さく
した方が、印刷する半田ペースト量が少なくなり、後工
程で半田ペーストを除去しやすくなるとともに、除去す
る半田ペースト量を少なくすることができる。また、半
田バンプ形成用開口の開口径より少し大きな径の開口を
有するマスクを用いることにより、印刷時のアライメン
トズレに対応することができ、半田ペーストをより確実
に充填することができる。場合によっては、半田バンプ
形成用開口と同じ径の開口を有するマスクを用いること
もできる。なお、アライメントズレとは、基板やマスク
の仕上がり精度バラツキ、印刷機の印刷精度バラツキに
起因する半田バンプ形成用開口と印刷される半田ペース
トとの位置ズレである。
When the opening diameter of the mask used in the first solder paste printing step is smaller than the opening diameter of the mask used in the second solder paste printing step, the following effects are obtained. That is, the first solder paste printing step
This is a step for surely filling the openings for forming the solder bumps, and the excess printed solder paste is removed in a later step. Therefore, when the opening diameter of the mask is reduced, the amount of solder paste to be printed is reduced, so that the solder paste can be easily removed in a later step, and the amount of solder paste to be removed can be reduced. Further, by using a mask having an opening having a diameter slightly larger than the opening diameter of the opening for forming the solder bump, it is possible to cope with an alignment deviation at the time of printing, and it is possible to more reliably fill the solder paste. In some cases, a mask having an opening having the same diameter as the opening for forming the solder bump can be used. Note that the misalignment is a misalignment between the solder bump forming opening and the printed solder paste due to variations in the finishing accuracy of the substrate and the mask, and variations in the printing accuracy of the printing machine.

【0052】一方、第二の半田ペースト印刷工程は、形
状や高さ等の均一性に優れる半田ペースト層を形成する
ために行う工程である。また、この工程では、後述する
ように、粘度の高い半田ペーストを印刷することが望ま
しい。従って、充分な量の半田ペーストを印刷すること
ができるような開口を有するマスクを用いることにより
所望の形状の半田ペースト層を形成することができる。
On the other hand, the second solder paste printing step is a step performed for forming a solder paste layer having excellent uniformity in shape, height and the like. In this step, it is desirable to print a solder paste having a high viscosity, as described later. Therefore, a solder paste layer having a desired shape can be formed by using a mask having an opening capable of printing a sufficient amount of solder paste.

【0053】また、第二の半田ペースト印刷工程で用い
る半田ペーストの組成としては特に限定されず、第一の
半田ペースト印刷工程で用いる半田ペーストと同様のも
の等が挙げられる。
The composition of the solder paste used in the second solder paste printing step is not particularly limited, and may be the same as the solder paste used in the first solder paste printing step.

【0054】また、第二の半田ペースト印刷工程で印刷
する半田ペーストの粘度は、上記第一の半田ペースト印
刷工程で印刷する半田ペーストの粘度と同じかまたは高
いことが望ましく、その差は、0〜150Pa・sであ
ることが望ましく、50〜100Pa・sであることが
より望ましい。具体的には、第二の半田ペースト印刷工
程で印刷する半田ペーストの粘度は、25℃において、
150〜350Pa・sであることが望ましい。上記粘
度が150Pa・s未満では、所望の形状に半田ペース
トを印刷することができず、形状の均一な半田バンプを
形成することができなかったり、印刷時に半田ペースト
がソルダーレジスト層の表面に滲んでしまい形成する半
田バンプの短絡の原因になる場合がある。一方、粘度が
350Pa・sを超えると、所望の形状に半田ペースト
を印刷することができないことがあり、特に、マスクを
用いて半田ペーストを印刷する場合に、半田ペーストの
抜け性が低いため、半田ペーストを印刷することができ
ない部分が発生することがある。
The viscosity of the solder paste printed in the second solder paste printing step is desirably the same as or higher than the viscosity of the solder paste printed in the first solder paste printing step. 150150 Pa · s, more preferably 50-100 Pa · s. Specifically, the viscosity of the solder paste to be printed in the second solder paste printing step is 25 ° C.
It is desirable to be 150 to 350 Pa · s. When the viscosity is less than 150 Pa · s, the solder paste cannot be printed in a desired shape, a solder bump having a uniform shape cannot be formed, or the solder paste bleeds on the surface of the solder resist layer during printing. This may cause a short circuit of the formed solder bump. On the other hand, if the viscosity exceeds 350 Pas, it may not be possible to print the solder paste in a desired shape, and particularly when printing the solder paste using a mask, since the solder paste has low removability, A portion where the solder paste cannot be printed may occur.

【0055】上記第二の半田ペースト印刷工程におい
て、半田ペーストの印刷は1回で行ってもよいし、複数
回に分けて行ってもよい。1回で半田ペーストの印刷を
終了するか、または、複数回印刷を行うかは、形成する
半田バンプ間の距離、半田バンプの高さや形状、半田ペ
ーストの組成、半田粒子の粒径等により異なり、一慨に
は言えないが、例えば、形成する半田バンプ間の距離が
極めて狭い場合には、複数回印刷を行うことが望まし
く、特に、マスク用いて、半田ペーストを印刷する場合
には、複数回印刷を行うことが望ましい。
In the second solder paste printing step, the printing of the solder paste may be performed once or may be performed a plurality of times. Whether printing of the solder paste is completed once or multiple times depends on the distance between the formed solder bumps, the height and shape of the solder bumps, the composition of the solder paste, the particle size of the solder particles, and the like. Although it cannot be generally said, for example, when the distance between the formed solder bumps is extremely small, it is desirable to perform printing a plurality of times. It is desirable to perform printing once.

【0056】これは、マスクを用いて、一回の印刷で半
田ペーストの印刷を行う場合、形成する半田バンプ間の
距離が狭い場合には、マスクが有する開口同士の距離も
短くなり、このような場合、マスクの機械的強度が弱く
なり、半田ペーストを印刷する際に、マスクに破損や反
りが発生することおそれがあるからである。特に、マス
クの開口が、マスクの裏側に向かって拡径する形状のテ
ーパを有している場合に、マスクの機械的強度が弱くな
るおそれが高い。
This is because when a solder paste is printed in a single printing operation using a mask, when the distance between the formed solder bumps is small, the distance between the openings of the mask becomes short. In such a case, the mechanical strength of the mask is weakened, and the mask may be damaged or warped when printing the solder paste. In particular, when the opening of the mask has a taper whose diameter increases toward the back side of the mask, the mechanical strength of the mask is likely to be reduced.

【0057】上記第二の半田ペースト印刷工程におい
て、半田ペーストの印刷を複数回に分け行う具体的な方
法としては、例えば、以下に説明するような方法を用い
ることができる。図2(a)〜(b)は、第二の半田ペ
ースト印刷工程において、半田ペーストを印刷する方法
の一例を模式的に示す断面図である。
In the second solder paste printing step, as a specific method of performing the solder paste printing in a plurality of times, for example, the following method can be used. FIGS. 2A and 2B are cross-sectional views schematically showing an example of a method for printing a solder paste in the second solder paste printing step.

【0058】図2(a)に示すように、全半田バンプ形
成用開口の一部に対向する部分にのみ開口が形成され、
開口同士の間隔が広くとられたマスク224を用いて、
第二の半田ペースト印刷工程における1回目の半田ペー
スト印刷を行い、半田ペースト層227aを形成し、次
に、(b)に示すように、2回目の印刷で、1回目に印
刷されなかった半田バンプ形成用開口に対向する部分に
開口が形成されたマスク225を用いて印刷処理を行
い、半田ペースト層227bを形成する。
As shown in FIG. 2A, an opening is formed only in a portion opposed to a part of all the solder bump forming openings.
Using a mask 224 in which the distance between the openings is wide,
The first solder paste printing in the second solder paste printing step is performed to form a solder paste layer 227a. Then, as shown in (b), in the second printing, the solder not printed first is printed. A printing process is performed using a mask 225 having an opening formed in a portion facing the opening for forming a bump to form a solder paste layer 227b.

【0059】このような開口同士の間隔が広くとられた
マスクでは、マスクの機械的強度を充分に高く保つこと
ができる。ここで、「開口同士の間隔が広くとられた」
とは、マスクの全半田バンプ形成用開口に対向する部分
に開口が形成された場合と比較して、マスクの開口同士
の間隔が広くとられていることを意味する。
In a mask in which the distance between the openings is widened, the mechanical strength of the mask can be kept sufficiently high. Here, "the spacing between the openings was widened"
This means that the space between the openings of the mask is wider than that in the case where the openings are formed in the portion of the mask that faces all the solder bump forming openings.

【0060】具体的には、マスクを用いて第二の半田ペ
ースト印刷工程を行う際に、例えば、1回目の印刷で、
隔列の半田バンプ形成用開口に対向する部分に開口を有
するマスクを用い、隔列の半田バンプ形成用開口上に半
田ペースト層を形成し、2回目の印刷で、残りの半田バ
ンプ形成用開口上に半田ペースト層を形成する。
Specifically, when performing the second solder paste printing step using a mask, for example, in the first printing,
Using a mask having an opening at a portion opposite to the opening for forming the solder bumps in the separate row, a solder paste layer is formed on the opening for forming the solder bumps in the separate row, and the remaining openings for forming the solder bumps are formed by the second printing. A solder paste layer is formed thereon.

【0061】なお、2回目以降の印刷においては、マス
クの裏側の、前に形成した半田ペースト層に対向する部
分に凹部(以下、ザクリともいう)が形成されたマスク
を用いることが望ましい。ザクリ225aが形成された
マスク225(図2(b)参照)を用いることにより、
マスク225による先に印刷した半田ペースト層227
aの損傷をなくすとともに、半田ペーストがマスクの裏
側に付着し、続いてソルダーレジスト層214の表面に
付着することに起因する短絡を防止することかできるか
らである。
In the second and subsequent printings, it is desirable to use a mask having a concave portion (hereinafter also referred to as a counterbore) in a portion on the back side of the mask facing the previously formed solder paste layer. By using the mask 225 (see FIG. 2B) on which the counterbore 225a is formed,
Solder paste layer 227 previously printed with mask 225
This is because it is possible to prevent the short circuit caused by the solder paste adhering to the back side of the mask and subsequently adhering to the surface of the solder resist layer 214, while eliminating the damage of a.

【0062】このような(a)〜(d)の工程を経るこ
とにより、形状や高さ等の均一性に優れ、相互間で短絡
が発生することのない半田バンプを設けるための半田ペ
ースト層を形成することができる。
Through the steps (a) to (d), a solder paste layer for providing solder bumps having excellent uniformity in shape, height, etc., and no short circuit between them is generated. Can be formed.

【0063】次に、本発明の多層プリント配線板の製造
方法の全製造工程について、工程順に説明する。 (1)本発明の多層プリント配線板の製造方法において
は、まず、基板上に導体回路を形成する。具体的には、
例えば、基板の両面に無電解めっき処理等を施すことに
よりベタの導体層を形成した後、該導体層上に導体回路
パターンに対応したエッチングレジストを形成し、その
後、エッチングを行うことにより形成すればよい。な
お、無電解めっき処理を施した後、電解めっきを施すこ
とにより導体層の厚さを厚くしてもよい。上記基板とし
ては、樹脂基板が望ましく、具体的には、例えば、ガラ
スエポキシ基板、ポリイミド基板、ビスマレイミド−ト
リアジン樹脂基板(BT樹脂基板)、フッ素樹脂基板等
が挙げられる。また、銅張積層板やRCC基板等を、ベ
タの導体層が形成された基板として用いてもよい。
Next, all the manufacturing steps of the method for manufacturing a multilayer printed wiring board according to the present invention will be described in the order of steps. (1) In the method for manufacturing a multilayer printed wiring board according to the present invention, first, a conductive circuit is formed on a substrate. In particular,
For example, after a solid conductor layer is formed by performing electroless plating or the like on both surfaces of the substrate, an etching resist corresponding to the conductor circuit pattern is formed on the conductor layer, and then the etching resist is formed. I just need. After the electroless plating is performed, the thickness of the conductor layer may be increased by performing the electrolytic plating. As the substrate, a resin substrate is desirable, and specific examples thereof include a glass epoxy substrate, a polyimide substrate, a bismaleimide-triazine resin substrate (BT resin substrate), and a fluororesin substrate. Further, a copper-clad laminate, an RCC substrate, or the like may be used as a substrate on which a solid conductor layer is formed.

【0064】また、必要に応じて、上記無電解めっき処
理を施す際に、予め、この絶縁性基板に貫通孔を形成し
ておき、該貫通孔の壁面にも無電解めっき処理を施すこ
とにより、基板を挟んだ導体回路間を電気的に接続する
スルーホールとしてもよい。また、スルーホールを形成
した場合には、該スルーホール内に樹脂充填材を充填す
ることが望ましい。
When performing the above-described electroless plating, if necessary, a through-hole is formed in advance on the insulating substrate, and the electroless plating is also performed on the wall surface of the through-hole. Alternatively, a through hole may be provided to electrically connect the conductor circuits sandwiching the substrate. When a through hole is formed, it is desirable to fill the through hole with a resin filler.

【0065】(2)次に、必要に応じて、導体回路の表
面の粗化処理を行う。粗化処理方法としては、例えば、
黒化(酸化)−還元処理、有機酸と第二銅錯体とを含む
混合溶液等を用いたエッチング処理、Cu−Ni−P針
状合金めっきによる処理等を用いることができる。
(2) Next, if necessary, the surface of the conductor circuit is subjected to a roughening treatment. As a roughening treatment method, for example,
A blackening (oxidation) -reduction treatment, an etching treatment using a mixed solution containing an organic acid and a cupric complex, a treatment by Cu-Ni-P needle-like alloy plating, and the like can be used.

【0066】(3)次に、導体回路上に熱硬化性樹脂や
樹脂複合体からなる未硬化の樹脂層を形成するか、また
は、熱可塑性樹脂からなる樹脂層を形成する。上記未硬
化の樹脂絶縁層は、未硬化の樹脂をロールコーター、カ
ーテンコーター等により塗布して成形してもよく、ま
た、未硬化(半硬化)の樹脂フィルムを熱圧着して形成
してもよい。さらに、未硬化の樹脂フィルムの片面に銅
箔等の金属層が形成された樹脂フィルムを貼付してもよ
い。また、熱可塑性樹脂からなる樹脂層は、フィルム状
に成形した樹脂成形体を熱圧着することにより形成する
ことが望ましい。
(3) Next, an uncured resin layer made of a thermosetting resin or a resin composite is formed on the conductor circuit, or a resin layer made of a thermoplastic resin is formed. The uncured resin insulating layer may be formed by applying uncured resin by using a roll coater, a curtain coater, or the like, or may be formed by thermocompression bonding an uncured (semi-cured) resin film. Good. Further, a resin film in which a metal layer such as a copper foil is formed on one surface of an uncured resin film may be attached. The resin layer made of a thermoplastic resin is desirably formed by thermocompression bonding a resin molded body formed into a film.

【0067】上記未硬化の樹脂を塗布する場合には、樹
脂を塗布した後、加熱処理を施す。上記加熱処理を施す
ことにより、未硬化の樹脂を熱硬化させることができ
る。なお、上記熱硬化は、後述するバイアホール用開口
や貫通孔を形成した後に行ってもよい。
When applying the uncured resin, a heat treatment is applied after the resin is applied. By performing the heat treatment, the uncured resin can be thermally cured. The thermosetting may be performed after forming a via hole opening and a through hole described later.

【0068】このような樹脂層の形成において使用する
熱硬化性樹脂の具体例としては、例えば、エポキシ樹
脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹
脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリ
フェニレンエーテル樹脂等が挙げられる。
Specific examples of the thermosetting resin used in forming such a resin layer include, for example, epoxy resin, phenol resin, polyimide resin, polyester resin, bismaleimide resin, polyolefin resin, polyphenylene ether resin and the like. No.

【0069】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールA型
エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールF型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、2種
以上併用してもよい。それにより、耐熱性等に優れるも
のとなる。
Examples of the epoxy resin include cresol novolak epoxy resin, bisphenol A epoxy resin, bisphenol F epoxy resin, phenol novolak epoxy resin, alkylphenol novolak epoxy resin, biphenol F epoxy resin, and naphthalene epoxy resin. Resin, dicyclopentadiene type epoxy resin, epoxidized product of condensate of phenols and aromatic aldehyde having phenolic hydroxyl group,
Triglycidyl isocyanurate, alicyclic epoxy resin and the like. These may be used alone or in combination of two or more. Thereby, it becomes excellent in heat resistance and the like.

【0070】上記ポリオレフィン系樹脂としては、例え
ば、ポリエチレン、ポリスチレン、ポリプロピレン、ポ
リイソブチレン、ポリブタジエン、ポリイソプレン、シ
クロオレフィン系樹脂、これらの樹脂の共重合体等が挙
げられる。これらのなかでは、誘電率および誘電正接が
低く、GHz帯域の高周波信号を用いた場合でも信号遅
延や信号エラーが発生しにくく、さらには、剛性等の機
械的特性にも優れている点からシクロオレフィン系樹脂
が望ましい。
Examples of the polyolefin resin include polyethylene, polystyrene, polypropylene, polyisobutylene, polybutadiene, polyisoprene, cycloolefin resin, and copolymers of these resins. Among them, cyclo-dielectric materials have low dielectric constant and dielectric loss tangent, are unlikely to cause signal delay and signal error even when a high-frequency signal in the GHz band is used, and are excellent in mechanical characteristics such as rigidity. Olefin resins are desirable.

【0071】上記シクロオレフィン系樹脂としては、2
−ノルボルネン、5−エチリデン−2−ノルボルネンま
たはこれらの誘導体からなる単量体の単独重合体または
共重合体等が望ましい。上記誘導体としては、上記2−
ノルボルネン等のシクロオレフィンに、架橋を形成する
ためのアミノ基や無水マレイン酸残基あるいはマレイン
酸変性したもの等が結合したもの等が挙げられる。上記
共重合体を合成する場合の単量体としては、例えば、エ
チレン、プロピレン等が挙げられる。また、上記ポリオ
レフィン樹脂は、有機フィラーを含むものであってもよ
い。
As the cycloolefin resin, 2
Homopolymers or copolymers of monomers comprising -norbornene, 5-ethylidene-2-norbornene or derivatives thereof are desirable. As the above derivative, the above 2-
Examples include those in which an amino group for forming a crosslink, a maleic anhydride residue, or a maleic acid-modified one is bonded to a cycloolefin such as norbornene. Examples of monomers for synthesizing the copolymer include ethylene and propylene. Further, the polyolefin resin may include an organic filler.

【0072】上記ポリフェニレンエーテル樹脂として
は、例えば、下記化学式(1)で表される繰り返し単位
を有する熱可塑性ポリフェニレンエーテル樹脂や下記化
学式(2)で表される繰り返し単位を有する熱硬化性ポ
リフェニレンエーテル樹脂等が挙げられる。
Examples of the polyphenylene ether resin include a thermoplastic polyphenylene ether resin having a repeating unit represented by the following chemical formula (1) and a thermosetting polyphenylene ether resin having a repeating unit represented by the following chemical formula (2) And the like.

【0073】[0073]

【化1】 Embedded image

【0074】(式中、nは、2以上の整数を表す。)(In the formula, n represents an integer of 2 or more.)

【0075】[0075]

【化2】 Embedded image

【0076】(式中、mは、2以上の整数を表す。ま
た、R1 、R2 は、メチレン基、エチレン基または−C
2 −O−CH2 −を表し、両者は同一であってもよい
し、異なっていてもよい。)
(In the formula, m represents an integer of 2 or more. R 1 and R 2 represent a methylene group, an ethylene group or a —C
Represents H 2 —O—CH 2 —, both of which may be the same or different. )

【0077】また、上記化学式(1)で表される繰り返
し単位を有する熱可塑性ポリフェニレンエーテル樹脂
は、ベンゼン環にメチル基が結合した構造を有している
が、本発明で用いることのできるポリフェニレンエーテ
ル樹脂としては、上記メチル基が、エチル基等の他のア
ルキル基等で置換された誘導体や、メチル基の水素がフ
ッ素で置換された誘導体等であってもよい。
The thermoplastic polyphenylene ether resin having a repeating unit represented by the above chemical formula (1) has a structure in which a methyl group is bonded to a benzene ring, but the polyphenylene ether which can be used in the present invention. The resin may be a derivative in which the above-mentioned methyl group is substituted with another alkyl group such as an ethyl group, or a derivative in which hydrogen of a methyl group is substituted with fluorine.

【0078】また、上記熱可塑性樹脂としては、例え
ば、ポリエーテルスルフォン、ポリスルフォン等が挙げ
られる。また、熱硬化性樹脂と熱可塑性樹脂との複合体
(樹脂複合体)としては、熱硬化性樹脂と熱可塑性樹脂
とを含むものであれば特に限定されず、その具体例とし
ては、例えば、粗化面形成用樹脂組成物等が挙げられ
る。
Examples of the thermoplastic resin include polyethersulfone and polysulfone. Further, the composite of the thermosetting resin and the thermoplastic resin (resin composite) is not particularly limited as long as it contains a thermosetting resin and a thermoplastic resin, and specific examples thereof include, for example, And a resin composition for forming a roughened surface.

【0079】上記粗化面形成用樹脂組成物としては、例
えば、酸、アルカリおよび酸化剤から選ばれる少なくと
も1種からなる粗化液に対して難溶性の未硬化の耐熱性
樹脂マトリックス中に、酸、アルカリおよび酸化剤から
選ばれる少なくとも1種からなる粗化液に対して可溶性
の物質が分散されたもの等が挙げられる。なお、上記
「難溶性」および「可溶性」という語は、同一の粗化液
に同一時間浸漬した場合に、相対的に溶解速度の早いも
のを便宜上「可溶性」といい、相対的に溶解速度の遅い
ものを便宜上「難溶性」と呼ぶ。
The resin composition for forming a roughened surface includes, for example, an uncured heat-resistant resin matrix which is hardly soluble in a roughening solution comprising at least one selected from acids, alkalis and oxidizing agents. Examples thereof include those in which a substance soluble in a roughening liquid comprising at least one selected from an acid, an alkali, and an oxidizing agent is dispersed. Note that the terms "sparingly soluble" and "soluble" are referred to as "soluble" for convenience when a substance having a relatively high dissolution rate is immersed in the same roughening solution for the same time, and the relative dissolution rate is relatively low. The slower one is called "poorly soluble" for convenience.

【0080】上記耐熱性樹脂マトリックスとしては、層
間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際
に、粗化面の形状を保持できるものが好ましく、例え
ば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が
挙げられる。また、感光性樹脂であってもよい。後述す
るバイアホール用開口を形成する工程において、露光現
像処理により開口を形成することができるからである。
The heat-resistant resin matrix is preferably a matrix capable of maintaining the shape of the roughened surface when the roughened surface is formed on the interlayer resin insulating layer using the roughening solution. , Thermoplastic resins, and composites thereof. Further, a photosensitive resin may be used. This is because, in a step of forming a via hole opening described later, the opening can be formed by exposure and development processing.

【0081】上記熱硬化性樹脂としては、例えば、エポ
キシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレ
フィン樹脂、フッ素樹脂等が挙げられる。また、上記熱
硬化性樹脂を感光化する場合は、メタクリル酸やアクリ
ル酸等を用い、熱硬化基を(メタ)アクリル化反応させ
る。特にエポキシ樹脂の(メタ)アクリレートが望まし
い。さらに、1分子中に、2個以上のエポキシ基を有す
るエポキシ樹脂がより望ましい。上述の粗化面を形成す
ることができるばかりでなく、耐熱性等にも優れている
ため、ヒートサイクル条件下においても、導体回路に応
力の集中が発生せず、導体回路と層間樹脂絶縁層との間
で剥離が発生しにくい。
The thermosetting resin includes, for example, epoxy resin, phenol resin, polyimide resin, polyolefin resin, fluorine resin and the like. When the thermosetting resin is photosensitized, the thermosetting group is subjected to a (meth) acrylation reaction using methacrylic acid, acrylic acid, or the like. Particularly, a (meth) acrylate of an epoxy resin is desirable. Further, an epoxy resin having two or more epoxy groups in one molecule is more desirable. In addition to being able to form the above-described roughened surface, it is also excellent in heat resistance and the like, so that stress is not concentrated on the conductor circuit even under heat cycle conditions, and the conductor circuit and the interlayer resin insulation layer Peeling hardly occurs between the substrate and the substrate.

【0082】上記熱可塑性樹脂としては、例えば、フェ
ノキシ樹脂、ポリエーテルスルフォン、ポリスルフォ
ン、ポリフェニレンスルフォン、ポリフェニレンサルフ
ァイド、ポリフェニルエーテル、ポリエーテルイミド等
が挙げられる。これらは単独で用いてもよいし、2種以
上併用してもよい。
Examples of the thermoplastic resin include phenoxy resin, polyether sulfone, polysulfone, polyphenylene sulfone, polyphenylene sulfide, polyphenyl ether, polyether imide and the like. These may be used alone or in combination of two or more.

【0083】上記酸、アルカリおよび酸化剤から選ばれ
る少なくとも1種からなる粗化液に対して可溶性の物質
は、無機粒子、樹脂粒子、金属粒子、ゴム粒子、液相樹
脂および液相ゴムから選ばれる少なくとも1種であるこ
とが望ましい。
The substance soluble in the roughening liquid comprising at least one selected from the above-mentioned acids, alkalis and oxidizing agents is selected from inorganic particles, resin particles, metal particles, rubber particles, liquid resin and liquid rubber. It is desirable that it is at least one kind.

【0084】上記無機粒子としては、例えば、アルミニ
ウム化合物、カルシウム化合物、カリウム化合物、マグ
ネシウム化合物、ケイ素化合物等が挙げられる。これら
は単独で用いてもよいし、2種以上併用してもよい。
Examples of the inorganic particles include aluminum compounds, calcium compounds, potassium compounds, magnesium compounds, and silicon compounds. These may be used alone or in combination of two or more.

【0085】上記アルミニウム化合物としては、例え
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、例えば、炭酸カリウム等が挙げられ、上記マグ
ネシウム化合物としては、例えば、マグネシア、ドロマ
イト、塩基性炭酸マグネシウム、タルク等が挙げられ、
上記ケイ素化合物としては、例えば、シリカ、ゼオライ
ト等が挙げられる。これらは単独で用いてもよいし、2
種以上併用してもよい。
Examples of the aluminum compound include alumina and aluminum hydroxide. Examples of the calcium compound include calcium carbonate and
Calcium hydroxide and the like, as the potassium compound, for example, potassium carbonate and the like, as the magnesium compound, for example, magnesia, dolomite, basic magnesium carbonate, talc and the like,
Examples of the silicon compound include silica and zeolite. These may be used alone or 2
More than one species may be used in combination.

【0086】上記アルミナ粒子は、ふっ酸で溶解除去す
ることができ、炭酸カルシウムは塩酸で溶解除去するこ
とができる。また、ナトリウム含有シリカやドロマイト
はアルカリ水溶液で溶解除去することができる。
The alumina particles can be dissolved and removed with hydrofluoric acid, and calcium carbonate can be dissolved and removed with hydrochloric acid. Further, sodium-containing silica and dolomite can be dissolved and removed with an alkaline aqueous solution.

【0087】上記樹脂粒子としては、例えば、熱硬化性
樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、ア
ルカリおよび酸化剤から選ばれる少なくとも1種からな
る粗化液に浸漬した場合に、上記耐熱性樹脂マトリック
スよりも溶解速度の早いものであれば特に限定されず、
具体的には、例えば、アミノ樹脂(メラミン樹脂、尿素
樹脂、グアナミン樹脂等)、エポキシ樹脂、フェノール
樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレ
ン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイ
ミド−トリアジン樹脂等が挙げられる。これらは、単独
で用いてもよく、2種以上併用してもよい。
The resin particles include, for example, those made of a thermosetting resin, a thermoplastic resin and the like. When immersed in a roughening liquid comprising at least one selected from acids, alkalis and oxidizing agents, There is no particular limitation as long as the dissolution rate is faster than the heat-resistant resin matrix,
Specifically, for example, amino resin (melamine resin, urea resin, guanamine resin, etc.), epoxy resin, phenol resin, phenoxy resin, polyimide resin, polyphenylene resin, polyolefin resin, fluororesin, bismaleimide-triazine resin and the like can be mentioned. Can be These may be used alone or in combination of two or more.

【0088】上記樹脂粒子は予め硬化処理されているこ
とが必要である。硬化させておかないと上記樹脂粒子が
樹脂マトリックスを溶解させる溶剤に溶解してしまうた
め、均一に混合されてしまい、酸や酸化剤で樹脂粒子の
みを選択的に溶解除去することができないからである。
It is necessary that the resin particles have been subjected to a curing treatment in advance. If not cured, the resin particles will dissolve in the solvent that dissolves the resin matrix, so they will be uniformly mixed, and it will not be possible to selectively dissolve and remove only the resin particles with an acid or oxidizing agent. is there.

【0089】上記金属粒子としては、例えば、金、銀、
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケ
ル、鉄、鉛等が挙げられる。これらは、単独で用いても
よく、2種以上併用してもよい。また、上記金属粒子
は、絶縁性を確保するために、表層が樹脂等により被覆
されていてもよい。
The metal particles include, for example, gold, silver,
Examples include copper, tin, zinc, stainless steel, aluminum, nickel, iron, lead, and the like. These may be used alone or in combination of two or more. The metal particles may have a surface layer coated with a resin or the like in order to ensure insulation.

【0090】上記ゴム粒子としては、例えば、アクリロ
ニトリル−ブタジエンゴム、ポリクロロプレンゴム、ポ
リイソプレンゴム、アクリルゴム、多硫系剛性ゴム、フ
ッ素ゴム、ウレタンゴム、シリコーンゴム、ABS樹脂
等が挙げられる。
Examples of the rubber particles include acrylonitrile-butadiene rubber, polychloroprene rubber, polyisoprene rubber, acrylic rubber, polysulfur-based rigid rubber, fluorine rubber, urethane rubber, silicone rubber, ABS resin and the like.

【0091】また、上記ゴム粒子として、例えば、ポリ
ブタジエンゴム、エポキシ変性、ウレタン変性、(メ
タ)アクリロニトリル変性等の各種変性ポリブタジエン
ゴム、カルボキシル基を含有した(メタ)アクリロニト
リル・ブタジエンゴム等を使用することもできる。これ
らの可溶性の物質は、単独で用いてもよいし、2種以上
併用してもよい。
As the rubber particles, for example, various modified polybutadiene rubbers such as polybutadiene rubber, epoxy-modified, urethane-modified, (meth) acrylonitrile-modified, etc., and (meth) acrylonitrile-butadiene rubber containing a carboxyl group can be used. Can also. These soluble substances may be used alone or in combination of two or more.

【0092】上記液相樹脂としては、上記熱硬化性樹脂
の未硬化溶液を使用することができ、このような液相樹
脂の具体例としては、例えば、未硬化のエポキシオリゴ
マーとアミン系硬化剤の混合液等が挙げられる。上記液
相ゴムとしては、例えば、上記したポリブタジエンゴ
ム、エポキシ変性、ウレタン変性、(メタ)アクリロニ
トリル変性等の各種変性ポリブタジエンゴム、カルボキ
シル基を含有した(メタ)アクリロニトリル・ブタジエ
ンゴム等の未硬化溶液等を使用することができる。
As the liquid phase resin, an uncured solution of the thermosetting resin can be used. Specific examples of such a liquid phase resin include, for example, an uncured epoxy oligomer and an amine-based curing agent. And the like. Examples of the liquid phase rubber include the above-mentioned polybutadiene rubber, various modified polybutadiene rubbers such as epoxy-modified, urethane-modified and (meth) acrylonitrile-modified, and uncured solutions such as (meth) acrylonitrile-butadiene rubber containing a carboxyl group. Can be used.

【0093】上記液相樹脂や液相ゴムを用いて上記感光
性樹脂組成物を調製する場合には、耐熱性樹脂マトリッ
クスと可溶性の物質とが均一に相溶しない(つまり相分
離するように)ように、これらの物質を選択する必要が
ある。上記基準により選択された耐熱性樹脂マトリック
スと可溶性の物質とを混合することにより、上記耐熱性
樹脂マトリックスの「海」の中に液相樹脂または液相ゴ
ムの「島」が分散している状態、または、液相樹脂また
は液相ゴムの「海」の中に、耐熱性樹脂マトリックスの
「島」が分散している状態の感光性樹脂組成物を調製す
ることができる。
When the photosensitive resin composition is prepared by using the liquid resin or the liquid rubber, the heat-resistant resin matrix and the soluble substance are not uniformly compatible (that is, the phases are separated). As such, these materials need to be selected. By mixing a heat-resistant resin matrix and a soluble substance selected according to the above criteria, a state in which "islands" of liquid-phase resin or liquid-phase rubber are dispersed in the "sea" of the heat-resistant resin matrix Alternatively, a photosensitive resin composition in which "islands" of a heat-resistant resin matrix are dispersed in a "sea" of a liquid phase resin or a liquid phase rubber can be prepared.

【0094】(4)次に、その材料として熱硬化性樹脂
や樹脂複合体を用いた層間樹脂絶縁層を形成する場合に
は、未硬化の樹脂絶縁層に硬化処理を施すとともに、バ
イアホール用開口を形成し、層間樹脂絶縁層とする。上
記バイアホール用開口は、レーザ処理により形成するこ
とが望ましい。上記レーザ処理は、上記硬化処理前に行
ってもよいし、硬化処理後に行ってもよい。また、感光
性樹脂からなる層間樹脂絶縁層を形成した場合には、露
光、現像処理を行うことにより、バイアホール用開口を
設けてもよい。なお、この場合、露光、現像処理は、上
記硬化処理前に行う。
(4) Next, when forming an interlayer resin insulating layer using a thermosetting resin or a resin composite as the material, an uncured resin insulating layer is subjected to a curing treatment, and a via hole is formed. An opening is formed to form an interlayer resin insulation layer. The via hole opening is desirably formed by laser processing. The laser processing may be performed before the curing processing or may be performed after the curing processing. In the case where an interlayer resin insulating layer made of a photosensitive resin is formed, an opening for a via hole may be provided by performing exposure and development processes. In this case, the exposure and development processes are performed before the above-described curing process.

【0095】また、その材料として熱可塑性樹脂を用い
た層間樹脂絶縁層を形成する場合には、熱可塑性樹脂か
らなる樹脂層にレーザ処理によりバイアホール用開口を
形成し、層間樹脂絶縁層とすることができる。
When forming an interlayer resin insulation layer using a thermoplastic resin as the material, a via hole opening is formed in the resin layer made of the thermoplastic resin by laser processing to form an interlayer resin insulation layer. be able to.

【0096】このとき、使用するレーザとしては、例え
ば、炭酸ガスレーザ、エキシマレーザ、UVレーザ、Y
AGレーザ等が挙げられる。これらのレーザは、形成す
るバイアホール用開口の形状等を考慮して使い分けても
よい。
At this time, as a laser to be used, for example, a carbon dioxide gas laser, an excimer laser, a UV laser,
An AG laser and the like can be mentioned. These lasers may be properly used in consideration of the shape of the via hole opening to be formed.

【0097】上記バイアホール用開口を形成する場合、
マスクを介して、ホログラム方式のエキシマレーザによ
るレーザ光照射することにより、一度に多数のバイアホ
ール用開口を形成することができる。また、短パルスの
炭酸ガスレーザを用いて、バイアホール用開口を形成す
ると、開口内の樹脂残りが少なく、開口周縁の樹脂に対
するダメージが小さい。
When forming the via hole opening,
By irradiating laser light with a hologram excimer laser through a mask, a large number of via hole openings can be formed at once. Further, when the via hole opening is formed using a short-pulse carbon dioxide laser, the amount of resin remaining in the opening is small, and the damage to the resin at the periphery of the opening is small.

【0098】また、光学系レンズとマスクとを介してレ
ーザ光を照射することにより、一度に多数のバイアホー
ル用開口を形成することができる。光学系レンズとマス
クとを介することにより、同一強度で、かつ、照射角度
が同一のレーザ光を複数の部分に同時に照射することが
できるからである。
By irradiating a laser beam through an optical lens and a mask, a large number of via hole openings can be formed at once. This is because a plurality of portions can be simultaneously irradiated with laser light having the same intensity and the same irradiation angle through the optical lens and the mask.

【0099】上記マスクに形成された貫通孔は、レーザ
光のスポット形状を真円にするために、真円であること
が望ましく、上記貫通孔の径は、0.1〜2mm程度が
望ましい。また、上記炭酸ガスレーザを用いる場合、そ
のパルス間隔は、10-4〜10-8秒であることが望まし
い。また、開口を形成するためのレーザを照射する時間
は、10〜500μ秒であることが望ましい。レーザ光
にてバイアホール用開口を形成した場合、特に炭酸ガス
レーザを用いた場合には、デスミア処理を行うことが望
ましい。
The through-hole formed in the mask is desirably a perfect circle in order to make the spot shape of the laser beam a perfect circle, and the diameter of the through-hole is desirably about 0.1 to 2 mm. When the carbon dioxide laser is used, the pulse interval is desirably 10 −4 to 10 −8 seconds. The time for irradiating the laser for forming the opening is preferably 10 to 500 μsec. In the case where the via hole opening is formed by laser light, particularly when a carbon dioxide gas laser is used, desmearing is desirably performed.

【0100】また、上記した方法で形成する層間樹脂絶
縁層の厚さは特に限定されないが、5〜50μmが望ま
しい。また、上記バイアホール用開口の開口径は特に限
定されないが、通常、40〜200μmが望ましい。
The thickness of the interlayer resin insulating layer formed by the above method is not particularly limited, but is preferably 5 to 50 μm. Further, the opening diameter of the via hole opening is not particularly limited, but is usually preferably 40 to 200 μm.

【0101】また、層間樹脂絶縁層を形成した後、必要
に応じて、該層間樹脂絶縁層と基板とを貫通する貫通孔
を形成してもよい。該貫通孔は、ドリル加工やレーザ処
理等を用いて形成すればよい。このような貫通孔を形成
した場合には、後工程で、層間樹脂絶縁層の表面に薄膜
導体層を形成する際に、該貫通孔の壁面にも薄膜導体層
を形成することにより、基板と層間樹脂絶縁層とを挟ん
だ2層の導体回路間は勿論のこと、この2層の導体回路
と基板の両面に形成された2層の導体回路との計4層の
導体回路間を電気的に接続するスルーホールを形成する
ことができる。このようにして導体回路間を接続するこ
とにより、信号伝送距離を短くすることができるため、
信号遅延等が発生しにくくなり、多層プリント配線板の
性能の向上に繋がる。
After the formation of the interlayer resin insulating layer, if necessary, a through hole may be formed through the interlayer resin insulating layer and the substrate. The through holes may be formed by drilling, laser processing, or the like. When such a through-hole is formed, in a later step, when forming the thin-film conductor layer on the surface of the interlayer resin insulating layer, the thin-film conductor layer is also formed on the wall surface of the through-hole, whereby Not only between the two conductor circuits sandwiching the interlayer resin insulation layer but also between the two conductor circuits and the two conductor circuits formed on both sides of the substrate, a total of four conductor circuits are electrically connected. Can be formed. By connecting the conductor circuits in this way, the signal transmission distance can be shortened,
Signal delay and the like hardly occur, which leads to improvement in performance of the multilayer printed wiring board.

【0102】(5)次に、バイアホール用開口の内壁を
含む層間樹脂絶縁層の表面と上記工程で貫通孔を形成し
た場合には貫通孔の内壁とに、必要に応じて、酸または
酸化剤を用いて粗化面を形成する。上記酸としては、硫
酸、硝酸、塩酸、リン酸、蟻酸等が挙げられ、上記酸化
剤としては、クロム酸、クロム硫酸、過マンガン酸ナト
リウム等の過マンガン酸塩等が挙げられる。また、上記
粗化面の形成は、プラズマ処理等を用いて行ってもよ
い。
(5) Next, the surface of the interlayer resin insulating layer including the inner wall of the opening for the via hole and the inner wall of the through hole when the through hole is formed in the above-mentioned step, if necessary, may be acid or oxidized. A roughened surface is formed using an agent. Examples of the acid include sulfuric acid, nitric acid, hydrochloric acid, phosphoric acid, and formic acid. Examples of the oxidizing agent include chromic acid, chromic sulfuric acid, and permanganates such as sodium permanganate. Further, the formation of the roughened surface may be performed by using a plasma treatment or the like.

【0103】また、粗化面を形成した後には、アルカリ
等の水溶液や中和液等を用いて、層間樹脂絶縁層の表面
を中和することが望ましい。次工程に、酸や酸化剤の影
響を与えないようにすることができるからである。
After forming the roughened surface, it is desirable to neutralize the surface of the interlayer resin insulating layer using an aqueous solution of an alkali or the like or a neutralizing solution. This is because the next step can be prevented from being affected by an acid or an oxidizing agent.

【0104】(6)次に、バイアホール用開口の内壁を
含む層間樹脂絶縁層の表面と、上記工程で貫通孔を形成
した場合には貫通孔の内壁とに、必要に応じて、酸や酸
化剤等を用いて粗化面を形成する。なお、この粗化面
は、層間樹脂絶縁層とその上に形成する薄膜導体層との
密着性を高めるために形成するものであり、層間樹脂絶
縁層と薄膜導体層との間に充分な密着性がある場合には
形成しなくてもよい。
(6) Next, the surface of the interlayer resin insulating layer including the inner wall of the opening for the via hole and the inner wall of the through hole when the through hole is formed in the above-described step, if necessary, may be acid or acid. A roughened surface is formed using an oxidizing agent or the like. The roughened surface is formed in order to enhance the adhesion between the interlayer resin insulating layer and the thin film conductor layer formed thereon. In the case where there is a property, it may not be formed.

【0105】(7)次に、バイアホール用開口を設けた
層間樹脂絶縁層の表面に薄膜導体層を形成する。上記薄
膜導体層は、無電解めっき、スパッタリング、蒸着等の
方法を用いて形成することができる。なお、層間樹脂絶
縁層の表面に粗化面を形成しなかった場合には、上記薄
膜導体層は、スパッタリングにより形成することが望ま
しい。なお、無電解めっきにより薄膜導体層を形成する
場合には、被めっき表面に、予め、触媒を付与してお
く。上記触媒としては、例えば、塩化パラジウム等が挙
げられる。
(7) Next, a thin film conductor layer is formed on the surface of the interlayer resin insulation layer provided with the via hole opening. The thin film conductor layer can be formed using a method such as electroless plating, sputtering, or vapor deposition. In addition, when the roughened surface is not formed on the surface of the interlayer resin insulating layer, it is preferable that the thin film conductor layer is formed by sputtering. When the thin film conductor layer is formed by electroless plating, a catalyst is previously applied to the surface to be plated. Examples of the catalyst include palladium chloride.

【0106】上記薄膜導体層の厚さは特に限定されない
が、該薄膜導体層を無電解めっきにより形成した場合に
は、0.6〜1.2μmが望ましく、スパッタリングに
より形成した場合には、0.1〜1.0μmが望まし
い。なお、上記(4)の工程で貫通孔を形成した場合に
は、この工程で貫通孔の内壁面にも金属からなる薄膜導
体層を形成することにより、スルーホールとすることが
できる。
The thickness of the thin-film conductor layer is not particularly limited, but is preferably 0.6 to 1.2 μm when the thin-film conductor layer is formed by electroless plating. 0.1 to 1.0 μm is desirable. When the through-hole is formed in the step (4), a through-hole can be formed by forming a thin film conductor layer made of metal also on the inner wall surface of the through-hole in this step.

【0107】また、上記したように貫通孔の内壁面に薄
膜導体層を形成し、スルーホールとした場合には、この
後、スルーホール内を樹脂充填材で充填することが望ま
しい。上記樹脂充填材としては、例えば、エポキシ樹脂
と硬化剤と無機粒子とを含む樹脂組成物等が挙げられ
る。
In the case where a thin film conductor layer is formed on the inner wall surface of the through hole to form a through hole as described above, it is preferable that the inside of the through hole is thereafter filled with a resin filler. Examples of the resin filler include a resin composition containing an epoxy resin, a curing agent, and inorganic particles.

【0108】また、スルーホール内を樹脂充填材により
充填した場合には、スルーホール上に樹脂充填材を覆う
蓋めっき層を形成してもよく、蓋めっき層を形成した場
合には、該蓋めっき層の直上に、バイアホールや半田パ
ッドを形成することができるため、信号伝送距離を短く
することができる。
When the inside of the through hole is filled with a resin filler, a cover plating layer covering the resin filler may be formed on the through hole, and when the cover plating layer is formed, the cover plating layer may be formed. Since a via hole and a solder pad can be formed directly on the plating layer, the signal transmission distance can be shortened.

【0109】(8)次に、上記薄膜導体層上の一部にド
ライフィルムを用いてめっきレジストを形成し、その
後、上記薄膜導体層をめっきリードとして電気めっきを
行い、上記めっきレジスト非形成部に電気めっき層を形
成する。このとき、バイアホール用開口を電気めっきで
充填してフィールドビア構造としてもよく、バイアホー
ル用開口に導電性ペーストを充填した後、その上に蓋め
っき層を形成してフィールドビア構造としてもよい。
(8) Next, a plating resist is formed on a part of the thin-film conductor layer using a dry film, and then electroplating is performed using the thin-film conductor layer as a plating lead. To form an electroplating layer. At this time, the via hole opening may be filled with electroplating to form a field via structure, or after filling the via hole opening with a conductive paste, a lid plating layer may be formed thereon to form a field via structure. .

【0110】(9)電気めっき層を形成した後、めっき
レジストを剥離し、めっきレジストの下に存在していた
金属からなる薄膜導体層をエッチングにより除去し、独
立した導体回路とする。エッチング液としては、例え
ば、硫酸−過酸化水素水溶液、過硫酸アンモニウム等の
過硫酸塩水溶液、塩化第二鉄、塩化第二銅、塩酸等が挙
げられる。また、エッチング液として上述した第二銅錯
体と有機酸とを含む混合溶液を用いてもよい。
(9) After forming the electroplating layer, the plating resist is peeled off, and the thin film conductor layer made of metal existing under the plating resist is removed by etching to form an independent conductor circuit. Examples of the etchant include a sulfuric acid-hydrogen peroxide aqueous solution, an aqueous solution of a persulfate such as ammonium persulfate, ferric chloride, cupric chloride, and hydrochloric acid. Further, a mixed solution containing the above-described cupric complex and an organic acid may be used as an etching solution.

【0111】また、上記(8)および(9)に記載した
方法に代えて、以下の方法を用いることにより導体回路
を形成してもよい。即ち、上記薄膜導体層上の全面に電
気めっき層を形成した後、該電気めっき層上の一部にド
ライフィルムを用いてエッチングレジストを形成し、そ
の後、エッチングレジスト非形成部下の電気めっき層お
よび薄膜導体層をエッチングにより除去し、さらに、エ
ッチングレジストを剥離することにより独立した導体回
路を形成してもよい。
Further, a conductor circuit may be formed by using the following method instead of the method described in the above (8) and (9). That is, after forming an electroplating layer on the entire surface of the thin film conductor layer, an etching resist is formed using a dry film on a part of the electroplating layer, and thereafter, an electroplating layer under an etching resist non-formed portion and An independent conductor circuit may be formed by removing the thin-film conductor layer by etching and then removing the etching resist.

【0112】(10)この後、上記(3)〜(9)の工
程を繰り返すことにより、層間樹脂絶縁層上に最上層の
導体回路が形成された基板を作製する。
(10) Thereafter, the above steps (3) to (9) are repeated to produce a substrate having the uppermost conductive circuit formed on the interlayer resin insulating layer.

【0113】(11)次に、最上層の導体回路を含む基
板上に、複数の半田バンプ形成用開口を有するソルダー
レジスト層を形成する。具体的には、未硬化のソルダー
レジスト組成物をロールコータやカーテンコータ等によ
り塗布したり、フィルム状に成形したソルダーレジスト
組成物を圧着したりした後、レーザ処理や露光現像処理
により半田バンプ形成用開口を形成し、さらに、必要に
応じて、硬化処理を施すことによりソルダーレジスト層
を形成する。
(11) Next, a solder resist layer having a plurality of openings for forming solder bumps is formed on the substrate including the uppermost conductive circuit. Specifically, after the uncured solder resist composition is applied by a roll coater or a curtain coater, or the solder resist composition formed into a film is pressed, the solder bumps are formed by laser processing or exposure and development processing. Openings are formed and, if necessary, a curing treatment is performed to form a solder resist layer.

【0114】上記ソルダーレジスト層は、例えば、ポリ
フェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素
樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミ
ド樹脂等を含むソルダーレジスト組成物を用いて形成す
ることができ、これらの樹脂の具体例としては、例え
ば、層間樹脂絶縁層に用いた樹脂と同様の樹脂等が挙げ
られる。
The solder resist layer can be formed using, for example, a solder resist composition containing a polyphenylene ether resin, a polyolefin resin, a fluororesin, a thermoplastic elastomer, an epoxy resin, a polyimide resin, or the like. Specific examples include, for example, the same resins as those used for the interlayer resin insulating layer.

【0115】また、上記以外のソルダーレジスト組成物
としては、例えば、ノボラック型エポキシ樹脂の(メ
タ)アクリレート、イミダゾール硬化剤、2官能性(メ
タ)アクリル酸エステルモノマー、分子量500〜50
00程度の(メタ)アクリル酸エステルの重合体、ビス
フェノール型エポキシ樹脂等からなる熱硬化性樹脂、多
価アクリル系モノマー等の感光性モノマー、グリコール
エーテル系溶剤などを含むペースト状の流動体が挙げら
れ、その粘度は25℃で1〜10Pa・sに調整されて
いることが望ましい。上記ノボラック型エポキシ樹脂の
(メタ)アクリレートとしては、例えば、フェノールノ
ボラックやクレゾールノボラックのグリシジルエーテル
をアクリル酸やメタクリル酸等と反応させたエポキシ樹
脂等が挙げられる。
Examples of the solder resist composition other than those described above include, for example, novolak-type epoxy resin (meth) acrylate, imidazole curing agent, bifunctional (meth) acrylate monomer, and molecular weight of 500 to 50.
A paste-like fluid containing a polymer of about 00 (meth) acrylate, a thermosetting resin such as a bisphenol-type epoxy resin, a photosensitive monomer such as a polyvalent acrylic monomer, a glycol ether-based solvent, and the like. It is desirable that the viscosity is adjusted to 1 to 10 Pa · s at 25 ° C. Examples of the (meth) acrylate of the novolak epoxy resin include an epoxy resin obtained by reacting glycidyl ether of phenol novolak or cresol novolak with acrylic acid, methacrylic acid, or the like.

【0116】上記2官能性(メタ)アクリル酸エステル
モノマーとしては特に限定されず、例えば、各種ジオー
ル類のアクリル酸やメタクリル酸のエステル等が挙げら
れ、その市販品としては、日本化薬社製のR−604、
PM2、PM21等が挙げられる。
The difunctional (meth) acrylic acid ester monomer is not particularly limited, and examples thereof include acrylic acid and methacrylic acid esters of various diols, and commercially available products of Nippon Kayaku Co., Ltd. R-604,
PM2, PM21 and the like.

【0117】また、上記ソルダーレジスト組成物は、エ
ラストマーや無機フィラーが配合されていてもよい。エ
ラストマーが配合されていることにより、形成されるソ
ルダーレジスト層は、エラストマーの有する柔軟性およ
び反発弾性により、ソルダーレジスト層に応力が作用し
た場合でも、該応力を吸収したり、緩和したりすること
ができ、その結果、多層プリント配線板の製造工程や製
造した多層プリント配線板にICチップ等の電子部品を
搭載した後のソルダーレジスト層にクラックや剥離が発
生することを抑制でき、さらに、クラックが発生した場
合でも該クラックが大きく成長することがほとんどな
い。
The above solder resist composition may contain an elastomer or an inorganic filler. Due to the elastomer compounded, the formed solder resist layer absorbs or relieves the stress even when stress acts on the solder resist layer due to the flexibility and rebound resilience of the elastomer. As a result, it is possible to suppress the occurrence of cracks and peeling in the solder resist layer after the electronic component such as an IC chip is mounted on the manufacturing process of the multilayer printed wiring board or the manufactured multilayer printed wiring board. Even when cracks occur, the cracks hardly grow large.

【0118】また、上記半田バンプ形成用開口を形成す
る際に用いるレーザとしては、上述したバイアホール用
開口を形成する際に用いるレーザと同様のもの等が挙げ
られる。
The laser used for forming the solder bump forming opening may be the same as the laser used for forming the via hole opening described above.

【0119】次に、上記半田バンプ形成用開口の底面に
露出した導体回路の表面に、必要に応じて、半田パッド
を形成する。上記半田パッドは、ニッケル、パラジウ
ム、金、銀、白金等の耐食性金属により上記導体回路表
面を被覆することにより形成することができる。具体的
には、ニッケル−金、ニッケル−銀、ニッケル−パラジ
ウム、ニッケル−パラジウム−金等の金属により形成す
ることが望ましい。また、上記半田パッドは、例えば、
めっき、蒸着、電着等の方法を用いて形成することがで
きるが、これらのなかでは、被覆層の均一性に優れると
いう点からめっきが望ましい。
Next, a solder pad is formed on the surface of the conductor circuit exposed at the bottom surface of the opening for forming a solder bump, if necessary. The solder pad can be formed by coating the surface of the conductor circuit with a corrosion-resistant metal such as nickel, palladium, gold, silver, and platinum. Specifically, it is desirable to form with metal, such as nickel-gold, nickel-silver, nickel-palladium, and nickel-palladium-gold. Further, the solder pad is, for example,
It can be formed using a method such as plating, vapor deposition, electrodeposition, etc. Among them, plating is preferable because of excellent uniformity of the coating layer.

【0120】(12)次に、上記半田バンプ形成用開口
の底面に半田バッドを有するソルダーレジスト層に、上
記した(a)〜(d)の工程を行うことにより、半田ペ
ースト層を形成し、該半田ペースト層にリフロー処理を
施すことにより半田ペーストを形成する。なお、上記リ
フロー処理は、第一および第二の半田ペースト印刷工程
終了後に行ってもよいし、半田ペーストプレス工程終了
後、または、半田ペースト除去工程終了後に一度行い、
第二の半田ペースト印刷工程終了後に再度行ってもよ
い。
(12) Next, a solder paste layer is formed by performing the above-described steps (a) to (d) on a solder resist layer having a solder pad on the bottom surface of the solder bump forming opening. A solder paste is formed by performing a reflow process on the solder paste layer. The reflow process may be performed after the first and second solder paste printing processes, or after the solder paste pressing process, or once after the solder paste removing process,
It may be performed again after the second solder paste printing step is completed.

【0121】また、第二の半田ペースト印刷工程で形成
した半田ペースト層にリフロー処理を施す前に、予め、
該半田ペースト層に導電性ピンを取り付けておき、外部
端子と接続するためのPGA(Pin Grid Array) を形成
してもよい。なお、製品認識文字などを形成するための
文字印刷工程やソルダーレジスト層の改質のために、酸
素や四塩化炭素などのプラズマ処理を適時行ってもよ
い。
Before the reflow process is performed on the solder paste layer formed in the second solder paste printing step,
Conductive pins may be attached to the solder paste layer to form a PGA (Pin Grid Array) for connecting to external terminals. In addition, a plasma treatment with oxygen, carbon tetrachloride, or the like may be performed as needed for a character printing process for forming a product recognition character or the like or for modifying a solder resist layer.

【0122】次に、第二の本発明の多層プリント配線板
の製造方法について説明する。第二の本発明の多層プリ
ント配線板の製造方法は、導体回路を形成した基板上
に、層間樹脂絶縁層と導体回路とを積層形成した後、最
上層の導体回路上に、複数の半田バンプ形成用開口を有
するソルダーレジスト層を設け、上記半田バンプ形成用
開口に半田ペーストを印刷して半田バンプを形成する多
層プリント配線板の製造方法であって、少なくとも下記
(a)〜(d)の工程を行うことを特徴とする。 (a)1回以上の半田ペーストの印刷で、ソルダーレジ
スト層の表面全体に半田ペーストを塗布し、半田バンプ
形成用開口に半田ペーストを充填する第一の半田ペース
ト印刷工程、(b)ソルダーレジスト層上の半田ペース
ト層の表面全体または表面の一部をプレスする半田ペー
ストプレス工程、(c)半田バンプ形成用開口に充填し
た半田ペースト以外の半田ペーストを除去し、半田ペー
ストの表面とソルダーレジスト層の表面とを略同一平面
とする半田ペースト除去工程、および、(d)1回以上
の半田ペーストの印刷を行う第二の半田ペースト印刷工
程。
Next, a method for manufacturing a multilayer printed wiring board according to the second aspect of the present invention will be described. The method for manufacturing a multilayer printed wiring board according to the second aspect of the present invention is a method for manufacturing a multilayer printed wiring board, comprising: laminating and forming an interlayer resin insulating layer and a conductive circuit on a substrate on which a conductive circuit is formed; A method of manufacturing a multilayer printed wiring board, wherein a solder resist layer having an opening for forming is provided, and a solder paste is printed on the opening for forming a solder bump to form a solder bump, at least the following (a) to (d) Performing a process. (A) a first solder paste printing step in which solder paste is applied to the entire surface of the solder resist layer by one or more times of solder paste printing, and the solder paste is filled into openings for forming solder bumps; A solder paste pressing step of pressing the entire surface or a part of the surface of the solder paste layer on the layer, (c) removing the solder paste other than the solder paste filled in the opening for forming the solder bump, and removing the solder paste surface and the solder resist. A solder paste removing step of making the surface of the layer substantially flush with the surface, and (d) a second solder paste printing step of printing the solder paste one or more times.

【0123】第二の本発明の多層プリント配線板の製造
方法では、第一の半田ペースト印刷工程および半田ペー
ストプレス工程を経ることにより、半田バンプ形成用開
口を半田ペーストで完全に充填してボイドを無くし、そ
の後、半田バンプ形成用開口の半田ペーストの表面とソ
ルダーレジスト層の表面とを略同一平面とし、さらに、
第二の半田ペースト印刷工程を行うため、均一な形状お
よび高さを有するとともにボイド等の欠陥を有さず、相
互間で短絡のない半田バンプを形成することができ、接
続性及び信頼性に優れた多層プリント配線板を製造する
ことができる。
In the second method of manufacturing a multilayer printed wiring board according to the present invention, the solder bump forming opening is completely filled with the solder paste by passing through the first solder paste printing step and the solder paste pressing step. After that, the surface of the solder paste and the surface of the solder resist layer in the opening for forming the solder bumps are made substantially flush with each other, and further,
Since the second solder paste printing process is performed, solder bumps having a uniform shape and height, having no defects such as voids, and having no short-circuit between each other can be formed. An excellent multilayer printed wiring board can be manufactured.

【0124】第二の本発明の多層プリント配線板の製造
方法は、第一の本発明の多層プリント配線板の製造方法
と比べて、(a)〜(d)の工程、即ち、半田ペースト
を印刷する工程のみが異なる。具体的には、第一の本発
明の多層プリント配線板の製造方法では、第一の半田ペ
ースト印刷工程において、凹形状の半田バンプ形成用開
口に選択的に半田ペーストを充填した後、半田ペースト
表面の平坦化を行い、さらに、リフロー後に半田バンプ
となる半田ペースト層を形成するのに対し、第二の本発
明の多層プリント配線板の製造方法では、第一の半田ペ
ースト印刷工程において、ソルダーレジスト層の表面全
体に半田ペーストを印刷することにより半田バンプ形成
用開口に半田ペーストを充填した後、半田ペースト表面
の平坦化と半田ペースト層の形成とを行う。従って、こ
こでは、第二の本発明の多層プリント配線板の製造方法
における(a)〜(d)工程についてのみ説明し、多層
プリント配線板を製造する全製造工程については、その
説明を省略する。
The method for manufacturing a multilayer printed wiring board according to the second aspect of the present invention is different from the method for manufacturing a multilayer printed wiring board according to the first aspect of the present invention in that the steps (a) to (d), Only the printing process is different. Specifically, in the first method for manufacturing a multilayer printed wiring board of the present invention, in the first solder paste printing step, after selectively filling the solder paste in the concave-shaped solder bump forming opening, the solder paste The surface is flattened, and further, a solder paste layer that becomes a solder bump after reflow is formed. On the other hand, in the method for manufacturing a multilayer printed wiring board according to the second invention, the solder paste After the solder paste is filled into the openings for forming the solder bumps by printing the solder paste on the entire surface of the resist layer, the surface of the solder paste is flattened and the solder paste layer is formed. Therefore, here, only the steps (a) to (d) in the method for manufacturing a multilayer printed wiring board according to the second embodiment of the present invention will be described, and the description of all the manufacturing steps for manufacturing the multilayer printed wiring board will be omitted. .

【0125】図3は、第二の本発明の多層プリント配線
板の製造方法における(a)〜(d)の工程を模式的に
示す部分断面図である。上記(a)の工程(第一の半田
ペースト印刷工程)では、半田バンプ形成用開口306
を有するソルダーレジスト層314の表面全体に、1回
以上、半田ペーストを塗布し、凹形状の半田バンプ形成
用開口306に半田ペースト317を充填する(図3
(a)参照)。なお、図中、302は層間樹脂絶縁層、
305は導体回路、307はバイアホール、316は半
田パッドである。この工程では、半田バンプ形成用開口
306を完全に充填することができる量の半田ペースト
をソルダーレジスト層314の表面全体に印刷する。従
って、第一の半田ペースト印刷工程終了後、印刷した半
田ペーストは、半田バンプ形成用開口に充填されるとと
もに、ソルダーレジスト層の表面全体に塗布された状態
となる。
FIG. 3 is a partial sectional view schematically showing steps (a) to (d) in the second method for manufacturing a multilayer printed wiring board according to the present invention. In the step (a) (first solder paste printing step), the solder bump forming openings 306 are formed.
Solder paste is applied at least once on the entire surface of the solder resist layer 314 having a solder paste, and the solder paste 317 is filled in the concave-shaped solder bump forming openings 306 (FIG. 3).
(A)). In the drawing, 302 is an interlayer resin insulating layer,
305 is a conductor circuit, 307 is a via hole, and 316 is a solder pad. In this step, an amount of solder paste that can completely fill the solder bump forming openings 306 is printed on the entire surface of the solder resist layer 314. Therefore, after the first solder paste printing step is completed, the printed solder paste is filled in the openings for forming the solder bumps and applied to the entire surface of the solder resist layer.

【0126】この第一の半田ペースト印刷工程で用いる
半田ペーストとしては特に限定されず、例えば、第一の
本発明の製造方法で用いる半田ペーストと同様のもの等
を用いることができる。また、この工程で用いる半田ペ
ーストの粘度は、第一の本発明の製造方法の場合と同
様、第二の半田ペースト印刷工程で印刷する半田ペース
トの粘度よりも低いことが望ましい。また、場合によっ
ては、第二の半田ペースト印刷工程で印刷する半田ペー
ストの粘度と同じであってもよい。
The solder paste used in the first solder paste printing step is not particularly limited. For example, the same solder paste as used in the first manufacturing method of the present invention can be used. Further, it is desirable that the viscosity of the solder paste used in this step is lower than the viscosity of the solder paste printed in the second solder paste printing step, as in the case of the first manufacturing method of the present invention. In some cases, the viscosity may be the same as the viscosity of the solder paste printed in the second solder paste printing step.

【0127】また、第一の半田ペースト印刷工程におい
ては、第一の本発明の製造方法と同様、1回目の半田ペ
ーストの印刷で、その底面に窪みを有する半田バンプ形
成用開口のみに、その窪み部分が充填される程度の量の
半田ペーストを印刷し、2回目の半田ペーストの印刷
で、凹形状の半田バンプ形成用開口を完全に充填するよ
うに、半田ペーストを印刷してもよい。なお、1回目の
半田ペースト印刷を行う際には、その底面に窪みを有す
る半田バンプ形成用開口に対向する部分に開口を有する
マスクをソルダーレジスト層上に載置した後、半田ペー
ストを印刷することが望ましい。
In the first solder paste printing step, as in the first manufacturing method of the present invention, in the first printing of the solder paste, only the solder bump forming opening having a recess on the bottom surface is formed. The solder paste may be printed in such an amount that the recessed portion is filled, and then printed in the second solder paste printing so as to completely fill the concave solder bump forming opening. When the first solder paste printing is performed, after a mask having an opening at a portion opposite to the opening for forming a solder bump having a depression on the bottom surface is placed on the solder resist layer, the solder paste is printed. It is desirable.

【0128】また、半田ペーストを印刷する際には、通
常、印刷用スキージを用いる。上記印刷用スキージとし
ては、例えば、第一の本発明の製造方法で用いるものと
同様のもの等を用いることができる。また、密閉式のス
キージユニットを用いることもできる。
When printing the solder paste, a printing squeegee is usually used. As the printing squeegee, for example, the same printing squeegee as that used in the first manufacturing method of the present invention can be used. Further, a closed squeegee unit can be used.

【0129】上記第一の半田ペースト印刷工程終了後、
上記(b)の工程(半田ペーストプレス工程)を行う。
この工程では、ソルダーレジスト層上の半田ペースト層
の表面全体または表面の一部をプレスすることにより、
半田バンプ形成用開口を半田ペーストで完全に充填する
とともに、第一の半田ペースト印刷工程で形成されたボ
イドを除去する。
After completion of the first solder paste printing step,
The step (b) (a solder paste pressing step) is performed.
In this step, by pressing the entire surface or a part of the surface of the solder paste layer on the solder resist layer,
The solder bump forming openings are completely filled with the solder paste, and voids formed in the first solder paste printing step are removed.

【0130】第一の半田ペースト印刷工程においては、
上記した方法を用いて半田ペーストを印刷するのみであ
るため、半田バンプ形成用開口の形状(開口径や底面の
窪みの有無)によっては、半田ペーストが完全に充填さ
れず、半田バンプ形成用開口にボイドが形成されるおそ
れがある。半田バンプ形成用開口にボイドが形成される
と、上述したように、多層プリント配線板の接続性、信
頼性に悪影響を与えるおそれがある。
In the first solder paste printing step,
Since only the solder paste is printed using the above-described method, the solder paste is not completely filled depending on the shape of the opening for forming the solder bump (the diameter of the opening or the presence or absence of a depression on the bottom surface), and the opening for forming the solder bump is not provided. Voids may be formed in If voids are formed in the openings for forming solder bumps, the connectivity and reliability of the multilayer printed wiring board may be adversely affected as described above.

【0131】しかしながら、第二の本発明の多層プリン
ト配線板の製造方法では、上記半田ペーストプレス工程
を行うため、第一の半田ペースト印刷工程でボイドが発
生しても、この工程でボイドが完全に除去され、半田バ
ンプ形成用開口が半田ペーストで完全に充填されること
となる。
However, in the method for manufacturing a multilayer printed wiring board according to the second aspect of the present invention, since the above-described solder paste pressing step is performed, even if a void is generated in the first solder paste printing step, the void is completely formed in this step. The solder bump forming opening is completely filled with the solder paste.

【0132】この半田ペーストプレス工程を行う具体的
な方法としては、第一の本発明の製造方法の半田ペース
トプレス工程で用いた方法と同様の方法を用いることが
できる。即ち、その形状が板状のプレス部材330を、
ソルダーレジスト層314の表面全体または表面の一部
に、1〜20秒程度押し当てることにより行う(図3
(b)参照)。なお、この場合、第一の本発明の製造方
法同様、プレス部材は0.1〜2.0MPaの押圧力で
押し当てればよい。また、第一の本発明の製造方法の半
田ペーストプレス工程と同様、プレス部材を押し当てる
方法に代えて、ローラで押す方法を用いてもよい。
As a specific method of performing the solder paste pressing step, the same method as the method used in the solder paste pressing step of the first manufacturing method of the present invention can be used. That is, the press member 330 whose shape is a plate is
This is performed by pressing the entire surface or a part of the surface of the solder resist layer 314 for about 1 to 20 seconds (FIG. 3).
(B)). In this case, as in the first manufacturing method of the present invention, the pressing member may be pressed with a pressing force of 0.1 to 2.0 MPa. Further, as in the solder paste pressing step of the first manufacturing method of the present invention, a method of pressing with a roller may be used instead of the method of pressing the pressed member.

【0133】上記半田ペーストプレス工程終了後、上記
(c)の工程(半田ペースト除去工程)を行う。この工
程では、第一の半田ペースト印刷工程で印刷した半田ペ
ーストのうち、半田バンプ形成用開口に充填した半田ペ
ースト以外の半田ペースト1317を除去することによ
り、半田ペースト表面317aを平坦化するとともに、
充填した半田ペーストの表面317aとソルダーレジス
ト層の表面とを略同一平面とする(図3(c)参照)。
After the solder paste pressing step is completed, the step (c) (a solder paste removing step) is performed. In this step, the solder paste 1317 other than the solder paste filled in the solder bump forming openings is removed from the solder paste printed in the first solder paste printing step, thereby flattening the solder paste surface 317a,
The surface 317a of the filled solder paste and the surface of the solder resist layer are made substantially flush (see FIG. 3C).

【0134】半田バンプ形成用開口に充填した半田ペー
スト以外の半田ペースト1317を除去する方法として
は、第一の本発明の製造方法の半田ペースト平坦化工程
で用いた方法と同様の方法、即ち、スキージやクリーニ
ングペーパー等を用いて半田ペーストを除去する方法を
用いることができる。
As a method for removing the solder paste 1317 other than the solder paste filled in the opening for forming the solder bump, a method similar to the method used in the solder paste flattening step of the first manufacturing method of the present invention, that is, A method of removing the solder paste using a squeegee, cleaning paper, or the like can be used.

【0135】なお、この半田ペースト除去工程を行わな
くても済むように、半田ペーストが半田バンプ形成用開
口以外の部分には塗布されず、かつ、半田バンプ形成用
開口が完全に充填され、さらに、半田ペーストの表面と
ソルダーレジスト層の表面とが略同一平面となる量の半
田ペーストを印刷してもよい。しかしながら、このよう
な量の半田ペーストを印刷するには、半田ペーストの印
刷量を半田バンプ形成用開口ごとに厳密に制御しなけれ
ばならないため、印刷時の管理項目が多くなり、また、
印刷量に誤差が生じた際にも、その誤差が多層プリント
配線板の品質の低下に繋がるため、結果的に、このよう
な方法を用いることは、歩留りの低下に繋がり、経済的
に不利になることとなる。従って、処理工程数は増加す
るものの、ソルダーレジスト層上に、半田バンプ形成用
開口を充填するのに充分な量の半田ペーストを印刷した
後、半田ペーストの表面とソルダーレジスト層の表面と
が略同一平面となるように半田ペーストを除去する方法
を用いる本発明の製造方法のほうが経済的に優れること
となる。
The solder paste is not applied to portions other than the solder bump forming openings, and the solder bump forming openings are completely filled, so that the solder paste removing step is not required. Alternatively, the solder paste may be printed in such an amount that the surface of the solder paste and the surface of the solder resist layer are substantially flush with each other. However, in order to print such an amount of solder paste, since the amount of solder paste to be printed must be strictly controlled for each solder bump forming opening, the number of management items during printing increases, and
Even when an error occurs in the printing amount, the error leads to a decrease in the quality of the multilayer printed wiring board. As a result, using such a method leads to a decrease in the yield, which is economically disadvantageous. It will be. Therefore, although the number of processing steps increases, after printing a sufficient amount of solder paste on the solder resist layer to fill the openings for forming the solder bumps, the surface of the solder paste and the surface of the solder resist layer substantially disappear. The manufacturing method of the present invention using the method of removing the solder paste so as to be on the same plane is economically superior.

【0136】また、上記半田ペースト除去工程では、半
田バンプ形成用開口以外の部分に印刷された半田ペース
トが残らないように、ソルダーレジスト層表面(半田バ
ンプ形成用開口を除く)の半田ペーストを除去する必要
がある。上記ソルダーレジスト層表面に半田ペーストが
残った場合には、この半田ペーストが後工程でリフロー
を行った際に、移動して近接する半田ペースト層に付着
し、形成される半田バンプの形状の均一性が損なわれる
原因となったり、後工程を経て形成される半田バンプ間
の短絡の原因となったりすることがある。従って、ソル
ダーレジスト層表面の半田ペーストを確実に除去するた
めには、例えば、まず、スキージを用いて半田ペースト
を除去し、その後、クリーニングペーパを用いて再度半
田ペーストを除去する方法等を用いることが望ましい。
In the solder paste removing step, the solder paste on the solder resist layer surface (excluding the solder bump forming openings) is removed so that the solder paste printed on portions other than the solder bump forming openings does not remain. There is a need to. If the solder paste remains on the surface of the solder resist layer, when the solder paste is reflowed in a later step, the solder paste moves and adheres to the adjacent solder paste layer, and the shape of the formed solder bump is uniform. In some cases, or may cause short-circuiting between solder bumps formed in a later process. Therefore, in order to reliably remove the solder paste on the surface of the solder resist layer, for example, a method of first removing the solder paste using a squeegee, and then removing the solder paste again using cleaning paper, or the like, is used. Is desirable.

【0137】半田ペースト表面を平坦化した後、上記
(d)の工程(第二の半田ペースト印刷工程)を行うこ
とにより、上記(a)〜(b)の工程を経て半田ペース
トが充填された半田バンプ形成用開口上に半田ペースト
層を形成し、さらに、印刷した半田ペーストをリフロー
させることにより半田バンプ327を形成する(図3
(d)参照)。この工程は、第一の本発明の製造方法の
第二の半田ペースト印刷工程と同様の方法を用いて行う
ことができる。特に、隣合う半田バンプ同士の距離が2
00μm以下の半田バンプを形成する場合、このような
半田バンプを形成することかできる半田ペースト層は、
通常のスキージ印刷を用いて形成することが困難である
ため、密閉式のスキージユニットを用いて形成すること
が望ましい。このような(a)〜(d)の工程を行う以
外は、第一の本発明の多層プリント配線板の製造方法と
同様の方法を用いることにより、接続性および信頼性に
優れる多層プリント配線板を製造することができる。
After the surface of the solder paste was flattened, the step (d) (second solder paste printing step) was performed to fill the solder paste through the steps (a) and (b). A solder paste layer is formed on the opening for forming a solder bump, and further, a solder bump 327 is formed by reflowing the printed solder paste (FIG. 3).
(D)). This step can be performed using the same method as the second solder paste printing step of the first manufacturing method of the present invention. In particular, the distance between adjacent solder bumps is 2
When forming a solder bump of not more than 00 μm, a solder paste layer capable of forming such a solder bump is:
Since it is difficult to form the squeegee using ordinary squeegee printing, it is desirable to form the squeegee using a closed squeegee unit. Except for performing the steps (a) to (d), a multilayer printed wiring board having excellent connectivity and reliability is obtained by using the same method as the first method for manufacturing a multilayer printed wiring board of the present invention. Can be manufactured.

【0138】次に、第三の本発明の多層プリント配線板
の製造方法について説明する。第三の本発明の多層プリ
ント配線板の製造方法は、導体回路を形成した基板上
に、層間樹脂絶縁層と導体回路とを積層形成した後、最
上層の導体回路上に、複数の半田バンプ形成用開口を有
するソルダーレジスト層を設け、上記半田バンプ形成用
開口に半田ペーストを印刷して半田バンプを形成する多
層プリント配線板の製造方法であって、少なくとも下記
(a)〜(d)の工程を行うことを特徴とする。 (a)ソルダーレジスト層上の複数の半田バンプ形成用
開口を含む一定領域に、一回以上半田ペーストを印刷
し、上記半田バンプ形成用開口に半田ペーストを充填す
る第一の半田ペースト印刷工程、(b)ソルダーレジス
ト層上の半田ペースト層の表面全体または表面の一部を
プレスする半田ペーストプレス工程、(c)半田バンプ
形成用開口に充填した半田ペースト以外の半田ペースト
を除去し、半田ペーストの表面とソルダーレジスト層の
表面とを略同一平面とする半田ペースト除去工程、およ
び、(d)1回以上の半田ペーストの印刷を行う第二の
半田ペースト印刷工程。
Next, a method for manufacturing a multilayer printed wiring board according to the third aspect of the present invention will be described. The method for manufacturing a multilayer printed wiring board according to the third aspect of the present invention is a method for manufacturing a multilayer printed wiring board, comprising: forming an interlayer resin insulating layer and a conductive circuit on a substrate on which the conductive circuit is formed; A method of manufacturing a multilayer printed wiring board, wherein a solder resist layer having an opening for forming is provided, and a solder paste is printed on the opening for forming a solder bump to form a solder bump, at least the following (a) to (d) Performing a process. (A) a first solder paste printing step of printing a solder paste at least once in a predetermined area including a plurality of solder bump forming openings on a solder resist layer and filling the solder bump forming openings with the solder paste; (B) a solder paste pressing step of pressing the entire surface or a part of the surface of the solder paste layer on the solder resist layer; and (c) removing a solder paste other than the solder paste filled in the solder bump forming opening, and removing the solder paste. A solder paste removing step in which the surface of the solder paste layer and the surface of the solder resist layer are made substantially flush with each other, and (d) a second solder paste printing step in which solder paste is printed one or more times.

【0139】第三の本発明の多層プリント配線板の製造
方法では、第一の半田ペースト印刷工程および半田ペー
ストプレス工程を経ることにより、半田バンプ形成用開
口を半田ペーストで完全に充填してボイドを除去し、そ
の後、半田バンプ形成用開口の半田ペーストの表面とソ
ルダーレジスト層の表面とを略同一平面とし、さらに、
第二の半田ペースト印刷工程を行うため、均一な形状お
よび高さを有するとともにボイド等の欠陥を有さず、相
互間で短絡のない半田バンプを形成することができ、接
続性及び信頼性に優れたプリント配線板を製造すること
ができる。
In the third method for manufacturing a multilayer printed wiring board according to the present invention, the solder bump forming opening is completely filled with the solder paste by passing through the first solder paste printing step and the solder paste pressing step. Then, the surface of the solder paste and the surface of the solder resist layer of the opening for forming the solder bumps are made substantially flush with each other, and further,
Since the second solder paste printing process is performed, solder bumps having a uniform shape and height, having no defects such as voids, and having no short-circuit between each other can be formed. An excellent printed wiring board can be manufactured.

【0140】第三の本発明の多層プリント配線板の製造
方法は、第一の本発明の多層プリント配線板の製造方法
と比べて、(a)〜(d)の工程、即ち、半田ペースト
を印刷する工程のみが異なる。
The method of manufacturing a multilayer printed wiring board according to the third aspect of the present invention differs from the method of manufacturing a multilayer printed wiring board of the first aspect of the present invention in the steps (a) to (d), Only the printing process is different.

【0141】具体的には、第一の本発明の多層プリント
配線板の製造方法では、第一の半田ペースト印刷工程に
おいて、凹形状の半田バンプ形成用開口に選択的に半田
ペーストを充填した後、半田ペースト表面の平坦化を行
い、さらに、リフロー後に半田バンプとなる半田ペース
ト層を形成するのに対し、第三の本発明の多層プリント
配線板の製造方法では、第一の半田ペースト印刷工程に
おいて、ソルダーレジスト層上の複数の半田バンプ形成
用開口を含む一定領域に、半田ペーストを印刷すること
により半田バンプ形成用開口に半田ペーストを充填した
後、半田ペースト表面の平坦化と半田ペースト層の形成
とを行う。従って、ここでは、第三の本発明の多層プリ
ント配線板の製造方法における(a)〜(d)の工程に
ついてのみ説明し、多層プリント配線板を製造する全製
造工程については、その説明を省略する。
Specifically, in the first method for manufacturing a multilayer printed wiring board according to the present invention, in the first solder paste printing step, after selectively filling the solder paste into the concave solder bump forming openings, In contrast, the surface of the solder paste is flattened, and a solder paste layer that becomes a solder bump after reflow is formed. On the other hand, in the third method for manufacturing a multilayer printed wiring board of the present invention, a first solder paste printing step is performed. After filling the solder paste into the solder bump forming opening by printing the solder paste in a predetermined area including the plurality of solder bump forming openings on the solder resist layer, flattening the solder paste surface and forming the solder paste layer Is formed. Accordingly, here, only the steps (a) to (d) in the third method for manufacturing a multilayer printed wiring board of the present invention will be described, and the description of all the manufacturing steps for manufacturing the multilayer printed wiring board will be omitted. I do.

【0142】図4(a)は、本発明の製造方法で製造す
る多層プリント配線板の一例を模式的に示す平面図であ
り、(b)は、(a)に示す多層プリント配線板の部分
断面図である。図4(a)および(b)に示すように、
多層プリント配線板400において、ICチップ接続面
400aには、半田バンプ427が密に形成されている
領域(半田バンプエリア)が存在する。通常、多層プリ
ント配線板にICチップを実装する場合、該ICチップ
は、多層プリント配線板400の中央付近(図4(a)
におけるA領域)に実装されるため、ソルダーレジスト
層414の中央付近に半田バンプ427が密に形成され
ることとなる。このような場合、ソルダーレジスト層4
14の中央付近に、本発明の製造方法の第一の印刷工程
により半田ペーストを印刷し、さらに、残りの工程を経
ることにより、好適に半田バンプを形成することができ
る。なお、図4において、405は導体回路、407は
バイアホール、402は層間樹脂絶縁層である。
FIG. 4A is a plan view schematically showing an example of a multilayer printed wiring board manufactured by the manufacturing method of the present invention, and FIG. 4B is a plan view of a portion of the multilayer printed wiring board shown in FIG. It is sectional drawing. As shown in FIGS. 4A and 4B,
In the multilayer printed wiring board 400, there is a region (solder bump area) where the solder bumps 427 are densely formed on the IC chip connection surface 400a. Normally, when an IC chip is mounted on a multilayer printed wiring board, the IC chip is mounted near the center of the multilayer printed wiring board 400 (FIG. 4A).
Therefore, the solder bumps 427 are densely formed near the center of the solder resist layer 414. In such a case, the solder resist layer 4
By printing the solder paste in the vicinity of the center of 14 by the first printing step of the manufacturing method of the present invention and passing through the remaining steps, a solder bump can be suitably formed. In FIG. 4, reference numeral 405 denotes a conductor circuit, 407 denotes a via hole, and 402 denotes an interlayer resin insulating layer.

【0143】上記第一の半田ペースト印刷工程で、半田
ペーストを印刷する「複数の半田バンプ形成用開口を含
む一定領域」は、半田バンプエリアより少し大きな領域
であることが望ましい。具体的には、半田バンプエリア
より1〜20mm大きい領域が望ましく、半田バンプエ
リアより5〜10mm大きい領域がより望ましい。確実
に半田バンプ形成用開口に半田ペーストを印刷するため
である。なお、半田バンプエリアとは、隣合う半田バン
プとの距離が300μm以下の半田バンプを含む矩形状
の領域をいう。
In the first solder paste printing step, the “constant area including a plurality of solder bump forming openings” for printing the solder paste is preferably an area slightly larger than the solder bump area. Specifically, a region larger by 1 to 20 mm than the solder bump area is desirable, and a region larger by 5 to 10 mm than the solder bump area is more desirable. This is for surely printing the solder paste in the openings for forming the solder bumps. The solder bump area refers to a rectangular area including a solder bump having a distance of 300 μm or less from an adjacent solder bump.

【0144】図5は、第三の本発明の多層プリント配線
板の製造方法における(a)〜(d)の工程を模式的に
示す部分断面図である。上記(a)の工程(第一の半田
ペースト印刷工程)では、ソルダーレジスト層514上
の複数の半田バンプ形成用開口506を含む一定領域
に、1回以上半田ペーストを塗布し、凹形状の半田バン
プ形成用開口506内およびその周辺に半田ペースト5
17を印刷する(図5(a)参照)。なお、図中、50
2は層間樹脂絶縁層、505は導体回路、507はバイ
アホール、516は半田パッドである。この工程では、
半田バンプ形成用開口506を完全に充填することがで
きる量以上の量の半田ペーストをソルダーレジスト層5
14上の一定領域に印刷する。従って、第一の半田ペー
スト印刷工程終了後、印刷した半田ペーストは、半田バ
ンプ形成用開口に存在するとともに、余剰の半田ペース
トがその周辺の部分に存在することとなる。
FIG. 5 is a partial sectional view schematically showing the steps (a) to (d) in the third method of manufacturing a multilayer printed wiring board according to the present invention. In the step (a) (first solder paste printing step), the solder paste is applied at least once to a predetermined area on the solder resist layer 514 including the plurality of openings 506 for forming solder bumps. Solder paste 5 in and around bump formation opening 506
17 is printed (see FIG. 5A). In the figure, 50
2 is an interlayer resin insulation layer, 505 is a conductor circuit, 507 is a via hole, and 516 is a solder pad. In this step,
An amount of solder paste equal to or more than that capable of completely filling the solder bump forming openings 506 is applied to the solder resist layer 5.
14 is printed in a fixed area. Therefore, after completion of the first solder paste printing step, the printed solder paste exists in the openings for forming the solder bumps, and excess solder paste exists in the peripheral portion.

【0145】また、上記第一の半田ペースト印刷工程に
おいては、上記ソルダーレジスト層上に、半田ペースト
を印刷する一定領域(複数の半田バンプ形成用開口を含
む一定領域)に対向する部分に開口を有するマスクを載
置した後、半田ペーストを印刷することが望ましい。マ
スクを載置して半田ペーストを印刷することにより、半
田バンプ形成用開口を含む一定領域を除くソルダーレジ
スト層の表面に半田ペーストが付着することがなく、後
工程で、ソルダーレジスト層の表面に付着した半田ペー
ストを除去する必要がないからである。
Further, in the first solder paste printing step, an opening is formed on the solder resist layer at a portion opposed to a fixed region for printing the solder paste (a fixed region including a plurality of openings for forming solder bumps). It is desirable to print the solder paste after placing the mask having it. By mounting the mask and printing the solder paste, the solder paste does not adhere to the surface of the solder resist layer except for a certain area including the opening for forming the solder bump, and the solder paste is applied to the surface of the solder resist layer in a later process. This is because it is not necessary to remove the attached solder paste.

【0146】上記マスクの材質として特に限定されず、
上記第一の本発明の製造方法で用いるマスクとの材質と
同様のもの等が挙げられる。また、マスクの製造方法と
してはエッチング、アディティブ加工、レーザ加工等が
挙げられる。
The material of the mask is not particularly limited.
The same material as the material of the mask used in the first manufacturing method of the present invention can be used. In addition, as a method for manufacturing a mask, etching, additive processing, laser processing, or the like can be given.

【0147】また、この工程で用いるマスクにおいて
も、該マスクが有する開口は、ソルダーレジスト層に対
して垂直な壁面を有するように形成されていてもよい
が、徐々にソルダーレジスト層側に拡径する形態のテー
パが形成されていることが望ましい。
In the mask used in this step, the opening of the mask may be formed so as to have a wall surface perpendicular to the solder resist layer, but the diameter gradually increases toward the solder resist layer side. It is desirable that a taper having such a shape is formed.

【0148】また、この第一の半田ペースト印刷工程で
用いる半田ペーストとしては特に限定されず、例えば、
第一の本発明の製造方法で用いる半田ペーストと同様の
もの等が挙げられる。また、この工程で用いる半田ペー
ストの粘度は、第一の本発明の製造方法の場合と同様、
第二の半田ペースト印刷工程で印刷する半田ペーストの
粘度よりも低いことが望ましい。また、場合によって
は、第二の半田ペースト印刷工程で印刷する半田ペース
トの粘度と同じであってもよい。
The solder paste used in the first solder paste printing step is not particularly limited.
Examples include the same solder paste as used in the first production method of the present invention. Further, the viscosity of the solder paste used in this step is the same as in the case of the first manufacturing method of the present invention.
It is desirable that the viscosity is lower than the viscosity of the solder paste printed in the second solder paste printing step. In some cases, the viscosity may be the same as the viscosity of the solder paste printed in the second solder paste printing step.

【0149】また、第一の半田ペースト印刷工程におい
ては、第一の本発明の製造方法と同様、1回目の半田ペ
ーストの印刷で、その底面に窪みを有する半田バンプ形
成用開口のみに、その窪み部分が充填される程度の量の
半田ペーストを印刷し、2回目の半田ペーストの印刷
で、凹形状の半田バンプ形成用開口を完全に充填するよ
うに、半田ペーストを印刷してもよい。なお、1回目の
半田ペースト印刷を行う際には、その底面に窪みを有す
る半田バンプ形成用開口に対向する部分に開口を有する
マスクをソルダーレジスト層上に載置した後、半田ペー
ストを印刷することが望ましい。
In the first solder paste printing step, as in the first manufacturing method of the present invention, in the first printing of the solder paste, only the solder bump forming opening having a depression on the bottom surface is formed. The solder paste may be printed in such an amount that the recessed portion is filled, and then printed in the second solder paste printing so as to completely fill the concave solder bump forming opening. When the first solder paste printing is performed, after a mask having an opening at a portion opposite to the opening for forming a solder bump having a depression on the bottom surface is placed on the solder resist layer, the solder paste is printed. It is desirable.

【0150】また、半田ペーストを印刷する際には、通
常、印刷用スキージを用いる。上記印刷用スキージとし
ては、例えば、第一の本発明の製造方法で用いるものと
同様のもの等を用いることができる。また、密閉式のス
キージユニットを用いることもできる。
When printing the solder paste, a printing squeegee is usually used. As the printing squeegee, for example, the same printing squeegee as that used in the first manufacturing method of the present invention can be used. Further, a closed squeegee unit can be used.

【0151】上記第一の半田ペースト印刷工程終了後、
上記(b)の工程(半田ペーストプレス工程)を行う。
この工程では、ソルダーレジスト層上の半田ペースト層
の表面全体または表面の一部をプレスすることにより、
半田バンプ形成用開口を半田ペーストで完全に充填する
とともに、第一の半田ペースト印刷工程で形成されたボ
イドを除去する。
After completion of the first solder paste printing step,
The step (b) (a solder paste pressing step) is performed.
In this step, by pressing the entire surface or a part of the surface of the solder paste layer on the solder resist layer,
The solder bump forming openings are completely filled with the solder paste, and voids formed in the first solder paste printing step are removed.

【0152】第一の半田ペースト印刷工程においては、
上記した方法を用いて半田ペーストを印刷するのみであ
るため、半田バンプ形成用開口の形状(開口径や底面の
窪みの有無)によっては、半田ペーストが完全に充填さ
れず、半田バンプ形成用開口にボイドが形成されるおそ
れがある。半田バンプ形成用開口にボイドが形成される
と、上述したように、多層プリント配線板の接続性、信
頼性に悪影響を与えるおそれがある。
In the first solder paste printing step,
Since only the solder paste is printed using the above-described method, the solder paste is not completely filled depending on the shape of the opening for forming the solder bump (the diameter of the opening or the presence or absence of a depression on the bottom surface), and the opening for forming the solder bump is not provided. Voids may be formed in If voids are formed in the openings for forming solder bumps, the connectivity and reliability of the multilayer printed wiring board may be adversely affected as described above.

【0153】しかしながら、第三の本発明の多層プリン
ト配線板の製造方法では、上記半田ペーストプレス工程
を行うため、第一の半田ペースト印刷工程でボイドが発
生しても、この工程でボイドが完全に除去され、半田バ
ンプ形成用開口が半田ペーストで完全に充填されること
となる。
However, in the third method of manufacturing a multilayer printed wiring board according to the present invention, since the above-mentioned solder paste pressing step is performed, even if a void is generated in the first solder paste printing step, the void is completely formed in this step. The solder bump forming opening is completely filled with the solder paste.

【0154】この半田ペーストプレス工程を行う具体的
な方法としては、第一の本発明の製造方法の半田ペース
トプレス工程で用いた方法と同様の方法を用いることが
できる。即ち、その形状が板状のプレス部材530を、
ソルダーレジスト層514の表面全体または表面の一部
に、1〜20秒程度押し当てることにより行う(図5
(b)参照)。なお、この場合、第一の本発明の製造方
法同様、プレス部材は0.1〜2.0MPaの押圧力で
押し当てればよい。また、第一の本発明の製造方法の半
田ペーストプレス工程と同様、プレス部材を押し当てる
方法に代えて、ローラで押す方法を用いてもよい。
As a specific method of performing the solder paste pressing step, the same method as the method used in the solder paste pressing step of the first manufacturing method of the present invention can be used. That is, the press member 530 whose plate shape is
This is performed by pressing the entire surface or a part of the surface of the solder resist layer 514 for about 1 to 20 seconds (FIG. 5).
(B)). In this case, as in the first manufacturing method of the present invention, the pressing member may be pressed with a pressing force of 0.1 to 2.0 MPa. Further, as in the solder paste pressing step of the first manufacturing method of the present invention, a method of pressing with a roller may be used instead of the method of pressing the pressed member.

【0155】上記半田ペーストプレス工程終了後、上記
(c)の工程(半田ペースト除去工程)を行う。この工
程では、第一の半田ペースト印刷工程で印刷した半田ペ
ーストのうち、半田バンプ形成用開口に充填した半田ペ
ースト以外の半田ペースト1517を除去することによ
り、半田ペースト表面517aを平坦化するとともに、
充填した半田ペーストの表面517aとソルダーレジス
ト層の表面とを略同一平面とする(図5(c)参照)。
After the solder paste pressing step is completed, the step (c) (a solder paste removing step) is performed. In this step, the solder paste 1517 other than the solder paste filled in the solder bump forming openings is removed from the solder paste printed in the first solder paste printing step, thereby flattening the solder paste surface 517a,
The surface 517a of the filled solder paste and the surface of the solder resist layer are made substantially flush (see FIG. 5C).

【0156】半田バンプ形成用開口に充填した半田ペー
スト以外の半田ペースト1517を除去する方法として
は、第一の本発明の製造方法の半田ペースト平坦化工程
で用いた方法と同様の方法、即ち、スキージやクリーニ
ングペーパー等を用いて半田ペーストを除去する方法を
用いることができる。
As a method for removing the solder paste 1517 other than the solder paste filled in the opening for forming the solder bump, a method similar to the method used in the solder paste flattening step of the first manufacturing method of the present invention, that is, A method of removing the solder paste using a squeegee, cleaning paper, or the like can be used.

【0157】なお、この半田ペースト除去工程を行わな
くても済むように、半田ペーストが半田バンプ形成用開
口以外の部分には塗布されず、かつ、半田バンプ形成用
開口が完全に充填され、さらに、半田ペーストの表面と
ソルダーレジスト層の表面とが略同一平面となる量の半
田ペーストを印刷してもよい。しかしながら、このよう
な量の半田ペーストを印刷するには、半田ペーストの印
刷量を半田バンプ形成用開口ごとに厳密に制御しなけれ
ばならないため、印刷時の管理項目が多くなり、また、
印刷量に誤差が生じた際にも、その誤差が多層プリント
配線板の品質の低下に繋がるため、結果的に、このよう
な方法を用いることは、歩留りの低下に繋がり、経済的
に不利になる。従って、処理工程数は増加するものの、
ソルダーレジスト層上に、半田バンプ形成用開口を充填
するのに充分な量の半田ペーストを印刷した後、半田ペ
ーストの表面とソルダーレジスト層の表面とが略同一平
面となるように半田ペーストを除去する方法を用いる本
発明の製造方法のほうが経済的に優れることとなる。
The solder paste is not applied to portions other than the solder bump forming openings, and the solder bump forming openings are completely filled so that the solder paste removing step is not required. Alternatively, the solder paste may be printed in such an amount that the surface of the solder paste and the surface of the solder resist layer are substantially flush with each other. However, in order to print such an amount of solder paste, since the amount of solder paste to be printed must be strictly controlled for each solder bump forming opening, the number of management items during printing increases, and
Even when an error occurs in the printing amount, the error leads to a decrease in the quality of the multilayer printed wiring board. As a result, using such a method leads to a decrease in the yield, which is economically disadvantageous. Become. Therefore, although the number of processing steps increases,
After printing a sufficient amount of solder paste on the solder resist layer to fill the openings for forming solder bumps, remove the solder paste so that the surface of the solder paste and the surface of the solder resist layer are substantially flush with each other. The production method of the present invention using the above method is economically superior.

【0158】また、上記半田ペースト除去工程では、半
田バンプ形成用開口以外の部分に印刷された半田ペース
トが残らないように、ソルダーレジスト層表面(半田バ
ンプ形成用開口を除く)の半田ペーストを除去する必要
がある。上記ソルダーレジスト層表面に半田ペーストが
残った場合には、この半田ペーストが後工程でリフロー
を行った際に、移動して近接する半田ペースト層に付着
し、形成される半田バンプの形状の均一性が損なわれる
原因となったり、後工程を経て形成される半田バンプ間
の短絡の原因となったりすることがある。従って、ソル
ダーレジスト層表面の半田ペーストを確実に除去するた
めには、例えば、まず、スキージを用いて半田ペースト
を除去し、その後、クリーニングペーパーを用いて再度
半田ペーストを除去する方法等を用いることが望まし
い。
In the solder paste removing step, the solder paste on the solder resist layer surface (excluding the solder bump forming openings) is removed so that the solder paste printed on portions other than the solder bump forming openings does not remain. There is a need to. If the solder paste remains on the surface of the solder resist layer, when the solder paste is reflowed in a later step, the solder paste moves and adheres to the adjacent solder paste layer, and the shape of the formed solder bump is uniform. In some cases, or may cause short-circuiting between solder bumps formed in a later process. Therefore, in order to reliably remove the solder paste on the surface of the solder resist layer, for example, a method of first removing the solder paste using a squeegee, and then removing the solder paste again using a cleaning paper, or the like, is used. Is desirable.

【0159】半田ペースト表面を平坦化した後、上記
(d)の工程(第二の半田ペースト印刷工程)を行うこ
とにより、上記(a)〜(c)の工程を経て半田ペース
トが充填された半田バンプ形成用開口上に半田ペースト
層を形成し、さらに、印刷した半田ペーストをリフロー
させることにより半田バンプ527を形成する(図5
(d)参照)。
After the surface of the solder paste was flattened, the step (d) (second solder paste printing step) was performed, whereby the solder paste was filled through the steps (a) to (c). A solder paste layer is formed on the opening for forming a solder bump, and further, a solder bump 527 is formed by reflowing the printed solder paste (FIG. 5).
(D)).

【0160】この工程は、第一の本発明の製造方法の第
二の半田ペースト印刷工程と同様の方法を用いて行うこ
とができる。特に、隣合う半田バンプ同士の距離が20
0μm以下の半田バンプを形成する場合、このような半
田バンプを形成することができる半田ペースト層は、通
常のスキージ印刷を用いて形成することが困難であるた
め、密閉式のスキージユニットを用いて形成することが
望ましい。このような(a)〜(d)の工程を行う以外
は、第一の本発明の多層プリント配線板の製造方法と同
様の方法を用いることにより、接続性および信頼性に優
れる多層プリント配線板を製造することができる。
This step can be performed using the same method as the second solder paste printing step of the first manufacturing method of the present invention. In particular, the distance between adjacent solder bumps is 20
When forming a solder bump having a thickness of 0 μm or less, it is difficult to form a solder paste layer that can form such a solder bump using ordinary squeegee printing. It is desirable to form. Except for performing the steps (a) to (d), a multilayer printed wiring board having excellent connectivity and reliability is obtained by using the same method as the first method for manufacturing a multilayer printed wiring board of the present invention. Can be manufactured.

【0161】また、第三の本発明の多層プリント配線板
の製造方法は、ソルダーレジスト層のほぼ全面に半田バ
ンプ等が形成される設計の多層プリント配線板を製造す
る際にも好適に用いることができる。これについて、以
下に図面を参照しながら簡単に説明する。
Further, the third method of manufacturing a multilayer printed wiring board of the present invention can be suitably used for manufacturing a multilayer printed wiring board designed to form solder bumps or the like on almost the entire surface of a solder resist layer. Can be. This will be briefly described below with reference to the drawings.

【0162】図6は、本発明の多層プリント配線板の製
造方法の工程の一部を模式的に示す平面図である。多層
プリント配線板の製造においては、通常、複数の多層プ
リント配線板を同時に製造する。即ち、大判の基板上に
上述した方法を用いて、導体回路と層間樹脂絶縁層とを
順次積層形成し、その後、ソルダーレジスト層と半田バ
ンプとを形成することにより、図6に示すような基板の
各区画601に、所望の設計の導体回路(図示せず)、
半田バンプ627等が形成された多層プリント配線板の
集合体600を製造する。次いで、この多層プリント配
線板の集合体600を各区画601に分割する(即ち、
図6中の点線に沿って切断する)ことにより、1つの多
層プリント配線板とする。
FIG. 6 is a plan view schematically showing a part of the steps of the method for manufacturing a multilayer printed wiring board according to the present invention. In manufacturing a multilayer printed wiring board, a plurality of multilayer printed wiring boards are usually manufactured simultaneously. That is, a conductor circuit and an interlayer resin insulating layer are sequentially laminated on a large-sized substrate by using the above-described method, and then a solder resist layer and solder bumps are formed. Each section 601 has a conductor circuit (not shown) of a desired design,
The assembly 600 of the multilayer printed wiring board on which the solder bumps 627 and the like are formed is manufactured. Next, the assembly 600 of the multilayer printed wiring board is divided into the sections 601 (ie,
By cutting along the dotted line in FIG. 6, one multilayer printed wiring board is obtained.

【0163】このように、多層プリント配線板の集合体
を製造する場合においては、本発明の製造方法の(a)
〜(d)の工程等を経て半田バンプを形成することがで
きる。この場合、上記第一の半田ペースト印刷工程にお
いて、半田ペーストを印刷する領域を多層プリント配線
板となる区画(図6中、点線で固まれる領域601)と
することにより、多層プリント配線板の集合体600を
切断した際に破棄される領域には、半田ペーストを印刷
しないため、半田ペーストを基板の全面に塗布する場合
に比べて、半田ペーストの消費量が少なくてすみ、勿
論、この切断時に破棄する領域には半田ペーストの除去
処理を施す必要もないため、経済的に有利である。な
お、上述したように、ソルダーレジスト層の中央付近に
半田バンプ形成用開口が密に存在する多層プリント配線
板を複数同時に製造する場合には、第一の半田ペースト
印刷工程で、多層プリント配線板となる区画601の中
央付近にのみ半田ペーストを印刷すればよい。
As described above, when an assembly of multilayer printed wiring boards is manufactured, (a) of the manufacturing method of the present invention is used.
The solder bump can be formed through the steps (d) to (d). In this case, in the first solder paste printing step, the area where the solder paste is printed is defined as a section to be a multilayer printed wiring board (the area 601 solidified by a dotted line in FIG. 6), so that the multilayer printed wiring board is assembled. Since the solder paste is not printed on the area to be discarded when the body 600 is cut, the consumption of the solder paste can be reduced as compared with the case where the solder paste is applied to the entire surface of the substrate. Since it is not necessary to remove the solder paste in the area to be discarded, it is economically advantageous. As described above, when a plurality of multilayer printed wiring boards in which openings for forming solder bumps are densely provided near the center of the solder resist layer are manufactured at the same time, in the first solder paste printing process, The solder paste may be printed only in the vicinity of the center of the section 601 to be formed.

【0164】[0164]

【実施例】以下、本発明をさらに詳細に説明する。 (実施例1) A.層間樹脂絶縁層用樹脂フィルムの作製 ビスフェノールA型エポキシ樹脂(エポキシ当量46
9、油化シェルエポキシ社製エピコート1001)30
重量部、クレゾールノボラック型エポキシ樹脂(エポキ
シ当量215、大日本インキ化学工業社製 エピクロン
N−673)40重量部、トリアジン構造含有フェノー
ルノボラック樹脂(フェノール性水酸基当量120、大
日本インキ化学工業社製 フェノライトKA−705
2)30重量部をエチルジグリコールアセテート20重
量部、ソルベントナフサ20重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
(ナガセ化成工業社製 デナレックスR−45EPT)
15重量部と2−フェニル−4、5−ビス(ヒドロキシ
メチル)イミダゾール粉砕品1.5重量部、微粉砕シリ
カ2重量部、シリコン系消泡剤0.5重量部を添加しエ
ポキシ樹脂組成物を調製した。得られたエポキシ樹脂組
成物を厚さ38μmのPETフィルム上に乾燥後の厚さ
が50μmとなるようにロールコーターを用いて塗布し
た後、80〜120℃で10分間乾燥させることによ
り、層間樹脂絶縁層用樹脂フィルムを作製した。
The present invention will be described in more detail below. Example 1 A. Preparation of Resin Film for Interlayer Resin Insulation Layer Bisphenol A type epoxy resin (Epoxy equivalent 46
9. Yuka Shell Epoxy Epicoat 1001) 30
Parts by weight, 40 parts by weight of a cresol novolak type epoxy resin (epoxy equivalent: 215, Epicron N-673 manufactured by Dainippon Ink and Chemicals, Inc.) Light KA-705
2) 30 parts by weight were dissolved by heating in 20 parts by weight of ethyl diglycol acetate and 20 parts by weight of solvent naphtha while stirring, and epoxidized polybutadiene rubber (Denalex R-45EPT manufactured by Nagase Kasei Kogyo Co., Ltd.) was added thereto.
15 parts by weight, 1.5 parts by weight of a crushed product of 2-phenyl-4,5-bis (hydroxymethyl) imidazole, 2 parts by weight of finely divided silica, and 0.5 part by weight of a silicon-based antifoaming agent are added, and an epoxy resin composition is added. Was prepared. The resulting epoxy resin composition is applied on a 38 μm-thick PET film using a roll coater so that the thickness after drying becomes 50 μm, and then dried at 80 to 120 ° C. for 10 minutes to form an interlayer resin. A resin film for an insulating layer was produced.

【0165】B.貫通孔充填用樹脂組成物の調製 ビスフェノールF型エポキシモノマー(油化シェル社
製、分子量:310、YL983U)100重量部、表
面にシランカップリング剤がコーティングされた平均粒
径が1.6μmで、最大粒子の直径が15μm以下のS
iO2 球状粒子(アドテック社製、CRS 1101−
CE)72重量部およびレベリング剤(サンノプコ社製
ペレノールS4)1.5重量部を容器にとり、攪拌混
合することにより、その粘度が25℃で30〜80Pa
・sの樹脂充填材を調製した。なお、硬化剤として、イ
ミダゾール硬化剤(四国化成社製、2E4MZ−CN)
6.5重量部を用いた。
B. Preparation of Resin Composition for Filling Through Holes 100 parts by weight of a bisphenol F type epoxy monomer (manufactured by Yuka Shell Co., Ltd., molecular weight: 310, YL983U), the average particle size of which surface is coated with a silane coupling agent is 1.6 μm, S whose maximum particle diameter is 15 μm or less
iO 2 spherical particles (CRS 1101- manufactured by Adtech Co., Ltd.)
CE) 72 parts by weight and 1.5 parts by weight of a leveling agent (Perenol S4 manufactured by San Nopco) are placed in a container, and the mixture is stirred and mixed to have a viscosity of 30 to 80 Pa at 25 ° C.
・ The resin filler of s was prepared. In addition, as a curing agent, an imidazole curing agent (2E4MZ-CN, manufactured by Shikoku Chemicals)
6.5 parts by weight were used.

【0166】C.プリント配線板の製造方法 (1)厚さ0.8mmのガラスエポキシ樹脂またはBT
(ビスマレイミドトリアジン)樹脂からなる基板1の両
面に18μmの銅箔8がラミネートされている銅張積層
板を出発材料とした(図7(a)参照)。まず、この銅
張積層板をドリル削孔し、無電解めっき処理を施し、パ
ターン状にエッチングすることにより、基板1の両面に
下層導体回路4とスルーホール9を形成した。
C. Method for manufacturing printed wiring board (1) 0.8 mm thick glass epoxy resin or BT
A starting material was a copper-clad laminate in which 18 μm copper foils 8 were laminated on both sides of a substrate 1 made of (bismaleimide triazine) resin (see FIG. 7A). First, the copper-clad laminate was drilled, subjected to an electroless plating treatment, and etched in a pattern to form a lower conductor circuit 4 and a through hole 9 on both surfaces of the substrate 1.

【0167】(2)スルーホール9および下層導体回路
4を形成した基板を水洗いし、乾燥した後、NaOH
(10g/l)、NaClO2 (40g/l)、Na3
PO4 (6g/l)を含む水溶液を黒化浴(酸化浴)と
する黒化処理、および、NaOH(10g/l)、Na
BH4 (6g/l)を含む水溶液を還元浴とする還元処
理を行い、そのスルーホール9を含む下層導体回路4の
全表面に粗化面4a、9aを形成した(図7(b)参
照)。
(2) The substrate on which the through hole 9 and the lower conductor circuit 4 are formed is washed with water and dried,
(10 g / l), NaClO 2 (40 g / l), Na 3
A blackening treatment using an aqueous solution containing PO 4 (6 g / l) as a blackening bath (oxidizing bath), NaOH (10 g / l), Na
A reduction treatment was performed using an aqueous solution containing BH 4 (6 g / l) as a reduction bath, and roughened surfaces 4 a and 9 a were formed on the entire surface of the lower conductor circuit 4 including the through holes 9 (see FIG. 7B). ).

【0168】(3)次に、上記Bに記載した貫通孔充填
用樹脂組成物を調製した後、下記の方法により調整後2
4時間以内に、スルーホール9内、および、基板1の片
面の導体回路非形成部と導体回路4の外縁部とに樹脂充
填材10の層を形成した。即ち、まず、スキージを用い
てスルーホール内に貫通孔充填用樹脂組成物を押し込ん
だ後、100℃、20分の条件で乾燥させた。次に、導
体回路非形成部に相当する部分が開口したマスクを基板
上に載置し、スキージを用いて凹部となっている導体回
路非形成部に樹脂充填材10の層を形成し、100℃、
20分の条件で乾燥させた(図7(c)参照)。
(3) Next, after preparing the resin composition for filling through-holes described in B above, the resin composition was adjusted by the following method.
Within 4 hours, a layer of the resin filler 10 was formed in the through-hole 9 and on the non-conductive-circuit-formed portion on one side of the substrate 1 and the outer edge of the conductive circuit 4. That is, first, the resin composition for filling a through hole was pushed into the through hole using a squeegee, and then dried at 100 ° C. for 20 minutes. Next, a mask having an opening corresponding to the conductor circuit non-forming portion is placed on the substrate, and a layer of the resin filler 10 is formed in the conductor circuit non-forming portion having a concave portion using a squeegee. ℃,
It was dried for 20 minutes (see FIG. 7 (c)).

【0169】(4)上記(3)の処理を終えた基板の片
面を、#600のベルト研磨紙(三共理化学製)を用い
たベルトサンダー研磨により、内層銅パターン4の表面
やスルーホール9のランド表面に樹脂充填材10が残ら
ないように研磨し、次いで、上記ベルトサンダー研磨に
よる傷を取り除くためのバフ研磨を行った。このような
一連の研磨を基板の他方の面についても同様に行った。
次いで、100℃で1時間、150℃で1時間の加熱処
理を行って樹脂充填材10を硬化させた。
(4) One surface of the substrate after the treatment of the above (3) is subjected to belt sander polishing using # 600 belt abrasive paper (manufactured by Sankyo Rikagaku Co., Ltd.) to form the surface of the inner layer copper pattern 4 and the through holes 9. Polishing was performed so that the resin filler 10 did not remain on the land surface, and then buffing was performed to remove scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate.
Next, heat treatment was performed at 100 ° C. for 1 hour and at 150 ° C. for 1 hour to cure the resin filler 10.

【0170】このようにして、スルーホール9や導体回
路非形成部に形成された樹脂充填材10の表層部および
下層導体回路4の表面を平坦化し、樹脂充填材10と下
層導体回路4の側面4aとが粗化面を介して強固に密着
し、またスルーホール9の内壁面9aと樹脂充填材10
とが粗化面を介して強固に密着した絶縁性基板を得た
(図7(d)参照)。即ち、この工程により、樹脂充填
材10の表面と下層導体回路4の表面が同一平面とな
る。
In this manner, the surface layer of the resin filler 10 formed in the through-hole 9 and the portion where the conductor circuit is not formed and the surface of the lower conductor circuit 4 are flattened, and the resin filler 10 and the side surface of the lower conductor circuit 4 are flattened. 4a is firmly adhered through the roughened surface, and the inner wall surface 9a of the through hole 9 and the resin filler 10
Was firmly adhered through the roughened surface to obtain an insulating substrate (see FIG. 7D). That is, by this step, the surface of the resin filler 10 and the surface of the lower conductive circuit 4 become flush with each other.

【0171】(5)上記基板を水洗、酸性脱脂した後、
ソフトエッチングし、次いで、エッチング液を基板の両
面にスプレイで吹きつけて、下層導体回路4の表面とス
ルーホール9のランド表面と内壁とをエッチングするこ
とにより、下層導体回路4の全表面に粗化面4a、9a
を形成した(図8(a)参照)。なお、エッチング液と
しては、イミダゾール銅(II)錯体10重量部、グリ
コール酸7重量部、塩化カリウム5重量部からなるエッ
チング液(メック社製、メックエッチボンド)を使用し
た。
(5) After the above substrate was washed with water and acid degreased,
Soft etching is performed, and then an etching solution is sprayed on both surfaces of the substrate to etch the surface of the lower conductive circuit 4 and the land surface and the inner wall of the through-hole 9, so that the entire surface of the lower conductive circuit 4 is roughened. Surface 4a, 9a
Was formed (see FIG. 8A). In addition, as an etching solution, an etching solution (Mec etch bond, manufactured by Mec Co.) comprising 10 parts by weight of an imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride was used.

【0172】(6)基板の両面に、上記Aで作製した基
板より少し大きめの層間樹脂絶縁層用樹脂フィルムを基
板上に載置し、圧力0.4MPa、温度80℃、圧着時
間10秒の条件で仮圧着して裁断した後、さらに、以下
の方法により真空ラミネーター装置を用いて張り付け、
その後、熱硬化させることにより層間樹脂絶縁層2を形
成した(図8(b)参照)。すなわち、層間樹脂絶縁層
用樹脂フィルムを基板上に、真空度67Pa、圧力0.
4MPa、温度80℃、圧着時間60秒の条件で本圧着
して張り付け、その後、170℃で30分間熱硬化させ
た。
(6) On both sides of the substrate, a resin film for an interlayer resin insulating layer slightly larger than the substrate prepared in the above A was placed on the substrate, and the pressure was 0.4 MPa, the temperature was 80 ° C., and the pressure bonding time was 10 seconds. After temporary crimping and cutting under the conditions, further, using a vacuum laminator device by the following method,
Thereafter, the interlayer resin insulation layer 2 was formed by thermosetting (see FIG. 8B). That is, a resin film for an interlayer resin insulation layer is placed on a substrate and the degree of vacuum is 67 Pa and the pressure is 0.
This was pressed and attached under the conditions of 4 MPa, a temperature of 80 ° C., and a pressing time of 60 seconds, and then thermally cured at 170 ° C. for 30 minutes.

【0173】(7)次に、層間樹脂絶縁層2上に、厚さ
1.2mmの貫通孔が形成されたマスクを介して、波長
10.4μmのCO2 ガスレーザにて、ビーム径4.0
mm、トップハットモード、パルス幅8.0μ秒、マス
クの貫通孔の径1.0mm、1ショットの条件で層間樹
脂絶縁層2に、直径80μmのバイアホール用開口6を
形成した(図8(c)参照)。
(7) Next, a CO 2 gas laser having a wavelength of 10.4 μm is used to pass a beam diameter of 4.0 through a mask having a through hole having a thickness of 1.2 mm formed on the interlayer resin insulating layer 2.
8 mm, a top hat mode, a pulse width of 8.0 μsec, a diameter of a through hole of the mask of 1.0 mm, and a one-shot condition, a via hole opening 6 of 80 μm in diameter was formed in the interlayer resin insulating layer 2 (FIG. c)).

【0174】(8)さらに、バイアホール用開口6を形
成した基板を、60g/lの過マンガン酸を含む80℃
の溶液に10分間浸漬し、層間樹脂絶縁層2の表面に存
在するエポキシ樹脂粒子を溶解除去することにより、バ
イアホール用開口6の内壁を含む層間樹脂絶縁層2の表
面を粗面とした(図8(d)参照)。
(8) Further, the substrate in which the via hole opening 6 was formed was heated at 80 ° C. containing 60 g / l of permanganic acid.
The surface of the interlayer resin insulation layer 2 including the inner wall of the via hole opening 6 was roughened by dissolving and removing the epoxy resin particles present on the surface of the interlayer resin insulation layer 2 for 10 minutes. FIG. 8 (d)).

【0175】(9)次に、上記処理を終えた基板を、中
和溶液(シプレイ社製)に浸漬してから水洗いした。さ
らに、粗面化処理(粗化深さ3μm)した該基板の表面
に、パラジウム触媒(アトテック社製)を付与すること
により、層間樹脂絶縁層2の表面およびバイアホール用
開口6の内壁面に触媒核を付着させた。
(9) Next, the substrate after the above treatment was immersed in a neutralizing solution (manufactured by Shipley) and washed with water. Further, by applying a palladium catalyst (manufactured by Atotech) to the surface of the substrate subjected to the surface roughening treatment (roughening depth: 3 μm), the surface of the interlayer resin insulating layer 2 and the inner wall surface of the via hole opening 6 are formed. Catalyst nuclei were deposited.

【0176】(10)次に、以下の組成の無電解銅めっ
き水溶液中に基板を浸漬して、粗面全体に厚さ0.6〜
3.0μmの無電解銅めっき層12を形成した(図9
(a)参照)。 〔無電解めっき水溶液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 40 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 35℃の液温度で40分
(10) Next, the substrate was immersed in an electroless copper plating aqueous solution having the following composition, and the thickness of the substrate was reduced to 0.6 to
A 3.0 μm electroless copper plating layer 12 was formed.
(A)). [Electroless plating aqueous solution] NiSO 4 0.003 mol / l tartaric acid 0.200 mol / l copper sulfate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α'-bipyridyl 40 mg / l Polyethylene glycol (PEG) 0.10 g / l [Electroless plating conditions] 40 minutes at a liquid temperature of 35 ° C

【0177】(11)市販の感光性ドライフィルムを無
電解銅めっき層12に貼り付け、マスクを載置して、1
00mJ/cm2 で露光し、0.8%炭酸ナトリウム水
溶液で現像処理することにより、厚さ20μmのめっき
レジスト3を設けた(図9(b)参照)。
(11) A commercially available photosensitive dry film was stuck on the electroless copper plating layer 12, and a mask was
The plating resist 3 having a thickness of 20 μm was provided by exposing at 00 mJ / cm 2 and developing with an aqueous 0.8% sodium carbonate solution (see FIG. 9B).

【0178】(12)ついで、基板を50℃の水で洗浄
して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄し
てから、以下の条件で電解銅めっきを施し、電解銅めっ
き層13を形成した(図9(c)参照)。 〔電解めっき水溶液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドHL) 〔電解めっき条件〕 電流密度 1 A/dm2 時間 65 分 温度 22±2 ℃
(12) Then, the substrate was washed with water at 50 ° C., degreased, washed with water at 25 ° C., further washed with sulfuric acid, and then subjected to electrolytic copper plating under the following conditions. The layer 13 was formed (see FIG. 9C). [Electroplating aqueous solution] sulfuric acid 2.24 mol / l copper sulfate 0.26 mol / l additive 19.5 ml / l (manufactured by Atotech Japan, Capparaside HL) [electroplating conditions] current density 1 A / dm 2 hours 65 minutes Temperature 22 ± 2 ℃

【0179】(13)さらに、めっきレジスト3を5%
NaOH水溶液で剥離除去した後、そのめっきレジスト
3下の無電解めっき膜12を硫酸と過酸化水素の混合液
でエッチング処理して溶解除去し、無電解銅めっき膜1
2と電解めっき膜13からなる厚さ18μmの独立の上
層導体回路5(バイアホール7を含む)とした(図9
(d)参照)。
(13) Further, 5% of plating resist 3
After stripping and removing with an aqueous NaOH solution, the electroless plating film 12 under the plating resist 3 is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide, and the electroless copper plating film 1 is removed.
9 and an 18 μm thick independent upper conductor circuit 5 (including via holes 7) composed of an electroplating film 2 and an electrolytic plating film 13 (FIG. 9).
(D)).

【0180】(14)上記(5)〜(13)の工程を繰
り返すことにより、さらに、上層の層間樹脂絶縁層2と
上層の導体回路5(バイアホール7を含む)を形成した
(図10(a)〜図11(a)参照)。その後、上記上
層の導体回路5の表面にエッチング液を用いて粗化面を
形成した。なお、エッチング液としては、メック社製、
メックエッチボンドを使用した(図11(b)参照)。
(14) By repeating the above steps (5) to (13), an upper interlayer resin insulation layer 2 and an upper conductor circuit 5 (including via holes 7) were further formed (FIG. 10 ( a) to FIG. 11 (a)). Thereafter, a roughened surface was formed on the surface of the upper conductive circuit 5 using an etchant. In addition, as an etching solution, a product made by MEC,
A Mech etch bond was used (see FIG. 11B).

【0181】(15)次に、ジエチレングリコールジメ
チルエーテル(DMDG)に60重量%の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
(日本化薬社製)のエポキシ基50%をアクリル化した
感光性付与のオリゴマー(分子量:4000)46.6
7重量部、メチルエチルケトンに溶解させた80重量%
のビスフェノールA型エポキシ樹脂(油化シェル社製、
商品名:エピコート1001)15.0重量部、イミダ
ゾール硬化剤(四国化成社製、商品名:2E4MZ−C
N)1.6重量部、感光性モノマーである多価アクリル
モノマー(日本化薬社製、商品名:R604)3.0重
量部、同じく多価アクリルモノマー(共栄化学社製、商
品名:DPE6A)1.5重量部、分散系消泡剤(サン
ノプコ社製、S−65)0.71重量部を容器にとり、
攪拌、混合して混合組成物を調製し、この混合組成物に
対して光重合開始剤としてベンゾフェノン(関東化学社
製)2.0重量部、光増感剤としてのミヒラーケトン
(関東化学社製)0.2重量部を加え、粘度を25℃で
2.0Pa・sに調整したソルダーレジスト組成物を得
た。なお、粘度測定は、B型粘度計(東京計器社製、D
VL−B型)で60min-1(rpm)の場合はロータ
ーNo.4、6min-1(rpm)の場合はローターN
o.3によった。
(15) Next, a cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) so as to have a concentration of 60% by weight was used. Oligomer for imparting properties (molecular weight: 4000) 46.6
7 parts by weight, 80% by weight dissolved in methyl ethyl ketone
Of bisphenol A type epoxy resin (manufactured by Yuka Shell Co., Ltd.
Trade name: Epicoat 1001) 15.0 parts by weight, imidazole hardener (manufactured by Shikoku Chemicals, trade name: 2E4MZ-C)
N) 1.6 parts by weight, 3.0 parts by weight of a polyacrylic monomer as a photosensitive monomer (trade name: R604, manufactured by Nippon Kayaku Co., Ltd.), and similarly polyvalent acrylic monomer (trade name: DPE6A, manufactured by Kyoei Chemical Co., Ltd.) ) 1.5 parts by weight, 0.71 part by weight of a dispersion defoaming agent (manufactured by San Nopco, S-65) in a container,
A mixed composition was prepared by stirring and mixing, and 2.0 parts by weight of benzophenone (manufactured by Kanto Kagaku) as a photopolymerization initiator and Michler's ketone (manufactured by Kanto Kagaku) as a photosensitizer were added to the mixed composition. By adding 0.2 parts by weight, a solder resist composition having a viscosity adjusted to 2.0 Pa · s at 25 ° C. was obtained. The viscosity was measured using a B-type viscometer (Tokyo Keiki Co., Ltd., D
VL-B type, 60 min -1 (rpm), the rotor No. Rotor N for 4, 6 min -1 (rpm)
o. According to 3.

【0182】(16)次に、多層配線基板の両面に、上
記ソルダーレジスト組成物を20μmの厚さで塗布し、
70℃で20分間、70℃で30分間の条件で乾燥処理
を行った後、半田パッドのパターンが描画された厚さ5
mmのフォトマスクをソルダーレジスト層に密着させて
1000mJ/cm2 の紫外線で露光し、DMTG溶液
で現像処理し、直径80μmの開口を形成した。そし
て、さらに、80℃で1時間、100℃で1時間、12
0℃で1時間、150℃で3時間の条件でそれぞれ加熱
処理を行ってソルダーレジスト層を硬化させ、半田バン
プ形成用開口を有し、その厚さが20μmのソルダーレ
ジスト層14を形成した。なお、半田バンプ形成用開口
の開口径は80μmであり、隣合う半田バンプ形成用開
口間の距離は150μmである。また、上記ソルダーレ
ジスト組成物としては、市販のソルダーレジスト組成物
を使用することもできる。
(16) Next, the above-mentioned solder resist composition is applied to both sides of the multilayer wiring board in a thickness of 20 μm.
After performing a drying process at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, the thickness 5 on which the pattern of the solder pad is drawn is 5
The mm photomask is brought into close contact to the solder resist layer was exposed to ultraviolet rays of 1000 mJ / cm 2, and developed with DMTG solution to form openings with a diameter of 80 [mu] m. Then, at 80 ° C. for 1 hour, at 100 ° C. for 1 hour, 12
Heat treatment was performed at 0 ° C. for 1 hour and at 150 ° C. for 3 hours to cure the solder resist layer, thereby forming a solder resist layer 14 having an opening for forming a solder bump and having a thickness of 20 μm. Note that the opening diameter of the solder bump forming opening is 80 μm, and the distance between adjacent solder bump forming openings is 150 μm. In addition, as the solder resist composition, a commercially available solder resist composition can be used.

【0183】(17)次に、過硫酸ナトリウムを主成分
とするエッチング液を、そのエッチング能が毎分2μm
程度になるように調製し、このエッチング液中にソルダ
ーレジスト層14が形成された基板を1分間浸漬し、導
体回路表面に平均粗度(Ra)が1μm以下の粗化面を
形成した。さらに、この基板を、塩化ニッケル(2.3
×10-1mol/l)、次亜リン酸ナトリウム(2.8
×10-1mol/l)、クエン酸ナトリウム(1.6×
10 -1mol/l)を含むpH=4.5の無電解ニッケ
ルめっき液に20分間浸漬して、開口部に厚さ5μmの
ニッケルめっき層15を形成した。さらに、その基板を
シアン化金カリウム(7.6×10-3mol/l)、塩
化アンモニウム(1.9×10-1mol/l)、クエン
酸ナトリウム(1.2×10-1mol/l)、次亜リン
酸ナトリウム(1.7×10-1mol/l)を含む無電
解金めっき液に80℃の条件で7.5分間浸漬して、ニ
ッケルめっき層15上に、厚さ0.03μmの金めっき
層16を形成し、半田パッドとした。
(17) Next, sodium persulfate as the main component
The etchant whose etching ability is 2 μm per minute
And etch the solder
-Immerse the substrate on which the resist layer 14 is formed for 1 minute
A roughened surface with an average roughness (Ra) of 1 μm or less
Formed. Further, this substrate was coated with nickel chloride (2.3).
× 10-1mol / l), sodium hypophosphite (2.8
× 10-1mol / l), sodium citrate (1.6 ×
10 -1mol / l) and pH = 4.5
Immersion in a plating solution for 20 minutes, and a 5 μm thick
A nickel plating layer 15 was formed. In addition, the board
Potassium gold cyanide (7.6 × 10-3mol / l), salt
Ammonium iodide (1.9 × 10-1mol / l), quenched
Sodium acid (1.2 × 10-1mol / l), phosphorus hypophosphite
Sodium acid (1.7 × 10-1mol / l)
Immerse in a gold plating solution at 80 ° C for 7.5 minutes,
0.03 μm thick gold plating on the nickel plating layer 15
The layer 16 was formed to form a solder pad.

【0184】(18)この後、ソルダーレジスト層14
上に、全ての半田バンプ形成用開口に対向する部分に直
径100μmの開口を有するマスクを載置し、ピストン
式圧入印刷機を用いて、凹形状の半田バンプ形成用開口
に半田ペーストを印刷した。なお、ここで印刷した半田
ペーストは、Sn:Agを重量比96.5:3.5で配
合させた主として粒径5〜20μmの半田を含むもの
で、その粘度を200Pa・sに調整したものである。
さらに、半田ペースト印刷後、ソルダーレジスト層14
上の全面にフッ素樹脂からなるプレス部材を5秒間、
0.5MPaの押圧力で押し当て、半田バンプ形成用開
口を半田ペーストで完全に充填するとともに、半田バン
プ形成用開口のボイドを除去した。
(18) Thereafter, the solder resist layer 14
A mask having an opening having a diameter of 100 μm was placed on a portion opposed to all the openings for forming solder bumps, and solder paste was printed on the openings for forming concave solder bumps using a piston press-fit printing machine. . The solder paste printed here mainly contains solder having a particle size of 5 to 20 μm in which Sn: Ag is blended at a weight ratio of 96.5: 3.5, and the viscosity thereof is adjusted to 200 Pa · s. It is.
Further, after printing the solder paste, the solder resist layer 14
Pressing member made of fluororesin on the entire upper surface for 5 seconds,
By pressing with a pressing force of 0.5 MPa, the opening for forming the solder bump was completely filled with the solder paste, and the void in the opening for forming the solder bump was removed.

【0185】(19)次に、上記(18)の工程で充填
した半田ペーストのうち、ソルダーレジスト層の表面よ
り盛り上がった部分の半田ペーストをステンレス製のス
キージを用いて除去することにより、充填した半田ペー
ストの表面を平坦化するとともに、半田ペーストの表面
とソルダーレジスト層の表面とを同一平面にした。
(19) Next, of the solder paste filled in the step (18), the portion of the solder paste raised from the surface of the solder resist layer was removed by using a stainless steel squeegee to fill the solder paste. The surface of the solder paste was flattened, and the surface of the solder paste was made flush with the surface of the solder resist layer.

【0186】(20)次の、ソルダーレジスト層14上
に、上記(18)の工程で用いたマスクと同様のマスク
を載置し、半田ペーストをピストン式圧入印刷機で印刷
することにより半田ペースト層を形成した。なお、ここ
で充填した半田ペーストは、Sn:Agを重量比96.
5:3.5で配合させた主として粒径5〜20μmの半
田を含むもので、その粘度を250Pa・sに調整した
ものである。
(20) Next, a mask similar to the mask used in the step (18) is placed on the solder resist layer 14, and the solder paste is printed by a piston press-fit printing machine. A layer was formed. The solder paste filled here was Sn: Ag in a weight ratio of 96.
5: 3.5 mainly containing solder having a particle size of 5 to 20 μm mixed at 3.5 and having a viscosity adjusted to 250 Pa · s.

【0187】(21)その後、上記(18)〜(20)
の工程で印刷した半田ペーストを250℃でリフロー
し、さらに、フラックス洗浄を行うことにより、半田バ
ンプを備えた多層プリント配線板を得た(図11(c)
参照)。
(21) Thereafter, the above (18) to (20)
The solder paste printed in the step of (1) was reflowed at 250 ° C., and was further subjected to flux cleaning to obtain a multilayer printed wiring board provided with solder bumps (FIG. 11C).
reference).

【0188】(実施例2) A.実施例1と同様にして、層間樹脂絶縁層用樹脂フィ
ルムの作製、および、貫通孔充填用樹脂組成物の調製を
行った。
Example 2 A. In the same manner as in Example 1, production of a resin film for an interlayer resin insulating layer and preparation of a resin composition for filling through holes were performed.

【0189】B.多層プリント配線板の製造 (1)厚さ0.8mmのガラスエポキシ樹脂またはBT
(ビスマレイミドトリアジン)樹脂からなる絶縁性基板
30の両面に18μmの銅箔32がラミネートされてい
る銅張積層板を出発材料とした(図12(a)参照)。
まず、この銅張積層板を下層導体回路パターン状にエッ
チングすることにより、基板の両面に下層導体回路34
を形成した(図12(b)参照)。
B. Production of multilayer printed wiring board (1) Glass epoxy resin or BT with a thickness of 0.8 mm
A starting material was a copper-clad laminate in which an 18 μm copper foil 32 was laminated on both sides of an insulating substrate 30 made of (bismaleimide triazine) resin (see FIG. 12A).
First, the copper-clad laminate is etched into a lower-layer conductor circuit pattern, so that the lower-layer conductor circuit 34 is formed on both sides of the substrate.
Was formed (see FIG. 12B).

【0190】(2)下層導体回路34を形成した基板3
0を水洗いし、乾燥した後、NaOH(10g/l)、
NaClO2 (40g/l)、Na3 PO4 (6g/
l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、
および、NaOH(10g/l)、NaBH4 (6g/
l)を含む水溶液を還元浴とする還元処理を行い、下層
導体回路34の表面に粗化面34aを形成した(図12
(c)参照)。
(2) Substrate 3 on which lower conductor circuit 34 is formed
After washing with water and drying, NaOH (10 g / l),
NaClO 2 (40 g / l), Na 3 PO 4 (6 g / l)
a blackening treatment using an aqueous solution containing l) as a blackening bath (oxidizing bath);
And NaOH (10 g / l), NaBH 4 (6 g / l
1), a roughening surface 34a was formed on the surface of the lower conductor circuit 34 (FIG. 12).
(C)).

【0191】(3)次に、上記Aで作製した層間樹脂絶
縁層用樹脂フィルムを、温度50〜150℃まで昇温し
ながら、0.5MPaで真空圧着ラミネートして貼り付
け、樹脂フィルム層50αを形成した(図12(d)参
照)。さらに、樹脂フィルム層50αを貼り付けた基板
30に、ドリル加工により直径300μmの貫通孔35
を形成した(図12(e)参照)。
(3) Next, the resin film for an interlayer resin insulating layer prepared in the above A was laminated by vacuum-compression bonding at 0.5 MPa while heating to a temperature of 50 to 150 ° C. Was formed (see FIG. 12D). Further, a through-hole 35 having a diameter of 300 μm is formed on the substrate 30 to which the resin film layer 50α is attached by drilling.
Was formed (see FIG. 12E).

【0192】(4)次に、樹脂フィルム層50α上に、
厚さ1.2mmの貫通孔が形成されたマスクを介して、
波長10.4μmのCO2 ガスレーザにて、ビーム径
4.0mm、トップハットモード、パルス幅8.0μ
秒、マスクの貫通孔の径1.0mm、1ショットの条件
で樹脂フィルム層50αに、直径80μmのバイアホー
ル用開口52を形成し、層間樹脂絶縁層50とした(図
13(a)参照)。
(4) Next, on the resin film layer 50α,
Through a mask in which a 1.2 mm thick through hole is formed,
Using a CO 2 gas laser with a wavelength of 10.4 μm, a beam diameter of 4.0 mm, a top hat mode, and a pulse width of 8.0 μ
Under the condition of a diameter of the through-hole of the mask of 1.0 mm and one shot, an opening 52 for a via hole having a diameter of 80 μm was formed in the resin film layer 50α to form an interlayer resin insulating layer 50 (see FIG. 13A). .

【0193】(5)バイアホール用開口52を形成した
基板を、60g/lの過マンガン酸を含む80℃の溶液
に10分間浸漬し、貫通孔35の壁面にデスミア処理を
施すとともに、層間樹脂絶縁層50の表面に存在するエ
ポキシ樹脂粒子を溶解除去することにより、バイアホー
ル用開口52の内壁面を含むその表面に粗化面50a、
52aを形成した(図13(b)参照)。
(5) The substrate in which the via hole opening 52 was formed was immersed in a solution containing 60 g / l of permanganic acid at 80 ° C. for 10 minutes, and the wall surface of the through-hole 35 was subjected to desmear treatment. By dissolving and removing the epoxy resin particles present on the surface of the insulating layer 50, the surface including the inner wall surface of the via hole opening 52 has a roughened surface 50a,
52a was formed (see FIG. 13B).

【0194】(6)次に、上記処理を終えた基板を、中
和溶液(シプレイ社製)に浸漬してから水洗いした。さ
らに、粗面化処理(粗化深さ3μm)した該基板の表面
に、パラジウム触媒を付与することにより、層間樹脂絶
縁層50の表面(バイアホール用開口52の内壁面を含
む)、および、貫通孔35の壁面に触媒核を付着させた
(図示せず)。即ち、上記基板を塩化パラジウム(Pb
Cl2 )と塩化第一スズ(SnCl2 )とを含む触媒液
中に浸漬し、パラジウム金属を析出させることにより触
媒を付与した。
(6) Next, the substrate after the above treatment was immersed in a neutralizing solution (manufactured by Shipley) and washed with water. Further, by applying a palladium catalyst to the surface of the substrate which has been subjected to the surface roughening treatment (roughening depth: 3 μm), the surface of the interlayer resin insulating layer 50 (including the inner wall surface of the via hole opening 52), and A catalyst nucleus was attached to the wall surface of the through hole 35 (not shown). That is, palladium chloride (Pb)
The catalyst was applied by immersion in a catalyst solution containing Cl 2 ) and stannous chloride (SnCl 2 ) to precipitate palladium metal.

【0195】(7)次に、以下の組成の無電解銅めっき
水溶液中に、基板を浸漬し、層間樹脂絶縁層50の表面
(バイアホール用開口52の内壁面を含む)、および、
貫通孔35の壁面に厚さ0.6〜3.0μmの無電解銅
めっき膜42を形成した(図13(c)参照)。 〔無電解めっき水溶液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 100 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 34℃の液温度で40分
(7) Next, the substrate is immersed in an electroless copper plating aqueous solution having the following composition, and the surface of the interlayer resin insulating layer 50 (including the inner wall surface of the via hole opening 52) and
An electroless copper plating film 42 having a thickness of 0.6 to 3.0 μm was formed on the wall surface of the through hole 35 (see FIG. 13C). [Electroless plating aqueous solution] NiSO 4 0.003 mol / l tartaric acid 0.200 mol / l copper sulfate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α'-bipyridyl 100 mg / l Polyethylene glycol (PEG) 0.10 g / l [Electroless plating conditions] 40 minutes at a liquid temperature of 34 ° C

【0196】(8)次に、無電解銅めっき膜42が形成
された基板に市販の感光性ドライフィルムを張り付け、
マスクを載置して、100mJ/cm2 で露光し、0.
8%炭酸ナトリウム水溶液で現像処理することにより、
厚さ20μmのめっきレジスト43を設けた(図13
(d)参照)。
(8) Next, a commercially available photosensitive dry film is attached to the substrate on which the electroless copper plating film 42 has been formed.
A mask was placed and exposed at 100 mJ / cm 2 .
By developing with an 8% aqueous sodium carbonate solution,
A plating resist 43 having a thickness of 20 μm was provided (FIG. 13).
(D)).

【0197】(9)ついで、基板を50℃の水で洗浄し
て脱脂し、25℃の水で水洗後、さらに硫酸で洗浄して
から、以下の条件で電解めっきを施し、めっきレジスト
43非形成部に、厚さ20μmの電解銅めっき膜44を
形成した(図13(e)参照)。 〔電解めっき液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドGL) 〔電解めっき条件〕 電流密度 1 A/dm2 時間 65 分 温度 22±2 ℃
(9) Then, the substrate was washed with water at 50 ° C., degreased, washed with water at 25 ° C., further washed with sulfuric acid, and then subjected to electrolytic plating under the following conditions. An electrolytic copper plating film 44 having a thickness of 20 μm was formed on the formation portion (see FIG. 13E). [Electroplating solution] Sulfuric acid 2.24 mol / l Copper sulfate 0.26 mol / l Additive 19.5 ml / l (Atotech Japan, Capparaside GL) [Electroplating conditions] Current density 1 A / dm 2 hours 65 minutes Temperature 22 ± 2 ℃

【0198】(10)次に、めっきレジスト43を5%
KOHで剥離除去した後、そのめっきレジスト43下の
無電解めっき膜を硫酸と過酸化水素との混合液でエッチ
ング処理して溶解除去し、スルーホール36、および、
上層導体回路45(バイアホール46を含む)とした
(図14(a)参照)。
(10) Next, 5% of plating resist 43
After stripping and removing with KOH, the electroless plating film under the plating resist 43 is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide, and the through holes 36 and
The upper conductor circuit 45 (including the via hole 46) was formed (see FIG. 14A).

【0199】(11)次に、スルーホール36等を形成
した基板30をエッチング液に浸漬し、スルーホール3
6、および、上層導体回路(バイアホール46を含む)
の表面に粗化面36a、46aを形成した(図14
(b)参照)。なお、エッチング液としては、メック社
製、メックエッチボンドを使用した。
(11) Next, the substrate 30 on which the through holes 36 and the like are formed is immersed in an etching solution,
6, and upper layer conductor circuit (including via hole 46)
Roughened surfaces 36a and 46a were formed on the surface of FIG.
(B)). As an etching solution, Mech etch bond manufactured by Mec Co. was used.

【0200】(12)次に、上記Aに記載した貫通孔充
填用樹脂組成物を調製した後、下記の方法により調製後
24時間以内に、その壁面にスルーホール36内、およ
び、基板の片面のバイアホール46内に樹脂充填材4
0、54の層を形成した。即ち、まず、スキージを用い
てスルーホール内に貫通孔充填用樹脂組成物を押し込ん
だ後、100℃、20分の条件で乾燥させた。次に、バ
イアホール46に相当する部分が開口したマスクを基板
上に載置し、スキージを用いてバイアホール46内に貫
通孔充填用樹脂組成物を充填し、100℃、20分の条
件で乾燥を行った。さらに、同様にして、基板の他方の
面のバイアホール46内にも貫通孔充填用樹脂組成物を
充填した(図14(c)参照)。
(12) Next, after the resin composition for filling a through hole described in the above A is prepared, the wall surface thereof is formed within the through hole 36 and one side of the substrate within 24 hours after preparation by the following method. Filler 4 in via hole 46
0 and 54 layers were formed. That is, first, the resin composition for filling a through hole was pushed into the through hole using a squeegee, and then dried at 100 ° C. for 20 minutes. Next, a mask having an opening corresponding to the via hole 46 is placed on the substrate, and a resin composition for filling a through hole is filled in the via hole 46 using a squeegee. Drying was performed. Further, similarly, the resin composition for filling a through-hole was also filled in the via hole 46 on the other surface of the substrate (see FIG. 14C).

【0201】(13)次に、上記(12)の処理を終え
た基板の両面にバフ研磨を施し、スルーホール36およ
びバイアホール46から露出した樹脂充填材40、54
の層の表面を平坦にした。次いで、100℃で1時間、
150℃で1時間の加熱処理を行うことにより、樹脂充
填材40、54の層を硬化させた(図14(d)参
照)。
(13) Next, buffing is performed on both surfaces of the substrate after the processing of the above (12), and the resin fillers 40 and 54 exposed from the through holes 36 and the via holes 46 are formed.
The surface of the layer was flattened. Then at 100 ° C. for 1 hour,
By performing a heat treatment at 150 ° C. for 1 hour, the layers of the resin fillers 40 and 54 were cured (see FIG. 14D).

【0202】(14)次に、層間樹脂絶縁層50の表
面、および、樹脂充填材40、54の露出面に、上記
(6)と同様の処理を行ってパラジウム触媒(図示せ
ず)を付与した。次に、上記(7)と同様の条件で無電
解めっき処理を施し、層間樹脂絶縁層50の表面、およ
び、樹脂充填材40、54の露出面に無電解めっき膜5
6を形成した(図15(a)参照)。
(14) Next, a palladium catalyst (not shown) is applied to the surface of the interlayer resin insulation layer 50 and the exposed surfaces of the resin fillers 40 and 54 by performing the same treatment as in the above (6). did. Next, an electroless plating process is performed under the same conditions as in the above (7), and the electroless plating film 5 is formed on the surface of the interlayer resin insulating layer 50 and the exposed surfaces of the resin fillers 40 and 54.
No. 6 was formed (see FIG. 15A).

【0203】(15)次に、上記(8)と同様の方法を
用いて、無電解めっき膜56上に、厚さ20μmのめっ
きレジストを設けた(図示せず)。さらに、上記(9)
と同様の条件で電解めっきを施して、めっきレジスト非
形成部に電解めっき膜57を形成した。その後、めっき
レジストと、その下に存在する無電解めっき膜56とを
除去し、スルーホール36上およびバイアホール46上
に、無電解めっき膜56と電解めっき膜57とからなる
蓋めっき層58を形成した(図15(b)参照)。
(15) Next, a plating resist having a thickness of 20 μm was provided on the electroless plating film 56 by the same method as in the above (8) (not shown). Furthermore, the above (9)
Electroplating was performed under the same conditions as described above to form an electroplated film 57 in the portion where the plating resist was not formed. Thereafter, the plating resist and the electroless plating film 56 existing thereunder are removed, and a lid plating layer 58 composed of the electroless plating film 56 and the electrolytic plating film 57 is formed on the through holes 36 and the via holes 46. It was formed (see FIG. 15B).

【0204】(16)次に、蓋めっき層58の表面に上
記(11)で用いたエッチング液(メックエッチボン
ド)を用いて粗化面58aを形成した(図15(c)参
照)。 (17)次に、上記(3)〜(7)の工程を繰り返すこ
とにより、さらに上層の層間樹脂絶縁層60、導体回路
(バイアホール66を含む)を形成し、多層配線板を得
た(図15(d)参照)。なお、この工程では、スルー
ホールを形成しなかった。
(16) Next, a roughened surface 58a was formed on the surface of the lid plating layer 58 by using the etching solution (mech etch bond) used in the above (11) (see FIG. 15C). (17) Next, by repeating the above steps (3) to (7), an upper interlayer resin insulation layer 60 and a conductor circuit (including via holes 66) are further formed, and a multilayer wiring board is obtained ( FIG. 15D). In this step, no through hole was formed.

【0205】(18)次に、実施例1の(16)および
(17)と同様にして、半田バンプ形成用開口が形成さ
れ、その底面に、半田パッド66を有するソルダーレジ
スト層60を形成した(図16(a)〜(c)参照)。
なお、半田バンプ形成用開口の開口径は80μmであ
り、隣合う半田バンプ形成用開口間の距離は150μm
である。
(18) Next, an opening for forming a solder bump was formed in the same manner as (16) and (17) in Example 1, and a solder resist layer 60 having a solder pad 66 was formed on the bottom surface. (See FIGS. 16A to 16C).
The opening diameter of the solder bump forming opening was 80 μm, and the distance between adjacent solder bump forming openings was 150 μm.
It is.

【0206】(19)この後、ソルダーレジスト層14
上に、全ての半田バンプ形成用開口に対向する部分に直
径90μmの開口を有するマスクを載置し、ピストン式
圧入印刷機を用いて、凹形状の半田バンプ形成用開口に
半田ペーストを印刷した。なお、ここで充填した半田ペ
ーストは、Sn:Agを重量比96.5:3.5で配合
させた主として粒径5〜20μmの半田を含むもので、
その粘度を200Pa・sに調整したものである。さら
に、半田ペースト印刷後、ソルダーレジスト層14上の
半田ペースト層をフッ素樹脂からなるローラーで0.3
MPaの押圧力で押すことにより、半田バンプ形成用開
口を半田ペーストで完全に充填するとともに、半田バン
プ形成用開口のボイドを除去した。
(19) Thereafter, the solder resist layer 14
A mask having an opening having a diameter of 90 μm was placed on a portion opposed to all the openings for forming solder bumps, and solder paste was printed on the openings for forming the concave solder bumps using a piston press-fit printing machine. . The solder paste filled here mainly contains solder having a particle size of 5 to 20 μm in which Sn: Ag is blended in a weight ratio of 96.5: 3.5.
The viscosity was adjusted to 200 Pa · s. Further, after printing the solder paste, the solder paste layer on the solder resist layer 14 is coated with a roller made of fluororesin by 0.3 mm.
By pressing with a pressing force of MPa, the openings for forming solder bumps were completely filled with the solder paste, and voids in the openings for forming solder bumps were removed.

【0207】(20)次に、上記(19)の工程で充填
した半田ペーストのうち、ソルダーレジスト層の表面よ
り盛り上がった部分の半田ペーストをステンレス製のス
キージを用いて除去することにより、充填した半田ペー
ストの表面を平坦化するとともに、半田ペーストの表面
とソルダーレジスト層の表面とを同一平面にした。さら
に、充填した半田ペーストを250℃でリフローした。
(20) Next, of the solder paste filled in the above step (19), the portion of the solder paste raised from the surface of the solder resist layer was removed by using a stainless steel squeegee to fill the solder paste. The surface of the solder paste was flattened, and the surface of the solder paste was made flush with the surface of the solder resist layer. Further, the filled solder paste was reflowed at 250 ° C.

【0208】(21)次の、ソルダーレジスト層14の
片面に、全ての半田バンプ形成用開口に対向する部分に
直径100μmの開口を有するマスクを載置し、ピスト
ン式圧入印刷機を用いて半田ペーストを印刷することに
より半田ペースト層を形成した。なお、ここで充填した
半田ペーストは、Sn:Agを重量比96.5:3.5
で配合させた主として粒径5〜20μmの半田を含むも
ので、その粘度を250Pa・sに調整したものであ
る。
(21) A mask having an opening having a diameter of 100 μm is placed on one side of the solder resist layer 14 at a portion facing all the openings for forming solder bumps, and soldering is performed using a press-fitting press of a piston type. A solder paste layer was formed by printing the paste. The solder paste filled here was Sn: Ag in a weight ratio of 96.5: 3.5.
Containing mainly solder having a particle size of 5 to 20 μm, the viscosity of which is adjusted to 250 Pa · s.

【0209】また、ソルダーレジスト層14の他の一面
には、上記と同様にSn:Sb=95.0:5.0の半
田ペースト層を形成した後、導電性ピン78を取り付け
た。
On the other side of the solder resist layer 14, a solder paste layer of Sn: Sb = 95.0: 5.0 was formed in the same manner as described above, and the conductive pins 78 were attached.

【0210】(22)その後、上記(21)の工程で形
成した半田ペースト層を260℃でリフローし、さら
に、フラックス洗浄を行うことにより、半田バンプとP
GA(Pin Grid Array)とを備えた多層プリント配線板
を得た(図17参照)。
(22) Thereafter, the solder paste layer formed in the above step (21) is reflowed at 260 ° C., and is further subjected to flux cleaning, whereby solder bumps and P
A multilayer printed wiring board provided with a GA (Pin Grid Array) was obtained (see FIG. 17).

【0211】(実施例3)実施例1における(18)〜
(21)の工程に代えて、下記(1)〜(4)の工程を
行った以外は、実施例1と同様にして多層プリント配線
板を製造した。 (1)実施例1の(1)〜(17)の工程を行った後、
ソルダーレジスト層14の表面全体に、硬度90°のゴ
ム製の印刷用スキージを用いて、半田ペーストを塗布
し、凹形状の半田バンプ形成用開口に半田ペーストを完
全に充填した。なお、ここで充填した半田ペーストは、
Sn:Agを重量比96.5:3.5で配合させた主と
して粒径5〜20μmの半田を含むもので、その粘度を
200Pa・sに調整したものである。さらに、半田ペ
ースト印刷後、ソルダーレジスト層14上の全面にフッ
素樹脂からなるプレス部材を5秒間、0.5MPaの押
圧力で押し当て、半田バンプ形成用開口を半田ペースト
で完全に充填するとともに、半田バンプ形成用開口およ
びその周辺のボイドを除去した。
(Example 3) (18) to (18) in Example 1
A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that the following steps (1) to (4) were performed instead of the step (21). (1) After performing the steps (1) to (17) of Example 1,
A solder paste was applied to the entire surface of the solder resist layer 14 by using a rubber printing squeegee having a hardness of 90 °, and the solder paste was completely filled in the concave solder bump forming openings. The solder paste filled here is
It mainly contains solder having a particle size of 5 to 20 μm, in which Sn: Ag is blended at a weight ratio of 96.5: 3.5, and its viscosity is adjusted to 200 Pa · s. Further, after printing the solder paste, a pressing member made of a fluororesin is pressed against the entire surface of the solder resist layer 14 with a pressing force of 0.5 MPa for 5 seconds, and the solder bump forming openings are completely filled with the solder paste. An opening for forming a solder bump and voids around the opening were removed.

【0212】(2)次に、上記(1)の工程で塗布した
半田ペーストのうち、半田バンプ形成用開口に充填した
半田ペースト以外の半田ペーストを、まず、ステンレス
製のスキージを用いて除去し、その後、クリーニングペ
ーパーを用いて完全に除去することにより、充填した半
田ペーストの表面を平坦化するとともに、半田ペースト
の表面とソルダーレジスト層の表面とを同一平面にし
た。
(2) Next, of the solder pastes applied in the above step (1), solder pastes other than the solder paste filled in the openings for forming the solder bumps are first removed using a stainless steel squeegee. After that, the surface of the filled solder paste was flattened by completely removing the surface with a cleaning paper, and the surface of the solder paste was made flush with the surface of the solder resist layer.

【0213】(3)次の、ソルダーレジスト層14上
に、全ての半田バンプ形成用開口に対向する部分に直径
100μmの開口を有するマスクを載置し、ピストン式
圧入型印刷機で半田ペーストを印刷することにより半田
ペースト層を形成した。なお、ここで充填した半田ペー
ストは、Sn:Agを重量比96.5:3.5で配合さ
せた主として粒径5〜20μmの半田を含むもので、そ
の粘度を250Pa・sに調整したものである。
(3) A mask having an opening having a diameter of 100 μm is placed on the solder resist layer 14 at a portion facing all the openings for forming solder bumps, and the solder paste is applied by a press-fitting press of a piston type. A solder paste layer was formed by printing. The solder paste filled here mainly contains solder having a particle size of 5 to 20 μm in which Sn: Ag is blended in a weight ratio of 96.5: 3.5, and the viscosity thereof is adjusted to 250 Pa · s. It is.

【0214】(4)その後、上記(1)〜(3)の工程
で印刷した半田ペーストを250℃でリフローし、さら
に、フラックス洗浄を行うことにより、半田バンプを備
えた多層プリント配線板を得た(図11(c)参照)。
(4) Thereafter, the solder paste printed in the above steps (1) to (3) is reflowed at 250 ° C., and is further subjected to flux cleaning to obtain a multilayer printed wiring board having solder bumps. (See FIG. 11C).

【0215】(実施例4)実施例2における(19)〜
(22)の工程に代えて、下記(1)〜(4)の工程を
行った以外は、実施例2と同様にして多層プリント配線
板を製造した。 (1)実施例2の(1)〜(18)の工程を行った後、
ソルダーレジスト層14の表面全体に、硬度90°のゴ
ム製の印刷用スキージを用いて、半田ペーストを塗布
し、凹形状の半田バンプ形成用開口に半田ペーストを完
全に充填した。なお、ここで充填した半田ペーストは、
Sn:Agを重量比96.5:3.5で配合させた主と
して粒径5〜20μmの半田を含むもので、その粘度を
200Pa・sに調整したものである。さらに、半田ペ
ースト印刷後、ソルダーレジスト層14上の半田ペース
ト層をフッ素樹脂からなるローラーを用いて、0.3M
Paの押圧力で押すことにより、半田バンプ形成用開口
を半田ペーストで完全に充填するとともに、半田バンプ
形成用開口およびその周辺のボイドを除去した。
(Example 4) (19) to (19) in Example 2
A multilayer printed wiring board was manufactured in the same manner as in Example 2 except that the following steps (1) to (4) were performed instead of the step (22). (1) After performing the steps (1) to (18) in Example 2,
A solder paste was applied to the entire surface of the solder resist layer 14 by using a rubber printing squeegee having a hardness of 90 °, and the solder paste was completely filled in the concave solder bump forming openings. The solder paste filled here is
It mainly contains solder having a particle size of 5 to 20 μm, in which Sn: Ag is blended at a weight ratio of 96.5: 3.5, and its viscosity is adjusted to 200 Pa · s. Further, after printing the solder paste, the solder paste layer on the solder resist layer 14 is coated with a 0.3M
By pressing with a pressing force of Pa, the openings for forming solder bumps were completely filled with the solder paste, and voids around the openings for forming solder bumps and the periphery thereof were removed.

【0216】(2)次に、上記(1)の工程で塗布した
半田ペーストのうち、半田バンプ形成用開口に充填した
半田ペースト以外の半田ペーストを、まず、ステンレス
製のスキージを用いて除去し、その後、クリーニングペ
ーパーを用いて完全に除去することにより、充填した半
田ペーストの表面を平坦化するとともに、半田ペースト
の表面とソルダーレジスト層の表面とを同一平面にし
た。さらに、充填した半田ペーストを250℃でリフロ
ーした。
(2) Next, of the solder paste applied in the above step (1), the solder paste other than the solder paste filled in the openings for forming the solder bumps is first removed using a stainless steel squeegee. After that, the surface of the filled solder paste was flattened by completely removing the surface with a cleaning paper, and the surface of the solder paste was made flush with the surface of the solder resist layer. Further, the filled solder paste was reflowed at 250 ° C.

【0217】(3)次の、ソルダーレジスト層14の片
面に、全ての半田バンプ形成用開口に対向する部分に直
径100μmの開口を有するマスクを載置し、ピストン
式圧入印刷機で半田ペーストを印刷することにより半田
ペースト層を形成した。なお、ここで充填した半田ペー
ストは、Sn:Agを重量比96.5:3.5で配合さ
せた主として粒径5〜20μmの半田を含むもので、そ
の粘度を250Pa・sに調整したものである。
(3) Next, a mask having an opening having a diameter of 100 μm is placed on one surface of the solder resist layer 14 at a portion facing all the openings for forming solder bumps, and the solder paste is applied by a press-fitting press of a piston type. A solder paste layer was formed by printing. The solder paste filled here mainly contains solder having a particle size of 5 to 20 μm in which Sn: Ag is blended in a weight ratio of 96.5: 3.5, and the viscosity thereof is adjusted to 250 Pa · s. It is.

【0218】また、ソルダーレジスト層14の他の一面
には、上記と同様にSn:Sb=95.0:5.0の半
田ペースト層を形成した後、導電性ピン78を取り付け
た。
On the other side of the solder resist layer 14, a solder paste layer of Sn: Sb = 95.0: 5.0 was formed in the same manner as described above, and the conductive pins 78 were attached.

【0219】(4)その後、上記(3)の工程で形成し
た半田ペースト層を260℃でリフローし、さらに、フ
ラックス洗浄を行うことにより、半田バンプとPGA
(Pin Grid Array)とを備えた多層プリント配線板を得
た(図17参照)。
(4) Thereafter, the solder paste layer formed in the above step (3) is reflowed at 260 ° C., and further, is subjected to flux cleaning, so that the solder bumps and PGA are removed.
(Pin Grid Array) was obtained (see FIG. 17).

【0220】(実施例5)実施例1における(18)〜
(21)の工程に代えて、下記(1)〜(4)の工程を
行った以外は、実施例1と同様にして多層プリント配線
板を製造した。 (1)実施例1の(1)〜(17)の工程を行った後、
ソルダーレジスト層14上にマスクを載置し、硬度90
°のゴム製の印刷用スキージを用いて、半田ペーストを
印刷し、凹形状の半田バンプ形成用開口に半田ペースト
を完全に充填するとともに、半田バンプ形成用開口周辺
のソルダーレジスト層上に半田ペースト層1517を形
成した(図5(a)参照)。なお、実施例1の(1)〜
(17)と同様の工程を行うことにより形成された半田
バンプ形成用開口は、10×10mmのエリアに150
μmの間隔で約5000個形成されており、このような
約5000個の半田バンプ形成用開口が形成された領域
が半田バンプとなる。なお、本実施例において、半田バ
ンプエリアは複数存在する。
(Example 5) (18) to (18) in Example 1
A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that the following steps (1) to (4) were performed instead of the step (21). (1) After performing the steps (1) to (17) of Example 1,
A mask is placed on the solder resist layer 14 and has a hardness of 90.
Use a rubber printing squeegee to print the solder paste, completely fill the concave solder bump opening with solder paste, and place the solder paste on the solder resist layer around the solder bump opening. A layer 1517 was formed (see FIG. 5A). In addition, (1)-of Example 1
An opening for forming a solder bump formed by performing the same process as (17) has a 150 × 10 mm area.
About 5,000 solder bumps are formed at an interval of μm, and a region in which about 5,000 solder bump forming openings are formed becomes a solder bump. In this embodiment, there are a plurality of solder bump areas.

【0221】また、この工程において、マスクとして
は、約5000個の半田バンプ形成用開口を含む10×
10mmの半田バンプエリアより1辺あたり5mm大き
い15×15mmの領域に対向する部分に開口が形成さ
れたものを用いた。従って、本実施例で用いたマスク
は、半田バンプエリアに対向する部分に形成された複数
の開口を有している。また、ここで充填した半田ペース
トは、Sn:Agを重量比96.5:3.5で配合させ
た主として粒径5〜20μmの半田を含むもので、その
粘度を200Pa・sに調整したものである。さらに、
半田ペースト印刷後、ソルダーレジスト層14上の全面
にフッ素樹脂からなるプレス部材を5秒間、0.5MP
aの押圧力で押し当て、半田バンプ形成用開口を半田ペ
ーストで完全に充填するとともに、半田バンプ形成用開
口およびその周辺のボイドを除去した。
In this step, a mask having a size of about 10 × 10
The one having an opening formed in a portion facing a 15 × 15 mm area that is 5 mm larger per side than a 10 mm solder bump area was used. Therefore, the mask used in the present embodiment has a plurality of openings formed in a portion facing the solder bump area. In addition, the solder paste filled here contains mainly solder having a particle size of 5 to 20 μm in which Sn: Ag is blended in a weight ratio of 96.5: 3.5, and the viscosity thereof is adjusted to 200 Pa · s. It is. further,
After printing the solder paste, a pressing member made of fluororesin is applied on the entire surface of the solder resist layer 14 for 0.5 seconds at 0.5MP.
Pressing was performed with the pressing force of a to completely fill the solder bump forming openings with the solder paste, and also removed the solder bump forming openings and the voids around the openings.

【0222】(2)次に、上記(1)の工程で塗布した
半田ペーストのうち、半田バンプ形成用開口に充填した
半田ペースト以外の半田ペーストを、まず、ステンレス
製のスキージを用いて除去し、その後、クリーニングペ
ーパーを用いて完全に除去することにより、充填した半
田ペーストの表面を平坦化するとともに、半田ペースト
の表面とソルダーレジスト層の表面とを同一平面にし
た。
(2) Next, of the solder paste applied in the above step (1), the solder paste other than the solder paste filled in the openings for forming the solder bumps is first removed using a stainless steel squeegee. After that, the surface of the filled solder paste was flattened by completely removing the surface with a cleaning paper, and the surface of the solder paste was made flush with the surface of the solder resist layer.

【0223】(3)次の、ソルダーレジスト層14上
に、全ての半田バンプ形成用開口に対向する部分に直径
100μmの開口を有するマスクを載置し、ピストン式
圧入型印刷機で半田ペーストを印刷することにより半田
ペースト層を形成した。なお、ここで充填した半田ペー
ストは、Sn:Agを重量比96.5:3.5で配合さ
せた主として粒径5〜20μmの半田を含むもので、そ
の粘度を250Pa・sに調整したものである。
(3) Next, a mask having an opening of 100 μm in diameter is placed on the solder resist layer 14 at a portion facing all the openings for forming solder bumps, and the solder paste is applied by a press-fitting press of a piston type. A solder paste layer was formed by printing. The solder paste filled here mainly contains solder having a particle size of 5 to 20 μm in which Sn: Ag is blended in a weight ratio of 96.5: 3.5, and the viscosity thereof is adjusted to 250 Pa · s. It is.

【0224】(4)その後、上記(1)〜(3)の工程
で印刷した半田ペーストを250℃でリフローし、さら
に、フラックス洗浄を行うことにより、半田バンプを備
えた多層プリント配線板を得た(図11(c)参照)。
(4) Thereafter, the solder paste printed in the above steps (1) to (3) is reflowed at 250 ° C., and is further subjected to flux washing to obtain a multilayer printed wiring board having solder bumps. (See FIG. 11C).

【0225】(実施例6)実施例2における(19)〜
(22)の工程に代えて、下記(1)〜(4)の工程を
行った以外は、実施例2と同様にして多層プリント配線
板を製造した。 (1)実施例2の(1)〜(18)の工程を行った後、
ソルダーレジスト層14上にマスクを載置し、硬度90
°のゴム製の印刷用スキージを用いて、半田ペーストを
印刷し、凹形状の半田バンプ形成用開口に半田ペースト
を完全に充填するとともに、半田バンプ形成用開口周辺
のソルダーレジスト層上に半田ペースト層1517を形
成した(図5(a)参照)。なお、実施例2の(1)〜
(18)と同様の工程を行うことにより形成された半田
バンプ形成用開口は、10×10mmのエリアに150
μmの間隔で約5000個形成されており、このような
約5000個の半田バンプ形成用開口が形成された領域
が半田バンプとなる。なお、本実施例において、半田バ
ンプエリアは複数存在する。
(Example 6) (19) to (19) in Example 2
A multilayer printed wiring board was manufactured in the same manner as in Example 2 except that the following steps (1) to (4) were performed instead of the step (22). (1) After performing the steps (1) to (18) in Example 2,
A mask is placed on the solder resist layer 14 and has a hardness of 90.
Use a rubber printing squeegee to print the solder paste, completely fill the concave solder bump forming openings with the solder paste, and place the solder paste on the solder resist layer around the solder bump forming openings. A layer 1517 was formed (see FIG. 5A). In addition, (1)-of Example 2
An opening for forming a solder bump formed by performing the same process as (18) has a size of 150 mm in an area of 10 × 10 mm.
About 5,000 solder bumps are formed at an interval of μm, and a region in which about 5,000 solder bump forming openings are formed becomes a solder bump. In this embodiment, there are a plurality of solder bump areas.

【0226】また、この工程において、マスクとして
は、約5000個の半田バンプ形成用開口を含む10×
10mmの半田バンプエリアより1辺あたり5mm大き
い15×15mmの領域に対向する部分に開口が形成さ
れたものを用いた。従って、本実施例で用いたマスク
は、半田バンプエリアに対向する部分に形成された複数
の開口を有している。なお、ここで充填した半田ペース
トは、Sn:Agを重量比96.5:3.5で配合させ
た主として粒径5〜20μmの半田を含むもので、その
粘度を200Pa・sに調製したものである。さらに、
半田ペースト印刷後、ソルダーレジスト層14上をフッ
素樹脂からなるローラを用いて、0.3MPaの押圧力
で押すことにより半田バンプ形成用開口を半田ペースト
で完全に充填するとともに、半田バンプ形成用開口およ
びその周辺のボイドを除去した。
In this step, a mask having a size of about 10 × 10
The one having an opening formed in a portion facing a 15 × 15 mm area that is 5 mm larger per side than a 10 mm solder bump area was used. Therefore, the mask used in the present embodiment has a plurality of openings formed in a portion facing the solder bump area. The solder paste filled here mainly contains solder having a particle size of 5 to 20 μm in which Sn: Ag is blended at a weight ratio of 96.5: 3.5, and has a viscosity adjusted to 200 Pa · s. It is. further,
After printing the solder paste, the solder resist layer 14 is pressed with a pressing force of 0.3 MPa using a roller made of a fluororesin to completely fill the solder bump forming opening with the solder paste and to form the solder bump forming opening. And voids around it.

【0227】(2)次に、上記(1)の工程で塗布した
半田ペーストのうち、半田バンプ形成用開口に充填した
半田ペースト以外の半田ペーストを、まず、ステンレス
製のスキージを用いて除去し、その後、クリーニングペ
ーパを用いて完全に除去することにより、充填した半田
ペーストの表面を平坦化するとともに、半田ペーストの
表面とソルダーレジスト層の表面とを同一平面にした。
さらに、充填した半田ペーストを250℃でリフローし
た。
(2) Next, of the solder paste applied in the above step (1), the solder paste other than the solder paste filled in the openings for forming the solder bumps is first removed using a stainless steel squeegee. Thereafter, the surface of the filled solder paste was flattened by completely removing the surface using a cleaning paper, and the surface of the solder paste was made flush with the surface of the solder resist layer.
Further, the filled solder paste was reflowed at 250 ° C.

【0228】(3)次の、ソルダーレジスト層14の片
面に、全ての半田バンプ形成用開口に対向する部分に直
径100μmの開口を有するマスクを載置し、ピストン
式圧入型印刷機で半田ペーストを印刷することにより半
田ペースト層を形成した。なお、ここで充填した半田ペ
ーストは、Sn:Agを重量比96.5:3.5で配合
させた主として粒径5〜20μmの半田を含むもので、
その粘度を250Pa・sに調整したものである。
(3) A mask having an opening having a diameter of 100 μm is placed on one surface of the solder resist layer 14 at a portion facing all the openings for forming solder bumps, and the solder paste is applied by a press-fitting press of a piston type. Was printed to form a solder paste layer. The solder paste filled here mainly contains solder having a particle size of 5 to 20 μm in which Sn: Ag is blended in a weight ratio of 96.5: 3.5.
The viscosity was adjusted to 250 Pa · s.

【0229】また、ソルダーレジスト層14の他の一面
には、上記と同様にSn:Sb=95.0:5.0の半
田ペースト層を形成した後、導電性ピン78を取り付け
た。
On the other side of the solder resist layer 14, a solder paste layer of Sn: Sb = 95.0: 5.0 was formed in the same manner as described above, and the conductive pins 78 were attached.

【0230】(4)その後、上記(3)の工程で形成し
た半田ペースト層を260℃でリフローし、さらに、フ
ラックス洗浄を行うことにより、半田バンプとPGA
(Pin Grid Array)とを備えた多層プリント配線板を得
た(図17参照)。
(4) After that, the solder paste layer formed in the above step (3) is reflowed at 260 ° C., and further, is subjected to flux cleaning, so that the solder bumps and PGA are removed.
(Pin Grid Array) was obtained (see FIG. 17).

【0231】(実施例7)実施例1において、(16)
の工程でその開口径が100μmの半田バンプ形成用開
口を形成し、(18)の工程でSn:Agを重量比9
6.5:3.5で配合させた主として粒径5〜20μm
の半田を含むもので、その粘度を250Pa・sに調整
した半田ペーストを充填した以外は、実施例1と同様に
して多層プリント配線板を製造した。
(Example 7) In Example 1, (16)
In step (3), an opening for forming a solder bump having an opening diameter of 100 μm is formed, and in step (18), Sn: Ag is added in a weight ratio of 9.
6.5: Mainly particle size 5 to 20 μm blended at 3.5
A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that the solder paste was filled with a solder paste whose viscosity was adjusted to 250 Pa · s.

【0232】(実施例8)実施例2において、(18)
の工程でその開口径が100μmの半田バンプ形成用開
口を形成し、(19)の工程でSn:Agを重量比9
6.5:3.5で配合させた主として粒径5〜20μm
の半田を含むもので、その粘度を250Pa・sに調整
した半田ペーストを充填した以外は、実施例2と同様に
して多層プリント配線板を製造した。
(Eighth Embodiment) In the second embodiment, (18)
In step (3), an opening for forming a solder bump having an opening diameter of 100 μm was formed, and in step (19), Sn: Ag was added in a weight ratio of 9.
6.5: Mainly particle size 5 to 20 μm blended at 3.5
A multilayer printed wiring board was manufactured in the same manner as in Example 2, except that the solder paste was filled with a solder paste whose viscosity was adjusted to 250 Pa · s.

【0233】(実施例9)実施例3において、(1)の
工程でその開口径が100μmの半田バンプ形成用開口
を形成した後、Sn:Agを重量比96.5:3.5で
配合させた主として粒径5〜20μmの半田を含むもの
で、その粘度を250Pa・sに調整した半田ペースト
を充填した以外は、実施例3と同様にして多層プリント
配線板を製造した。
Example 9 In Example 3, after forming an opening for forming a solder bump having an opening diameter of 100 μm in the step (1), Sn: Ag was blended in a weight ratio of 96.5: 3.5. A multilayer printed wiring board was manufactured in the same manner as in Example 3, except that the solder paste mainly containing solder having a particle size of 5 to 20 μm and having a viscosity adjusted to 250 Pa · s was filled.

【0234】(実施例10)実施例4において、(1)
の工程でその開口径が100μmの半田バンプ形成用開
口を形成した後、Sn:Agを重量比96.5:3.5
で配合させた主として粒径5〜20μmの半田を含むも
ので、その粘度を250Pa・sに調整した半田ペース
トを充填した以外は、実施例4と同様にして多層プリン
ト配線板を製造した。
(Embodiment 10) In Embodiment 4, (1)
After forming an opening for forming a solder bump having an opening diameter of 100 μm in the step, Sn: Ag was added in a weight ratio of 96.5: 3.5.
A multilayer printed wiring board was manufactured in the same manner as in Example 4, except that the solder paste mainly containing solder having a particle size of 5 to 20 μm and having a viscosity adjusted to 250 Pa · s was filled.

【0235】(実施例11)実施例5において、(1)
の工程でその開口径が100μmの半田バンプ形成用開
口を形成した後、Sn:Agを重量比96.5:3.5
で配合させた主として粒径5〜20μmの半田を含むも
ので、その粘度を250Pa・sに調整した半田ペース
トを充填した以外は、実施例5と同様にして多層プリン
ト配線板を製造した。
(Example 11) In Example 5, (1)
After forming an opening for forming a solder bump having an opening diameter of 100 μm in the step, Sn: Ag was added in a weight ratio of 96.5: 3.5.
A multilayer printed wiring board was manufactured in the same manner as in Example 5, except that the solder paste mainly containing solder having a particle size of 5 to 20 μm and having a viscosity adjusted to 250 Pa · s was filled.

【0236】(実施例12)実施例6において、(1)
の工程でその開口径が100μmの半田バンプ形成用開
口を形成した後、Sn:Agを重量比96.5:3.5
で配合させた主として粒径5〜20μmの半田を含むも
ので、その粘度を250Pa・sに調整した半田ペース
トを充填した以外は、実施例6と同様にして多層プリン
ト配線板を製造した。
(Example 12) In Example 6, (1)
After forming an opening for forming a solder bump having an opening diameter of 100 μm in the step, Sn: Ag was added in a weight ratio of 96.5: 3.5.
A multilayer printed wiring board was produced in the same manner as in Example 6, except that the solder paste mainly containing solder having a particle size of 5 to 20 μm and having a viscosity adjusted to 250 Pa · s was filled.

【0237】(比較例1)実施例1の(18)〜(2
1)の工程に代えて、全ての半田バンプ形成用開口に1
回の半田ペースト印刷で半田ペースト層を形成し、リフ
ローすることにより半田バンプを形成した以外は、実施
例1と同様にして多層プリント配線板を製造した。具体
的には、以下の工程を行った。
(Comparative Example 1) (18) to (2) of Example 1
In place of the step 1), 1
A multilayer printed wiring board was manufactured in the same manner as in Example 1, except that a solder paste layer was formed by repeated solder paste printing and solder bumps were formed by reflow. Specifically, the following steps were performed.

【0238】即ち、半田パッドを形成したソルダーレジ
スト層上に、全ての半田バンプ形成用開口に対向する部
分に直径100μmの開口を有するマスクを載置し、ピ
ストン式圧入型印刷機を用いて、半田バンプ形成用開口
に半田ペーストを印刷し、半田バンプを形成するための
半田ペースト層を形成した。その後、半田ペースト層を
250℃でリフローし、さらに、フラックス洗浄を行う
ことにより、半田バンプを備えた多層プリント配線板を
得た。なお、半田ペーストとしては、実施例1の(1
8)の工程で用いたものと同様のものを使用した。
That is, a mask having an opening having a diameter of 100 μm was placed on a portion of the solder resist layer on which the solder pads were formed and opposed to all the openings for forming solder bumps. Solder paste was printed on the openings for forming solder bumps, and a solder paste layer for forming solder bumps was formed. Thereafter, the solder paste layer was reflowed at 250 ° C., and further, flux cleaning was performed to obtain a multilayer printed wiring board having solder bumps. In addition, as the solder paste, (1) in Example 1 was used.
The same one used in the step 8) was used.

【0239】(比較例2)実施例2の(19)〜(2
2)の工程に代えて、全ての半田バンプ形成用開口に1
回の半田ペースト印刷で半田ペースト層を形成し、リフ
ローすることにより半田バンプを形成した以外は、実施
例2と同様にして多層プリント配線板を製造した。具体
的には、以下の工程を行った。
(Comparative Example 2) (19) to (2) of Example 2
In place of the step 2), 1
A multilayer printed wiring board was manufactured in the same manner as in Example 2 except that a solder paste layer was formed by repeated solder paste printing and solder bumps were formed by reflow. Specifically, the following steps were performed.

【0240】即ち、半田パッドを形成したソルダーレジ
スト層上に、全ての半田バンプ形成用開口に対向する部
分に直径100μmの開口を有するマスクを載置し、ピ
ストン式圧入型印刷機を用いて、半田バンプ形成用開口
に半田ペーストを印刷し、半田バンプを形成するための
半田ペースト層を形成した。その後、Sn:Sb=9
5.0:5.0の半田ペースト層を形成した基板の片面
に導電性ピンを取り付け、さらに、半田ペースト層を2
60℃でリフローした後、フラックス洗浄を行うことに
より、半田バンプとPGAとを備えた多層プリント配線
板を得た。なお、半田ペーストとしては、実施例2の
(21)の工程で用いたものと同様のものを使用した。
That is, a mask having an opening having a diameter of 100 μm was placed on a portion of the solder resist layer on which the solder pads had been formed, opposite to all the openings for forming solder bumps. Solder paste was printed on the openings for forming solder bumps, and a solder paste layer for forming solder bumps was formed. Then, Sn: Sb = 9
A conductive pin is attached to one side of the substrate on which a 5.0: 5.0 solder paste layer is formed.
After reflowing at 60 ° C., flux washing was performed to obtain a multilayer printed wiring board having solder bumps and PGA. The same solder paste as that used in the step (21) of Example 2 was used.

【0241】実施例1〜12および比較例1、2で得ら
れた多層プリント配線板について、ソルダーレジスト層
表面の汚染の有無、半田バンプのボイドの有無、およ
び、半田バンプの形状と高さの観察、信頼性試験前後の
性能評価を下記の評価方法を用いて行った。結果を表1
に示した。
Regarding the multilayer printed wiring boards obtained in Examples 1 to 12 and Comparative Examples 1 and 2, the presence or absence of contamination on the surface of the solder resist layer, the presence or absence of voids in the solder bumps, and the shape and height of the solder bumps were determined. The performance evaluation before and after the observation and the reliability test was performed using the following evaluation methods. Table 1 shows the results
It was shown to.

【0242】評価方法 (1)半田バンプのボイドの有無、半田バンプの形状と
高さ 多層プリント配線板の半田バンプが形成されている部分
をX線にて観察してボイドの有無を評価し、ソルダーレ
ジスト層からの半田バンプの高さを測定し、形状を観察
した。なお、形状については、半球状になっているもの
を○、そうでないものを×とした。
[0242]Evaluation method  (1) Existence of voids in solder bumps, shape of solder bumps
Height The part of the multilayer printed wiring board where the solder bumps are formed
Is observed with X-rays to evaluate the presence or absence of voids.
Measure the height of the solder bump from the dist layer and observe the shape
did. The shape is hemispherical
Is indicated by ○, and the other is indicated by ×.

【0243】(2)信頼性試験 135℃、相対湿度85%の条件下で1000時間放置
した後、下記する導通試験を行い、プリント配線板を半
田バンプが形成されている部分で切断して半田バンプの
状態を観察した。信頼性試験と変わらないものを○、ク
ラック等が観察されたものを×とした。
(2) Reliability test After leaving for 1000 hours under the condition of 135 ° C. and 85% relative humidity, the following conduction test was performed, and the printed wiring board was cut at the portion where the solder bumps were formed and soldered. The state of the bump was observed.も の indicates that there was no difference from the reliability test, and X indicates that cracks and the like were observed.

【0244】(3)導通試験 多層プリント配線板を製造した後、上記信頼性試験前後
に導通試験を行い、モニターに表示された結果から導通
状態を評価した。短絡、断線のないものを○、短絡、断
線のあったものを×とした。
(3) Continuity Test After the multilayer printed wiring board was manufactured, a continuity test was performed before and after the above-described reliability test, and the continuity state was evaluated from the results displayed on the monitor. A sample without a short circuit or disconnection was evaluated as ○, and a sample with a short circuit or disconnection was evaluated as ×.

【0245】[0245]

【表1】 [Table 1]

【0246】表1に示したように、実施例1〜12の多
層プリント配線板では、半田バンプにボイドは観察され
ず、半田バンプの高さ、形状は略均一であり、ソルダー
レジスト層の表面も半田ペーストで汚染されていなかっ
た。また、半田バンプ間での短絡もなく、信頼性試験前
後に行った導通試験にも全く問題はなく、信頼性試験後
にクラック、剥がれ等も見当たらなかった。また、第二
の半田ペースト印刷工程で印刷する半田ペーストの粘度
を150〜350Pa・sの範囲で順次変更し、実施例
1と同様の方法を用いて半田バンプを形成した場合にも
所望の形状の半田バンプを形成することができた。
As shown in Table 1, in the multilayer printed wiring boards of Examples 1 to 12, no void was observed in the solder bump, the height and shape of the solder bump were substantially uniform, and the surface of the solder resist layer was Nor was it contaminated with solder paste. Further, there was no short circuit between the solder bumps, and there was no problem in the continuity test before and after the reliability test, and no crack, peeling, etc. were found after the reliability test. Also, when the viscosity of the solder paste to be printed in the second solder paste printing step is sequentially changed in the range of 150 to 350 Pa · s, and the solder bumps are formed using the same method as in the first embodiment, the desired shape is obtained. Could be formed.

【0247】一方、比較例1の多層プリント配線板で
は、一回の印刷工程で粘度の低い半田ペーストのみを印
刷しているため、半田バンプにボイドは形成されていな
かったものの、高さも実施例1と比べてバラツキが大き
く、形状も一様でなかった。また、ソルダーレジスト層
の表面が半田ペーストで汚染されていた。これは、印刷
時に半田ペーストがマスクの裏側に回り込んだためであ
ると推定された。また、導通試験に関しては、半田バン
プ形成後は特に問題がなかったが、信頼性試験後には断
線、短絡が発生した。また、断線と確認された部分の半
田バンプの断面を観察すると、クラック、剥がれを引き
起こしていた。
On the other hand, in the multilayer printed wiring board of Comparative Example 1, since only a low-viscosity solder paste was printed in one printing step, no void was formed in the solder bumps, but the height was also increased. Compared to No. 1, the variation was large and the shape was not uniform. Further, the surface of the solder resist layer was contaminated with the solder paste. It was presumed that this was because the solder paste wrapped around the back side of the mask during printing. Regarding the continuity test, there was no particular problem after the formation of the solder bumps, but after the reliability test, disconnection and short-circuit occurred. Further, when the cross section of the solder bump at the portion where the disconnection was confirmed was observed, cracking and peeling occurred.

【0248】また、比較例2の多層プリント配線板で
は、一回の印刷工程で粘度の高い半田ペーストのみを印
刷しているため、ソルダーレジスト層の表面は殆ど汚染
されていなかったものの、半田バンプには多くのボイド
が形成されており、高さも実施例2と比べてバラツキが
大きく、形状も一様でなかった。また、導通試験に関し
ては、半田バンプ形成後は特に問題がなかったが、信頼
性試験後には断線、短絡が発生した。また、断線と確認
された部分の半田バンプの断面を観察すると、比較例1
と比べて多くのクラックや剥がれが発生していた。これ
は、半田バンプ内のボイドから誘発されたものであると
推定された。
Further, in the multilayer printed wiring board of Comparative Example 2, since only a high-viscosity solder paste was printed in one printing step, the surface of the solder resist layer was hardly contaminated, but the solder bumps were hardly contaminated. Had many voids formed, and the height was more uneven than in Example 2, and the shape was not uniform. Regarding the continuity test, there was no particular problem after the formation of the solder bumps, but after the reliability test, disconnection and short-circuit occurred. Also, when the cross section of the solder bump at the portion where the disconnection was confirmed was observed, it was found that
Many cracks and peeling occurred in comparison with. This was assumed to have been induced by voids in the solder bumps.

【0249】[0249]

【発明の効果】第一〜第三の本発明の多層プリント配線
板の製造方法は、上述した構成からなるため、均一な形
状および高さを有するとともにボイド等の欠陥を有さ
ず、相互間で短絡のない半田バンプを形成することがで
き、接続性及び信頼性に優れたプリント配線板を製造す
ることができる。
Since the first to third methods for manufacturing a multilayer printed wiring board of the present invention have the above-described structure, they have a uniform shape and height, have no defects such as voids, and Thus, a solder bump without short-circuit can be formed, and a printed wiring board excellent in connectivity and reliability can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(d)は、第一の本発明の多層プリン
ト配線板の製造方法における(a)〜(d)の工程を模
式的に示す部分断面図である。
1 (a) to 1 (d) are partial cross-sectional views schematically showing steps (a) to (d) in a first method for manufacturing a multilayer printed wiring board according to the present invention.

【図2】(a)〜(b)は、第一の本発明の多層プリン
ト配線板の製造方法において、半田ペーストを印刷する
方法の一例を模式式に示す部分断面図である。
FIGS. 2A and 2B are partial cross-sectional views schematically showing an example of a method of printing a solder paste in the first method of manufacturing a multilayer printed wiring board according to the present invention.

【図3】(a)〜(d)は、第二の本発明の多層プリン
ト配線板の製造方法における(a)〜(d)の工程を模
式的に示す部分断面図である。
FIGS. 3A to 3D are partial cross-sectional views schematically showing steps (a) to (d) in a second method for manufacturing a multilayer printed wiring board according to the present invention.

【図4】(a)は、第三の本発明の製造方法で製造する
多層プリント配線板の一例を模式的に示す平面図であ
り、(b)は、(a)に示す多層プリント配線板の部分
断面図である。
FIG. 4A is a plan view schematically showing an example of a multilayer printed wiring board manufactured by the manufacturing method of the third invention, and FIG. 4B is a plan view showing the multilayer printed wiring board shown in FIG. FIG.

【図5】(a)〜(d)は、第三の本発明の多層プリン
ト配線板の製造方法における(a)〜(d)の工程を模
式的に示す部分断面図である。
FIGS. 5A to 5D are partial cross-sectional views schematically showing steps (a) to (d) in a third method of manufacturing a multilayer printed wiring board according to the present invention.

【図6】第三の本発明の多層プリント配線板の製造方法
の工程の一部を模式的に示す平面図である。
FIG. 6 is a plan view schematically showing a part of the steps of the method for manufacturing a multilayer printed wiring board according to the third invention.

【図7】(a)〜(d)は、本発明の多層プリント配線
板の製造方法の工程の一部を示す断面図である。
FIGS. 7A to 7D are cross-sectional views illustrating some of the steps of the method for manufacturing a multilayer printed wiring board according to the present invention.

【図8】(a)〜(d)は、本発明の多層プリント配線
板の製造方法の工程の一部を示す断面図である。
FIGS. 8A to 8D are cross-sectional views illustrating some of the steps of the method for manufacturing a multilayer printed wiring board according to the present invention.

【図9】(a)〜(d)は、本発明の多層プリント配線
板の製造方法の工程の一部を示す断面図である。
FIGS. 9A to 9D are cross-sectional views illustrating some of the steps of the method for manufacturing a multilayer printed wiring board according to the present invention.

【図10】(a)〜(c)は、本発明の多層プリント配
線板の製造方法の工程の一部を示す断面図である。
FIGS. 10A to 10C are cross-sectional views illustrating some of the steps of the method for manufacturing a multilayer printed wiring board according to the present invention.

【図11】(a)〜(c)は、本発明の多層プリント配
線板の製造方法の工程の一部を示す断面図である。
FIGS. 11A to 11C are cross-sectional views illustrating some of the steps of the method for manufacturing a multilayer printed wiring board according to the present invention.

【図12】(a)〜(e)は、本発明の多層プリント配
線板の製造方法の工程の一部を示す断面図である。
FIGS. 12A to 12E are cross-sectional views illustrating some of the steps of the method for manufacturing a multilayer printed wiring board according to the present invention.

【図13】(a)〜(e)は、本発明の多層プリント配
線板の製造方法の工程の一部を示す断面図である。
FIGS. 13A to 13E are cross-sectional views illustrating some of the steps of the method for manufacturing a multilayer printed wiring board according to the present invention.

【図14】(a)〜(d)は、本発明の多層プリント配
線板の製造方法の工程の一部を示す断面図である。
FIGS. 14A to 14D are cross-sectional views illustrating some of the steps of the method for manufacturing a multilayer printed wiring board according to the present invention.

【図15】(a)〜(d)は、本発明の多層プリント配
線板の製造方法の工程の一部を示す断面図である。
FIGS. 15A to 15D are cross-sectional views illustrating some of the steps of the method for manufacturing a multilayer printed wiring board according to the present invention.

【図16】(a)〜(c)は、本発明の多層プリント配
線板の製造方法の工程の一部を示す断面図である。
FIGS. 16A to 16C are cross-sectional views illustrating some of the steps of the method for manufacturing a multilayer printed wiring board according to the present invention.

【図17】本発明の製造方法により得られる多層プリン
ト配線板の一例を模式的に示す断面図である。
FIG. 17 is a cross-sectional view schematically showing one example of a multilayer printed wiring board obtained by the manufacturing method of the present invention.

【符号の説明】[Explanation of symbols]

1、30 基板 8、32 銅箔 4、34 下層導体回路 9、36 スルーホール 6、52 バイアホール用開口 12、42 薄膜導体層(無電解めっき膜) 3、43 めっきレジスト 13、44 電解めっき膜 2、50 層間樹脂絶縁層 10、54 樹脂充填材 58 蓋めっき層 14、70 ソルダーレジスト層 17、76 半田バンプ 78 導電性ピン 1, 30 Substrate 8, 32 Copper foil 4, 34 Lower conductor circuit 9, 36 Through hole 6, 52 Via hole opening 12, 42 Thin film conductor layer (electroless plating film) 3, 43 Plating resist 13, 44 Electroplating film 2, 50 interlayer resin insulation layer 10, 54 resin filler 58 lid plating layer 14, 70 solder resist layer 17, 76 solder bump 78 conductive pin

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E319 AC01 BB04 BB05 CD29 GG05 5E346 AA02 AA04 AA12 AA15 AA29 AA32 AA43 CC04 CC09 CC10 CC14 CC40 CC52 CC55 DD03 DD13 DD25 EE19 EE20 FF01 FF18 FF23 FF27 FF45 GG01 GG15 GG19 GG25 GG27 GG28 HH07 HH11  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E319 AC01 BB04 BB05 CD29 GG05 5E346 AA02 AA04 AA12 AA15 AA29 AA32 AA43 CC04 CC09 CC10 CC14 CC40 CC52 CC55 DD03 DD13 DD25 EE19 EE20 FF01 FF18 FF23 FF27 GG25 GG19 GG45 HH11

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 導体回路を形成した基板上に、層間樹脂
絶縁層と導体回路とを積層形成した後、最上層の導体回
路上に、複数の半田バンプ形成用開口を有するソルダー
レジスト層を設け、前記半田バンプ形成用開口に半田ペ
ーストを印刷して半田バンプを形成する多層プリント配
線板の製造方法であって、少なくとも下記(a)〜
(d)の工程を行うことを特徴とする多層プリント配線
板の製造方法。 (a)1回以上の半田ペーストの印刷を行い、凹形状の
半田バンプ形成用開口に半田ペーストを充填する第一の
半田ペースト印刷工程、(b)ソルダーレジスト層上の
半田ペースト層の表面全体または表面の一部をプレスす
る半田ペーストプレス工程、(c)前記(a)および
(b)の工程を経ることにより充填された半田ぺースト
の表面を平坦にする半田ペースト平坦化工程、および、
(d)1回以上の半田ペーストの印刷を行う第二の半田
ペースト印刷工程。
1. After laminating an interlayer resin insulating layer and a conductive circuit on a substrate on which a conductive circuit is formed, a solder resist layer having a plurality of solder bump forming openings is provided on the uppermost conductive circuit. A method for manufacturing a multilayer printed wiring board, wherein a solder paste is formed by printing a solder paste in the opening for forming a solder bump, the method comprising:
A method for manufacturing a multilayer printed wiring board, comprising performing the step (d). (A) a first solder paste printing step in which solder paste is printed one or more times and a solder paste is filled in a concave solder bump forming opening, and (b) the entire surface of the solder paste layer on the solder resist layer Or a solder paste pressing step of pressing a part of the surface, (c) a solder paste flattening step of flattening the surface of the solder paste filled through the steps (a) and (b), and
(D) A second solder paste printing step in which the solder paste is printed one or more times.
【請求項2】 前記第一の半田ペースト印刷工程におい
て、前記ソルダーレジスト層上に、前記半田バンプ形成
用開口に対向する部分に開口を有するマスクを載置した
後、半田ペーストを印刷する請求項1に記載の多層プリ
ント配線板の製造方法。
2. In the first solder paste printing step, a solder paste is printed on the solder resist layer after a mask having an opening at a portion opposite to the solder bump forming opening is placed on the solder resist layer. 2. The method for manufacturing a multilayer printed wiring board according to 1.
【請求項3】 導体回路を形成した基板上に、層間樹脂
絶縁層と導体回路とを積層形成した後、最上層の導体回
路上に、複数の半田バンプ形成用開口を有するソルダー
レジスト層を設け、前記半田バンプ形成用開口に半田ペ
ーストを印刷して半田バンプを形成する多層プリント配
線板の製造方法であって、少なくとも下記(a)〜
(d)の工程を行うことを特徴とする多層プリント配線
板の製造方法。 (a)1回以上の半田ペーストの印刷で、ソルダーレジ
スト層の表面全体に半田ペーストを塗布し、半田バンプ
形成用開口に半田ペーストを充填する第一の半田ペース
ト印刷工程、(b)ソルダーレジスト層上の半田ペース
ト層の表面全体または表面の一部をプレスする半田ペー
ストプレス工程、(c)半田バンプ形成用開口に充填し
た半田ペースト以外の半田ペーストを除去し、半田ペー
ストの表面とソルダーレジスト層の表面とを略同一平面
とする半田ペースト除去工程、および、(d)1回以上
の半田ペーストの印刷を行う第二の半田ペースト印刷工
程。
3. A method according to claim 1, wherein an interlayer resin insulating layer and a conductive circuit are laminated on the substrate on which the conductive circuit is formed, and a solder resist layer having a plurality of solder bump forming openings is provided on the uppermost conductive circuit. A method of manufacturing a multilayer printed wiring board, wherein a solder paste is printed on the solder bump forming opening to form a solder bump, the method comprising:
A method for manufacturing a multilayer printed wiring board, comprising performing the step (d). (A) a first solder paste printing step in which solder paste is applied to the entire surface of the solder resist layer by one or more times of solder paste printing, and the solder paste is filled into openings for forming solder bumps; A solder paste pressing step of pressing the entire surface or a part of the surface of the solder paste layer on the layer, (c) removing the solder paste other than the solder paste filled in the opening for forming the solder bump, and removing the solder paste surface and the solder resist. A solder paste removing step of making the surface of the layer substantially flush with the surface, and (d) a second solder paste printing step of printing the solder paste one or more times.
【請求項4】 導体回路を形成した基板上に、層間樹脂
絶縁層と導体回路とを積層形成した後、最上層の導体回
路上に、複数の半田バンプ形成用開口を有するソルダー
レジスト層を設け、前記半田バンプ形成用開口に半田ペ
ーストを印刷して半田バンプを形成する多層プリント配
線板の製造方法であって、少なくとも下記(a)〜
(d)の工程を行うことを特徴とする多層プリント配線
板の製造方法。 (a)ソルダーレジスト層上の複数の半田バンプ形成用
開口を含む一定領域に、一回以上半田ペーストを印刷
し、前記半田バンプ形成用開口に半田ペーストを充填す
る第一の半田ペースト印刷工程、(b)ソルダーレジス
ト層上の半田ペースト層の表面全体または表面の一部を
プレスする半田ペーストプレス工程、(c)半田バンプ
形成用開口に充填した半田ペースト以外の半田ペースト
を除去し、半田ペーストの表面とソルダーレジスト層の
表面とを略同一平面とする半田ペースト除去工程、およ
び、(d)1回以上の半田ペーストの印刷を行う第二の
半田ペースト印刷工程。
4. After laminating an interlayer resin insulating layer and a conductor circuit on a substrate on which a conductor circuit is formed, a solder resist layer having a plurality of solder bump forming openings is provided on the uppermost conductor circuit. A method for manufacturing a multilayer printed wiring board, wherein a solder paste is formed by printing a solder paste in the opening for forming a solder bump, the method comprising:
A method for manufacturing a multilayer printed wiring board, comprising performing the step (d). (A) a first solder paste printing step of printing a solder paste at least once in a predetermined area including a plurality of solder bump forming openings on the solder resist layer and filling the solder bump forming openings with the solder paste; (B) a solder paste pressing step of pressing the entire surface or a part of the surface of the solder paste layer on the solder resist layer; (c) removing a solder paste other than the solder paste filled in the opening for forming the solder bump; A solder paste removing step of making the surface of the solder resist layer and the surface of the solder resist layer substantially flush with each other, and (d) a second solder paste printing step of performing one or more solder paste printings.
【請求項5】 前記第一の半田ペースト印刷工程におい
て、前記ソルダーレジスト層上に、複数の半田バンプ形
成用開口を含む一定領域に対向する部分に開口を有する
マスクを載置した後、半田ペーストを印刷する請求項4
に記載の多層プリント配線板の製造方法。
5. In the first solder paste printing step, after placing a mask having an opening on a portion facing a predetermined region including a plurality of solder bump forming openings on the solder resist layer, Claim 4
3. The method for producing a multilayer printed wiring board according to item 1.
【請求項6】 前記第二の半田ペースト印刷工程におい
て、前記ソルダーレジスト層上に、前記半田バンプ形成
用開口に対向する部分に開口を有するマスクを載置した
後、半田ペーストを印刷する請求項1〜5のいずれか1
に記載の多層プリント配線板の製造方法。
6. In the second solder paste printing step, a solder paste is printed after placing a mask having an opening at a portion facing the solder bump forming opening on the solder resist layer. Any one of 1 to 5
3. The method for producing a multilayer printed wiring board according to item 1.
【請求項7】 前記第一の半田ペースト印刷工程で印刷
する半田ペーストの粘度が、前記第二の半田ペースト印
刷工程で印刷する半田ペーストの粘度よりも低い請求項
1〜6のいずれか1に記載の多層プリント配線板の製造
方法。
7. The method according to claim 1, wherein the viscosity of the solder paste printed in the first solder paste printing step is lower than the viscosity of the solder paste printed in the second solder paste printing step. A method for producing the multilayer printed wiring board according to the above.
【請求項8】 前記第一の半田ペースト印刷工程におい
て、1回目の半田ペーストの印刷で、その底面に窪みを
有する半田バンプ形成用開口のみに、その窪み部分が充
填される程度に半田ペーストを印刷し、2回目の半田ペ
ーストの印刷で、凹形状の半田バンプ形成用開口を完全
に充填するように、ソルダーレジスト層の表面全体に半
田ペーストを塗布する請求項1〜7のいずれか1に記載
のプリント配線板の製造方法。
8. In the first solder paste printing step, in the first solder paste printing, the solder paste is applied to such an extent that only the solder bump forming opening having a recess on the bottom surface is filled with the recess. The method according to any one of claims 1 to 7, wherein the solder paste is applied to the entire surface of the solder resist layer so as to completely fill the concave solder bump forming opening by printing the second solder paste. The method for producing a printed wiring board according to the above.
JP2000319976A 2000-10-19 2000-10-19 Manufacturing method of multilayer printed wiring board Expired - Fee Related JP4514309B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000319976A JP4514309B2 (en) 2000-10-19 2000-10-19 Manufacturing method of multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000319976A JP4514309B2 (en) 2000-10-19 2000-10-19 Manufacturing method of multilayer printed wiring board

Publications (2)

Publication Number Publication Date
JP2002134890A true JP2002134890A (en) 2002-05-10
JP4514309B2 JP4514309B2 (en) 2010-07-28

Family

ID=18798333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000319976A Expired - Fee Related JP4514309B2 (en) 2000-10-19 2000-10-19 Manufacturing method of multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP4514309B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130046678A (en) * 2011-10-28 2013-05-08 엘지이노텍 주식회사 Method of forming bump for package on package type substrate
CN113840475A (en) * 2020-06-24 2021-12-24 上海为彪汽配制造有限公司 Method for reducing welding holes of grounding welding pad

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02117195A (en) * 1988-10-27 1990-05-01 Furukawa Electric Co Ltd:The Formation solder resist layer of circuit substrate
JPH05338369A (en) * 1992-06-12 1993-12-21 Ibiden Co Ltd Paste filling mask and paste filling method using same
JPH10335800A (en) * 1997-06-04 1998-12-18 Ibiden Co Ltd Formation of solder bump
JPH1187556A (en) * 1997-09-08 1999-03-30 Hitachi Ltd Semiconductor device
JPH11145176A (en) * 1997-11-11 1999-05-28 Fujitsu Ltd Method for forming solder bump and method for forming preliminary solder
JP2000208911A (en) * 1999-01-18 2000-07-28 Nec Toyama Ltd Manufacture of mounting substrate with solder resist layer formed with bump on electrode pad

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02117195A (en) * 1988-10-27 1990-05-01 Furukawa Electric Co Ltd:The Formation solder resist layer of circuit substrate
JPH05338369A (en) * 1992-06-12 1993-12-21 Ibiden Co Ltd Paste filling mask and paste filling method using same
JPH10335800A (en) * 1997-06-04 1998-12-18 Ibiden Co Ltd Formation of solder bump
JPH1187556A (en) * 1997-09-08 1999-03-30 Hitachi Ltd Semiconductor device
JPH11145176A (en) * 1997-11-11 1999-05-28 Fujitsu Ltd Method for forming solder bump and method for forming preliminary solder
JP2000208911A (en) * 1999-01-18 2000-07-28 Nec Toyama Ltd Manufacture of mounting substrate with solder resist layer formed with bump on electrode pad

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130046678A (en) * 2011-10-28 2013-05-08 엘지이노텍 주식회사 Method of forming bump for package on package type substrate
KR101870444B1 (en) * 2011-10-28 2018-07-20 엘지이노텍 주식회사 Method of forming bump for package on package type substrate
CN113840475A (en) * 2020-06-24 2021-12-24 上海为彪汽配制造有限公司 Method for reducing welding holes of grounding welding pad

Also Published As

Publication number Publication date
JP4514309B2 (en) 2010-07-28

Similar Documents

Publication Publication Date Title
WO2000076281A1 (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP2003023252A (en) Multilayered printed wiring board
JP2003023253A (en) Multilayered printed wiring board
JP2001121053A (en) Roll coater for coating and production method of printed circuit board using the same
JP4863557B2 (en) Manufacturing method of multilayer printed wiring board
JP4707273B2 (en) Manufacturing method of multilayer printed wiring board
JP2003101244A (en) Multilayer printed wiring board and method of manufacturing the same
JP2002204057A (en) Multilayer printed wiring board and method of manufacturing the same
JP2001168531A (en) Multilayer printed wiring board and manufacturing method therefor
JP4514308B2 (en) Manufacturing method of multilayer printed wiring board
JP4605888B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2000307024A (en) Production of printed wiring board
JP2002134920A (en) Multilayer printed wiring board and method for manufacturing the same
JP4514309B2 (en) Manufacturing method of multilayer printed wiring board
JP2001102751A (en) Multilayer printed wiring board and manufacturing method thereof
JP4748889B2 (en) Manufacturing method of multilayer printed wiring board
JP4484350B2 (en) Method for manufacturing printed wiring board
JP3348846B2 (en) Method of manufacturing multilayer printed wiring board and multilayer printed wiring board
JP4587571B2 (en) Manufacturing method of multilayer printed wiring board
JP3219396B2 (en) Manufacturing method of multilayer printed wiring board
JP4518660B2 (en) Manufacturing method of multilayer printed wiring board
JP2002280740A (en) Multilayer printed wiring board
JP2002271027A (en) Multi-layer printed board
JP2001244640A (en) Multilayer printed wiring board and its manufacturing method
JP2002344143A (en) Method of manufacturing multilayer printed wiring board

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100511

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees