JP2002134495A - 窒素ドープｆｓｇ層の堆積方法 - Google Patents

窒素ドープｆｓｇ層の堆積方法

Info

Publication number
JP2002134495A
JP2002134495A JP2001151271A JP2001151271A JP2002134495A JP 2002134495 A JP2002134495 A JP 2002134495A JP 2001151271 A JP2001151271 A JP 2001151271A JP 2001151271 A JP2001151271 A JP 2001151271A JP 2002134495 A JP2002134495 A JP 2002134495A
Authority
JP
Japan
Prior art keywords
substrate
gas
containing gas
chamber
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001151271A
Other languages
English (en)
Inventor
Lin Zhang
シャン リン
Wen Ma
マ ウェン
Zhuang Li
リー シュアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002134495A publication Critical patent/JP2002134495A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 フルオロケイ酸塩ガラスより薄膜の誘電率が
低くかつ接着特性が良好である、プロセスチャンバ内で
基板上にニトロフッ化ケイ酸塩ガラスの絶縁薄膜を堆積
する方法を提供する。 【解決手段】 ケイ素含有ガスとフッ素含有ガスと窒素
含有ガスのガス混合気から生成された高密度プラズマが
基板上にニトロフッ化ケイ酸塩ガラスの層を堆積させ
る。ギャップ充填応用については、基板に4.8〜11.2Ｗ/
cm2のバイアス電力密度のバイアスをかけ、酸素含有ガ
スの流量とプロセスチャンバ内の全ケイ素含有ガスの合
計流量との比率が1.0〜1.8、好ましくは1.2〜1.4であ
る。ダマシン応用については、バイアス電力密度は、3.
2Ｗ/cm2未満、好ましくは1.6Ｗ/cm2であり、流量比率は
1.2〜3.0である。最適パラメータを用いることで、薄膜
はフルオロケイ酸塩ガラスより低い誘電率と良好な接着
特性を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】本発明は、集積回路の製造に関し、更に
詳細には、そのような回路に用いられる窒素ドープＦＳ
Ｇ膜を堆積する方法に関する。本発明に従って堆積した
膜は、種々の応用に有効であり、金属間誘電体層の形成
や銅ダマシン応用に特に有効である。
【０００２】慣用の集積回路製造においては、金属層内
にギャップパターンをエッチングすることにより回路要
素が形成され、それを誘電体で充填する。半導体チップ
について常に高レベルの集積化を含む努力が続けられた
ので、回路部品（例えば、トランジスタ、キャパシタ
等）を小さくし、部品を共に近接させる、持続した要望
が開発されたことにより、チップ領域単位当たり多数の
部品が可能になった。半導体チップについて部品密度を
増すと、導電構造を絶縁するために用いられる物質の誘
電率ｋに対する動作速度と電力消費の感受性が高くな
る。誘電率が高過ぎる場合には、チップの金属ライン間
の容量が大きくなりすぎ、層を横切って望ましくないク
ロストークを生じる。
【０００３】集積回路製造における絶縁材料として酸化
ケイ素又は酸化ケイ素系ガラスの種々の形が一般的に用
いられている。酸化ケイ素は多くの応用に許容できる低
誘電率を有し、低い誘電率は、高密度の回路部品等に必
要とされる応用に好ましい。低い誘電率はＲＣ遅延を減
少させ、回路動作速度の向上全体に寄与する。誘電率が
非ドープケイ酸塩ガラス（『ＵＳＧ』）より低い絶縁体
を形成する方法は、化学気相成長（『ＣＶＤ』）プロセ
ス中の酸化ケイ素にフッ素を添加することを必要とす
る。得られたフッ化ケイ酸塩ガラス（『ＦＳＧ』）中に
フッ素ドーパントが存在すると、誘電率に対して所望の
低下作用を有することは既知である。
【０００４】誘電率が適切な膜を堆積する方法を開発す
るのに考慮すべき他の要因は、慣用のアルミニウム合金
より抵抗が小さい銅を全タイプの集積回路の主要オンチ
ップ導体として引き受けるように用意することである。
アルミニウムより銅をエッチングすることは更に難しい
ので、『ダマシンプロセス』と呼ばれる特殊なプロセス
が銅系集積回路の製造に開発された。従って、ダマシン
プロセスにおいては、まず、誘電体層を集積スタックと
して堆積し、次に、エッチングしてギャップを形成し、
引き続き導電材料で充填する。上または下に位置する可
能性のあるバリヤ層は、隣接した誘電体層への銅の拡散
を防止するために一般に含まれる。ダマシンプロセスに
用いられる集積スタックには、膜の選択的エッチングに
設けられる『エッチングストップ』又は『ハードマス
ク』として既知の層が用いられる。窒化ケイ素（ＳixＮ
y）は、そのような応用、例えば、金属ラインを含む層
間にバイアを形成する場合に一般的に用いられる物質で
ある。
【０００５】ギャップ充填応用とダマシン応用双方のＵ
ＳＧ膜やＦＳＧ膜の堆積は、以前には高密度プラズマ
（『ＨＤＰ』）ＣＶＤ装置で行われてきた。そのような
装置においては、所望される膜に必要な元素成分を含む
ガス混合体からチャンバ内でプラズマを生成させること
により堆積が達成される。ギャップ充填応用の場合に
は、ウエハにバイアスがかけられている間にプラズマ内
でウエハを処理してよい。ウエハに衝突するようにバイ
アスはプラズマからウエハへのイオンを加速し、ギャッ
プを早期に密閉することができる物質がスパッタされる
とともに、プラズマからの物質が同時に堆積してギャッ
プを充填する。ＦＳＧギャップ充填プロセスは、信頼
性、安定性又はスループットの点で一般的に良好なプロ
セス・スキームである。ギャップ充填応用で堆積したＨ
ＤＰ-ＦＳＧ膜のフッ素濃度は典型的には約5.5〜7.0原
子％（at.％）であり、誘電率ｋは約3.7であり、それに
比べて従来の非ドープ酸化ケイ素のｋ値は約4.0〜4.3で
ある。
【０００６】ＦＳＧの使用は、ＵＳＧに比べて誘電率が
低い絶縁材料を与えるが、低下によって高動作速度や高
回路性能に直接変えられることから更に低下させること
が望ましい。低誘電率が所望される膜を堆積させること
ができ、同時に膜が高い安定性を得ることが更に望まし
い。
【０００７】
【発明の概要】本発明の実施例は、低い誘電率を有しか
つ安定性の向上したそのようなケイ酸塩ガラス系絶縁体
を示すものである。堆積チャンバに供給される混合気中
に窒素含有ガスを含めることにより（ＦＳＧを製造する
ために用いられるガスのほかに）、基板上にニトロフッ
化ケイ酸塩ガラス（『ＮＦＳＧ』）膜を堆積できる。そ
のようなＮＦＳＧ膜の誘電率は、窒素含有ガスを用いな
い以外はすべて同様の条件下で堆積したＦＳＧ層の誘電
率より約５％低い。膜中に窒素ドーパントを含めること
に起因するこの誘電率の低下は、デバイス速度を高める
ことを可能にし、膜によって高められた安定性は、ＦＳ
ＧとＵＳＧ双方とに異なって存在する集積化における懸
念を軽減する。ＮＦＳＧ層はまた、ある実施例において
必要とされる可能性のある、上または下に位置するバリ
ヤ層に対する接着性が優れている。本発明の種々の実施
例は、ダマシン応用とギャップ充填応用双方に適用でき
る。ＮＦＳＧ層のギャップ充填機能も、窒素含有ガスを
用いない以外は同様の条件下で堆積したＦＳＧ膜または
ＵＳＧ膜よりも向上する。
【０００８】ギャップ充填応用に従う実施例において
は、ケイ素含有ガスとフッ素含有ガスと酸素含有ガスと
窒素含有ガスのガス混合気をチャンバに供給して、基板
上にＮＦＳＧ膜を堆積する方法が示される。高密度プラ
ズマがガス混合気から生成されるが、ここでの『高密
度』は、イオン密度が1011イオン/cm3以上であるといっ
た意味合いで解釈される。4.8〜11.2Ｗ/cm2のバイアス
電力密度で基板にバイアスがかけられ、プラズマを用い
て基板上にＮＦＳＧ層が堆積される。具体的な実施例に
おいては、バイアス電力密度は8.3Ｗ/cm2である。好適
実施例においては、窒素含有ガスはＮ2であるが、Ｎ
2Ｏ、ＮＨ3、又はＮＦ3のような異なる窒素含有ガスで
あってもよい。フッ素含有ガスは、好ましくはＳiＦ4で
あり、ケイ素含有ガスは好ましくはシランである。酸素
含有ガスの流量とガス混合気中の全ケイ素含有ガスの合
計流量との比率は、1.0〜1.8、好ましくは1.2〜1.4の範
囲内でなければならない。Ｎ2流量は、10〜60 sccm、好
ましくは20〜40 sccmの範囲内でなければならず、化学
量論に従って代替窒素含有ガスに適切になるよう調整し
てもよい。最適パラメータを用いると、ＦＳＧより誘電
率が低く接着特性の良好なＮＦＳＧ膜が堆積することに
なる。本方法は、アスペクト比が3.2：１より大きいギ
ャップをほとんど充填し得るギャップ充填機能を提供す
る。
【０００９】ダマシン応用に従う他の実施例において
は、高密度プラズマを生成する、ケイ素含有ガスとフッ
素含有ガスと窒素含有ガスのガス混合気をチャンバに供
給することにより基板上にＮＦＳＧ膜を堆積する方法が
示される。基板に電力密度が0.0〜3.2Ｗ/cm2のバイアス
がかけられ、プラズマを用いてＮＦＳＧ層が堆積され
る。ダマシン応用については、バイヤス電力密度は好ま
しくは1.6Ｗ/cm2であり、酸素含有ガスの流量とガス混
合気中の全ケイ素含有ガスの流量との比率は1.2〜3.0で
あり、好ましくは1.8〜2.5の範囲である。ギャップ充填
応用に従う実施例については、窒素含有ガスはＮ2であ
ることが好ましいが、Ｎ2Ｏ、ＮＨ3、又はＮＦ3のよう
な他のガスを用いることもできる。好ましいフッ素含有
ガスはＳiＦ4であり、好ましいケイ素含有ガスはシラン
である。Ｎ2流量は好ましくは30〜120sccmであるが、化
学量論に従って代替的窒素含有ガスを用いる場合にはこ
の流量は調整することができる。関連実施例において
は、ＮＦＳＧ層は基板上に予め形成されたバリヤ層上に
堆積し、バリヤ層は好ましくは窒化ケイ素層である。Ｎ
ＦＳＧ層がダマシンプロセスの一部として堆積する場
合、ＮＦＳＧ層を堆積する前に酸素を含有しないｉｎ
ｓｉｔｕプラズマによって基板を加熱することが好まし
い。ギャップ充填応用については、最適パラメータの使
用は、ＦＳＧより誘電率が低く接着特性の良好なＮＦＳ
Ｇ膜の堆積を可能にする。
【００１０】本発明の方法は、基板処理装置を動作させ
るためにコンピュータ読み出し可能プログラムを具体化
したコンピュータ読み出し可能記憶媒体において具体化
することができる。そのような装置は、プロセスチャン
バと、プラズマ生成装置と、基板ホルダと、ガス供給装
置と、システムコントローラと、を含んでよい。コンピ
ュータ読み出し可能プログラムは、上記実施例に従って
プロセスチャンバ内に配置した基板上に薄膜を形成する
基板処理装置を動作させる命令を含む。
【００１１】本発明、及びその利点と特徴を、添付の図
面によって詳述する。
【００１２】
【個々の実施例の説明】
【Ｉ．はじめに】本発明は、基板上にニトロフッ化ケイ
酸塩ガラス（『ＮＦＳＧ』）膜を堆積する方法及び装置
に関する。最適ガス流量とソース電力密度とバイアス電
力密度により堆積したＮＦＳＧ膜は、同様に堆積したＵ
ＳＧ又はＦＳＧ膜と比較して誘電率が低い。得られたＮ
ＦＳＧ層は、一部の実施例において必要とされるであろ
う窒化ケイ素（ＳxＮy）といった上または下に位置する
バリヤ層に対する接着性が優れている。ＮＦＳＧ層はま
た、高安定性であり、よってＦＳＧに存在する集積化に
おける懸念を軽減する。ＮＦＳＧ膜をギャップ充填応用
として堆積する実施例においては、ギャップ充填機能が
改善され、高アスペクト比については100％ギャップ充
填が得られる。ギャップ充填実施例のほかに、本発明は
また、ダマシン応用における使用についても下記に記載
される。
【００１３】
【II．例示的な基板処理装置】図１Ａは、本発明の誘電
体層を堆積可能な高密度プラズマ化学気相成長（ＨＤＰ
-ＣＶＤ）装置１０を示す実施例である。装置１０は、
チャンバ１３と、真空装置７０と、ソースプラズマ装置
８０Ａと、バイアスプラズマ装置８０Ｂと、ガス供給装
置３３と、リモートプラズマ洗浄装置５０と、を含んで
いる。
【００１４】チャンバ１３の上部分は、酸化アルミニウ
ム又は窒化アルミニウムのようなセラミック誘電材料か
らつくられたドーム１４を含んでいる。ドーム１４は、
プラズマ処理領域１６の上の境界を画成している。プラ
ズマ処理領域１６は、基板１７の上面と基板支持部材１
８によって底部に結合している。
【００１５】ヒータプレート２３とコールドプレート２
４がドーム１４に載置され、熱的に結合している。ヒー
タプレート２３とコールドプレート２４は、約100℃〜2
00℃の範囲の約±10℃以内までドーム温度の制御を可能
にする。これにより、種々のプロセスのドーム温度を最
適化することができる。例えば、堆積プロセスより洗浄
又はエッチングプロセスの方が高い温度でドームを維持
することが望ましいことがあり得る。ドーム温度の正確
な制御によって、チャンバ内のフレークカウント又はパ
ーティクルカウントを減少させ、堆積相と基板間の接着
が向上する。
【００１６】チャンバ１３の下部分は、チャンバを真空
装置に結合する本体部材２２を含んでいる。基板支持部
材１８のベース部分２１は本体部材２２に取り付けら
れ、連続する内面をなしている。基板は、チャンバ１３
の内外へロボットブレード（図示せず）でチャンバ１３
側の挿入/除去開口（図示せず）を通って搬送される。
リフトピン（図示せず）はモータ（図示せず）の制御下
で上下され、上の装填位置５７のロボットブレードか
ら、基板が基板支持部材１８の基板受容部分１９上に載
置される下の処理位置５６に、基板を移動させる。基板
受容部分１９は、基板処理中に基板を基板支持部材１８
に固定する静電チャック２０を含んでいる。好適実施例
においては、基板支持部材１８は、酸化アルミニウム又
はアルミニウムセラミック材料からつくられている。
【００１７】真空装置７０はスロットルボディ２５を含
み、スロットルボディ２５はツインブレードスロットル
バルブ２６を覆い、ゲートバルブ２７とターボ分子ポン
プ２８に結合している。スロットルボディ２５がガスフ
ローへの妨害をできるだけ少なくし、対称ポンピングを
可能にすることは留意しなければならない。ゲート弁２
７はポンプ２８をスロットルバルブ２５から分離でき、
スロットルバルブ２６が全開しているときに排気流容量
を制限することによりチャンバ圧を制御し得る。実施例
においては、スロットルバルブとゲート弁とターボ分子
ポンプの配置は、約１ミリトル〜約２トルのチャンバ圧
の正確で安定な制御を可能にし、22リットル/分のポン
プ容量を与える。
【００１８】ソースプラズマ装置８０Ａは、ドーム１４
上に取り付けられたトップコイル２９とサイドコイル３
０を含んでいる。対称接地シールド（図示せず）によっ
てコイル間の電気結合が減少する。トップコイル２９は
上方ソースＲＦ（ＳＲＦ）発振器３１Ａによってエネル
ギー源を供給され、サイドコイル３０はサイドＳＲＦ発
振器３１Ｂによってエネルギー源を供給されて、各々の
コイル作動において独立した電力レベルと周波数を可能
にする。このデュアルコイル装置は、チャンバ１３内の
ラジアルイオン密度の制御を可能にし、よってプラズマ
均一性を向上させる。サイドコイル３０とトップコイル
２９は、典型的には誘導駆動され、相補形電極を必要と
しない。個々の実施例においては、上方ソースＲＦ発振
器３１Ａは、標準値２ＭＨzで2,500ワットまでのＲＦ電
力を供給し、側方ソースＲＦ発振器３１Ｂは、1.8〜2.2
ＭＨz、標準値２ＭＨzで5,000ワットまでのＲＦ電力を
供給する。上方又は側方ＲＦ発振器の動作周波数は、標
準動作周波数から（例えば、それぞれ1.7〜1.9ＭＨz又
は1.9〜2.1ＭＨzに）相殺してプラズマ生成効率を向上
させることができる。
【００１９】バイアスプラズマ装置８０Ｂは、バイアス
ＲＦ（ＢＲＦ）発振器３１Ｃとバイアス整合ネットワー
ク３２Ｃを含んでいる。バイアスプラズマ装置８０Ｂ
は、基板部分１７を本体部材２２に容量的に結合し、相
補形電極として作用する。バイアスプラズマ装置８０Ｂ
は、ソースプラズマ装置８０Ａによって生じたプラズマ
化学種（例えば、イオン）を基板の表面に送ることを高
める働きをする。ＢＲＦ発振器３１Ｃは、約１〜100の
範囲の周波数でＲＦ電力を供給する。個々の実施例にお
いては、ＢＲＦ発振器３１Ｃは13.56ＭＨzで5,000ワッ
トまでのＲＦ電力を供給する。
【００２０】ＲＦ発振器３１Ａと３１Ｂは、ディジタル
制御シンセサイザを含み、約1.8〜約2.2ＭＨzの周波数
範囲にわたって作動する。各発振器は、当業者に理解さ
れるように、チャンバ及びコイルから発振器へ逆に反射
される電力を測定するとともに、最低反射電力が得られ
るように動作周波数を調整するＲＦ制御回路（図示せ
ず）を含んでいる。ＲＦ発振器は、典型的には、50オー
ムの特性インピーダンスをもつ負荷へ動作するように設
計されている。ＲＦ電力は、発振器より異なる特性イン
ピーダンスをもつ負荷から反射される可能性がある。こ
れは、負荷へ送る電力を減少させ得る。更に、負荷から
発振器へ逆に反射される電力は過剰負荷するとともに発
振器を損傷させてしまう。プラズマインピーダンスは、
5オーム未満から900オームを超えるまでの範囲であって
もよく、特にプラズマイオン密度に左右され、反射電力
が周波数の関数であり得ることから、反射電力に従って
発振器周波数を調整すると、ＲＦ発振器からプラズマへ
送られる電力が増大し、発振器が保護される。反射電力
を減少させ効率を向上させるもう１つの方法は、整合ネ
ットワークによるものである。
【００２１】整合ネットワーク３２Ａと３２Ｂは、コイ
ル２９と３０をそれぞれもつ発振器３１Ａと３１Ｂの出
力インピーダンスを整合させる。ＲＦ制御回路は、整合
ネットワーク内のキャパシタ値を変化させて負荷変化と
しての負荷に発振器を整合させることにより双方の整合
ネットワークを同調させることができる。ＲＦ制御回路
は、負荷から発振器に逆に反射した電力がある限界を超
える場合に整合ネットワークに同調させることができ
る。一定の整合を示すとともにＲＦ制御回路を整合ネッ
トワークに効果的に同調させない方法は、反射電力限度
を反射電力の予想値より高く設定することである。これ
によって、ほとんどの新しい条件で整合ネットワークを
一定に保つことにより一部の条件下でプラズマの安定化
を援助することができる。
【００２２】他の基準によりプラズマの安定化を援助す
ることもできる。例えば、ＲＦ制御回路は、負荷（プラ
ズマ）に供給される電力を求めるために使用可能であ
り、層の堆積中に供給電力をほとんど一定に保つために
発振器出力を増減することができる。
【００２３】ガス供給装置３３は、いくつかのガス源、
３４Ａ〜３４Ｆからガス供給ライン３８（一部だけ図示
されている）を経て基板を処理するチャンバへガスを供
給する。当業者によって理解されるように、供給源３４
Ａ〜３４Ｆに用いられる実際の供給源や供給ライン３８
のチャンバ１３への実際の接続は変動し、チャンバ１３
内で行われる堆積プロセスと洗浄プロセスに左右され
る。ガスは、ガスリング３７及び/又は上ノズル４５を
通ってチャンバ１３へ導入される。図１Ｂは、ガスリン
グ３７の詳細を示したチャンバ１３の簡易部分断面図で
ある。
【００２４】実施例においては、第１ガス源と第２ガス
源、３４Ａと３４Ｂ及び第１ガスフローコントローラと
第２ガスフローコントローラ、３５Ａ′と３５Ｂ′によ
ってガスがガス供給ライン３８（一部だけ図示されてい
る）を経てガスリング３７内のリングプレナム３６に供
給される。ガスリング３７は、ガスフローを基板上に均
一に供給する複数のガス供給源ノズル３９（図１Ｂには
例示のために一部だけ図示されている）を有する。ノズ
ルの長さとノズルの角度は、個々のチャンバ内の具体的
なプロセスの均一性プロファイルとガス利用効率の調整
を可能にするために変化させることができる。
【００２５】ガスリング３７は、また、複数の酸化剤ガ
スノズル４０（一部だけ図示されている）を有し、ガス
源ノズル３９と同じ長さであることが好ましいが、一部
の実施例においてはガス源ノズル３９と同一平面上でそ
れより短い。実施例においては、酸化剤ガスノズル４０
は、ボディプレナム４１からガスを受容する。一部の実
施例においては、ガスをチャンバ１３へ注入する前にガ
ス源のガスと酸化剤ガスを混合することは好ましくな
い。他の実施例においては、ボディプレナム４１とガス
リングプレナム３６間のアパーチャ（図示せず）を設け
ることによりガスをチャンバ１３へ注入する前に混合す
ることができる。実施例においては、第３ガス源と第４
ガス源、３４Ｃと３４Ｄ、及び第３ガスフローコントロ
ーラと第４ガスフローコントローラ、３５Ｃと３５Ｄ′
によってガス供給ライン３８を経てボディプレナムへガ
スが供給される。窒素源３４Ｆは、窒素含有ガス（好適
実施例においてはＮ2であるが、Ｎ2Ｏ、ＮＨ3、又はＮ
Ｆ3のような他のガスも用いることができる）をチャン
バへのガスリング３７の酸化剤ノズル４０へ供給する。
また、窒素含有ガスは、ガス源ノズルを通って又はガス
フローコントローラ３５Ｆ′を経て上ノズル４５のよう
な他の又は追加の注入口を通ってチャンバへ供給され得
る。４３Ｂ（他のバルブは図示せず）のような追加のバ
ルブによって、フローコントローラからチャンバへガス
を閉鎖することができる。好適実施例においては、ガス
リング３７のガスノズル３９と４０は、酸化アルミニウ
ムセラミックからつくられている。
【００２６】引火性、毒性、又は腐蝕性ガスを用いる実
施例においては、堆積後にガス供給ラインに残っている
ガスを除去することが望ましいことがあり得る。これ
は、例えば、バルブ４３Ｂのような３ウェイバルブを用
いて、チャンバ１３を供給ライン３８Ａから分離すると
ともに供給ライン３８Ａに通気しフォアライン４４を真
空にする。図１Ａに示されるように、４３Ａや４３Ｃの
ような他の同様のバルブも他のガス供給ラインに組込む
ことができる。そのような３ウェイバルブは、実際上チ
ャンバ１３に近接して置かれ、通気していないガス供給
ライン（３ウェイバルブとチャンバの間）の容量をでき
るだけ少なくすることができる。更に、２ウェイ（オン
オフ）バルブ（図示せず）は、マスフローコントローラ
（『ＭＦＣ』）とチャンバ間又はガス源とＭＦＣ間に置
くことができる。
【００２７】図１Ａについて説明する。チャンバ１３
は、上ノズル４５と上通気口４６を有する。上ノズル４
５と上通気口４６は、ガスのトップフローとサイドフロ
ーの独立した制御を可能にし、膜均一性を向上させかつ
膜の堆積とドーピングパラメーターの微調整を可能にす
る。上通気口４６は、上ノズル４５の周りの環状開口で
ある。実施例においては、第１ガス源３４Ａはガス源ノ
ズル３９と上ノズル４５を供給する。ガス源ノズルＭＦ
Ｃ３５Ａ′は、ガス源ノズル３９へ供給されるガス量を
制御し、上ノズルＭＦＣ３５Ａは、上ガスノズル４５へ
供給されるガス量を制御する。同様に、２つのＭＦＣ３
５Ｂと３５Ｂ′は、上通気口４６と単一酸素源からの酸
化剤ガスノズル４０双方への酸素流を制御するために用
いることができる。上ノズル４５と上通気口４６に供給
されるガスは、ガスをチャンバ１３へ流す前に分離して
おくことができ、ガスをチャンバ１３へ流す前に上プレ
ナム４８で混合することもできる。別個のガス源の同じ
ガスもチャンバの種々の部分に供給するために用いるこ
とができる。
【００２８】ガス源ノズル３９と酸化剤ガスノズル４０
の構造は、本発明のある種の実施例においては重要であ
る可能性がある。図１Ｃは、図１Ｂに示されるガスリン
グ３７の実施例を示す簡易水平断面図である。この実施
例においては、ガスリング３７は、ガスリング３７の周
囲に均一に配分された１６のガス源ノズル３９を含んで
いる。ガスリング３７は、ガスリング３７の周囲に均一
に配分された８つの酸化剤ガスノズル４０を更に含んで
いる。代替的実施例においては、ガスリング３７は、ガ
スリング３７の周囲に均一に配分された１２のガス源ノ
ズル３９と６つの酸化剤ガスノズル４０を含んでいる。
【００２９】リモートマイクロ波生成プラズマ洗浄装置
５０は、チャンバ部品から堆積残渣を定期的に洗浄する
ために設けられる。洗浄装置は、リアクタキャビティ５
３内で洗浄ガス源３４Ｅ（例えば、分子フッ素、三フッ
化窒素、他のフルオロカーボン又は等価物）からプラズ
マを生成させるリモートマイクロ波発生器５１を含んで
いる。このプラズマから得られる反応性化学種は、アプ
リケータチューブ５５を経て洗浄ガス供給口５４を通っ
てチャンバ１３に送られる。洗浄プラズマを含むのに用
いられる物質（例えば、キャビティ５３とアプリケータ
チューブ５５）は、プラズマによる攻撃に抵抗するもの
でなければならない。望ましいプラズマ化学種の濃度は
リアクタキャビティ５３からの距離につれて低下する可
能性があるので、リアクタキャビティ５３と供給口５４
間の距離は実際上短くしなければならない。リモートキ
ャビティ内に洗浄プラズマを生成すると、効率のよいマ
イクロ波発生器の使用が可能であり、ｉｎ ｓｉｔｕ生
成されたプラズマ内に存在することができるグロー放電
の温度、放射線、又は衝撃をチャンバ部品は受けない。
その結果、静電チャック２０のような相対的に感受性の
ある部品は、ｉｎｓｉｔｕ洗浄プロセスにおいては要求
されることがある、ダミーウエハで被覆する必要がな
く、別に保護する必要もない。
【００３０】システムコントローラ６０は、装置１０の
動作を制御する。好適実施例においては、コントローラ
６０は、ハードディスクドライブ、フロッピィディスク
ドライブ（図示せず）、又はプロセッサ６１に結合した
カードラック（図示せず）のようなメモリ６２を含んで
いる。カードラックは、シングルボードコンピュータ
（ＳＢＣ）（図示せず）、アナログ又はディジタル入出
力ボード（図示せず）、インターフェースボード（図示
せず）、又はステッパモータコントローラボード（図示
せず）を含んでよい。システムコントローラは、ボー
ド、カードケージ、又はコネクタの寸法と型を規定して
いる、ベルサモジュラヨーロッパ（ＶＭＥ）規格に適合
している。ＶＭＥ規格は、１６ビットデータバスと２４
ビットアドレスバスをもつようにバス構造を規定してい
る。システムコントローラ３１は、ハードディスクドラ
イブに記憶されたコンピュータプログラムの制御下で又
はリムーバルディスクに記憶されたプログラムのような
他のコンピュータプログラムによって動作する。コンピ
ュータプログラムは、例えば、タイミング、ガスの混合
気、ＲＦ電力レベル、又は具体的なプロセスの他のパラ
メーターを決定する。ユーザーとシステムコントローラ
間のインターフェースは、図１Ｄに示される、陰極線管
（ＣＲＴ）６５、又はライトペン６６のようなモニター
による。
【００３１】図１Ｄは、図１Ａの具体的なＣＶＤ処理チ
ャンバと共に用いられる具体的なシステムユーザーイン
ターフェースの一部を示す図である。システムコントロ
ーラ６０は、コンピュータ読み出し可能メモリ６２に結
合したプロセッサ６１を含んでいる。好ましくは、メモ
リ６２はハードディスクドライブであってもよいが、メ
モリ６２はＲＯＭ、ＰＲＯＭ等の他の種類のメモリでも
よい。
【００３２】システムコントローラ６０は、メモリ６２
内のコンピュータ読み出し可能フォーマットに記憶され
たコンピュータプログラム６３の制御下で動作する。コ
ンピュータプログラムは、タイミング、温度、ガスフロ
ー、ＲＦ電力レベル又は具体的なプロセスの他のパラメ
ータを決定する。ユーザーとシステムコントローラ間の
インターフェースは、図１Ｃに示される、ＣＲＴモニタ
６５とライトペン６６による。好適実施例においては、
２つのモニタ、６５と６５Ａ、と２つのライトペン、６
６と６６Ａを用い、一方はオペレータのためにクリーン
ルーム壁（６５）にもう一方は修理技術者のために壁の
後ろに取り付けられている。両モニタは、同じ情報を同
時に示すが、一方のライトペン（例えば、６６）だけが
可能である。具体的なスクリーン又は機能を選ぶため
に、オペレータは、ディスプレイスクリーンの領域に触
れ、ペンでボタン（図示せず）を押す。触れた領域によ
って、例えば、色を変え又はニューメニューを示すこと
によりライトペンで選ばれていることが確認される。
【００３３】コンピュータプログラムコードは、68000
アセンブリ言語、Ｃ、Ｃ++、ＦＯＲＴＲＡＮ、パスカル
又は他の言語のような慣用のコンピュータ読み出し可能
プログラミング言語に書き込み得る。適切なプログラム
コードは、慣用のテキストエディタを用いて１つのファ
イル、又は複数のファイルに入力され、コンピュータの
メモリシステムのようなコンピュータ使用可能媒体に記
憶又は具体化される。入力したコードテキストが高レベ
ル言語である場合、コードをコンパイルし、得られたコ
ンパイラコードをプレコンパイル・ウィンドウライブラ
リルーチンのオブジェクトコードとリンクする。リンク
したコンパイルオブジェクトコードを実行するために、
システムユーザーは、オブジェクトコードを呼び出し、
コンピュータシステムにメモリ内のコードをロードさせ
る。ＣＰＵがメモリからのコードを読み出し、プログラ
ム内に識別されたタスクを行わせるコードを実行する。
【００３４】図１Ｅは、コンピュータプログラム７０の
階層制御構造を示す説明的ブロック図である。ユーザー
は、ライトペンインターフェースを用いることによりＣ
ＲＴモニタ上に表示されたメニュー又はスクリーンに応
答してプロセス設定番号とプロセスチャンバ番号をプロ
セスセレクタサブルーチン７３に入力する。プロセス設
定は、指定されたプロセスを行うために必要とするプロ
セスパラメーターの所定の設定であり、予め決められた
設定番号で識別される。プロセスセレクタサブルーチン
７３は、（ｉ）マルチチャンバ装置内の所望のプロセス
チャンバ、又は（ii）所望のプロセスを行うプロセスチ
ャンバを動作するために必要とされるプロセスパラメー
ターの所望の設定を識別する。個々のプロセスを行うプ
ロセスパラメーターは、プロセスガス組成又は流量のよ
うな条件、基板温度、圧力、ＲＦ電力レベルのようなプ
ラズマ条件、又はチャンバドーム温度に関し、レシピの
形でユーザーに示される。レシピによって指定されたパ
ラメーターは、ライトペン/ＣＲＴモニタインターフェ
ースを用いて入力される。
【００３５】プロセスをモニタする信号は、システムコ
ントローラ６０のアナログ又はディジタル入力ボードで
示され、プロセスを制御する信号はシステムコントロー
ラ６０のアナログ又はディジタル出力ボード上に出力さ
れる。
【００３６】プロセスシーケンササブルーチン７５は、
プロセスセレクタサブルーチン７３からの識別されたプ
ロセスチャンバとプロセスパラメーターの設定を受容す
るプログラムコードと種々のプロセスチャンバの動作を
制御するプログラムコードを含んでいる。複数のユーザ
ーがプロセス設定番号とプロセスチャンバ番号を入力し
てもよく、一人のユーザーが複数のプロセス設定番号と
プロセスチャンバ番号を入力してもよい。シーケンササ
ブルーチン７５は、所望の順序で使用プロセスをスケジ
ュールする。好ましくは、シーケンササブルーチン７５
は、（ｉ）チャンバが用いられている場合に決定するプ
ロセスチャンバの動作をモニタするステップ、（ii）用
いられているチャンバで何のプロセスが行われているか
を求めるステップ、又は（iii）行われるべきプロセス
のプロセスチャンバとタイプの利用可能性に基づいて所
望のプロセスを実行するステップを行うプログラムコー
ドを含んでいる。ポーリングのようなプロセスチャンバ
をモニタする慣用の方法を使用し得る。プロセスが実行
されることをスケジュールするシーケンササブルーチン
７５は、各々の具体的なユーザー入力リクエストの“年
齢、又は使用プロセスの所望のプロセス条件、又は他の
適切な要因の所望されるプロセス条件と比べて用いられ
るプロセスチャンバの現在の条件を考慮するように設計
し得る場合、スケジューリング優先度を決定するシステ
ムプログラマーを含むことが所望される。
【００３７】プロセスチャンバとプロセス設定の組合わ
せが次に実行する予定であることをシーケンササブルー
チン７５が決定した後、シーケンササブルーチン７５
は、具体的なプロセス設定パラメーターを、シーケンサ
サブルーチン７５によって送られたプロセス設定に従っ
てチャンバ１３とおそらく他のチャンバ（図示せず）内
の複数の処理タスクを制御するチャンバマネージャサブ
ルーチン７７ａ-ｃに送ることによりプロセス設定の実
行を開始する。
【００３８】チャンバ部品サブルーチンの実例は、基板
位置決めサブルーチン８０、プロセスガス制御サブルー
チン８３、圧力制御サブルーチン８５、又はプラズマ制
御サブルーチン９０である。当業者は、チャンバ１３内
で行うために何のプロセスが選ばれるかに左右されて他
のチャンバ制御サブルーチンを含み得ることを認識す
る。動作中、チャンバマネージャサブルーチン７７ａに
よって、実行される具体的なプロセス設定に従ってプロ
セス部品サブルーチンが選択的にスケジュール又はコー
ルされる。チャンバマネージャサブルーチン７７ａは、
シーケンササブルーチン７５が実行するプロセスチャン
バとプロセス設定をスケジュールすると同じ方法でプロ
セス部品サブルーチンをスケジュールする。典型的に
は、チャンバマネージャサブルーチン７７ａは、種々の
チャンバ部品をモニターするステップと、実行されるプ
ロセス設定のプロセスパラメーターに基づいて部品を作
動させるのに必要とすることを決定するステップと、そ
のモニターするステップと決定するステップに応答する
チャンバ部品サブルーチンの実行をもたらすステップ
と、を含んでいる。
【００３９】具体的なチャンバ部品サブルーチンの動作
は、ここでは、図１Ａと図１Ｅによって記載される。基
板位置決めサブルーチン８０は、基板支持番号１８上に
基板を装填するために用いられるチャンバ部品を制御す
るプログラムコードを含んでいる。基板位置決めサブル
ーチン８０はまた、他の処理が完了した後に、例えば、
ＰＥＣＶＤリアクタ又はマルチチャンバ装置の他のリア
クタからチャンバ１３への基板の搬送を制御し得る。
【００４０】プロセスガス制御サブルーチン８３は、プ
ロセスガス組成や流量を制御するプログラムコードを有
する。サブルーチン８３は、閉鎖安全弁の開閉位置を制
御し、マスフローコントローラをランプアップ/ランプ
ダウンして所望のガス流量を得る。プロセスガス制御サ
ブルーチン８３を含むすべてのチャンバ部品サブルーチ
ンは、チャンバマネージャサブルーチン７７ａで呼び出
される。サブルーチン８３は、所望のガス流量に関係し
たチャンバマネージャサブルーチン７７ａからプロセス
パラメーターを受け取る。
【００４１】典型的には、プロセスガス制御サブルーチ
ン８３は、ガス供給ラインを開放し、反復的に（ｉ）必
要なマスフローコントローラを読み出し、（ii）その読
み出したものをチャンバマネージャサブルーチン７７ａ
から受け取った所望の流量と比較し、（iii）必要なよ
うにガス供給ラインの流量を調整する。更に、プロセス
ガス制御サブルーチン８３は、危険な量のガス流量をモ
ニタするステップと危険な状態を検出した場合に閉鎖安
全弁を作動させるステップを含むことができる。
【００４２】一部のプロセスは、アルゴンのような不活
性ガスをチャンバ１３に流して反応性プロセスガスが導
入される前にチャンバ内の圧力を安定化する。これらの
プロセスのために、プロセスガス制御サブルーチン８３
は、チャンバ内の圧力を安定化するのに必要な時間不活
性ガスをチャンバ１３へ流すステップを含むようにプロ
グラムされる。次に、上記ステップが行われる。
【００４３】更に、プロセスガスを液体前駆物質から蒸
発させる場合、プロセスガス制御サブルーチン８３は、
バブラーアセンブリにおいて液体前駆物質によってヘリ
ウムのような供給ガスを吹き込むステップ又は液体注入
弁にヘリウムを導入するステップを含むことができる。
このタイプのプロセスの場合、プロセスガス制御サブル
ーチン８３は、供給ガスの流量、バブラー内の圧力、又
はバブラー温度を調節して所望のプロセスガス流量を得
る。上述のように、所望のプロセスガス流量は、プロセ
スパラメーターとしてプロセスガス制御サブルーチン８
３に導入される。
【００４４】更に、プロセスガス制御サブルーチン８３
は、一定のプロセスガス流量に必要な値を含む記憶され
た表にアクセスすることにより所望のプロセスガス流量
に必要な供給ガス流量、バブラー圧、又はバブラー温度
を得るステップを含んでいる。必要な値が得られるとす
ぐに、供給ガス流量、バブラー圧又はバブラー温度がモ
ニターされ、必要な値と比較され、結果的に調整され
る。
【００４５】プロセスガス制御サブルーチン８３は、ま
た、独立したヘリウム制御（ＩＨＣ）サブルーチン（図
示せず）と共にウエハチャック内の内部通路又は外部通
路によってヘリウム（Ｈe）のような熱伝達ガスの流れ
を制御することができる。ガスフローは、基板をチャッ
クに熱的に結合させる。典型的なプロセスにおいては、
層を形成するプラズマと化学反応がウエハを加熱し、水
冷することができるチャックによってＨeが基板を冷却
する。これにより、基板上に予め存在するフィーチャを
損傷し得る温度より低い温度に基板が保たれる。
【００４６】圧力制御サブルーチン８５は、チャンバの
排気部分でのスロットルバルブ２６の開口のサイズを調
節することによりチャンバ１３内の圧力を制御するプロ
グラムコードを含んでいる。チャンバをスロットルバル
ブで制御する基本的な方法が少なくとも２つある。第１
の方法は、特に、全プロセスガスフロー、プロセスチャ
ンバのサイズ、又はポンプ容量に関するチャンバ圧を確
認することによる。第１方法は、スロットルバルブ２６
を固定した位置に設定する。スロットルバルブ２６を固
定した位置に設定すると、最終的には、定常状態圧をも
たらすことができる。
【００４７】また、チャンバ圧は、例えば、マノメータ
で測定することができ、スロットルバルブ２６の位置
は、圧力制御サブルーチン８５に従って調整することが
でき、制御点はガスフローと排気容量によって設定され
た境界の範囲内であることを前提とする。後者の方法と
関連がある測定、比較、又は計算が呼び出されないの
で、前者の方法は、速やかなチャンバ圧変化をもたらす
ことができる。チャンバ圧の正確な制御を必要としない
場合には前者の方法が望ましいことがあるが、層の堆積
中のような正確で反復可能で安定な圧力が所望される場
合には後者の方法が望ましいことがある。
【００４８】圧力制御サブルーチン８５が呼び出される
場合、所望の又はターゲットの圧力レベルは、チャンバ
マネージャサブルーチン７７ａからのパラメーターとし
て受け取られる。圧力制御サブルーチン８５は、チャン
バに接続した１以上の慣用の圧力マノメータを読み出す
ことによりチャンバ１３内の圧力を測定し、測定した値
とターゲット圧とを比較し、ターゲット圧に対応する記
憶された圧力表から比例、積分、又は微分（ＰＩＤ）値
を得、圧力表から得られたＰＩＤ値に従ってスロットル
バルブ２６を調整する。また、チャンバ１３内の圧力を
所望の圧力又は圧力範囲に調節するために具体的な開口
サイズにスロットルバルブ２６を開閉することができ
る。
【００４９】プラズマ制御サブルーチン９０は、ＲＦ発
振器３１Ａと３１Ｂの周波数と電力出力設定を制御する
プログラムコード整合ネットワーク３２Ａと３２Ｂを同
調させるプログラムコードを含んでいる。前述のチャン
バ部品サブルーチンのようなプラズマ制御サブルーチン
９０は、チャンバマネージャサブルーチン７７ａによっ
て呼び出される。
【００５０】上記サブシステムとルーチンの一部又は全
部を組込むことができる装置の一例は、本発明を実施す
るために形成されたカリフォルニア州サンタクララのAP
PLIED MATERIALS, INC.製のＵＬＴＩＭＡTMである。そ
のような装置の詳細は、FredC. Redeker、Farhad Mogha
dam、Hirogi Hanawa、Tetsuya Ishikawa、Dan Maydan、
Shijian Li、Brian Lue、Robert Steger、Yaxin Wang、
Manus Wong、Ashok Sinhaが共同発明者として挙げられ
た『対称型同調可能な誘導的結合HDP-CVDリアクタ』と
称する1996年７月15日出願の米国特許出願第08/679,927
号に開示され、この開示内容は本明細書に援用されてい
る。記載された装置は、例示のためだけのものである。
本発明を実施するために適切な慣用の基板処理装置とコ
ンピュータ制御装置を選ぶことは当業者の通常技術の事
項である。
【００５１】
【III．例示的な構造】図２は、本発明の使用に従って
つくることができる集積回路２００を示す簡易断面図で
ある。図示されるように、集積回路２００は、シリコン
の局部酸化、又は他の技術によってつくられた電界酸化
物領域２２０によって相互に分かれ、電気的に分離して
いる、ＮＭＯＳとＰＭＯＳトランジスタ２０３と２０６
を含んでいる。また、トランジスタ２０３と２０６は、
トランジスタ２０３と２０６が共にＮＭＯＳ又は共にＰ
ＭＯＳである場合にグルーブトレンチ分離（図示せず）
によって相互に分かれ、電気的に分離されてもよい。各
トランジスタ２０３と２０６は、ソース領域２１２と、
ドレイン領域２１５とゲート領域２１８と、を含んでい
る。
【００５２】プレメタル誘電体（ＰＭＤ）層２２１によ
ってトランジスタ２０３と２０６が金属層２４０から分
かれ、金属層２４０とトランジスタ間の接続はコンタク
ト２２４によってつくられている。金属層２４０は、集
積回路２００に含まれる４つの金属層の１つ、２４０、
２４２、２４４又は２４６である。各金属層２４０、２
４２、２４４、又は２４６は、それぞれの金属間誘電体
（ＩＭＤ）層２２７、２２８、又は２２９によって隣接
した金属層から分かれている。ＩＭＤ層２２７、２２
８、又は２２９のいずれか又は全部は、本発明の実施例
に従って堆積可能である。隣接金属層は、バイア２２６
により使用開口で接続している。金属層２４６上に堆積
したパッシベーション層２３０が平坦化される。
【００５３】簡易集積回路２００は、例示のためだけの
ものであることは理解されなければならない。当業者
は、マイクロプロセッサ、応用特定集積回路（ＡＳＩ
Ｃ）、メモリデバイス等の他の集積回路の製造に関して
本発明の使用を実行し得る。更に、本発明はＰＭＯＳ，
ＮＭＯＳ、ＣＭＯＳ、バイポーラ、又はＢｉＣＭＯＳデ
バイスに適用可能である。
【００５４】
【ＩＶ．例示的なダマシンプロセス】ＩＭＤ層を形成す
るのに本発明のＮＦＳＧ層堆積を用いるデュアルダマシ
ンプロセス集積化スキームの一例を図３(ａ)-(ｈ)に示
す。デュアルダマシンプロセスは、図３(ａ)に示される
ようにシリコン基板５００上の酸化物層５０２の堆積か
ら始まる。バリヤ層５０４は、例えば、ＳiＨ4とＮ2を
用いたＨＤＰ-ＣＶＤ又はＳiＨ4＋ＮＨ3/Ｎ2を用いたＰ
ＥＣＶＤにより酸化物層５０２上に堆積する。一部の応
用においては、層５０４はハードマスク又はエッチング
ストップ層として作用する。第１ＮＦＳＧ層５０６は、
例えば、上記ＨＤＰ-ＣＶＤ法を用いて堆積する。第１
ＮＦＳＧ層５０６は、プロセス集積化を高めるためにバ
リヤ層５０４と同じチャンバ内で堆積することができ
る。第１パターン形成ホトレジスト層５０８は、図３
(ｂ)に示されるように第１ホトリソグラフィ中にＮＦＳ
Ｇ層５０６を被覆する。第１エッチングによって、図３
(ｃ)に示されるように第１ＮＦＳＧ層５０６内にハード
マスク層５０４まで第１組のギャップ５１０がつくられ
る。
【００５５】第１エッチング後、例えば、酸化環境でア
ッシングすることによりホトレジスト５０８を除去す
る。次に、ギャップ５１０と第１ＮＦＳＧ層５０６をア
ルミニウム又は銅のような金属層で被覆する。銅の場合
には、シード層５１２（図３(ｃ)）をギャップ５１０と
第１ＮＦＳＧ層５０６上に堆積する。第１バルク銅層５
１４は、図３(ｄ)に示されるようにギャップ５１０を充
填するように堆積する。一部の応用においては、バリヤ
層（図示せず）は、シード層５１２の堆積前に第１ＮＦ
ＳＧ層５０６とギャップ５１０上に堆積する。バリヤ層
は、銅とＮＦＳＧ間の拡散を防止する。銅層５１４は、
例えば、ケミカルメカニカルポリシング（ＣＭＰ）によ
って平坦化する。銅層５１４の平坦化によって、例え
ば、相互接続構造内に第１組の金属ライン５１５がつく
られる。
【００５６】銅層５１４の平坦化後、図３(ｅ)に示され
るように第２バリヤ層５１６と、第２ＮＦＳＧ層５１８
と、第３バリヤ層５２０とを堆積してＩＭＤ層５２１を
形成する。第２ＮＦＳＧ層５１８と第３ＮＦＳＧ層５２
２は、上記のようにＨＤＰ-ＣＶＤで堆積することがで
きる。層５１８と５２０と５２２は、例えば、ＨＤＰ-
ＣＶＤによって同じチャンバ内でＩＭＤ層５２１を形成
するプロセス集積化を高めるために基板５００を除去せ
ずに堆積することができる。銅層５１４の酸化とチャン
バの汚染を防止するために、第２ＦＳＧ層５１８を堆積
する前に酸素を含まない高密度アルゴンプラズマ中で基
板５００を加熱することができる。第２リソグラフィや
エッチングによって、図３(ｆ)に示されるように層５１
６と５１８と５２０と５２２を通って銅層５１４までバ
イア５２４がつくられる。図３(ｇ)においては、第３リ
ソグラフィやエッチングによって、第２組のギャップ５
２６がつくられる。ギャップ５２６は第２組の金属ライ
ンを画成し、バイア５２４はギャップ５１０と銅層５１
４によって画成された第２組の金属ラインと第１組の金
属ライン間に一組の相互接続部を画成する。次に、バイ
ア５２４とギャップ５２６は、第２バルク銅層で充填
し、得られた構造が図３(ｈ)に示されるようにアニール
及び平坦化される。ギャップ５２６は、第２組の金属ラ
インを画成し、バイア５２４は、第２組の金属ライン５
２８と第１組の金属ライン５１５間に一組の相互接続部
を画成する。
【００５７】銅のエッチングの条件に合った方法が現在
ないことから、ダマシンプロセスは銅の相互接続部を用
いるデバイスに用いられている。ダマシンプロセスによ
ってつくられた構造は、ギャップ充填誘電体を必要とせ
ず、たいていは金属アルミニウム、タングステン、チタ
ン又は他の金属を用いてつくられた同様の構造よりＲＣ
遅延が小さい。更に、ギャップ充填が課題ではないので
高堆積速度をダマシンプロセスに用いることができる。
バリヤ層５０６、５１６又は５２０のいずれもが窒化ケ
イ素層であってもよい。また、ＢＬＯＫTM（バリヤ低
Ｋ）のようなケイ素-炭素低ｋバリヤ層として１以上の
バリヤ層５０６、５１６又は５２０を堆積することが望
ましい。ＢＬＯＫTMは、カリフォルニア州サンタクララ
のアプライドマテリアルズの商標である。
【００５８】
【Ｖ．ＮＦＳＧ堆積に好適なパラメーター】ＮＦＳＧを
製造するＨＤＰ ＣＶＤプロセス中に窒素ドーパントを
添加すると、ＦＳＧ（それ自体一般的にはＵＳＧより優
れている）と比較した場合に膜の物質特性に対して予期
しない有益な効果がいくつかある。窒素を含むことの予
期しない効果は、堆積した膜の誘電率の低下である。窒
素を含む以外はＦＳＧ層とＮＦＳＧ層を同様の条件（即
ち、堆積パラメーターや流量）下で堆積する場合には、
ＮＦＳＧ膜の誘電率は、ＦＳＧ膜の誘電率より約５％低
い誘電率が見られる。ｋのこの低下は、それに対応す
る、プロセスで製造された集積回路の実行速度の増加に
直接転換される。そのような窒素関連の利点は、適切な
パラメーターを選択したギャップ充填プロセスとダマシ
ンプロセス双方で達成される。上記例示的なチャンバ内
でＮＦＳＧを製造するこれら２つのプロセスのそれぞれ
に対しての好適なパラメーター、最適流量、圧力、温
度、又はＲＦ電力値を含む、を表Ｉに纏める。２つの数
字が流量に出てくる場合には１番目の数字はチャンバの
側方の注入口を通るガスの流量であり、２番目の数字は
チャンバの上方の注入口を通るガスの流量である。
【表Ｉ】
表Ｉに明らかに示されたガス成分を供給するほかに、伝
熱ガスとしてＨeを含むことが好ましく、その流量はウ
エハチャック内の内部通路と外部通路を通って制御され
る。表では、窒素は好適な形態のＮ2で添加されること
を示しているが、代替的実施例においては他の形で添加
されてもよい。窒素ドーパントを導入するのに適切な化
合物には、Ｎ2Ｏ、ＮＨ3、又はＮＦ3が含まれる。
【００５９】
【ｉ．ギャップ充填プロセス】表Ｉに纏めたＮＦＳＧ層
製造プロセスに関して留意する価値のあるいくつかの特
徴がある。例えば、そのようなプロセスを評価する際
に、酸素と全シリサイド流量の比、Ｒ≡Ｆ(Ｏ2)/[Ｆ(Ｓ
iＨ4)＋Ｆ(ＳiＦ4)]、ここで、Ｆは流量である、を考慮
することが有効である。ＦＳＧ（窒素を含まない）を製
造する従来技術のＨＤＰ ＣＶＤギャップ充填プロセス
の場合には、典型的には、ＳiＦ4、ＳiＨ4、Ｏ2又はＡ
ｒが約５ミリトルの圧力でＨＤＰチャンバへ導入され
る。そのようなギャップ充填プロセスに適切なＲ値は、
1.35〜1.5の範囲に狭く制約され、この範囲外の偏差か
ら有害な作用が生じる。Ｒがこの範囲内であるように流
量が調整されるならば、誘電率が3.7程度のＦＳＧ膜を
製造することが可能である。しかしながら、低いＲ値で
は、ケイ素を多く含む膜が製造され、誘電率の望ましく
ない増加が生じる。高いＲ値では、ＵＳＧ膜ほど安定で
ない膜の安定性が過剰酸素の結果として更に損なわれ
る。また、表から明らかなように、ギャップ充填プロセ
スについてはＡｒ流がＨＤＰチャンバの上方供給源によ
ってのみ側方供給源を通らずに導入されることが好まし
い。
【００６０】特に、ＮＦＳＧプロセスは、許容し得るＲ
値に対してかなり広い範囲を可能にすると同時に誘電率
の低い膜を製造する。表Ｉに記載される最適実施例にお
いては、誘電率値が3.5であり、同様の非窒素ＦＳＧプ
ロセスによって生じる値より約５％小さく、集積回路の
動作速度において対応する利点が得られる。ＮＦＳＧプ
ロセスに許容され得るＲ範囲の上昇は、表Ｉに示される
値から明らかであり、Ｒは1.0〜1.8の範囲内である。こ
の拡大範囲内で、誘電率を下げることと十分な膜安定性
を得ることとの間のバランスを最適にするためには、Ｒ
は1.2〜1.4の狭い範囲内であることが好ましい。例え
ば、表Ｉに挙げた最適パラメーターは、従来技術のＦＳ
Ｇプロセスに適切な値の範囲外である、Ｒ＝1.3の値で
ある。
【００６１】表Ｉに示されるように、Ｎ2流量は、ギャ
ップ充填プロセスについては10〜60sccm、好適範囲が20
〜40 sccmでなければならない。Ｎ2流量が約10 sccm未
満である場合には、堆積したＮＦＳＧ膜の安定性は不十
分であり、Ｎ2流量が約60 sccmを超える場合には、プロ
セスは過剰のスパッタリングを生じる。他の窒素含有ガ
スが用いられる好適な流量は、ガスの化学量論に左右さ
れ、当業者によって理解されるように適切に調整されな
ければならない。
【００６２】誘電率値の低下が生じるメカニズムは、フ
ッ素濃度が誘電率の低下と相関することが既知であるの
で、膜のフッ素濃度を調べることにより理解され得る。
窒素を添加するという個々の恩恵は、膜内のフッ素濃度
を安定な膜の堆積を妨害せずに高くすることができるこ
とである。フッ素濃度は、膜中の全フッ素ではなくケイ
素に結合したフッ素を測定する、フーリエ変換赤外
（『ＦＴＩＲ』）透過分光法を用いて測定した。フッ素
濃度を求めるために、937 cm-1のＳi-Ｆピークの高さを
1090cm-1のＳi-Ｏピークの高さで割った。ピーク-高さ
比（『ＰＨＲ』と呼ばれるこの比率を、フッ素濃度を定
量するために用いた。誘電率は、水銀プローブを用いて
測定した。誘電率が3.9の熱酸化物膜を、基準として用
いた。例えば、Ｒが約1.45の従来技術のＦＳＧプロセス
においては、フッ素濃度は約3.5％ＦＴＩＲ（約6.3 at.
％）であり、Ｒ＝1.3の窒素含有ＮＦＳＧプロセスは、
フッ素濃度が約６％ＦＴＩＲ（約12 at.％）の膜を生じ
る。
【００６３】ＮＦＳＧプロセスは、従来技術のＦＳＧプ
ロセスより優れたギャップ充填性能を有する。ギャップ
充填の有効性は、一般的には、図４と図５によって理解
することができる、ほぼ100％充填され得る最大アスペ
クト比によって定義される。アスペクト比は、ギャップ
とその幅の高さの比として定義される。集積回路の形状
寸法が小さくなるにつれて、ギャップのアスペクト比が
大きくなり、隣接ライン間で完全にギャップを充填する
ことが難しくなる。図４は、ギャップ６１４を画成する
導電性形状６１２の層を有する基板６１０の縦断面図で
ある。ギャップの側壁６１６は、隣接した導電性形状６
１２の一方のエッジ部で形成されている。ギャップ充填
堆積中、誘電材料６１８は、導電性形状６１２の表面６
２０、及び基板６１０上に蓄積し、導電性形状６１２の
角に位置するオーバーハング６２２を形成する。誘電体
層６１６の堆積が連続しているので、オーバーハング６
２２は、典型的には、誘電体層６２６が形成されるまで
ギャップ６１４が充填されるより速く共に成長し、図５
に明らかに示される内部ボイド６２８を生成する。この
方式では、誘電体層６２６が、デバイス製造、動作、又
は信頼性に問題があり得る内部ボイド６２８に堆積する
ことを防止する。従来技術ＦＳＧプロセスを用いた100
％ギャップ充填が可能である最大アスペクト比は、約2.
8：１である。ＮＦＳＧプロセスを用いたこの最大アス
ペクト比は少なくとも3.3：１に増大し、0.16μm程度の
狭いギャップを充填することが可能である。このギャッ
プ充填性能の向上は、一部には側方アルゴンフローが存
在しないことから得られる。
【００６４】『ギャップ充填』プロセスに指定されたパ
ラメーターを、ダマシン応用にも使用することができる
ことは留意すべきである。しかしながら、上記プロセス
に従ってダマシンプロセスの高スループット性能を利用
することが好ましい。
【００６５】
【ii．ダマシンプロセス】ダマシンプロセスＮＦＳＧと
ギャップ充填ＮＦＳＧプロセス間の主な差異は、加えら
れるバイアス電力が非常に小さいことである。ダマシン
中に加えられるバイアス電力密度は3.2Ｗ/cm2未満であ
り、好ましくは1.6Ｗ/cm2である。ゼロでないバイアス
を加える主な理由は、ウエハ温度につれての更なる制御
のためにバイアスを用いるためである。好適な1.6Ｗ/cm
2バイアスにおいては、膜の堆積速度は、ダマシン応用
に有益である、7000オングストローム/分より大きくす
ることが可能である。ギャップ充填プロセスと比較した
場合に金属ライン間に得がたいボイドが生じる関係がな
いことから、高堆積速度がたいていダマシンプロセスに
可能である。最適フローパラメーターは、ダマシンプロ
セスではいくぶん異なり、酸素の流量とシリサイドの流
量の比Ｒは1.2〜3.0の範囲内でなければならず、好まし
くは1.8〜2.5である。この値は、Ｒが6.0〜7.0の範囲内
である従来技術のダマシンプロセスと比較しなければな
らない。そのような大きな値は、堆積した膜が多すぎる
フッ素を含有することから防止するために、よって膜の
安定性の低下を防止するためにシランを用いないプロセ
スに必要である。表Ｉに示されるように、好適な流量は
30〜120 sccmである。低い流量においては、堆積したＮ
ＦＳＧ膜の安定性は悪影響を受け、高い流量において
は、誘電率が望ましくない値に高くなる。当業者によっ
て理解されるように、好適な流量は、代替的にＮ2に用
いられる窒素含有ガスの化学量論に従って調整すること
ができる。
【００６６】ギャップ充填とダマシン窒素含有プロセス
間のＲの差は２つのプロセスに用いられる印加バイアス
の急な差に関係すると仮定されている。ギャップ充填プ
ロセスで印加される相対的に高いバイアスは、低バイア
スプロセスより多くのスパッタリングを引き起こし、膜
表面がＯ2を含む他の化学種に反応性になる。スパッタ
リングは表面上でＳi-Ｈ結合から水素原子を遊離させ、
他のラジカルと反応させる。結果として、これらのＳi
ダングリングボンドは他の化学種と反応させるのに利用
でき、他の化学種より反応性である有効酸素がシリコン
原子とのＳi-Ｏ結合を形成させる。ダマシンプロセスに
おいてはこの作用がないことを補償するために、Ｏ2の
高い濃度が必要である。
【００６７】ギャップ充填プロセスとダマシンプロセス
双方について、従来技術のＦＳＧ膜よりＮＦＳＧ膜の安
定性が向上する。酸化ケイ素膜のフッ素ドーパントは、
誘電率を低下させるために作用するが拡散が膜の安定性
に悪影響を及ぼす。窒素を更に導入すると、相対的に高
いフッ素濃度でさえフッ素拡散度が制限されるので、膜
安定性の向上がＮＦＳＧで得られる。この安定性の向上
は、金属スタック上で行われ及び/又はＳi3Ｎ4キャップ
を用いた熱アニーリング試験により確認された。ギャッ
プ充填膜については、この確認にはＮＦＳＧ/金属堆積
と金属/ＮＦＳＧ堆積双方を410℃で６サイクル試験する
ことが含まれた。ダマシン膜については、450℃で２時
間ＣＭＰした後にＳi3Ｎ4キャップをアニーリングする
ことが含まれた。
【００６８】本発明の実施例を十分に記載してきたが、
本発明のＮＦＳＧ膜を製造する他の多くの同等方法又は
代替方法が当業者に明らかである。これらの代替物又は
同等物は、前述の特許請求の範囲によって定義された本
発明の範囲内に包含されるものである。
【図面の簡単な説明】
【図１Ａ】本発明の高密度化学気相成長装置の実施例の
簡易図である。
【図１Ｂ】図１Ａの具体的なＣＶＤ処理チャンバと共に
用いることができるガスリングの簡易縦断面図である。
【図１Ｃ】 図１Ａの具体的なＣＶＤ処理チャンバと共
に用いることができるガスリングの簡易水平断面図であ
る。
【図１Ｄ】 図１Ａの具体的なＣＶＤ処理チャンバと共
に用いることができるモニタとライトペンの簡易図であ
る。
【図１Ｅ】 図１Ａの具体的なＣＶＤ処理チャンバを制
御するために用いられる具体的なプロセス制御コンピュ
ータプログラム製品のフローチャートである。
【図２】 本発明の方法に従って製造された半導体デバ
イスの簡易断面図である。
【図３】ａは、本発明の実施例に従って集積デュアルダ
マシンプロセスを行う部分的に形成された集積回路を示
す断面図である。ｂは、本発明の実施例に従って集積デ
ュアルダマシンプロセスを行う部分的に形成された集積
回路を示す断面図である。ｃは、本発明の実施例に従っ
て集積デュアルダマシンプロセスを行う部分的に形成さ
れた集積回路を示す断面図である。ｄは、本発明の実施
例に従って集積デュアルダマシンプロセスを行う部分的
に形成された集積回路を示す断面図である。ｅは、本発
明の実施例に従って集積デュアルダマシンプロセスを行
う部分的に形成された集積回路を示す断面図である。ｆ
は、本発明の実施例に従って集積デュアルダマシンプロ
セスを行う部分的に形成された集積回路を示す断面図で
ある。ｇは、本発明の実施例に従って集積デュアルダマ
シンプロセスを行う部分的に形成された集積回路を示す
断面図である。ｈは、本発明の実施例に従って集積デュ
アルダマシンプロセスを行う部分的に形成された集積回
路を示す断面図である。
【図４】ギャップ充填プロセスにおいて導電性形状に対
する誘電材料の蓄積を示す基板の縦断面図である。
【図５】ギャップのアスペクト比が堆積法のギャップ充
填機能を超える場合に内部ボイドが形成されることを示
す、図４に示される基板の縦断面図である。
【符号の説明】
１０…高密度プラズマ化学気相成長装置、１３…チャン
バ、１４…ドーム、１６…プラズマ処理領域、１７…基
板、１８…基板支持部材、１９…基板受容部分、２０…
静電チャック、２１…ベース部分、２２…ボディ部材、
２３…ヒータプレート、２４…コールドプレート、２５
…スロットルボディ、２６…スロットルバルブ、２７…
ゲート弁、２８…ポンプ、２９…トップコイル、３０…
サイドコイル、３１Ａ…上方ソースＲＦ発振器、３１Ｂ
…側方ソースＲＦ発振器、３１Ｃ…バイアスＲＦ発振
器、３２Ａ、３２Ｂ…整合ネットワーク、３３…ガス供
給装置、３４Ａ-３４Ｆ…ガス源、３５Ａ′-３５Ｆ′…
ガスフローコントローラ、３６…ガスリングプレナム、
３７…ガスリング、３８…ガス供給ライン、３８Ａ…供
給ライン、３９…ガス源ノズル、４０…酸化剤ガスノズ
ル、４１…ボディプレナム、４３Ｂ…弁、４４…フォア
ライン、４５…上ノズル、４６…上通気口、５０…リモ
ートプラズマ洗浄装置、５１…リモートマイクロ波発生
器、５３…リアクタキャビティ、５４…洗浄ガス供給
口、５５…アプリケータチューブ、５６…下の処理位
置、５７…上の装填位置、６０…システムコントロー
ラ、６１…プロセッサ、６２…メモリ、６５、６５Ａ…
ＣＲＴモニタ、６６、６６Ａ…ライトペン、７０…真空
装置、コンピュータプログラム、７３…プロセスセレク
タサブルーチン、７５…プロセスシーケンササブルーチ
ン、７７ａ-ｃ…チャンバマネージャサブルーチン、８
０…基板位置決めサブルーチン、８０Ａ…ソースプラズ
マ装置、８０Ｂ…バイアスプラズマ装置、８３…プロセ
スガス制御サブルーチン、８５…圧力制御サブルーチ
ン、９０…プラズマ制御サブルーチン、２００…集積回
路、２０３…トランジスタ、２０６…トランジスタ、２
１２…ソース領域、２１５…ドレイン領域、２１８…ゲ
ート領域、２２１…誘電体層、２２４…コンタクト、２
２６…バイア、２２７、２２８、２２９…金属間誘電体
層、２３０…パッシベーション層、２４０…金属層、２
４２…金属層、２４４…金属層、２４６…金属層、５０
０…シリコン基板、５０２…酸化物層、５０４…バリヤ
層、５０６…ＮＦＳＧ層、５０８…ホトレジスト層、５
１０…ギャップ、５１２…シード層、５１４…銅層、５
１５…金属ライン、５１６…第２バリヤ層、５１８…第
２ＮＦＳＧ層、５２０…第３バリヤ層、５２１…ＩＭＤ
層、５２２…第３ＮＦＳＧ層、５２４…バイア、５２５
…内部接続部、５２６…ギャップ、５２８…金属ライ
ン、６１０…基板、６１２…導電性形状、６１４…ギャ
ップ、６１６…側壁、６１８…誘電材料、６２０…表
面、６２２…オーバーハング、６２６…誘電体層、６２
８…ボイド。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/06 27/092 (72)発明者 リン シャン アメリカ合衆国， カリフォルニア州， サン ノゼ， チェミン デ リヴィエー ル 3559 (72)発明者 ウェン マ アメリカ合衆国， カリフォルニア州， ミルピタス， クシッズ レーン 1486 (72)発明者 シュアン リー アメリカ合衆国， カリフォルニア州， サン ノゼ， サウス パーク 533 Ｆターム(参考） 4K030 AA04 AA06 AA13 AA14 AA18 BA44 CA04 FA01 JA05 JA06 JA16 LA15 5F033 HH11 JJ00 JJ11 KK01 KK08 KK11 MM01 MM02 MM13 NN07 QQ09 QQ25 QQ37 QQ48 RR04 RR06 RR11 SS01 SS02 SS15 TT02 WW06 WW07 XX14 XX24 XX28 5F048 AB01 AC01 AC03 BC07 BE03 BF12 BF16 BG12 DA25 5F058 BA10 BA20 BD01 BD07 BD10 BF07 BF23 BF24 BF29 BF30 BF37 BF38 BJ02

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 プロセスチャンバ内で基板上に膜を堆積
    する方法であって： （ａ）ケイ素含有ガスとフッ素含有ガスと酸素含有ガス
    と窒素含有ガスを含むガス混合気を該チャンバに供給す
    るステップと； （ｂ）該ガス混合気から高密度プラズマを生成するステ
    ップと； （ｃ）4.8〜11.2Ｗ/cm2のバイアス電力密度で該基板に
    バイアスをかけるステップと； （ｄ）該プラズマを用いて該基板上にニトロフッ化ケイ
    酸塩ガラス（ＮＦＳＧ）層を堆積するステップと、を含
    む、前記方法。
  2. 【請求項２】 該基板にかけた該バイアス電力密度が8.
    3Ｗ/cm2にほぼ等しい、請求項１記載の方法。
  3. 【請求項３】 該窒素含有ガスがＮ2である、請求項１
    記載の方法。
  4. 【請求項４】 該Ｎ2が20〜40sccmの流量で該チャンバ
    に供給される、請求項３記載の方法。
  5. 【請求項５】 該窒素含有ガスがＮ2Ｏ、ＮＨ3、又はＮ
    Ｆ3からなる群より選ばれる、請求項１記載の方法。
  6. 【請求項６】 該フッ素含有ガスがＳiＦ4である、請求
    項１記載の方法。
  7. 【請求項７】 該ケイ素含有ガスがシランである、請求
    項１記載の方法。
  8. 【請求項８】 該酸素含有ガスの流量と該ガス混合気中
    の全ケイ素含有ガスの合計流量との比率が1.0〜1.8であ
    る、請求項１記載の方法。
  9. 【請求項９】 該比率が1.2〜1.4である、請求項8記載
    の方法。
  10. 【請求項１０】 該ガス混合気が不活性ガスを更に含ん
    でいる、請求項１記載の方法。
  11. 【請求項１１】 該不活性ガスがＡrである、請求項１
    ０記載の方法。
  12. 【請求項１２】 プロセスチャンバ内で基板上に窒素ド
    ープ又はフッ素ドープ酸化ケイ素層を堆積する方法であ
    って： （ａ）ＳiＦ4とＳiＨ4とＯ2とＮ2とＡrを含むプロセス
    ガスを該チャンバへ流し、該Ｏ2の流量とＳiＦ4とＳiＨ
    4の合計流量との比率が1.2〜1.4であり、該Ｎ2の流量が
    20〜40sccmであるステップと； （ｂ）ソースＲＦ電力をプラズマに印加することにより
    該プロセスガスから高密度プラズマを生成するステップ
    と； （ｃ）8.3Ｗ/cm2にほぼ等しいバイアス電力密度で該基
    板にバイアスをかけるステップと； （ｄ）該高密度プラズマを用いて該基板上に誘電層を堆
    積するステップと、を含む、前記方法。
  13. 【請求項１３】 プロセスチャンバ内で基板上に膜を堆
    積する方法であって： （ａ）ケイ素含有ガスとフッ素含有ガスと酸素含有ガス
    と窒素含有ガスを含むガス混合気をチャンバに供給する
    ステップと； （ｂ）該ガス混合気から高密度プラズマを生成するステ
    ップと； （ｃ）3.2Ｗ/cm2未満のバイアス電力密度で該基板にバ
    イアスをかけるステップと； （ｄ）該プラズマを用いて該基板上にニトロフッ化ケイ
    酸塩ガラス（ＮＦＳＧ）層を堆積するステップと、を含
    む、前記方法。
  14. 【請求項１４】 該基板に印加する該バイアス電力密度
    が1.6Ｗ/cm2にほぼ等しい、請求項１３記載の方法。
  15. 【請求項１５】 該窒素含有ガスがＮ2である、請求項
    １３記載の方法。
  16. 【請求項１６】 該Ｎ2の流量が30〜120sccmである、請
    求項１５記載の方法。
  17. 【請求項１７】 該窒素含有ガスがＮ2Ｏ、ＮＨ3、及び
    ＮＦ3からなる群より選ばれる、請求項１３記載の方
    法。
  18. 【請求項１８】 該フッ素含有ガスがＳiＦ4である、請
    求項１３記載の方法。
  19. 【請求項１９】 該ケイ素含有ガスがシランである、請
    求項１３記載の方法。
  20. 【請求項２０】 該酸素含有ガスの流量と該ガス混合気
    中の全ケイ素含有ガスの合計流量との比率が1.2〜3.0で
    ある、請求項１３記載の方法。
  21. 【請求項２１】 該比率が1.8〜2.5である、請求項２０
    記載の方法。
  22. 【請求項２２】 該ガス混合気が不活性ガスを更に含ん
    でいる、請求項１３記載の方法。
  23. 【請求項２３】 該不活性ガスがＡrである、請求項２
    ２記載の方法。
  24. 【請求項２４】 該ＮＦＳＧ層が該基板上に予め形成さ
    れたバリヤ層上に堆積される、請求項１３記載の方法。
  25. 【請求項２５】 該バリヤ層が窒化ケイ素層である、請
    求項２４記載の方法。
  26. 【請求項２６】 該ＮＦＳＧ層と該窒化ケイ素層が銅ダ
    マシンプロセスの一部として堆積される、請求項２５記
    載の方法。
  27. 【請求項２７】 該ＮＦＳＧ層を堆積するステップの前
    に行われる、酸素源を含まないｉｎ ｓｉｔｕプラズマ
    中で該基板を加熱するステップを更に含んでいる、請求
    項２６記載の方法。
  28. 【請求項２８】 （ａ）該基板上に銅層を堆積するステ
    ップと； （ｂ）酸素源を含んでいないｉｎ ｓｉｔｕプラズマ中
    で該基板を加熱するステップと、を更に含み、銅層を堆
    積するステップと該基板を加熱するステップ双方が該Ｎ
    ＦＳＧ層を堆積するステップの前に行われる、請求項１
    ３記載の方法。
  29. 【請求項２９】 プロセスチャンバと；プラズマ生成装
    置と；基板ホルダと；該プロセスチャンバへガスを導入
    するように構成されたガス供給装置と、を含む基板処理
    装置の動作を導く、中に包含されたコンピュータ可読プ
    ログラムを有するコンピュータ可読記憶媒体であって、
    該コンピュータ可読プログラムが： （ａ）ケイ素含有ガスとフッ素含有ガスと酸素含有ガス
    と窒素含有ガスを含むガス混合気を該処理チャンバに供
    給するステップと； （ｂ）該ガス混合気から高密度プラズマを生成するステ
    ップと； （ｃ）該基板にバイアスをかけるステップと； （ｄ）該プラズマを用いて該基板上に該ＮＦＳＧを堆積
    するステップと；に従って該処理チャンバ内に配置され
    た基板上にニトロフッ化ケイ酸塩ガラス（ＮＦＳＧ）の
    薄膜を形成する該基板処理装置を作動させる命令を含ん
    でいる、前記コンピュータ可読記憶媒体。
  30. 【請求項３０】 該バイアスのバイアス電力密度が4.8
    〜11.2Ｗ/cm2である、請求項２９記載のコンピュータ可
    読記憶媒体。
  31. 【請求項３１】 該バイアスのバイアス電力密度が3.2
    Ｗ/cm2未満である、請求項２９記載の方法。
  32. 【請求項３２】 （ａ）処理チャンバを画成するハウジ
    ングと； （ｂ）該処理チャンバに操作的に結合した高密度プラズ
    マ生成装置と； （ｃ）基板処理中の基板を保持するように構成された基
    板ホルダと； （ｄ）ケイ素含有ガス源と、フッ素含有ガス源と、酸素
    含有ガス源と、窒素含有ガス源と、を含むガスを該処理
    チャンバへ導入するように構成されたガス供給装置と； （ｅ）該処理チャンバ内で選択された圧力を維持する圧
    力制御装置と； （ｆ）該高密度プラズマ生成装置と、該ガス供給装置
    と、該圧力制御装置と、を制御するコントローラと； （ｇ）前記コントローラに結合したメモリであって、前
    記メモリは、該基板処理装置の動作を導く、中に包含さ
    れたコンピュータ可読プログラムを有するコンピュータ
    可読媒体を含み、前記コンピュータ可読プログラムが： （ｉ）該ケイ素含有ガス流と、該フッ素含有ガス流と、
    該窒素含有ガス流と、該酸素含有ガス流と、を含むガス
    混合気を流す該ガス供給装置を制御する命令と； （ii）該ガス混合気から高密度プラズマを生成するとと
    もに該基板にバイアスをかける該高密度プラズマ生成装
    置を制御する命令と； （iii）該高密度プラズマを用いて該基板上にニトロフ
    ッ化ケイ酸塩ガラス層を堆積する該基板処理装置を制御
    する命令と；を含む、前記コントローラに結合したメモ
    リと、を含む、基板処理装置。
  33. 【請求項３３】 該基板にかける該バイアスのバイアス
    電力密度が4.8〜11.2Ｗ/cm2である、請求項３２記載の
    基板処理装置。
  34. 【請求項３４】 該基板にかける該バイアスのバイアス
    電力密度が3.2Ｗ/cm 2未満である、請求項３２記載の基
    板処理装置。
JP2001151271A 2000-05-19 2001-05-21 窒素ドープｆｓｇ層の堆積方法 Withdrawn JP2002134495A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/574,271 US6468927B1 (en) 2000-05-19 2000-05-19 Method of depositing a nitrogen-doped FSG layer
US09/574271 2000-05-19

Publications (1)

Publication Number Publication Date
JP2002134495A true JP2002134495A (ja) 2002-05-10

Family

ID=24295397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001151271A Withdrawn JP2002134495A (ja) 2000-05-19 2001-05-21 窒素ドープｆｓｇ層の堆積方法

Country Status (5)

Country Link
US (1) US6468927B1 (ja)
EP (1) EP1156134A3 (ja)
JP (1) JP2002134495A (ja)
KR (1) KR100764963B1 (ja)
TW (1) TW580752B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184602A (ja) * 2005-12-29 2007-07-19 Magnachip Semiconductor Ltd イメージセンサの金属配線形成方法
JP2007538405A (ja) * 2004-05-18 2007-12-27 アプライド　マテリアルズ　インコーポレイテッド 半導体処理におけるマイクロコンタミネーションの削減

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559026B1 (en) * 2000-05-25 2003-05-06 Applied Materials, Inc Trench fill with HDP-CVD process including coupled high power density plasma deposition
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US6709928B1 (en) * 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
US6667248B2 (en) * 2001-09-05 2003-12-23 Applied Materials Inc. Low-bias-deposited high-density-plasma chemical-vapor-deposition silicate glass layers
KR100497607B1 (ko) * 2003-02-17 2005-07-01 삼성전자주식회사 박막 형성 방법 및 박막 증착 장치
US20050009367A1 (en) * 2003-07-09 2005-01-13 Taiwan Semiconductor Manufacturing Co. Novel method to increase fluorine stability to improve gap fill ability and reduce k value of fluorine silicate glass (FSG) film
US20050074554A1 (en) * 2003-10-06 2005-04-07 Shiu-Ko Jangjian Method of forming inter-metal dielectric layer structure
US7352053B2 (en) * 2003-10-29 2008-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Insulating layer having decreased dielectric constant and increased hardness
US7271110B2 (en) * 2005-01-05 2007-09-18 Chartered Semiconductor Manufacturing, Ltd. High density plasma and bias RF power process to make stable FSG with less free F and SiN with less H to enhance the FSG/SiN integration reliability
TR200500923A2 (tr) * 2005-03-16 2010-02-22 T�Rk�Ye B�L�Msel Ve Tekn�K Ara�Tirma Kurumu İleri Teknoloji Uygulamaları için Küçük Dielektrik Sabitli K
US20070205507A1 (en) * 2006-03-01 2007-09-06 Hui-Lin Chang Carbon and nitrogen based cap materials for metal hard mask scheme
KR100791677B1 (ko) 2006-10-27 2008-01-03 동부일렉트로닉스 주식회사 반도체 소자 제조를 위한 고밀도 플라즈마 화학기상증착장치
US20080211115A1 (en) * 2007-03-02 2008-09-04 Olaf Storbeck Semiconductor structure and an apparatus and a method for producing a semiconductor structure
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8283261B2 (en) * 2007-05-25 2012-10-09 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US7898852B1 (en) 2007-12-27 2011-03-01 Cypress Semiconductor Corporation Trapped-charge non-volatile memory with uniform multilevel programming
US8088683B2 (en) * 2008-03-31 2012-01-03 Cypress Semiconductor Corporation Sequential deposition and anneal of a dielectic layer in a charge trapping memory device
JP5224012B2 (ja) * 2010-12-08 2013-07-03 日新電機株式会社 シリコン酸窒化膜の形成方法及び半導体デバイス
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013691A (en) 1989-07-31 1991-05-07 At&T Bell Laboratories Anisotropic deposition of silicon dioxide
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
JPH0878408A (ja) * 1994-09-08 1996-03-22 Fujitsu Ltd 半導体装置の製造方法
JPH08335579A (ja) * 1995-06-07 1996-12-17 Sony Corp フッ素を含むシリコン系酸化膜およびその製造方法
US6070551A (en) * 1996-05-13 2000-06-06 Applied Materials, Inc. Deposition chamber and method for depositing low dielectric constant films
US6077764A (en) * 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
US5869149A (en) * 1997-06-30 1999-02-09 Lam Research Corporation Method for preparing nitrogen surface treated fluorine doped silicon dioxide films
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6194038B1 (en) * 1998-03-20 2001-02-27 Applied Materials, Inc. Method for deposition of a conformal layer on a substrate
US6303518B1 (en) * 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
US6372291B1 (en) * 1999-12-23 2002-04-16 Applied Materials, Inc. In situ deposition and integration of silicon nitride in a high density plasma reactor
EP1146142A2 (en) * 2000-04-14 2001-10-17 Applied Materials, Inc. Process for forming fluorosilicate glass layers using high density plasma, for copper damascene integrated circuits

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538405A (ja) * 2004-05-18 2007-12-27 アプライド　マテリアルズ　インコーポレイテッド 半導体処理におけるマイクロコンタミネーションの削減
JP4808716B2 (ja) * 2004-05-18 2011-11-02 アプライド マテリアルズ インコーポレイテッド 半導体処理におけるマイクロコンタミネーションの削減
JP2007184602A (ja) * 2005-12-29 2007-07-19 Magnachip Semiconductor Ltd イメージセンサの金属配線形成方法

Also Published As

Publication number Publication date
EP1156134A3 (en) 2006-07-19
KR100764963B1 (ko) 2007-10-08
TW580752B (en) 2004-03-21
EP1156134A2 (en) 2001-11-21
US6468927B1 (en) 2002-10-22
KR20010105300A (ko) 2001-11-28

Similar Documents

Publication Publication Date Title
US6713390B2 (en) Barrier layer deposition using HDP-CVD
JP2002134495A (ja) 窒素ドープｆｓｇ層の堆積方法
US6633076B2 (en) Methods and apparatus for producing stable low k FSG film for HDP-CVD
US6958112B2 (en) Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation
US7691753B2 (en) Deposition-selective etch-deposition process for dielectric film gapfill
US6903031B2 (en) In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
US6217658B1 (en) Sequencing of the recipe steps for the optimal low-dielectric constant HDP-CVD Processing
KR100726517B1 (ko) 고밀도 플라즈마 반응기에서 실리콘 질화물의 인시튜 증착 및 집적화
KR101027265B1 (ko) Ｈｄｐ-ｃｖｄ 다단계 갭충진 프로세스
US6803325B2 (en) Apparatus for improving barrier layer adhesion to HDP-FSG thin films
US6413871B2 (en) Nitrogen treatment of polished halogen-doped silicon glass
US6667248B2 (en) Low-bias-deposited high-density-plasma chemical-vapor-deposition silicate glass layers
US6797646B2 (en) Method of nitrogen doping of fluorinated silicate glass (FSG) while removing the photoresist layer
EP1146142A2 (en) Process for forming fluorosilicate glass layers using high density plasma, for copper damascene integrated circuits

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805