JP2002134009A - 電界放射型電子源およびその製造方法 - Google Patents
電界放射型電子源およびその製造方法Info
- Publication number
- JP2002134009A JP2002134009A JP2000326275A JP2000326275A JP2002134009A JP 2002134009 A JP2002134009 A JP 2002134009A JP 2000326275 A JP2000326275 A JP 2000326275A JP 2000326275 A JP2000326275 A JP 2000326275A JP 2002134009 A JP2002134009 A JP 2002134009A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- electron source
- porous semiconductor
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Formation Of Insulating Films (AREA)
Abstract
子源およびその製造方法を提供する。 【解決手段】導電性基板たるn形シリコン基板1の主表
面側に酸化した多孔質多結晶シリコン層よりなる強電界
ドリフト層6が形成され、強電界ドリフト層6上に表面
電極7が形成されている。強電界ドリフト層6は、多結
晶シリコン層3に陽極酸化処理を施すことにより形成さ
れた多孔質多結晶シリコン層4を酸化することにより形
成する。多孔質多結晶シリコン層4の酸化にあたって
は、多孔質多結晶シリコン層4に水分を吸着させた後、
多孔質多結晶シリコン層4に通電することにより多孔質
多結晶シリコン層4を電気化学的に酸化する。導電性基
板をガラス基板とガラス基板の一表面側に形成した導電
層とにより構成する場合、ガラス基板として耐熱温度が
低く安価なものを利用することができる。
Description
て電界放射により電子線を放射するようにした電界放射
型電子源およびその製造方法に関するものである。
えば米国特許3665241号などに開示されているい
わゆるスピント(Spindt)型電極と呼ばれるものがあ
る。このスピント型電極は、微小な三角錐状のエミッタ
チップを多数配置した基板と、エミッタチップの先端部
を露出させる放射孔を有するとともにエミッタチップに
対して絶縁された形で配置されたゲート層とを備え、真
空中にてエミッタチップをゲート層に対して負極として
高電圧を印加することにより、エミッタチップの先端か
ら放射孔を通して電子線を放射するものである。
ロセスが複雑であるとともに、多数の三角錐状のエミッ
タチップを精度良く構成することが難しく、例えば平面
発光装置やディスプレイなどへ応用する場合に大面積化
が難しいという問題があった。また、スピント型電極
は、電界がエミッタチップの先端に集中するので、エミ
ッタチップの先端の周りの真空度が低くて残留ガスが存
在するような場合、放射された電子によって残留ガスが
プラスイオンにイオン化され、プラスイオンがエミッタ
チップの先端に衝突するから、エミッタチップの先端が
ダメージ(例えば、イオン衝撃による損傷)を受け、放
射される電子の電流密度や効率などが不安定になった
り、エミッタチップの寿命が短くなってしまうという問
題が生じる。したがって、スピント型電極では、この種
の問題の発生を防ぐために、高真空(約10-5Pa〜約
10-6Pa)で使用する必要があり、コストが高くなる
とともに、取扱いが面倒になるという不具合があった。
(Metal Insulator Metal)方式やMOS(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放射効率を高めるためには(多くの電子
を放射させるためには)、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
(引き出し効率)をあまり高くできないという不具合が
あった。
号公報に開示されているように、シリコン基板などの単
結晶の半導体基板を用い、その半導体基板の一表面を陽
極酸化することにより多孔質半導体層(多孔質シリコン
層)を形成して、その多孔質半導体層上に金属薄膜を形
成し、半導体基板と金属薄膜との間に電圧を印加して電
子を放射させるように構成した電界放射型電子源(半導
体冷電子放出素子)が提案されている。
66号公報に記載の電界放射型電子源では、基板が半導
体基板に限られるので、大面積化やコストダウン化が難
しいという不具合がある。また、特開平8−25076
6号公報に記載の電界放射型電子源では電子放出時にい
わゆるポッピング現象が生じやすく、放出電子量にむら
が起こりやすいので、平面発光装置やディスプレイなど
に応用すると、発光むらができてしまうという不具合が
ある。
72340号、特願平10−272342号、特願平1
0−271876号などにおいて、多孔質半導体層たる
多孔質多結晶シリコン層を急速加熱法により酸化する急
速熱酸化(Rapid ThermalOxidation:RTO)技術に
て酸化することによって、導電性基板(例えば、金属薄
膜)と導電性薄膜との間に介在し導電性基板から注入さ
れた電子がドリフトする強電界ドリフト層を形成した電
界放射型電子源を提案した。この電界放射型電子源1
0’は、例えば、図7に示すように、導電性基板たるn
形シリコン基板1の主表面側に酸化した多孔質多結晶シ
リコン層よりなる強電界ドリフト層6’が形成され、強
電界ドリフト層6’上に金属薄膜よりなる表面電極7が
形成され、n形シリコン基板1の裏面にオーミック電極
2が形成されている。
では、強電界ドリフト層6’が、導電性基板たるn形シ
リコン基板1上にノンドープの多結晶シリコン層を堆積
させた後に、該多結晶シリコン層を陽極酸化処理にて多
孔質化し、多孔質化された多結晶シリコン層(多孔質多
結晶シリコン層)を急速加熱法によって例えば900℃
の酸化温度で酸化することにより形成されている。ここ
において、陽極酸化処理に用いる電解液としては、フッ
化水素水溶液とエタノールとを略1:1で混合した液を
用いている。また、急速加熱法によって酸化する工程で
は、ランプアニール装置を用い、基板温度を乾燥酸素中
で室温から900℃まで上昇させた後、基板温度を90
0℃で1時間維持することで酸化し、その後、基板温度
を室温まで下降させている。
では、表面電極7を真空中に配置するとともに表面電極
7に対向してコレクタ電極21を配置し、表面電極7を
n形シリコン基板1(オーミック電極2)に対して正極
として直流電圧Vpsを印加するとともに、コレクタ電極
21を表面電極7に対して正極として直流電圧Vcを印
加することにより、n形シリコン基板1から注入された
電子が強電界ドリフト層6’をドリフトし表面電極7を
通して放出される(なお、図7中の一点鎖線は表面電極
7を通して放出された電子e-の流れを示す)。したが
って、表面電極7としては、仕事関数の小さな材料を用
いることが望ましい。ここにおいて、表面電極7とn形
シリコン基板1(オーミック電極2)との間に流れる電
流をダイオード電流Ipsと称し、コレクタ電極21と表
面電極7との間に流れる電流を放出電子電流Ieと称
し、ダイオード電流Ipsに対する放出電子電流Ieが大
きい(Ie/Ipsが大きい)ほど電子放出効率が高くな
る。なお、この電界放射型電子源10’では、表面電極
7とオーミック電極2との間に印加する直流電圧Vpsを
10〜20V程度の低電圧としても電子を放出させるこ
とができる。
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。ここにおいて、強電界ドリフト
層6’は、図8に示すように、少なくとも、n形シリコ
ン基板1の主表面側に形成された柱状の多結晶シリコン
のグレイン61と、グレイン61の表面に形成された薄
いシリコン酸化膜62と、グレイン61間に介在するナ
ノメータオーダの微結晶シリコン層63と、微結晶シリ
コン層63の表面に形成され当該微結晶シリコン層63
の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸
化膜64とから構成されると考えられる。すなわち、強
電界ドリフト層6’は、各グレインの表面が多孔質化し
各グレイン61の中心部分では結晶状態が維持されてい
ると考えられる。したがって、強電界ドリフト層6’に
印加された電界はほとんどシリコン酸化膜64にかかる
から、注入された電子はシリコン酸化膜64にかかって
いる強電界により加速されグレイン61間を表面に向か
って図8中の矢印Aの向きへ(図8中の上方向へ向かっ
て)ドリフトするので、電子放出効率を向上させること
ができる。なお、強電界ドリフト層6’の表面に到達し
た電子はホットエレクトロンであると考えられ、表面電
極7を容易にトンネルし真空中に放出される。ここに、
表面電極7の膜厚は10nm〜15nm程度に設定され
ている。
などの半導体基板の代わりに、ガラス基板などの絶縁性
基板上に例えばITO膜よりなる導電層を形成した基板
を使用すれば、半導体基板を多孔質化した多孔質半導体
層を利用する場合やスピント型電極に比べて、電子源の
大面積化および低コスト化が可能になる。なお、この種
の電界放射型電子源を利用してディスプレイ装置を構成
する場合には、表面電極や導電層を所定形状にパターニ
ングする必要がある。
図7に示した構成の電界放射型電子源10’では、導電
性基板の耐熱温度以上に急速熱酸化の酸化温度を上げる
ことができないので、基板の材料や導電層の材料が制限
され、基板の大口径化(大面積化)が制約されるという
不具合があった。
あり、その目的は、大面積化および低コストが容易な電
界放射型電子源およびその製造方法を提供することにあ
る。
目的を達成するために、導電性基板と、導電性基板の一
表面側に形成された酸化した多孔質半導体層よりなる強
電界ドリフト層と、該強電界ドリフト層上に形成された
導電性薄膜よりなる表面電極とを備え、表面電極を導電
性基板に対して正極として電圧を印加することにより導
電性基板から注入された電子が強電界ドリフト層をドリ
フトし表面電極を通して放出される電界放射型電子源の
製造方法であって、上記多孔質半導体層の酸化にあたっ
ては、水蒸気を含む雰囲気中で上記多孔質半導体層に水
分を吸着させ、水分が吸着した多孔質半導体層に通電す
ることにより上記多孔質半導体層を酸化する主酸化処理
過程を備えることを特徴とし、多孔質半導体層を急速加
熱法により酸化して強電界ドリフト層を形成する場合に
比べてプロセス温度を低温化することができて、導電性
基板の材料の制約が少なくなり、大面積化および低コス
ト化が可能な電界放射型電子源を提供することができ
る。
て、上記多孔質半導体層に水分を吸着させるにあたっ
て、雰囲気中の水蒸気が上記多孔質半導体層に凝結され
るように雰囲気の温度と湿度との少なくとも一方を制御
するので、上記多孔質半導体層への水分の吸着量を調節
することが可能になるとともに、上記多孔質半導体層に
おける水分の吸着量の面内ばらつきを少なくすることが
可能になる。
て、上記多孔質半導体層に水分を吸着させるにあたっ
て、雰囲気中の水蒸気が上記多孔質半導体層に凝結され
るように上記多孔質半導体層を冷却するので、上記多孔
質半導体層への水分の吸着量を調節することが可能にな
るとともに、上記多孔質半導体層における水分の吸着量
の面内ばらつきを少なくすることが可能になる。
て、上記水分を真空の雰囲気中で吸着させるので、強電
界ドリフト層中の酸化膜の膜質が向上し、絶縁耐圧が向
上する。
て、上記水分を大気圧の雰囲気中で吸着させるので、請
求項4の発明に比べて、上記多孔質半導体層への水分の
吸着量を多くすることができ、水分を吸着させるために
要する時間が短くなるから、主酸化処理過程のスループ
ットを向上させることができ、また、主酸化処理過程に
真空装置が不要となるから、主酸化処理過程に利用する
装置の簡易化および低コスト化を図れ、結果的に電界放
射型電子源の低コスト化を図ることができる。
基板の一表面側に形成された酸化した多孔質半導体層よ
りなる強電界ドリフト層と、該強電界ドリフト層上に形
成された導電性薄膜よりなる表面電極とを備え、表面電
極を導電性基板に対して正極として電圧を印加すること
により導電性基板から注入された電子が強電界ドリフト
層をドリフトし表面電極を通して放出される電界放射型
電子源の製造方法であって、上記多孔質半導体層の酸化
にあたっては、電解質溶液中で電気化学的に酸化する主
酸化処理過程と、主酸化処理過程の以前と以後との少な
くとも一方において水蒸気を含む雰囲気中で水分を吸着
させた後に通電することにより酸化する補助酸化処理過
程とを備えることを特徴とし、多孔質半導体層を急速加
熱法により酸化して強電界ドリフト層を形成する場合に
比べてプロセス温度を低温化することができて、導電性
基板の材料の制約が少なくなり、大面積化および低コス
ト化が可能な電界放射型電子源を提供することができ、
また、電解質溶液中で電気化学的に酸化する主酸化処理
過程の以前と以後との少なくとも一方に、水蒸気を含む
雰囲気中で水分を吸着させた後に通電することにより酸
化する補助酸化処理過程を備えているから、強電界ドリ
フト層中に形成される酸化膜の膜厚の均一性を高めるこ
とができ、絶縁耐圧が向上する。
て、上記補助酸化処理過程は、主酸化処理過程の以後に
行うので、強電界ドリフト層中に形成される酸化膜の膜
厚の深さ方向における均一性を高めることができる。
7のいずれかに記載の製造方法で製造されたことを特徴
とするものであり、多孔質半導体層を急速加熱法により
酸化して強電界ドリフト層を形成する場合に比べてプロ
セス温度が低温になって、導電性基板の材料の制約が少
なくなり、大面積化および低コスト化が容易になる。
図3に示す構成の電界放射型電子源10の製造方法につ
いて図1および図2を参照しながら説明する。なお、本
実施形態では、導電性基板として抵抗率が導体の抵抗率
に比較的近い単結晶のn形シリコン基板1(例えば、抵
抗率が略0.01Ωcm〜0.02Ωcmの(100)
基板)を用いている。
構成は、図7に示した従来構成と略同じであって、図3
に示すように、導電性基板たるn形シリコン基板1の主
表面上に半導体層たるノンドープの多結晶シリコン層3
が形成され、該多結晶シリコン層3上に酸化した多孔質
多結晶シリコン層よりなる強電界ドリフト層6が形成さ
れ、強電界ドリフト層6上に導電性薄膜(例えば、金薄
膜)よりなる表面電極7が形成されている。また、n形
シリコン基板1の裏面にはオーミック電極2が形成され
ている。ここにおいて、本実施形態の電界放射型電子源
10は、上記多孔質多結晶シリコン層の酸化が後述の主
酸化処理過程により行われている点に特徴がある。な
お、本実施形態では、n形シリコン基板1と強電界ドリ
フト層6との間に多結晶シリコン層3が形成されている
が、n形シリコン基板1上に強電界ドリフト層6が形成
されるようにしてもよい。
は、図4に示すように、表面電極7を真空中に配置する
とともに表面電極7に対向してコレクタ電極21を配置
し、表面電極7をn形シリコン基板1(オーミック電極
2)に対して正極として直流電圧Vpsを印加するととも
に、コレクタ電極21を表面電極7に対して正極として
直流電圧Vcを印加することにより、n形シリコン基板
1から注入された電子が強電界ドリフト層6をドリフト
し表面電極7を通して放出される(なお、図4中の一点
鎖線は表面電極7を通して放出された電子e-の流れを
示す)。したがって、表面電極7としては、仕事関数の
小さな材料を用いることが望ましい。ここにおいて、表
面電極7とn形シリコン基板1(オーミック電極2)と
の間に流れる電流をダイオード電流Ipsと称し、コレク
タ電極21と表面電極7との間に流れる電流を放出電子
電流Ieと称し、ダイオード電流Ipsに対する放出電子
電流Ieが大きい(Ie/Ipsが大きい)ほど電子放出効
率が高くなる。なお、本実施形態の電界放射型電子源1
0においても、図7に示した従来構成と同様に、表面電
極7とオーミック電極2との間に印加する直流電圧Vps
を10〜20V程度の低電圧としても電子を放出させる
ことができる。
してn形シリコン基板を用いているが、n形シリコン基
板1の代わりに、クロムなどの金属板を用いてもよい
し、ガラス基板などの絶縁性基板の一表面側に導電性材
料よりなる導電性層を形成したものを用いてもよい。図
5に示すようにガラス基板11の一表面側に導電層12
を形成した基板を用いる場合には、半導体基板を用いる
場合に比べて大面積化および低コスト化を図ることがで
きる。図5に示す構成の電界放射型電子源10では、表
面電極7を導電層12に対して正極として上述の直流電
圧Vpsを印加すればよい。
により構成しているが、厚み方向に積層された少なくと
も二層の薄膜電極層により構成してもよい。二層の薄膜
電極層により構成する場合には、上層の薄膜電極層の材
料として例えば金などを採用し、下層の薄膜電極層(強
電界ドリフト層6側の薄膜電極層)の材料として例え
ば、クロム、ニッケル、白金、チタン、イリジウムなど
を採用すればよい。なお、本実施形態では、強電界ドリ
フト層6を酸化した多孔質多結晶シリコン層により構成
しているが、強電界ドリフト層6を酸化した多孔質単結
晶シリコン、あるいはその他の酸化した多孔質半導体層
により構成してもよい。
参照しながら説明する。
ック電極2を形成した後、n形シリコン基板1の主表面
上に所定膜厚(例えば、1.5μm)のノンドープの多
結晶シリコン層3を例えばLPCVD法によって形成す
ることにより図1(a)に示すような構造が得られる。
LPCVD法による成膜条件は、真空度を20Pa、基
板温度を640℃、モノシランガスの流量を標準状態で
0.6L/min(600sccm)とした。なお、多
結晶シリコン層3の成膜は、導電性基板が半導体基板の
場合にはLPCVD法やスパッタ法により行ってもよい
し、あるいは、プラズマCVD法によってアモルファス
シリコンを成膜した後にアニール処理を行うことにより
結晶化させて成膜してもよい。また、導電性基板がガラ
ス基板11に導電層12を形成した基板の場合には、C
VD法により導電層12上にアモルファスシリコンを成
膜した後にエキシマレーザでアニールすることにより、
多結晶シリコン層を形成してもよいし、プラズマCVD
法により多結晶シリコン層を形成してもよい。また、導
電層12上に多結晶シリコン層を形成する方法はCVD
法に限定されるものではなく、例えばCGS(Continuo
us Grain Silicon)法や触媒CVD法などを用いても
よい。
た後、55wt%のフッ化水素水溶液とエタノールとを
略1:1で混合した混合液よりなる電解液の入った陽極
酸化処理槽を利用し、白金電極(図示せず)を負極、n
形シリコン基板1(オーミック電極2)を正極として、
多結晶シリコン層3に光照射を行いながら定電流で陽極
酸化処理を行うことによって、多孔質多結晶シリコン層
4が形成され図1(b)に示すような構造が得られる。
なお、本実施形態では、陽極酸化処理の条件として、電
流密度を10mA/cm2一定、陽極酸化時間を30秒
とするとともに、陽極酸化中に500Wのタングステン
ランプにより多結晶シリコン層3の表面に光照射を行っ
た。その結果、本実施形態では、膜厚が略1μmの多孔
質多結晶シリコン層4が形成された。なお、本実施形態
では、多結晶シリコン層3の一部を多孔質化している
が、多結晶シリコン層3の全部を多孔質化してもよい。
多結晶シリコン層4の表面の周部に金薄膜よりなる通電
用電極(図示せず)を形成し、その後、多孔質多結晶シ
リコン層4を酸化することによって酸化した多孔質多結
晶シリコン層からなる強電界ドリフト層6が形成され図
1(c)に示す構造が得られる。
の酸化にあたっては、水蒸気を含む雰囲気中で多孔質多
結晶シリコン層4に水分を吸着させ、水分が吸着した多
孔質多結晶シリコン層4に通電することにより多孔質多
結晶シリコン層4を酸化する主酸化処理過程を行う。主
酸化処理過程においては、まず、図2に示すように、反
応室40内に配置された導電性材料(例えば、銅)より
なる台座41上に、多孔質多結晶シリコン層4が主表面
側(一表面側)に形成されたn形シリコン基板1を導電
性ペースト(図示せず)などで固定する。その後、反応
室40の雰囲気中の水蒸気が多孔質多結晶シリコン層4
に凝結されるように台座41内に設けた流路42を通る
冷媒43によって多孔質多結晶シリコン層4を所定温度
(例えば、−10℃〜10℃の範囲内で適宜設定すれば
よい)に冷却することで多孔質多結晶シリコン層4に水
分を吸着させる。続いて、上記通電用電極と台座41と
の間に上記通電用電極を正極とし出力電圧を調節可能な
電圧源Vaから直流電圧を所定の条件で印加する通電処
理により起こる電気化学的反応によって多孔質多結晶シ
リコン層4を酸化することで強電界ドリフト層6を形成
させる。なお、図5に示すようにガラス基板11の一表
面側に導電層12を形成した基板を用いる場合には上記
通電用電極と導電層12との間に直流電圧を印加するよ
うにすればよい。
aと表面電極7との間に挿入した電流計Iaによる測定
電流が数十mA/cm2〜数百mA/cm2程度の範囲内
で適宜設定した値になるように電圧源Vaの出力電圧を
調節すればよい。また、通電処理時間は例えば数分〜数
十分の範囲内で適宜設定すればよい。
0内を真空(例えば、2.7×10 -3Pa〜4×10-3
Pa)とした雰囲気で水分を吸着させることにより、強
電界ドリフト層6中のシリコン酸化膜62,64(図8
参照)の膜質が向上し、絶縁耐圧が向上する。なお、本
実施形態では、反応室40内を真空とした雰囲気で水分
を吸着させているが、反応室40内を大気圧とした空気
の雰囲気で水分を吸着させるようにすれば、多孔質多結
晶シリコン層4への水分の吸着量を多くすることがで
き、水分を吸着させるために要する時間が短くなるか
ら、主酸化処理過程のスループットを向上させることが
でき、また、主酸化処理過程に真空装置が不要となるか
ら、主酸化処理過程に利用する装置の簡易化および低コ
スト化を図れ、結果的に電界放射型電子源10の低コス
ト化を図ることができる。また、本実施形態では、多孔
質多結晶シリコン層4に水分を吸着させるにあたって、
多孔質多結晶シリコン層4を冷媒43により冷却してい
るので、多孔質多結晶シリコン層4への水分の吸着量を
調節することができるとともに、多孔質多結晶シリコン
層4における水分の吸着量の面内ばらつきを少なくする
ことが可能になるが、反応室40の雰囲気中の水蒸気が
多孔質多結晶シリコン層4に凝結されるように雰囲気の
温度と湿度との少なくとも一方を制御しても同様の効果
が得られる。
界ドリフト層6上に金薄膜よりなる表面電極7を例えば
蒸着により形成することによって、図1(d)に示す構
造の電界放射型電子源10が得られる。ここに、本実施
形態では、表面電極7の膜厚を10nmとしたが、この
膜厚は特に限定するものではない。また、本実施形態で
は、表面電極7を蒸着により形成しているが、表面電極
7の形成方法は蒸着に限定されるものではなく、例えば
スパッタ法により形成してもよい。
晶シリコン層3をLPCVDやプラズマCVD法などの
低温プロセスで成膜し、多孔質多結晶シリコン層4の酸
化を上述の主酸化処理過程により行っており、かつ、表
面電極7を蒸着法、スパッタ法などにより成膜している
ので、600℃以下の低温プロセスで電界放射型電子源
10を製造することができる。すなわち、本実施形態で
は、多孔質多結晶シリコン層4を急速加熱法により酸化
して強電界ドリフト層6’を形成する場合に比べてプロ
セス温度が低温になって、導電性基板の材料の制約が少
なくなり、大面積化および低コスト化が可能な電界放射
型電子源10を提供することができる。したがって、ガ
ラス基板11として、石英ガラス基板に比べて安価な無
アルカリガラス基板を用いることができて、低コスト化
が図れるとともに、より一層の大面積化を図ることがで
き、さらに上記多結晶シリコン層3の形成温度によって
は低アルカリガラス基板、ソーダライムガラス基板など
の無アルカリガラス基板に比べて耐熱温度の低いガラス
基板を用いることも可能になる。
7に示した電界放射型電子源10’と同様に、電子放出
特性の真空度依存性が小さく且つ電子放出時にポッピン
グ現象が発生せず安定して電子を放出することができ
る。
明した図8のように、少なくとも、n形シリコン基板1
の主表面側に形成された柱状の多結晶シリコンのグレイ
ン61と、グレイン61の表面に形成された薄いシリコ
ン酸化膜62と、グレイン61間に介在するナノメータ
オーダの微結晶シリコン層63と、微結晶シリコン層6
3の表面に形成され当該微結晶シリコン層63の結晶粒
径よりも小さな膜厚の絶縁膜であるシリコン酸化膜64
とから構成されると考えられる。すなわち、強電界ドリ
フト層6は、各グレイン61の表面が多孔質化し各グレ
イン61の中心部分では結晶状態が維持されていると考
えられる。したがって、強電界ドリフト層6に印加され
た電界はほとんどシリコン酸化膜64にかかるから、注
入された電子はシリコン酸化膜64にかかっている強電
界により加速されグレイン61間を表面に向かって図8
中の矢印Aの向きへ(図8中の上方向へ向かって)ドリ
フトするので、電子放出効率を向上させることができ
る。なお、強電界ドリフト層6の表面に到達した電子は
ホットエレクトロンであると考えられ、表面電極7を容
易にトンネルし真空中に放出される。
子源の構成および製造方法は実施形態1と略同じであっ
て、実施形態1で述べた陽極酸化処理が終了した後、上
述の陽極酸化処理槽から電解液を除去し、該陽極酸化処
理槽に新たに電解質溶液として略10%の希硫酸を投入
し、その後、この希硫酸の入った陽極酸化処理槽を利用
して、白金電極(図示せず)を負極、n形シリコン基板
1(オーミック電極2)を正極として、定電流を流し多
孔質多結晶シリコン層4を酸化する主酸化処理過程を行
った後、水蒸気を含む雰囲気中で多孔質多結晶シリコン
層4に水分を吸着させ、水分が吸着した多孔質多結晶シ
リコン層4に通電することによりた多孔質多結晶シリコ
ン層4を酸化する補助酸化処理過程を行う。なお、本実
施形態における補助酸化処理過程は、実施形態1で説明
した主酸化処理過程と同様である。
を希硫酸により酸化する際には、ホールをh+、電子を
e-とすると、以下の反応が起こっていると考えられ
る。 負極側:H2SO4+2H+→SO2+2H2O+2h+ 正極側:2h++Si+2H2O→SiO2+4H++2e- 主酸化処理過程では、上記反応が起こることによって図
6(a)に示す模式図のように電解質溶液(希硫酸)8
0中で多孔質多結晶シリコン層4の多結晶シリコンのグ
レイン61の表面に薄いシリコン酸化膜62が形成され
る。電解質溶液80を利用した電気化学的な酸化では低
温(100℃以下)にてグレイン61の表面を比較的短
い時間で酸化することができる。そこで、電解質溶液8
0を利用した電気化学的な酸化のみにより強電界ドリフ
ト層を形成した電界放射型電子源も考えられるが、この
ような電界放射型電子源では十分な絶縁耐圧が得られな
い。これは、電解質溶液80を利用した電気化学的な酸
化では図6(a)に示すようにシリコン酸化膜62が多
孔質多結晶シリコン層4の表面側(図6(a)における
上側)の部分には形成されやすいが、電解質溶液80の
表面張力により電解質溶液80が多孔質多結晶シリコン
層4の内部まで十分に浸透せずに多孔質多結晶シリコン
層4の内部で電気化学的反応が起こらないためであると
考えられる。したがって、多孔質多結晶シリコン層4の
内部では、シリコン酸化膜62が形成されなかったり、
表面側に比べて膜厚が薄くなったりし、シリコン酸化膜
62の膜厚が深さ方向で不均一になるものと考えられ
る。これに対して、本実施形態では、主酸化処理過程の
後に、補助酸化処理過程を行っているが、補助酸化処理
過程では、図6(b)に示すように、水分子71が多孔
質多結晶シリコン層4の内部にも吸着し(つまり、グレ
イン61の表面やシリコン酸化膜62の表面に吸着
し)、実施形態1で説明した通電処理によりシリコン酸
化膜62が形成されていない内部において優先的に電気
化学的反応が起こり深さ方向におけるシリコン酸化膜6
2の膜厚の均一性が向上して絶縁耐圧が向上するものと
考えられる。
半導体層たる多孔質多結晶シリコン層4を急速加熱法に
より酸化して強電界ドリフト層6’を形成する場合に比
べてプロセス温度を低温化することができて、導電性基
板の材料の制約が少なくなり、大面積化および低コスト
化が可能な電界放射型電子源を提供することができる。
なお、本実施形態では、電解質溶液中で電気化学的に酸
化する主酸化処理過程の後に補助酸化処理過程を行って
いるが、補助酸化処理過程は主酸化処理過程の以前と以
後との少なくとも一方に行えばよい。
ために、導電性基板と、導電性基板の一表面側に形成さ
れた酸化した多孔質半導体層よりなる強電界ドリフト層
と、該強電界ドリフト層上に形成された導電性薄膜より
なる表面電極とを備え、表面電極を導電性基板に対して
正極として電圧を印加することにより導電性基板から注
入された電子が強電界ドリフト層をドリフトし表面電極
を通して放出される電界放射型電子源の製造方法であっ
て、上記多孔質半導体層の酸化にあたっては、水蒸気を
含む雰囲気中で上記多孔質半導体層に水分を吸着させ、
水分が吸着した多孔質半導体層に通電することにより上
記多孔質半導体層を酸化する主酸化処理過程を備えるの
で、多孔質半導体層を急速加熱法により酸化して強電界
ドリフト層を形成する場合に比べてプロセス温度を低温
化することができて、導電性基板の材料の制約が少なく
なり、大面積化および低コスト化が可能な電界放射型電
子源を提供することができるという効果がある。
て、上記多孔質半導体層に水分を吸着させるにあたっ
て、雰囲気中の水蒸気が上記多孔質半導体層に凝結され
るように雰囲気の温度と湿度との少なくとも一方を制御
するので、上記多孔質半導体層への水分の吸着量を調節
することが可能になるとともに、上記多孔質半導体層に
おける水分の吸着量の面内ばらつきを少なくすることが
可能になるという効果がある。
て、上記多孔質半導体層に水分を吸着させるにあたっ
て、雰囲気中の水蒸気が上記多孔質半導体層に凝結され
るように上記多孔質半導体層を冷却するので、上記多孔
質半導体層への水分の吸着量を調節することが可能にな
るとともに、上記多孔質半導体層における水分の吸着量
の面内ばらつきを少なくすることが可能になるという効
果がある。
て、上記水分を真空の雰囲気中で吸着させるので、強電
界ドリフト層中の酸化膜の膜質が向上し、絶縁耐圧が向
上するという効果がある。
て、上記水分を大気圧の雰囲気中で吸着させるので、請
求項4の発明に比べて、上記多孔質半導体層への水分の
吸着量を多くすることができ、水分を吸着させるために
要する時間が短くなるから、主酸化処理過程のスループ
ットを向上させることができ、また、主酸化処理過程に
真空装置が不要となるから、主酸化処理過程に利用する
装置の簡易化および低コスト化を図れ、結果的に電界放
射型電子源の低コスト化を図ることができるという効果
がある。
基板の一表面側に形成された酸化した多孔質半導体層よ
りなる強電界ドリフト層と、該強電界ドリフト層上に形
成された導電性薄膜よりなる表面電極とを備え、表面電
極を導電性基板に対して正極として電圧を印加すること
により導電性基板から注入された電子が強電界ドリフト
層をドリフトし表面電極を通して放出される電界放射型
電子源の製造方法であって、上記多孔質半導体層の酸化
にあたっては、電解質溶液中で電気化学的に酸化する主
酸化処理過程と、主酸化処理過程の以前と以後との少な
くとも一方において水蒸気を含む雰囲気中で水分を吸着
させた後に通電することにより酸化する補助酸化処理過
程とを備えるので、多孔質半導体層を急速加熱法により
酸化して強電界ドリフト層を形成する場合に比べてプロ
セス温度を低温化することができて、導電性基板の材料
の制約が少なくなり、大面積化および低コスト化が可能
な電界放射型電子源を提供することができるという効果
があり、また、電解質溶液中で電気化学的に酸化する主
酸化処理過程の以前と以後との少なくとも一方に、水蒸
気を含む雰囲気中で水分を吸着させた後に通電すること
により酸化する補助酸化処理過程を備えているから、強
電界ドリフト層中に形成される酸化膜の膜厚の均一性を
高めることができ、絶縁耐圧が向上するという効果があ
る。
て、上記補助酸化処理過程は、主酸化処理過程の以後に
行うので、強電界ドリフト層中に形成される酸化膜の膜
厚の深さ方向における均一性を高めることができるとい
う効果がある。
7のいずれかに記載の製造方法で製造されたことを特徴
とするものであり、多孔質半導体層を急速加熱法により
酸化して強電界ドリフト層を形成する場合に比べてプロ
セス温度が低温になって、導電性基板の材料の制約が少
なくなり、大面積化および低コスト化が容易になるとい
う効果がある。
程断面図である。
る。
の説明図である。
化の様子を模式的に説明する説明図である。
の説明図である。
図である。
Claims (8)
- 【請求項1】 導電性基板と、導電性基板の一表面側に
形成された酸化した多孔質半導体層よりなる強電界ドリ
フト層と、該強電界ドリフト層上に形成された導電性薄
膜よりなる表面電極とを備え、表面電極を導電性基板に
対して正極として電圧を印加することにより導電性基板
から注入された電子が強電界ドリフト層をドリフトし表
面電極を通して放出される電界放射型電子源の製造方法
であって、上記多孔質半導体層の酸化にあたっては、水
蒸気を含む雰囲気中で上記多孔質半導体層に水分を吸着
させ、水分が吸着した多孔質半導体層に通電することに
より上記多孔質半導体層を酸化する主酸化処理過程を備
えることを特徴とする電界放射型電子源の製造方法。 - 【請求項2】 上記多孔質半導体層に水分を吸着させる
にあたって、雰囲気中の水蒸気が上記多孔質半導体層に
凝結されるように雰囲気の温度と湿度との少なくとも一
方を制御することを特徴とする請求項1記載の電界放射
型電子源の製造方法。 - 【請求項3】 上記多孔質半導体層に水分を吸着させる
にあたって、雰囲気中の水蒸気が上記多孔質半導体層に
凝結されるように上記多孔質半導体層を冷却することを
特徴とする請求項1記載の電界放射型電子源の製造方
法。 - 【請求項4】 上記水分を真空の雰囲気中で吸着させる
ことを特徴とする請求項1記載の電界放射型電子源の製
造方法。 - 【請求項5】 上記水分を大気圧の雰囲気中で吸着させ
ることを特徴とする請求項1記載の電界放射型電子源の
製造方法。 - 【請求項6】 導電性基板と、導電性基板の一表面側に
形成された酸化した多孔質半導体層よりなる強電界ドリ
フト層と、該強電界ドリフト層上に形成された導電性薄
膜よりなる表面電極とを備え、表面電極を導電性基板に
対して正極として電圧を印加することにより導電性基板
から注入された電子が強電界ドリフト層をドリフトし表
面電極を通して放出される電界放射型電子源の製造方法
であって、上記多孔質半導体層の酸化にあたっては、電
解質溶液中で電気化学的に酸化する主酸化処理過程と、
主酸化処理過程の以前と以後との少なくとも一方におい
て水蒸気を含む雰囲気中で水分を吸着させた後に通電す
ることにより酸化する補助酸化処理過程とを備えること
を特徴とする電界放射型電子源の製造方法。 - 【請求項7】 上記補助酸化処理過程は、主酸化処理過
程の以後に行うことを特徴とする請求項6記載の電界放
射型電子源の製造方法。 - 【請求項8】 請求項1ないし請求項7のいずれかに記
載の製造方法で製造されたことを特徴とする電界放射型
電子源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326275A JP4135309B2 (ja) | 2000-10-26 | 2000-10-26 | 電界放射型電子源の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326275A JP4135309B2 (ja) | 2000-10-26 | 2000-10-26 | 電界放射型電子源の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002134009A true JP2002134009A (ja) | 2002-05-10 |
JP4135309B2 JP4135309B2 (ja) | 2008-08-20 |
Family
ID=18803491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000326275A Expired - Fee Related JP4135309B2 (ja) | 2000-10-26 | 2000-10-26 | 電界放射型電子源の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4135309B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005311352A (ja) * | 2004-03-26 | 2005-11-04 | Japan Science & Technology Agency | 酸化膜の形成方法、半導体装置、半導体装置の製造方法および半導体装置の製造装置、SiC基板の酸化方法とそれを用いたSiC−MOS型半導体装置およびそれを用いたSiC−MOS型集積回路、並びにSiC−MOS型半導体装置およびSiC−MOS型集積回路の製造装置 |
JP2007069301A (ja) * | 2005-09-06 | 2007-03-22 | Nippon Telegr & Teleph Corp <Ntt> | ナノインプリント方法及びナノインプリント装置 |
-
2000
- 2000-10-26 JP JP2000326275A patent/JP4135309B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005311352A (ja) * | 2004-03-26 | 2005-11-04 | Japan Science & Technology Agency | 酸化膜の形成方法、半導体装置、半導体装置の製造方法および半導体装置の製造装置、SiC基板の酸化方法とそれを用いたSiC−MOS型半導体装置およびそれを用いたSiC−MOS型集積回路、並びにSiC−MOS型半導体装置およびSiC−MOS型集積回路の製造装置 |
JP4567503B2 (ja) * | 2004-03-26 | 2010-10-20 | 独立行政法人科学技術振興機構 | 酸化膜の形成方法、半導体装置、半導体装置の製造方法、SiC基板の酸化方法とそれを用いたSiC−MOS型半導体装置およびそれを用いたSiC−MOS型集積回路 |
JP2007069301A (ja) * | 2005-09-06 | 2007-03-22 | Nippon Telegr & Teleph Corp <Ntt> | ナノインプリント方法及びナノインプリント装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4135309B2 (ja) | 2008-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6249080B1 (en) | Field emission electron source, method of producing the same, and use of the same | |
US6285118B1 (en) | Field emission-type electron source and manufacturing method thereof and display using the electron source | |
WO2002089166A1 (fr) | Source d'electrons a emission de champ et son procede de production | |
JP2987140B2 (ja) | 電界放射型電子源およびその製造方法および平面発光装置およびディスプレイ装置および固体真空デバイス | |
JP4135309B2 (ja) | 電界放射型電子源の製造方法 | |
JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3112456B1 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ | |
JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP2001118500A (ja) | 電界放射型電子源およびその製造方法 | |
JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
JP3363429B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP3478279B2 (ja) | 電界放射型電子源の製造方法 | |
JP4616538B2 (ja) | 電界放射型電子源の製造方法 | |
JP3603682B2 (ja) | 電界放射型電子源 | |
JP3721976B2 (ja) | 電界放射型電子源の製造方法 | |
JP3687527B2 (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
JP2002008527A (ja) | 電界放射型電子源およびその製造方法 | |
JP3478206B2 (ja) | 電界放射型電子源の製造方法 | |
JP4371976B2 (ja) | 電界電子放出装置 | |
JP2003016930A (ja) | 電界放射型電子源の製造方法 | |
JP2000138026A (ja) | 電界放射型電子源の製造方法および電界放射型電子源および平面発光装置およびディスプレイ装置 | |
JP2001210219A (ja) | 電界放射型電子源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080526 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |