JP2002111749A - 双方向信号伝送用レシーバおよびハイブリッド回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来の双方向信号伝送においては、ホールド
容量による充放電電流等の影響がそのまま信号伝送路に
伝えられていた。 【解決手段】 信号を信号伝送路の双方向に送受信する
双方向信号伝送用のレシーバであって、前記信号伝送路
に接続された信号線と、信号を保持する第１のホールド
容量441,442 と、該信号線の電圧をバッファする信号線
電圧バッファ回路40と、該バッファ回路でバッファされ
た信号線電圧から受信信号を分離出力するハイブリッド
回路４と、該ハイブリッド回路から分離出力された受信
信号の論理値を判定する判定回路５とを備えるように構
成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は複数のＬＳＩチップ
間や1 つのチップ内における複数の素子や回路ブロック
間の信号伝送、或いは、複数のボード間や複数の匡体間
の信号伝送を高速に行うための信号伝送技術に関し、特
に、これらの信号伝送を同時に双方向で行う双方向信号
伝送用レシーバおよびハイブリッド回路に関する。

【０００２】近年、コンピュータやその他の情報処理機
器を構成する部品の性能は大きく向上しており、例え
ば、ＤＲＡＭ（Dynamic Random Access Memory）等の半
導体記憶装置やプロセッサ等の性能向上は目を見張るも
のがある。そして、この半導体記憶装置やプロセッサ等
の性能向上に伴って、各部品或いは要素間の信号伝送速
度を向上させなければ、システムの性能を向上させるこ
とができないという事態になって来ている。具体的に、
例えば、ＤＲＡＭ等の主記憶装置とプロセッサとの間
（ＬＳＩ間）の信号伝送速度がコンピュータ全体の性能
向上の妨げになりつつある。さらに、サーバと主記憶装
置或いはネットワークを介したサーバ間といった匡体や
ボード（プリント配線基板）間の信号伝送だけでなく、
半導体チップの高集積化並びに大型化、および、電源電
圧の低電圧化（信号振幅の低レベル化）等により、チッ
プ間の信号伝送やチップ内における素子や回路ブロック
間での信号伝送においても信号伝送速度の向上が必要に
なって来ている。そこで、高速伝送が可能な双方向信号
伝送用レシーバおよびハイブリッド回路（Hybrid：ハイ
ブリッド）の提供が要望されている。

【０００３】

【従来の技術】ＬＳＩやボード間、或いは、匡体間のデ
ータ伝送量の増加に対応するためには、１ピン当たりの
信号伝送速度を増大させる必要がある。これは、ピン数
を増やすことによるパッケージ等のコストの増大を避け
るためである。その結果、近年では、例えば、ＬＳＩ間
の信号伝送速度が１Ｇｂｐｓを超え、将来（３〜８年程
度先）には、４Ｇｂｐｓ或いは１０Ｇｂｐｓといった極
めて高い値（高速の信号伝送）になることが予想されて
いる。

【０００４】このような高い信号周波数では、信号の伝
送路がその高い周波数に対して表皮効果による損失を与
えること、および、寄生インダクタや寄生容量の影響で
高周波成分が反射されること等に起因して伝送路の帯域
に制限が生じる。この伝送路の帯域の制限は、例えば、
芯線の太いケーブルを使うことで緩和されるが、大容量
の伝送で多数の信号線を並列に束ねる必要がある場合に
は、ケーブル束の太さにも限界が生じることになる。

【０００５】前述したように、伝送周波数が高くなる
と、伝送路自体が信号伝送のボトルネックになる事態が
発生する。このようなボトルネックを解決するために、
伝送路の双方向に同時に信号を送る双方向伝送や１つの
符号で多数のビットを送る多値伝送などが行われる。双
方向伝送においては、自分のドライバが送っている信号
を信号線の信号電圧から差し引き、正味の信号電圧を分
離して出力するためのハイブリッド回路が用いられる。

【０００６】

【発明が解決しようとする課題】図１は双方向信号伝送
システムの一例を概略的に示す図である。図１におい
て、参照符号１００はレシーバ、１０１は信号伝送路
（双方向信号伝送路）、１０２はドライバ、１０３はレ
プリカドライバ、１０４はハイブリッド回路、そして、
１０５は判定回路（Clocked Amplifier)を示している。
ここで、図１では、シングルエンドの双方向信号伝送シ
ステムを示しているが、差動のシステムも同様である。
なお、本発明は、シングルエンドおよび差動（相補信
号）の両方に適用することができ、後述する各実施例で
は、シングルエンド或いは差動の構成が適宜選択して説
明される。

【０００７】図１に示されるように、信号伝送路１０１
の一端には、相手方へ伝えるべき信号（送信信号）Ｖs
を増幅してその信号伝送路１０１に出力するドライバ１
０２、および、相手方から送られてきた信号（受信信
号）を受け取るレシーバ１００が設けられている。な
お、信号伝送路１０１の他端（相手方）にも同様のドラ
イバ１０２およびレシーバ１００が設けられている。

【０００８】レシーバ１００は、レプリカドライバ１０
３、ハイブリッド回路１０４、および、判定回路１０５
を備えている。レプリカドライバ１０３は、送信信号Ｖ
s を増幅して信号伝送路１０１に供給するドライバ１０
２の出力に相当する信号を出力するもので、このレプリ
カドライバ１０３の出力電圧（出力信号）は、Ｖreplic
a としてハイブリッド回路１０４に入力される。

【０００９】ハイブリッド回路１０４には、信号伝送路
１０１の信号線電圧（入力信号）Ｖinが信号線１４０を
介して入力され、さらに、基準電圧（所定の直流電圧）
Ｖref も入力される。ここで、判定回路１０５は、供給
されるクロック信号ＣＬＫのタイミングで入力信号の論
理レベルを判定するようになっている。図２は従来の双
方向信号伝送用ハイブリッド回路（容量結合ハイブリッ
ド回路）の一例を説明するための図であり、図２（ａ）
はハイブリッド回路１０４を概略的に示す回路図であ
り、図２（ｂ）はデータ（入力信号Ｖin）と時間ｔとの
関係を示す図である。図２（ａ）において、参照符号１
４１〜１４３はスイッチを示し、また、１４４はホール
ド容量を示している。

【００１０】図２（ａ）に示すハイブリッド回路１０４
において、まず、スイッチ１４１および１４２をオン状
態とし、スイッチ１４３をオフ状態とする。これによ
り、ホールド容量１４４の両端には、信号伝送路１０１
の信号線電圧Ｖinおよびレプリカドライバ１０３の出力
電圧（レプリカ電圧）Ｖreplica が印加され、時間ｔ＝
ｎＴとすると（図２（ｂ）参照）、ホールド容量１４４
には、Ｖreplica(nT) −Ｖin(nT)が充電（保持）され
る。

【００１１】次に、スイッチ１４１および１４２をオフ
状態とし、スイッチ１４３をオン状態にすると、ハイブ
リッド回路１０４の出力（分離出力された受信信号）Ｓ
Ｓは、Ｖref ＋［Ｖreplica(nT) −Ｖin(nT)］となり、
信号伝送路１０１の信号線電圧（入力信号）Ｖinからド
ライバ１０２の出力の影響が除かれた信号となり、この
信号ＳＳを判定回路１０５で論理判定することで相手方
から送られてきた信号を認識する。

【００１２】このように、ハイブリッド回路として、例
えば、容量結合を用いて信号線電圧Ｖinとレプリカ電圧
Ｖreplica との差を取ることで受信信号を取り出す容量
結合ハイブリッド回路１０４が知られている。この容量
結合ハイブリッド回路１０４は、線型性が優れている利
点がある反面、入力端子から容量を充放電するための充
放電電流が流れ、この充放電電流が入力側にキックバッ
ク・ノイズ（kick-back noise)を発生させるという課題
がある。また、キックバック・ノイズは、回路方式によ
っては、判定回路１０５からのノイズにより生じること
もある。

【００１３】すなわち、従来の双方向信号伝送において
は、信号伝送路１０１の信号線電圧（入力信号）Ｖinが
ハイブリッド回路１０４に直接入力されているため、ホ
ールド容量１４４による充放電電流等の影響がそのまま
信号伝送路１０１に伝えられ、伝送される信号波形に影
響を与えて信号伝送に誤りが生じる危険があった。本発
明は、上述した従来の双方向信号伝送技術が有する課題
に鑑み、ハイブリッド回路の持つ入力へのキックバック
・ノイズの問題を解消した双方向信号伝送用レシーバお
よびハイブリッド回路の提供を目的とする。

【００１４】

【課題を解決するための手段】本発明の第１の形態は、
信号を信号伝送路の双方向に送受信する双方向信号伝送
用のレシーバであり、信号伝送路に接続された信号線
と、信号を保持する第１のホールド容量と、該信号線の
電圧をバッファする信号線電圧バッファ回路と、該バッ
ファ回路でバッファされた信号線電圧から受信信号を分
離出力するハイブリッド回路と、該ハイブリッド回路か
ら分離出力された受信信号の論理値を判定する判定回路
とを備えた双方向信号伝送用レシーバである。

【００１５】本発明の第２の形態は、信号を信号伝送路
の双方向に送受信する双方向信号伝送用のレシーバであ
り、信号伝送路に接続された信号線と、信号を保持する
第１のホールド容量と、該信号線の電圧から受信信号を
分離出力するハイブリッド回路と、該ハイブリッド回路
の入力ノードを駆動する基準電圧をドライバの出力シー
ケンスに応じて出力する基準電圧出力回路と、該ハイブ
リッド回路から分離出力された受信信号の論理値を判定
する判定回路とを備えたレシーバである。

【００１６】本発明の第３の形態は、信号を信号伝送路
の双方向に送受信する双方向信号伝送用のハイブリッド
回路であり、このハイブリッド回路は信号を保持するホ
ールド容量を備えた容量結合ハイブリッド回路である。
そして、この容量結合ハイブリッド回路は、信号伝送路
からの入力信号をバッファ回路を介してホールド容量に
供給し、該バッファ回路でバッファされた信号線電圧か
ら受信信号を分離出力することを特徴とする。

【００１７】図３は本発明に係る双方向信号伝送用ハイ
ブリッド回路の原理構成を示す回路図である。図３にお
いて、参照符号４はハイブリッド回路、５は判定回路、
４０はバッファ回路、４１１，４１２；４２１，４２
２；４３１，４３２はスイッチ、そして、４４１，４４
２；４５１，４５２は容量を示している。なお、図３で
は、差動の双方向信号伝送システムを示しているが、本
発明は、シングルエンドのシステムに対しても同様に適
用することができるのはいうまでもない。

【００１８】図３に示されるように、本発明のハイブリ
ッド回路４において、サンプリング容量（ホールド容
量）４４１，４４２の充放電は、入力バッファ回路（バ
ッファ回路）４０により行われるため、入力Ｖin側（信
号伝送路１０１側）へ充放電電流が流れず、キックバッ
ク（キックバック・ノイズ）が低減される。ここで、バ
ッファ回路４０が電圧バッファ回路の場合には、この電
圧バッファ回路（４０）の出力電圧が直接容量４４１，
４４２を充電する。また、バッファ回路４０が電圧を電
流に変換するトランスコンダクタの場合には、後に詳述
するように、このトランスコンダクタの出力電流が負荷
としてダイオード接続されたトランジスタと並列に容量
が接続されたホールド回路に入力され、この容量の電圧
がサンプルされることになる。

【００１９】いずれの場合もホールド手段（ホールド容
量またはホールド回路）の充電電流は、バッファ回路或
いはトランスコンダクタから供給されるためキックバッ
クは低減することになる。なお、バッファ回路を用いる
ことによりバッファ回路のオフセット電圧が問題になる
が、これはバッファ回路の非動差時に入力をゼロとし
（入力を基準電圧に接続し）、その出力（オフセット出
力）を出力容量に蓄積することで補償することができ
る。例えば、蓄積したオフセット出力を反転して（差動
の場合は、信号線を交差させるだけでよい）基準電圧と
して使うことで補償することができる。

【００２０】このように、本発明によれば、ハイブリッ
ド回路およびその後段のイコライザを構成するのに必要
なサンプリング容量はバッファ回路により充放電される
ため、キックバック・ノイズ低減することができ、例え
ば、レシーバを多数並列運転することが容易になる。

【００２１】

【発明の実施の形態】以下、本発明に係る双方向信号伝
送用レシーバおよびハイブリッド回路の実施例を図面を
参照して詳述する。図４は本発明の第１実施例としての
双方向信号伝送用ハイブリッド回路を示す回路図であ
る。図４において、参照符号１４はバッファ回路（ソー
スフォロワ回路：電圧バッファ回路）、１５は判定回
路、４１〜４３はスイッチ回路、そして、４４はホール
ド容量を示している。なお、本第１実施例は、シングル
エンドの構成を示しているが差動の場合も同様である。

【００２２】図４に示されるように、バッファ回路１４
は、ゲートにバイアス電圧Ｖcpが印加されたｐチャネル
型ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）１４０
ａと、ゲートに入力ｉｎｐｕｔ（入力信号Ｖin）が供給
されたｐＭＯＳトランジスタ１４０ｂとが電源線Ｖddお
よびＶssの間に直列に接続されたソースフォロワ回路と
して構成され、その出力は、スイッチ回路４２を介して
ホールド容量４４に供給されている。このソースフォロ
ワ回路１４は、その電圧ゲインがほぼ１となるように負
荷デバイス（１４０ａ）と入力デバイス（１４０ｂ）の
ｎチャネル型ウェル（ｎ−ｗｅｌｌ）が分離されるよう
になっている。

【００２３】各スイッチ回路４１，４２，４３は、それ
ぞれ並列接続されたｐＭＯＳトランジスタおよびｎＭＯ
Ｓトランジスタとインバータとから成るトランスファゲ
ート型スイッチとして構成され、ホールド容量４４の端
子に対して、信号線電圧（Ｖin）、レプリカドライバの
出力電圧（レプリカ電圧）Ｖreplica 、および、基準電
圧（Ｖref)を制御して印加するために用いられる。な
お、スイッチ回路４１〜４３は、前述した図２（ａ）に
おけるスイッチ１４１〜１４３に対応する。そして、本
第１実施例においては、図２（ａ）に示す従来のハイブ
リッド回路１０４に対して、信号線電圧Ｖin（入力ｉｎ
ｐｕｔ）が供給されたソースフォロワ回路１４を設ける
ようにしたものである。

【００２４】本第１実施例のハイブリッド回路の動作を
説明する。まず、サンプルに先立って、スイッチ回路４
１および４２をオン状態（各スイッチ回路４１，４２に
供給する制御信号Ｓ１，Ｓ２を高レベル“Ｈ”）とし、
スイッチ回路４３をオフ状態（スイッチ回路４３に供給
する制御信号Ｓ３を低レベル“Ｌ”）とする。そして、
サンプル時点において、スイッチ回路４１をオフ状態
（制御信号Ｓ１を低レベル“Ｌ”）とする。これによ
り、その時点（サンプル時点）での信号線電圧Ｖinとレ
プリカ電圧Ｖreplica との差がホールド容量４４に蓄積
される。

【００２５】次の判定期間において、スイッチ回路４２
をオフ状態（制御信号Ｓ２を低レベル“Ｌ”）とし、次
いで、スイッチ回路４３をオン状態（制御信号Ｓ３を高
レベル“Ｈ”）として基準電圧Ｖref をホールド容量４
４の一端に印加する。これにより、判定回路（判定用コ
ンパレータ回路）１５の入力ＳＳ（ホールド容量４４の
他端）には、信号線電圧Ｖinとレプリカ電圧Ｖreplica
との差に基準電圧Ｖref を加えた電圧が印加される。こ
の値ＳＳを判定回路１５で判定することにより、受信信
号を正しく判定することができる。

【００２６】図５は本発明の第２実施例としての双方向
信号伝送用ハイブリッド回路を示す回路図である。図５
に示されるように、本第２実施例は、判定用コンパレー
タ２５（例えば、図３における判定回路５に対応）の前
段に、電圧−電流変換を行うトランスコンダクタ４５，
４６、および、負荷デバイス４７，４８を設けるように
なっている。

【００２７】トランスコンダクタ４５，４６は、通常の
ｎＭＯＳトランジスタによる差動対として構成され、ま
た、負荷デバイス４７，４８は、定電流モードにバイア
スされたｐＭＯＳトランジスタとして構成されている。
ここで、トランスコンダクタは、メインのトランスコン
ダクタ４６（ｔ＝ｎＴ）、および、イコライズのための
サブのトランスコンダクタ４５（ｔ＝（ｎ−１）Ｔ）で
構成され、次のビットタイムから現在の値の係数倍
（ｘ）を差し引いて［Ｓ（ｎＴ）−ｘＳ((ｎ−１）
Ｔ）］を求め、ハイブリッド回路で分離した受信信号
（図３における信号ＳＳ＋，ＳＳ−）における符号間干
渉を補償することで、信号の判定をより正確に、或い
は、信号の伝送距離をより長くすることが可能になる。
なお、参照符号ＶcpおよびＶcnは、それぞれｐＭＯＳお
よびｎＭＯＳトランジスタのバイアス電圧を示してい
る。また、係数ｘの値は、ｎＭＯＳ差動対のテイル電流
で調整されるようになっている。

【００２８】図６は本発明の第３実施例としての双方向
信号伝送用ハイブリッド回路におけるバッファ回路４０
０を示す回路図である。図６に示されるように、本第３
実施例のバッファ回路４００は、ｐＭＯＳトランジスタ
４０１，４０２、ｎＭＯＳトランジスタ４０３〜４０
５、および、ポリシリコン抵抗４０６〜４０９を備え、
ポリシリコン抵抗４０８，４０９を負荷とすると共にポ
リシリコン抵抗４０６，４０７をソース側のディジェネ
レーション（degeneration) に用いた電圧バッファ回路
として構成されている。

【００２９】ここで、例えば、本第３実施例のバッファ
回路４００のゲインは３であり、このゲインの値は、ポ
リシリコン抵抗の抵抗比により正確に決めることができ
る。なお、本第３実施例では、初段のバッファ回路（４
００）のゲインが３であるため、次段の判定回路（図３
の判定回路５を参照）の入力オフセットは初段の入力に
換算するとその分小さくなるという利点がある。また、
初段のバッファ回路に関しては、例えば、その信号伝送
路のインピーダンスが５０オーム程度の低インピーダン
スであるため、入力デバイスの寸法を大きく（トランジ
スタ４０３，４０４のゲート長およびゲート幅を大き
く）することができ、その結果、入力オフセットを比較
的小さくすることが可能になる。

【００３０】図７は本発明の第４実施例としての双方向
信号伝送用ハイブリッド回路におけるバッファ回路を示
す回路図である。ここで、本第４実施例のバッファ回路
は、電圧ゲイン１のソースフォロワ回路（２４）で構成
されており、入力オフセットの影響をキャンセルするた
めに入力側に結合容量（２４３）を用いるようになって
いる。

【００３１】まず、バッファ回路（ソースフォロワ回
路）２４の非動作期間（リセット期間）においては、ス
イッチ４３ｃおよび４３ｄがオン状態でスイッチ４３ａ
および４３ｂがオフ状態とされ、結合容量２４３の入力
側は入力端子から切り離されてバッファ回路２４の出力
に接続される。このとき結合容量２４３のバッファ回路
入力端子側（トランジスタ２４２のゲート）は基準電圧
Ｖｒ（例えば、低電位の電源電圧Ｖss）にチャージされ
る。このときのバッファ回路の出力電圧をＶoffとする
と、結合容量２４３に印加される電圧はＶｒ−Ｖoff に
なる。ここで、基準電圧Ｖｒとしては、低電位の電源電
圧Ｖssの他に、例えば、Ｖdd／２の電圧等を使用するこ
とができる。

【００３２】次に、バッファ回路の動作時には、スイッ
チ４３ｃおよび４３ｄがオフ状態でスイッチ４３ａがオ
ン状態とされ、入力ｉｎｐｕｔ（入力信号Ｖin）に対し
て容量２４３が直列に入ることになる。ここで、バッフ
ァ回路２４のゲインはほぼ１であるから、このバッファ
回路２４の出力に現れるオフセット電圧は容量２４３に
蓄積されたオフセット電圧でキャンセルされる。なお、
トランジスタ２４１のゲートには、バイアス電圧Ｖcpが
印加されている。また、スイッチ４１、４２および４３
ｂは、ハイブリッド動作のためのスイッチである。

【００３３】このように、本第４実施例によれば、バッ
ファ回路（ソースフォロワ回路）２４の電圧ゲインは１
と小さいが、そのオフセット電圧が結合容量２４３でキ
ャンセルされるため、バッファ回路全体としてのオフセ
ット電圧は無視できる程度に小さくなる利点がある。ま
た、結合容量２４３を使ってはいるが、信号線入力Ｖin
（入力ｉｎｐｕｔ）側からの負荷は結合容量２４３とソ
ースフォロワ入力容量４４の直列接続されたものが見え
るので、入力容量も十分小さくなり、キックバック・ノ
イズ等の問題は発生しないことになる。

【００３４】図８は本発明の第５実施例としての双方向
信号伝送用ハイブリッド回路におけるバッファ回路を示
す回路図である。図４と図８との比較から明らかなよう
に、本第５実施例は、第１実施例における基準電圧Ｖre
f を出力する基準電圧出力回路３０を備えている。基準
電圧出力回路３０は、容量結合ハイブリッド回路で判定
期間に接続される基準電圧Ｖrefとして、レシーバと同
じ側についているドライバが送っている信号系列の最新
の２ビットが『００』、『０１』、『１０』または『１
１』かに応じて、基準電圧Ｖref00,Ｖref01,Ｖref10 ま
たはＶref11 のいずれかを選択して出力し、レプリカド
ライバ（図１の１０３参照）と実際に信号を出力するド
ライバ（図１の１０２参照）との出力信号の差を補償す
るようになっている。

【００３５】すなわち、基準電圧出力回路３０は、ドラ
イバが送っている信号系列のデータ（例えば、２ビッ
ト）に応じた複数（例えば、４つ）の制御電圧Ｖ00, Ｖ
01, Ｖ10, Ｖ11を発生する制御電圧発生回路３００と、
各制御電圧Ｖ00, Ｖ01, Ｖ10,Ｖ11を受け取ってそれぞ
れ基準電圧Ｖref00,Ｖref01,Ｖref10,Ｖref11 を発生す
る複数の基準電圧用バッファ３５，３６，３７，３８
と、信号系列のデータに応じて複数の基準電圧用バッフ
ァの出力（Ｖref00,Ｖref01,Ｖref10,Ｖref11 ）のいず
れかを選択するスイッチ３１，３２，３３，３４を備え
ている。なお、制御電圧発生回路３００は、例えば、Ｄ
／Ａコンバータにより構成することができる。また、制
御電圧発生回路３００が出力する制御電圧Ｖ00, Ｖ01,
Ｖ10, Ｖ11は、例えば、レシーバ（装置）をパワーオン
した後に自動的に設定することができる。

【００３６】このように、本第５実施例によれば、レプ
リカドライバの信号と実際に除去すべきドライバの寄与
電圧との差（これは伝送されている信号系列に依存す
る）を補償して、より正確な受信信号を分離出力するこ
とが可能になる。この場合も基準電圧はホールド容量に
直接接続せずにバッファ回路を通して行うことで、レシ
ーバ間の相互干渉のない良好な信号受信を行うことがで
きる。

【００３７】図９は本発明の第６実施例としての双方向
信号伝送用ハイブリッド回路におけるバッファ回路を示
す回路図である。本第６実施例は、ハイブリッド回路
（バッファ回路）６０４として電圧出力バッファ回路で
はなく、電圧を電流に変換するトランスコンダクタを使
用するものである。

【００３８】すなわち、図９に示されるように、トラン
スコンダクタはｎＭＯＳ差動対（トランジスタ６４２，
６４３および６４６，６４７）を用いて構成され、差動
（相補）の入力信号Ｖin+,Ｖin- で駆動されるトランス
コンダクタ（トランジスタ６４２，６４３）と、差動の
レプリカ電圧（レプリカドライバの出力）Ｖreplica+,
Ｖreplica-で駆動されるトランスコンダクタ（トランジ
スタ６４６，６４７）の電流を１組のｐＭＯＳ負荷５４
１，６４５に接続することで、両者の電流を差し引きし
て、ハイブリッド回路の動作を行うようになっている。
なお、電圧ＶcpはｐＭＯＳトランジスタ６４１および６
４５をバイアスするための電圧であり、また、電圧Ｖcn
はｎＭＯＳトランジスタ６４４および６４８をバイアス
するための電圧である。

【００３９】このように、本第６実施例では、容量の充
放電を行う必要が一切ないのでキックバック・ノイズは
非常に小さくなるという利点がある。図１０は本発明の
第７実施例としての双方向信号伝送用ハイブリッド回路
におけるバッファ回路を示す回路図である。本第７実施
例は、上述した第６実施例と同様に、ハイブリッド回路
（バッファ回路）６０４としてトランスコンダクタを使
用するものであるが、入力オフセットを補償するために
負荷デバイスと並列にオフセット補償回路６０５を設け
るようになっている。

【００４０】図１０に示されるように、オフセット補償
回路６０５は、スイッチ６５１，６５４、ｎＭＯＳトラ
ンジスタ６５２，６５５、および、ホールド容量６５
３，６５６を備えて構成されている。ここで、バッファ
回路の非動作時には、例えば、全ての入力（Ｖin+,Ｖin
-;Ｖreplica+, Ｖreplica-）を基準電圧（例えば、高電
位の電源電圧Ｖdd）として、そのときのバッファ回路６
０４の出力電流（オフセットに相当）をオフセット補償
回路６０５に流す。このとき、スイッチ６５１および６
５４はオン状態とされ、トランジスタ６５２および６５
５のゲート電圧（ソース−ゲート間電圧）は、ホールド
容量６５３および６５６に蓄積される。

【００４１】そして、実際に判定回路５で受信信号の判
定を行う場合には、スイッチ６５１および６５４をオフ
状態とし、トランジスタ６５２および６５５のゲートと
ドレインの接続を切り離す。すると、各トランジスタ６
５２，６５５のゲート電圧は、それぞれホールド容量６
５３，６５６から供給され、オフセット補償回路６０５
による電流はバッファ回路の非動作時のオフセット電流
に等しいことになる。その結果、オフセット電流が負荷
デバイスから差し引かれることになり、トランスコンダ
クタのオフセットを補償することができる。

【００４２】本第７実施例では、入力側に対するキック
バック・ノイズの影響を受けることなく、バッファ回路
のオフセットを補償することができるため、より正確な
信号受信が可能になる。図１１は本発明の第８実施例と
しての双方向信号伝送用ハイブリッド回路を示す回路図
である。

【００４３】図１１に示されるように、本第８実施例に
おいて、トランスコンダクタ４６の出力電流は、いわゆ
るカスコード接続となってｐＭＯＳ負荷デバイス７４
１，７４２に導かれ、フォールデッド構造によりｎＭＯ
Ｓ素子を用いたホールド回路６０６に接続される。な
お、オフセット補償回路６０５は、図１０の第７実施例
と同様のものであるので、その説明は省略する。

【００４４】ホールド回路６０６は、オフセット補償回
路６０５と同様なスイッチ６６１，６６４、トランジス
タ６６２，６６５および容量６６３，６６６を備えてい
る。さらに、ホールド回路６０６は、トランジスタ６６
２のソース−ドレイン間に接続されたスイッチ６７１お
よびトランジスタ６７２、並びに、トランジスタ６６６
のソース−ドレイン間に接続されたスイッチ６７３およ
びトランジスタ６７４を備えている。

【００４５】まず、サンプリング期間において、ホール
ド回路６０６の全てのスイッチ６６１，６６４；６７
１，６７３をオン状態とし、サンプリングを終了するタ
イミングで全てのスイッチ６６１，６６４；６７１，６
７３をオフ状態とする。これにより、前のビットタイム
ｔ＝（ｎ−１）Ｔのサンプリング終了時点における電流
値が容量６６３，６６６に蓄積される。なお、このサン
プリング終了時点における電流値は、ｐＭＯＳ負荷デバ
イス（トランジスタ７４１，７４２）に接続され、判定
期間において、判定回路５で判定される信号電圧を作り
だすことになる。

【００４６】そして、ホールド回路６０６の全てのスイ
ッチ６６１，６６４；６７１，６７３をオフ状態とし
て、次のビットタイムｔ＝ｎＴの信号値から、前のビッ
トタイムｔ＝（ｎ−１）Ｔの信号値（（ｎ−１）Ｔ）の
係数倍を差し引いてイコライズを行う。すなわち、ホー
ルド回路６０６において、トランジスタ６６２，６６５
のサイズとトランジスタ６７２，６７４のサイズを調整
することで、上記の係数の値を規定して受信信号のイコ
ライズを行うことができる。

【００４７】このように、本第８実施例は、キックバッ
ク・ノイズの影響の小さなトランスコンダクタ方式のバ
ッファ回路を用いてオフセット補償および受信信号のイ
コライズを行うことができ、オフセットおよび符号間干
渉が小さく良好な信号受信が可能になる。図１２は本発
明の第９実施例としての双方向信号伝送用ハイブリッド
回路におけるバッファ回路を示す回路図である。図１２
において、参照符号８４１，８４４は電流源、８４２，
８４０ａはｎＭＯＳトランジスタ、そして、８４３およ
び８４０ｂはｐＭＯＳトランジスタを示している。

【００４８】本第９実施例では、バッファ回路がｎＭＯ
Ｓトランジスタ８４０ａおよびｐＭＯＳトランジスタ８
４０ｂのプッシュプル出力になっている。ところで、一
般に、プッシュプルのソースフォロワ出力段は、出力振
幅が制限されるため使われることが少ないが、本実施例
のように入力段で使用する場合には何の問題もない。こ
のように、本第９実施例は、プッシュプルであるため、
通常のソースフォロワのように定電流バイアスによる充
放電のスルーレートの制限が発生せず高速で動作する利
点がある。

【００４９】このように、本発明の各実施例によれば、
信号伝送路の帯域を有効に利用することが可能な双方向
伝送に用いるハイブリッド回路をキックバック・ノイズ
を伴わずに実現することができる。 （付記１） 信号を信号伝送路の双方向に送受信する双
方向信号伝送用のレシーバであって、前記信号伝送路に
接続された信号線と、信号を保持する第１のホールド容
量と、該信号線の電圧をバッファする信号線電圧バッフ
ァ回路と、該バッファ回路でバッファされた信号線電圧
から受信信号を分離出力するハイブリッド回路と、該ハ
イブリッド回路から分離出力された受信信号の論理値を
判定する判定回路とを備える双方向信号伝送用レシー
バ。 （付記２） 付記１に記載のレシーバにおいて、前記判
定回路は、前記ハイブリッド回路から分離出力された受
信信号の論理値を判定する時点の信号値と、それより一
定時間前の信号値に係数を乗じた値との和を生成し、該
生成された和の値を用いて判定を行うことを特徴とする
レシーバ。 （付記３） 付記１に記載のレシーバにおいて、前記バ
ッファ回路は電圧バッファ回路であり、前記ハイブリッ
ド回路は容量結合ハイブリッド回路であることを特徴と
するレシーバ。 （付記４） 付記３に記載のレシーバにおいて、前記電
圧バッファ回路の電圧ゲインを約１とし、該電圧バッフ
ァ回路と前記信号線との間を容量で結合し、該電圧バッ
ファ回路の非動作期間には該容量の入力側ノードを当該
電圧バッファ回路の出力に繋ぎ、且つ、該電圧バッファ
回路の入力ノードを所定電位にプリチャージすることで
当該電圧バッファ回路のオフセット電圧を補償すること
を特徴とするレシーバ。 （付記５） 付記３に記載のレシーバにおいて、さら
に、前記容量結合ハイブリッド回路の入力ノードを駆動
する基準電圧をドライバの出力シーケンスに応じて制御
する基準電圧出力回路を備えたことを特徴とするレシー
バ。 （付記６） 付記５に記載のレシーバにおいて、前記基
準電圧出力回路は、前記ドライバが送っている信号系列
のデータに応じた複数の制御電圧を発生する制御電圧発
生回路と、該各制御電圧を受け取ってそれぞれ基準電圧
を発生する複数の基準電圧用バッファと、該信号系列の
データに応じて該複数の基準電圧用バッファの出力のい
ずれかを選択する選択回路とを備えることを特徴とする
レシーバ。 （付記７） 付記１に記載のレシーバにおいて、前記バ
ッファ回路は、電圧−電流変換を行うトランスコンダク
タであり、前記ハイブリッド回路は、前記信号線の電圧
およびレプリカドライバの信号電圧をそれぞれトランス
コンダクタで電圧−電流変換し、該各変換された電流の
差に相当する電流を負荷デバイスに流すことで該信号線
の電圧と該レプリカドライバの信号電圧との差を求め、
前記受信信号を分離出力することを特徴とするレシー
バ。 （付記８） 付記７に記載のレシーバにおいて、前記ハ
イブリッド回路における前記トランスコンダクタの電流
を印加する負荷デバイスに対して、さらに、第１のトラ
ンジスタおよび第２のホールド容量を有するオフセット
補償回路を接続し、該オフセット補償回路において、前
記バッファ回路の非動作時には、前記第１のトランジス
タがダイオード接続構造となるように接続されると共に
当該第１のトランジスタのゲートに前記第２のホールド
容量が接続され、該バッファ回路の動作時には、該第２
のホールド容量の電圧が該第１トランジスタのゲート電
圧を保持することを特徴とするレシーバ。 （付記９） 付記８に記載のレシーバにおいて、前記ト
ランスコンダクタの電流を、フォールデッド構成による
第３のホールド容量および第２のトランジスタを有する
ホールド回路で保持し、該ホールド回路の第３のホール
ド容量はサンプリング時にはダイオード接続された該第
２のトランジスタのゲートと接続されると共にホールド
時にはゲートから切り離され、該ホールド回路の出力電
流を次段の負荷デバイスに接続することで前後するサン
プル時間の間での信号の重み付き和を形成した後に判定
を行うことを特徴とするレシーバ。 （付記１０） 付記１に記載のレシーバにおいて、前記
バッファ回路は、ｎＭＯＳデバイスおよびｐＭＯＳデバ
イスの双方を用いたプッシュプルのソースフォロワ段を
出力に持つことを特徴とするレシーバ。 （付記１１） 信号を信号伝送路の双方向に送受信する
双方向信号伝送用のレシーバであって、前記信号伝送路
に接続された信号線と、信号を保持する第１のホールド
容量と、該信号線の電圧から受信信号を分離出力するハ
イブリッド回路と、該ハイブリッド回路の入力ノードを
駆動する基準電圧をドライバの出力シーケンスに応じて
出力する基準電圧出力回路と、該ハイブリッド回路から
分離出力された受信信号の論理値を判定する判定回路と
を備えることを特徴とするレシーバ。 （付記１２） 付記１１に記載のレシーバにおいて、前
記基準電圧出力回路は、前記ドライバが送っている信号
系列のデータに応じた複数の制御電圧を発生する制御電
圧発生回路と、該各制御電圧を受け取ってそれぞれ基準
電圧を発生する複数の基準電圧用バッファと、該信号系
列のデータに応じて該複数の基準電圧用バッファの出力
のいずれかを選択する選択回路とを備えることを特徴と
するレシーバ。 （付記１３） 信号を信号伝送路の双方向に送受信する
双方向信号伝送用のハイブリッド回路であって、該ハイ
ブリッド回路は信号を保持するホールド容量を備えた容
量結合ハイブリッド回路であり、前記信号伝送路からの
入力信号をバッファ回路を介して該ホールド容量に供給
し、該バッファ回路でバッファされた信号線電圧から受
信信号を分離出力することを特徴とするハイブリッド回
路。 （付記１４） 付記１３に記載のハイブリッド回路にお
いて、さらに、前記容量結合ハイブリッド回路の入力ノ
ードを駆動する基準電圧をドライバの出力シーケンスに
応じて制御する基準電圧出力回路を備えたことを特徴と
するハイブリッド回路。 （付記１５） 付記１４に記載のハイブリッド回路にお
いて、前記基準電圧出力回路は、前記ドライバが送って
いる信号系列のデータに応じた複数の制御電圧を発生す
る制御電圧発生回路と、該各制御電圧を受け取ってそれ
ぞれ基準電圧を発生する複数の基準電圧用バッファと、
該信号系列のデータに応じて該複数の基準電圧用バッフ
ァの出力のいずれかを選択する選択回路とを備えること
を特徴とするハイブリッド回路。 （付記１６） 付記１３に記載のハイブリッド回路にお
いて、該ハイブリッド回路は、信号を増幅して前記信号
伝送路に供給するドライバの出力に相当する信号を出力
するレプリカドライバの出力信号と、前記信号伝送路の
入力信号と、基準電圧とを受け取って受信信号の分離出
力を行うことを特徴とするハイブリッド回路。 （付記１７） 付記１６に記載のハイブリッド回路にお
いて、前記ハイブリッド回路は、前記信号伝送路の電圧
および前記レプリカドライバの出力電圧をそれぞれトラ
ンスコンダクタで電圧−電流変換し、該各変換された電
流の差に相当する電流を負荷デバイスに流すことで該信
号伝送路の電圧と該レプリカドライバの出力電圧との差
を求め、前記受信信号の分離出力を行うことを特徴とす
るハイブリッド回路。 （付記１８） 付記１７に記載のハイブリッド回路にお
いて、前記ハイブリッド回路における前記トランスコン
ダクタの電流を印加する負荷デバイスに対して、さら
に、第１のトランジスタおよび第１のホールド容量を有
するオフセット補償回路を接続し、該オフセット補償回
路において、前記バッファ回路の非動作時には、前記第
１のトランジスタがダイオード接続構造となるように接
続されると共に当該第１のトランジスタのゲートに前記
第１のホールド容量が接続され、該バッファ回路の動作
時には、該第１のホールド容量の電圧が該第１トランジ
スタのゲート電圧を保持することを特徴とするハイブリ
ッド回路。 （付記１９） 付記１８に記載のハイブリッド回路にお
いて、前記トランスコンダクタの電流を、フォールデッ
ド構成による第２のホールド容量および第２のトランジ
スタを有するホールド回路で保持し、該ホールド回路の
第２のホールド容量はサンプリング時にはダイオード接
続された該第２のトランジスタのゲートと接続されると
共にホールド時にはゲートから切り離され、該ホールド
回路の出力電流を次段の負荷デバイスに接続することで
前後するサンプル時間の間での信号の重み付き和を形成
した後に判定を行うことを特徴とするハイブリッド回
路。

【００５０】

【発明の効果】以上、詳述したように、本発明によれ
ば、容量結合ハイブリッド回路の持つ入力へのキックバ
ック・ノイズの問題を解消した双方向信号伝送用レシー
バおよびハイブリッド回路を提供することができる。

【図面の簡単な説明】

【図１】双方向信号伝送システムの一例を概略的に示す
図である。

【図２】従来の双方向信号伝送用ハイブリッド回路の一
例を説明するための図である。

【図３】本発明に係る双方向信号伝送用ハイブリッド回
路の原理構成を示す回路図である。

【図４】本発明の第１実施例としての双方向信号伝送用
ハイブリッド回路を示す回路図である。

【図５】本発明の第２実施例としての双方向信号伝送用
ハイブリッド回路を示す回路図である。

【図６】本発明の第３実施例としての双方向信号伝送用
ハイブリッド回路におけるバッファ回路を示す回路図で
ある。

【図７】本発明の第４実施例としての双方向信号伝送用
ハイブリッド回路におけるバッファ回路を示す回路図で
ある。

【図８】本発明の第５実施例としての双方向信号伝送用
ハイブリッド回路におけるバッファ回路を示す回路図で
ある。

【図９】本発明の第６実施例としての双方向信号伝送用
ハイブリッド回路におけるバッファ回路を示す回路図で
ある。

【図１０】本発明の第７実施例としての双方向信号伝送
用ハイブリッド回路におけるバッファ回路を示す回路図
である。

【図１１】本発明の第８実施例としての双方向信号伝送
用ハイブリッド回路を示す回路図である。

【図１２】本発明の第９実施例としての双方向信号伝送
用ハイブリッド回路におけるバッファ回路を示す回路図
である。

【符号の説明】

４，１０４，６０４，７０４…ハイブリッド回路 ５，１５，１０５…判定回路 ４０，４００，８０４…バッファ回路 １４，２４…ソースフォロワ回路（電圧バッファ回路） ３０…基準電圧出力回路 ４１〜４３，４１１，４１２；４２１，４２２；４３
１，４３２…スイッチ ４４，４４１，４４２；４５１，４５２…容量（ホール
ド容量） ４５，４６…トランスコンダクタ １００…レシーバ １０１…双方向信号伝送路 １０２…ドライバ １０３…レプリカドライバ ３００…制御電圧発生回路 ６０５…オフセット補償回路 ６０６…ホールド回路 ＳＳ，ＳＳ+,ＳＳ- …ハイブリッド回路の出力（分離出
力された受信信号） Ｖin; Ｖin+,Ｖin- …信号線電圧（入力信号） Ｖref;Ｖref+, Ｖref-…基準電圧 Ｖreplica;Ｖreprica+, Ｖreplica-…レプリカドライバ
の出力電圧（レプリカ電圧）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J056 AA01 BB23 CC01 CC04 DD28 DD51 EE11 FF10 5K018 AA02 BA01 DA02 DA08 FA01 GA07 5K029 AA02 CC01 DD03 DD04 GG07 HH01 HH13 JJ06

Claims (10)

【特許請求の範囲】
1. 【請求項１】 信号を信号伝送路の双方向に送受信する
   双方向信号伝送用のレシーバであって、 前記信号伝送路に接続された信号線と、信号を保持する
   第１のホールド容量と、該信号線の電圧をバッファする
   信号線電圧バッファ回路と、該バッファ回路でバッファ
   された信号線電圧から受信信号を分離出力するハイブリ
   ッド回路と、該ハイブリッド回路から分離出力された受
   信信号の論理値を判定する判定回路とを備える双方向信
   号伝送用レシーバ。
2. 【請求項２】 請求項１に記載のレシーバにおいて、前
   記判定回路は、前記ハイブリッド回路から分離出力され
   た受信信号の論理値を判定する時点の信号値と、それよ
   り一定時間前の信号値に係数を乗じた値との和を生成
   し、該生成された和の値を用いて判定を行うことを特徴
   とするレシーバ。
3. 【請求項３】 請求項１に記載のレシーバにおいて、前
   記バッファ回路は電圧バッファ回路であり、前記ハイブ
   リッド回路は容量結合ハイブリッド回路であることを特
   徴とするレシーバ。
4. 【請求項４】 請求項３に記載のレシーバにおいて、前
   記電圧バッファ回路の電圧ゲインを約１とし、該電圧バ
   ッファ回路と前記信号線との間を容量で結合し、該電圧
   バッファ回路の非動作期間には該容量の入力側ノードを
   当該電圧バッファ回路の出力に繋ぎ、且つ、該電圧バッ
   ファ回路の入力ノードを所定電位にプリチャージするこ
   とで当該電圧バッファ回路のオフセット電圧を補償する
   ことを特徴とするレシーバ。
5. 【請求項５】 請求項１に記載のレシーバにおいて、 前記バッファ回路は、電圧−電流変換を行うトランスコ
   ンダクタであり、 前記ハイブリッド回路は、前記信号線の電圧およびレプ
   リカドライバの信号電圧をそれぞれトランスコンダクタ
   で電圧−電流変換し、該各変換された電流の差に相当す
   る電流を負荷デバイスに流すことで該信号線の電圧と該
   レプリカドライバの信号電圧との差を求め、前記受信信
   号を分離出力することを特徴とするレシーバ。
6. 【請求項６】 請求項５に記載のレシーバにおいて、 前記ハイブリッド回路における前記トランスコンダクタ
   の電流を印加する負荷デバイスに対して、さらに、第１
   のトランジスタおよび第２のホールド容量を有するオフ
   セット補償回路を接続し、 該オフセット補償回路において、前記バッファ回路の非
   動作時には、前記第１のトランジスタがダイオード接続
   構造となるように接続されると共に当該第１のトランジ
   スタのゲートに前記第２のホールド容量が接続され、該
   バッファ回路の動作時には、該第２のホールド容量の電
   圧が該第１トランジスタのゲート電圧を保持することを
   特徴とするレシーバ。
7. 【請求項７】 信号を信号伝送路の双方向に送受信する
   双方向信号伝送用のレシーバであって、 前記信号伝送路に接続された信号線と、信号を保持する
   第１のホールド容量と、該信号線の電圧から受信信号を
   分離出力するハイブリッド回路と、該ハイブリッド回路
   の入力ノードを駆動する基準電圧をドライバの出力シー
   ケンスに応じて出力する基準電圧出力回路と、該ハイブ
   リッド回路から分離出力された受信信号の論理値を判定
   する判定回路とを備えることを特徴とするレシーバ。
8. 【請求項８】 請求項７に記載のレシーバにおいて、前
   記基準電圧出力回路は、前記ドライバが送っている信号
   系列のデータに応じた複数の制御電圧を発生する制御電
   圧発生回路と、該各制御電圧を受け取ってそれぞれ基準
   電圧を発生する複数の基準電圧用バッファと、該信号系
   列のデータに応じて該複数の基準電圧用バッファの出力
   のいずれかを選択する選択回路とを備えることを特徴と
   するレシーバ。
9. 【請求項９】 信号を信号伝送路の双方向に送受信する
   双方向信号伝送用のハイブリッド回路であって、 該ハイブリッド回路は信号を保持するホールド容量を備
   えた容量結合ハイブリッド回路であり、前記信号伝送路
   からの入力信号をバッファ回路を介して該ホールド容量
   に供給し、該バッファ回路でバッファされた信号線電圧
   から受信信号を分離出力することを特徴とするハイブリ
   ッド回路。
10. 【請求項１０】 請求項９に記載のハイブリッド回路に
    おいて、該ハイブリッド回路は、信号を増幅して前記信
    号伝送路に供給するドライバの出力に相当する信号を出
    力するレプリカドライバの出力信号と、前記信号伝送路
    の入力信号と、基準電圧とを受け取って受信信号の分離
    出力を行うことを特徴とするハイブリッド回路。