JP4259738B2 - 双方向信号伝送用レシーバ - Google Patents
双方向信号伝送用レシーバ Download PDFInfo
- Publication number
- JP4259738B2 JP4259738B2 JP2000302788A JP2000302788A JP4259738B2 JP 4259738 B2 JP4259738 B2 JP 4259738B2 JP 2000302788 A JP2000302788 A JP 2000302788A JP 2000302788 A JP2000302788 A JP 2000302788A JP 4259738 B2 JP4259738 B2 JP 4259738B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- signal transmission
- hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は複数のＬＳＩチップ間や1 つのチップ内における複数の素子や回路ブロック間の信号伝送、或いは、複数のボード間や複数の匡体間の信号伝送を高速に行うための信号伝送技術に関し、特に、これらの信号伝送を同時に双方向で行う双方向信号伝送用レシーバおよびハイブリッド回路に関する。
【０００２】
近年、コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上しており、例えば、ＤＲＡＭ（Dynamic Random Access Memory）等の半導体記憶装置やプロセッサ等の性能向上は目を見張るものがある。そして、この半導体記憶装置やプロセッサ等の性能向上に伴って、各部品或いは要素間の信号伝送速度を向上させなければ、システムの性能を向上させることができないという事態になって来ている。具体的に、例えば、ＤＲＡＭ等の主記憶装置とプロセッサとの間（ＬＳＩ間）の信号伝送速度がコンピュータ全体の性能向上の妨げになりつつある。さらに、サーバと主記憶装置或いはネットワークを介したサーバ間といった匡体やボード（プリント配線基板）間の信号伝送だけでなく、半導体チップの高集積化並びに大型化、および、電源電圧の低電圧化（信号振幅の低レベル化）等により、チップ間の信号伝送やチップ内における素子や回路ブロック間での信号伝送においても信号伝送速度の向上が必要になって来ている。そこで、高速伝送が可能な双方向信号伝送用レシーバおよびハイブリッド回路（Hybrid：ハイブリッド）の提供が要望されている。
【０００３】
【従来の技術】
ＬＳＩやボード間、或いは、匡体間のデータ伝送量の増加に対応するためには、１ピン当たりの信号伝送速度を増大させる必要がある。これは、ピン数を増やすことによるパッケージ等のコストの増大を避けるためである。その結果、近年では、例えば、ＬＳＩ間の信号伝送速度が１Ｇｂｐｓを超え、将来（３〜８年程度先）には、４Ｇｂｐｓ或いは１０Ｇｂｐｓといった極めて高い値（高速の信号伝送）になることが予想されている。
【０００４】
このような高い信号周波数では、信号の伝送路がその高い周波数に対して表皮効果による損失を与えること、および、寄生インダクタや寄生容量の影響で高周波成分が反射されること等に起因して伝送路の帯域に制限が生じる。この伝送路の帯域の制限は、例えば、芯線の太いケーブルを使うことで緩和されるが、大容量の伝送で多数の信号線を並列に束ねる必要がある場合には、ケーブル束の太さにも限界が生じることになる。
【０００５】
前述したように、伝送周波数が高くなると、伝送路自体が信号伝送のボトルネックになる事態が発生する。
このようなボトルネックを解決するために、伝送路の双方向に同時に信号を送る双方向伝送や１つの符号で多数のビットを送る多値伝送などが行われる。双方向伝送においては、自分のドライバが送っている信号を信号線の信号電圧から差し引き、正味の信号電圧を分離して出力するためのハイブリッド回路が用いられる。
【０００６】
【発明が解決しようとする課題】
図１は双方向信号伝送システムの一例を概略的に示す図である。図１において、参照符号１００はレシーバ、１０１は信号伝送路（双方向信号伝送路）、１０２はドライバ、１０３はレプリカドライバ、１０４はハイブリッド回路、そして、１０５は判定回路（Clocked Amplifier)を示している。ここで、図１では、シングルエンドの双方向信号伝送システムを示しているが、差動のシステムも同様である。なお、本発明は、シングルエンドおよび差動（相補信号）の両方に適用することができ、後述する各実施例では、シングルエンド或いは差動の構成が適宜選択して説明される。
【０００７】
図１に示されるように、信号伝送路１０１の一端には、相手方へ伝えるべき信号（送信信号）Ｖs を増幅してその信号伝送路１０１に出力するドライバ１０２、および、相手方から送られてきた信号（受信信号）を受け取るレシーバ１００が設けられている。なお、信号伝送路１０１の他端（相手方）にも同様のドライバ１０２およびレシーバ１００が設けられている。
【０００８】
レシーバ１００は、レプリカドライバ１０３、ハイブリッド回路１０４、および、判定回路１０５を備えている。レプリカドライバ１０３は、送信信号Ｖs を増幅して信号伝送路１０１に供給するドライバ１０２の出力に相当する信号を出力するもので、このレプリカドライバ１０３の出力電圧（出力信号）は、Ｖreplica としてハイブリッド回路１０４に入力される。
【０００９】
ハイブリッド回路１０４には、信号伝送路１０１の信号線電圧（入力信号）Ｖinが信号線１４０を介して入力され、さらに、基準電圧（所定の直流電圧）Ｖref も入力される。ここで、判定回路１０５は、供給されるクロック信号ＣＬＫのタイミングで入力信号の論理レベルを判定するようになっている。
図２は従来の双方向信号伝送用ハイブリッド回路（容量結合ハイブリッド回路）の一例を説明するための図であり、図２（ａ）はハイブリッド回路１０４を概略的に示す回路図であり、図２（ｂ）はデータ（入力信号Ｖin）と時間ｔとの関係を示す図である。図２（ａ）において、参照符号１４１〜１４３はスイッチを示し、また、１４４はホールド容量を示している。
【００１０】
図２（ａ）に示すハイブリッド回路１０４において、まず、スイッチ１４１および１４２をオン状態とし、スイッチ１４３をオフ状態とする。これにより、ホールド容量１４４の両端には、信号伝送路１０１の信号線電圧Ｖinおよびレプリカドライバ１０３の出力電圧（レプリカ電圧）Ｖreplica が印加され、時間ｔ＝ｎＴとすると（図２（ｂ）参照）、ホールド容量１４４には、Ｖreplica(nT) −Ｖin(nT)が充電（保持）される。
【００１１】
次に、スイッチ１４１および１４２をオフ状態とし、スイッチ１４３をオン状態にすると、ハイブリッド回路１０４の出力（分離出力された受信信号）ＳＳは、Ｖref ＋［Ｖreplica(nT) −Ｖin(nT)］となり、信号伝送路１０１の信号線電圧（入力信号）Ｖinからドライバ１０２の出力の影響が除かれた信号となり、この信号ＳＳを判定回路１０５で論理判定することで相手方から送られてきた信号を認識する。
【００１２】
このように、ハイブリッド回路として、例えば、容量結合を用いて信号線電圧Ｖinとレプリカ電圧Ｖreplica との差を取ることで受信信号を取り出す容量結合ハイブリッド回路１０４が知られている。この容量結合ハイブリッド回路１０４は、線型性が優れている利点がある反面、入力端子から容量を充放電するための充放電電流が流れ、この充放電電流が入力側にキックバック・ノイズ（kick-back noise)を発生させるという課題がある。また、キックバック・ノイズは、回路方式によっては、判定回路１０５からのノイズにより生じることもある。
【００１３】
すなわち、従来の双方向信号伝送においては、信号伝送路１０１の信号線電圧（入力信号）Ｖinがハイブリッド回路１０４に直接入力されているため、ホールド容量１４４による充放電電流等の影響がそのまま信号伝送路１０１に伝えられ、伝送される信号波形に影響を与えて信号伝送に誤りが生じる危険があった。
本発明は、上述した従来の双方向信号伝送技術が有する課題に鑑み、ハイブリッド回路の持つ入力へのキックバック・ノイズの問題を解消した双方向信号伝送用レシーバおよびハイブリッド回路の提供を目的とする。
【００１４】
【課題を解決するための手段】
本発明の第１の形態によれば、信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、前記信号伝送路に接続された信号線と、レプリカ電圧を出力するレプリカドライバと、該信号線の電圧をバッファする信号線電圧バッファ回路と、該バッファ回路でバッファされた信号線電圧から受信信号を分離出力するハイブリッド回路であって、該ハイブリッド回路は、信号を保持するホールド回路，前記レプリカドライバに接続された第１のスイッチ回路および前記バッファ回路に接続された第２のスイッチ回路を含むハイブリッド回路と、該ハイブリッド回路から出力された受信信号の論理値を判定する判定回路と、を備え、前記ハイブリッド回路から分離出力された受信信号の論理値を判定する時点の信号値と、それより一定時間前の信号値に係数を乗じた値との和を生成し、該生成された和の値を用いて判定を行うことを特徴とする双方向信号伝送用レシーバが提供される。
【００１５】
本発明の第２の形態によれば、信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、前記信号伝送路に接続された信号線と、レプリカ電圧を出力するレプリカドライバと、該信号線の電圧をバッファする信号線電圧バッファ回路と、該バッファ回路でバッファされた信号線電圧から受信信号を分離出力するハイブリッド回路であって、該ハイブリッド回路は、信号を保持するホールド回路，前記レプリカドライバに接続された第１のスイッチ回路および前記バッファ回路に接続された第２のスイッチ回路を含むハイブリッド回路と、該ハイブリッド回路から出力された受信信号の論理値を判定する判定回路と、を備え、前記バッファ回路は電圧バッファ回路であり、前記ハイブリッド回路は容量結合ハイブリッド回路であり、前記電圧バッファ回路の電圧ゲインを約１とし、該電圧バッファ回路と前記信号線との間を容量で結合し、該電圧バッファ回路の非動作期間には該容量の入力側ノードを当該電圧バッファ回路の出力に繋ぎ、且つ、該電圧バッファ回路の入力ノードを所定電位にプリチャージすることで当該電圧バッファ回路のオフセット電圧を補償することを特徴とする双方向信号伝送用レシーバが提供される。
【００１６】
本発明の第３の形態によれば、信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、前記信号伝送路に接続された信号線と、レプリカ電圧を出力するレプリカドライバと、該信号線の電圧をバッファする信号線電圧バッファ回路と、該バッファ回路でバッファされた信号線電圧から受信信号を分離出力するハイブリッド回路であって、該ハイブリッド回路は、信号を保持するホールド回路，前記レプリカドライバに接続された第１のスイッチ回路および前記バッファ回路に接続された第２のスイッチ回路を含むハイブリッド回路と、該ハイブリッド回路から出力された受信信号の論理値を判定する判定回路と、を備え、前記バッファ回路は、電圧−電流変換を行うトランスコンダクタであり、前記ハイブリッド回路は、前記信号線の電圧およびレプリカドライバの信号電圧をそれぞれトランスコンダクタで電圧−電流変換し、該各変換された電流の差に相当する電流を負荷デバイスに流すことで該信号線の電圧と該レプリカドライバの信号電圧との差を求め、前記受信信号を分離出力することを特徴とする双方向信号伝送用レシーバが提供される。
本発明の第４の形態によれば、信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、前記信号伝送路に接続された信号線と、信号を保持する第１のホールド容量と、該信号線の電圧から受信信号を分離出力するハイブリッド回路と、該ハイブリッド回路の入力ノードを駆動する基準電圧をドライバの出力シーケンスに応じて出力する基準電圧出力回路と、該ハイブリッド回路から分離出力された受信信号の論理値を判定する判定回路とを備えることを特徴とする双方向信号伝送用レシーバが提供される。
【００１７】
図３は本発明に係る双方向信号伝送用ハイブリッド回路の原理構成を示す回路図である。図３において、参照符号４はハイブリッド回路、５は判定回路、４０はバッファ回路、４１１，４１２；４２１，４２２；４３１，４３２はスイッチ、そして、４４１，４４２；４５１，４５２は容量を示している。なお、図３では、差動の双方向信号伝送システムを示しているが、本発明は、シングルエンドのシステムに対しても同様に適用することができるのはいうまでもない。
【００１８】
図３に示されるように、本発明のハイブリッド回路４において、サンプリング容量（ホールド容量）４４１，４４２の充放電は、入力バッファ回路（バッファ回路）４０により行われるため、入力Ｖin側（信号伝送路１０１側）へ充放電電流が流れず、キックバック（キックバック・ノイズ）が低減される。
ここで、バッファ回路４０が電圧バッファ回路の場合には、この電圧バッファ回路（４０）の出力電圧が直接容量４４１，４４２を充電する。また、バッファ回路４０が電圧を電流に変換するトランスコンダクタの場合には、後に詳述するように、このトランスコンダクタの出力電流が負荷としてダイオード接続されたトランジスタと並列に容量が接続されたホールド回路に入力され、この容量の電圧がサンプルされることになる。
【００１９】
いずれの場合もホールド手段（ホールド容量またはホールド回路）の充電電流は、バッファ回路或いはトランスコンダクタから供給されるためキックバックは低減することになる。
なお、バッファ回路を用いることによりバッファ回路のオフセット電圧が問題になるが、これはバッファ回路の非動差時に入力をゼロとし（入力を基準電圧に接続し）、その出力（オフセット出力）を出力容量に蓄積することで補償することができる。例えば、蓄積したオフセット出力を反転して（差動の場合は、信号線を交差させるだけでよい）基準電圧として使うことで補償することができる。
【００２０】
このように、本発明によれば、ハイブリッド回路およびその後段のイコライザを構成するのに必要なサンプリング容量はバッファ回路により充放電されるため、キックバック・ノイズ低減することができ、例えば、レシーバを多数並列運転することが容易になる。
【００２１】
【発明の実施の形態】
以下、本発明に係る双方向信号伝送用レシーバおよびハイブリッド回路の実施例を図面を参照して詳述する。
図４は本発明の第１実施例としての双方向信号伝送用ハイブリッド回路を示す回路図である。図４において、参照符号１４はバッファ回路（ソースフォロワ回路：電圧バッファ回路）、１５は判定回路、４１〜４３はスイッチ回路、そして、４４はホールド容量を示している。なお、本第１実施例は、シングルエンドの構成を示しているが差動の場合も同様である。
【００２２】
図４に示されるように、バッファ回路１４は、ゲートにバイアス電圧Ｖcpが印加されたｐチャネル型ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）１４０ａと、ゲートに入力ｉｎｐｕｔ（入力信号Ｖin）が供給されたｐＭＯＳトランジスタ１４０ｂとが電源線ＶddおよびＶssの間に直列に接続されたソースフォロワ回路として構成され、その出力は、スイッチ回路４２を介してホールド容量４４に供給されている。このソースフォロワ回路１４は、その電圧ゲインがほぼ１となるように負荷デバイス（１４０ａ）と入力デバイス（１４０ｂ）のｎチャネル型ウェル（ｎ−ｗｅｌｌ）が分離されるようになっている。
【００２３】
各スイッチ回路４１，４２，４３は、それぞれ並列接続されたｐＭＯＳトランジスタおよびｎＭＯＳトランジスタとインバータとから成るトランスファゲート型スイッチとして構成され、ホールド容量４４の端子に対して、信号線電圧（Ｖin）、レプリカドライバの出力電圧（レプリカ電圧）Ｖreplica 、および、基準電圧（Ｖref)を制御して印加するために用いられる。なお、スイッチ回路４１〜４３は、前述した図２（ａ）におけるスイッチ１４１〜１４３に対応する。そして、本第１実施例においては、図２（ａ）に示す従来のハイブリッド回路１０４に対して、信号線電圧Ｖin（入力ｉｎｐｕｔ）が供給されたソースフォロワ回路１４を設けるようにしたものである。
【００２４】
本第１実施例のハイブリッド回路の動作を説明する。まず、サンプルに先立って、スイッチ回路４１および４２をオン状態（各スイッチ回路４１，４２に供給する制御信号Ｓ１，Ｓ２を高レベル“Ｈ”）とし、スイッチ回路４３をオフ状態（スイッチ回路４３に供給する制御信号Ｓ３を低レベル“Ｌ”）とする。そして、サンプル時点において、スイッチ回路４１をオフ状態（制御信号Ｓ１を低レベル“Ｌ”）とする。これにより、その時点（サンプル時点）での信号線電圧Ｖinとレプリカ電圧Ｖreplica との差がホールド容量４４に蓄積される。
【００２５】
次の判定期間において、スイッチ回路４２をオフ状態（制御信号Ｓ２を低レベル“Ｌ”）とし、次いで、スイッチ回路４３をオン状態（制御信号Ｓ３を高レベル“Ｈ”）として基準電圧Ｖref をホールド容量４４の一端に印加する。これにより、判定回路（判定用コンパレータ回路）１５の入力ＳＳ（ホールド容量４４の他端）には、信号線電圧Ｖinとレプリカ電圧Ｖreplica との差に基準電圧Ｖref を加えた電圧が印加される。この値ＳＳを判定回路１５で判定することにより、受信信号を正しく判定することができる。
【００２６】
図５は本発明の第２実施例としての双方向信号伝送用ハイブリッド回路を示す回路図である。
図５に示されるように、本第２実施例は、判定用コンパレータ２５（例えば、図３における判定回路５に対応）の前段に、電圧−電流変換を行うトランスコンダクタ４５，４６、および、負荷デバイス４７，４８を設けるようになっている。
【００２７】
トランスコンダクタ４５，４６は、通常のｎＭＯＳトランジスタによる差動対として構成され、また、負荷デバイス４７，４８は、定電流モードにバイアスされたｐＭＯＳトランジスタとして構成されている。ここで、トランスコンダクタは、メインのトランスコンダクタ４６（ｔ＝ｎＴ）、および、イコライズのためのサブのトランスコンダクタ４５（ｔ＝（ｎ−１）Ｔ）で構成され、次のビットタイムから現在の値の係数倍（ｘ）を差し引いて［Ｓ（ｎＴ）−ｘＳ((ｎ−１）Ｔ）］を求め、ハイブリッド回路で分離した受信信号（図３における信号ＳＳ＋，ＳＳ−）における符号間干渉を補償することで、信号の判定をより正確に、或いは、信号の伝送距離をより長くすることが可能になる。なお、参照符号ＶcpおよびＶcnは、それぞれｐＭＯＳおよびｎＭＯＳトランジスタのバイアス電圧を示している。また、係数ｘの値は、ｎＭＯＳ差動対のテイル電流で調整されるようになっている。
【００２８】
図６は本発明の第３実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路４００を示す回路図である。
図６に示されるように、本第３実施例のバッファ回路４００は、ｐＭＯＳトランジスタ４０１，４０２、ｎＭＯＳトランジスタ４０３〜４０５、および、ポリシリコン抵抗４０６〜４０９を備え、ポリシリコン抵抗４０８，４０９を負荷とすると共にポリシリコン抵抗４０６，４０７をソース側のディジェネレーション（degeneration) に用いた電圧バッファ回路として構成されている。
【００２９】
ここで、例えば、本第３実施例のバッファ回路４００のゲインは３であり、このゲインの値は、ポリシリコン抵抗の抵抗比により正確に決めることができる。なお、本第３実施例では、初段のバッファ回路（４００）のゲインが３であるため、次段の判定回路（図３の判定回路５を参照）の入力オフセットは初段の入力に換算するとその分小さくなるという利点がある。また、初段のバッファ回路に関しては、例えば、その信号伝送路のインピーダンスが５０オーム程度の低インピーダンスであるため、入力デバイスの寸法を大きく（トランジスタ４０３，４０４のゲート長およびゲート幅を大きく）することができ、その結果、入力オフセットを比較的小さくすることが可能になる。
【００３０】
図７は本発明の第４実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。ここで、本第４実施例のバッファ回路は、電圧ゲイン１のソースフォロワ回路（２４）で構成されており、入力オフセットの影響をキャンセルするために入力側に結合容量（２４３）を用いるようになっている。
【００３１】
まず、バッファ回路（ソースフォロワ回路）２４の非動作期間（リセット期間）においては、スイッチ４３ｃおよび４３ｄがオン状態でスイッチ４３ａおよび４３ｂがオフ状態とされ、結合容量２４３の入力側は入力端子から切り離されてバッファ回路２４の出力に接続される。このとき結合容量２４３のバッファ回路入力端子側（トランジスタ２４２のゲート）は基準電圧Ｖｒ（例えば、低電位の電源電圧Ｖss）にチャージされる。このときのバッファ回路の出力電圧をＶoff とすると、結合容量２４３に印加される電圧はＶｒ−Ｖoff になる。ここで、基準電圧Ｖｒとしては、低電位の電源電圧Ｖssの他に、例えば、Ｖdd／２の電圧等を使用することができる。
【００３２】
次に、バッファ回路の動作時には、スイッチ４３ｃおよび４３ｄがオフ状態でスイッチ４３ａがオン状態とされ、入力ｉｎｐｕｔ（入力信号Ｖin）に対して容量２４３が直列に入ることになる。ここで、バッファ回路２４のゲインはほぼ１であるから、このバッファ回路２４の出力に現れるオフセット電圧は容量２４３に蓄積されたオフセット電圧でキャンセルされる。なお、トランジスタ２４１のゲートには、バイアス電圧Ｖcpが印加されている。また、スイッチ４１、４２および４３ｂは、ハイブリッド動作のためのスイッチである。
【００３３】
このように、本第４実施例によれば、バッファ回路（ソースフォロワ回路）２４の電圧ゲインは１と小さいが、そのオフセット電圧が結合容量２４３でキャンセルされるため、バッファ回路全体としてのオフセット電圧は無視できる程度に小さくなる利点がある。また、結合容量２４３を使ってはいるが、信号線入力Ｖin（入力ｉｎｐｕｔ）側からの負荷は結合容量２４３とソースフォロワ入力容量４４の直列接続されたものが見えるので、入力容量も十分小さくなり、キックバック・ノイズ等の問題は発生しないことになる。
【００３４】
図８は本発明の第５実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
図４と図８との比較から明らかなように、本第５実施例は、第１実施例における基準電圧Ｖref を出力する基準電圧出力回路３０を備えている。基準電圧出力回路３０は、容量結合ハイブリッド回路で判定期間に接続される基準電圧Ｖref として、レシーバと同じ側についているドライバが送っている信号系列の最新の２ビットが『００』、『０１』、『１０』または『１１』かに応じて、基準電圧Ｖref00,Ｖref01,Ｖref10 またはＶref11 のいずれかを選択して出力し、レプリカドライバ（図１の１０３参照）と実際に信号を出力するドライバ（図１の１０２参照）との出力信号の差を補償するようになっている。
【００３５】
すなわち、基準電圧出力回路３０は、ドライバが送っている信号系列のデータ（例えば、２ビット）に応じた複数（例えば、４つ）の制御電圧Ｖ00, Ｖ01, Ｖ10, Ｖ11を発生する制御電圧発生回路３００と、各制御電圧Ｖ00, Ｖ01, Ｖ10, Ｖ11を受け取ってそれぞれ基準電圧Ｖref00,Ｖref01,Ｖref10,Ｖref11 を発生する複数の基準電圧用バッファ３５，３６，３７，３８と、信号系列のデータに応じて複数の基準電圧用バッファの出力（Ｖref00,Ｖref01,Ｖref10,Ｖref11 ）のいずれかを選択するスイッチ３１，３２，３３，３４を備えている。なお、制御電圧発生回路３００は、例えば、Ｄ／Ａコンバータにより構成することができる。また、制御電圧発生回路３００が出力する制御電圧Ｖ00, Ｖ01, Ｖ10, Ｖ11は、例えば、レシーバ（装置）をパワーオンした後に自動的に設定することができる。
【００３６】
このように、本第５実施例によれば、レプリカドライバの信号と実際に除去すべきドライバの寄与電圧との差（これは伝送されている信号系列に依存する）を補償して、より正確な受信信号を分離出力することが可能になる。この場合も基準電圧はホールド容量に直接接続せずにバッファ回路を通して行うことで、レシーバ間の相互干渉のない良好な信号受信を行うことができる。
【００３７】
図９は本発明の第６実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
本第６実施例は、ハイブリッド回路（バッファ回路）６０４として電圧出力バッファ回路ではなく、電圧を電流に変換するトランスコンダクタを使用するものである。
【００３８】
すなわち、図９に示されるように、トランスコンダクタはｎＭＯＳ差動対（トランジスタ６４２，６４３および６４６，６４７）を用いて構成され、差動（相補）の入力信号Ｖin+,Ｖin- で駆動されるトランスコンダクタ（トランジスタ６４２，６４３）と、差動のレプリカ電圧（レプリカドライバの出力）Ｖreplica+, Ｖreplica-で駆動されるトランスコンダクタ（トランジスタ６４６，６４７）の電流を１組のｐＭＯＳ負荷６４１，６４５に接続することで、両者の電流を差し引きして、ハイブリッド回路の動作を行うようになっている。なお、電圧ＶcpはｐＭＯＳトランジスタ６４１および６４５をバイアスするための電圧であり、また、電圧ＶcnはｎＭＯＳトランジスタ６４４および６４８をバイアスするための電圧である。
【００３９】
このように、本第６実施例では、容量の充放電を行う必要が一切ないのでキックバック・ノイズは非常に小さくなるという利点がある。
図１０は本発明の第７実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
本第７実施例は、上述した第６実施例と同様に、ハイブリッド回路（バッファ回路）６０４としてトランスコンダクタを使用するものであるが、入力オフセットを補償するために負荷デバイスと並列にオフセット補償回路６０５を設けるようになっている。
【００４０】
図１０に示されるように、オフセット補償回路６０５は、スイッチ６５１，６５４、ｎＭＯＳトランジスタ６５２，６５５、および、ホールド容量６５３，６５６を備えて構成されている。
ここで、バッファ回路の非動作時には、例えば、全ての入力（Ｖin+,Ｖin-;Ｖreplica+, Ｖreplica-）を基準電圧（例えば、高電位の電源電圧Ｖdd）として、そのときのバッファ回路６０４の出力電流（オフセットに相当）をオフセット補償回路６０５に流す。このとき、スイッチ６５１および６５４はオン状態とされ、トランジスタ６５２および６５５のゲート電圧（ソース−ゲート間電圧）は、ホールド容量６５３および６５６に蓄積される。
【００４１】
そして、実際に判定回路５で受信信号の判定を行う場合には、スイッチ６５１および６５４をオフ状態とし、トランジスタ６５２および６５５のゲートとドレインの接続を切り離す。すると、各トランジスタ６５２，６５５のゲート電圧は、それぞれホールド容量６５３，６５６から供給され、オフセット補償回路６０５による電流はバッファ回路の非動作時のオフセット電流に等しいことになる。その結果、オフセット電流が負荷デバイスから差し引かれることになり、トランスコンダクタのオフセットを補償することができる。
【００４２】
本第７実施例では、入力側に対するキックバック・ノイズの影響を受けることなく、バッファ回路のオフセットを補償することができるため、より正確な信号受信が可能になる。
図１１は本発明の第８実施例としての双方向信号伝送用ハイブリッド回路を示す回路図である。
【００４３】
図１１に示されるように、本第８実施例において、トランスコンダクタ４６の出力電流は、いわゆるカスコード接続となってｐＭＯＳ負荷デバイス７４１，７４２に導かれ、フォールデッド構造によりｎＭＯＳ素子を用いたホールド回路６０６に接続される。なお、オフセット補償回路６０５は、図１０の第７実施例と同様のものであるので、その説明は省略する。
【００４４】
ホールド回路６０６は、オフセット補償回路６０５と同様なスイッチ６６１，６６４、トランジスタ６６２，６６５および容量６６３，６６６を備えている。さらに、ホールド回路６０６は、トランジスタ６６２のソース−ドレイン間に接続されたスイッチ６７１およびトランジスタ６７２、並びに、トランジスタ６６６のソース−ドレイン間に接続されたスイッチ６７３およびトランジスタ６７４を備えている。
【００４５】
まず、サンプリング期間において、ホールド回路６０６の全てのスイッチ６６１，６６４；６７１，６７３をオン状態とし、サンプリングを終了するタイミングで全てのスイッチ６６１，６６４；６７１，６７３をオフ状態とする。これにより、前のビットタイムｔ＝（ｎ−１）Ｔのサンプリング終了時点における電流値が容量６６３，６６６に蓄積される。なお、このサンプリング終了時点における電流値は、ｐＭＯＳ負荷デバイス（トランジスタ７４１，７４２）に接続され、判定期間において、判定回路５で判定される信号電圧を作りだすことになる。
【００４６】
そして、ホールド回路６０６の全てのスイッチ６６１，６６４；６７１，６７３をオフ状態として、次のビットタイムｔ＝ｎＴの信号値から、前のビットタイムｔ＝（ｎ−１）Ｔの信号値（（ｎ−１）Ｔ）の係数倍を差し引いてイコライズを行う。すなわち、ホールド回路６０６において、トランジスタ６６２，６６５のサイズとトランジスタ６７２，６７４のサイズを調整することで、上記の係数の値を規定して受信信号のイコライズを行うことができる。
【００４７】
このように、本第８実施例は、キックバック・ノイズの影響の小さなトランスコンダクタ方式のバッファ回路を用いてオフセット補償および受信信号のイコライズを行うことができ、オフセットおよび符号間干渉が小さく良好な信号受信が可能になる。
図１２は本発明の第９実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。図１２において、参照符号８４１，８４４は電流源、８４２，８４０ａはｎＭＯＳトランジスタ、そして、８４３および８４０ｂはｐＭＯＳトランジスタを示している。
【００４８】
本第９実施例では、バッファ回路がｎＭＯＳトランジスタ８４０ａおよびｐＭＯＳトランジスタ８４０ｂのプッシュプル出力になっている。ところで、一般に、プッシュプルのソースフォロワ出力段は、出力振幅が制限されるため使われることが少ないが、本実施例のように入力段で使用する場合には何の問題もない。
このように、本第９実施例は、プッシュプルであるため、通常のソースフォロワのように定電流バイアスによる充放電のスルーレートの制限が発生せず高速で動作する利点がある。
【００４９】
このように、本発明の各実施例によれば、信号伝送路の帯域を有効に利用することが可能な双方向伝送に用いるハイブリッド回路をキックバック・ノイズを伴わずに実現することができる。
（付記１） 信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、
前記信号伝送路に接続された信号線と、信号を保持する第１のホールド容量と、該信号線の電圧をバッファする信号線電圧バッファ回路と、該バッファ回路でバッファされた信号線電圧から受信信号を分離出力するハイブリッド回路と、該ハイブリッド回路から分離出力された受信信号の論理値を判定する判定回路とを備える双方向信号伝送用レシーバ。
（付記２） 付記１に記載のレシーバにおいて、前記判定回路は、前記ハイブリッド回路から分離出力された受信信号の論理値を判定する時点の信号値と、それより一定時間前の信号値に係数を乗じた値との和を生成し、該生成された和の値を用いて判定を行うことを特徴とするレシーバ。
（付記３） 付記１に記載のレシーバにおいて、前記バッファ回路は電圧バッファ回路であり、前記ハイブリッド回路は容量結合ハイブリッド回路であることを特徴とするレシーバ。
（付記４） 付記３に記載のレシーバにおいて、前記電圧バッファ回路の電圧ゲインを約１とし、該電圧バッファ回路と前記信号線との間を容量で結合し、該電圧バッファ回路の非動作期間には該容量の入力側ノードを当該電圧バッファ回路の出力に繋ぎ、且つ、該電圧バッファ回路の入力ノードを所定電位にプリチャージすることで当該電圧バッファ回路のオフセット電圧を補償することを特徴とするレシーバ。
（付記５） 付記３に記載のレシーバにおいて、さらに、前記容量結合ハイブリッド回路の入力ノードを駆動する基準電圧をドライバの出力シーケンスに応じて制御する基準電圧出力回路を備えたことを特徴とするレシーバ。
（付記６） 付記５に記載のレシーバにおいて、前記基準電圧出力回路は、前記ドライバが送っている信号系列のデータに応じた複数の制御電圧を発生する制御電圧発生回路と、該各制御電圧を受け取ってそれぞれ基準電圧を発生する複数の基準電圧用バッファと、該信号系列のデータに応じて該複数の基準電圧用バッファの出力のいずれかを選択する選択回路とを備えることを特徴とするレシーバ。
（付記７） 付記１に記載のレシーバにおいて、
前記バッファ回路は、電圧−電流変換を行うトランスコンダクタであり、
前記ハイブリッド回路は、前記信号線の電圧およびレプリカドライバの信号電圧をそれぞれトランスコンダクタで電圧−電流変換し、該各変換された電流の差に相当する電流を負荷デバイスに流すことで該信号線の電圧と該レプリカドライバの信号電圧との差を求め、前記受信信号を分離出力することを特徴とするレシーバ。
（付記８） 付記７に記載のレシーバにおいて、
前記ハイブリッド回路における前記トランスコンダクタの電流を印加する負荷デバイスに対して、さらに、第１のトランジスタおよび第２のホールド容量を有するオフセット補償回路を接続し、
該オフセット補償回路において、前記バッファ回路の非動作時には、前記第１のトランジスタがダイオード接続構造となるように接続されると共に当該第１のトランジスタのゲートに前記第２のホールド容量が接続され、該バッファ回路の動作時には、該第２のホールド容量の電圧が該第１トランジスタのゲート電圧を保持することを特徴とするレシーバ。
（付記９） 付記８に記載のレシーバにおいて、前記トランスコンダクタの電流を、フォールデッド構成による第３のホールド容量および第２のトランジスタを有するホールド回路で保持し、該ホールド回路の第３のホールド容量はサンプリング時にはダイオード接続された該第２のトランジスタのゲートと接続されると共にホールド時にはゲートから切り離され、該ホールド回路の出力電流を次段の負荷デバイスに接続することで前後するサンプル時間の間での信号の重み付き和を形成した後に判定を行うことを特徴とするレシーバ。
（付記１０） 付記１に記載のレシーバにおいて、前記バッファ回路は、ｎＭＯＳデバイスおよびｐＭＯＳデバイスの双方を用いたプッシュプルのソースフォロワ段を出力に持つことを特徴とするレシーバ。
（付記１１） 信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、
前記信号伝送路に接続された信号線と、信号を保持する第１のホールド容量と、該信号線の電圧から受信信号を分離出力するハイブリッド回路と、該ハイブリッド回路の入力ノードを駆動する基準電圧をドライバの出力シーケンスに応じて出力する基準電圧出力回路と、該ハイブリッド回路から分離出力された受信信号の論理値を判定する判定回路とを備えることを特徴とするレシーバ。
（付記１２） 付記１１に記載のレシーバにおいて、前記基準電圧出力回路は、前記ドライバが送っている信号系列のデータに応じた複数の制御電圧を発生する制御電圧発生回路と、該各制御電圧を受け取ってそれぞれ基準電圧を発生する複数の基準電圧用バッファと、該信号系列のデータに応じて該複数の基準電圧用バッファの出力のいずれかを選択する選択回路とを備えることを特徴とするレシーバ。
（付記１３） 信号を信号伝送路の双方向に送受信する双方向信号伝送用のハイブリッド回路であって、
該ハイブリッド回路は信号を保持するホールド容量を備えた容量結合ハイブリッド回路であり、前記信号伝送路からの入力信号をバッファ回路を介して該ホールド容量に供給し、該バッファ回路でバッファされた信号線電圧から受信信号を分離出力することを特徴とするハイブリッド回路。
（付記１４） 付記１３に記載のハイブリッド回路において、さらに、前記容量結合ハイブリッド回路の入力ノードを駆動する基準電圧をドライバの出力シーケンスに応じて制御する基準電圧出力回路を備えたことを特徴とするハイブリッド回路。
（付記１５） 付記１４に記載のハイブリッド回路において、前記基準電圧出力回路は、前記ドライバが送っている信号系列のデータに応じた複数の制御電圧を発生する制御電圧発生回路と、該各制御電圧を受け取ってそれぞれ基準電圧を発生する複数の基準電圧用バッファと、該信号系列のデータに応じて該複数の基準電圧用バッファの出力のいずれかを選択する選択回路とを備えることを特徴とするハイブリッド回路。
（付記１６） 付記１３に記載のハイブリッド回路において、該ハイブリッド回路は、信号を増幅して前記信号伝送路に供給するドライバの出力に相当する信号を出力するレプリカドライバの出力信号と、前記信号伝送路の入力信号と、基準電圧とを受け取って受信信号の分離出力を行うことを特徴とするハイブリッド回路。
（付記１７） 付記１６に記載のハイブリッド回路において、
前記ハイブリッド回路は、前記信号伝送路の電圧および前記レプリカドライバの出力電圧をそれぞれトランスコンダクタで電圧−電流変換し、該各変換された電流の差に相当する電流を負荷デバイスに流すことで該信号伝送路の電圧と該レプリカドライバの出力電圧との差を求め、前記受信信号の分離出力を行うことを特徴とするハイブリッド回路。
（付記１８） 付記１７に記載のハイブリッド回路において、
前記ハイブリッド回路における前記トランスコンダクタの電流を印加する負荷デバイスに対して、さらに、第１のトランジスタおよび第１のホールド容量を有するオフセット補償回路を接続し、
該オフセット補償回路において、前記バッファ回路の非動作時には、前記第１のトランジスタがダイオード接続構造となるように接続されると共に当該第１のトランジスタのゲートに前記第１のホールド容量が接続され、該バッファ回路の動作時には、該第１のホールド容量の電圧が該第１トランジスタのゲート電圧を保持することを特徴とするハイブリッド回路。
（付記１９） 付記１８に記載のハイブリッド回路において、前記トランスコンダクタの電流を、フォールデッド構成による第２のホールド容量および第２のトランジスタを有するホールド回路で保持し、該ホールド回路の第２のホールド容量はサンプリング時にはダイオード接続された該第２のトランジスタのゲートと接続されると共にホールド時にはゲートから切り離され、該ホールド回路の出力電流を次段の負荷デバイスに接続することで前後するサンプル時間の間での信号の重み付き和を形成した後に判定を行うことを特徴とするハイブリッド回路。
【００５０】
【発明の効果】
以上、詳述したように、本発明によれば、容量結合ハイブリッド回路の持つ入力へのキックバック・ノイズの問題を解消した双方向信号伝送用レシーバおよびハイブリッド回路を提供することができる。
【図面の簡単な説明】
【図１】双方向信号伝送システムの一例を概略的に示す図である。
【図２】従来の双方向信号伝送用ハイブリッド回路の一例を説明するための図である。
【図３】本発明に係る双方向信号伝送用ハイブリッド回路の原理構成を示す回路図である。
【図４】本発明の第１実施例としての双方向信号伝送用ハイブリッド回路を示す回路図である。
【図５】本発明の第２実施例としての双方向信号伝送用ハイブリッド回路を示す回路図である。
【図６】本発明の第３実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
【図７】本発明の第４実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
【図８】本発明の第５実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
【図９】本発明の第６実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
【図１０】本発明の第７実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
【図１１】本発明の第８実施例としての双方向信号伝送用ハイブリッド回路を示す回路図である。
【図１２】本発明の第９実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
【符号の説明】
４，１０４，６０４，７０４…ハイブリッド回路
５，１５，１０５…判定回路
４０，４００，８０４…バッファ回路
１４，２４…ソースフォロワ回路（電圧バッファ回路）
３０…基準電圧出力回路
４１〜４３，４１１，４１２；４２１，４２２；４３１，４３２…スイッチ
４４，４４１，４４２；４５１，４５２…容量（ホールド容量）
４５，４６…トランスコンダクタ
１００…レシーバ
１０１…双方向信号伝送路
１０２…ドライバ
１０３…レプリカドライバ
３００…制御電圧発生回路
６０５…オフセット補償回路
６０６…ホールド回路
ＳＳ，ＳＳ+,ＳＳ- …ハイブリッド回路の出力（分離出力された受信信号）
Ｖin; Ｖin+,Ｖin- …信号線電圧（入力信号）
Ｖref;Ｖref+, Ｖref-…基準電圧
Ｖreplica;Ｖreprica+, Ｖreplica-…レプリカドライバの出力電圧（レプリカ電圧）
【発明の属する技術分野】
本発明は複数のＬＳＩチップ間や1 つのチップ内における複数の素子や回路ブロック間の信号伝送、或いは、複数のボード間や複数の匡体間の信号伝送を高速に行うための信号伝送技術に関し、特に、これらの信号伝送を同時に双方向で行う双方向信号伝送用レシーバおよびハイブリッド回路に関する。
【０００２】
近年、コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上しており、例えば、ＤＲＡＭ（Dynamic Random Access Memory）等の半導体記憶装置やプロセッサ等の性能向上は目を見張るものがある。そして、この半導体記憶装置やプロセッサ等の性能向上に伴って、各部品或いは要素間の信号伝送速度を向上させなければ、システムの性能を向上させることができないという事態になって来ている。具体的に、例えば、ＤＲＡＭ等の主記憶装置とプロセッサとの間（ＬＳＩ間）の信号伝送速度がコンピュータ全体の性能向上の妨げになりつつある。さらに、サーバと主記憶装置或いはネットワークを介したサーバ間といった匡体やボード（プリント配線基板）間の信号伝送だけでなく、半導体チップの高集積化並びに大型化、および、電源電圧の低電圧化（信号振幅の低レベル化）等により、チップ間の信号伝送やチップ内における素子や回路ブロック間での信号伝送においても信号伝送速度の向上が必要になって来ている。そこで、高速伝送が可能な双方向信号伝送用レシーバおよびハイブリッド回路（Hybrid：ハイブリッド）の提供が要望されている。
【０００３】
【従来の技術】
ＬＳＩやボード間、或いは、匡体間のデータ伝送量の増加に対応するためには、１ピン当たりの信号伝送速度を増大させる必要がある。これは、ピン数を増やすことによるパッケージ等のコストの増大を避けるためである。その結果、近年では、例えば、ＬＳＩ間の信号伝送速度が１Ｇｂｐｓを超え、将来（３〜８年程度先）には、４Ｇｂｐｓ或いは１０Ｇｂｐｓといった極めて高い値（高速の信号伝送）になることが予想されている。
【０００４】
このような高い信号周波数では、信号の伝送路がその高い周波数に対して表皮効果による損失を与えること、および、寄生インダクタや寄生容量の影響で高周波成分が反射されること等に起因して伝送路の帯域に制限が生じる。この伝送路の帯域の制限は、例えば、芯線の太いケーブルを使うことで緩和されるが、大容量の伝送で多数の信号線を並列に束ねる必要がある場合には、ケーブル束の太さにも限界が生じることになる。
【０００５】
前述したように、伝送周波数が高くなると、伝送路自体が信号伝送のボトルネックになる事態が発生する。
このようなボトルネックを解決するために、伝送路の双方向に同時に信号を送る双方向伝送や１つの符号で多数のビットを送る多値伝送などが行われる。双方向伝送においては、自分のドライバが送っている信号を信号線の信号電圧から差し引き、正味の信号電圧を分離して出力するためのハイブリッド回路が用いられる。
【０００６】
【発明が解決しようとする課題】
図１は双方向信号伝送システムの一例を概略的に示す図である。図１において、参照符号１００はレシーバ、１０１は信号伝送路（双方向信号伝送路）、１０２はドライバ、１０３はレプリカドライバ、１０４はハイブリッド回路、そして、１０５は判定回路（Clocked Amplifier)を示している。ここで、図１では、シングルエンドの双方向信号伝送システムを示しているが、差動のシステムも同様である。なお、本発明は、シングルエンドおよび差動（相補信号）の両方に適用することができ、後述する各実施例では、シングルエンド或いは差動の構成が適宜選択して説明される。
【０００７】
図１に示されるように、信号伝送路１０１の一端には、相手方へ伝えるべき信号（送信信号）Ｖs を増幅してその信号伝送路１０１に出力するドライバ１０２、および、相手方から送られてきた信号（受信信号）を受け取るレシーバ１００が設けられている。なお、信号伝送路１０１の他端（相手方）にも同様のドライバ１０２およびレシーバ１００が設けられている。
【０００８】
レシーバ１００は、レプリカドライバ１０３、ハイブリッド回路１０４、および、判定回路１０５を備えている。レプリカドライバ１０３は、送信信号Ｖs を増幅して信号伝送路１０１に供給するドライバ１０２の出力に相当する信号を出力するもので、このレプリカドライバ１０３の出力電圧（出力信号）は、Ｖreplica としてハイブリッド回路１０４に入力される。
【０００９】
ハイブリッド回路１０４には、信号伝送路１０１の信号線電圧（入力信号）Ｖinが信号線１４０を介して入力され、さらに、基準電圧（所定の直流電圧）Ｖref も入力される。ここで、判定回路１０５は、供給されるクロック信号ＣＬＫのタイミングで入力信号の論理レベルを判定するようになっている。
図２は従来の双方向信号伝送用ハイブリッド回路（容量結合ハイブリッド回路）の一例を説明するための図であり、図２（ａ）はハイブリッド回路１０４を概略的に示す回路図であり、図２（ｂ）はデータ（入力信号Ｖin）と時間ｔとの関係を示す図である。図２（ａ）において、参照符号１４１〜１４３はスイッチを示し、また、１４４はホールド容量を示している。
【００１０】
図２（ａ）に示すハイブリッド回路１０４において、まず、スイッチ１４１および１４２をオン状態とし、スイッチ１４３をオフ状態とする。これにより、ホールド容量１４４の両端には、信号伝送路１０１の信号線電圧Ｖinおよびレプリカドライバ１０３の出力電圧（レプリカ電圧）Ｖreplica が印加され、時間ｔ＝ｎＴとすると（図２（ｂ）参照）、ホールド容量１４４には、Ｖreplica(nT) −Ｖin(nT)が充電（保持）される。
【００１１】
次に、スイッチ１４１および１４２をオフ状態とし、スイッチ１４３をオン状態にすると、ハイブリッド回路１０４の出力（分離出力された受信信号）ＳＳは、Ｖref ＋［Ｖreplica(nT) −Ｖin(nT)］となり、信号伝送路１０１の信号線電圧（入力信号）Ｖinからドライバ１０２の出力の影響が除かれた信号となり、この信号ＳＳを判定回路１０５で論理判定することで相手方から送られてきた信号を認識する。
【００１２】
このように、ハイブリッド回路として、例えば、容量結合を用いて信号線電圧Ｖinとレプリカ電圧Ｖreplica との差を取ることで受信信号を取り出す容量結合ハイブリッド回路１０４が知られている。この容量結合ハイブリッド回路１０４は、線型性が優れている利点がある反面、入力端子から容量を充放電するための充放電電流が流れ、この充放電電流が入力側にキックバック・ノイズ（kick-back noise)を発生させるという課題がある。また、キックバック・ノイズは、回路方式によっては、判定回路１０５からのノイズにより生じることもある。
【００１３】
すなわち、従来の双方向信号伝送においては、信号伝送路１０１の信号線電圧（入力信号）Ｖinがハイブリッド回路１０４に直接入力されているため、ホールド容量１４４による充放電電流等の影響がそのまま信号伝送路１０１に伝えられ、伝送される信号波形に影響を与えて信号伝送に誤りが生じる危険があった。
本発明は、上述した従来の双方向信号伝送技術が有する課題に鑑み、ハイブリッド回路の持つ入力へのキックバック・ノイズの問題を解消した双方向信号伝送用レシーバおよびハイブリッド回路の提供を目的とする。
【００１４】
【課題を解決するための手段】
本発明の第１の形態によれば、信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、前記信号伝送路に接続された信号線と、レプリカ電圧を出力するレプリカドライバと、該信号線の電圧をバッファする信号線電圧バッファ回路と、該バッファ回路でバッファされた信号線電圧から受信信号を分離出力するハイブリッド回路であって、該ハイブリッド回路は、信号を保持するホールド回路，前記レプリカドライバに接続された第１のスイッチ回路および前記バッファ回路に接続された第２のスイッチ回路を含むハイブリッド回路と、該ハイブリッド回路から出力された受信信号の論理値を判定する判定回路と、を備え、前記ハイブリッド回路から分離出力された受信信号の論理値を判定する時点の信号値と、それより一定時間前の信号値に係数を乗じた値との和を生成し、該生成された和の値を用いて判定を行うことを特徴とする双方向信号伝送用レシーバが提供される。
【００１５】
本発明の第２の形態によれば、信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、前記信号伝送路に接続された信号線と、レプリカ電圧を出力するレプリカドライバと、該信号線の電圧をバッファする信号線電圧バッファ回路と、該バッファ回路でバッファされた信号線電圧から受信信号を分離出力するハイブリッド回路であって、該ハイブリッド回路は、信号を保持するホールド回路，前記レプリカドライバに接続された第１のスイッチ回路および前記バッファ回路に接続された第２のスイッチ回路を含むハイブリッド回路と、該ハイブリッド回路から出力された受信信号の論理値を判定する判定回路と、を備え、前記バッファ回路は電圧バッファ回路であり、前記ハイブリッド回路は容量結合ハイブリッド回路であり、前記電圧バッファ回路の電圧ゲインを約１とし、該電圧バッファ回路と前記信号線との間を容量で結合し、該電圧バッファ回路の非動作期間には該容量の入力側ノードを当該電圧バッファ回路の出力に繋ぎ、且つ、該電圧バッファ回路の入力ノードを所定電位にプリチャージすることで当該電圧バッファ回路のオフセット電圧を補償することを特徴とする双方向信号伝送用レシーバが提供される。
【００１６】
本発明の第３の形態によれば、信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、前記信号伝送路に接続された信号線と、レプリカ電圧を出力するレプリカドライバと、該信号線の電圧をバッファする信号線電圧バッファ回路と、該バッファ回路でバッファされた信号線電圧から受信信号を分離出力するハイブリッド回路であって、該ハイブリッド回路は、信号を保持するホールド回路，前記レプリカドライバに接続された第１のスイッチ回路および前記バッファ回路に接続された第２のスイッチ回路を含むハイブリッド回路と、該ハイブリッド回路から出力された受信信号の論理値を判定する判定回路と、を備え、前記バッファ回路は、電圧−電流変換を行うトランスコンダクタであり、前記ハイブリッド回路は、前記信号線の電圧およびレプリカドライバの信号電圧をそれぞれトランスコンダクタで電圧−電流変換し、該各変換された電流の差に相当する電流を負荷デバイスに流すことで該信号線の電圧と該レプリカドライバの信号電圧との差を求め、前記受信信号を分離出力することを特徴とする双方向信号伝送用レシーバが提供される。
本発明の第４の形態によれば、信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、前記信号伝送路に接続された信号線と、信号を保持する第１のホールド容量と、該信号線の電圧から受信信号を分離出力するハイブリッド回路と、該ハイブリッド回路の入力ノードを駆動する基準電圧をドライバの出力シーケンスに応じて出力する基準電圧出力回路と、該ハイブリッド回路から分離出力された受信信号の論理値を判定する判定回路とを備えることを特徴とする双方向信号伝送用レシーバが提供される。
【００１７】
図３は本発明に係る双方向信号伝送用ハイブリッド回路の原理構成を示す回路図である。図３において、参照符号４はハイブリッド回路、５は判定回路、４０はバッファ回路、４１１，４１２；４２１，４２２；４３１，４３２はスイッチ、そして、４４１，４４２；４５１，４５２は容量を示している。なお、図３では、差動の双方向信号伝送システムを示しているが、本発明は、シングルエンドのシステムに対しても同様に適用することができるのはいうまでもない。
【００１８】
図３に示されるように、本発明のハイブリッド回路４において、サンプリング容量（ホールド容量）４４１，４４２の充放電は、入力バッファ回路（バッファ回路）４０により行われるため、入力Ｖin側（信号伝送路１０１側）へ充放電電流が流れず、キックバック（キックバック・ノイズ）が低減される。
ここで、バッファ回路４０が電圧バッファ回路の場合には、この電圧バッファ回路（４０）の出力電圧が直接容量４４１，４４２を充電する。また、バッファ回路４０が電圧を電流に変換するトランスコンダクタの場合には、後に詳述するように、このトランスコンダクタの出力電流が負荷としてダイオード接続されたトランジスタと並列に容量が接続されたホールド回路に入力され、この容量の電圧がサンプルされることになる。
【００１９】
いずれの場合もホールド手段（ホールド容量またはホールド回路）の充電電流は、バッファ回路或いはトランスコンダクタから供給されるためキックバックは低減することになる。
なお、バッファ回路を用いることによりバッファ回路のオフセット電圧が問題になるが、これはバッファ回路の非動差時に入力をゼロとし（入力を基準電圧に接続し）、その出力（オフセット出力）を出力容量に蓄積することで補償することができる。例えば、蓄積したオフセット出力を反転して（差動の場合は、信号線を交差させるだけでよい）基準電圧として使うことで補償することができる。
【００２０】
このように、本発明によれば、ハイブリッド回路およびその後段のイコライザを構成するのに必要なサンプリング容量はバッファ回路により充放電されるため、キックバック・ノイズ低減することができ、例えば、レシーバを多数並列運転することが容易になる。
【００２１】
【発明の実施の形態】
以下、本発明に係る双方向信号伝送用レシーバおよびハイブリッド回路の実施例を図面を参照して詳述する。
図４は本発明の第１実施例としての双方向信号伝送用ハイブリッド回路を示す回路図である。図４において、参照符号１４はバッファ回路（ソースフォロワ回路：電圧バッファ回路）、１５は判定回路、４１〜４３はスイッチ回路、そして、４４はホールド容量を示している。なお、本第１実施例は、シングルエンドの構成を示しているが差動の場合も同様である。
【００２２】
図４に示されるように、バッファ回路１４は、ゲートにバイアス電圧Ｖcpが印加されたｐチャネル型ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）１４０ａと、ゲートに入力ｉｎｐｕｔ（入力信号Ｖin）が供給されたｐＭＯＳトランジスタ１４０ｂとが電源線ＶddおよびＶssの間に直列に接続されたソースフォロワ回路として構成され、その出力は、スイッチ回路４２を介してホールド容量４４に供給されている。このソースフォロワ回路１４は、その電圧ゲインがほぼ１となるように負荷デバイス（１４０ａ）と入力デバイス（１４０ｂ）のｎチャネル型ウェル（ｎ−ｗｅｌｌ）が分離されるようになっている。
【００２３】
各スイッチ回路４１，４２，４３は、それぞれ並列接続されたｐＭＯＳトランジスタおよびｎＭＯＳトランジスタとインバータとから成るトランスファゲート型スイッチとして構成され、ホールド容量４４の端子に対して、信号線電圧（Ｖin）、レプリカドライバの出力電圧（レプリカ電圧）Ｖreplica 、および、基準電圧（Ｖref)を制御して印加するために用いられる。なお、スイッチ回路４１〜４３は、前述した図２（ａ）におけるスイッチ１４１〜１４３に対応する。そして、本第１実施例においては、図２（ａ）に示す従来のハイブリッド回路１０４に対して、信号線電圧Ｖin（入力ｉｎｐｕｔ）が供給されたソースフォロワ回路１４を設けるようにしたものである。
【００２４】
本第１実施例のハイブリッド回路の動作を説明する。まず、サンプルに先立って、スイッチ回路４１および４２をオン状態（各スイッチ回路４１，４２に供給する制御信号Ｓ１，Ｓ２を高レベル“Ｈ”）とし、スイッチ回路４３をオフ状態（スイッチ回路４３に供給する制御信号Ｓ３を低レベル“Ｌ”）とする。そして、サンプル時点において、スイッチ回路４１をオフ状態（制御信号Ｓ１を低レベル“Ｌ”）とする。これにより、その時点（サンプル時点）での信号線電圧Ｖinとレプリカ電圧Ｖreplica との差がホールド容量４４に蓄積される。
【００２５】
次の判定期間において、スイッチ回路４２をオフ状態（制御信号Ｓ２を低レベル“Ｌ”）とし、次いで、スイッチ回路４３をオン状態（制御信号Ｓ３を高レベル“Ｈ”）として基準電圧Ｖref をホールド容量４４の一端に印加する。これにより、判定回路（判定用コンパレータ回路）１５の入力ＳＳ（ホールド容量４４の他端）には、信号線電圧Ｖinとレプリカ電圧Ｖreplica との差に基準電圧Ｖref を加えた電圧が印加される。この値ＳＳを判定回路１５で判定することにより、受信信号を正しく判定することができる。
【００２６】
図５は本発明の第２実施例としての双方向信号伝送用ハイブリッド回路を示す回路図である。
図５に示されるように、本第２実施例は、判定用コンパレータ２５（例えば、図３における判定回路５に対応）の前段に、電圧−電流変換を行うトランスコンダクタ４５，４６、および、負荷デバイス４７，４８を設けるようになっている。
【００２７】
トランスコンダクタ４５，４６は、通常のｎＭＯＳトランジスタによる差動対として構成され、また、負荷デバイス４７，４８は、定電流モードにバイアスされたｐＭＯＳトランジスタとして構成されている。ここで、トランスコンダクタは、メインのトランスコンダクタ４６（ｔ＝ｎＴ）、および、イコライズのためのサブのトランスコンダクタ４５（ｔ＝（ｎ−１）Ｔ）で構成され、次のビットタイムから現在の値の係数倍（ｘ）を差し引いて［Ｓ（ｎＴ）−ｘＳ((ｎ−１）Ｔ）］を求め、ハイブリッド回路で分離した受信信号（図３における信号ＳＳ＋，ＳＳ−）における符号間干渉を補償することで、信号の判定をより正確に、或いは、信号の伝送距離をより長くすることが可能になる。なお、参照符号ＶcpおよびＶcnは、それぞれｐＭＯＳおよびｎＭＯＳトランジスタのバイアス電圧を示している。また、係数ｘの値は、ｎＭＯＳ差動対のテイル電流で調整されるようになっている。
【００２８】
図６は本発明の第３実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路４００を示す回路図である。
図６に示されるように、本第３実施例のバッファ回路４００は、ｐＭＯＳトランジスタ４０１，４０２、ｎＭＯＳトランジスタ４０３〜４０５、および、ポリシリコン抵抗４０６〜４０９を備え、ポリシリコン抵抗４０８，４０９を負荷とすると共にポリシリコン抵抗４０６，４０７をソース側のディジェネレーション（degeneration) に用いた電圧バッファ回路として構成されている。
【００２９】
ここで、例えば、本第３実施例のバッファ回路４００のゲインは３であり、このゲインの値は、ポリシリコン抵抗の抵抗比により正確に決めることができる。なお、本第３実施例では、初段のバッファ回路（４００）のゲインが３であるため、次段の判定回路（図３の判定回路５を参照）の入力オフセットは初段の入力に換算するとその分小さくなるという利点がある。また、初段のバッファ回路に関しては、例えば、その信号伝送路のインピーダンスが５０オーム程度の低インピーダンスであるため、入力デバイスの寸法を大きく（トランジスタ４０３，４０４のゲート長およびゲート幅を大きく）することができ、その結果、入力オフセットを比較的小さくすることが可能になる。
【００３０】
図７は本発明の第４実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。ここで、本第４実施例のバッファ回路は、電圧ゲイン１のソースフォロワ回路（２４）で構成されており、入力オフセットの影響をキャンセルするために入力側に結合容量（２４３）を用いるようになっている。
【００３１】
まず、バッファ回路（ソースフォロワ回路）２４の非動作期間（リセット期間）においては、スイッチ４３ｃおよび４３ｄがオン状態でスイッチ４３ａおよび４３ｂがオフ状態とされ、結合容量２４３の入力側は入力端子から切り離されてバッファ回路２４の出力に接続される。このとき結合容量２４３のバッファ回路入力端子側（トランジスタ２４２のゲート）は基準電圧Ｖｒ（例えば、低電位の電源電圧Ｖss）にチャージされる。このときのバッファ回路の出力電圧をＶoff とすると、結合容量２４３に印加される電圧はＶｒ−Ｖoff になる。ここで、基準電圧Ｖｒとしては、低電位の電源電圧Ｖssの他に、例えば、Ｖdd／２の電圧等を使用することができる。
【００３２】
次に、バッファ回路の動作時には、スイッチ４３ｃおよび４３ｄがオフ状態でスイッチ４３ａがオン状態とされ、入力ｉｎｐｕｔ（入力信号Ｖin）に対して容量２４３が直列に入ることになる。ここで、バッファ回路２４のゲインはほぼ１であるから、このバッファ回路２４の出力に現れるオフセット電圧は容量２４３に蓄積されたオフセット電圧でキャンセルされる。なお、トランジスタ２４１のゲートには、バイアス電圧Ｖcpが印加されている。また、スイッチ４１、４２および４３ｂは、ハイブリッド動作のためのスイッチである。
【００３３】
このように、本第４実施例によれば、バッファ回路（ソースフォロワ回路）２４の電圧ゲインは１と小さいが、そのオフセット電圧が結合容量２４３でキャンセルされるため、バッファ回路全体としてのオフセット電圧は無視できる程度に小さくなる利点がある。また、結合容量２４３を使ってはいるが、信号線入力Ｖin（入力ｉｎｐｕｔ）側からの負荷は結合容量２４３とソースフォロワ入力容量４４の直列接続されたものが見えるので、入力容量も十分小さくなり、キックバック・ノイズ等の問題は発生しないことになる。
【００３４】
図８は本発明の第５実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
図４と図８との比較から明らかなように、本第５実施例は、第１実施例における基準電圧Ｖref を出力する基準電圧出力回路３０を備えている。基準電圧出力回路３０は、容量結合ハイブリッド回路で判定期間に接続される基準電圧Ｖref として、レシーバと同じ側についているドライバが送っている信号系列の最新の２ビットが『００』、『０１』、『１０』または『１１』かに応じて、基準電圧Ｖref00,Ｖref01,Ｖref10 またはＶref11 のいずれかを選択して出力し、レプリカドライバ（図１の１０３参照）と実際に信号を出力するドライバ（図１の１０２参照）との出力信号の差を補償するようになっている。
【００３５】
すなわち、基準電圧出力回路３０は、ドライバが送っている信号系列のデータ（例えば、２ビット）に応じた複数（例えば、４つ）の制御電圧Ｖ00, Ｖ01, Ｖ10, Ｖ11を発生する制御電圧発生回路３００と、各制御電圧Ｖ00, Ｖ01, Ｖ10, Ｖ11を受け取ってそれぞれ基準電圧Ｖref00,Ｖref01,Ｖref10,Ｖref11 を発生する複数の基準電圧用バッファ３５，３６，３７，３８と、信号系列のデータに応じて複数の基準電圧用バッファの出力（Ｖref00,Ｖref01,Ｖref10,Ｖref11 ）のいずれかを選択するスイッチ３１，３２，３３，３４を備えている。なお、制御電圧発生回路３００は、例えば、Ｄ／Ａコンバータにより構成することができる。また、制御電圧発生回路３００が出力する制御電圧Ｖ00, Ｖ01, Ｖ10, Ｖ11は、例えば、レシーバ（装置）をパワーオンした後に自動的に設定することができる。
【００３６】
このように、本第５実施例によれば、レプリカドライバの信号と実際に除去すべきドライバの寄与電圧との差（これは伝送されている信号系列に依存する）を補償して、より正確な受信信号を分離出力することが可能になる。この場合も基準電圧はホールド容量に直接接続せずにバッファ回路を通して行うことで、レシーバ間の相互干渉のない良好な信号受信を行うことができる。
【００３７】
図９は本発明の第６実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
本第６実施例は、ハイブリッド回路（バッファ回路）６０４として電圧出力バッファ回路ではなく、電圧を電流に変換するトランスコンダクタを使用するものである。
【００３８】
すなわち、図９に示されるように、トランスコンダクタはｎＭＯＳ差動対（トランジスタ６４２，６４３および６４６，６４７）を用いて構成され、差動（相補）の入力信号Ｖin+,Ｖin- で駆動されるトランスコンダクタ（トランジスタ６４２，６４３）と、差動のレプリカ電圧（レプリカドライバの出力）Ｖreplica+, Ｖreplica-で駆動されるトランスコンダクタ（トランジスタ６４６，６４７）の電流を１組のｐＭＯＳ負荷６４１，６４５に接続することで、両者の電流を差し引きして、ハイブリッド回路の動作を行うようになっている。なお、電圧ＶcpはｐＭＯＳトランジスタ６４１および６４５をバイアスするための電圧であり、また、電圧ＶcnはｎＭＯＳトランジスタ６４４および６４８をバイアスするための電圧である。
【００３９】
このように、本第６実施例では、容量の充放電を行う必要が一切ないのでキックバック・ノイズは非常に小さくなるという利点がある。
図１０は本発明の第７実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
本第７実施例は、上述した第６実施例と同様に、ハイブリッド回路（バッファ回路）６０４としてトランスコンダクタを使用するものであるが、入力オフセットを補償するために負荷デバイスと並列にオフセット補償回路６０５を設けるようになっている。
【００４０】
図１０に示されるように、オフセット補償回路６０５は、スイッチ６５１，６５４、ｎＭＯＳトランジスタ６５２，６５５、および、ホールド容量６５３，６５６を備えて構成されている。
ここで、バッファ回路の非動作時には、例えば、全ての入力（Ｖin+,Ｖin-;Ｖreplica+, Ｖreplica-）を基準電圧（例えば、高電位の電源電圧Ｖdd）として、そのときのバッファ回路６０４の出力電流（オフセットに相当）をオフセット補償回路６０５に流す。このとき、スイッチ６５１および６５４はオン状態とされ、トランジスタ６５２および６５５のゲート電圧（ソース−ゲート間電圧）は、ホールド容量６５３および６５６に蓄積される。
【００４１】
そして、実際に判定回路５で受信信号の判定を行う場合には、スイッチ６５１および６５４をオフ状態とし、トランジスタ６５２および６５５のゲートとドレインの接続を切り離す。すると、各トランジスタ６５２，６５５のゲート電圧は、それぞれホールド容量６５３，６５６から供給され、オフセット補償回路６０５による電流はバッファ回路の非動作時のオフセット電流に等しいことになる。その結果、オフセット電流が負荷デバイスから差し引かれることになり、トランスコンダクタのオフセットを補償することができる。
【００４２】
本第７実施例では、入力側に対するキックバック・ノイズの影響を受けることなく、バッファ回路のオフセットを補償することができるため、より正確な信号受信が可能になる。
図１１は本発明の第８実施例としての双方向信号伝送用ハイブリッド回路を示す回路図である。
【００４３】
図１１に示されるように、本第８実施例において、トランスコンダクタ４６の出力電流は、いわゆるカスコード接続となってｐＭＯＳ負荷デバイス７４１，７４２に導かれ、フォールデッド構造によりｎＭＯＳ素子を用いたホールド回路６０６に接続される。なお、オフセット補償回路６０５は、図１０の第７実施例と同様のものであるので、その説明は省略する。
【００４４】
ホールド回路６０６は、オフセット補償回路６０５と同様なスイッチ６６１，６６４、トランジスタ６６２，６６５および容量６６３，６６６を備えている。さらに、ホールド回路６０６は、トランジスタ６６２のソース−ドレイン間に接続されたスイッチ６７１およびトランジスタ６７２、並びに、トランジスタ６６６のソース−ドレイン間に接続されたスイッチ６７３およびトランジスタ６７４を備えている。
【００４５】
まず、サンプリング期間において、ホールド回路６０６の全てのスイッチ６６１，６６４；６７１，６７３をオン状態とし、サンプリングを終了するタイミングで全てのスイッチ６６１，６６４；６７１，６７３をオフ状態とする。これにより、前のビットタイムｔ＝（ｎ−１）Ｔのサンプリング終了時点における電流値が容量６６３，６６６に蓄積される。なお、このサンプリング終了時点における電流値は、ｐＭＯＳ負荷デバイス（トランジスタ７４１，７４２）に接続され、判定期間において、判定回路５で判定される信号電圧を作りだすことになる。
【００４６】
そして、ホールド回路６０６の全てのスイッチ６６１，６６４；６７１，６７３をオフ状態として、次のビットタイムｔ＝ｎＴの信号値から、前のビットタイムｔ＝（ｎ−１）Ｔの信号値（（ｎ−１）Ｔ）の係数倍を差し引いてイコライズを行う。すなわち、ホールド回路６０６において、トランジスタ６６２，６６５のサイズとトランジスタ６７２，６７４のサイズを調整することで、上記の係数の値を規定して受信信号のイコライズを行うことができる。
【００４７】
このように、本第８実施例は、キックバック・ノイズの影響の小さなトランスコンダクタ方式のバッファ回路を用いてオフセット補償および受信信号のイコライズを行うことができ、オフセットおよび符号間干渉が小さく良好な信号受信が可能になる。
図１２は本発明の第９実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。図１２において、参照符号８４１，８４４は電流源、８４２，８４０ａはｎＭＯＳトランジスタ、そして、８４３および８４０ｂはｐＭＯＳトランジスタを示している。
【００４８】
本第９実施例では、バッファ回路がｎＭＯＳトランジスタ８４０ａおよびｐＭＯＳトランジスタ８４０ｂのプッシュプル出力になっている。ところで、一般に、プッシュプルのソースフォロワ出力段は、出力振幅が制限されるため使われることが少ないが、本実施例のように入力段で使用する場合には何の問題もない。
このように、本第９実施例は、プッシュプルであるため、通常のソースフォロワのように定電流バイアスによる充放電のスルーレートの制限が発生せず高速で動作する利点がある。
【００４９】
このように、本発明の各実施例によれば、信号伝送路の帯域を有効に利用することが可能な双方向伝送に用いるハイブリッド回路をキックバック・ノイズを伴わずに実現することができる。
（付記１） 信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、
前記信号伝送路に接続された信号線と、信号を保持する第１のホールド容量と、該信号線の電圧をバッファする信号線電圧バッファ回路と、該バッファ回路でバッファされた信号線電圧から受信信号を分離出力するハイブリッド回路と、該ハイブリッド回路から分離出力された受信信号の論理値を判定する判定回路とを備える双方向信号伝送用レシーバ。
（付記２） 付記１に記載のレシーバにおいて、前記判定回路は、前記ハイブリッド回路から分離出力された受信信号の論理値を判定する時点の信号値と、それより一定時間前の信号値に係数を乗じた値との和を生成し、該生成された和の値を用いて判定を行うことを特徴とするレシーバ。
（付記３） 付記１に記載のレシーバにおいて、前記バッファ回路は電圧バッファ回路であり、前記ハイブリッド回路は容量結合ハイブリッド回路であることを特徴とするレシーバ。
（付記４） 付記３に記載のレシーバにおいて、前記電圧バッファ回路の電圧ゲインを約１とし、該電圧バッファ回路と前記信号線との間を容量で結合し、該電圧バッファ回路の非動作期間には該容量の入力側ノードを当該電圧バッファ回路の出力に繋ぎ、且つ、該電圧バッファ回路の入力ノードを所定電位にプリチャージすることで当該電圧バッファ回路のオフセット電圧を補償することを特徴とするレシーバ。
（付記５） 付記３に記載のレシーバにおいて、さらに、前記容量結合ハイブリッド回路の入力ノードを駆動する基準電圧をドライバの出力シーケンスに応じて制御する基準電圧出力回路を備えたことを特徴とするレシーバ。
（付記６） 付記５に記載のレシーバにおいて、前記基準電圧出力回路は、前記ドライバが送っている信号系列のデータに応じた複数の制御電圧を発生する制御電圧発生回路と、該各制御電圧を受け取ってそれぞれ基準電圧を発生する複数の基準電圧用バッファと、該信号系列のデータに応じて該複数の基準電圧用バッファの出力のいずれかを選択する選択回路とを備えることを特徴とするレシーバ。
（付記７） 付記１に記載のレシーバにおいて、
前記バッファ回路は、電圧−電流変換を行うトランスコンダクタであり、
前記ハイブリッド回路は、前記信号線の電圧およびレプリカドライバの信号電圧をそれぞれトランスコンダクタで電圧−電流変換し、該各変換された電流の差に相当する電流を負荷デバイスに流すことで該信号線の電圧と該レプリカドライバの信号電圧との差を求め、前記受信信号を分離出力することを特徴とするレシーバ。
（付記８） 付記７に記載のレシーバにおいて、
前記ハイブリッド回路における前記トランスコンダクタの電流を印加する負荷デバイスに対して、さらに、第１のトランジスタおよび第２のホールド容量を有するオフセット補償回路を接続し、
該オフセット補償回路において、前記バッファ回路の非動作時には、前記第１のトランジスタがダイオード接続構造となるように接続されると共に当該第１のトランジスタのゲートに前記第２のホールド容量が接続され、該バッファ回路の動作時には、該第２のホールド容量の電圧が該第１トランジスタのゲート電圧を保持することを特徴とするレシーバ。
（付記９） 付記８に記載のレシーバにおいて、前記トランスコンダクタの電流を、フォールデッド構成による第３のホールド容量および第２のトランジスタを有するホールド回路で保持し、該ホールド回路の第３のホールド容量はサンプリング時にはダイオード接続された該第２のトランジスタのゲートと接続されると共にホールド時にはゲートから切り離され、該ホールド回路の出力電流を次段の負荷デバイスに接続することで前後するサンプル時間の間での信号の重み付き和を形成した後に判定を行うことを特徴とするレシーバ。
（付記１０） 付記１に記載のレシーバにおいて、前記バッファ回路は、ｎＭＯＳデバイスおよびｐＭＯＳデバイスの双方を用いたプッシュプルのソースフォロワ段を出力に持つことを特徴とするレシーバ。
（付記１１） 信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、
前記信号伝送路に接続された信号線と、信号を保持する第１のホールド容量と、該信号線の電圧から受信信号を分離出力するハイブリッド回路と、該ハイブリッド回路の入力ノードを駆動する基準電圧をドライバの出力シーケンスに応じて出力する基準電圧出力回路と、該ハイブリッド回路から分離出力された受信信号の論理値を判定する判定回路とを備えることを特徴とするレシーバ。
（付記１２） 付記１１に記載のレシーバにおいて、前記基準電圧出力回路は、前記ドライバが送っている信号系列のデータに応じた複数の制御電圧を発生する制御電圧発生回路と、該各制御電圧を受け取ってそれぞれ基準電圧を発生する複数の基準電圧用バッファと、該信号系列のデータに応じて該複数の基準電圧用バッファの出力のいずれかを選択する選択回路とを備えることを特徴とするレシーバ。
（付記１３） 信号を信号伝送路の双方向に送受信する双方向信号伝送用のハイブリッド回路であって、
該ハイブリッド回路は信号を保持するホールド容量を備えた容量結合ハイブリッド回路であり、前記信号伝送路からの入力信号をバッファ回路を介して該ホールド容量に供給し、該バッファ回路でバッファされた信号線電圧から受信信号を分離出力することを特徴とするハイブリッド回路。
（付記１４） 付記１３に記載のハイブリッド回路において、さらに、前記容量結合ハイブリッド回路の入力ノードを駆動する基準電圧をドライバの出力シーケンスに応じて制御する基準電圧出力回路を備えたことを特徴とするハイブリッド回路。
（付記１５） 付記１４に記載のハイブリッド回路において、前記基準電圧出力回路は、前記ドライバが送っている信号系列のデータに応じた複数の制御電圧を発生する制御電圧発生回路と、該各制御電圧を受け取ってそれぞれ基準電圧を発生する複数の基準電圧用バッファと、該信号系列のデータに応じて該複数の基準電圧用バッファの出力のいずれかを選択する選択回路とを備えることを特徴とするハイブリッド回路。
（付記１６） 付記１３に記載のハイブリッド回路において、該ハイブリッド回路は、信号を増幅して前記信号伝送路に供給するドライバの出力に相当する信号を出力するレプリカドライバの出力信号と、前記信号伝送路の入力信号と、基準電圧とを受け取って受信信号の分離出力を行うことを特徴とするハイブリッド回路。
（付記１７） 付記１６に記載のハイブリッド回路において、
前記ハイブリッド回路は、前記信号伝送路の電圧および前記レプリカドライバの出力電圧をそれぞれトランスコンダクタで電圧−電流変換し、該各変換された電流の差に相当する電流を負荷デバイスに流すことで該信号伝送路の電圧と該レプリカドライバの出力電圧との差を求め、前記受信信号の分離出力を行うことを特徴とするハイブリッド回路。
（付記１８） 付記１７に記載のハイブリッド回路において、
前記ハイブリッド回路における前記トランスコンダクタの電流を印加する負荷デバイスに対して、さらに、第１のトランジスタおよび第１のホールド容量を有するオフセット補償回路を接続し、
該オフセット補償回路において、前記バッファ回路の非動作時には、前記第１のトランジスタがダイオード接続構造となるように接続されると共に当該第１のトランジスタのゲートに前記第１のホールド容量が接続され、該バッファ回路の動作時には、該第１のホールド容量の電圧が該第１トランジスタのゲート電圧を保持することを特徴とするハイブリッド回路。
（付記１９） 付記１８に記載のハイブリッド回路において、前記トランスコンダクタの電流を、フォールデッド構成による第２のホールド容量および第２のトランジスタを有するホールド回路で保持し、該ホールド回路の第２のホールド容量はサンプリング時にはダイオード接続された該第２のトランジスタのゲートと接続されると共にホールド時にはゲートから切り離され、該ホールド回路の出力電流を次段の負荷デバイスに接続することで前後するサンプル時間の間での信号の重み付き和を形成した後に判定を行うことを特徴とするハイブリッド回路。
【００５０】
【発明の効果】
以上、詳述したように、本発明によれば、容量結合ハイブリッド回路の持つ入力へのキックバック・ノイズの問題を解消した双方向信号伝送用レシーバおよびハイブリッド回路を提供することができる。
【図面の簡単な説明】
【図１】双方向信号伝送システムの一例を概略的に示す図である。
【図２】従来の双方向信号伝送用ハイブリッド回路の一例を説明するための図である。
【図３】本発明に係る双方向信号伝送用ハイブリッド回路の原理構成を示す回路図である。
【図４】本発明の第１実施例としての双方向信号伝送用ハイブリッド回路を示す回路図である。
【図５】本発明の第２実施例としての双方向信号伝送用ハイブリッド回路を示す回路図である。
【図６】本発明の第３実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
【図７】本発明の第４実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
【図８】本発明の第５実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
【図９】本発明の第６実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
【図１０】本発明の第７実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
【図１１】本発明の第８実施例としての双方向信号伝送用ハイブリッド回路を示す回路図である。
【図１２】本発明の第９実施例としての双方向信号伝送用ハイブリッド回路におけるバッファ回路を示す回路図である。
【符号の説明】
４，１０４，６０４，７０４…ハイブリッド回路
５，１５，１０５…判定回路
４０，４００，８０４…バッファ回路
１４，２４…ソースフォロワ回路（電圧バッファ回路）
３０…基準電圧出力回路
４１〜４３，４１１，４１２；４２１，４２２；４３１，４３２…スイッチ
４４，４４１，４４２；４５１，４５２…容量（ホールド容量）
４５，４６…トランスコンダクタ
１００…レシーバ
１０１…双方向信号伝送路
１０２…ドライバ
１０３…レプリカドライバ
３００…制御電圧発生回路
６０５…オフセット補償回路
６０６…ホールド回路
ＳＳ，ＳＳ+,ＳＳ- …ハイブリッド回路の出力（分離出力された受信信号）
Ｖin; Ｖin+,Ｖin- …信号線電圧（入力信号）
Ｖref;Ｖref+, Ｖref-…基準電圧
Ｖreplica;Ｖreprica+, Ｖreplica-…レプリカドライバの出力電圧（レプリカ電圧）
Claims (8)
- 信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、
前記信号伝送路に接続された信号線と、
レプリカ電圧を出力するレプリカドライバと、
該信号線の電圧をバッファする信号線電圧バッファ回路と、
該バッファ回路でバッファされた信号線電圧から受信信号を分離出力するハイブリッド回路であって、該ハイブリッド回路は、信号を保持するホールド回路，前記レプリカドライバに接続された第１のスイッチ回路および前記バッファ回路に接続された第２のスイッチ回路を含むハイブリッド回路と、
該ハイブリッド回路から出力された受信信号の論理値を判定する判定回路と、を備え、前記ハイブリッド回路から分離出力された受信信号の論理値を判定する時点の信号値と、それより一定時間前の信号値に係数を乗じた値との和を生成し、該生成された和の値を用いて判定を行うことを特徴とする双方向信号伝送用レシーバ。 - 請求項１に記載のレシーバにおいて、前記バッファ回路は電圧バッファ回路であり、前記ハイブリッド回路は容量結合ハイブリッド回路であることを特徴とするレシーバ。
- 請求項１に記載のレシーバにおいて、
前記バッファ回路は、電圧−電流変換を行うトランスコンダクタであり、
前記ハイブリッド回路は、前記信号線の電圧およびレプリカドライバの信号電圧をそれぞれトランスコンダクタで電圧−電流変換し、該各変換された電流の差に相当する電流を負荷デバイスに流すことで該信号線の電圧と該レプリカドライバの信号電圧との差を求め、前記受信信号を分離出力することを特徴とするレシーバ。 - 信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、
前記信号伝送路に接続された信号線と、
レプリカ電圧を出力するレプリカドライバと、
該信号線の電圧をバッファする信号線電圧バッファ回路と、
該バッファ回路でバッファされた信号線電圧から受信信号を分離出力するハイブリッド回路であって、該ハイブリッド回路は、信号を保持するホールド回路，前記レプリカドライバに接続された第１のスイッチ回路および前記バッファ回路に接続された第２のスイッチ回路を含むハイブリッド回路と、
該ハイブリッド回路から出力された受信信号の論理値を判定する判定回路と、を備え、
前記バッファ回路は電圧バッファ回路であり、前記ハイブリッド回路は容量結合ハイブリッド回路であり、
前記電圧バッファ回路の電圧ゲインを約１とし、該電圧バッファ回路と前記信号線との間を容量で結合し、該電圧バッファ回路の非動作期間には該容量の入力側ノードを当該電圧バッファ回路の出力に繋ぎ、且つ、該電圧バッファ回路の入力ノードを所定電位にプリチャージすることで当該電圧バッファ回路のオフセット電圧を補償することを特徴とする双方向信号伝送用レシーバ。 - 信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、
前記信号伝送路に接続された信号線と、
レプリカ電圧を出力するレプリカドライバと、
該信号線の電圧をバッファする信号線電圧バッファ回路と、
該バッファ回路でバッファされた信号線電圧から受信信号を分離出力するハイブリッド回路であって、該ハイブリッド回路は、信号を保持するホールド回路，前記レプリカドライバに接続された第１のスイッチ回路および前記バッファ回路に接続された第２のスイッチ回路を含むハイブリッド回路と、
該ハイブリッド回路から出力された受信信号の論理値を判定する判定回路と、を備え、
前記バッファ回路は、電圧−電流変換を行うトランスコンダクタであり、
前記ハイブリッド回路は、前記信号線の電圧およびレプリカドライバの信号電圧をそれぞれトランスコンダクタで電圧−電流変換し、該各変換された電流の差に相当する電流を負荷デバイスに流すことで該信号線の電圧と該レプリカドライバの信号電圧との差を求め、前記受信信号を分離出力することを特徴とする双方向信号伝送用レシーバ。 - 請求項５に記載のレシーバにおいて、
前記ハイブリッド回路における前記トランスコンダクタの電流を印加する負荷デバイスに対して、さらに、第１のトランジスタおよび第２のホールド容量を有するオフセット補償回路を接続し、
該オフセット補償回路において、前記バッファ回路の非動作時には、前記第１のトランジスタがダイオード接続構造となるように接続されると共に当該第１のトランジスタのゲートに前記第２のホールド容量が接続され、該バッファ回路の動作時には、該第２のホールド容量の電圧が該第１トランジスタのゲート電圧を保持することを特徴とするレシーバ。 - 信号を信号伝送路の双方向に送受信する双方向信号伝送用のレシーバであって、
前記信号伝送路に接続された信号線と、信号を保持する第１のホールド容量と、該信号線の電圧から受信信号を分離出力するハイブリッド回路と、該ハイブリッド回路の入力ノードを駆動する基準電圧をドライバの出力シーケンスに応じて出力する基準電圧出力回路と、該ハイブリッド回路から分離出力された受信信号の論理値を判定する判定回路とを備えることを特徴とする双方向信号伝送用レシーバ。 - 請求項７に記載のレシーバにおいて、前記基準電圧出力回路は、前記ドライバが送っている信号系列のデータに応じた複数の制御電圧を発生する制御電圧発生回路と、該各制御電圧を受け取ってそれぞれ基準電圧を発生する複数の基準電圧用バッファと、該信号系列のデータに応じて該複数の基準電圧用バッファの出力のいずれかを選択する選択回路とを備えることを特徴とするレシーバ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000302788A JP4259738B2 (ja) | 2000-10-02 | 2000-10-02 | 双方向信号伝送用レシーバ |
| DE10164779A DE10164779B4 (de) | 2000-10-02 | 2001-03-21 | Empfänger, Hybridschaltung, Ansteuerschaltung und Signalübertragungssystem zur bidirektionalen Signalübertragung zum gleichzeitigen Ausführen einer derartigen Signalübertragung in beiden Richtungen |
| DE10113822A DE10113822A1 (de) | 2000-10-02 | 2001-03-21 | Empfänger, Hybridschaltung, Ansteuerschaltung und Signalübertragungssystem zur bidirektionalen Signalübertragung zum gleichzeitigen Ausführen einer derartigen Signalübertragung in beiden Richtungen |
| US09/813,798 US6498511B2 (en) | 2000-10-02 | 2001-03-22 | Receiver, hybrid circuit, driver circuit, and signal transmission system for bidirectional signal transmission for carrying out such signal transmission in both directions simultaneously |
| KR1020010019731A KR100676424B1 (ko) | 2000-10-02 | 2001-04-13 | 수신기, 하이브리드 회로, 드라이버 회로 및 동시에 양방향으로 신호 전송을 실행하는 양방향 신호 전송용 신호 전송 시스템 |
| US10/259,576 US6756817B2 (en) | 2000-10-02 | 2002-09-30 | Receiver, hybrid circuit, driver circuit, and signal transmission system for bidirectional signal transmission for carrying out such signal transmission in both directions simultaneously |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000302788A JP4259738B2 (ja) | 2000-10-02 | 2000-10-02 | 双方向信号伝送用レシーバ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002111749A JP2002111749A (ja) | 2002-04-12 |
| JP2002111749A5 JP2002111749A5 (ja) | 2006-09-28 |
| JP4259738B2 true JP4259738B2 (ja) | 2009-04-30 |
Family
ID=18784084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000302788A Expired - Fee Related JP4259738B2 (ja) | 2000-10-02 | 2000-10-02 | 双方向信号伝送用レシーバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4259738B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5825158B2 (ja) | 2012-03-13 | 2015-12-02 | 富士通株式会社 | 補間回路および受信回路 |
| JP7394760B2 (ja) * | 2018-07-20 | 2023-12-08 | 株式会社半導体エネルギー研究所 | 受信回路 |
-
2000
- 2000-10-02 JP JP2000302788A patent/JP4259738B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002111749A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6498511B2 (en) | Receiver, hybrid circuit, driver circuit, and signal transmission system for bidirectional signal transmission for carrying out such signal transmission in both directions simultaneously | |
| US10637453B2 (en) | Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators | |
| US7991359B2 (en) | Receiver, transceiver circuit, signal transmission method, and signal transmission system | |
| US20060274837A1 (en) | Receiver circuit, signal transmission system, and receiver circuit device used for high- speed signal transmission | |
| US20120049897A1 (en) | Output buffer circuit and semiconductor device | |
| US20140062545A1 (en) | Method and Apparatus for Reducing the Clock Kick-Back of ADC Comparators While Maintaining Transistor Matching Behavior | |
| JP3948864B2 (ja) | レシーバ、トランシーバ回路および信号伝送システム | |
| JP3948849B2 (ja) | レシーバ回路および信号伝送システム | |
| JP4259738B2 (ja) | 双方向信号伝送用レシーバ | |
| EP2893637A1 (en) | Method and apparatus for an active negative-capacitor circuit | |
| JP3986214B2 (ja) | レシーバ回路 | |
| JP3859544B2 (ja) | データ受信回路 | |
| EP1550149A2 (en) | Constant delay zero standby differential logic receiver and method | |
| JP2002124865A (ja) | ドライバ回路および信号伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060815 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060815 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |