JP2002111464A - 電圧切換回路 - Google Patents
電圧切換回路Info
- Publication number
- JP2002111464A JP2002111464A JP2000301171A JP2000301171A JP2002111464A JP 2002111464 A JP2002111464 A JP 2002111464A JP 2000301171 A JP2000301171 A JP 2000301171A JP 2000301171 A JP2000301171 A JP 2000301171A JP 2002111464 A JP2002111464 A JP 2002111464A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- level
- turned
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 本発明は、複数の電源端子のいずれか一方が
接地レベルに短絡した場合に他方の電源端子から短絡し
た一方の電源端子に電流が流れることを防止できる電圧
切換回路を提供することを目的とする。 【解決手段】 特定点Ａ点のレベルが第１レベルのとき
オフする第２トランジスタＭ１２と、特定点Ａ点が第２
レベルのときインバータＭ２１，Ｍ２２の出力によって
オフする第５トランジスタＭ１５とを有することによ
り、複数の電源端子２０，２２のいずれか一方が接地レ
ベルに短絡した場合に、特定点Ａ点のレベルに応じて第
２トランジスタＭ１２または第５トランジスタＭ１５が
オフし、他方の電源端子から短絡した一方の電源端子に
電流が流れることを防止できる。
接地レベルに短絡した場合に他方の電源端子から短絡し
た一方の電源端子に電流が流れることを防止できる電圧
切換回路を提供することを目的とする。 【解決手段】 特定点Ａ点のレベルが第１レベルのとき
オフする第２トランジスタＭ１２と、特定点Ａ点が第２
レベルのときインバータＭ２１，Ｍ２２の出力によって
オフする第５トランジスタＭ１５とを有することによ
り、複数の電源端子２０，２２のいずれか一方が接地レ
ベルに短絡した場合に、特定点Ａ点のレベルに応じて第
２トランジスタＭ１２または第５トランジスタＭ１５が
オフし、他方の電源端子から短絡した一方の電源端子に
電流が流れることを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は電圧切換回路に関
し、特に、ＭＯＳトランジスタ構成の電圧切換回路に関
する。
し、特に、ＭＯＳトランジスタ構成の電圧切換回路に関
する。
【０００２】
【従来の技術】従来より、複数の電源から電源電圧を供
給され、これを切り換え選択して出力する電圧切換回路
がある。
給され、これを切り換え選択して出力する電圧切換回路
がある。
【０００３】図２は、従来のＭＯＳトランジスタ構成の
電圧切換回路の一例の回路図を示す。
電圧切換回路の一例の回路図を示す。
【０００４】図２において、電源端子１０には例えば＋
５Ｖの電源Ｖｄｄ１が供給され、電源端子１２には例え
ば＋３Ｖの電源Ｖｄｄ２が供給され、電源端子１４には
電源Ｖｓｓ（例えば接地レベル）が供給されている。Ｐ
チャネルＭＯＳトランジスタＭ１はソースを電源端子１
０に接続され、ＭＯＳトランジスタＭ１のドレインはＰ
チャネルＭＯＳトランジスタＭ２のソースに接続され、
ＭＯＳトランジスタＭ１，Ｍ２のゲートは抵抗Ｒ１の一
端及びＮチャネルＭＯＳトランジスタＭ３のドレインに
共通接続されている。ＭＯＳトランジスタＭ２のドレイ
ンは出力端子１６に接続されている。
５Ｖの電源Ｖｄｄ１が供給され、電源端子１２には例え
ば＋３Ｖの電源Ｖｄｄ２が供給され、電源端子１４には
電源Ｖｓｓ（例えば接地レベル）が供給されている。Ｐ
チャネルＭＯＳトランジスタＭ１はソースを電源端子１
０に接続され、ＭＯＳトランジスタＭ１のドレインはＰ
チャネルＭＯＳトランジスタＭ２のソースに接続され、
ＭＯＳトランジスタＭ１，Ｍ２のゲートは抵抗Ｒ１の一
端及びＮチャネルＭＯＳトランジスタＭ３のドレインに
共通接続されている。ＭＯＳトランジスタＭ２のドレイ
ンは出力端子１６に接続されている。
【０００５】抵抗Ｒ１の他端は電源端子１０に接続さ
れ、ＭＯＳトランジスタＭ３はソースを電源端子１４に
接続され、ゲートを制御端子１８に接続されている。こ
の制御端子１８にはハイレベルまたはローレベルの切換
制御信号が供給される。
れ、ＭＯＳトランジスタＭ３はソースを電源端子１４に
接続され、ゲートを制御端子１８に接続されている。こ
の制御端子１８にはハイレベルまたはローレベルの切換
制御信号が供給される。
【０００６】ＰチャネルＭＯＳトランジスタＭ４はソー
スを電源Ｖｄｄ２に接続され、ＭＯＳトランジスタＭ４
のドレインはＰチャネルＭＯＳトランジスタＭ５のソー
スに接続され、ＭＯＳトランジスタＭ４，Ｍ５のゲート
は抵抗Ｒ２の一端及びＮチャネルＭＯＳトランジスタＭ
６のドレインに共通接続されている。ＭＯＳトランジス
タＭ５のドレインは出力端子１６に接続されている。
スを電源Ｖｄｄ２に接続され、ＭＯＳトランジスタＭ４
のドレインはＰチャネルＭＯＳトランジスタＭ５のソー
スに接続され、ＭＯＳトランジスタＭ４，Ｍ５のゲート
は抵抗Ｒ２の一端及びＮチャネルＭＯＳトランジスタＭ
６のドレインに共通接続されている。ＭＯＳトランジス
タＭ５のドレインは出力端子１６に接続されている。
【０００７】抵抗Ｒ２の他端は電源端子１２に接続さ
れ、ＭＯＳトランジスタＭ６はソースを電源端子１４に
接続され、ゲートをＮチャネルＭＯＳトランジスタＭ７
のドレインに接続されている。ＭＯＳトランジスタＭ７
はソースを電源端子１４に接続され、ドレインを抵抗Ｒ
３を介して電源端子１２に接続され、ゲートを制御端子
１８に接続されている。
れ、ＭＯＳトランジスタＭ６はソースを電源端子１４に
接続され、ゲートをＮチャネルＭＯＳトランジスタＭ７
のドレインに接続されている。ＭＯＳトランジスタＭ７
はソースを電源端子１４に接続され、ドレインを抵抗Ｒ
３を介して電源端子１２に接続され、ゲートを制御端子
１８に接続されている。
【０００８】ここで、制御端子１８にハイレベルの切換
制御信号が供給されると、ＭＯＳトランジスタＭ３，Ｍ
７がオンして、ＭＯＳトランジスタＭ６がオフする。Ｍ
ＯＳトランジスタＭ３のオンによりＭＯＳトランジスタ
Ｍ１，Ｍ２がオンし、ＭＯＳトランジスタＭ６のオフに
よりＭＯＳトランジスタＭ４，Ｍ５がオフする。これに
よって、電源端子１０よりの電源Ｖｄｄ１が出力端子１
６から出力される。
制御信号が供給されると、ＭＯＳトランジスタＭ３，Ｍ
７がオンして、ＭＯＳトランジスタＭ６がオフする。Ｍ
ＯＳトランジスタＭ３のオンによりＭＯＳトランジスタ
Ｍ１，Ｍ２がオンし、ＭＯＳトランジスタＭ６のオフに
よりＭＯＳトランジスタＭ４，Ｍ５がオフする。これに
よって、電源端子１０よりの電源Ｖｄｄ１が出力端子１
６から出力される。
【０００９】逆に、制御端子１８にローレベルの切換制
御信号が供給されると、ＭＯＳトランジスタＭ３，Ｍ７
がオフして、ＭＯＳトランジスタＭ６がオンする。ＭＯ
ＳトランジスタＭ３のオフによりＭＯＳトランジスタＭ
１，Ｍ２がオフし、ＭＯＳトランジスタＭ６のオンによ
りＭＯＳトランジスタＭ４，Ｍ５がオンする。これによ
って、電源端子１２よりの電源Ｖｄｄ２が出力端子１６
から出力される。
御信号が供給されると、ＭＯＳトランジスタＭ３，Ｍ７
がオフして、ＭＯＳトランジスタＭ６がオンする。ＭＯ
ＳトランジスタＭ３のオフによりＭＯＳトランジスタＭ
１，Ｍ２がオフし、ＭＯＳトランジスタＭ６のオンによ
りＭＯＳトランジスタＭ４，Ｍ５がオンする。これによ
って、電源端子１２よりの電源Ｖｄｄ２が出力端子１６
から出力される。
【００１０】
【発明が解決しようとする課題】上記の従来の電圧切換
回路は、電源端子１０，１２のいずれか一方が接地レベ
ルに短絡した場合、他方の電源端子から短絡した一方の
電源端子に流れるという問題がある。
回路は、電源端子１０，１２のいずれか一方が接地レベ
ルに短絡した場合、他方の電源端子から短絡した一方の
電源端子に流れるという問題がある。
【００１１】制御端子１８にハイレベルの切換制御信号
が供給されているとき、例えば電源端子１２が接地レベ
ルに短絡した場合は、ＭＯＳトランジスタＭ６のオフに
よりＭＯＳトランジスタＭ４，Ｍ５がオフするはずであ
るが、電源端子１２が接地レベルのためにＭＯＳトラン
ジスタＭ４，Ｍ５がオンし、電源端子１０より電源端子
１２に電流が流れてしまういう問題があった。
が供給されているとき、例えば電源端子１２が接地レベ
ルに短絡した場合は、ＭＯＳトランジスタＭ６のオフに
よりＭＯＳトランジスタＭ４，Ｍ５がオフするはずであ
るが、電源端子１２が接地レベルのためにＭＯＳトラン
ジスタＭ４，Ｍ５がオンし、電源端子１０より電源端子
１２に電流が流れてしまういう問題があった。
【００１２】本発明は、上記の点に鑑みなされたもの
で、複数の電源端子のいずれか一方が接地レベルに短絡
した場合に他方の電源端子から短絡した一方の電源端子
に電流が流れることを防止できる電圧切換回路を提供す
ることを目的とする。
で、複数の電源端子のいずれか一方が接地レベルに短絡
した場合に他方の電源端子から短絡した一方の電源端子
に電流が流れることを防止できる電圧切換回路を提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】請求項１に記載の発明
は、第１の電源端子（２０）と出力端子（２６）との間
に設けられ、２値の切換制御信号が第１レベルのときオ
ンする第１トランジスタ（Ｍ１１）と、前記第１の電源
端子（２０）と出力端子（２６）との間に前記第１トラ
ンジスタ（Ｍ１１）と縦型接続されて設けられ、前記出
力端子（２６）に抵抗を介して接続された特定点（Ａ
点）のレベルが第１レベルのときオフする第２トランジ
スタ（Ｍ１２）と、前記切換制御信号が第１レベルのと
きオンして前記特定点（Ａ点）を第２レベルとする第３
トランジスタ（Ｍ２０）と、前記特定点のレベルを反転
するインバータ（Ｍ２１，Ｍ２２）と、第２の電源端子
（２２）と出力端子（２６）との間に設けられ、前記切
換制御信号が第２レベルのときオンする第４トランジス
タ（Ｍ１４）と、前記第２の電源端子（２２）と出力端
子（２６）との間に前記第４トランジスタ（Ｍ１４）と
縦型接続されて設けられ、前記特定点（Ａ点）が第２レ
ベルのとき前記インバータ（Ｍ２１，Ｍ２２）の出力に
よってオフする第５トランジスタ（Ｍ１５）とを有する
ことにより、複数の電源端子（２０，２２）のいずれか
一方が接地レベルに短絡した場合に、特定点（Ａ点）の
レベルに応じて第２トランジスタ（Ｍ１２）または第５
トランジスタ（Ｍ１５）がオフし、他方の電源端子から
短絡した一方の電源端子に電流が流れることを防止でき
る。
は、第１の電源端子（２０）と出力端子（２６）との間
に設けられ、２値の切換制御信号が第１レベルのときオ
ンする第１トランジスタ（Ｍ１１）と、前記第１の電源
端子（２０）と出力端子（２６）との間に前記第１トラ
ンジスタ（Ｍ１１）と縦型接続されて設けられ、前記出
力端子（２６）に抵抗を介して接続された特定点（Ａ
点）のレベルが第１レベルのときオフする第２トランジ
スタ（Ｍ１２）と、前記切換制御信号が第１レベルのと
きオンして前記特定点（Ａ点）を第２レベルとする第３
トランジスタ（Ｍ２０）と、前記特定点のレベルを反転
するインバータ（Ｍ２１，Ｍ２２）と、第２の電源端子
（２２）と出力端子（２６）との間に設けられ、前記切
換制御信号が第２レベルのときオンする第４トランジス
タ（Ｍ１４）と、前記第２の電源端子（２２）と出力端
子（２６）との間に前記第４トランジスタ（Ｍ１４）と
縦型接続されて設けられ、前記特定点（Ａ点）が第２レ
ベルのとき前記インバータ（Ｍ２１，Ｍ２２）の出力に
よってオフする第５トランジスタ（Ｍ１５）とを有する
ことにより、複数の電源端子（２０，２２）のいずれか
一方が接地レベルに短絡した場合に、特定点（Ａ点）の
レベルに応じて第２トランジスタ（Ｍ１２）または第５
トランジスタ（Ｍ１５）がオフし、他方の電源端子から
短絡した一方の電源端子に電流が流れることを防止でき
る。
【００１４】なお、上記括弧内の符号は、理解を容易に
するために付したものであり、一例にすぎない。
するために付したものであり、一例にすぎない。
【００１５】
【発明の実施の形態】図１は、本発明のＭＯＳトランジ
スタ構成の電圧切換回路の一実施例の回路図を示す。
スタ構成の電圧切換回路の一実施例の回路図を示す。
【００１６】図１において、電源端子２０には例えば＋
５Ｖの電源Ｖｄｄ１が供給され、電源端子２２には例え
ば＋３Ｖの電源Ｖｄｄ２が供給され、電源端子２４には
電源Ｖｓｓ（例えば接地レベル）が供給されている。Ｐ
チャネルＭＯＳトランジスタＭ１１はソースを電源端子
２０に接続され、ＭＯＳトランジスタＭ１１のドレイン
はＰチャネルＭＯＳトランジスタＭ１２のソースに接続
され、ＭＯＳトランジスタＭ１１のゲートは抵抗Ｒ１１
の一端及びＮチャネルＭＯＳトランジスタＭ１３のドレ
インに共通接続されている。つまり、ＭＯＳトランジス
タＭ１１，Ｍ１２は縦型接続されている。抵抗Ｒ１１の
他端は電源端子２０に接続され、ＭＯＳトランジスタＭ
１３はソースを電源端子２４に接続され、ゲートを制御
端子２８に接続されている。この制御端子２８にはハイ
レベルまたはローレベルの切換制御信号が供給される。
５Ｖの電源Ｖｄｄ１が供給され、電源端子２２には例え
ば＋３Ｖの電源Ｖｄｄ２が供給され、電源端子２４には
電源Ｖｓｓ（例えば接地レベル）が供給されている。Ｐ
チャネルＭＯＳトランジスタＭ１１はソースを電源端子
２０に接続され、ＭＯＳトランジスタＭ１１のドレイン
はＰチャネルＭＯＳトランジスタＭ１２のソースに接続
され、ＭＯＳトランジスタＭ１１のゲートは抵抗Ｒ１１
の一端及びＮチャネルＭＯＳトランジスタＭ１３のドレ
インに共通接続されている。つまり、ＭＯＳトランジス
タＭ１１，Ｍ１２は縦型接続されている。抵抗Ｒ１１の
他端は電源端子２０に接続され、ＭＯＳトランジスタＭ
１３はソースを電源端子２４に接続され、ゲートを制御
端子２８に接続されている。この制御端子２８にはハイ
レベルまたはローレベルの切換制御信号が供給される。
【００１７】ＭＯＳトランジスタＭ１２のドレインは出
力端子２６に接続されると共に、抵抗Ｒ１６の一端及び
ＰチャネルＭＯＳトランジスタＭ２１のソースに接続さ
れている。ＭＯＳトランジスタＭ１２のゲート、つまり
Ａ点は、抵抗Ｒ１６の他端及びＮチャネルＭＯＳトラン
ジスタ２０のドレインに接続されると共に、Ｐチャネル
ＭＯＳトランジスタＭ２１及びＮチャネルＭＯＳトラン
ジスタＭ２２のゲートに接続されている。
力端子２６に接続されると共に、抵抗Ｒ１６の一端及び
ＰチャネルＭＯＳトランジスタＭ２１のソースに接続さ
れている。ＭＯＳトランジスタＭ１２のゲート、つまり
Ａ点は、抵抗Ｒ１６の他端及びＮチャネルＭＯＳトラン
ジスタ２０のドレインに接続されると共に、Ｐチャネル
ＭＯＳトランジスタＭ２１及びＮチャネルＭＯＳトラン
ジスタＭ２２のゲートに接続されている。
【００１８】ＭＯＳトランジスタＭ２０はソースを電源
端子２４に接続され、ゲートを制御端子２８に接続され
ている。ＭＯＳトランジスタＭ２１，Ｍ２２はそれぞれ
のゲート，ドレインを共通接続されてインバータを構成
しており、そのドレインはＰチャネルＭＯＳトランジス
タＭ１５のゲートに接続され、ＭＯＳトランジスタＭ２
１のソースは出力端子２６に接続され、ＭＯＳトランジ
スタＭ２２のソースは電源端子２４に接続されている。
端子２４に接続され、ゲートを制御端子２８に接続され
ている。ＭＯＳトランジスタＭ２１，Ｍ２２はそれぞれ
のゲート，ドレインを共通接続されてインバータを構成
しており、そのドレインはＰチャネルＭＯＳトランジス
タＭ１５のゲートに接続され、ＭＯＳトランジスタＭ２
１のソースは出力端子２６に接続され、ＭＯＳトランジ
スタＭ２２のソースは電源端子２４に接続されている。
【００１９】ＰチャネルＭＯＳトランジスタＭ１４はソ
ースを電源Ｖｄｄ２に接続され、ＭＯＳトランジスタＭ
１４のドレインはＭＯＳトランジスタＭ１５のソースに
接続され、ＭＯＳトランジスタＭ１４のゲートは抵抗Ｒ
１２の一端及びＮチャネルＭＯＳトランジスタＭ１６の
ドレインに共通接続されている。つまり、ＭＯＳトラン
ジスタＭ１４，Ｍ１５は縦型接続されている。ＭＯＳト
ランジスタＭ１５のドレインは出力端子２６に接続され
ている。
ースを電源Ｖｄｄ２に接続され、ＭＯＳトランジスタＭ
１４のドレインはＭＯＳトランジスタＭ１５のソースに
接続され、ＭＯＳトランジスタＭ１４のゲートは抵抗Ｒ
１２の一端及びＮチャネルＭＯＳトランジスタＭ１６の
ドレインに共通接続されている。つまり、ＭＯＳトラン
ジスタＭ１４，Ｍ１５は縦型接続されている。ＭＯＳト
ランジスタＭ１５のドレインは出力端子２６に接続され
ている。
【００２０】抵抗Ｒ１２の他端は電源端子２２に接続さ
れ、ＭＯＳトランジスタＭ１６はソースを電源端子２４
に接続され、ゲートをＮチャネルＭＯＳトランジスタＭ
１７のドレインに接続されている。ＭＯＳトランジスタ
Ｍ１７のソースは電源端子２４に接続され、ドレインを
抵抗Ｒ１３を介して電源端子２２に接続され、ゲートを
制御端子２８に接続されている。
れ、ＭＯＳトランジスタＭ１６はソースを電源端子２４
に接続され、ゲートをＮチャネルＭＯＳトランジスタＭ
１７のドレインに接続されている。ＭＯＳトランジスタ
Ｍ１７のソースは電源端子２４に接続され、ドレインを
抵抗Ｒ１３を介して電源端子２２に接続され、ゲートを
制御端子２８に接続されている。
【００２１】ここで、制御端子２８にハイレベルの切換
制御信号が供給されると、ＭＯＳトランジスタＭ１３，
Ｍ１７，Ｍ２０がオンして、ＭＯＳトランジスタＭ１６
がオフする。ＭＯＳトランジスタＭ１３のオンによりＭ
ＯＳトランジスタＭ１１がオンし、ＭＯＳトランジスタ
Ｍ１６のオフによりＭＯＳトランジスタＭ１４がオフす
る。更に、ＭＯＳトランジスタＭ２０のオンによりＡ点
はローレベルとなり、ＭＯＳトランジスタＭ１２がオン
し、Ａ点のローレベルがインバータで反転されてＭＯＳ
トランジスタＭ１５のゲートに供給されるのでＭＯＳト
ランジスタ１５はオフする。
制御信号が供給されると、ＭＯＳトランジスタＭ１３，
Ｍ１７，Ｍ２０がオンして、ＭＯＳトランジスタＭ１６
がオフする。ＭＯＳトランジスタＭ１３のオンによりＭ
ＯＳトランジスタＭ１１がオンし、ＭＯＳトランジスタ
Ｍ１６のオフによりＭＯＳトランジスタＭ１４がオフす
る。更に、ＭＯＳトランジスタＭ２０のオンによりＡ点
はローレベルとなり、ＭＯＳトランジスタＭ１２がオン
し、Ａ点のローレベルがインバータで反転されてＭＯＳ
トランジスタＭ１５のゲートに供給されるのでＭＯＳト
ランジスタ１５はオフする。
【００２２】これによって、電源端子２０よりの電源Ｖ
ｄｄ１が出力端子２６から出力される。このように、縦
型接続されたＭＯＳトランジスタＭ１４，Ｍ１５を共に
オフさせているのは、電源端子２２からの漏れ電流を完
全に止めるためである。
ｄｄ１が出力端子２６から出力される。このように、縦
型接続されたＭＯＳトランジスタＭ１４，Ｍ１５を共に
オフさせているのは、電源端子２２からの漏れ電流を完
全に止めるためである。
【００２３】逆に、制御端子２８にローレベルの切換制
御信号が供給されると、ＭＯＳトランジスタＭ１３，Ｍ
１７，Ｍ２０がオフして、ＭＯＳトランジスタＭ１６が
オンする。ＭＯＳトランジスタＭ１３のオフによりＭＯ
ＳトランジスタＭ１１がオフし、ＭＯＳトランジスタＭ
１６のオンによりＭＯＳトランジスタＭ１４がオンす
る。更に、ＭＯＳトランジスタＭ２０のオフによりＡ点
はハイレベルとなり、ＭＯＳトランジスタＭ１２がオフ
し、Ａ点のハイレベルがインバータで反転されてＭＯＳ
トランジスタＭ１５のゲートに供給されるのでＭＯＳト
ランジスタ１５はオンする。
御信号が供給されると、ＭＯＳトランジスタＭ１３，Ｍ
１７，Ｍ２０がオフして、ＭＯＳトランジスタＭ１６が
オンする。ＭＯＳトランジスタＭ１３のオフによりＭＯ
ＳトランジスタＭ１１がオフし、ＭＯＳトランジスタＭ
１６のオンによりＭＯＳトランジスタＭ１４がオンす
る。更に、ＭＯＳトランジスタＭ２０のオフによりＡ点
はハイレベルとなり、ＭＯＳトランジスタＭ１２がオフ
し、Ａ点のハイレベルがインバータで反転されてＭＯＳ
トランジスタＭ１５のゲートに供給されるのでＭＯＳト
ランジスタ１５はオンする。
【００２４】これによって、電源端子２２よりの電源Ｖ
ｄｄ２が出力端子２６から出力される。このように、縦
型接続されたＭＯＳトランジスタＭ１１，Ｍ１２を共に
オフさせているのは、電源端子２０からの漏れ電流を完
全に止めるためである。
ｄｄ２が出力端子２６から出力される。このように、縦
型接続されたＭＯＳトランジスタＭ１１，Ｍ１２を共に
オフさせているのは、電源端子２０からの漏れ電流を完
全に止めるためである。
【００２５】ところで、制御端子２８にハイレベルの切
換制御信号が供給されているとき、例えば電源端子２２
が接地レベルに短絡した場合は、電源端子２２が接地レ
ベルのためにＭＯＳトランジスタＭ１４がオンするが、
ＭＯＳトランジスタＭ２０のオンによるＡ点のローレベ
ルがインバータで反転されてＭＯＳトランジスタＭ１５
のゲートに供給されＭＯＳトランジスタ１５はオフであ
るために、電源端子２０より電源端子２２に電流が流れ
ることが防止される。
換制御信号が供給されているとき、例えば電源端子２２
が接地レベルに短絡した場合は、電源端子２２が接地レ
ベルのためにＭＯＳトランジスタＭ１４がオンするが、
ＭＯＳトランジスタＭ２０のオンによるＡ点のローレベ
ルがインバータで反転されてＭＯＳトランジスタＭ１５
のゲートに供給されＭＯＳトランジスタ１５はオフであ
るために、電源端子２０より電源端子２２に電流が流れ
ることが防止される。
【００２６】なお、制御端子２８にハイレベルの切換制
御信号が供給されているとき、例えば電源端子２０が接
地レベルに短絡した場合は、ＭＯＳトランジスタＭ１
１，Ｍ１２がオン、ＭＯＳトランジスタＭ１４，Ｍ１５
がオフするので、出力端子２６が接地レベルとなるだけ
である。
御信号が供給されているとき、例えば電源端子２０が接
地レベルに短絡した場合は、ＭＯＳトランジスタＭ１
１，Ｍ１２がオン、ＭＯＳトランジスタＭ１４，Ｍ１５
がオフするので、出力端子２６が接地レベルとなるだけ
である。
【００２７】一方、制御端子２８にローレベルの切換制
御信号が供給されているとき、例えば電源端子２０が接
地レベルに短絡した場合は、電源端子２０が接地レベル
のためにＭＯＳトランジスタＭ１１がオンするが、ＭＯ
ＳトランジスタＭ１４，Ｍ１５のオンによるＡ点のハイ
レベルがＭＯＳトランジスタＭ１２のゲートに供給され
ＭＯＳトランジスタ１２はオフするために、電源端子２
２より電源端子２０に電流が流れることが防止される。
御信号が供給されているとき、例えば電源端子２０が接
地レベルに短絡した場合は、電源端子２０が接地レベル
のためにＭＯＳトランジスタＭ１１がオンするが、ＭＯ
ＳトランジスタＭ１４，Ｍ１５のオンによるＡ点のハイ
レベルがＭＯＳトランジスタＭ１２のゲートに供給され
ＭＯＳトランジスタ１２はオフするために、電源端子２
２より電源端子２０に電流が流れることが防止される。
【００２８】なお、制御端子２８にローレベルの切換制
御信号が供給されているとき、例えば電源端子２２が接
地レベルに短絡した場合は、ＭＯＳトランジスタＭ１
１，Ｍ１２がオフ、ＭＯＳトランジスタＭ１４，Ｍ１５
がオンするので、出力端子２６が接地レベルとなるだけ
である。
御信号が供給されているとき、例えば電源端子２２が接
地レベルに短絡した場合は、ＭＯＳトランジスタＭ１
１，Ｍ１２がオフ、ＭＯＳトランジスタＭ１４，Ｍ１５
がオンするので、出力端子２６が接地レベルとなるだけ
である。
【００２９】なお、上記実施例では電源端子２０，２２
それぞれの電圧は＋５Ｖ，＋３Ｖと異なっているが、上
記電源端子２０，２２それぞれの電圧は同一であっても
良く、上記実施例に限定されない。
それぞれの電圧は＋５Ｖ，＋３Ｖと異なっているが、上
記電源端子２０，２２それぞれの電圧は同一であっても
良く、上記実施例に限定されない。
【００３０】
【発明の効果】上述の如く、請求項１に記載の発明は、
第１の電源端子と出力端子との間に設けられ、２値の切
換制御信号が第１レベルのときオンする第１トランジス
タと、前記第１の電源端子と出力端子との間に前記第１
トランジスタと縦型接続されて設けられ、前記出力端子
に抵抗を介して接続された特定点のレベルが第１レベル
のときオフする第２トランジスタと、前記切換制御信号
が第１レベルのときオンして前記特定点を第２レベルと
する第３トランジスタと、前記特定点のレベルを反転す
るインバータと、第２の電源端子と出力端子との間に設
けられ、前記切換制御信号が第２レベルのときオンする
第４トランジスタと、前記第２の電源端子と出力端子と
の間に前記第４トランジスタと縦型接続されて設けら
れ、前記特定点が第２レベルのとき前記インバータの出
力によってオフする第５トランジスタとを有することに
より、複数の電源端子のいずれか一方が接地レベルに短
絡した場合に、特定点のレベルに応じて第２トランジス
タまたは第５トランジスタがオフし、他方の電源端子か
ら短絡した一方の電源端子に電流が流れることを防止で
きる。
第１の電源端子と出力端子との間に設けられ、２値の切
換制御信号が第１レベルのときオンする第１トランジス
タと、前記第１の電源端子と出力端子との間に前記第１
トランジスタと縦型接続されて設けられ、前記出力端子
に抵抗を介して接続された特定点のレベルが第１レベル
のときオフする第２トランジスタと、前記切換制御信号
が第１レベルのときオンして前記特定点を第２レベルと
する第３トランジスタと、前記特定点のレベルを反転す
るインバータと、第２の電源端子と出力端子との間に設
けられ、前記切換制御信号が第２レベルのときオンする
第４トランジスタと、前記第２の電源端子と出力端子と
の間に前記第４トランジスタと縦型接続されて設けら
れ、前記特定点が第２レベルのとき前記インバータの出
力によってオフする第５トランジスタとを有することに
より、複数の電源端子のいずれか一方が接地レベルに短
絡した場合に、特定点のレベルに応じて第２トランジス
タまたは第５トランジスタがオフし、他方の電源端子か
ら短絡した一方の電源端子に電流が流れることを防止で
きる。
【図１】本発明のＭＯＳトランジスタ構成の電圧切換回
路の一実施例の回路図である。
路の一実施例の回路図である。
【図２】従来のＭＯＳトランジスタ構成の電圧切換回路
の一例の回路図である。
の一例の回路図である。
２０，２２，２４ 電源端子 ２６ 出力端子 Ｍ１１、Ｍ１２，Ｍ１４，Ｍ１５，Ｍ２１，Ｍ２２ Ｐ
チャネルＭＯＳトランジスタ Ｍ１３，Ｍ１６，Ｍ１７，Ｍ２０ ＮチャネルＭＯＳト
ランジスタ Ｒ１１〜Ｒ１６ 抵抗
チャネルＭＯＳトランジスタ Ｍ１３，Ｍ１６，Ｍ１７，Ｍ２０ ＮチャネルＭＯＳト
ランジスタ Ｒ１１〜Ｒ１６ 抵抗
Claims (2)
- 【請求項１】 第１の電源端子と出力端子との間に設け
られ、２値の切換制御信号が第１レベルのときオンする
第１トランジスタと、 前記第１の電源端子と出力端子との間に前記第１トラン
ジスタと縦型接続されて設けられ、前記出力端子に抵抗
を介して接続された特定点のレベルが第１レベルのとき
オフする第２トランジスタと、 前記切換制御信号が第１レベルのときオンして前記特定
点を第２レベルとする第３トランジスタと、 前記特定点のレベルを反転するインバータと、 第２の電源端子と出力端子との間に設けられ、前記切換
制御信号が第２レベルのときオンする第４トランジスタ
と、 前記第２の電源端子と出力端子との間に前記第４トラン
ジスタと縦型接続されて設けられ、前記特定点が第２レ
ベルのとき前記インバータの出力によってオフする第５
トランジスタとを有することを特徴とする電圧切換回
路。 - 【請求項２】 請求項１記載の電圧切換回路において、 前記インバータの入力端子は、ゲート及びドレインを共
通接続されたＰチャネルＭＯＳ構造の第６トランジスタ
とＮチャネルＭＯＳ構造の第７トランジスタとで構成し
たことを特徴とする電圧切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000301171A JP4552304B2 (ja) | 2000-09-29 | 2000-09-29 | 電圧切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000301171A JP4552304B2 (ja) | 2000-09-29 | 2000-09-29 | 電圧切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002111464A true JP2002111464A (ja) | 2002-04-12 |
| JP4552304B2 JP4552304B2 (ja) | 2010-09-29 |
Family
ID=18782750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000301171A Expired - Fee Related JP4552304B2 (ja) | 2000-09-29 | 2000-09-29 | 電圧切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4552304B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016174238A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 電圧切替回路および電源装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56111320A (en) * | 1980-02-08 | 1981-09-03 | Nec Corp | Voltage switching control circuit |
| JPH01124718U (ja) * | 1988-02-18 | 1989-08-24 | ||
| JPH05250887A (ja) * | 1992-03-05 | 1993-09-28 | Sharp Corp | 電源切換回路 |
| JPH1174772A (ja) * | 1997-08-29 | 1999-03-16 | Sharp Corp | 電源電圧切換回路 |
| JP2000124780A (ja) * | 1998-10-13 | 2000-04-28 | Rohm Co Ltd | 供給電圧切換え回路 |
-
2000
- 2000-09-29 JP JP2000301171A patent/JP4552304B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56111320A (en) * | 1980-02-08 | 1981-09-03 | Nec Corp | Voltage switching control circuit |
| JPH01124718U (ja) * | 1988-02-18 | 1989-08-24 | ||
| JPH05250887A (ja) * | 1992-03-05 | 1993-09-28 | Sharp Corp | 電源切換回路 |
| JPH1174772A (ja) * | 1997-08-29 | 1999-03-16 | Sharp Corp | 電源電圧切換回路 |
| JP2000124780A (ja) * | 1998-10-13 | 2000-04-28 | Rohm Co Ltd | 供給電圧切換え回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016174238A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 電圧切替回路および電源装置 |
| US9921599B2 (en) | 2015-03-16 | 2018-03-20 | Kabushiki Kaisha Toshiba | Voltage switching circuit and power supply device with regulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4552304B2 (ja) | 2010-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5969542A (en) | High speed gate oxide protected level shifter | |
| US7176741B2 (en) | Level shift circuit | |
| JP2003504860A (ja) | 標準ｃｍｏｓプロセスの高電圧保護回路 | |
| JP2002076882A (ja) | 半導体集積回路装置 | |
| JP2006279517A (ja) | 電圧レベル変換回路及び半導体集積回路装置 | |
| US6654304B1 (en) | Poly fuse trim cell | |
| KR20040038625A (ko) | 쵸퍼형 비교기 | |
| CN110875736A (zh) | 低功耗负压电平移位器 | |
| JPH0693615B2 (ja) | ドライバ回路 | |
| JPH07193488A (ja) | レベルシフタ回路 | |
| US20030117207A1 (en) | Level shifter having plurality of outputs | |
| EP0810732A2 (en) | Differential signal generating circuit having current spike suppressing circuit | |
| JP2012080207A (ja) | レベルシフト回路 | |
| JPH0399516A (ja) | レベル変換回路 | |
| JP3761812B2 (ja) | レベルシフト回路 | |
| JP2002111464A (ja) | 電圧切換回路 | |
| US20010011915A1 (en) | Schmitt Trigger circuit | |
| US6304105B1 (en) | Level shifter circuit | |
| JP2788890B2 (ja) | レベルシフト回路 | |
| JP2001036398A (ja) | レベルシフタ回路 | |
| US12212320B2 (en) | Level shifter circuit, corresponding device and method | |
| US10763849B2 (en) | Semiconductor integrated circuit | |
| JP3192049B2 (ja) | バッファ回路 | |
| JPH0430765B2 (ja) | ||
| JP2919401B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4552304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |