JP2002111208A - Multilayered dielectric substrate - Google Patents

Multilayered dielectric substrate

Info

Publication number
JP2002111208A
JP2002111208A JP2000299798A JP2000299798A JP2002111208A JP 2002111208 A JP2002111208 A JP 2002111208A JP 2000299798 A JP2000299798 A JP 2000299798A JP 2000299798 A JP2000299798 A JP 2000299798A JP 2002111208 A JP2002111208 A JP 2002111208A
Authority
JP
Japan
Prior art keywords
substrate
dielectric substrate
hole
holes
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000299798A
Other languages
Japanese (ja)
Inventor
Toshihiro Seki
智弘 関
Hideki Yamamoto
秀樹 山本
Toshikazu Hori
俊和 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2000299798A priority Critical patent/JP2002111208A/en
Publication of JP2002111208A publication Critical patent/JP2002111208A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)
  • Details Of Aerials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayered dielectric substrate having such a structure that through holes used for connecting signal lines of multiple layers to each other can be formed between arbitrary layers with a high degree of freedom. SOLUTION: The lower ends of the through holes 2 are positioned to the positions of cover pads 6 on a dielectric substrate 1c constituting the multilayered dielectric substrate, and the upper ends of the holes 2 are positioned to the positions corresponding to the right ends of strip lines 4 on another dielectric substrate 1b also constituting the multilayered dielectric substrate. On the substrate 1b, both ends of the strip lines 4 have notches 16 and the right ends of the lines 4 are positioned to the positions corresponding to the upper ends of the through holes 2 on the substrate 1c. In addition, the lower ends of the through holes 2 are positioned to the left ends of the strip lines 4 arranged at prescribed positions, and the upper ends of the holes 2 are positioned to the positions corresponding to the cover pads 6 of a dielectric substrate 1a. Therefore, when the dielectric substrates 1b and 1c are laminated upon another, the through holes 2 made through the substrates 1b and 1c can be connected to each other by aligning the connecting spots of the through holes 2 with each other and melting metallic bumps 9 by heating.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層誘電体基板に
関し、特に、テフロン基板等の高周波用途の基板の多層
化において、信号線の多層間接続のために用いられるス
ルーホールを設けた多層誘電体基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer dielectric substrate, and more particularly, to a multilayer dielectric substrate having a through-hole used for connection between signal lines in a multilayer structure of a high-frequency substrate such as a Teflon substrate. Related to a body substrate.

【0002】[0002]

【従来の技術】図4は、従来のテフロン基板を用いた多
層基板構成を示したものである。ここで、2は多層間に
わたって直線状に貫通形成されたスルーホール、3は地
板、4は金属パターンを構成するストリップ線路、5は
金属パターンを構成するマイクロストリップ線路、6は
カバーパッド、7は給電素子であり、14a〜dはテフ
ロン基板を示している。従来、高周波特性の優れたテフ
ロン基板14a〜dを用いて多層化を行う場合には、熱
圧着シートを用いて、層間を接着しており、高周波信号
の層間接続にはスルーホール2が用いられている。
2. Description of the Related Art FIG. 4 shows a configuration of a multilayer substrate using a conventional Teflon substrate. Here, 2 is a through-hole formed in a straight line through the multilayers, 3 is a ground plane, 4 is a strip line that forms a metal pattern, 5 is a microstrip line that forms a metal pattern, 6 is a cover pad, and 7 is a cover pad. Reference numerals 14a to 14d denote Teflon substrates. Conventionally, when multi-layering is performed using Teflon substrates 14a to 14d having excellent high-frequency characteristics, the layers are adhered to each other using a thermocompression bonding sheet, and through holes 2 are used for interlayer connection of high-frequency signals. ing.

【0003】[0003]

【発明が解決しようとする課題】しかし、従来のテフロ
ン基板を用いた多層化において、スルーホール2は貫通
型のみしか使用できず、固定の層間のみの接続にしか用
いることができないため、誘電体基板3層以上の多層化
には制限が大きい。また、層間の接続には貫通スルーホ
ールもしくは電磁的に接続する手法が一般的であり、自
由な接続は困難であった。
However, in the conventional multi-layer structure using a Teflon substrate, the through hole 2 can be used only for the through-hole type, and can be used only for the connection between the fixed layers. There is a large limitation in forming a multi-layer structure of three or more substrates. In addition, a method of connecting through layers or electromagnetically is generally used for connection between layers, and free connection has been difficult.

【0004】すなわち、従来のテフロン基板構成では貫
通スルーホールを用いてスルーホール2を実現してお
り、また、各誘電体基板間の接着には絶縁性接着材を用
いて実現するため、絶縁層が入ってしまうことから、各
層間での電気的接続が困難であり、基本的に全ての層間
において自由にスルーホールを構成することはできなか
った。
That is, in the conventional Teflon substrate configuration, the through-hole 2 is realized by using a through-hole, and the bonding between the dielectric substrates is realized by using an insulating adhesive. Therefore, it is difficult to make an electrical connection between the layers, and it is basically impossible to freely form a through hole between all the layers.

【0005】また、多層基板構成に向いた基板材料とし
てセラミック基板があるが、アンテナに用いるには高誘
電率特性であるため、周波数帯域が狭帯域化すること及
び数十cm□以上の基板サイズでの実現が困難であると
いう問題があった。
There is a ceramic substrate as a substrate material suitable for a multi-layer substrate structure. However, since it has a high dielectric constant characteristic for use in an antenna, the frequency band can be narrowed and a substrate size of several tens cm square or more. There is a problem that it is difficult to realize this.

【0006】本発明はこのような点に鑑みてなされたも
のであり、特に、テフロン基板等の高周波用途の基板の
多層化において、信号線の多層間接続のために用いられ
るスルーホールを任意の層間で高い自由度で作製できる
構造の多層誘電体基板を提供することを目的とする。
The present invention has been made in view of such a point. In particular, in the case of multi-layering a substrate for high frequency use such as a Teflon substrate, a through hole used for connecting signal lines between layers is optional. It is an object of the present invention to provide a multilayer dielectric substrate having a structure that can be manufactured with a high degree of freedom between layers.

【0007】[0007]

【課題を解決するための手段】本発明の多層誘電体基板
は、スルーホールの接続箇所の周囲の接着材層に切り欠
きを設け、各誘電体基板におけるスルーホールの接続箇
所に金属バンプを設けることにより、接続箇所における
絶縁を防止して多層構成を可能としている。
In the multilayer dielectric substrate of the present invention, a notch is provided in an adhesive material layer around a connecting portion of a through hole, and a metal bump is provided at a connecting portion of the through hole in each dielectric substrate. This prevents insulation at the connection points and enables a multilayer structure.

【0008】[0008]

【発明の実施の形態】上記目的を達成するために本発明
の多層誘電体基板は、複数枚の誘電体基板1を張り合わ
せて多層化を行う多層誘電体基板において、少なくとも
2枚以上の誘電体基板1を接着材層15を用いて張り合
わせ、前記接着材層15にはスルーホール2の接続箇所
の近傍に切り欠き16を設け、前記多層誘電体基板内に
おけるスルーホール2相互間の接続、あるいは、スルー
ホール2と金属パターンとの接続にはスルーホール2の
接続箇所に設けた金属バンプ9を用いて行い、スルーホ
ール2を使用しての層間の接続を行えるように構成した
ことに特徴を有している。
BEST MODE FOR CARRYING OUT THE INVENTION In order to achieve the above object, a multilayer dielectric substrate according to the present invention is a multilayer dielectric substrate in which a plurality of dielectric substrates 1 are laminated to form a multilayer structure. The substrates 1 are bonded together using an adhesive layer 15, and the adhesive layer 15 is provided with a notch 16 near the connection point of the through hole 2, and the connection between the through holes 2 in the multilayer dielectric substrate, or The connection between the through-hole 2 and the metal pattern is made by using a metal bump 9 provided at the connecting portion of the through-hole 2 so that the connection between the layers using the through-hole 2 can be performed. Have.

【0009】また、多層誘電体基板を構成する基板材料
は、ポリイミドもしくは液晶ポリマーなどの樹脂また
は、テフロンであることに特徴を有している。
[0009] The material of the multilayer dielectric substrate is characterized in that it is a resin such as polyimide or liquid crystal polymer or Teflon.

【0010】さらに、多層誘電体基板のうち、少なくと
も1枚以上の誘電体基板1にセラミックを原材料とした
基板を用いることに特徴を有している。
Further, the present invention is characterized in that a substrate made of ceramic is used as at least one or more dielectric substrates 1 among the multilayer dielectric substrates.

【0011】[0011]

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図1(a)は、本発明の第1実施例における多
層誘電体基板の構造を示す図であり、テフロン基板を7
層分積み上げた多層基板の断面図を示したものである。
ここで、1は誘電体基板、2はスルーホール、3は地
板、4は金属パターンを構成するストリップ線路、5は
金属パターンを構成するマイクロストリップ線路、6は
カバーパッド、7は給電素子、8は無給電素子である。
本実施例における誘電体基板1はテフロン基板である。
なお、この多層基板構成は、ポリイミドなどの樹脂系基
板等で容易に実現できる自由度の高いスルーホール2を
テフロン基板等でも実現するための構成である。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1A is a view showing the structure of a multilayer dielectric substrate according to a first embodiment of the present invention.
FIG. 3 is a cross-sectional view of a multilayer substrate stacked by layers.
Here, 1 is a dielectric substrate, 2 is a through hole, 3 is a ground plane, 4 is a strip line that forms a metal pattern, 5 is a microstrip line that forms a metal pattern, 6 is a cover pad, 7 is a feed element, 8 Is a parasitic element.
The dielectric substrate 1 in this embodiment is a Teflon substrate.
Note that this multi-layer substrate configuration is a configuration for realizing a through-hole 2 having a high degree of freedom, which can be easily realized by a resin-based substrate such as polyimide, also by a Teflon substrate or the like.

【0012】(b)は、スルーホール2による層間の接
続例の詳細を示したものである。ここで、1aは上側の
地板3を有する誘電体基板、1bは接着材層15を有す
る誘電体基板、1cは下側の地板3を有する誘電体基
板、4はストリップ線路、5はマイクロストリップ線
路、6はカバーパッド、9はスルーホール2の接続箇所
に設けられた金属バンプ、16はスルーホール2の接続
箇所近傍に設けられた接着材層15の切り欠きを示して
いる。
FIG. 2B shows details of an example of connection between layers by the through hole 2. Here, 1a is a dielectric substrate having an upper ground plate 3, 1b is a dielectric substrate having an adhesive layer 15, 1c is a dielectric substrate having a lower ground plate 3, 4 is a strip line, and 5 is a microstrip line. , 6 are cover pads, 9 is a metal bump provided at a connection point of the through hole 2, and 16 is a cutout of the adhesive layer 15 provided near the connection point of the through hole 2.

【0013】先ず、誘電体基板1cにおけるスルーホー
ル2について説明する。図に示すように、スルーホール
2の接続箇所には金属バンプ9が設けられている。この
金属バンプ9は円柱形状になっているが、接続のために
加熱されると溶融し、ほぼ平坦になる。スルーホール2
の下端は地板3のカバーパッド6の位置に配置され、上
端は誘電体基板1bのストリップ線路4の右端に対応す
る位置に配置されている。
First, the through hole 2 in the dielectric substrate 1c will be described. As shown in the figure, a metal bump 9 is provided at a connection position of the through hole 2. The metal bump 9 has a cylindrical shape, but melts when heated for connection, and becomes substantially flat. Through hole 2
Is disposed at the position of the cover pad 6 of the base plate 3, and the upper end thereof is disposed at a position corresponding to the right end of the strip line 4 of the dielectric substrate 1b.

【0014】次に、誘電体基板1bにおけるストリップ
線路4とスルーホール2について説明する。ストリップ
線路4の両端には接着材層15の切り欠き16が設けら
れている。右端は先に説明した通り、誘電体基板1cの
スルーホール2の上端に対応する位置に配置されてお
り、左端は所定の位置に配置されている。誘電体基板1
bにおけるスルーホール2の下端はストリップ線路4の
左端に配置され、スルーホール2の上端は誘電体基板1
aのカバーパッド6に対応する位置に配置されている。
Next, the strip line 4 and the through hole 2 in the dielectric substrate 1b will be described. Notches 16 of an adhesive layer 15 are provided at both ends of the strip line 4. As described above, the right end is located at a position corresponding to the upper end of the through hole 2 of the dielectric substrate 1c, and the left end is located at a predetermined position. Dielectric substrate 1
b, the lower end of the through hole 2 is disposed on the left end of the strip line 4, and the upper end of the through hole 2 is
It is arranged at a position corresponding to the cover pad 6 of FIG.

【0015】従って、誘電体基板1b,1cを接着材層
15で張り合わせて積層する場合に、互いのスルーホー
ル2の接続箇所の位置を合わせ、金属バンプ9を加熱
し、溶融することで互いの誘電体基板1b,1cのスル
ーホール2相互を接続することができ、また、スルーホ
ール2の一端と一方のレイヤの金属メタル間も接続する
ことができ、多層基板であっても全ての層間で同じよう
に接続が可能となる。ただし、スルーホール2の接続箇
所近傍の接着材層15に切り欠き16を設けて絶縁を防
止する必要がある。
Therefore, when the dielectric substrates 1b and 1c are laminated by bonding with the adhesive layer 15, the positions of the connection points of the through holes 2 are aligned, and the metal bumps 9 are heated and melted to thereby form the mutual connection. The through holes 2 of the dielectric substrates 1b and 1c can be connected to each other, and one end of the through hole 2 can be connected to the metal layer of one layer. Connection is possible in the same way. However, it is necessary to provide a cutout 16 in the adhesive layer 15 near the connection point of the through hole 2 to prevent insulation.

【0016】図2は、本発明の第2実施例における多層
誘電体基板の構造を示す図であり、テフロン基板を6層
分及びポリイミド樹脂基板を3層積み上げた多層基板の
断面図を示したものである。ここで、1はテフロン基板
からなる誘電体基板、2はスルーホール、3は地板、4
はストリップ線路、5はマイクロストリップ線路、6は
カバーパッド、7は給電素子、8は無給電素子、10は
誘電体基板1の下側に積層配置されたポリイミド基板、
11はポリイミド基板10に設けたMMICチップであ
り、12はMMICチップ11のAuワイヤを示してい
る。
FIG. 2 is a view showing the structure of a multilayer dielectric substrate according to a second embodiment of the present invention, and is a cross-sectional view of a multilayer substrate in which six Teflon substrates and three polyimide resin substrates are stacked. Things. Here, 1 is a dielectric substrate made of a Teflon substrate, 2 is a through hole, 3 is a ground plate, 4
Is a strip line, 5 is a microstrip line, 6 is a cover pad, 7 is a feed element, 8 is a passive element, 10 is a polyimide substrate laminated below the dielectric substrate 1,
Reference numeral 11 denotes an MMIC chip provided on the polyimide substrate 10, and reference numeral 12 denotes an Au wire of the MMIC chip 11.

【0017】本多層基板は多層テフロン基板のみでは高
周波特性は優れるものの、より複雑な制御回路等を十分
集積することが困難であるため、テフロン基板の補助と
してポリイミド樹脂基板10による多層基板を追加する
ことの実施例である。本基板はマイクロ波帯以上の優れ
た高周波特性の要求される回路をテフロン基板側で作り
込み、集積回路や高周波回路及び制御回路等で複雑でか
つ高周波特性の要求が大きくない回路パターン等を実現
することにのみポリイミド基板10を用いることで、効
率の良い多層基板構成を実現するものである。上記のポ
リイミド基板10の代わりに液晶ポリマーを用いた基板
でも同様の効果が得られる。
Although this multilayer substrate has excellent high-frequency characteristics using only a multilayer Teflon substrate, it is difficult to sufficiently integrate a complicated control circuit and the like. Therefore, a multilayer substrate made of a polyimide resin substrate 10 is added as an auxiliary to the Teflon substrate. This is an embodiment of the present invention. This board uses a Teflon board to create a circuit that requires excellent high-frequency characteristics over the microwave band, and realizes a circuit pattern and the like that is complex and does not require high-frequency characteristics with integrated circuits, high-frequency circuits, and control circuits. Only when the polyimide substrate 10 is used, an efficient multi-layer substrate configuration is realized. A similar effect can be obtained by using a substrate using a liquid crystal polymer instead of the polyimide substrate 10 described above.

【0018】図3は、本発明の第3実施例における多層
誘電体基板の構造を示す図であり、テフロン基板を2層
分、その下側にセラミック基板を4層分及びさらにポリ
イミド樹脂基板を3層分積み上げた全層数9層の多層基
板構成の断面図を示したものである。ここで、1はテフ
ロン基板からなる誘電体基板、2はスルーホール、3は
地板、4はストリップ線路、5はマイクロストリップ線
路、6はカバーパッド、7は給電素子、8は無給電素
子、10はポリイミド基板、11はMMICチップ、1
2はAuワイヤであり、13はセラミック基板を示して
いる。
FIG. 3 is a view showing the structure of a multilayer dielectric substrate according to a third embodiment of the present invention. Two layers of a Teflon substrate, four layers of a ceramic substrate below the substrate, and further a polyimide resin substrate are provided. FIG. 3 is a cross-sectional view of a multi-layer substrate configuration having a total number of 9 layers stacked three layers. Here, 1 is a dielectric substrate made of a Teflon substrate, 2 is a through hole, 3 is a ground plane, 4 is a strip line, 5 is a microstrip line, 6 is a cover pad, 7 is a feed element, 8 is a passive element, 10 Is a polyimide substrate, 11 is an MMIC chip, 1
Reference numeral 2 denotes an Au wire, and reference numeral 13 denotes a ceramic substrate.

【0019】本多層基板は多層テフロン基板内において
無給電素子付きのマイクロストリップアンテナを実現し
たもので、誘電体基板1の第1層に無給電素子8、第2
層に給電素子7を構成したものである。また、セラミッ
ク基板層13内においては給電素子7に接続されるアレ
ー給電用給電回路を構成すると共に、セラミック基板1
3の下面にMMICチップ形状の能動デバイスを実装し
た例を示している。ここでは、特にセラミック基板13
の高誘電率性により給電回路の小型化が可能となるだけ
でなく、能動デバイスを直接セラミック基板13面に接
続することにより、本基板13の熱伝導率の高さから小
電力程度であればテフロン基板では考えられなかった放
熱が可能となるという利点が得られる。
The present multilayer substrate realizes a microstrip antenna with a parasitic element in a multilayer Teflon substrate. The parasitic element 8 and the second layer are formed on the first layer of the dielectric substrate 1.
The feed element 7 is formed in a layer. In the ceramic substrate layer 13, an array power supply circuit connected to the power supply element 7 is formed, and the ceramic substrate 1
3 shows an example in which an active device in the form of an MMIC chip is mounted on the lower surface of No. 3. Here, in particular, the ceramic substrate 13
Not only allows the power supply circuit to be reduced in size due to the high dielectric constant, but also because the active device is directly connected to the surface of the ceramic substrate 13 so that the high thermal conductivity of the substrate 13 reduces the power consumption. The Teflon substrate has an advantage that heat radiation, which is unthinkable, is possible.

【0020】[0020]

【発明の効果】以上のように請求項1の本発明の多層誘
電体基板によれば、複数枚の誘電体基板1を張り合わせ
て多層化を行う多層誘電体基板において、少なくとも2
枚以上の誘電体基板1を接着材層15を用いて張り合わ
せ、前記接着材層15にはスルーホール2の接続箇所の
近傍に切り欠き16を設け、前記多層誘電体基板内にお
けるスルーホール2相互間の接続、あるいは、スルーホ
ール2と金属パターンとの接続にはスルーホール2の接
続箇所に設けた金属バンプ9を用いて行い、スルーホー
ル2を使用しての層間の接続を行えるように構成したこ
とにある。これにより、自由に層間を接続することが可
能となり、複雑な線路を配置に困ることなく接続するこ
とができる。
As described above, according to the multilayer dielectric substrate of the first aspect of the present invention, at least two dielectric substrates are formed by laminating a plurality of dielectric substrates 1 to form a multilayer structure.
At least one dielectric substrate 1 is bonded using an adhesive layer 15, and a cutout 16 is provided in the adhesive layer 15 near a connection point of the through-hole 2, so that the through-hole 2 in the multilayer dielectric substrate is The connection between them or the connection between the through hole 2 and the metal pattern is made by using a metal bump 9 provided at the connection point of the through hole 2, and the connection between the layers using the through hole 2 can be made. I did it. As a result, it is possible to freely connect between the layers, and to connect a complicated line without trouble in arrangement.

【0021】また、請求項2記載の本発明の多層誘電体
基板の特徴は、多層誘電体基板を構成する基板材料は、
ポリイミドもしくは液晶ポリマーなどの樹脂または、テ
フロンを用いた誘電体基板1を多層化することにある。
従って、薄い基板による多層化が可能となる。これによ
り、より細かな線路回路を配置することができる。よっ
て、より複雑な回路を設計することが可能となる。
A feature of the multilayer dielectric substrate according to the present invention is that the substrate material constituting the multilayer dielectric substrate is:
It is to form a multilayered dielectric substrate 1 using a resin such as polyimide or liquid crystal polymer or Teflon.
Therefore, multilayering with a thin substrate is possible. Thereby, a finer line circuit can be arranged. Therefore, a more complicated circuit can be designed.

【0022】さらに、請求項3記載の本発明の多層誘電
体基板の特徴は、多層誘電体基板のうち、少なくとも1
枚以上の誘電体基板1にセラミックを原材料とした基板
を用いることにある。従って、テフロン基板では実現で
きない高熱伝導性を利用することができる。これによ
り、小電力増幅器程度の放熱が簡易に実現できる。よっ
て、より簡易な熱設計が可能となる。
Further, the feature of the multilayer dielectric substrate according to the present invention is that at least one of the multilayer dielectric substrates is provided.
It is to use a substrate made of ceramic as a raw material for one or more dielectric substrates 1. Therefore, high thermal conductivity, which cannot be realized with a Teflon substrate, can be used. This makes it possible to easily achieve heat radiation of a small power amplifier. Therefore, simpler thermal design becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は本発明の第1実施例における多層誘電
体基板の構造を示す図であり、(b)はスルーホールに
よる層間接続の詳細を示した図である。
FIG. 1A is a diagram showing a structure of a multilayer dielectric substrate according to a first embodiment of the present invention, and FIG. 1B is a diagram showing details of interlayer connection by through holes.

【図2】本発明の第2実施例における多層誘電体基板の
構造を示す図である。
FIG. 2 is a diagram showing a structure of a multilayer dielectric substrate according to a second embodiment of the present invention.

【図3】本発明の第3実施例における多層誘電体基板の
構造を示す図である。
FIG. 3 is a diagram showing a structure of a multilayer dielectric substrate according to a third embodiment of the present invention.

【図4】従来の空間電力合成を実現するアンテナ構成を
示す図である。
FIG. 4 is a diagram showing an antenna configuration for realizing conventional spatial power combining.

【符号の説明】[Explanation of symbols]

1 誘電体基板 2 スルーホール 3 地板 4 ストリップ線路 5 マイクロストリップ線路 6 カバーパッド 7 給電素子 8 無給電素子 9 金属バンプ 10 ポリイミド基板 11 MMICチップ 12 Auワイヤ 13 セラミック基板 14a〜d テフロン基板 15 接着材層 16 切り欠き REFERENCE SIGNS LIST 1 dielectric substrate 2 through hole 3 ground plane 4 strip line 5 microstrip line 6 cover pad 7 feed element 8 parasitic element 9 metal bump 10 polyimide substrate 11 MMIC chip 12 Au wire 13 ceramic substrate 14 a to d Teflon substrate 15 adhesive layer 16 Notch

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01Q 21/06 H01Q 21/06 H05K 1/11 H05K 1/11 H (72)発明者 堀 俊和 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 Fターム(参考) 5E317 AA01 AA24 BB01 BB11 CC53 GG16 5E346 AA13 AA43 CC10 CC14 CC16 CC21 EE12 FF45 HH17 HH24 5J021 AA09 AB06 HA05 HA10 JA07 5J045 AB05 AB06 DA10 EA07 FA02 HA03 MA07 NA01 5J046 AA07 AB13 QA02 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01Q 21/06 H01Q 21/06 H05K 1/11 H05K 1/11 H (72) Inventor Toshikazu Hori Chiyoda, Tokyo 2-3-1, Otemachi-ku, Tokyo F-term (reference) in Nippon Telegraph and Telephone Corporation 5E317 AA01 AA24 BB01 BB11 CC53 GG16 5E346 AA13 AA43 CC10 CC14 CC16 CC21 EE12 FF45 HH17 HH24 5J021 AA09 AB06 HA05 HA10 JA07 5J045 AB05 DA06 AB06 DA06 FA02 HA03 MA07 NA01 5J046 AA07 AB13 QA02

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】複数枚の誘電体基板(1)を張り合わせて
多層化を行う多層誘電体基板において、 少なくとも2枚以上の誘電体基板(1)を接着材層(1
5)を用いて張り合わせ、 前記接着材層(15)にはスルーホール(2)の接続箇
所の近傍に切り欠き(16)を設け、 前記多層誘電体基板内におけるスルーホール(2)相互
間の接続、あるいは、スルーホール(2)と金属パター
ンとの接続にはスルーホール(2)の接続箇所に設けた
金属バンプ(9)を用いて行い、 スルーホール(2)を使用しての層間の接続を行えるよ
うに構成したことを特徴とする多層誘電体基板。
1. A multi-layer dielectric substrate in which a plurality of dielectric substrates (1) are laminated to form a multilayer, wherein at least two or more dielectric substrates (1) are bonded to an adhesive layer (1).
The adhesive layer (15) is provided with a notch (16) in the vicinity of the connection point of the through hole (2), and the adhesive layer (15) is provided between the through holes (2) in the multilayer dielectric substrate. The connection or the connection between the through hole (2) and the metal pattern is made by using a metal bump (9) provided at the connecting portion of the through hole (2), and between the layers using the through hole (2). A multilayer dielectric substrate, characterized in that it can be connected.
【請求項2】前記多層誘電体基板を構成する基板材料
は、ポリイミドもしくは液晶ポリマーなどの樹脂また
は、テフロン(登録商標)であることを特徴とする請求
項1記載の多層誘電体基板。
2. The multilayer dielectric substrate according to claim 1, wherein a material of said multilayer dielectric substrate is resin such as polyimide or liquid crystal polymer or Teflon (registered trademark).
【請求項3】前記多層誘電体基板のうち、少なくとも1
枚以上の誘電体基板(1)にセラミックを原材料とした
基板を用いることを特徴とする請求項1または2のいず
れかに記載の多層誘電体基板。
3. At least one of said multilayer dielectric substrates
The multilayer dielectric substrate according to claim 1, wherein a substrate made of ceramic is used as the one or more dielectric substrates.
JP2000299798A 2000-09-29 2000-09-29 Multilayered dielectric substrate Pending JP2002111208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000299798A JP2002111208A (en) 2000-09-29 2000-09-29 Multilayered dielectric substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000299798A JP2002111208A (en) 2000-09-29 2000-09-29 Multilayered dielectric substrate

Publications (1)

Publication Number Publication Date
JP2002111208A true JP2002111208A (en) 2002-04-12

Family

ID=18781560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000299798A Pending JP2002111208A (en) 2000-09-29 2000-09-29 Multilayered dielectric substrate

Country Status (1)

Country Link
JP (1) JP2002111208A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043673A1 (en) * 2004-10-22 2006-04-27 Japan Radio Co., Ltd. Triplate planar slot antenna
US7123207B2 (en) 2003-09-09 2006-10-17 National Institute Of Information And Communications Technology Ultra wideband bow-tie printed antenna
US7193576B2 (en) 2004-02-19 2007-03-20 National Institute Of Information And Communications Technology Ultra wideband bow-tie slot antenna
KR100916072B1 (en) 2007-07-11 2009-09-08 삼성전기주식회사 Chip Antenna
JP2011087239A (en) * 2009-10-19 2011-04-28 Furuno Electric Co Ltd Gnss signal receiver, and method of manufacturing gnss signal receiver
JP2016131347A (en) * 2015-01-15 2016-07-21 三菱電機株式会社 Array antenna device and method for manufacturing the same
WO2018087956A1 (en) * 2016-11-14 2018-05-17 株式会社日立産機システム Antenna device
JP2019165406A (en) * 2018-03-20 2019-09-26 株式会社東芝 Antenna device
JP2020025296A (en) * 2017-12-26 2020-02-13 サムソン エレクトロ−メカニックス カンパニーリミテッド. Antenna module and dual band antenna device
CN111052509A (en) * 2017-08-30 2020-04-21 株式会社村田制作所 Antenna module

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7123207B2 (en) 2003-09-09 2006-10-17 National Institute Of Information And Communications Technology Ultra wideband bow-tie printed antenna
US7193576B2 (en) 2004-02-19 2007-03-20 National Institute Of Information And Communications Technology Ultra wideband bow-tie slot antenna
WO2006043673A1 (en) * 2004-10-22 2006-04-27 Japan Radio Co., Ltd. Triplate planar slot antenna
US7471254B2 (en) 2004-10-22 2008-12-30 Japan Radio Co., Ltd. Triplate planar slot antenna
KR100916072B1 (en) 2007-07-11 2009-09-08 삼성전기주식회사 Chip Antenna
JP2011087239A (en) * 2009-10-19 2011-04-28 Furuno Electric Co Ltd Gnss signal receiver, and method of manufacturing gnss signal receiver
JP2016131347A (en) * 2015-01-15 2016-07-21 三菱電機株式会社 Array antenna device and method for manufacturing the same
WO2018087956A1 (en) * 2016-11-14 2018-05-17 株式会社日立産機システム Antenna device
CN111052509A (en) * 2017-08-30 2020-04-21 株式会社村田制作所 Antenna module
JP2020025296A (en) * 2017-12-26 2020-02-13 サムソン エレクトロ−メカニックス カンパニーリミテッド. Antenna module and dual band antenna device
JP7205042B2 (en) 2017-12-26 2023-01-17 サムソン エレクトロ-メカニックス カンパニーリミテッド. Antenna modules and electronics
JP2019165406A (en) * 2018-03-20 2019-09-26 株式会社東芝 Antenna device
JP7039347B2 (en) 2018-03-20 2022-03-22 株式会社東芝 Antenna device

Similar Documents

Publication Publication Date Title
JP6964381B2 (en) Wireless communication package with integrated antenna array
US9985346B2 (en) Wireless communications package with integrated antennas and air cavity
TWI650901B (en) Patch antenna unit and antenna
JP4760930B2 (en) IC mounting substrate, multilayer printed wiring board, and manufacturing method
US7985926B2 (en) Printed circuit board and electronic component device
JP2005515611A (en) High performance low cost micro circuit package with interposer
JPH06350020A (en) Multichip integrated circuit module and its manufacture
JP2012151829A (en) Flexible printed wiring board and radio communication module
JP6163671B1 (en) Intermediate connection body, semiconductor device provided with intermediate connection body, and method of manufacturing intermediate connection body
JP2019102660A (en) Electronic equipment and manufacturing method for electronic equipment
JP2002111208A (en) Multilayered dielectric substrate
JP2010212375A (en) Ic loading substrate, printed wiring board, and manufacturing method
JP5354394B2 (en) Component built-in substrate and manufacturing method thereof
US8829361B2 (en) Wiring board and mounting structure using the same
JP2009500847A (en) MMIC with backside multilayer signal routing
JP2001325574A (en) Ic card
KR100674820B1 (en) Antenna for radio frequency identification and making method therefor
US20010011607A1 (en) Multilayer thin-film wiring board
JP2019016929A (en) Multilayer Substrate Array Antenna
JP2003086755A (en) Hybrid module
JP3438715B2 (en) Microwave circuit board
JPH1145977A (en) Multichip module and manufacture thereof
WO2000049652A1 (en) Bonding material, semiconductor device, method of manufacturing semiconductor device, circuit board and electronic device
JP2001313448A (en) Both-side flexible wiring board, ic card, and manufacturing method of the both-side flexible wiring board
US6541853B1 (en) Electrically conductive path through a dielectric material

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060117