JP2002111199A - プリント基板の製造方法 - Google Patents

プリント基板の製造方法

Info

Publication number
JP2002111199A
JP2002111199A JP2000302520A JP2000302520A JP2002111199A JP 2002111199 A JP2002111199 A JP 2002111199A JP 2000302520 A JP2000302520 A JP 2000302520A JP 2000302520 A JP2000302520 A JP 2000302520A JP 2002111199 A JP2002111199 A JP 2002111199A
Authority
JP
Japan
Prior art keywords
conductive
bump
printed circuit
circuit board
conductive bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000302520A
Other languages
English (en)
Inventor
Masanori Tamaki
昌徳 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000302520A priority Critical patent/JP2002111199A/ja
Publication of JP2002111199A publication Critical patent/JP2002111199A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】バンプめっきの量を増大させることなく接続信
頼性を確保できるプリント基板の製造方法を提供するこ
とにある。 【解決手段】めっき導体6上に導電性バンプ7を形成
し、この導電性バンプ7をバンプ溶融温度で加熱処理す
る。これにより、導電性バンプ7の表面が溶融し、表面
張力によって中央部分が盛り上がる。このため、導電性
バンプ7の量を必要最小限にしつつ、必要な高さを確保
することができる。従って、プリント基板1を積層する
際に、すべての導電性バンプ7を対向する他のプリント
基板10のランド11Aに確実に接触させることがで
き、接続信頼性を確保することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント基板の製
造方法に関するものである。
【0002】
【従来の技術】従来、多層回路基板の製造において、プ
リント基板の一面側に導電性バンプを突設させておき、
この導電性バンプを対向するプリント基板の導体回路に
押圧することによって、上下の導体回路を電気的に接続
する技術が知られている。
【0003】図5には、導電性バンプ102を形成させ
たプリント基板101を示した。このような導電性バン
プ102を形成させるためには、まず、プリント基板1
01の所定の位置に絶縁性基板103を貫通するビアホ
ール104を形成させる。そして、ここに電気めっき法
により、絶縁性基板103の表面と面一もしくはやや低
い位置までめっき導体105を充填する。次いでこのめ
っき導体105上にバンプめっきを施すことにより、導
電性バンプ102を突設させる(図5A)。
【0004】
【発明が解決しようとする課題】ところが、上記のよう
な方法では、各ビアホール104内に充填されるめっき
導体105において、銅箔106の上面からめっき導体
105の先端までの高さ、すなわちめっき高さHにばら
つきが生じる場合がある。このような場合には、めっき
高さHが不足したビアホール104Aにおいては、導電
性バンプ102Aの高さが不足することとなり、隣接す
るプリント基板110の導体回路111との接触性が低
下するおそれがある(図5B)。
【0005】この問題を解決するためには、例えばめっ
き高さHが不足したビアホールにおいても接続信頼性を
確保できる程度に、バンプめっきの量を多くすることが
考えられる。しかし、導電性バンプ102と導体回路1
11とを接続する際には、プレスにより導電性バンプ1
02が押し広げられる。従って、めっき高さHが高いビ
アホール104Bにおいては、バンプめっきの量が過剰
となれば導電性バンプ102Bの広がりが大きくなり、
例えばビアホールの内径が100μmの場合において
は、250μmに達してしまう場合がある。このため
に、ビアホール104間のピッチの狭小化や配線の高密
度化が困難となる可能性がある。
【0006】本発明は、上記した事情に鑑みてなされた
ものであり、その目的は、バンプめっきの量を増大させ
ることなく接続信頼性を確保できるプリント基板の製造
方法を提供することにある。
【0007】
【課題を解決するための手段】上記の課題を解決するた
めに請求項1の発明に係るプリント基板の製造方法は、
複数枚のプリント基板の導体回路間の電気的接続に用い
られる導電性バンプを備えたプリント基板を製造する方
法であって、少なくとも、前記プリント基板上のバンプ
形成位置に導電性バンプを形成する工程と、前記導電性
バンプの表面を溶融可能なバンプ溶融温度で加熱処理す
る工程を経ることを特徴とする。
【0008】ここで、バンプ形成位置とは、例えばプリ
ント基板において導体回路の一部に形成されたランドで
あってもよく、あるいは、プリント基板の絶縁層を貫通
形成されたビアホールを導電性金属により充填して形成
される導電性金属層の上面であってもよい。
【0009】また、導電性バンプの形成方法には特に制
限はなく、例えば電気めっき、無電解めっき等により行
うことができる。あるいは、導電性ペーストをスクリー
ン印刷等により印刷することによっても行うことができ
る。さらに、導電性バンプの材質には特に制限はなく、
例えばスズ、はんだ等を使用することができる。
【0010】バンプ溶融温度は、導電性バンプの材質等
によって変動し、一概に制限されないが、導電性バンプ
の表面が溶融して表面張力により盛り上がることが可能
な温度であればよく、例えば導電性バンプがスズの場合
には260℃、はんだの場合は210℃が好ましい。ま
た、加熱処理時間は導電性バンプが表面張力により盛り
上がるために充分な時間であれば特に限定されないが、
20秒〜30秒が好ましい。
【0011】請求項2の発明は、請求項1に記載のプリ
ント基板の製造方法であって、前記バンプ形成位置は前
記プリント基板の絶縁層を貫通形成されたビアホールを
導電性金属により充填して形成される導電性金属層の上
面であることを特徴とする。
【0012】
【発明の作用、および発明の効果】請求項1の発明によ
れば、プリント基板上のバンプ形成位置に導電性バンプ
を形成し、この導電性バンプをバンプ溶融温度で加熱処
理する。この加熱処理により導電性バンプの表面が溶融
し、表面張力によって中央部分が盛り上がる。このた
め、導電性バンプの量を必要最小限にしつつ、必要な高
さを確保することができる。
【0013】これにより、プリント基板を積層する際
に、すべての導電性バンプを対向するプリント基板のラ
ンドに確実に接触させることができ、接続信頼性を確保
することができる。また、必要最小限の量で接続信頼性
を確保することができるから、プレスの際の導電性バン
プの広がりを最小限にすることができ、配線の高密度化
を図ることができる。
【0014】また、導電性バンプの中央部分が盛り上げ
られているため、プリント基板を積層する際に、表面に
塗布された接着層を貫通させて対向するプリント基板の
ランドに接触させることが容易となる。これにより、接
続信頼性を確保することができる。
【0015】請求項2の発明によれば、バンプ形成位置
はプリント基板の絶縁層を貫通形成されたビアホールを
導電性金属により充填して形成される導電性金属層の面
上である。ここで、導電性金属層はその径がビアホール
の内径と同一であり、ランドの径よりも小さい。従っ
て、その面上に形成される導電性バンプの径は、ランド
上に形成される場合と比較して小さくできる。これによ
り、配線の高密度化を図ることができる。
【0016】
【発明の実施の形態】以下、本発明を具現化したプリン
ト基板1の製造方法の一実施形態について、図1〜図4
を参照しつつ詳細に説明する。
【0017】プリント基板1の出発材料は、片面銅張積
層板2である。片面銅張積層板2は、例えば板状のガラ
ス布エポキシ樹脂により形成される厚さ75μmの絶縁
性基板3(本発明の絶縁層に該当する)の一方の面(図
1において下面側)に、全面に厚さ12μmの銅箔4が
貼りつけられた周知の構造である(図1A)。
【0018】この絶縁性基板3の所定の位置に、絶縁性
基板3の銅箔4とは反対側の面(図において上面側)か
らレーザ照射を行い、絶縁性基板3の厚さ方向に貫通し
て銅箔4に達する100μmのビアホール5を形成する
(図1B)。レーザ加工は、例えばパルス発振型炭酸ガ
スレーザ加工装置によって行うことが可能であり、その
場合には、パルスエネルギ−が2.0mJ〜10.0m
J、パルス幅が1μs〜100μs、パルス間隔が0.
5ms以上、ショット数が3〜50という条件で形成す
ることが望ましい。
【0019】その後、形成されたビアホール5の内部に
残留する樹脂を取り除くためのデスミア処理を行う。デ
スミア処理は、例えば過マンガン酸カリウム処理、酸素
プラズマ処理、コロナ放電処理等によって行うことがで
きる。
【0020】次に、銅箔4を例えばポリエチレンテレフ
タレート製の保護フィルム(図示せず)で覆った状態
で、ビアホール5内に、銅箔4を一方の電極とした電気
めっき法により、めっき導体6(本発明の導電性金属層
に該当する)を形成させる(図1C)。めっき導体6の
充填量は、その上面が絶縁性基板3の表面と面一もしく
は僅かに低くなる程度とするのが好ましい。めっき金属
としては、銅がもっとも好ましいが、スズ、銀、はん
だ、銅/スズ、銅/銀等、めっき可能な金属であればよ
い。
【0021】ビアホール5内のめっき導体6の上面6A
(本発明のバンプ形成位置に該当する)に重ねるように
して、バンプめっきにより例えばスズ、はんだ等の低融
点材料からなる導電性バンプ7を形成させる。導電性バ
ンプ7は、絶縁性基板3の上面から僅かに突出されるよ
うに充填される(図1D)。この時点では、導電性バン
プ7は略平坦な形状をなしている。
【0022】次に、この導電性バンプ7に窒素雰囲気
下、バンプ溶融温度で加熱処理を行う。これにより、導
電性バンプ7の表面が溶融し、表面張力によって中央部
分が盛り上がる(図1E)。このため、導電性バンプ7
の量を必要最小限にしつつ、接続信頼性を確保するため
に必要な高さを得ることができる。
【0023】この後、前記の保護フィルムを銅箔4から
剥ぎ取った後、銅箔4を周知のエッチング手法によりエ
ッチングすることにより、導体回路8を形成させる(図
2E)。次いで、プリント基板1において導電性バンプ
7を形成させた面上に接着層9を形成させる(図2
F)。接着層9は、例えば熱硬化性の接着剤(例えば、
エポキシ樹脂製のものを使用できる。)をロールコート
法により塗布することにより形成することができる。こ
のようにしてプリント基板1が完成する。
【0024】このプリント基板1を他のプリント基板1
0と積層して多層化する際には、図3Aに示すように、
両プリント基板1、10を位置合わせして重ねる。そし
て、例えば180℃、70分で真空加熱プレスを行うこ
とにより、接着層9を硬化させて両プリント基板1、1
0を接着する(図3B)。このとき、プリント基板1の
導電性バンプ7は、対向する他のプリント基板10の導
体回路11の一部に形成されたランド11Aに接続さ
れ、両プリント基板1、10の導体回路8、11間が電
気的に接続される。
【0025】このとき、加熱処理により導電性バンプ7
の中央部分が盛り上げられ、必要な高さが確保されてい
るので、すべての導電性バンプ7を、対向する他のプリ
ント基板10のランド11Aに確実に接触させることが
できる。これにより、接続信頼性を確保することができ
る。さらに、導電性バンプ7は必要最小限のめっき量で
形成されているため、プレスで押圧される際の導電性バ
ンプ7の広がりを最小限にすることができる。
【0026】さらに、導電性バンプ7の中央部分が盛り
上げられているため、表面に塗布された接着層9を容易
に貫通させてランド11Aに接触させることができる。
このため、接続信頼性を確保することができる。
【0027】<本実施形態による実施例>本実施例の片
面銅張積層板2としては、ガラス布エポキシ樹脂製の厚
さ75μmの絶縁性基板3の一方の面に、全面に厚さ1
2μmの銅箔4が貼りつけられたものを用いた。この片
面銅張積層板2において絶縁性基板3の所定の位置に、
レーザ照射により、内径100μmのビアホール5を形
成した。次いで、ビアホール5内に、銅箔4を一方の電
極として使用した電気めっき法により、銅によるめっき
導体6を、その上端が絶縁性基板3の表面とほぼ面一に
なるように形成させた。
【0028】次に、ビアホール5内のめっき導体6の上
面6Aに重ねるようにして、バンプめっきによりはんだ
からなる導電性バンプ7を形成させた。次いで、この導
電性バンプ7に窒素雰囲気下、加熱温度210℃、加熱
時間20秒〜30秒で加熱処理を行った。
【0029】導電性バンプ7の加熱処理前の断面図を図
4Aに、加熱処理後の断面図を図4Bに示した。加熱処
理前の導電性バンプ7は略平坦な形状をなしており、そ
の中央部分の厚さは10μmであった。これに対し、加
熱処理後の導電性バンプ7は山形の形状となっており、
その中央部分の厚さは18μmとなっていた。このよう
に、加熱処理によって導電性バンプ7の中央部分が盛り
上がり、必要な高さを確保できることが分かった。
【0030】以上のように本実施形態によれば、めっき
導体6上に導電性バンプ7を形成し、この導電性バンプ
7をバンプ溶融温度で加熱処理する。これにより、導電
性バンプ7の表面が溶融し、表面張力によって中央部分
が盛り上がる。このため、導電性バンプ7の量を必要最
小限にしつつ、必要な高さを確保することができる。
【0031】これにより、プリント基板1を積層する際
に、すべての導電性バンプ7を対向する他のプリント基
板10のランド11Aに確実に接触させることができ、
接続信頼性を確保することができる。また、必要最小限
の量で接続信頼性を確保することができるから、プレス
の際の導電性バンプ7の広がりを最小限にすることがで
き、配線の高密度化を図ることができる。また、導電性
バンプ7の中央部分が盛り上がっているため、積層の際
に接着層9を容易に貫通してランド11Aに接触させる
ことができる。このため、接続信頼性を確保することが
できる。
【0032】さらに、ランド11Aと比較して径の小さ
いめっき導体6の上面6Aに導電性バンプ7を形成する
ことにより、導電性バンプ7の径を小さくできる。これ
により、配線の高密度化を図ることができる。
【0033】なお、本発明の技術的範囲は、上記した実
施形態によって限定されるものではなく、例えば次に記
載するようなものも本発明の技術的範囲に含まれる。そ
の他、本発明の技術的範囲は、均等の範囲にまで及ぶも
のである。 (1)本実施形態では、2枚のプリント基板1、10を
積層しているが、本発明によればプリント基板の積層枚
数は本実施形態の限りではなく、3枚あるいはそれ以上
に多層化させてもよい。
【0034】(2)本実施形態では、プリント基板1に
おいて、めっき導体6の上面6Aに導電性バンプ7を形
成させているが、本発明によれば導電性バンプの形成は
本実施形態の限りではなく、例えば導体回路の一部に形
成されたランド上に形成させてもよい。このような場合
にも、導電性バンプに加熱処理を施すことにより、本実
施形態と同様の作用効果を奏することができる。
【0035】(3)本実施形態では、導電性金属層とな
るめっき導体6を電気めっきにより形成させているが、
本発明によればめっき導体の形成方法は本実施形態の限
りではなく、例えば無電界めっきにより行うこともでき
る。また、導電性金属と樹脂とを混合した導電性ペース
トをスクリーン印刷等により充填して、導電性金属層と
することもできる。
【図面の簡単な説明】
【図1】本実施形態のプリント基板の製造工程を示した
図−1 (A)本実施形態の片面銅張積層板の断面図 (B)片面銅張積層板にビアホールを形成させた断面図 (C)ビアホールにめっき導体を形成させた断面図 (D)めっき導体上に導電性バンプを形成させた断面図
【図2】本実施形態のプリント基板の製造工程を示した
図−2 (E)導電性バンプに加熱処理を施した断面図 (F)プリント基板上に接着層を形成させた断面図
【図3】本実施形態の多層回路基板の製造工程を示した
図 (A)本実施形態のプリント基板を他のプリント基板と
積層した断面図 (B)プリント基板を接着して多層回路基板を形成させ
た断面図
【図4】本実施形態の導電性バンプの断面図 (A)加熱処理前の導電性バンプの断面図 (B)加熱処理後の導電性バンプの断面図
【図5】従来のプリント基板の断面図 (A)導電性バンプを形成させた従来のプリント基板の
断面図 (B)従来のプリント基板を積層した断面図
【符号の説明】
1…プリント基板 3…絶縁性基板(絶縁層) 5…ビアホール 6…めっき導体(導電性金属層) 6A…上面(バンプ形成位置) 7…導電性バンプ 8…導体回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数枚のプリント基板の導体回路間の電
    気的接続に用いられる導電性バンプを備えたプリント基
    板を製造する方法であって、少なくとも、 前記プリント基板上のバンプ形成位置に導電性バンプを
    形成する工程と、 前記導電性バンプの表面を溶融可能なバンプ溶融温度で
    加熱処理する工程を経ることを特徴とするプリント基板
    の製造方法。
  2. 【請求項2】前記バンプ形成位置は前記プリント基板の
    絶縁層を貫通形成されたビアホールを導電性金属により
    充填して形成される導電性金属層の上面であることを特
    徴とする請求項1に記載のプリント基板の製造方法。
JP2000302520A 2000-10-02 2000-10-02 プリント基板の製造方法 Pending JP2002111199A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000302520A JP2002111199A (ja) 2000-10-02 2000-10-02 プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000302520A JP2002111199A (ja) 2000-10-02 2000-10-02 プリント基板の製造方法

Publications (1)

Publication Number Publication Date
JP2002111199A true JP2002111199A (ja) 2002-04-12

Family

ID=18783860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000302520A Pending JP2002111199A (ja) 2000-10-02 2000-10-02 プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP2002111199A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198946A (ja) * 1992-01-23 1993-08-06 Furukawa Electric Co Ltd:The 多層プリント回路基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198946A (ja) * 1992-01-23 1993-08-06 Furukawa Electric Co Ltd:The 多層プリント回路基板の製造方法

Similar Documents

Publication Publication Date Title
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US6586686B1 (en) Multilayer printed wiring board and method for manufacturing the same
US7151228B2 (en) Laminating double-side circuit board, manufacturing method thereof, and multilayer printed circuit board using same
JP2001168481A (ja) 銅張積層板およびプリント配線板用回路基板とその製造方法
JP3492467B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
US6831235B1 (en) Printed-circuit board, multilayer printed-circuit board and method of manufacture thereof
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2001015913A (ja) 片面回路基板とその製造方法、および多層プリント配線板の製造方法
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
JP2001160686A (ja) 多層プリント配線板及びその製造方法
JPH1154926A (ja) 片面回路基板およびその製造方法
JP2000269647A (ja) 片面回路基板、多層プリント配線板およびその製造方法
JP2001144444A (ja) 多層プリント配線板並びにそのコア材となる両面プリント配線板及びその製造方法
JPH1041635A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JPH10261854A (ja) プリント配線板及びその製造方法
JP2002198652A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH11112149A (ja) 多層プリント配線板
JP2001015919A (ja) 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP2001284809A (ja) 多層回路基板および、その製造方法
JP2002111199A (ja) プリント基板の製造方法
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
EP1282343B1 (en) Method of producing multilayer circuit boards
JP2002084064A (ja) プリント基板の製造方法
JP2001250882A (ja) 多層回路基板
JP3492667B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070911

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090909

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005