JP2002110885A - Frame for resin-sealed semiconductor device - Google Patents
Frame for resin-sealed semiconductor deviceInfo
- Publication number
- JP2002110885A JP2002110885A JP2000292330A JP2000292330A JP2002110885A JP 2002110885 A JP2002110885 A JP 2002110885A JP 2000292330 A JP2000292330 A JP 2000292330A JP 2000292330 A JP2000292330 A JP 2000292330A JP 2002110885 A JP2002110885 A JP 2002110885A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- resin
- lead
- semiconductor device
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、リードフレーム上
に半導体素子を搭載し、その外囲、特に半導体素子の上
面側をモールド樹脂で封止した樹脂封止型半導体装置の
技術分野に属するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical field of a resin-encapsulated semiconductor device in which a semiconductor element is mounted on a lead frame and an outer periphery thereof, particularly, an upper surface side of the semiconductor element is sealed with a mold resin. It is.
【0002】[0002]
【従来の技術】近年、基板実装の高密度化に伴い、基板
実装される半導体製品の小型化・薄型化が要求されてい
る。LSIも、高集積化によるチップ数の削減とパッケ
ージの小型・軽量化が厳しく要求され、いわゆるCSP
(Chip Size Package)の普及が急速に進んでいる。特
に、リードフレームを用いた薄型の半導体製品の開発に
おいては、リードフレームに半導体素子を搭載し、その
搭載面をモールド樹脂で封止する片面封止タイプの樹脂
封止型半導体装置が開発されている。2. Description of the Related Art In recent years, with the increase in the density of substrate mounting, there has been a demand for smaller and thinner semiconductor products mounted on the substrate. LSIs are also strictly required to reduce the number of chips and reduce the size and weight of packages due to high integration.
(Chip Size Package) is spreading rapidly. In particular, in the development of thin semiconductor products using a lead frame, a single-sided resin-sealed semiconductor device in which a semiconductor element is mounted on a lead frame and the mounting surface is sealed with a mold resin has been developed. I have.
【0003】図1は樹脂封止型半導体装置の一例を示す
断面図、図2はその封止樹脂を透視した状態で示す平面
図である。これらの図に示される樹脂封止型半導体装置
は、リードフレーム1の吊りリード2で支持されたダイ
パッド3に搭載された半導体素子4と、この半導体素子
4の上面の電極とリードフレーム1の端子部5とを電気
的に接続した金属細線6と、半導体素子4の上側とダイ
パッド3の下側とを含む半導体素子4の外囲領域を封止
した封止樹脂7とを備えている。この樹脂封止型半導体
装置は、いわゆるアウターリードが突き出ておらず、イ
ンナーリードとアウターリードの両者が端子部5として
一体となったノンリードタイプである。また、用いられ
ているリードフレーム1は、ダイパッド3が端子部より
上方に位置するようにハーフエッチングされている。こ
のように段差を有しているので、ダイパッド3の下側に
も封止樹脂7を存在させることができ、ダイパッド非露
出型であっても薄型を実現している。FIG. 1 is a cross-sectional view showing an example of a resin-sealed semiconductor device, and FIG. 2 is a plan view showing the sealing resin as seen through. The resin-encapsulated semiconductor device shown in these figures includes a semiconductor element 4 mounted on a die pad 3 supported by suspension leads 2 of a lead frame 1, an electrode on the upper surface of the semiconductor element 4, and a terminal of the lead frame 1. A thin metal wire 6 electrically connected to the portion 5, and a sealing resin 7 for sealing an area surrounding the semiconductor element 4 including the upper side of the semiconductor element 4 and the lower side of the die pad 3 are provided. This resin-encapsulated semiconductor device is a non-lead type in which a so-called outer lead does not protrude, and both an inner lead and an outer lead are integrated as a terminal portion 5. The lead frame 1 used is half-etched so that the die pad 3 is located above the terminal portion. With such a step, the sealing resin 7 can be present below the die pad 3, and a thin type is realized even if the die pad is not exposed.
【0004】上記のようなノンリードタイプの樹脂封止
型半導体装置は、半導体素子のサイズが小型であるた
め、1枚のフレームの幅方向に複数列配列して製造する
マトリックスタイプが主流である。そして、最近では、
コストダウンの要求から、図3に示すような個別にモー
ルドするタイプから、図4に示すような一括してモール
ドするタイプへ移行することが行われている。In the above-described non-lead type resin-encapsulated semiconductor device, since the size of a semiconductor element is small, a matrix type manufactured by arranging a plurality of rows in the width direction of one frame is mainly used. . And recently,
In response to demands for cost reduction, there has been a shift from the individually molded type as shown in FIG. 3 to the collectively molded type as shown in FIG.
【0005】個別モールドタイプは、図3(A)に示す
ように、1枚のフレームF内に小さなサイズの個々のモ
ールドキャビティCを分かれた状態で設けるようにし、
モールド後は金型により個別に打ち抜いて図3(B)に
示す半導体装置Sを得るものである。すなわち、半導体
素子を銀ペースト等によりリードフレームのダイパッド
上に搭載し、ワイヤーボンディングを実施した後、個々
の半導体素子を個別にモールドしてから、金型により個
々の半導体装置として打ち抜くのである。In the individual mold type, as shown in FIG. 3A, small mold cavities C of a small size are provided in one frame F in a divided state.
After the molding, the semiconductor device S shown in FIG. That is, a semiconductor element is mounted on a die pad of a lead frame using silver paste or the like, and after performing wire bonding, individual semiconductor elements are individually molded and then punched out as individual semiconductor devices using a mold.
【0006】一括モールドタイプは、図4(A)に示す
ように、1枚のフレームF内に大きなサイズの幾つかの
モールドキャビティCを設けるようにし、その一つ一つ
のモールドキャビティC内には多数の半導体素子をマト
リックス状に配列し、それらの半導体素子を一括してモ
ールドした後、各リードフレームのグリッドリードLの
ところをダイシングソーで切断して図4(B)に示す半
導体装置Sを得るものである。すなわち、半導体素子を
銀ペースト等によりリードフレームのダイパッド上に搭
載し、ワイヤーボンディングを実施した後、複数個配列
されている半導体素子を所定のキャビティサイズで一括
モールドしてから、ダイシングにより個片化するのであ
る。In the collective mold type, as shown in FIG. 4A, several large-sized mold cavities C are provided in one frame F. After arranging a large number of semiconductor elements in a matrix and molding the semiconductor elements collectively, the portions of the grid leads L of each lead frame are cut with a dicing saw to obtain a semiconductor device S shown in FIG. What you get. That is, a semiconductor element is mounted on a die pad of a lead frame with a silver paste or the like, and after performing wire bonding, a plurality of semiconductor elements are collectively molded with a predetermined cavity size, and then singulated by dicing. You do it.
【0007】[0007]
【発明が解決しようとする課題】上記した一括モールド
タイプの半導体装置に用いるフレームは、通常、グリッ
ドリードの幅を0.15〜0.25mm程度にしてあ
り、そのグリッドリードの幅より太い幅のダイシングソ
ーを使用して一回切りで半導体装置を個片化するように
している。このように幅の太いダイシングソーを使用す
るため、ダイシング時においてフレームは摩擦熱により
200℃以上になり、基板接続時に用いられた外装半田
が融けてしまうという問題点があった。そこで、従来は
ダイシングの切削スピードを落として対応していた。The frame used in the above-mentioned batch-molded semiconductor device usually has a grid lead width of about 0.15 to 0.25 mm, and a width larger than the grid lead width. A dicing saw is used to cut the semiconductor device into individual pieces by one cutting. Since a dicing saw having such a large width is used, the frame becomes 200 ° C. or higher due to frictional heat at the time of dicing, and there is a problem that the exterior solder used at the time of connecting the substrate is melted. Therefore, conventionally, the cutting speed of dicing has been reduced.
【0008】一方、ワイヤーボンディング工程は、フレ
ームをヒーターブロック上に載置し、そのフレームにお
けるリードフレームの回りをクランパーで押さえ、その
クランプ状態で金属細線に圧力と超音波振動を印加して
接続する。この場合、フレームのクランプはキャビティ
毎にしかできない。すなわち、ワイヤーボンディング時
にフレームを押さえるクランパーには、モールドキャビ
ティとほぼ同じサイズのウインドクランパーが使用され
る。On the other hand, in the wire bonding step, the frame is placed on a heater block, the periphery of the lead frame in the frame is held down by a clamper, and pressure and ultrasonic vibration are applied to the thin metal wires in the clamped state for connection. . In this case, the frame can be clamped only for each cavity. That is, a wind clamper having substantially the same size as the mold cavity is used as a clamper for holding the frame during wire bonding.
【0009】したがって、一括モールドタイプは、製造
効率がよいという利点があるものの、キャビティサイズ
が大きくなってくると、キャビティ内側は押さえが十分
でなくなり、ボンディング時の超音波の逃げによる接続
強度不良が生じ、さらには一度接続された端子部側がボ
ンディング時の共振により剥がれるという現象が発生す
る。Therefore, although the batch mold type has an advantage that the manufacturing efficiency is high, when the cavity size becomes large, the inside of the cavity is not sufficiently held down, and the connection strength defect due to the escape of ultrasonic waves during bonding is reduced. Then, a phenomenon occurs in which the terminal portion once connected is separated due to resonance during bonding.
【0010】本発明は、このような問題点に鑑みてなさ
れたものであり、その目的とするところは、一括モール
ドタイプの半導体装置に用いられるリードフレームを配
列したフレームであって、ダイシング時における発熱を
押さえて半田の融解を防止することができ、またダイシ
ング時の樹脂飛散を防止でき、しかもワイヤーボンディ
ング時における共振を押さえてワイヤー剥がれを無くす
ことを可能とした樹脂封止型半導体装置用フレームを提
供することにある。The present invention has been made in view of the above problems, and an object of the present invention is to provide a frame in which lead frames used in a collectively molded type semiconductor device are arranged, and which is used for dicing. A resin-encapsulated semiconductor device frame that suppresses heat generation, prevents solder melting, prevents resin scattering during dicing, and suppresses wire peeling by suppressing resonance during wire bonding. Is to provide.
【0011】[0011]
【課題を解決するための手段】上記の目的を達成するた
め、本発明の樹脂封止型半導体装置用フレームは、複数
のリードフレームがグリッドリードを介してマトリック
ス状に配列されており、その各リードフレームのダイパ
ッド上にそれぞれ半導体素子を搭載し、ワイヤーボンデ
ィングを実施した後、それらの半導体素子を一括してモ
ールドしてから、グリッドリードのところをダイシング
ソーで切断して個々の樹脂封止型半導体装置を得るよう
に用いられるフレームにおいて、グリッドリードの幅を
ダイシングソーで2回切りできる幅としたことを特徴と
している。In order to achieve the above object, a resin-encapsulated semiconductor device frame according to the present invention has a plurality of lead frames arranged in a matrix through grid leads. After mounting each semiconductor element on the die pad of the lead frame, performing wire bonding, molding those semiconductor elements collectively, cutting the grid lead with a dicing saw, and individual resin sealing type In a frame used to obtain a semiconductor device, the width of the grid lead is set to a width that can be cut twice by a dicing saw.
【0012】そして、上記構成のリードフレームにおい
て、グリッドリードのところに溝及び/又は貫通孔を形
成することが好ましい。In the lead frame having the above structure, it is preferable to form a groove and / or a through hole at the grid lead.
【0013】[0013]
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。Next, an embodiment of the present invention will be described with reference to the drawings.
【0014】図5は本発明に係る樹脂封止型半導体装置
用フレームの一例の要部を示す平面図、図6は図5に示
すフレームの一部拡大平面図、図7は図5のA−A断面
図である。FIG. 5 is a plan view showing an essential part of an example of a frame for a resin-sealed semiconductor device according to the present invention, FIG. 6 is a partially enlarged plan view of the frame shown in FIG. 5, and FIG. It is -A sectional drawing.
【0015】図5においてFはリードフレーム用の1枚
の金属フレームで、3×3個のリードフレーム11が交
差するグリッドリードLを介してマトリックス状に配置
されている。グリッドリードLは、隣接するリードフレ
ーム11の端子部5を接続しているところである。通
常、このようなマトリックス状のリードフレームが、横
長のフレームFに複数配置される。そして、本発明のフ
レームFでは、図5の如く、グリッドリードLの幅が広
く設計されており、従来は0.15〜0.25mmであ
るのに対し、図示のものでは0.5〜1.5mmであ
る。In FIG. 5, F is a single metal frame for a lead frame, in which 3 × 3 lead frames 11 are arranged in a matrix with grid leads L intersecting each other. The grid leads L are connecting the terminal portions 5 of the adjacent lead frames 11. Usually, a plurality of such matrix lead frames are arranged in a horizontally long frame F. In the frame F of the present invention, as shown in FIG. 5, the width of the grid lead L is designed to be wide, and is 0.15 to 0.25 mm in the related art, but is 0.5 to 1 in the illustrated one. 0.5 mm.
【0016】さらに、図6及び図7に拡大して示すよう
に、グリッドリードLのダイシングラインαのところを
通るようにして、フレームFの表側からハーフエッチン
グによりライン状の溝12が設けられている。さらに、
9個のリードフレーム全体の周囲にも同じ幅で溝12が
設けられている。なお、この溝12は図8のようにフレ
ームFの裏側から形成されていてもよい。Further, as shown in FIGS. 6 and 7 in an enlarged manner, a linear groove 12 is formed by half etching from the front side of the frame F so as to pass through the dicing line α of the grid lead L. I have. further,
Grooves 12 having the same width are also provided around the entire nine lead frames. The groove 12 may be formed from the back side of the frame F as shown in FIG.
【0017】この図5に示すフレームFを用いて樹脂封
止型半導体装置を製造する手順は次のようである。ま
ず、フレームFの各リードフレーム11におけるダイパ
ッド3の上にそれぞれ半導体素子を銀ペーストにより搭
載し、端子部5と半導体素子の上面の電極との間にワイ
ヤーボンディングを実施した後、9個配列されている半
導体素子を所定のキャビティサイズで一括モールドして
から、各リードフレーム11の端子部5を残すようにし
てダイシングラインαのところをダイシングソーで切断
して半導体装置を個片化する。The procedure for manufacturing a resin-encapsulated semiconductor device using the frame F shown in FIG. 5 is as follows. First, a semiconductor element is mounted on the die pad 3 of each lead frame 11 of the frame F using silver paste, and wire bonding is performed between the terminal portion 5 and the electrode on the upper surface of the semiconductor element. After the semiconductor elements are collectively molded with a predetermined cavity size, the dicing line α is cut with a dicing saw so as to leave the terminal portions 5 of the respective lead frames 11, and the semiconductor devices are singulated.
【0018】この場合のワイヤーボンディングは次のよ
うに実施することができる。すなわち、9個のリードフ
レーム全体の周囲を押さえると共に、グリッドリードL
も押さえる形状をした網目状のクランパーを作製し、こ
のクランパーにより各リードフレーム11を個別に押さ
えた状態でワイヤーボンディングを実施するのである。
或いは、9個のリードフレーム全体の周囲を押さえるの
ではなく、縦列3個のリードフレームの周囲を押さえる
ようにし、クランピングウインドウサイズを小さくした
状態でワイヤーボンディングを実施してもよい。これに
より、ワイヤーボンディング時の超音波振動によるフレ
ームFの共振が抑えられるので、ボンディング剥がれを
生じなくなる。The wire bonding in this case can be performed as follows. That is, while holding the entire periphery of the nine lead frames, the grid leads L
A mesh-shaped clamper having such a shape as to hold the lead frame 11 is produced, and wire bonding is performed while each lead frame 11 is individually pressed by the clamper.
Alternatively, instead of holding down the entire periphery of the nine lead frames, the periphery of three lead frames in a row may be held down, and the wire bonding may be performed with the clamping window size reduced. Thereby, resonance of the frame F due to ultrasonic vibration during wire bonding is suppressed, so that peeling of bonding does not occur.
【0019】また、ダイシングは、フレームFを切断で
きる出来るだけ薄いダイシングソーを使用し、二回切り
によりグリッドリードLの部分を切断除去することで半
導体装置を個片化する。すなわち、グリッドリードLの
ところでは、ダイシングラインαがそれぞれダイシング
ソーの片側の切断面となるように二回の切断を行い、9
個のリードフレーム全体の周囲は一回切りによりフレー
ムFから切断する。実際に使用するダイシングソーは、
現実的には幅が0.15mm程度のものとなる。このよ
うにダイシングソーの幅を小さくすることにより、摩擦
が少なくなるのでダイシング時に発生する熱を100℃
程度に抑えることができ、半田の融解を防止できる。The dicing uses a dicing saw as thin as possible to cut the frame F, and cuts and removes the portion of the grid lead L by cutting twice to singulate the semiconductor device. That is, at the grid lead L, cutting is performed twice so that the dicing line α becomes a cut surface on one side of the dicing saw.
The entire periphery of each of the lead frames is cut from the frame F by single cutting. The dicing saw actually used is
Practically, the width is about 0.15 mm. Since the friction is reduced by reducing the width of the dicing saw in this manner, the heat generated during dicing is reduced to 100 ° C.
And solder melting can be prevented.
【0020】また、この例のようにダイシングラインα
のところに溝12を設けてあると、溝12のところは金
属が抜けて樹脂になっているので、摩擦による熱の発生
が少なくなるとともに、金属バリの発生が少なくなる。
また、ダイシングソーはフレームFの表側から切断する
ので、図8のように裏側に溝12がある方が金属バリが
飛び出ない点で好ましい。Further, as shown in this example, the dicing line α
When the groove 12 is provided at this point, since the metal at the groove 12 is removed and becomes resin, the generation of heat due to friction is reduced and the generation of metal burrs is also reduced.
Further, since the dicing saw is cut from the front side of the frame F, it is preferable to have the groove 12 on the back side as shown in FIG.
【0021】図9は本発明に係る樹脂封止型半導体装置
用フレームの他の例の要部を示す平面図、図10は図9
に示すフレームの一部拡大平面図、図11は図9のA−
A断面図である。FIG. 9 is a plan view showing a main part of another example of the resin-encapsulated semiconductor device frame according to the present invention, and FIG.
9 is a partially enlarged plan view of the frame shown in FIG.
It is A sectional drawing.
【0022】このフレームFは、図5〜図7に示したの
と略同様であるが、フレームFの表側からハーフエッチ
ングによりライン状の溝12が設けられているのに加
え、さらにグリッドリードLの部分に2列に並んだ細長
状の貫通孔13を形成した構成になっている。このよう
な貫通孔13は両面エッチングにより形成できる。な
お、溝12は図12のようにフレームFの裏側から形成
されていてもよい。This frame F is substantially the same as that shown in FIGS. 5 to 7, except that a linear groove 12 is provided from the front side of the frame F by half-etching, and a grid lead L Are formed with elongated through holes 13 arranged in two rows. Such a through hole 13 can be formed by double-sided etching. Note that the groove 12 may be formed from the back side of the frame F as shown in FIG.
【0023】このフレームFでは、貫通孔13のところ
は金属が抜けて樹脂になっていて、金属と樹脂が強固に
密着しているので、ダイシング時に生じるダイシングと
ダイシングの間の樹脂が脱落飛散することが少なくな
る。In the frame F, the metal is removed from the through hole 13 to be a resin, and the metal and the resin are firmly adhered to each other. Therefore, the resin generated during dicing between the dicings falls off and scatters. Less.
【0024】[0024]
【発明の効果】以上説明したように、本発明は、複数の
リードフレームがグリッドリードを介してマトリックス
状に配列されており、その各リードフレームのダイパッ
ド上にそれぞれ半導体素子を搭載し、ワイヤーボンディ
ングを実施した後、それらの半導体素子を一括してモー
ルドしてから、グリッドリードのところをダイシングソ
ーで切断して個々の樹脂封止型半導体装置を得るように
用いられるフレームにおいて、グリッドリードの幅をダ
イシングソーで2回切りできる幅としたことを特徴とし
ているので、薄い幅のダイシングソーを用いることでダ
イシング時の摩擦が減少することから、ダイシング時に
おける発熱を押さえて半田の融解を防止することができ
る。また、グリッドリードも押さえる網目状のクランパ
ーを使用することが可能であり、これによりワイヤーボ
ンディング時における共振を押さえてワイヤー剥がれを
無くすことができる。As described above, according to the present invention, a plurality of lead frames are arranged in a matrix through grid leads, and a semiconductor element is mounted on a die pad of each lead frame, and wire bonding is performed. After performing these steps, the semiconductor elements are collectively molded, and then the grid leads are cut with a dicing saw to obtain individual resin-encapsulated semiconductor devices. Is characterized by having a width that can be cut twice with a dicing saw, so that the use of a dicing saw with a small width reduces friction during dicing, thereby suppressing heat generation during dicing and preventing solder melting. be able to. Further, it is possible to use a mesh-shaped clamper that also holds down the grid leads, thereby suppressing resonance during wire bonding and eliminating wire peeling.
【図1】樹脂封止型半導体装置の一例を示す断面図であ
る。FIG. 1 is a cross-sectional view illustrating an example of a resin-sealed semiconductor device.
【図2】図1に示す樹脂封止型半導体装置の平面図であ
る。FIG. 2 is a plan view of the resin-sealed semiconductor device shown in FIG.
【図3】個別モールドタイプの説明図である。FIG. 3 is an explanatory diagram of an individual mold type.
【図4】一括モールドタイプの説明図である。FIG. 4 is an explanatory view of a collective mold type.
【図5】本発明に係る樹脂封止型半導体装置用フレーム
の一例の要部を示す平面図である。FIG. 5 is a plan view showing a main part of an example of a resin-encapsulated semiconductor device frame according to the present invention.
【図6】図5に示すフレームの一部拡大平面図である。6 is a partially enlarged plan view of the frame shown in FIG.
【図7】図5のA−A断面図である。FIG. 7 is a sectional view taken along line AA of FIG. 5;
【図8】図5に示すフレームの変形例を図7に対応して
示す断面図である。8 is a sectional view showing a modification of the frame shown in FIG. 5 corresponding to FIG. 7;
【図9】本発明に係る樹脂封止型半導体装置用フレーム
の他の例の要部を示す平面図である。FIG. 9 is a plan view showing a main part of another example of the resin-sealed semiconductor device frame according to the present invention.
【図10】図9に示すフレームの一部拡大平面図であ
る。FIG. 10 is a partially enlarged plan view of the frame shown in FIG. 9;
【図11】図9のA−A断面図である。FIG. 11 is a sectional view taken along line AA of FIG. 9;
【図12】図9に示すフレームの変形例を図7に対応し
て示す断面図である。12 is a cross-sectional view showing a modification of the frame shown in FIG. 9 corresponding to FIG.
1 リードフレーム 2 吊りリード 3 ダイパッド 4 半導体素子 5 端子部 6 金属細線 7 封止樹脂 11 リードフレーム 12 溝 13 貫通孔 C モールドキャビティ F フレーム L グリッドリード S 半導体装置 DESCRIPTION OF SYMBOLS 1 Lead frame 2 Suspended lead 3 Die pad 4 Semiconductor element 5 Terminal part 6 Thin metal wire 7 Sealing resin 11 Lead frame 12 Groove 13 Through hole C Mold cavity F Frame L Grid lead S Semiconductor device
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F061 AA01 BA01 CA21 CB13 DD12 5F067 AB03 AB04 BA02 BA03 BA08 BB04 BC13 BD05 BE02 DA16 DF03 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F061 AA01 BA01 CA21 CB13 DD12 5F067 AB03 AB04 BA02 BA03 BA08 BB04 BC13 BD05 BE02 DA16 DF03
Claims (3)
を介してマトリックス状に配列されており、その各リー
ドフレームのダイパッド上にそれぞれ半導体素子を搭載
し、ワイヤーボンディングを実施した後、それらの半導
体素子を一括してモールドしてから、グリッドリードの
ところをダイシングソーで切断して個々の樹脂封止型半
導体装置を得るように用いられるフレームにおいて、グ
リッドリードの幅をダイシングソーで2回切りできる幅
としたことを特徴とする樹脂封止型半導体装置用フレー
ム。1. A plurality of lead frames are arranged in a matrix through grid leads. Semiconductor elements are mounted on die pads of the respective lead frames, and after performing wire bonding, the semiconductor elements are mounted. In a frame used to obtain individual resin-encapsulated semiconductor devices by cutting the grid leads with a dicing saw after molding all at once, the width of the grid leads can be cut twice with a dicing saw. A resin-encapsulated semiconductor device frame, characterized in that:
mとし、ダイシングソーの幅を0.15mm程度とした
請求項1に記載の樹脂封止型半導体装置用フレーム。2. The grid lead has a width of 0.5 to 1.5 m.
2. The resin-sealed type semiconductor device frame according to claim 1, wherein the width of the dicing saw is about 0.15 mm.
貫通孔を形成したことを特徴とする請求項1又は2に記
載の樹脂封止型半導体装置用フレーム。3. The resin-encapsulated semiconductor device frame according to claim 1, wherein a groove and / or a through hole is formed at the grid lead.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000292330A JP4416067B2 (en) | 2000-09-26 | 2000-09-26 | Manufacturing method of resin-encapsulated semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000292330A JP4416067B2 (en) | 2000-09-26 | 2000-09-26 | Manufacturing method of resin-encapsulated semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002110885A true JP2002110885A (en) | 2002-04-12 |
JP4416067B2 JP4416067B2 (en) | 2010-02-17 |
Family
ID=18775287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000292330A Expired - Lifetime JP4416067B2 (en) | 2000-09-26 | 2000-09-26 | Manufacturing method of resin-encapsulated semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4416067B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004228167A (en) * | 2003-01-20 | 2004-08-12 | Sanyo Electric Co Ltd | Lead frame and semiconductor device using it |
US6835600B2 (en) | 2001-02-15 | 2004-12-28 | Matsushita Electric Industrial Co., Ltd | Lead frame and method for fabricating resin-encapsulated semiconductor device using the same |
JP2009088412A (en) * | 2007-10-02 | 2009-04-23 | Renesas Technology Corp | Manufacturing method of semiconductor device |
DE102012222252A1 (en) | 2012-01-16 | 2013-07-18 | Mitsubishi Electric Corporation | Semiconductor device and method for its production |
-
2000
- 2000-09-26 JP JP2000292330A patent/JP4416067B2/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6835600B2 (en) | 2001-02-15 | 2004-12-28 | Matsushita Electric Industrial Co., Ltd | Lead frame and method for fabricating resin-encapsulated semiconductor device using the same |
JP2004228167A (en) * | 2003-01-20 | 2004-08-12 | Sanyo Electric Co Ltd | Lead frame and semiconductor device using it |
JP2009088412A (en) * | 2007-10-02 | 2009-04-23 | Renesas Technology Corp | Manufacturing method of semiconductor device |
DE102012222252A1 (en) | 2012-01-16 | 2013-07-18 | Mitsubishi Electric Corporation | Semiconductor device and method for its production |
US8741695B2 (en) | 2012-01-16 | 2014-06-03 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
DE102012222252B4 (en) | 2012-01-16 | 2021-07-22 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4416067B2 (en) | 2010-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3436254B2 (en) | Lead frame and manufacturing method thereof | |
US6744118B2 (en) | Frame for semiconductor package | |
JP3436253B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
EP1187202A2 (en) | Semiconductor package | |
JP2003124421A (en) | Lead frame, manufacturing method therefor, and manufacturing method of semiconductor device using lead frame | |
JP2003037219A (en) | Resin sealed semiconductor device and method for manufacturing the same | |
JPH06163798A (en) | Semiconductor package and its manufacture | |
JP2003309241A (en) | Lead frame member and manufacturing method thereof, and semiconductor package employing the lead frame member and manufacturing method thereof | |
JP4840893B2 (en) | Resin-encapsulated semiconductor device frame | |
JP5971531B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP4416067B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
US20020048851A1 (en) | Process for making a semiconductor package | |
JP2002026222A (en) | Lead frame for resin sealed semiconductor device | |
JP4349541B2 (en) | Resin-encapsulated semiconductor device frame | |
JP5467506B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP4475785B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP2002026192A (en) | Lead frame | |
JP5585637B2 (en) | Resin-encapsulated semiconductor device frame | |
JP2002026190A (en) | Resin-sealed semiconductor device | |
JP4356960B2 (en) | Resin-sealed semiconductor device | |
JP4362902B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP2002026168A (en) | Semiconductor device and its manufacturing method | |
JP2001326317A (en) | Frame for resin sealed semiconductor device | |
JP2002164470A (en) | Semiconductor device and its manufacturing method | |
JP2002026224A (en) | Resin sealed semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4416067 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |