JP2009088412A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2009088412A JP2009088412A JP2007259129A JP2007259129A JP2009088412A JP 2009088412 A JP2009088412 A JP 2009088412A JP 2007259129 A JP2007259129 A JP 2007259129A JP 2007259129 A JP2007259129 A JP 2007259129A JP 2009088412 A JP2009088412 A JP 2009088412A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead frame
- resin
- blocks
- connecting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、QFN(Quad Flat Non-leaded)パッケージに関し、特に装置を小型化してもリードの脱落を防ぐことができる半導体装置の製造方法に関するものである。 The present invention relates to a QFN (Quad Flat Non-leaded) package, and more particularly to a method of manufacturing a semiconductor device that can prevent a lead from dropping even if the device is downsized.
QFNパッケージにおいては、パッケージ裏面に外部端子となるリードを露出させる構成上、リードがパッケージから脱落しやすいという問題となる。そのためリードに特殊な形状を施してリード脱落を防止する。図35は、従来の半導体装置を示す断面図である。ダイパッド13上に半導体チップ14が搭載され、半導体チップ14と複数のリード11が複数のワイヤ15によりそれぞれ接続されている。これらの半導体チップ14、複数のワイヤ15及び複数のリード11は樹脂16により封止され、パッケージ10が構成されている。そして、パッケージ10の内部においてリード11の上面に凹部25が形成されている。この凹部25が樹脂16に引っかかるため、リード11が樹脂16からその側面方向に抜け落ちるのを防ぐことができる。側面方向に以外にもそのパッケージの裏面にリードが抜け落ちるのを防ぐために、リードの側面にテーパー形成を施されたものがある。具体的には特許文献1に開示されている。
In the QFN package, there is a problem in that the leads are easily dropped from the package due to the configuration in which the leads serving as external terminals are exposed on the back surface of the package. Therefore, a special shape is applied to the lead to prevent the lead from falling off. FIG. 35 is a cross-sectional view showing a conventional semiconductor device. A
QFNパッケージにおいては、1枚のリードフレームに形成された複数のパッケージ形成領域を一括モールドした後、ダイシングにより各パッケージに個片化する製造方法がある。例えば図36(b)に示すように、ダイパッド13とダイパッド13の周りに配置された複数のリード11を一つのブロック19として、複数のブロック19を配列したリードフレーム18を形成する。そして、互いに隣接するブロック19間においてリードフレーム18の下面に凹部26を設ける。
In the QFN package, there is a manufacturing method in which a plurality of package formation regions formed on one lead frame are collectively molded and then separated into individual packages by dicing. For example, as shown in FIG. 36B, a
このようなリードフレーム18を用意し、ダイパット13上にチップをダイボンドし、チップとリード11とをワイヤボンディングした後、リードフレーム18の複数のブロック19を一括して樹脂16でモールドする。そしてダイシングブレード23がリードフレームの凹部26を貫くようにして樹脂16及びリードフレーム18を切断する。従って図36(b)のごとく、個片化されたQFNパッケージにおいては、リード11の下面と外側面との間に切り欠き部27が形成され、その切り欠き部27には樹脂が充填されている。
Such a
図36に示すQFNパッケージの構造およびその製造方法によれば、切り欠き部27が樹脂16に引っかかるため図35の構造と同様、樹脂側面方向からのリードの抜け防止できる。加えて、互いに隣接するブロック19間において堅い金属のリードフレーム18が薄くなるため、互いに隣接するブロック19間をダイシングする際にダイシングブレード23の磨耗を低減することができる。そしてリードフレーム18の凹部26がリードの抜け防止とダイシングブレード23の磨耗防止とを同時に実現するため、図35に示す凹部25が不要となり、リード11の長さ(断面図の左右方向の長さ)を短かくすることができ、装置の小型化が期待できる。しかしながらリード11に形成された切り欠き部27に充填された樹脂16は、他の大部分の樹脂16との繋がりが弱いため、欠け易いという問題がある。また切り欠き部27に充填される樹脂16の存在によりリード11の樹脂下面での露出が小さいためQFNパッケージのリードと実装基板との実装面積が小さいという問題もある。
According to the structure of the QFN package and the manufacturing method thereof shown in FIG. 36, since the
また半導体チップとリードをワイヤにより接続するワイヤボンディング工程において、リードフレームを押え部材で押える必要がある。しかし、上記のようにリードの上面と外側面との間に切り欠きを形成する場合に、リードフレームを押え部材でどのように押えるかは検討されていなかった。従って、リードフレームを押える力を高精度に制御することはできなかった。 Further, in the wire bonding process for connecting the semiconductor chip and the lead with a wire, it is necessary to press the lead frame with a pressing member. However, when the notch is formed between the upper surface and the outer surface of the lead as described above, it has not been studied how to hold the lead frame with the pressing member. Therefore, the force for pressing the lead frame cannot be controlled with high accuracy.
本発明は、上述のような課題を解決するためになされたもので、その目的は、装置を小型化してもリードの脱落を防ぐことができ、かつワイヤボンディング工程においてリードフレームを押える力を高精度に制御することができる半導体装置の製造方法を得るものである。 The present invention has been made to solve the above-described problems. The object of the present invention is to prevent a lead from dropping even if the device is downsized, and to increase the force for holding the lead frame in the wire bonding process. A method of manufacturing a semiconductor device that can be controlled with high accuracy is obtained.
本発明の一実施例による半導体装置の製造方法においては、まず、ダイパットと、そのダイパット周辺に配置された複数のリードとを含んだ部分を一つのブロックとして、そのブロックを複数個配列したリードフレームであって、リード各々の上面には凹部が形成され、隣り合うブロックの互いに対向するリードの凹部どうしを連結する連結部とを有したリードフレームを準備する。ブロック各々のダイパッド上に半導体チップを搭載し、半導体チップと複数のリードの上面の凹部が形成されていない部分とをワイヤで接続し、複数のブロックに搭載された半導体チップ、ワイヤ及び複数のリードを一括して樹脂で一括に封止する。そして切断面が複数のリードの凹部を通るようにして、リードフレームのブロックごとに分離する。 In a method of manufacturing a semiconductor device according to an embodiment of the present invention, first, a lead frame in which a plurality of blocks are arranged with a portion including a die pad and a plurality of leads arranged around the die pad as one block. A lead frame having a recess formed on the upper surface of each lead and having a connecting portion for connecting the recesses of the leads facing each other in adjacent blocks is prepared. A semiconductor chip is mounted on each die pad of the block, and the semiconductor chip and a portion of the top surface of the plurality of leads where the recess is not formed are connected by a wire, and the semiconductor chip, the wire, and the plurality of leads mounted on the plurality of blocks Are collectively sealed with resin. Then, the blocks are separated for each block of the lead frame so that the cut surface passes through the recesses of the plurality of leads.
この実施例によれば、複数のリードの上面と切断面との間に切り欠きが形成されるので、装置を小型化してもリードの脱落を防ぐことができる。 According to this embodiment, since the notch is formed between the upper surfaces and the cut surfaces of the plurality of leads, it is possible to prevent the leads from dropping even if the device is downsized.
実施の形態1.
図1は本発明の実施の形態1に係る半導体装置を示す斜視図であり、図2はその下面図である。この半導体装置はQFN(Quad Flat Non-leaded package)である。そして、パッケージ10の側面からリード11及び吊りリード12の一部が露出し、パッケージ10の下面からリード11及びダイパッド13の下面が露出している。なお、パッケージ10の外形は4mm×4mmである。
FIG. 1 is a perspective view showing a semiconductor device according to
図3は本発明の実施の形態1に係る半導体装置から樹脂を取り除いた状態の上面図であり、図4は図3において封止樹脂で上面を封止した状態のX−X’断面図である。吊りリード12に支持されたダイパッド13の周りに複数のリード11が配置され、ダイパッド13上に半導体チップ14が搭載されている。半導体チップ14と複数のリード11が、複数のワイヤ15によりそれぞれ接続されている。これらの半導体チップ14、複数のワイヤ15及び複数のリード11は樹脂16により封止され、パッケージ10を構成している。複数のリード11の外側面及び下面は樹脂16から露出している。
3 is a top view of the semiconductor device according to the first embodiment of the present invention with the resin removed, and FIG. 4 is a cross-sectional view taken along line XX ′ of FIG. 3 with the top surface sealed with a sealing resin. is there. A plurality of
図5はリードを内側面側から見た図である。リード11の厚みは0.125mm、上面の横幅は0.26mm、下面の横幅は0.20mmである。このように下方に向けて細くなるテーパー形状であるため、リード11のパッケージ下面からの脱落を防ぐことができる。
FIG. 5 is a view of the lead as viewed from the inner side. The
図6はリードの側面図である。複数のリード11の上面と外側面との間に切り欠き17が形成されている。ワイヤボンディング部の縦幅が0.26mm、切り欠き17の縦幅が0.05mm、切り欠き17の高さが0.04mmである。また、リード11の内側面はテーパー状になっており、リード11の下面の縦幅が0.25mmであるのに対し、テーパー部分の縦幅は0.06mmである。
FIG. 6 is a side view of the lead. A
切り欠き17には樹脂16が上方から充填されている。この切り欠き17が樹脂16に引っかかるため、リード11のパッケージ側面からの脱落を防ぐことができる。また、装置のサイズを維持したまま外部端子となるリードの数を増やしたいとき、装置の一辺あたりのリードの数を増やさざるを得ない。しかし吊りリード12に最も近いリードが吊りリードに接触しないように、リードの長さ(パッケージの内側から外側への方向の長さ)を短かくすればよい。その長さは、例えば典型的には外部に露出している部分で0.40mm以下、さらに短くなると0.30mm以下、本実施の形態では0.25mmである。そこでこのようにリード11が短くなっても、リード11の上面と外側面との間であれば切り欠き17を形成することができる。従って、装置を小型化してもリードの脱落を防ぐことができる。
The
また、リード11の上面と外側面との間に切り欠き17を形成し、下面を平坦にすることで、リード11下面全体が樹脂16から露出する。このため、リード下面に凹部や切り欠きを形成するのに比べてリード実装面積を大きくすることができる。そして、リード11の切り欠き17内に充填された樹脂16は、他の大部分の樹脂16と十分に繋がっているため、欠け難い。
Further, by forming a
次に、本発明の実施の形態1に係る半導体装置の製造方法について図面を参照しながら説明する。 Next, a method for manufacturing the semiconductor device according to the first embodiment of the present invention will be described with reference to the drawings.
まず、リードフレームを準備する。図7は本発明の実施の形態1に係るリードフレームを示す平面図であり、図8は図7の一部を拡大した平面図である。リードフレーム18は、吊りリード12に支持されたダイパッド13とダイパッド13の周りに配置された複数のリード11を一つのブロック19として、複数のブロック19を配列したものである。ここでは、リードフレーム18上に、ブロック19を縦横12個ずつ配列したものを3組形成する。
First, a lead frame is prepared. FIG. 7 is a plan view showing the lead frame according to
図9は、図8の一部を更に拡大した平面図である。互いに隣接するブロックの対向するリード11がそれぞれ第1の連結部20aにより連結されている。そして、互いに隣接する第1の連結部20aがそれぞれ第2の連結部20bにより連結されている。第2の連結部20bの横幅は0.20mmである。
FIG. 9 is a plan view in which a part of FIG. 8 is further enlarged. The opposing leads 11 of the blocks adjacent to each other are connected by the first connecting
次に、リードフレーム18の上面(半導体チップがダイボンドされる面)と下面(上面に対して反対側の面)をそれぞれ化学薬品を使って貫通させない程度にエッチングした、いわゆるハーフエッチを行う(ハーフエッチ工程)。図10はハーフエッチしたリードフレームの上面を示す平面図であり、図11は図10の一部を拡大した平面図である。図中で、白抜きの部分がハーフエッチされていない部分であり、斜線模様を付した部分がハーフエッチした部分である。複数のリード11の上面にハーフエッチにより凹部17´が形成されている。互いに隣接するブロック19の対向するリード11の凹部17´が繋がるように第1の連結部20aの上面がハーフエッチされている。第2の連結部20bはハーフエッチされていない。
Next, so-called half-etching is performed in which the upper surface (surface on which the semiconductor chip is die-bonded) and the lower surface (surface opposite to the upper surface) of the
図12はハーフエッチしたリードフレームの下面を示す平面図であり、図13は図12の一部を拡大した平面図である。図中で、白抜きの部分がハーフエッチされていない部分であり、斜線模様を付した部分がハーフエッチした部分であり、格子模様を付した部分はテーパー部分である。第2の連結部20bの下面及び吊りリード12の下面がハーフエッチされている。リード11の下面の横幅は0.20mmであり、リード11の上面の横幅は0.26mmである。なお、図中の白抜きの部分が樹脂封止後の半導体パッケージ下面から露出する部分となる。
FIG. 12 is a plan view showing the lower surface of the half-etched lead frame, and FIG. 13 is an enlarged plan view of a part of FIG. In the figure, the white part is a part that is not half-etched, the part with a diagonal pattern is a part that is half-etched, and the part with a lattice pattern is a tapered part. The lower surface of the second connecting
図14は図10のA−A´における断面図であり、図15は図14の一部を拡大した断面図である。リード11のハーフエッチされていない部分(ワイヤボンディング部)の縦幅が0.26mmである。そして、互いに隣接するブロック19の対向するリード11の凹部17´の縦幅と、その間に存在しハーフエッチされている第1の連結部20aの縦幅の合計は0.40mmである。
14 is a cross-sectional view taken along the line AA ′ of FIG. 10, and FIG. 15 is an enlarged cross-sectional view of a part of FIG. The vertical width of the portion of the
図16は図10のB−B´における断面図であり、図17は図16の一部を拡大した断面図である。リード11の上面は、B−B´断面に沿って凹凸が繰りかえされた形状になっている。一方、リード11の下面は、上面とは逆の凹凸が繰りかえされた形状になっている。リードフレーム18の元の厚みが1.25mmで、上面からハーフエッチされた部分の深さは0.40mm、下面からハーフエッチされた部分の深さは0.40mmである。
16 is a cross-sectional view taken along the line BB ′ of FIG. 10, and FIG. 17 is an enlarged cross-sectional view of a part of FIG. The upper surface of the
次に、図18に示すように、各ブロック19のダイパッド13上に半導体チップ14を搭載する。次に、ワイヤボンディングを行う。図19はワイヤボンディングを行う様子を示す平面図であり、図20は図19のC−C´における断面図であり、図21は図19のD−D´における断面図である。
Next, as shown in FIG. 18, the
リードフレーム18の下面をシート21上に貼り付け、ボンディング装置のプラテン30上に載置する。そしてボンディング装置によりワイヤボンディングする際、少なくとも第2の連結部20bを押え部材22で押えた状態で、各ブロック19の半導体チップ14と複数のリード11を複数のワイヤ15によりそれぞれ接続する。ここで図19に示すように、押え部材22は格子形状をなし、各ブロック19の外枠にほぼ一致しており、配列する第2の連結部20bに沿って押え部材22が配置される。押え部材22は、リード11の凹部17’の底面には接触しない。なお、シート21として、紫外線を当てるとリードフレーム18から容易に剥がすことができるUVシートや、後段のダイシング工程で使用されるダイシングシートなどを用いることができる。
The lower surface of the
次に、図22に示すように、リードフレーム18上に縦横12個ずつ配列したブロック19の半導体チップ14、複数のワイヤ15及び複数のリード11を樹脂16で一括封止する(樹脂封止工程)。この際に凹部17´を樹脂16で上方から充填する。モールド装置のキャビティを構成する上金型及び下金型は図示していないが、図23に示すように、リードフレーム18をシート21上に貼り付けた状態で樹脂封止を行うことで、リードフレーム18の下面に樹脂16が潜り込むのを防ぐことができる。これにより、複数のリード11の下面を樹脂16から露出させる。
Next, as shown in FIG. 22, the
次に、樹脂封止した後、シート21にUVを照射してシート21を剥がす。そして樹脂封止面側にシート24を貼り付け、ダイシング装置内のダイシングステージにシート24側を上にして載置する。図24に示すように、リードフレーム18をシート24に貼り付けた状態で、ダイシングブレード23を用いて、樹脂16で封止したリードフレーム18をブロック19ごとに分離する(ダイシング工程)。この際に、複数のリード11の切断面が凹部17´を通るようにして、図6に示すように複数のリード11の上面と外側面(切断面)との間に切り欠き17を形成する。なお、ダイシングブレード23の幅は0.30mmである。以上の工程により、本実施の形態に係る半導体装置が製造される。
Next, after sealing with resin, the
凹部17は化学薬品を使うエッチングにより行われるため、図7に示すリードフレーム18全体からみて、ハーフエッチした部分の厚みにばらつきが生じる可能性がある。例えば最端のブロック内のハーフエッチ部分の厚みと、それとは遠く離れた最端の反対側のブロック内のハーフエッチ部分の厚みとの間にずれが生じる可能性がある。他方、ハーフエッチ前の元々のリードフレーム18の厚みはリードフレーム全体で高精度に均一性が保たれているように形成されている。従って、上記のようにワイヤボンディング工程においてハーフエッチしていない第2の連結部20bを押え部材22で押えることで、リードフレーム18を押える力をフレーム全体で均一に保てるため高精度なワイヤボンドが実現される。
Since the
また、硬いリードフレーム18の一部である第1の連結部20aの上面がハーフエッチされているため、ダイシングブレード23の磨耗を低減することができる。同様に、第2の連結部20bの下面がハーフエッチされているため、ダイシングブレード23の磨耗を低減することができる。この第2の連結部20bの下面のハーフエッチは、本来必要とされている吊りリード12の下面のハーフエッチと同じ工程で形成できるため、リードフレームの製造コストは増えない。
Further, since the upper surface of the first connecting
実施の形態2.
図25は本発明の実施の形態2に係るハーフエッチしたリードフレームの上面を示す平面図であり、図26は図25の一部を拡大した平面図であり、図27は図25のE−E´における断面図である。図示のように、第1の連結部20aにハーフエッチされていない部分が有る。そして、図28に示すように、ワイヤボンディング工程において、第1の連結部20aのハーフエッチされていない部分を押え部材22で押えた状態で、各ブロック19の半導体チップ14と複数のリード11を複数のワイヤ15によりそれぞれ接続する。リードフレーム下面のハーフエッチパターン構成を含めてその他の構成及び工程は実施の形態1と同様である。
25 is a plan view showing the top surface of a half-etched lead frame according to
第1の連結部20aのハーフエッチされていない部分の下面もハーフエッチされていないため、この部分は元々のリードフレーム18の厚みとなる。従って、この部分を押え部材22で押えることで、押え部材22によるリードフレーム18の押圧強度を増すことができ、実施の形態1に比してさらに高精度なワイヤボンディングが実現される。
Since the lower surface of the portion of the first connecting
なお、第1の連結部20aのハーフエッチされていない部分の幅aは、第2の連結部20bの幅bよりも小さい(a<b)。しかし、これに限らず、幅aがダイシングのブレード23の厚みより小さければ、幅aと幅bが同じ(a=b)或いは幅aを幅bより大きくしてもよい。ただし幅aが大きくなるほどダイシング時のブレード23の負荷が増えることに留意して幅aが決定される。
In addition, the width a of the part which is not half-etched of the first connecting
また、図29に示すように、ダイシング工程において、互いに隣接するブロック19間を2箇所ダイシングするようにしてもよい。これにより、第1の連結部20aのハーフエッチされていない部分の幅を広く確保することができる。従って、ワイヤボンディング工程において押え部材22で押える部分を広くすることができる。さらに、2以上のブロック19ごとに、互いに隣接するブロック19間を2箇所ダイシングするようにすれば、リードフレーム18全体をあまり大きくすることなく、押え部材22で押える部分を広くすることができる。
Further, as shown in FIG. 29, in the dicing process, two
実施の形態3.
図30は本発明の実施の形態3に係るハーフエッチしたリードフレームの上面を示す平面図であり、図31は図30の一部を拡大した平面図である。図32は本発明の実施の形態3に係るハーフエッチしたリードフレームの下面を示す平面図である。図33は図30のF−F´における断面図である。図中で、白抜きの部分がハーフエッチされていない部分であり、斜線模様を付した部分がハーフエッチした部分である。
Embodiment 3 FIG.
30 is a plan view showing the top surface of a half-etched lead frame according to Embodiment 3 of the present invention, and FIG. 31 is a plan view enlarging a part of FIG. FIG. 32 is a plan view showing the lower surface of a half-etched lead frame according to Embodiment 3 of the present invention. 33 is a cross-sectional view taken along the line FF ′ of FIG. In the figure, the white portions are portions that are not half-etched, and the shaded portions are portions that are half-etched.
図示のように、第1,第2の連結部20a,20bの上面がハーフエッチされている。複数のリード11の凹部17´の下面及び第1,第2の連結部20a,20bの下面はハーフエッチされていない。そして、図34に示すように、ワイヤボンディング工程において、第1,第2の連結部20a,20b及びリード11の凹部17´の底面を押え部材22で押えた状態で、各ブロック19の半導体チップ14と複数のリード11を複数のワイヤ15によりそれぞれ接続する。その他の構成及び工程は実施の形態1と同様である。
As illustrated, the upper surfaces of the first and second connecting
これにより、第2の連結部20bを押え部材22で押える実施の形態1に比べて、押え部材22で押える領域の面積が大きくなる。また、硬いリードフレーム18の一部である第1,第2の連結部20a,20bの上面をハーフエッチしたことで、ダイシングブレード23の磨耗を低減することができる。
As a result, the area of the region pressed by the pressing
また、リード11の下面には凹部を形成していないため、リード11の下面全体がシート21に貼り付く。従って、リードの下面に凹部を形成する従来技術に比べてシート21との貼り付き面積が増大し、リードフレーム18を強く固定することができるため、ワイヤボンディング時、ワイヤが接合されるときの衝撃によるリードのずれを防ぐことができる。
Further, since no recess is formed on the lower surface of the
10 パッケージ
11 リード
13 ダイパッド
14 半導体チップ
15 ワイヤ
16 樹脂
17 切り欠き
17´ 凹部
18 リードフレーム
19 ブロック
20a 第1の連結部
20b 第2の連結部
21 シート
22 押え部材
10
Claims (9)
前記ブロック各々のダイパッド上に半導体チップを搭載する工程と、
前記ブロック各々に搭載された半導体チップと前記複数のリードの上面の前記凹部が形成されていない部分とをワイヤで接続するワイヤボンディング工程と、
前記複数のブロックに搭載された半導体チップ、前記ワイヤ及び前記複数のリードを一括して樹脂で一括に封止する樹脂封止工程と、
その切断面が前記複数のリードの凹部を通るようにして、前記リードフレームのブロックごとに分離するダイシング工程とを備えた半導体装置の製造方法。 A lead frame in which a portion including a die pad and a plurality of leads arranged around the die pad is formed as one block, and a plurality of the blocks are arranged, and a recess is formed on the upper surface of each of the plurality of leads. A step of preparing a lead frame having a connecting portion that connects the concave portions of the leads facing each other in adjacent blocks;
Mounting a semiconductor chip on the die pad of each of the blocks;
A wire bonding step of connecting a semiconductor chip mounted on each of the blocks and a portion of the top surface of the plurality of leads where the concave portion is not formed with a wire;
A resin sealing step of collectively sealing the semiconductor chip, the wire and the plurality of leads mounted on the plurality of blocks with a resin;
A dicing step of separating each block of the lead frame such that the cut surface passes through the recesses of the plurality of leads.
各ブロックの前記ダイパッド上に半導体チップを搭載する工程と、
少なくとも前記第2の連結部を押え部材で押えた状態で、各ブロックの前記半導体チップと前記複数のリードの上面を複数のワイヤによりそれぞれ接続するワイヤボンディング工程と、
複数のブロックの前記半導体チップ、前記複数のワイヤ及び前記複数のリードを樹脂で一括封止する樹脂封止工程と、
前記樹脂で封止した前記リードフレームをブロックごとに分離するダイシング工程とを備え、
前記樹脂封止工程において、前記凹部を前記樹脂で上方から充填し、前記複数のリードの下面を前記樹脂から露出させ、
前記ダイシング工程において、前記複数のリードの切断面が前記凹部にくるようにして、前記複数のリードの上面と切断面との間に切り欠きを形成することを特徴とする半導体装置の製造方法。 A plurality of blocks are arranged using a die pad and a plurality of leads arranged around the die pad as one block, and opposing leads of adjacent blocks are connected by a first connecting portion, respectively, and the first adjacent to each other. Each of the connecting portions is connected by a second connecting portion, and on the same surface side of the lead frame, recesses are formed on the upper surfaces of the plurality of leads by half-etching, and the second connecting portion is Preparing a lead frame that is not half-etched;
Mounting a semiconductor chip on the die pad of each block;
A wire bonding step of connecting the semiconductor chip of each block and the upper surfaces of the plurality of leads with a plurality of wires in a state where at least the second connecting portion is pressed by a pressing member;
A resin sealing step of collectively sealing the semiconductor chips of the plurality of blocks, the plurality of wires, and the plurality of leads with a resin;
And a dicing step of separating the lead frame sealed with the resin for each block,
In the resin sealing step, the concave portion is filled with the resin from above, the lower surfaces of the leads are exposed from the resin,
A method of manufacturing a semiconductor device, wherein, in the dicing step, a notch is formed between an upper surface and a cut surface of the plurality of leads such that a cut surface of the plurality of leads comes to the recess.
前記ワイヤボンディング工程において、前記第1の連結部のハーフエッチされていない部分を前記押え部材で押えることを特徴とする請求項2に記載の半導体装置の製造方法。 As the lead frame, prepare a part having a half-etched portion in the first connecting portion,
3. The method of manufacturing a semiconductor device according to claim 2, wherein, in the wire bonding step, a portion that is not half-etched of the first connecting portion is pressed by the pressing member.
各ブロックの前記ダイパッド上に半導体チップを搭載する工程と、
前記第1,第2の連結部及び前記リードの凹部の底面を押え部材で押えた状態で、各ブロックの前記半導体チップと前記複数のリードの上面を複数のワイヤによりそれぞれ接続するワイヤボンディング工程と、
複数のブロックの前記半導体チップ、前記複数のワイヤ及び前記複数のリードを樹脂で一括封止する樹脂封止工程と、
前記樹脂で封止した前記リードフレームをブロックごとに分離するダイシング工程とを備え、
前記樹脂封止工程において、前記凹部を前記樹脂で上方から充填し、前記複数のリードの下面を前記樹脂から露出させ、
前記ダイシング工程において、前記複数のリードの切断面が前記凹部にくるようにして、前記複数のリードの上面と切断面との間に切り欠きを形成することを特徴とする半導体装置の製造方法。 A plurality of blocks are arranged using a die pad and a plurality of leads arranged around the die pad as one block, and opposing leads of adjacent blocks are connected by a first connecting portion, respectively, and the first adjacent to each other. Are connected to each other by a second connecting portion, and on the same surface side of the lead frame, recesses are formed on the upper surfaces of the plurality of leads by half-etching, and the first and second Preparing a lead frame in which the upper surface of the connecting portion is half-etched;
Mounting a semiconductor chip on the die pad of each block;
A wire bonding step of connecting the semiconductor chip of each block and the upper surfaces of the plurality of leads by a plurality of wires in a state where the bottom surfaces of the first and second connecting portions and the concave portions of the leads are pressed by a pressing member; ,
A resin sealing step of collectively sealing the semiconductor chips of the plurality of blocks, the plurality of wires, and the plurality of leads with a resin;
And a dicing step of separating the lead frame sealed with the resin for each block,
In the resin sealing step, the concave portion is filled with the resin from above, the lower surfaces of the leads are exposed from the resin,
A method of manufacturing a semiconductor device, wherein, in the dicing step, a notch is formed between an upper surface and a cut surface of the plurality of leads such that a cut surface of the plurality of leads comes to the recess.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259129A JP2009088412A (en) | 2007-10-02 | 2007-10-02 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259129A JP2009088412A (en) | 2007-10-02 | 2007-10-02 | Manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009088412A true JP2009088412A (en) | 2009-04-23 |
Family
ID=40661403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007259129A Pending JP2009088412A (en) | 2007-10-02 | 2007-10-02 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009088412A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL2010379C2 (en) * | 2013-03-01 | 2014-09-03 | Besi Netherlands B V | TEMPLATE, CARRIER WITH ELECTRONIC COMPONENTS TO BE COVERED, CARRIER WITH ELECTRONIC COMPONENTS COVERED, SAVED COVERED ELECTRONIC COMPONENT AND METHOD OF COVERING ELECTRONIC COMPONENTS. |
CN104685615A (en) * | 2014-03-27 | 2015-06-03 | 瑞萨电子株式会社 | Method for manufacturing semiconductor device and semiconductor device |
CN105470232A (en) * | 2015-12-30 | 2016-04-06 | 宁波康强电子股份有限公司 | Manufacturing method for pre-packaged lead frame |
JP2018129405A (en) * | 2017-02-08 | 2018-08-16 | 大口マテリアル株式会社 | Lead frame and manufacturing method thereof |
JP2021170683A (en) * | 2017-08-28 | 2021-10-28 | 大日本印刷株式会社 | Lead frame and method for manufacturing semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267482A (en) * | 2000-03-21 | 2001-09-28 | Mitsui High Tec Inc | Lead frame pattern, semiconductor device using it, manufacturing method therefor |
JP2001320007A (en) * | 2000-05-09 | 2001-11-16 | Dainippon Printing Co Ltd | Frame for resin sealed semiconductor device |
JP2002083918A (en) * | 2000-06-22 | 2002-03-22 | Mitsui High Tec Inc | Lead frame and semiconductor device |
JP2002110885A (en) * | 2000-09-26 | 2002-04-12 | Dainippon Printing Co Ltd | Frame for resin-sealed semiconductor device |
JP2004228166A (en) * | 2003-01-20 | 2004-08-12 | Sanyo Electric Co Ltd | Semiconductor device and its producing process |
-
2007
- 2007-10-02 JP JP2007259129A patent/JP2009088412A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267482A (en) * | 2000-03-21 | 2001-09-28 | Mitsui High Tec Inc | Lead frame pattern, semiconductor device using it, manufacturing method therefor |
JP2001320007A (en) * | 2000-05-09 | 2001-11-16 | Dainippon Printing Co Ltd | Frame for resin sealed semiconductor device |
JP2002083918A (en) * | 2000-06-22 | 2002-03-22 | Mitsui High Tec Inc | Lead frame and semiconductor device |
JP2002110885A (en) * | 2000-09-26 | 2002-04-12 | Dainippon Printing Co Ltd | Frame for resin-sealed semiconductor device |
JP2004228166A (en) * | 2003-01-20 | 2004-08-12 | Sanyo Electric Co Ltd | Semiconductor device and its producing process |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL2010379C2 (en) * | 2013-03-01 | 2014-09-03 | Besi Netherlands B V | TEMPLATE, CARRIER WITH ELECTRONIC COMPONENTS TO BE COVERED, CARRIER WITH ELECTRONIC COMPONENTS COVERED, SAVED COVERED ELECTRONIC COMPONENT AND METHOD OF COVERING ELECTRONIC COMPONENTS. |
WO2014133390A1 (en) * | 2013-03-01 | 2014-09-04 | Besi Netherlands B.V. | Mould, carrier with encapsulated electronic components, separated encapsulated electronic component and method for encapsulating electronic components |
US10032653B2 (en) | 2013-03-01 | 2018-07-24 | Besi Netherlands B.V. | Mould, carrier with encapsulated electronic components, separated encapsulated electronic component and method for encapsulating electronic components |
US10720340B2 (en) | 2013-03-01 | 2020-07-21 | Besi Netherlands B.V. | Mould, carrier with encapsulated electronic components, separated encapsulated electronic component and method for encapsulating electronic components |
CN104685615A (en) * | 2014-03-27 | 2015-06-03 | 瑞萨电子株式会社 | Method for manufacturing semiconductor device and semiconductor device |
EP3128539A4 (en) * | 2014-03-27 | 2017-12-27 | Renesas Electronics Corporation | Semiconductor device manufacturing method and semiconductor device |
CN105470232A (en) * | 2015-12-30 | 2016-04-06 | 宁波康强电子股份有限公司 | Manufacturing method for pre-packaged lead frame |
JP2018129405A (en) * | 2017-02-08 | 2018-08-16 | 大口マテリアル株式会社 | Lead frame and manufacturing method thereof |
JP2021170683A (en) * | 2017-08-28 | 2021-10-28 | 大日本印刷株式会社 | Lead frame and method for manufacturing semiconductor device |
JP7223347B2 (en) | 2017-08-28 | 2023-02-16 | 大日本印刷株式会社 | Manufacturing method of lead frame and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI474455B (en) | Advanced quad flat non-leaded package structure | |
US8174096B2 (en) | Stamped leadframe and method of manufacture thereof | |
US6611047B2 (en) | Semiconductor package with singulation crease | |
JP5876645B2 (en) | Lead frame manufacturing method | |
US9184118B2 (en) | Micro lead frame structure having reinforcing portions and method | |
US8575006B2 (en) | Process to form semiconductor packages with external leads | |
US9620388B2 (en) | Integrated circuit package fabrication with die attach paddle having middle channels | |
JP2009088412A (en) | Manufacturing method of semiconductor device | |
JP2006100636A (en) | Method of manufacturing semiconductor device | |
JP7030481B2 (en) | Manufacturing method of resin encapsulation mold and semiconductor device | |
US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
US9659842B2 (en) | Methods of fabricating QFN semiconductor package and metal plate | |
US20030116833A1 (en) | Lead-frame strip and method of manufacturing semiconductor packages using the same | |
JP5971531B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
KR100657159B1 (en) | Mold structure for manufacturing semiconductor package | |
JP2011077092A (en) | Lead frame, and method of manufacturing semiconductor device using the same | |
JP5215980B2 (en) | Manufacturing method of semiconductor device | |
JP2006237187A (en) | Method of manufacturing resin-sealed semiconductor package | |
JP5684632B2 (en) | Manufacturing method of LED package substrate | |
JP5467506B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP5684631B2 (en) | LED package substrate | |
JP6695166B2 (en) | Lead frame and method for manufacturing semiconductor package | |
JP4455166B2 (en) | Lead frame | |
KR100643431B1 (en) | Method for manufactureing thin lead frame using pressing and apparatus thereof | |
JP6705654B2 (en) | Lead frame and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |