JP2002105651A - プラズマｃｖｄ装置 - Google Patents
プラズマｃｖｄ装置Info
- Publication number
- JP2002105651A JP2002105651A JP2000303392A JP2000303392A JP2002105651A JP 2002105651 A JP2002105651 A JP 2002105651A JP 2000303392 A JP2000303392 A JP 2000303392A JP 2000303392 A JP2000303392 A JP 2000303392A JP 2002105651 A JP2002105651 A JP 2002105651A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- substrate
- filament
- diode
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Manufacturing Optical Record Carriers (AREA)
Abstract
(57)【要約】
【課題】 被処理基板の両面を絶縁又はシールドしなく
ても安定した放電を得ることができるプラズマＣＶＤ装
置を提供する。 【解決手段】 本発明に係るプラズマＣＶＤ装置は、チ
ャンバー１内に配置され、被処理基板２の両面それぞれ
に対向する位置に形成された第１及び第２のアノード１
７，１８と、第１及び第２のアノードに接続された第１
及び第２の直流電源４，５と、第１及び第２のアノード
の近傍に配置された第１及び第２のフィラメント１５，
１６と、第１及び第２のフィラメントに接続された第１
及び第２の交流電源２１，２２と、第１の直流電源と第
１の交流電源に対して共通に接続された第１のダイオー
ド２３と、第２の直流電源と第２の交流電源に対して共
通に接続された第２のダイオード２４と、第１及び第２
のダイオードに接続された接地電位１２，１３と、を具
備する。
ても安定した放電を得ることができるプラズマＣＶＤ装
置を提供する。 【解決手段】 本発明に係るプラズマＣＶＤ装置は、チ
ャンバー１内に配置され、被処理基板２の両面それぞれ
に対向する位置に形成された第１及び第２のアノード１
７，１８と、第１及び第２のアノードに接続された第１
及び第２の直流電源４，５と、第１及び第２のアノード
の近傍に配置された第１及び第２のフィラメント１５，
１６と、第１及び第２のフィラメントに接続された第１
及び第２の交流電源２１，２２と、第１の直流電源と第
１の交流電源に対して共通に接続された第１のダイオー
ド２３と、第２の直流電源と第２の交流電源に対して共
通に接続された第２のダイオード２４と、第１及び第２
のダイオードに接続された接地電位１２，１３と、を具
備する。
Description
【０００１】
【発明の属する技術分野】本発明は、被処理基板の両面
にＤＬＣ膜を成膜するプラズマＣＶＤ装置に関する。
にＤＬＣ膜を成膜するプラズマＣＶＤ装置に関する。
【０００２】
【従来の技術】プラズマＣＶＤ（Chemical Vapor Depos
ition）装置は、熱フィラメントによる直流放電を用い
て、ハードディスクなどの被処理基板に保護膜としての
ＤＬＣ（Diamond Like Carbon）膜を成膜する装置であ
る。プラズマＣＶＤは、真空中での放電により成膜原料
ガスをプラズマ状態とし、イオン化物質の分子をマイナ
ス電位により加速し、加工対象の被処理基板の表面に付
着させて薄膜を形成する技術である。
ition）装置は、熱フィラメントによる直流放電を用い
て、ハードディスクなどの被処理基板に保護膜としての
ＤＬＣ（Diamond Like Carbon）膜を成膜する装置であ
る。プラズマＣＶＤは、真空中での放電により成膜原料
ガスをプラズマ状態とし、イオン化物質の分子をマイナ
ス電位により加速し、加工対象の被処理基板の表面に付
着させて薄膜を形成する技術である。
【０００３】プラズマＣＶＤ装置において、フィラメン
トに２０〜３０Ａ程度の電流を流してフィラメントを赤
熱させ、そのフィラメントの近傍に設置したアノードに
１０〜２００Ｖ程度のプラスの電圧を印加することによ
り、フィラメントから発生した熱電子がアノードに流れ
る。その際、その熱電子と炭化水素系ガスが衝突して発
生するプラズマ中の陽イオンの粒子が被処理基板のバイ
アスによって引き付けられ、被処理基板にＤＬＣ膜が成
膜される。
トに２０〜３０Ａ程度の電流を流してフィラメントを赤
熱させ、そのフィラメントの近傍に設置したアノードに
１０〜２００Ｖ程度のプラスの電圧を印加することによ
り、フィラメントから発生した熱電子がアノードに流れ
る。その際、その熱電子と炭化水素系ガスが衝突して発
生するプラズマ中の陽イオンの粒子が被処理基板のバイ
アスによって引き付けられ、被処理基板にＤＬＣ膜が成
膜される。
【０００４】
【発明が解決しようとする課題】ところで、ハードディ
スクには両面にＤＬＣ膜を成膜する必要がある。このた
め、プラズマＣＶＤ装置としてはハードディスクの両面
にＤＬＣ膜を同時に成膜できるようなものが望ましい。
スクには両面にＤＬＣ膜を成膜する必要がある。このた
め、プラズマＣＶＤ装置としてはハードディスクの両面
にＤＬＣ膜を同時に成膜できるようなものが望ましい。
【０００５】そこで、フィラメントによる直流放電を用
いて陽イオンの粒子を発生させる手段をチャンバー内の
両側に備え、チャンバーの中央にハードディスク（被処
理基板）を配置することにより、ハードディスクの両面
にＤＬＣ膜を同時に成膜できるようなプラズマＣＶＤ装
置が本発明者によって提案されている。このプラズマＣ
ＶＤ装置は、本来、次のように動作させることを考えて
いた。つまり、ハードディスクの各面のチャンバー内で
生成した陽イオンを、被処理基板のバイアスによって引
き付け、基板表面に到達して基板電流となる。そして、
基板内に流入した陽イオンと同量の電子がフィラメント
とアノードに吸収され、安定した放電が持続される。
いて陽イオンの粒子を発生させる手段をチャンバー内の
両側に備え、チャンバーの中央にハードディスク（被処
理基板）を配置することにより、ハードディスクの両面
にＤＬＣ膜を同時に成膜できるようなプラズマＣＶＤ装
置が本発明者によって提案されている。このプラズマＣ
ＶＤ装置は、本来、次のように動作させることを考えて
いた。つまり、ハードディスクの各面のチャンバー内で
生成した陽イオンを、被処理基板のバイアスによって引
き付け、基板表面に到達して基板電流となる。そして、
基板内に流入した陽イオンと同量の電子がフィラメント
とアノードに吸収され、安定した放電が持続される。
【０００６】しかしながら、上述したプラズマＣＶＤ装
置のチャンバー構造では、被処理基板の両面を電気的に
完全に絶縁又はシールドすることは困難であるので、被
処理基板の両面は絶縁又はシールドしていない。このた
め、被処理基板の両面のチャンバーで生成された荷電粒
子の一部が被処理基板の脇を通りぬけて向かい側のフィ
ラメント又はアノードに流入する現象が起こり、系の不
安定さを増大させることになる。つまり、被処理基板の
両面のプラズマが干渉してしまい、安定したアノード電
流、基板電流が得られないので、安定した放電を得るこ
とができない。その結果、成膜速度や膜質にばらつきが
生じたり、被処理基板の両面に成膜されたＤＬＣ膜に膜
厚差が生じてしまう。
置のチャンバー構造では、被処理基板の両面を電気的に
完全に絶縁又はシールドすることは困難であるので、被
処理基板の両面は絶縁又はシールドしていない。このた
め、被処理基板の両面のチャンバーで生成された荷電粒
子の一部が被処理基板の脇を通りぬけて向かい側のフィ
ラメント又はアノードに流入する現象が起こり、系の不
安定さを増大させることになる。つまり、被処理基板の
両面のプラズマが干渉してしまい、安定したアノード電
流、基板電流が得られないので、安定した放電を得るこ
とができない。その結果、成膜速度や膜質にばらつきが
生じたり、被処理基板の両面に成膜されたＤＬＣ膜に膜
厚差が生じてしまう。
【０００７】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、被処理基板の両面を絶縁
又はシールドしなくても安定した放電を得ることができ
るプラズマＣＶＤ装置を提供することにある。
れたものであり、その目的は、被処理基板の両面を絶縁
又はシールドしなくても安定した放電を得ることができ
るプラズマＣＶＤ装置を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るプラズマＣＶＤ装置は、被処理基板の
両面にＤＬＣ膜を成膜するプラズマＣＶＤ装置であっ
て、被処理基板に成膜処理を施すためのチャンバーと、
このチャンバー内に原料ガスを導入するガス導入部と、
チャンバー内に配置され、被処理基板の一方の主面に対
向する位置に形成された第１のアノードと、第１のアノ
ードに接続された第１の直流電源と、第１のアノードの
近傍に配置された第１のフィラメントと、第１のフィラ
メントに接続された第１の交流電源と、第１の直流電源
と第１の交流電源に対して共通に接続された第１のダイ
オードと、第１のダイオードに接続された接地電位と、
チャンバー内に配置され、被処理基板の他方の主面に対
向する位置に形成された第２のアノードと、第２のアノ
ードに接続された第２の直流電源と、第２のアノードの
近傍に配置された第２のフィラメントと、第２のフィラ
メントに接続された第２の交流電源と、第２の直流電源
と第２の交流電源に対して共通に接続された第２のダイ
オードと、第２のダイオードに接続された接地電位と、
被処理基板に接続された第３の直流電源と、を具備し、
第１のダイオードは、接地電位から第１の直流電源及び
第１の交流電源の側に向けて順方向となるように接続さ
れており、第２のダイオードは、接地電位から第２の直
流電源及び第２の交流電源の側に向けて順方向となるよ
うに接続されていることを特徴とする。
め、本発明に係るプラズマＣＶＤ装置は、被処理基板の
両面にＤＬＣ膜を成膜するプラズマＣＶＤ装置であっ
て、被処理基板に成膜処理を施すためのチャンバーと、
このチャンバー内に原料ガスを導入するガス導入部と、
チャンバー内に配置され、被処理基板の一方の主面に対
向する位置に形成された第１のアノードと、第１のアノ
ードに接続された第１の直流電源と、第１のアノードの
近傍に配置された第１のフィラメントと、第１のフィラ
メントに接続された第１の交流電源と、第１の直流電源
と第１の交流電源に対して共通に接続された第１のダイ
オードと、第１のダイオードに接続された接地電位と、
チャンバー内に配置され、被処理基板の他方の主面に対
向する位置に形成された第２のアノードと、第２のアノ
ードに接続された第２の直流電源と、第２のアノードの
近傍に配置された第２のフィラメントと、第２のフィラ
メントに接続された第２の交流電源と、第２の直流電源
と第２の交流電源に対して共通に接続された第２のダイ
オードと、第２のダイオードに接続された接地電位と、
被処理基板に接続された第３の直流電源と、を具備し、
第１のダイオードは、接地電位から第１の直流電源及び
第１の交流電源の側に向けて順方向となるように接続さ
れており、第２のダイオードは、接地電位から第２の直
流電源及び第２の交流電源の側に向けて順方向となるよ
うに接続されていることを特徴とする。
【０００９】上記プラズマＣＶＤ装置によれば、第１の
直流電源と第１の交流電源に対して共通に第１のダイオ
ードを接続し、第２の直流電源と第２の交流電源に対し
て共通に第２のダイオードを接続している。このため、
成膜時に第１のフィラメントから発生した熱電子が原料
ガスに衝突して発生するプラズマ中の荷電粒子が被処理
基板の脇を通りぬけて第２のフィラメント又は第２のア
ノードに流入するのを抑制できる。これと共に、第２の
フィラメントから発生した熱電子が原料ガスに衝突して
発生するプラズマ中の荷電粒子が被処理基板の脇を通り
ぬけて第１のフィラメント又は第１のアノードに流入す
るのを抑制できる。これにより、安定したアノード電
流、基板電流を得ることができ、安定した放電を得るこ
とができる。
直流電源と第１の交流電源に対して共通に第１のダイオ
ードを接続し、第２の直流電源と第２の交流電源に対し
て共通に第２のダイオードを接続している。このため、
成膜時に第１のフィラメントから発生した熱電子が原料
ガスに衝突して発生するプラズマ中の荷電粒子が被処理
基板の脇を通りぬけて第２のフィラメント又は第２のア
ノードに流入するのを抑制できる。これと共に、第２の
フィラメントから発生した熱電子が原料ガスに衝突して
発生するプラズマ中の荷電粒子が被処理基板の脇を通り
ぬけて第１のフィラメント又は第１のアノードに流入す
るのを抑制できる。これにより、安定したアノード電
流、基板電流を得ることができ、安定した放電を得るこ
とができる。
【００１０】本発明に係るプラズマＣＶＤ装置は、被処
理基板の両面にＤＬＣ膜を成膜するプラズマＣＶＤ装置
であって、被処理基板に成膜処理を施すためのチャンバ
ーと、このチャンバー内に配置され、被処理基板の一方
の主面に対向する位置に形成された第１の熱電子発生部
と、第１の熱電子発生部に接続された第１のダイオード
と、チャンバー内に配置され、被処理基板の他方の主面
に対向する位置に形成された第２の熱電子発生部と、第
２の熱電子発生部に接続された第２のダイオードと、チ
ャンバー内に原料ガスを導入するガス導入部と、を具備
し、第１のダイオードは、上記原料ガスと第２の熱電子
発生部で発生した熱電子が衝突して発生するプラズマ中
の第２の荷電粒子が第１の熱電子発生部に流入するのを
抑制するものであり、第２のダイオードは、上記原料ガ
スと第１の熱電子発生部で発生した熱電子が衝突して発
生するプラズマ中の第１の荷電粒子が第２の熱電子発生
部に流入するのを抑制するものであることを特徴とす
る。
理基板の両面にＤＬＣ膜を成膜するプラズマＣＶＤ装置
であって、被処理基板に成膜処理を施すためのチャンバ
ーと、このチャンバー内に配置され、被処理基板の一方
の主面に対向する位置に形成された第１の熱電子発生部
と、第１の熱電子発生部に接続された第１のダイオード
と、チャンバー内に配置され、被処理基板の他方の主面
に対向する位置に形成された第２の熱電子発生部と、第
２の熱電子発生部に接続された第２のダイオードと、チ
ャンバー内に原料ガスを導入するガス導入部と、を具備
し、第１のダイオードは、上記原料ガスと第２の熱電子
発生部で発生した熱電子が衝突して発生するプラズマ中
の第２の荷電粒子が第１の熱電子発生部に流入するのを
抑制するものであり、第２のダイオードは、上記原料ガ
スと第１の熱電子発生部で発生した熱電子が衝突して発
生するプラズマ中の第１の荷電粒子が第２の熱電子発生
部に流入するのを抑制するものであることを特徴とす
る。
【００１１】また、本発明に係るプラズマＣＶＤ装置に
おいて、上記第１の熱電子発生部は、熱電子を発生させ
る第１のフィラメントと、熱電子を引き付ける第１のア
ノードと、からなり、第１のフィラメントは第１の交流
電源に接続され、第１のアノードは第１の直流電源に接
続されており、上記第２の熱電子発生部は、熱電子を発
生させる第２のフィラメントと、熱電子を引き付ける第
２のアノードと、からなり、第２のフィラメントは第２
の交流電源に接続され、第２のアノードは第２の直流電
源に接続されており、第１の荷電粒子を被処理基板の一
方の主面に引き付けると共に第２の荷電粒子を被処理基
板の他方の主面に引き付けることにより、被処理基板の
両面にＤＬＣ膜を成膜することが好ましい。
おいて、上記第１の熱電子発生部は、熱電子を発生させ
る第１のフィラメントと、熱電子を引き付ける第１のア
ノードと、からなり、第１のフィラメントは第１の交流
電源に接続され、第１のアノードは第１の直流電源に接
続されており、上記第２の熱電子発生部は、熱電子を発
生させる第２のフィラメントと、熱電子を引き付ける第
２のアノードと、からなり、第２のフィラメントは第２
の交流電源に接続され、第２のアノードは第２の直流電
源に接続されており、第１の荷電粒子を被処理基板の一
方の主面に引き付けると共に第２の荷電粒子を被処理基
板の他方の主面に引き付けることにより、被処理基板の
両面にＤＬＣ膜を成膜することが好ましい。
【００１２】また、本発明に係るプラズマＣＶＤ装置に
おいて、上記第１のダイオードは、第１のフィラメント
と第１のアノードに対して共通に接続されており、上記
第２のダイオードは、第２のフィラメントと第２のアノ
ードに対して共通に接続されていることが好ましい。
おいて、上記第１のダイオードは、第１のフィラメント
と第１のアノードに対して共通に接続されており、上記
第２のダイオードは、第２のフィラメントと第２のアノ
ードに対して共通に接続されていることが好ましい。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。図１は、本発明の実施の
形態によるプラズマＣＶＤ装置の構成を示す概略図であ
る。このプラズマＣＶＤ装置は、ハードディスクなどの
被処理基板の両面にＤＬＣ膜を成膜する際、放電を安定
化させる回路を含むものである。
実施の形態について説明する。図１は、本発明の実施の
形態によるプラズマＣＶＤ装置の構成を示す概略図であ
る。このプラズマＣＶＤ装置は、ハードディスクなどの
被処理基板の両面にＤＬＣ膜を成膜する際、放電を安定
化させる回路を含むものである。
【００１４】このプラズマＣＶＤ装置は、熱フィラメン
トによる直流放電を用いて、被処理基板２にバイアスを
印加し、基板２の両面にＤＬＣ保護膜を同時に成膜する
ものであり、イオンプレーティング法又はイオン化蒸着
法と呼ばれる成膜方法を用いている。
トによる直流放電を用いて、被処理基板２にバイアスを
印加し、基板２の両面にＤＬＣ保護膜を同時に成膜する
ものであり、イオンプレーティング法又はイオン化蒸着
法と呼ばれる成膜方法を用いている。
【００１５】プラズマＣＶＤ装置はチャンバー１を有し
ており、このチャンバー内１の中央部には被処理基板２
が配置されている。被処理基板２は第３の直流電源８の
マイナス側に接続されており、第３の直流電源８のプラ
ス側は接地電位１１に接続されている。チャンバー１に
は原料ガスである炭化水素系ガスを導入するガス導入部
６，７が設けられている。
ており、このチャンバー内１の中央部には被処理基板２
が配置されている。被処理基板２は第３の直流電源８の
マイナス側に接続されており、第３の直流電源８のプラ
ス側は接地電位１１に接続されている。チャンバー１に
は原料ガスである炭化水素系ガスを導入するガス導入部
６，７が設けられている。
【００１６】炭化水素系ガスとは、少なくとも炭素と水
素を含むガスであり、例えば、炭素と水素のみを含む化
合物ガス、炭素と水素と酸素を含むガス、炭素、水素、
酸素、珪素、窒素、銅、銀などを含むガス、ベンゼン、
トルエン、アセチレンなどである。
素を含むガスであり、例えば、炭素と水素のみを含む化
合物ガス、炭素と水素と酸素を含むガス、炭素、水素、
酸素、珪素、窒素、銅、銀などを含むガス、ベンゼン、
トルエン、アセチレンなどである。
【００１７】チャンバー１内には第１及び第２のフィラ
メント１５，１６が配置されている。第１のフィラメン
ト１５は被処理基板２の一方の主面に対向するように位
置しており、第２のフィラメント１６は被処理基板２の
他方の主面に対向するように位置している。
メント１５，１６が配置されている。第１のフィラメン
ト１５は被処理基板２の一方の主面に対向するように位
置しており、第２のフィラメント１６は被処理基板２の
他方の主面に対向するように位置している。
【００１８】チャンバー１内には第１及び第２のアノー
ド１７，１８が配置されている。第１のアノード１７は
第１のフィラメント１５の近傍に位置しており、第２の
アノード１８は第２のフィラメント１６の近傍に位置し
ている。
ド１７，１８が配置されている。第１のアノード１７は
第１のフィラメント１５の近傍に位置しており、第２の
アノード１８は第２のフィラメント１６の近傍に位置し
ている。
【００１９】チャンバー１の外部にはフィラメント電源
としての第１及び第２の交流電源２１，２２が配置され
ている。第１の交流電源２１は配線を介して第１のフィ
ラメント１５に接続されており、第２の交流電源２２は
配線を介して第２のフィラメント１６に接続されてい
る。
としての第１及び第２の交流電源２１，２２が配置され
ている。第１の交流電源２１は配線を介して第１のフィ
ラメント１５に接続されており、第２の交流電源２２は
配線を介して第２のフィラメント１６に接続されてい
る。
【００２０】また、チャンバー１の外部にはアノード電
源としての第１及び第２の直流電源４，５が配置されて
いる。第１の直流電源４のプラス側は配線を介して第１
のアノード１７に接続されており、第１の直流電源４の
マイナス側は配線を介して第１の交流電源２１に接続さ
れている。第２の直流電源５のプラス側は配線を介して
第２のアノード１８に接続されており、第２の直流電源
５のマイナス側は配線を介して第２の交流電源２２に接
続されている。
源としての第１及び第２の直流電源４，５が配置されて
いる。第１の直流電源４のプラス側は配線を介して第１
のアノード１７に接続されており、第１の直流電源４の
マイナス側は配線を介して第１の交流電源２１に接続さ
れている。第２の直流電源５のプラス側は配線を介して
第２のアノード１８に接続されており、第２の直流電源
５のマイナス側は配線を介して第２の交流電源２２に接
続されている。
【００２１】第１の直流電源４と第１の交流電源２１は
共通のアースラインによって接地電位１２に接続されて
いる。この共通のアースラインには第１のダイオード２
３が直列に挿入されている。第１のダイオード２３は、
接地電位１２から第１の直流電源４及び第１の交流電源
２１の側に向けて順方向となるように（即ち矢印３１〜
３４の方向が順方向となるように）配置されている。
共通のアースラインによって接地電位１２に接続されて
いる。この共通のアースラインには第１のダイオード２
３が直列に挿入されている。第１のダイオード２３は、
接地電位１２から第１の直流電源４及び第１の交流電源
２１の側に向けて順方向となるように（即ち矢印３１〜
３４の方向が順方向となるように）配置されている。
【００２２】第２の直流電源５と第２の交流電源２２は
共通のアースラインによって接地電位１３に接続されて
いる。この共通のアースラインには第２のダイオード２
４が直列に挿入されている。第２のダイオード２４は、
接地電位１３から第２の直流電源５及び第２の交流電源
２２の側に向けて順方向となるように（即ち矢印３５〜
３８の方向が順方向となるように）配置されている。
共通のアースラインによって接地電位１３に接続されて
いる。この共通のアースラインには第２のダイオード２
４が直列に挿入されている。第２のダイオード２４は、
接地電位１３から第２の直流電源５及び第２の交流電源
２２の側に向けて順方向となるように（即ち矢印３５〜
３８の方向が順方向となるように）配置されている。
【００２３】次に、上記プラズマＣＶＤ装置の動作につ
いて説明する。まず、ガス導入部６，７から炭化水素系
ガスをチャンバー１内に導入し、チャンバー内を所定の
圧力に制御する。そして、第１及び第２の交流電源２
１，２２により第１及び第２のフィラメント１５，１６
に２０〜３０Ａ程度の電流を流してフィラメントを赤熱
させ、第１及び第２の直流電源４，５により第１及び第
２のアノード１７，１８に１０〜２００Ｖ程度のプラス
の電圧を印加する。これにより、第１のフィラメント１
５から発生した熱電子が第１のアノード１７に流れ、第
２のフィラメント１６から発生した熱電子が第２のアノ
ード１８に流れる。
いて説明する。まず、ガス導入部６，７から炭化水素系
ガスをチャンバー１内に導入し、チャンバー内を所定の
圧力に制御する。そして、第１及び第２の交流電源２
１，２２により第１及び第２のフィラメント１５，１６
に２０〜３０Ａ程度の電流を流してフィラメントを赤熱
させ、第１及び第２の直流電源４，５により第１及び第
２のアノード１７，１８に１０〜２００Ｖ程度のプラス
の電圧を印加する。これにより、第１のフィラメント１
５から発生した熱電子が第１のアノード１７に流れ、第
２のフィラメント１６から発生した熱電子が第２のアノ
ード１８に流れる。
【００２４】その際、その熱電子と炭化水素系ガスが衝
突して発生するプラズマ中の陽イオンの粒子が、第３の
直流電源８によって得られた被処理基板２のマイナス電
位のバイアスにより引き付けられる。即ち、第１のフィ
ラメント１５から発生した熱電子が炭化水素系ガスに衝
突して発生する荷電粒子を基板２の一方の主面に引き付
け、第２のフィラメント１６から発生した熱電子が炭化
水素系ガスに衝突して発生する荷電粒子を基板２の他方
の主面に引き付ける。これにより、基板２の両面にＤＬ
Ｃ膜が成膜される。
突して発生するプラズマ中の陽イオンの粒子が、第３の
直流電源８によって得られた被処理基板２のマイナス電
位のバイアスにより引き付けられる。即ち、第１のフィ
ラメント１５から発生した熱電子が炭化水素系ガスに衝
突して発生する荷電粒子を基板２の一方の主面に引き付
け、第２のフィラメント１６から発生した熱電子が炭化
水素系ガスに衝突して発生する荷電粒子を基板２の他方
の主面に引き付ける。これにより、基板２の両面にＤＬ
Ｃ膜が成膜される。
【００２５】つまり、チャンバー１内において被処理基
板２の各面で生成した陽イオンを、基板２のバイアスに
よって引き付け、基板２の表面に到達して基板電流とな
る。そして、基板内に流入した陽イオンと同量の電子が
フィラメント１５，１６とアノード１７，１８に吸収さ
れ、安定した放電が持続される。
板２の各面で生成した陽イオンを、基板２のバイアスに
よって引き付け、基板２の表面に到達して基板電流とな
る。そして、基板内に流入した陽イオンと同量の電子が
フィラメント１５，１６とアノード１７，１８に吸収さ
れ、安定した放電が持続される。
【００２６】上記実施の形態によれば、第１の直流電源
４と第１の交流電源２１の共通のアースラインに第１の
ダイオード２３を挿入し、第２の直流電源５と第２の交
流電源２２の共通のアースラインに第２のダイオード２
４を挿入している。このため、成膜時に第１のフィラメ
ント１５から発生した熱電子が炭化水素系ガスに衝突し
て発生するプラズマ中の荷電粒子が被処理基板２の脇を
通りぬけて第２のフィラメント１６又は第２のアノード
１８に流入するのを抑制できる。これと共に、第２のフ
ィラメント１６から発生した熱電子が炭化水素系ガスに
衝突して発生するプラズマ中の荷電粒子が被処理基板２
の脇を通りぬけて第１のフィラメント１５又は第１のア
ノード１７に流入するのを抑制できる。つまり、被処理
基板２の両面のプラズマが干渉することを抑制すること
ができる。これにより、安定したアノード電流、基板電
流を得ることができ、安定した放電を得ることができ
る。その結果、成膜速度や膜質のばらつきを抑制でき、
被処理基板２の両面に成膜されたＤＬＣ膜に膜厚差が生
じるのを抑制できる。
４と第１の交流電源２１の共通のアースラインに第１の
ダイオード２３を挿入し、第２の直流電源５と第２の交
流電源２２の共通のアースラインに第２のダイオード２
４を挿入している。このため、成膜時に第１のフィラメ
ント１５から発生した熱電子が炭化水素系ガスに衝突し
て発生するプラズマ中の荷電粒子が被処理基板２の脇を
通りぬけて第２のフィラメント１６又は第２のアノード
１８に流入するのを抑制できる。これと共に、第２のフ
ィラメント１６から発生した熱電子が炭化水素系ガスに
衝突して発生するプラズマ中の荷電粒子が被処理基板２
の脇を通りぬけて第１のフィラメント１５又は第１のア
ノード１７に流入するのを抑制できる。つまり、被処理
基板２の両面のプラズマが干渉することを抑制すること
ができる。これにより、安定したアノード電流、基板電
流を得ることができ、安定した放電を得ることができ
る。その結果、成膜速度や膜質のばらつきを抑制でき、
被処理基板２の両面に成膜されたＤＬＣ膜に膜厚差が生
じるのを抑制できる。
【００２７】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
ＤＬＣ膜を成膜する際は、適切な条件を適宜採用するこ
とが可能である。また、被処理基板としてハードディス
ク以外のものを用いることも可能である。
ず、種々変更して実施することが可能である。例えば、
ＤＬＣ膜を成膜する際は、適切な条件を適宜採用するこ
とが可能である。また、被処理基板としてハードディス
ク以外のものを用いることも可能である。
【００２８】
【発明の効果】以上説明したように本発明によれば、第
１の直流電源と第１の交流電源の共通のアースラインに
第１のダイオードを挿入し、第２の直流電源と第２の交
流電源の共通のアースラインに第２のダイオードを挿入
している。また、他の本発明によれば、原料ガスと第２
の熱電子発生部で発生した熱電子が衝突して発生するプ
ラズマ中の第２の荷電粒子が第１の熱電子発生部に流入
するのを抑制する第１のダイオードと、原料ガスと第１
の熱電子発生部で発生した熱電子が衝突して発生するプ
ラズマ中の第１の荷電粒子が第２の熱電子発生部に流入
するのを抑制する第２のダイオードと、を有している。
したがって、被処理基板の両面を絶縁又はシールドしな
くても安定した放電を得ることができるプラズマＣＶＤ
装置を提供することができる。
１の直流電源と第１の交流電源の共通のアースラインに
第１のダイオードを挿入し、第２の直流電源と第２の交
流電源の共通のアースラインに第２のダイオードを挿入
している。また、他の本発明によれば、原料ガスと第２
の熱電子発生部で発生した熱電子が衝突して発生するプ
ラズマ中の第２の荷電粒子が第１の熱電子発生部に流入
するのを抑制する第１のダイオードと、原料ガスと第１
の熱電子発生部で発生した熱電子が衝突して発生するプ
ラズマ中の第１の荷電粒子が第２の熱電子発生部に流入
するのを抑制する第２のダイオードと、を有している。
したがって、被処理基板の両面を絶縁又はシールドしな
くても安定した放電を得ることができるプラズマＣＶＤ
装置を提供することができる。
【図１】本発明の実施の形態によるプラズマＣＶＤ装置
の構成を示す概略図である。
の構成を示す概略図である。
１…チャンバー ２…被処理基板（ハードディスク） ４…第１の直流電源（アノード電源） ５…第２の直流電源（アノード電源） ６，７…ガス導入部 ８…第３の直流電源 １１〜１３…接地電位 １５…第１のフィラメント １６…第２のフィラメント １７…第１のアノード １８…第２のアノード ２１…第１の交流電源（フィラメント電源） ２２…第２の交流電源（フィラメント電源） ２３…第１のダイオード ２４…第２のダイオード ３１〜３８…矢印
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA09 BA28 CA02 FA03 KA30 LA20 5D121 AA04 EE05 EE29 5F045 AA08 AA14 AB07 DP09 EH12 EH19
Claims (4)
- 【請求項１】 被処理基板の両面にＤＬＣ膜を成膜する
プラズマＣＶＤ装置であって、 被処理基板に成膜処理を施すためのチャンバーと、 このチャンバー内に原料ガスを導入するガス導入部と、 チャンバー内に配置され、被処理基板の一方の主面に対
向する位置に形成された第１のアノードと、 第１のアノードに接続された第１の直流電源と、 第１のアノードの近傍に配置された第１のフィラメント
と、 第１のフィラメントに接続された第１の交流電源と、 第１の直流電源と第１の交流電源に対して共通に接続さ
れた第１のダイオードと、 第１のダイオードに接続された接地電位と、 チャンバー内に配置され、被処理基板の他方の主面に対
向する位置に形成された第２のアノードと、 第２のアノードに接続された第２の直流電源と、 第２のアノードの近傍に配置された第２のフィラメント
と、 第２のフィラメントに接続された第２の交流電源と、 第２の直流電源と第２の交流電源に対して共通に接続さ
れた第２のダイオードと、 第２のダイオードに接続された接地電位と、 被処理基板に接続された第３の直流電源と、 を具備し、 第１のダイオードは、接地電位から第１の直流電源及び
第１の交流電源の側に向けて順方向となるように接続さ
れており、 第２のダイオードは、接地電位から第２の直流電源及び
第２の交流電源の側に向けて順方向となるように接続さ
れていることを特徴とするプラズマＣＶＤ装置。 - 【請求項２】 被処理基板の両面にＤＬＣ膜を成膜する
プラズマＣＶＤ装置であって、 被処理基板に成膜処理を施すためのチャンバーと、 このチャンバー内に配置され、被処理基板の一方の主面
に対向する位置に形成された第１の熱電子発生部と、 第１の熱電子発生部に接続された第１のダイオードと、 チャンバー内に配置され、被処理基板の他方の主面に対
向する位置に形成された第２の熱電子発生部と、 第２の熱電子発生部に接続された第２のダイオードと、 チャンバー内に原料ガスを導入するガス導入部と、 を具備し、 第１のダイオードは、上記原料ガスと第２の熱電子発生
部で発生した熱電子が衝突して発生するプラズマ中の第
２の荷電粒子が第１の熱電子発生部に流入するのを抑制
するものであり、 第２のダイオードは、上記原料ガスと第１の熱電子発生
部で発生した熱電子が衝突して発生するプラズマ中の第
１の荷電粒子が第２の熱電子発生部に流入するのを抑制
するものであることを特徴とするプラズマＣＶＤ装置。 - 【請求項３】 上記第１の熱電子発生部は、熱電子を発
生させる第１のフィラメントと、熱電子を引き付ける第
１のアノードと、からなり、第１のフィラメントは第１
の交流電源に接続され、第１のアノードは第１の直流電
源に接続されており、 上記第２の熱電子発生部は、熱電子を発生させる第２の
フィラメントと、熱電子を引き付ける第２のアノード
と、からなり、第２のフィラメントは第２の交流電源に
接続され、第２のアノードは第２の直流電源に接続され
ており、 第１の荷電粒子を被処理基板の一方の主面に引き付ける
と共に第２の荷電粒子を被処理基板の他方の主面に引き
付けることにより、被処理基板の両面にＤＬＣ膜を成膜
することを特徴とする請求項２記載のプラズマＣＶＤ装
置。 - 【請求項４】 上記第１のダイオードは、第１のフィラ
メントと第１のアノードに対して共通に接続されてお
り、上記第２のダイオードは、第２のフィラメントと第
２のアノードに対して共通に接続されていることを特徴
とする請求項３記載のプラズマＣＶＤ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303392A JP4621345B2 (ja) | 2000-10-03 | 2000-10-03 | プラズマｃｖｄ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303392A JP4621345B2 (ja) | 2000-10-03 | 2000-10-03 | プラズマｃｖｄ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002105651A true JP2002105651A (ja) | 2002-04-10 |
| JP4621345B2 JP4621345B2 (ja) | 2011-01-26 |
Family
ID=18784598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000303392A Expired - Lifetime JP4621345B2 (ja) | 2000-10-03 | 2000-10-03 | プラズマｃｖｄ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4621345B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007191754A (ja) * | 2006-01-19 | 2007-08-02 | Shinko Seiki Co Ltd | プラズマｃｖｄ装置 |
| WO2018026598A1 (en) | 2016-08-02 | 2018-02-08 | Advanced Energy Industries, Inc. | Application of diode box to reduce crazing in glass coatings |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101268101B1 (ko) | 2011-01-06 | 2013-05-29 | 성균관대학교산학협력단 | 기판 양면 코팅 장치 및 그 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000222724A (ja) * | 1999-02-02 | 2000-08-11 | Mitsubishi Chemicals Corp | 製膜方法および磁気記録媒体の製造方法 |
| JP2002515541A (ja) * | 1998-05-13 | 2002-05-28 | インテバック・インコーポレイテッド | 二重イオン源をもつ処理システム |
-
2000
- 2000-10-03 JP JP2000303392A patent/JP4621345B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002515541A (ja) * | 1998-05-13 | 2002-05-28 | インテバック・インコーポレイテッド | 二重イオン源をもつ処理システム |
| JP2000222724A (ja) * | 1999-02-02 | 2000-08-11 | Mitsubishi Chemicals Corp | 製膜方法および磁気記録媒体の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007191754A (ja) * | 2006-01-19 | 2007-08-02 | Shinko Seiki Co Ltd | プラズマｃｖｄ装置 |
| WO2018026598A1 (en) | 2016-08-02 | 2018-02-08 | Advanced Energy Industries, Inc. | Application of diode box to reduce crazing in glass coatings |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4621345B2 (ja) | 2011-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4915977A (en) | Method of forming a diamond film | |
| US6203862B1 (en) | Processing systems with dual ion sources | |
| JP4141234B2 (ja) | プラズマ処理装置 | |
| JP2003522297A (ja) | プラズマ処理システムおよび方法 | |
| JPH10509833A (ja) | プラズマ処理用線形アーク放電発生装置 | |
| KR100284248B1 (ko) | 스퍼터링장치 | |
| JP6362615B2 (ja) | プラズマ源 | |
| US5378285A (en) | Apparatus for forming a diamond-like thin film | |
| JP3041133B2 (ja) | イオン化蒸着装置 | |
| JP3345079B2 (ja) | 大気圧放電装置 | |
| JP2002105651A (ja) | プラズマｃｖｄ装置 | |
| JPH0357191B2 (ja) | ||
| JP2843125B2 (ja) | 薄膜形成装置 | |
| US6223686B1 (en) | Apparatus for forming a thin film by plasma chemical vapor deposition | |
| JP3140636B2 (ja) | プラズマ発生装置 | |
| JP2000273644A (ja) | プラズマｃｖｄ装置 | |
| JPH0378954A (ja) | イオン源 | |
| KR900008155B1 (ko) | 박막형성방법 및 그 장치 | |
| Song et al. | The effect of dc glow discharge on hot filament chemical vapor deposition of diamond | |
| JP2848590B1 (ja) | 電子ビーム励起プラズマ発生装置 | |
| JPS6247472A (ja) | 立方晶チツ化ホウ素膜の形成方法 | |
| JPH11202099A (ja) | 電子線加速器のクリーニング方法 | |
| JPH0633244A (ja) | 薄膜形成装置及びその動作方法 | |
| JPH04304375A (ja) | ダイヤモンド状薄膜の合成装置 | |
| JP3095565B2 (ja) | プラズマ化学蒸着装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070919 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4621345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |