JP2002100508A

JP2002100508A - 耐電圧部品および積層型フェライト部品

Info

Publication number: JP2002100508A
Application number: JP2000286626A
Authority: JP
Inventors: Isao Nakahata; 功中畑; Hirohiko Ichikawa; 広彦市川; Atsushi Nakano; 敦之中野
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2000-09-21
Filing date: 2000-09-21
Publication date: 2002-04-05

Abstract

(57)【要約】【課題】耐電圧性に優れた積層型フェライト部品を提
供する。【解決手段】積層型チップインダクタアレイ１は、磁
性フェライト層２および内部電極３とが交互に積層され
た多層構造のチップ体５と、このチップ体５の両端部に
内部電極３と引出し電極４を介して電気的に導通するよ
うに配置した外部電極６とから構成される。積層型チッ
プインダクタアレイ１は、１つのチップ体５内に、複数
の独立した内部電極３を備えている。磁性フェライト層
２として、Ｆｅ₂Ｏ₃:４０.０〜５１.０ｍｏｌ％,Ｃｕ
Ｏ:５.０〜３０.０ｍｏｌ％,ＺｎＯ:０.５〜３５.０ｍ
ｏｌ％,ＮｉＯ:５.０〜５０.０ｍｏｌ％を主成分とし、
組織に占めるＣｕの偏析が面積率で０.２〜１０％であ
る焼結体を用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は積層型チップビー
ズ、積層型インダクタなどの積層型チップフェライト部
品、ＬＣ複合積層型部品を代表とする複合積層型部品に
用いられる磁性フェライトおよび積層型フェライト部品
に関するものである。

【０００２】

【従来の技術】積層型チップフェライト部品および複合
積層型部品（本明細書中では積層型フェライト部品と総
称する。）は、体積が小さいこと、信頼性が高いことな
どから、各種電気機器に用いられている。この積層型フ
ェライト部品は、通常、磁性フェライトからなる磁性層
用のシートまたはペーストと内部電極用のペーストとを
厚膜積層技術によって積層一体化した後、焼結し、得ら
れた焼結体表面に外部電極用のペーストを印刷または転
写した後に焼き付けて製造される。なお、積層一体化し
た後に焼結することを同時焼結と呼んでいる。内部電極
用の材料としてその低抵抗率からＡｇまたはＡｇ合金が
用いられているため、磁性層を構成する磁性フェライト
材料としては、同時焼結が可能、換言すればＡｇまたは
Ａｇ合金の融点以下の温度で焼結ができることが絶対条
件となる。したがって、高密度、高特性の積層型フェラ
イト部品を得るためには、ＡｇまたはＡｇ合金の融点以
下の温度で磁性フェライトを焼結できるかが鍵となる。

【０００３】ＡｇまたはＡｇ合金の融点以下の温度で焼
結できる磁性フェライトとしてＮｉＣｕＺｎフェライト
が知られている。例えば、特開平８−１０４５６１号公
報にはＦｅをＦｅ₂Ｏ₃に換算して４５.０〜５０.０ｍｏ
ｌ％、ＮｉをＮｉＯに換算して５.０〜１０.０ｍｏｌ
％、ＣｕをＣｕＯに換算して５.０〜１５.０ｍｏｌ％、
ＺｎをＺｎＯに換算して２５.０〜３５.０ｍｏｌ％、Ｍ
ｎをＭｎ₃Ｏ₄に換算して０.１〜３.０ｍｏｌ％およびＬ
ｉをＬｉ₂Ｏに換算して０.０１〜３.０ｍｏｌ％を含む
磁性フェライトが開示されている。また、特開平８−１
０４５６２号公報には、ＦｅをＦｅ₂Ｏ₃に換算して４
５.０〜５０.０ｍｏｌ％、ＮｉをＮｉＯに換算して１
５.０〜３０.０ｍｏｌ％、ＣｕをＣｕＯに換算して８.
０〜１５.０ｍｏｌ％、ＺｎをＺｎＯに換算して１５.０
〜２５.０ｍｏｌ％、ＭｎをＭｎ₃Ｏ₄に換算して０.１〜
３.０ｍｏｌ％およびＬｉをＬｉ₂Ｏに換算して０.０１
〜３.０ｍｏｌ％を含む磁性フェライトが開示されてい
る。

【０００４】

【発明が解決しようとする課題】最近、高密度実装に対
応するために、一つの積層型フェライト部品の中に複数
の内部電極を配置する例が出てきている。この複数の内
部電極を配置する積層型フェライト部品は、内部電極間
に電位差（電圧）が生ずるために、内部電極間に存在す
るフェライト材料に耐電圧性が要求されるようになって
きた。ここで耐電圧性とは、フェライト部品に電圧が生
じた際に、より高い電圧までフェライト材料が電圧印加
による絶縁破壊に耐え得ることを示している。ところ
が、これまで知られている、ＮｉＣｕＺｎフェライトは
このような耐電圧性についての検討がなされていなかっ
た。したがって本発明は、ＮｉＣｕＺｎフェライトを用
いた耐電圧用途に供される部品および積層型フェライト
部品の提供を課題とする。

【０００５】

【課題を解決するための手段】本発明者はＮｉＣｕＺｎ
フェライト焼結体の耐電圧性を向上すべく検討を行なっ
た。その結果、Ｃｕの偏析が所定の範囲で焼結組織中に
存在する場合に、優れた耐電圧性を得ることができるこ
とを知見した。本発明は以上の知見に基づきなされたも
のであり、Ｆｅ₂Ｏ₃:４０.０〜５１.０ｍｏｌ％，Ｃｕ
Ｏ:５.０〜３０．０ｍｏｌ％，ＺｎＯ:０.５〜３５.０
ｍｏｌ％およびＮｉＯ:５.０〜５０.０ｍｏｌ％を主成
分とし、組織に占めるＣｕの偏析が面積率で０.２〜１
０％である焼結体からなることを特徴とする耐電圧部品
である。本発明の耐電圧部品において、組織に占めるＣ
ｕの偏析が面積率で６.５〜９.５％であることが望まし
い。なお、本発明におけるＣｕ偏析の面積率の算出方法
は、後述する実施例で採用した算出方法によって特定さ
れるものとする。また、本発明は磁性フェライト層と内
部電極とが交互に積層されるとともに、前記内部電極と
電気的に接続された外部電極とを有する積層型フェライ
ト部品であって、前記磁性フェライト層はＦｅ₂Ｏ₃:４
０.０〜５１.０ｍｏｌ％，ＣｕＯ:５.０〜３０．０ｍｏ
ｌ％，ＺｎＯ:０.５〜３５.０ｍｏｌ％およびＮｉＯ:
５.０〜５０.０ｍｏｌ％を主成分とし、組織に占めるＣ
ｕの偏析が面積率で０.２〜１０％である磁性フェライ
ト焼結体から構成され、前記内部電極はＡｇまたはＡｇ
合金から構成されることを特徴とする積層型フェライト
部品を提供する。本発明の積層型フェライト部品は、破
壊電圧が、電位差の生じている導体間の磁性フェライト
層１μｍあたり３０Ｖ以上という優れた耐電圧性を備え
ている。なお、本発明における破壊電圧は、後述する実
施例で採用した破壊電圧の測定方法によって特定される
ものとする。また本発明は、各々独立した複数の内部電
極を有する積層型フェライト部品に適用することが望ま
しい。複数の内部電極を有すると各内部電極間で電位差
が生じ、絶縁破壊に至るおそれがあるからである。

【０００６】

【発明の実施の形態】はじめに、本発明における組成の
限定理由を説明する。Ｆｅ₂Ｏ₃の量は透磁率に大きな影
響を与える。Ｆｅ₂Ｏ₃が４０.０ｍｏｌ％より少ないと
透磁率が小さく、フェライトとしての化学量論組成に近
づくにしたがって透磁率は上昇するが、化学量論組成を
ピークとして急激に低下する。したがって、上限を５
１.０ｍｏｌ％とする。望ましいＦｅ₂Ｏ₃の量は４５.０
〜４９.８ｍｏｌ％、さらに望ましいＦｅ₂Ｏ₃の量は４
９.２〜４９.８ｍｏｌ％である。ＣｕＯは、本発明にお
いて焼結温度低減に寄与する化合物であり、５.０ｍｏ
ｌ％未満ではＡｇの融点以下の温度域における焼結が実
現できなくなる。ただし、３０.０ｍｏｌ％を超えると
フェライトの固有抵抗が低下して品質係数Ｑが劣化する
ので５.０〜３０.０ｍｏｌ％とする。望ましいＣｕＯ量
は７.０〜２５.０ｍｏｌ％、さらに望ましいＣｕＯ量は
１０.０〜２０.０ｍｏｌ％である。ＮｉＯの減少あるい
はＺｎＯの増加により透磁率μを向上させることができ
るが、ＺｎＯが多すぎるとキュリー温度が１００℃以下
となり、電子部品に要求される温度特性を満足すること
ができなくなる。したがって、ＺｎＯ量は０.５〜３５.
０ｍｏｌ％とする。望ましいＺｎＯ量は１５.０〜３０.
０ｍｏｌ％、さらに望ましいＺｎＯ量は１８.０〜２５.
０ｍｏｌ％である。またＮｉＯ量は５.０〜５０.０ｍｏ
ｌ％とする。望ましいＮｉＯの量は５.０〜４５.０ｍｏ
ｌ％、さらに望ましいＮｉＯの量は７.０〜３５.０ｍｏ
ｌ％である。

【０００７】次に、本発明による磁性フェライト焼結体
は、組織に占めるＣｕの偏析が面積率で０.２〜１０％
である。Ｃｕの偏析がこの範囲にある場合に、耐電圧性
が優れていることを知見したことによる。望ましいＣｕ
偏析の面積率は６.５〜９.５％である。このようなＣｕ
偏析の組織とすることにより、本発明の積層型フェライ
ト部品は磁性フェライト層１μｍあたり３０Ｖ以上の破
壊電圧を備えることができる。組織に占めるＣｕの偏析
を面積率で０.２〜１０％の範囲とするためには、いく
つかの手法を採用することができるが、本発明者の検討
によれば、焼結体中に含まれるＭｎの量を制御すること
によりＣｕ偏析の量を変動させることができる。したが
って、本発明においてもＭｎを適宜含有せしめることが
できる。その場合のＭｎ量はＭｎ換算で０.１〜０.７ｗ
ｔ.％とすることが望ましい。Ｍｎ量が０.１ｗｔ.％未
満あるいは０.７ｗｔ.％を超えると、本発明が要求する
Ｃｕ偏析の面積率を確保することが困難となる。耐電圧
性にとってさらに望ましいＭｎの含有量は０.１〜０.４
ｗｔ.％である。

【０００８】以上の本発明による耐電圧部品は、原料粉
末を混合する混合工程と、混合された前記原料粉末を仮
焼きする仮焼き工程と、前記仮焼き工程により得られた
仮焼き体を粉砕して粉砕粉末を得る粉砕工程と、前記粉
砕工程により得られた前記粉砕粉末を用いて成形体を得
る成形工程と、前記成形工程で得られた成形体を焼結す
る焼結工程により得ることができる。原料粉末として、
Ｆｅ₂Ｏ₃粉末、ＣｕＯ粉末、ＺｎＯ粉末およびＮｉＯ粉
末を用意する。これら粉末は本発明の耐電圧性に優れた
磁性フェライト焼結部材の主成分をなす粉末である。こ
れら主成分をなす粉末に加えて、ＭｎによりＣｕ偏析の
面積率を制御する場合には、副成分であるＭｎについて
の原料粉末を用意する。Ｍｎについては、Ｍｎ酸化物
（例えば、Ｍｎ₂Ｏ₃，Ｍｎ₃Ｏ₄）、あるいはＭｎ炭酸化
物（例えば、ＭｎＣＯ₃）からなる粉末が原料粉末とな
る。もっとも、これはあくまで一態様であって、焼結体
中にＭｎがＭｎ換算で０.１〜０.７ｗｔ.％含有されて
いれば、その添加の態様は問われない。ここで、「Ｍｎ
換算」で、とは焼結体中に存在する形態によらず純Ｍｎ
として含有される量を言う。例えば、Ｍｎ酸化物として
含有されている場合でも、Ｍｎ酸化物としての量をいう
のではなく、Ｍｎ酸化物を構成するＭｎの量をいうもの
である。用意する各原料粉末の粒径は０.１〜１０μｍ
の範囲で適宜選択すればよい。また、用意された原料粉
末は例えばボールミルを用いて湿式混合する。混合は、
ボールミルの運転条件にも左右されるが、２０時間程度
行なえば均一な混合状態を得ることができる。

【０００９】原料粉末を混合した後、仮焼きを行なう。
仮焼きの温度は８５０℃以下とする。すなわち、仮焼き
温度が８５０℃を超えてしまうと仮焼き体が硬くなり、
Ａｇの融点以下の温度域での焼結を可能とする粉末の粒
度分布を得ることが困難となるからである。望ましい仮
焼き温度は６５０〜７５０℃である。仮焼きの時間は５
〜１５時間の範囲で適宜選択すればよい。仮焼き後に仮
焼き体は粉砕される。粉砕粉末の比表面積を６ｍ²／ｇ
程度以上とすることがＡｇの融点以下の温度域での焼結
にとって重要である。このような微細な粉末を得るため
には粉砕条件を制御すればよいが、特に条件を制御する
ことなく粉砕した粉末からこのような粒度分布の粉末を
採集することもできる。ボールミルを用いた場合、粉砕
は６０〜８０時間程度必要である。以上で得られた粉砕
粉末にバインダ等を添加した後に所定の形状に成形し、
しかる後に焼結に供される。

【００１０】次に、本発明の積層型フェライト部品につ
いて積層型チップインダクタアレイ１を例にして説明す
る。図１〜図３は積層型チップインダクタアレイ１を示
す図であり、図１はその平面図、図２は図１のＡ−Ａ断
面図、図３は図１のＢ−Ｂ断面図である。図１〜図３に
示すように、積層型チップインダクタアレイ１は、磁性
フェライト層２および内部電極３とが交互に積層された
多層構造のチップ体５と、このチップ体５の両端部に内
部電極３と引出し電極４を介して電気的に導通するよう
に配置した外部電極６とから構成される。積層型チップ
インダクタアレイ１は、１つのチップ体５内に、４つの
独立した内部電極３を備えている。このように複数の内
部電極３を有すると、使用時に隣接する内部電極３間に
電位差が生じることになるから、耐電圧性が要求される
ことになる。つまり、各々独立した複数の内部電極３を
有する積層型フェライト部品について本発明を適用する
と、その効果を十分に享受することができる。磁性フェ
ライト層２に本発明による磁性フェライト材料を用い
る。つまり、所定組成の磁性フェライト粉末を、バイン
ダおよび溶剤とともに混練して磁性フェライト層２形成
用のペーストを得る。このペーストと内部電極３および
引出し電極４形成用のペースト、とを交互に印刷、積層
した後に焼結して一体のチップ体５を得る。前記バイン
ダとしては、エチルセルロース、アクリル樹脂、ブチラ
ール樹脂等の公知のバインダを用いることができる。ま
た、溶剤も、ターピネオール、ブチルカルビトール、ケ
ロシン等の公知の溶剤を用いることができる。バインダ
および溶剤の添加量には制限はない。ただし、バインダ
については１〜５質量部、溶剤については１０〜５０質
量部の範囲とすることが推奨される。バインダおよび溶
剤の他に、分散剤、可塑剤、誘電体、絶縁体等を１０質
量部以下の範囲で添加することもできる。分散剤として
は、ソルビタン脂肪酸エステル、グリセリン脂肪酸エス
テルを添加することができる。また、可塑剤としては、
ジオクチルフタレート、ジブチルフタレート、ブチルフ
タリルグリコール酸ブチルを添加することができる。

【００１１】磁性フェライト層２は、磁性フェライト層
用シートを用いて形成することもできる。すなわち、本
発明による所定組成の粉末を、ポリビニルブチラールを
主成分とするバインダと、トルエン、キシレン等の溶媒
とともにボールミル中で混練してスラリを得る。このス
ラリを、ポリエステルフィルム等のフィルム上に、例え
ばドクターブレード法により塗布、乾燥して磁性フェラ
イト層用シートを得ることができる。この磁性フェライ
ト層用シートを、内部電極３用のペーストと交互に積層
した後に、焼結すれば多層構造のチップ体５を得ること
ができる。なお、バインダの量に制限はないが、１〜５
質量部の範囲とすることが推奨される。また、分散剤、
可塑剤、誘電体、絶縁体等を１０質量部以下の範囲で添
加することもできる。

【００１２】内部電極３は、インダクタとして実用的な
品質係数Ｑを得るために抵抗率の小さいＡｇまたはＡｇ
合金、例えばＡｇ−Ｐｄ合金を用いることが望ましい。
しかし、これに限るものではなく、Ｃｕ、Ｐｄまたはこ
れらの合金を用いることもできる。内部電極３を得るた
めのペーストは、ＡｇまたはＡｇ合金の粉末、若しくは
これらの酸化物粉末と、バインダおよび溶剤とを混合、
混練して得ることができる。バインダおよび溶剤として
は、前記磁性フェライト層２を形成するためのペースト
に用いられていたものと同様のものを適用することがで
きる。内部電極３は、各層が長円形状をなし、厚さ方向
に隣接する内部電極３の各層はスパイラル状になって導
通が確保されるので、閉磁路コイル（巻線パターン）を
構成する。外部電極６の材質としては、Ａｇ、Ｎｉ、Ｃ
ｕ、Ａｇ−Ｐｄ合金といった公知の材料を用いることが
できる。外部電極６は、これら材料を印刷法、メッキ
法、蒸着法、イオンプレーティング法、スパッタ法等の
各種の方法により形成することができる。

【００１３】積層型チップインダクタアレイ１のチップ
体５の寸法には特に制限はない。用途に応じて適宜設定
することができる。一般的には、外形はほぼ直方体形状
であり、寸法としては１.０〜４.５ｍｍ×０.５〜３.２
ｍｍ×０.６〜１.９ｍｍの範囲のものが多い。また、磁
性フェライト層２の電極間厚さおよびベース厚さにも特
に制限はなく、電極間厚さとしては１０〜１００μｍ、
ベース厚さとしては２５０〜５００μｍ程度で設定でき
る。さらに内部電極３自体の厚さとしては、通常、５〜
３０μｍの範囲で設定でき、また、巻線パターンのピッ
チは１０〜１００μｍ、巻数は１.５〜２０.５ターン程
度とすることができる。

【００１４】磁性フェライト層２用のペーストまたはシ
ートと内部電極３用のペーストとを交互に積層した後の
焼結温度は、９４０℃以下とする。９４０℃を超える
と、磁性フェライト層２中に内部電極３を構成する材料
が拡散して、磁気特性を著しく低下させるおそれがある
からである。本発明の磁性フェライトが低温焼結に適し
ているとはいえ、８００℃未満の温度では焼結が不十分
となる。したがって、焼結は８００℃以上とすることが
望ましい。望ましい焼結温度は８２０〜９３０℃、さら
に望ましくは８７５〜９２０℃である。なお、焼結時間
は、０.０５〜５時間、望ましくは０.１〜３時間の範囲
で設定すればよい。

【００１５】次に、ＬＣ複合積層型部品の一実施形態で
あるＬＣ複合部品について説明する。図４はＬＣ複合部
品１１の概略断面図である。図４に示すように、ＬＣ複
合部品１１は、チップコンデンサ部１２とチップフェラ
イト部１３とを一体化したものである。チップコンデン
サ部１２は、セラミックス誘電体層２１と内部電極２２
とが交互に積層一体化された多層積層構造を有する。こ
の内部電極２２間に電位差が生じ、絶縁破壊を起こすお
それがある。セラミックス誘電体層２１の材質に制限は
なく、従来公知の種々の誘電体材料を用いることができ
る。本発明においては、焼結温度の低い酸化チタン系誘
電体が望ましいが、チタン酸系複合酸化物、ジルコン酸
系複合酸化物、あるいはこれらの混合物を用いることが
できる。さらに焼結温度を下げるために、ホウケイ酸ガ
ラス等の各種ガラスを添加してもよい。内部電極２２と
しては、先に説明した積層型チップインダクタアレイ１
の内部電極３と同様の材料を用いることができる。各内
部電極２２は、交互に別の外部電極１５に電気的に接続
されている。

【００１６】チップフェライト部１３は、磁性フェライ
ト層３２と電極層３３とが交互に積層した積層型チップ
インダクタから構成されている。この基本構成は先に説
明した積層型チップインダクタアレイ１と同様である。
したがって、ここでの詳細な説明は省略する。ＬＣ複合
部品１１の寸法に制限がないことは先に説明した積層型
チップインダクタアレイ１と同様である。したがって、
用途に応じて適宜設定することができる。通常、ほぼ直
方体の外形を有し、１.６〜１０.０ｍｍ×０.８〜１５.
０ｍｍ×１.０〜５.０ｍｍ程度の寸法を有している。

【００１７】［実施例］以下本発明を具体的実施例に基
づき説明する。下記の混合〜粉砕条件にしたがって表１
に示す８種類の粉砕粉末を得た。表１中、Ｆｅ₂Ｏ₃，Ｃ
ｕＯ，ＺｎＯおよびＮｉＯが主成分をなし、Ｍｎ₃Ｏ₄が
副成分をなす。Ｍｎ₃Ｏ₄については、Ｍｎに換算された
ｗｔ％として表示されている。粉砕粉末の平均粒径は
０.６５μｍである。これら粉末を用いて以下に示す条
件により積層型コンデンサを作製し、破壊電圧（Ｖ
Ｂ）、絶縁抵抗（ＩＲ）および加速寿命試験（ＨＡＬ
Ｔ）の測定を行なった。また、測定用コアを作製して透
磁率（μ）および品質係数（Ｑ）を測定した。さらに、
焼結体組織における元素分布を電子線プローブ・マイク
ロ・アナライザ（ＥＰＭＡ）によって観察し、焼結体組
織に占めるＣｕ偏析の面積率を算出した。測定された結
果を表２および表３に示す。［混合〜粉砕条件］混合および粉砕用ポット：ステンレスボールミルポット混合および粉砕用メディア：スチールボール混合時間：１６時間仮焼き条件：７００℃×１０時間粉砕時間：７２時間［積層型コンデンサの仕様］表１の組成を有する各粉末
１００質量部に対して、エチルセルロース２.５質量
部、ターピネオール４０質量部を加え、３本ロールにて
混練して磁性フェライト層用ペーストを調整した。一
方、平均粒径０.８μｍのＡｇ１００質量部に対して、
エチルセルロース２.５質量部、ターピネオール４０質
量部を加え、３本ロールにて混練して内部電極用ペース
トを得た。前記磁性フェライト層用ペーストと前記内部
電極用ペーストとを交互に印刷積層した後、８９０℃で
２時間の焼結を行なって積層型チップコンデンサ４１を
得た。図５および図６に積層型チップコンデンサ４１を
示す。なお、図５は積層型チップコンデンサ４１の側断
面図、図６は図５のＣ−Ｃ断面図である。図５および図
６に示すように、積層型チップコンデンサ４１は、磁性
フェライト層４２および内部電極４３とが交互に積層さ
れた多層構造のチップ体４４と、このチップ体４４の両
端部に内部電極４３と電気的に導通するように配置した
外部電極４５とから構成される。この積層型チップコン
デンサ４１の寸法は、３.２ｍｍ×１.６ｍｍ×１.１ｍ
ｍであり、内部電極４３の層数は４層とし積層方向に隣
接する内部電極４３間の磁性フェライト層４２の厚さｄ
（図６参照）を６０μｍとした。外部電極４５はＡｇを
６００℃で焼き付けて形成した。

【００１８】［破壊電圧（ＶＢ）］作製した積層型チッ
プコンデンサ４１に、多摩電測（株）製の自動昇圧破壊
試験機（ＴＨＫ−２０１１ＡＤＭＰ）を用いて、１００
Ｖ／ｓｅｃ.の速度で電圧を印加しつづけ、積層型チッ
プコンデンサ４１が絶縁破壊される電圧を測定した。［絶縁抵抗（ＩＲ）］作製した積層型チップコンデンサ
４１の絶縁抵抗（ＩＲ）を、ヒューレットパッカード
（株）製の抵抗測定器（ＨＰ４３２９Ａ）を用い、１０
Ｖの電圧を１分１５秒間印加して測定した。［加速寿命試験（ＨＡＬＴ）］作製した積層型チップコ
ンデンサ４１に、１７５℃の高温下で８０Ｖの電圧を４
８時間印加した後に不良となるか否か観察した。なお、
観察したサンプルは、各々２０個である。［透磁率（μ）、品質係数（Ｑ）］表１に示す８種類の
粉砕粉末を用いてトロイダル形状の焼結体試料を作製し
た。この試料に銅製ワイヤ（線径０.３５ｍｍ）を２０
ターン巻き、測定周波数１００ＫＨｚ、測定電流０.２
ｍＡでＬＣＲメータ（ヒューレットパッカード（株）製
のＨＰ４１９２Ａ）を用いてインダクタンスを測定し
た。そして、下記の式を用いて透磁率（μ）を求めた。
また、品質係数（Ｑ）については、複素透磁率の実数
μ'および虚数μ"を求め、Ｑ（品質係数）＝μ'／μ"に
より算出した。透磁率μ＝（ｌｅ×Ｌ）／（μ₀×Ａｅ×Ｎ²）ｌｅ：磁路長Ｌ：試料のインダクタンス μ₀：真空の透磁率＝４π×１０^-7（Ｈ／ｍ）Ａｅ：
試料の断面積Ｎ：コイルの巻数［ＥＰＭＡ測定条件、Ｃｕ偏析の面積
率］電子線プローブ・マイクロ・アナライザ（ＥＰＭ
Ａ）として、日本電子(株)製のＪＣＭＡ７３３を用いて
以下の条件で組織観察を行なった。また、この条件で測
定した場合に、所定の測定点のカウント数が（測定点全
体のカウント数の平均値×１.３倍）以上になったと
き、その測定点をＣｕの偏析とし、Ｃｕの偏析の総数を
全測定点の数で割って１００をかけた値を組織に占める
Ｃｕ偏析の面積率（Ｃｕ偏析率）とした。Ｃｕ偏析の面積率（％）＝１００×（Ｃｕ偏析の点数）／（全測定点数）（測定条件）加速電圧：２０ｋＶ照射電流：１×１０⁷Ａ照射時間：５０ｍｓｅｃ／ｐｏｉｎｔ測定点：Ｘ方向２５０点 , Ｙ方向２５０点測定範囲：Ｘ方向２５０点×０.２０１μｍ＝５０.２５μｍＹ方向２５０点×０.１９６μｍ＝４９μｍ分光結晶：ＬｉＦ

【００１９】

【表１】

【００２０】

【表２】

【００２１】

【表３】

【００２２】表２において、焼結体中に占めるＣｕ偏析
の面積率（以下、Ｃｕ偏析率）が１１.９％の場合（Ｎ
ｏ.１）には破壊電圧（ＶＢ）が１.６３ｋＶであるのに
対し、Ｃｕ偏析率が８.５％（Ｎｏ.２）になると破壊電
圧（ＶＢ）は２.８８ｋＶまで向上する。Ｃｕ偏析率が
４.２％の場合（Ｎｏ.４）には、破壊電圧（ＶＢ）は若
干低下して２.３７ｋＶとなる。また、Ｃｕ偏析率が０
％の場合（Ｎｏ.７）には、１.７３ｋＶと１１.９％の
場合（Ｎｏ.１）と同レベルの破壊電圧（ＶＢ）まで低
下した。さらに、Ｃｕ偏析率が０％の場合（Ｎｏ.８）
には、破壊電圧（ＶＢ）が０.４５ｋＶまで低下した。
表２には、破壊電圧（ＶＢ）を磁性フェライト層４２の
厚さｄ（６０μｍ）で割った値も示している。ここで、
積層型チップコンデンサ４１の場合、積層方向に隣接す
る内部電極４３同士に電位差が生じる。したがって、こ
の値は電位差の生じている導体間に存在する磁性フェラ
イト層４２の１μｍあたりの破壊電圧（Ｖｂ＝ＶＢ／
ｄ）であり、Ｎｏ.２〜７では３０Ｖ以上の破壊電圧
（Ｖｂ）を得ている。このなかで、Ｎｏ.２および３で
は、４０Ｖ以上の特に優れた破壊電圧（Ｖｂ）を得てい
ることが注目される。以上の結果より、焼結体中のＣｕ
偏析率が所定の範囲、具体的には０.２〜１０％の範囲
にある場合に、破壊電圧（ＶＢ）の向上を図れることが
わかった。また、この範囲で特に高い破壊電圧（ＶＢ）
を得るためには、Ｃｕ偏析率は６.５〜９.５％、さらに
は８.０〜９．０％の範囲とすることが望ましい。

【００２３】Ｃｕ偏析率を制御するために本実施例では
Ｍｎを焼結体中に含有させる手法を採用した。表２のＣ
ｕ偏析率の欄およびＭｎ量の欄を対比すれば、Ｍｎ量の
増加に伴ってＣｕ偏析率が低下することがわかる。本発
明で提案する０.２〜１０％というＣｕ偏析率を得るた
めには、Ｍｎ量は０.１〜０.７％とすべきであろう。ま
た表２において、絶縁抵抗（ＩＲ）もＣｕ偏析率と関連
性を有している。つまり、Ｃｕ偏析率が１１.９％の場
合（Ｎｏ.１）には絶縁抵抗（ＩＲ）が１２０ＭΩであ
るのに対し、Ｃｕ偏析率が８.５％（Ｎｏ.２）になると
絶縁抵抗（ＩＲ）が１０７３ＭΩまで急激に向上する。
Ｃｕ偏析率が８.５％（Ｎｏ.２）を超えると絶縁抵抗
（ＩＲ）は次第に低下し、Ｃｕ偏析率が０％の場合（Ｎ
ｏ.８）には３１ＭΩまで低下してしまう。

【００２４】Ｍｎ量による破壊電圧（ＶＢ）の変動を示
すグラフを図７に、またＭｎ量による絶縁抵抗（ＩＲ）
の変動を示すグラフを図８に示す。図７および図８に示
すように、Ｍｎ量が０.１５９ｗｔ.％のときに破壊電圧
（ＶＢ）および絶縁抵抗（ＩＲ）ともにピーク値を示し
ている。この傾向から、本発明における望ましいＭｎ量
は０.１〜０.４ｗｔ.％ということができる。

【００２５】また、加速寿命試験（ＨＡＬＴ）におい
て、Ｃｕ偏析率が１１.９％（Ｎｏ.１）から８.５％
（Ｎｏ.２）まで減少すると不良サンプル数が激減す
る。しかし、Ｃｕ偏析率が８.５％未満になると不良サ
ンプル数が増加する傾向にある。この結果から、Ｃｕ偏
析率が本発明で推奨する所定の範囲にあると耐久性に優
れた部品が得られることがわかった。

【００２６】次に、表３に本実施例によるフェライト焼
結部材の透磁率（μ）と品質係数（Ｑ）を示している
が、透磁率（μ）と品質係数（Ｑ）ともにＣｕ偏析率が
本発明で推奨する所定の範囲において、良好な結果を得
ている。つまり、組織中のＣｕ偏析率を所定の範囲にす
ることによって、耐電圧性に優れかつ透磁率（μ）およ
び品質係数（Ｑ）に優れたフェライト部品を得ることが
できるのである。

【００２７】

【発明の効果】以上説明したように、本発明によれば従
来に比して耐電圧性に優れた磁性フェライト部品および
積層型フェライト部品を提供することができる。

【図面の簡単な説明】

【図１】本実施の形態に係る積層型チップインダクタ
アレイの平面図である。

【図２】図１のＡ−Ａ断面図である。

【図３】図１のＢ−Ｂ断面図である。

【図４】本実施の形態に係るＬＣ複合部品である。

【図５】実施例で用いた積層型チップコンデンサの側
断面図である。

【図６】図５のＣ−Ｃ断面図である。

【図７】Ｍｎ量による破壊電圧（ＶＢ）の変動を示す
グラフである。

【図８】Ｍｎ量による絶縁抵抗（ＩＲ）変動を示すグ
ラフである。

【符号の説明】１…積層型チップインダクタアレイ、２…磁性フェライ
ト層、３…内部電極、４…引出し電極、５…チップ体、
６…外部電極、１１…ＬＣ複合部品、１２…チップコン
デンサ部、１３…チップフェライト部、１５…外部電
極、２１…セラミックス誘電体層、２２…内部電極、３
２…磁性フェライト層、３３…電極層、４１…積層型チ
ップコンデンサ、４２…磁性フェライト層、４３…内部
電極、４４…チップ体、４５…外部電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者中野敦之東京都中央区日本橋一丁目13番１号ティーディーケイ株式会社内Ｆターム(参考） 5E041 AB01 BD01 CA10 NN01 5E070 AA01 AB02 BA12 BB01 CB13 EA01

Claims

【特許請求の範囲】

【請求項１】Ｆｅ₂Ｏ₃:４０.０〜５１.０ｍｏｌ％，
ＣｕＯ:５.０〜３０．０ｍｏｌ％，ＺｎＯ:０.５〜３
５.０ｍｏｌ％およびＮｉＯ:５.０〜５０.０ｍｏｌ％を
主成分とし、組織に占めるＣｕの偏析が面積率で０.２
〜１０％である焼結体からなることを特徴とする耐電圧
部品。
【請求項２】組織に占めるＣｕの偏析が面積率で６.
５〜９.５％であることを特徴とする請求項１に記載の
耐電圧部品。
【請求項３】磁性フェライト層と内部電極とが交互に
積層されるとともに、前記内部電極と電気的に接続され
た外部電極とを有する積層型フェライト部品であって、前記磁性フェライト層はＦｅ₂Ｏ₃:４０.０〜５１.０ｍ
ｏｌ％，ＣｕＯ:５.０〜３０．０ｍｏｌ％，ＺｎＯ:０.
５〜３５.０ｍｏｌ％およびＮｉＯ:５.０〜５０.０ｍｏ
ｌ％を主成分とし、組織に占めるＣｕの偏析が面積率で
０.２〜１０％である磁性フェライト焼結体から構成さ
れ、前記内部電極はＡｇまたはＡｇ合金から構成されること
を特徴とする積層型フェライト部品。
【請求項４】破壊電圧が、電位差の生じている導体間
の磁性フェライト層１μｍあたり３０Ｖ以上であること
を特徴とする請求項３に記載の積層型フェライト部品。
【請求項５】各々独立した複数の内部電極を有するこ
とを特徴とする請求項３または４に記載の積層型フェラ
イト部品。