JP2002099348A - クロック制御方法およびクロック制御装置 - Google Patents
クロック制御方法およびクロック制御装置Info
- Publication number
- JP2002099348A JP2002099348A JP2000286719A JP2000286719A JP2002099348A JP 2002099348 A JP2002099348 A JP 2002099348A JP 2000286719 A JP2000286719 A JP 2000286719A JP 2000286719 A JP2000286719 A JP 2000286719A JP 2002099348 A JP2002099348 A JP 2002099348A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- instruction
- clock control
- control method
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 従来のクロック低速化手法では、プロセッサ
外部からの割り込み要求が必要であり，端子数の増加を
招いていた。 【解決手段】 特定命令を実行する際に，それらの命令
が実行されることをハードウェアで自動的に検知し、そ
の検知した情報を基にして，原クロック１５０が入力さ
れる分周器１６０の動作を開始させ、原クロック１５０
を分周したクロックをプロセッサの動作クロック１７０
とすることで，プロセッサ全体を低速動作させる。
外部からの割り込み要求が必要であり，端子数の増加を
招いていた。 【解決手段】 特定命令を実行する際に，それらの命令
が実行されることをハードウェアで自動的に検知し、そ
の検知した情報を基にして，原クロック１５０が入力さ
れる分周器１６０の動作を開始させ、原クロック１５０
を分周したクロックをプロセッサの動作クロック１７０
とすることで，プロセッサ全体を低速動作させる。
Description
【０００１】
【発明の属する技術分野】本発明は、主にプロセッサの
クロックを制御するクロック制御方法およびその装置に
関するものである。
クロックを制御するクロック制御方法およびその装置に
関するものである。
【０００２】
【従来の技術】近年，携帯電話に代表される移動体端末
の普及が著しい。これまでの音声データ通信に加え，次
世代の移動体通信では動画像や音楽データまでもが扱わ
れる。データ処理を行うプロセッサの高性能化への要求
は増大する一方だが，端末の小型化に伴い，チップサイ
ズの小型化，同時にバッテリ駆動であることから、プロ
セッサの低消費電力化への要求も非常に高くなってきて
いる。
の普及が著しい。これまでの音声データ通信に加え，次
世代の移動体通信では動画像や音楽データまでもが扱わ
れる。データ処理を行うプロセッサの高性能化への要求
は増大する一方だが，端末の小型化に伴い，チップサイ
ズの小型化，同時にバッテリ駆動であることから、プロ
セッサの低消費電力化への要求も非常に高くなってきて
いる。
【０００３】チップサイズの小型化については、プロセ
スルールの進歩により集積度をあげることで対応してい
るが，チップ内部の小型化に比較して，端子本数の増加
によるチップサイズ増大という側面も見え始めている。
スルールの進歩により集積度をあげることで対応してい
るが，チップ内部の小型化に比較して，端子本数の増加
によるチップサイズ増大という側面も見え始めている。
【０００４】低消費電力化への方策の一つとしては動作
周波数を下げるというものがある。しかしながら、上記
の高性能化とは相反する要求であり，処理性能を損なわ
ないように低速動作させる技術が開発されている。
周波数を下げるというものがある。しかしながら、上記
の高性能化とは相反する要求であり，処理性能を損なわ
ないように低速動作させる技術が開発されている。
【０００５】例えば，特開平１１−１１００６３号公報
に記載の内容は、内部資源へのアクセス信号情報をプロ
セッサ外部に取り出し，そのアクセス頻度によりプロセ
ッサの処理負荷を判断し，処理負荷が軽い場合は外部よ
りクロックの供給を停止するというものである。
に記載の内容は、内部資源へのアクセス信号情報をプロ
セッサ外部に取り出し，そのアクセス頻度によりプロセ
ッサの処理負荷を判断し，処理負荷が軽い場合は外部よ
りクロックの供給を停止するというものである。
【０００６】また、ある処理が終了すると、次の処理要
求（割り込み）があるまでクロックを止めるなどをして
低消費電力化を図るのが一般的である。
求（割り込み）があるまでクロックを止めるなどをして
低消費電力化を図るのが一般的である。
【０００７】しかしながら，この方法ではいずれもプロ
セッサ外部とのやりとりのための端子が増え，ひいては
チップサイズの増大につながるという問題点を有してい
た。
セッサ外部とのやりとりのための端子が増え，ひいては
チップサイズの増大につながるという問題点を有してい
た。
【０００８】本発明はかかる点に鑑み，高速動作が不要
な命令実行時には同等の低速動作命令に置き換えること
で、プロセッサの低消費電力化を実現するクロック制御
方法およびクロック制御装置を提供することを目的とし
ている。
な命令実行時には同等の低速動作命令に置き換えること
で、プロセッサの低消費電力化を実現するクロック制御
方法およびクロック制御装置を提供することを目的とし
ている。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明のクロック制御方法は，特定命令を実行する
際に、それらの命令が実行されることをハードウェアで
自動的に検知し、その検知した情報を基にして、原クロ
ックが入力される分周器の動作を開始させ、原クロック
を分周したクロックをプロセッサの動作クロックとする
ことで、プロセッサ全体を低速動作させるステップを包
含している。
に、本発明のクロック制御方法は，特定命令を実行する
際に、それらの命令が実行されることをハードウェアで
自動的に検知し、その検知した情報を基にして、原クロ
ックが入力される分周器の動作を開始させ、原クロック
を分周したクロックをプロセッサの動作クロックとする
ことで、プロセッサ全体を低速動作させるステップを包
含している。
【００１０】前記特定命令は、プログラム時に明示的に
プログラマによって挿入されてもよく、プログラム作成
後にＮＯＰ（Ｎｏ Ｏｐｅｒａｔｉｏｎ）命令の固定回
数繰り返しを検出し，それらのＮＯＰ命令を自動的に前
記特定命令に置き換えるコンバートプログラムによって
挿入されてもよい。
プログラマによって挿入されてもよく、プログラム作成
後にＮＯＰ（Ｎｏ Ｏｐｅｒａｔｉｏｎ）命令の固定回
数繰り返しを検出し，それらのＮＯＰ命令を自動的に前
記特定命令に置き換えるコンバートプログラムによって
挿入されてもよい。
【００１１】前記コンバートプログラムは，コンバート
前のプログラムの実行時間と前記特定命令挿入後のプロ
グラムの実行時間を等しく保ってもよい。
前のプログラムの実行時間と前記特定命令挿入後のプロ
グラムの実行時間を等しく保ってもよい。
【００１２】前記コンバートプログラムは，プロセッサ
のパイプラインの段数がＮである場合に，ＮＯＰ命令が
Ｍ回（Ｍ＞＝Ｎ）以上繰り返された時に（Ｍ−Ｎ＋１）
個のＮＯＰ命令を前記特定命令への置換対象としてもよ
い。
のパイプラインの段数がＮである場合に，ＮＯＰ命令が
Ｍ回（Ｍ＞＝Ｎ）以上繰り返された時に（Ｍ−Ｎ＋１）
個のＮＯＰ命令を前記特定命令への置換対象としてもよ
い。
【００１３】前記分周器の分周比は，前記特定命令のデ
コード結果により可変であってもよく、前記特定命令に
よらず予め定められた値となってもよい。
コード結果により可変であってもよく、前記特定命令に
よらず予め定められた値となってもよい。
【００１４】また，上記目的を達成するために本発明の
クロック制御装置は、命令コードを入力し、低速動作指
示信号と分周比指示信号を出力する命令デコーダと、原
クロックと前記低速動作指示信号を入力とし、動作クロ
ックを出力する分周器を備えている。
クロック制御装置は、命令コードを入力し、低速動作指
示信号と分周比指示信号を出力する命令デコーダと、原
クロックと前記低速動作指示信号を入力とし、動作クロ
ックを出力する分周器を備えている。
【００１５】
【発明の実施の形態】以下、本発明の一実施形態に係る
クロック制御方法について図面を参照しながら説明す
る。図１は、本発明の一実施形態に係るクロック制御方
法を示すものである。プログラム作成後からプロセッサ
内部での実行方法を示す。
クロック制御方法について図面を参照しながら説明す
る。図１は、本発明の一実施形態に係るクロック制御方
法を示すものである。プログラム作成後からプロセッサ
内部での実行方法を示す。
【００１６】（命令の置き換え）ここでは次のような命
令列を置換対象とする。処理時間がある程度精度良く予
測できている場合は，固定数回のＮＯＰ（Ｎｏ Ｏｐｅ
ｒａｔｉｏｎ）命令を繰り返すことにより時間を稼ぐこ
とが多い。それらのＮＯＰ命令を対象とする。
令列を置換対象とする。処理時間がある程度精度良く予
測できている場合は，固定数回のＮＯＰ（Ｎｏ Ｏｐｅ
ｒａｔｉｏｎ）命令を繰り返すことにより時間を稼ぐこ
とが多い。それらのＮＯＰ命令を対象とする。
【００１７】また，用意されている低速動作命令は、Ｎ
ＯＰ４のみ（周波数が１／４となり４サイクルかけて１
つのＮＯＰを実行する）であるとする。
ＯＰ４のみ（周波数が１／４となり４サイクルかけて１
つのＮＯＰを実行する）であるとする。
【００１８】オリジナルプログラム１０は低速動作を考
慮せずに組まれたプログラムである。オリジナルプログ
ラム１０をコンバータ３０により，変換後プログラム２
０へ変換する。コンバータの動きは次のようになる。
慮せずに組まれたプログラムである。オリジナルプログ
ラム１０をコンバータ３０により，変換後プログラム２
０へ変換する。コンバータの動きは次のようになる。
【００１９】・固定数回のＮＯＰ（Ｎｏ Ｏｐｅｒａｔ
ｉｏｎ）命令を検出する。
ｉｏｎ）命令を検出する。
【００２０】・ＮＯＰの４命令分を一つのＮＯＰ４命令
に置換する。
に置換する。
【００２１】または ・固定数回のループ，リピート命令中のＮＯＰ命令を検
出する。
出する。
【００２２】・ＮＯＰ命令４つをＮＯＰ４命令に置換し
た場合の繰り返し数に置き換える。
た場合の繰り返し数に置き換える。
【００２３】「ＲＥＰＥＡＴ ８ ＮＯＰ」はＮＯＰを
８回繰り返すと言う命令である。
８回繰り返すと言う命令である。
【００２４】この置換により実行時間は変わらず，かつ
ＮＯＰ命令であるから処理性能も全く損なわない。
ＮＯＰ命令であるから処理性能も全く損なわない。
【００２５】４命令で過不足なく置換できない場合は，
最大限置き換えた後は自動的にＮＯＰ命令を挿入する。
図２では１０回のＮＯＰ繰り返しなので８回分は低速動
作命令ＮＯＰ４を２回繰り返すことで実現させ，残りの
２回分は低速動作させず，そのままのＮＯＰ命令を２回
繰り返す。
最大限置き換えた後は自動的にＮＯＰ命令を挿入する。
図２では１０回のＮＯＰ繰り返しなので８回分は低速動
作命令ＮＯＰ４を２回繰り返すことで実現させ，残りの
２回分は低速動作させず，そのままのＮＯＰ命令を２回
繰り返す。
【００２６】以上では，ＮＯＰが繰り返される分を低速
動作対象としたが，厳密には、プロセッサはパイプライ
ン動作をするので，その分の考慮がないと性能の劣化に
つながる可能性がある。
動作対象としたが，厳密には、プロセッサはパイプライ
ン動作をするので，その分の考慮がないと性能の劣化に
つながる可能性がある。
【００２７】すなわち，一部のパイプラインステージが
ＮＯＰを実行していても、他のステージがＮＯＰ以外の
命令を実行しているとすれば，その命令の一部も低速動
作してしまうからである。
ＮＯＰを実行していても、他のステージがＮＯＰ以外の
命令を実行しているとすれば，その命令の一部も低速動
作してしまうからである。
【００２８】図３はパイプライン段数が５段のプロセッ
サで４つのＮＯＰ命令が続いた場合を示している。この
場合では全てのパイプラインステージがＮＯＰ命令を実
行している場合はない。最大でも４段分のパイプライン
ステージがＮＯＰになるだけである（○で囲んだ部
分）。
サで４つのＮＯＰ命令が続いた場合を示している。この
場合では全てのパイプラインステージがＮＯＰ命令を実
行している場合はない。最大でも４段分のパイプライン
ステージがＮＯＰになるだけである（○で囲んだ部
分）。
【００２９】図中時間Ａではパイプラインステージの
５，４，３，２まではＮＯＰ命令でつまっているが、パ
イプラインステージ１はＮＯＰ以外の命令である。従っ
て５命令以上ＮＯＰが続けば，（ＮＯＰの連続回数−
４）のＮＯＰ命令が置換できることになる。図４では８
つのＮＯＰが連続しているので、最初から４つのＮＯＰ
が対象となる。
５，４，３，２まではＮＯＰ命令でつまっているが、パ
イプラインステージ１はＮＯＰ以外の命令である。従っ
て５命令以上ＮＯＰが続けば，（ＮＯＰの連続回数−
４）のＮＯＰ命令が置換できることになる。図４では８
つのＮＯＰが連続しているので、最初から４つのＮＯＰ
が対象となる。
【００３０】本実施形態では、低速動作命令がＮＯＰ４
だけとしたが，ＮＯＰ２，ＮＯＰ８等，それぞれ低速動
作の度合いが違うものがあっても上記の方法は同じであ
る。コンバート時にできるだけ低速度合いの大きいもの
から順に置換していくようにすればよい。また，コンバ
ータに頼らずに，プログラム時に考慮しながらコーディ
ングしてもよい。
だけとしたが，ＮＯＰ２，ＮＯＰ８等，それぞれ低速動
作の度合いが違うものがあっても上記の方法は同じであ
る。コンバート時にできるだけ低速度合いの大きいもの
から順に置換していくようにすればよい。また，コンバ
ータに頼らずに，プログラム時に考慮しながらコーディ
ングしてもよい。
【００３１】（内部の動作−分周比が１／４固定の場
合）上記の変換後のプログラム２０を実行する例を説明
する。
合）上記の変換後のプログラム２０を実行する例を説明
する。
【００３２】低速動作命令としてＮＯＰ４とＮＯＰ８が
用意されているとする。
用意されているとする。
【００３３】命令コード１１０は前記変換プログラムを
機械語に変換したものである。
機械語に変換したものである。
【００３４】デコーダ１２０は命令コード１１０をデコ
ードし，命令コード１１０が低速動作命令（ＮＯＰ４，
ＮＯＰ８）であれば低速動作指示信号１３０をアクティ
ブにする。また、低速動作命令がＮＯＰ４であれば、分
周比指示信号１４０を「０」に，低速動作命令がＮＯＰ
８であれば分周比指示信号１４０を「１」にする。
ードし，命令コード１１０が低速動作命令（ＮＯＰ４，
ＮＯＰ８）であれば低速動作指示信号１３０をアクティ
ブにする。また、低速動作命令がＮＯＰ４であれば、分
周比指示信号１４０を「０」に，低速動作命令がＮＯＰ
８であれば分周比指示信号１４０を「１」にする。
【００３５】分周器１６０は、端子からのクロックもし
くはＰＬＬ出力の何も加工していないクロック（原クロ
ック１５０）と低速動作指示信号１３０，分周比指示信
号１４０を入力として，低速動作指示信号１３０が
「０」の場合，原クロック１５０をそのまま動作クロッ
ク１７０として出力する。
くはＰＬＬ出力の何も加工していないクロック（原クロ
ック１５０）と低速動作指示信号１３０，分周比指示信
号１４０を入力として，低速動作指示信号１３０が
「０」の場合，原クロック１５０をそのまま動作クロッ
ク１７０として出力する。
【００３６】また、低速動作指示信号１３０が「１」か
つ分周比指示信号１４０が「０」の場合，原クロック１
５０を１／４分周し，そのまま動作クロック１７０とし
て出力する。
つ分周比指示信号１４０が「０」の場合，原クロック１
５０を１／４分周し，そのまま動作クロック１７０とし
て出力する。
【００３７】また，低速動作指示信号１３０が「１」か
つ分周比指示信号１４０が「１」の場合，原クロック１
５０を１／８分周し，動作クロック１７０として出力す
る。
つ分周比指示信号１４０が「１」の場合，原クロック１
５０を１／８分周し，動作クロック１７０として出力す
る。
【００３８】（分周器の動作）図５に示す装置により、
原クロック１５０にマスク信号１３６により制御を施
し、低速クロック（動作クロック１７０）を生成する。
ここで、内部低速動作指示信号１３５は図６に示す装置
により生成される。
原クロック１５０にマスク信号１３６により制御を施
し、低速クロック（動作クロック１７０）を生成する。
ここで、内部低速動作指示信号１３５は図６に示す装置
により生成される。
【００３９】図６により、内部動作指示信号１３５を内
部的に複数サイクル出力する動作を説明する。ただし，
内部動作指示信号１３５の出力方法はこの方法に限らな
い。ここでは１つの低速動作命令が実行され，デコーダ
１２０から１サイクルの低速動作指示信号１３０が出力
されたとする。
部的に複数サイクル出力する動作を説明する。ただし，
内部動作指示信号１３５の出力方法はこの方法に限らな
い。ここでは１つの低速動作命令が実行され，デコーダ
１２０から１サイクルの低速動作指示信号１３０が出力
されたとする。
【００４０】内部動作指示信号１３５はアクティブ・ロ
ーとする。２３０は分周比設定レジスタであり，前もっ
て設定しておく。２２０はダウンカウンタであり，カウ
ンタ値が「０」である時に，０検出信号２２１をアクテ
ィブにする。
ーとする。２３０は分周比設定レジスタであり，前もっ
て設定しておく。２２０はダウンカウンタであり，カウ
ンタ値が「０」である時に，０検出信号２２１をアクテ
ィブにする。
【００４１】ダウンカウントはイネーブル信号２２２が
アクティブの時のみ行ない，そのタイミングは原クロッ
ク１５０の立上りエッジである。また、セレクト信号が
アクティブの場合は，ウェイト数設定レジスタの値を同
タイミングでロードする。
アクティブの時のみ行ない，そのタイミングは原クロッ
ク１５０の立上りエッジである。また、セレクト信号が
アクティブの場合は，ウェイト数設定レジスタの値を同
タイミングでロードする。
【００４２】２１０はフリップフロップであり，連続ウ
ェイト指示信号を，原クロック１５０の立ち下がりエッ
ジで，記憶保持する。
ェイト指示信号を，原クロック１５０の立ち下がりエッ
ジで，記憶保持する。
【００４３】以上の構成を持つ回路を用い、以下の手順
で内部低速動作指示信号１３５（０検出信号２２１）を
出力する。ここでは、分周比設定レジスタ２３０には
「３」が設定されているとする。
で内部低速動作指示信号１３５（０検出信号２２１）を
出力する。ここでは、分周比設定レジスタ２３０には
「３」が設定されているとする。
【００４４】・リセット直後 原クロック１５０は発振している。
【００４５】フリップフロップ２１０は「０」に初期化
される。
される。
【００４６】・低速動作指示信号１３０がアクティブに
なる。
なる。
【００４７】・ダウンカウンタ２２０に分周比設定レジ
スタ２３０の値をロードする。
スタ２３０の値をロードする。
【００４８】・ダウンカウンタ２２０に０以外の値がロ
ードされたことで，０検出信号２２１（内部低速動作指
示信号１３５）がノンアクティブになる。
ードされたことで，０検出信号２２１（内部低速動作指
示信号１３５）がノンアクティブになる。
【００４９】以降，ダウンカウンタ２２０のイネーブル
信号２２２はアクティブ状態を保持する。
信号２２２はアクティブ状態を保持する。
【００５０】・ダウンカウンタ２２０はダウンカウント
を続け，０検出信号２２１（内部低速動作指示信号１３
５）がアクティブになると，イネーブル信号２２２がノ
ンアクティブになる。
を続け，０検出信号２２１（内部低速動作指示信号１３
５）がアクティブになると，イネーブル信号２２２がノ
ンアクティブになる。
【００５１】すなわち，低速動作命令ＮＯＰ４が１つ実
行され、デコーダ１２０により，低速動作指示信号１３
０が１サイクルアクティブになれば，周波数設定レジス
タ２３０の値＋１サイクルの内部低速動作指示信号１３
５が生成される。
行され、デコーダ１２０により，低速動作指示信号１３
０が１サイクルアクティブになれば，周波数設定レジス
タ２３０の値＋１サイクルの内部低速動作指示信号１３
５が生成される。
【００５２】図７に分周比設定レジスタの値が「３」の
場合のタイミングチャートを示す。これがＮＯＰ４を実
行した場合のタイミングチャートとなる。
場合のタイミングチャートを示す。これがＮＯＰ４を実
行した場合のタイミングチャートとなる。
【００５３】（内部の動作−分周比が１／４，１／８可
変の場合）図８では図６の場合に比べて第１の分周比設
定レジスタ８０１と第２の分周比設定レジスタ８０２を
備えている。
変の場合）図８では図６の場合に比べて第１の分周比設
定レジスタ８０１と第２の分周比設定レジスタ８０２を
備えている。
【００５４】また、切り替え手段８０３は、分周比指示
信号１４０が「０」の場合は第１の分周比設定レジスタ
８０１の出力を選択し、分周比指示信号１４０が「１」
の場合は第２の分周比設定レジスタ８０２の出力を選択
する。
信号１４０が「０」の場合は第１の分周比設定レジスタ
８０１の出力を選択し、分周比指示信号１４０が「１」
の場合は第２の分周比設定レジスタ８０２の出力を選択
する。
【００５５】第１の分周比設定レジスタ８０１には
「３」を設定し、第２の分周比設定レジスタ８０２には
「７」を設定しておく。
「３」を設定し、第２の分周比設定レジスタ８０２には
「７」を設定しておく。
【００５６】従って、低速動作指示信号１３０がデコー
ダ１２０より出力された時に、分周比指示信号１４０が
「１」の場合は周波数が１／８の低速動作を行い、分周
比指示信号１４０が「０」の場合は周波数が１／４の低
速動作を行うことが可能となる。
ダ１２０より出力された時に、分周比指示信号１４０が
「１」の場合は周波数が１／８の低速動作を行い、分周
比指示信号１４０が「０」の場合は周波数が１／４の低
速動作を行うことが可能となる。
【００５７】尚、本実施形態では、分周比が１／４、１
／８の場合のみを示したが、他の分周比でも同様であ
る。また、分周比指示信号１４０を多ビット構成とし、
更に複数の分周比から分周比を選択することも可能であ
る。
／８の場合のみを示したが、他の分周比でも同様であ
る。また、分周比指示信号１４０を多ビット構成とし、
更に複数の分周比から分周比を選択することも可能であ
る。
【００５８】更に、分周比指示信号１４０（多ビット）
をデコードする回路を設け、ダイナミックにダウンカウ
ンタ２２０に値をロードさせることも、本回路を基にす
れば容易に実現できる。
をデコードする回路を設け、ダイナミックにダウンカウ
ンタ２２０に値をロードさせることも、本回路を基にす
れば容易に実現できる。
【００５９】
【発明の効果】以上のように本発明によれば、時間を稼
ぐだけのＮＯＰ命令列を、実行時間を変えずに低速動作
命令に置き換えることができ，端子数増加によるチップ
サイズの増大を防ぎつつ，低消費電力化が可能となる。
ぐだけのＮＯＰ命令列を、実行時間を変えずに低速動作
命令に置き換えることができ，端子数増加によるチップ
サイズの増大を防ぎつつ，低消費電力化が可能となる。
【図１】本発明の一実施形態によるクロック制御方法を
示す図
示す図
【図２】コンバート方法の一例を示す図
【図３】４連続ＮＯＰ命令時のパイプラインの状態を示
す図
す図
【図４】８連続ＮＯＰ命令時のパイプラインの状態を示
す図
す図
【図５】クロック制御の原理を示す図
【図６】低速動作指示信号をトリガとして内部低速動作
指示信号を出力する構成を示した図
指示信号を出力する構成を示した図
【図７】内部低速動作信号により周波数が１／４に低減
されることを示す図
されることを示す図
【図８】分周比が可変の場合の一例を示す図
１０ オリジナルプログラム ２０ 変換後プログラム ３０ コンバータ １１０ 命令コード １２０ 命令デコーダ １３０ 低速動作指示信号 １３６ マスク信号 １３５ 内部低速動作指示信号 １４０ 分周比指示信号 １５０ 原クロック １６０ 分周器 １７０ 動作クロック ２０５ リセット信号 ２１０ フリップフロップ ２１１ フリップフロップ出力 ２２０ ダウンカウンタ ２２１ ０検出信号 ２２２ ダウンカウンタイネーブル信号 ２３０ 分周比設定レジスタ ８０１ 第１の分周比設定レジスタ ８０２ 第２の分周比設定レジスタ ８０３ 切り替え手段
Claims (8)
- 【請求項１】プロセッサのクロック制御の方法であっ
て、特定命令を実行する際に，それらの命令が実行され
ることをハードウェアで自動的に検知し，その検知した
情報を基にして，原クロックが入力される分周器の動作
を開始させ，原クロックを分周したクロックをプロセッ
サの動作クロックとすることで，プロセッサ全体を低速
動作させるクロック制御方法。 - 【請求項２】前記特定命令はプログラム時に明示的にプ
ログラマによって挿入される請求項１記載のクロック制
御方法。 - 【請求項３】前記特定命令は，プログラム作成後にＮＯ
Ｐ（Ｎｏ Ｏｐｅｒａｔｉｏｎ）命令の固定回数繰り返
しを検出し，それらのＮＯＰ命令を自動的に前記特定命
令に置き換えるコンバートプログラムによって挿入され
る請求項１記載のクロック制御方法。 - 【請求項４】前記コンバートプログラムは，コンバート
前のプログラムの実行時間と前記特定命令挿入後のプロ
グラムの実行時間を等しく保つ請求項１記載のクロック
制御方法。 - 【請求項５】前記コンバートプログラムは，プロセッサ
のパイプラインの段数がＮである場合に，ＮＯＰ命令が
Ｍ回（Ｍ＞＝Ｎ）以上繰り返された時に（Ｍ−Ｎ＋１）
個のＮＯＰ命令を前記特定命令への置換対象とする請求
項１記載のクロック制御方法。 - 【請求項６】前記分周器の分周比は，前記特定命令のデ
コード結果により可変である請求項１記載のクロック制
御方法。 - 【請求項７】前記分周器の分周比は，前記特定命令によ
らず予め定められた値となる請求項１記載のクロック制
御方法。 - 【請求項８】プロセッサのクロック制御装置であって、
命令コードを入力し，低速動作指示信号と分周比指示信
号を出力する命令デコーダと，原クロックと前記低速動
作指示信号を入力とし，動作クロックを出力する分周器
を備えたことを特徴とするクロック制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000286719A JP2002099348A (ja) | 2000-09-21 | 2000-09-21 | クロック制御方法およびクロック制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000286719A JP2002099348A (ja) | 2000-09-21 | 2000-09-21 | クロック制御方法およびクロック制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002099348A true JP2002099348A (ja) | 2002-04-05 |
Family
ID=18770597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000286719A Pending JP2002099348A (ja) | 2000-09-21 | 2000-09-21 | クロック制御方法およびクロック制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002099348A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005149297A (ja) * | 2003-11-18 | 2005-06-09 | Renesas Technology Corp | プロセッサおよびそのアセンブラ |
| JP2012018626A (ja) * | 2010-07-09 | 2012-01-26 | Toshiba Corp | メモリ制御装置、メモリ装置および停止制御方法 |
| JP2020126303A (ja) * | 2019-02-01 | 2020-08-20 | 富士通株式会社 | 情報処理装置、情報処理プログラム、及び情報処理方法 |
-
2000
- 2000-09-21 JP JP2000286719A patent/JP2002099348A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005149297A (ja) * | 2003-11-18 | 2005-06-09 | Renesas Technology Corp | プロセッサおよびそのアセンブラ |
| JP2012018626A (ja) * | 2010-07-09 | 2012-01-26 | Toshiba Corp | メモリ制御装置、メモリ装置および停止制御方法 |
| US8359425B2 (en) | 2010-07-09 | 2013-01-22 | Kabushiki Kaisha Toshiba | Memory control device, memory device, and shutdown control method |
| JP2020126303A (ja) * | 2019-02-01 | 2020-08-20 | 富士通株式会社 | 情報処理装置、情報処理プログラム、及び情報処理方法 |
| JP7208448B2 (ja) | 2019-02-01 | 2023-01-19 | 富士通株式会社 | 情報処理装置、情報処理プログラム、及び情報処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4484925B2 (ja) | Ｓｉｍｄデバイスにおける制御フロー管理のための方法及び装置 | |
| JPH0922318A (ja) | プロセッサ及びその制御方法 | |
| JP2000076066A (ja) | 信号処理回路 | |
| JP4129345B2 (ja) | 電力削減のための複数の等価機能ユニットの制御 | |
| US6684342B1 (en) | Apparatus and method of dynamic and deterministic changes in clock frequency for lower power consumption while maintaining fast interrupt handling | |
| JP2002099348A (ja) | クロック制御方法およびクロック制御装置 | |
| US7194601B2 (en) | Low-power decode circuitry and method for a processor having multiple decoders | |
| JPH03204718A (ja) | 情報処理装置 | |
| US7536533B2 (en) | MCU based motor controller with pre-load register and DMA controller | |
| JP2002268877A (ja) | クロック制御方法及び当該クロック制御方法を用いた情報処理装置 | |
| US7197653B2 (en) | Microcontroller for fetching and decoding a frequency control signal together with an operation code | |
| JP2000284962A (ja) | マイクロコンピュータ | |
| US6704853B1 (en) | Digital signal processing apparatus and method for controlling the same | |
| JPS63113634A (ja) | プログラムカウンタ相対アドレス計算方式 | |
| JP2011048619A (ja) | プロセッサ | |
| JP3716923B2 (ja) | クロック数可変プロセッサ | |
| JP3531856B2 (ja) | プログラム制御方法及びプログラム制御装置 | |
| JP2002366349A (ja) | プログラム制御方法およびその装置 | |
| JP2002300035A (ja) | Ａ／ｄインタフェース回路 | |
| US20030093651A1 (en) | Instruction sets and compilers | |
| JPH01180045A (ja) | 中央処理装置 | |
| US6459298B1 (en) | Structure of controlled pipeline logic | |
| CN116627497A (zh) | 指令处理方法、处理器及存储介质 | |
| JP2003029965A (ja) | マイクロプロセッサ | |
| JP2001166987A (ja) | メモリウェイト制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |