JP2002091520A - Programmable controller and memory module - Google Patents

Programmable controller and memory module

Info

Publication number
JP2002091520A
JP2002091520A JP2000285543A JP2000285543A JP2002091520A JP 2002091520 A JP2002091520 A JP 2002091520A JP 2000285543 A JP2000285543 A JP 2000285543A JP 2000285543 A JP2000285543 A JP 2000285543A JP 2002091520 A JP2002091520 A JP 2002091520A
Authority
JP
Japan
Prior art keywords
program
module
cpu module
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000285543A
Other languages
Japanese (ja)
Inventor
Takao Hanzawa
隆夫 半澤
Kenji Seki
賢二 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000285543A priority Critical patent/JP2002091520A/en
Publication of JP2002091520A publication Critical patent/JP2002091520A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control By Computers (AREA)
  • Programmable Controllers (AREA)

Abstract

PROBLEM TO BE SOLVED: To store plural programs and pieces of data for sequence control under simple structure with enhanced cost performance in a programmable controller. SOLUTION: The programmable controller is constituted so that the plural programs and pieces of data for sequence control are stored inside a memory module provided independently of a CPU module, the pieces of data in the memory module are transmitted to the CPU module based on a request from the CPU module and the CPU module is made to rewrite a program.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はプログラマブルコン
トローラに係り、特に、シーケンス制御用プログラムや
データの保存技術に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a programmable controller, and more particularly to a technique for storing a sequence control program and data.

【0002】[0002]

【従来の技術】図3、図4及び図5は従来技術の一例を
示す。図3は、磁気ディスクを内部に有するパーソナル
コンピュータ等を周辺装置として備える従来のプログラ
マブルコントローラの構成例を示し、図4はそのメモリ
マップを示す。図3において、1はCPUモジュール、
2は演算部、3はユーザメモリとしてのRAM、10は
周辺装置、11はシステムメモリとしてのROM、12
は入出力インタフェース、13は内部バスである。ま
た、図4において、14は周辺装置10内の磁気ディス
クである。プログラマブルコントローラにおいては、R
OM(システムメモリ)11にシステムプログラムがあ
り、RAM(ユーザメモリ)3にはユーザのシーケンス
制御用プログラムとしての、例えばラダープログラムが
ある。RAM3は、ユーザプログラムメモリ部とランニ
ングメモリ部とに分けられる。作成されたシーケンス制
御用プログラムとしてのラダープログラムは、ユーザプ
ログラムメモリ部に書込まれる。その後、該ラダープロ
グラムはオブジェクト変換されてランニングメモリ部に
展開される。プログラムの実行は展開されたランニング
メモリの内容が演算部2で実行されることにより行われ
る。ユーザメモリのRAM3には1つのラダープログラ
ムしか書込むことができないために、複数のラダープロ
グラムは、パーソナルコンピュータ等から成る周辺装置
10内の磁気ディスク14に保存される。従って、CP
Uモジュール1のプログラムの書替えは、パーソナルコ
ンピュータ等周辺装置10内の磁気ディスク14のラダ
ープログラムを操作者が操作してCPUモジュール1側
に転送するようにしている。CPUモジュール1では、
入出力インタファース12を介し磁気ディスク14側か
ら受取ったラダープログラムを、ユーザメモリとしての
RAM3内のユーザプログラムメモリ部へ転送し、該ユ
ーザプログラムメモリ部でこれを書替える。このとき、
該CPUモジュール1が停止状態にあれば、即刻、オブ
ジェクト展開が行われるし、また、該CPUモジュール
1が運転中の状態にあれば、1スキャンの終了時点でオ
ブジェクト展開が行われる。
2. Description of the Related Art FIGS. 3, 4 and 5 show an example of the prior art. FIG. 3 shows a configuration example of a conventional programmable controller provided with a personal computer or the like having a magnetic disk therein as a peripheral device, and FIG. 4 shows a memory map thereof. In FIG. 3, 1 is a CPU module,
2 is a calculation unit, 3 is a RAM as a user memory, 10 is a peripheral device, 11 is a ROM as a system memory, 12
Is an input / output interface, and 13 is an internal bus. In FIG. 4, reference numeral 14 denotes a magnetic disk in the peripheral device 10. In a programmable controller, R
The OM (system memory) 11 has a system program, and the RAM (user memory) 3 has, for example, a ladder program as a sequence control program of the user. The RAM 3 is divided into a user program memory section and a running memory section. The created ladder program as a sequence control program is written in the user program memory unit. After that, the ladder program is converted into an object and developed in the running memory unit. The execution of the program is performed by executing the expanded contents of the running memory in the arithmetic unit 2. Since only one ladder program can be written in the RAM 3 of the user memory, a plurality of ladder programs are stored on the magnetic disk 14 in the peripheral device 10 such as a personal computer. Therefore, CP
The rewriting of the program of the U module 1 is performed by transferring the ladder program of the magnetic disk 14 in the peripheral device 10 such as a personal computer to the CPU module 1 by operating the operator. In the CPU module 1,
The ladder program received from the magnetic disk 14 via the input / output interface 12 is transferred to a user program memory in the RAM 3 as a user memory, and is rewritten in the user program memory. At this time,
If the CPU module 1 is in a stopped state, object development is performed immediately. If the CPU module 1 is in a running state, object development is performed at the end of one scan.

【0003】図5は、磁気ディスクを有するディスクモ
ジュールを周辺装置とは別に備えた従来のプログラマブ
ルコントローラの構成例を示す。図5において、15は
ディスクモジュール、16は該ディスクモジュール内の
磁気ディスクである。本図5に示す従来技術において
は、シーケンス制御用プログラムとしての複数のラダー
プログラムは該ディスクモジュール15内の磁気ディス
ク16内に保存される。
FIG. 5 shows a configuration example of a conventional programmable controller provided with a disk module having a magnetic disk separately from peripheral devices. In FIG. 5, 15 is a disk module, and 16 is a magnetic disk in the disk module. In the conventional technique shown in FIG. 5, a plurality of ladder programs as sequence control programs are stored in a magnetic disk 16 in the disk module 15.

【0004】[0004]

【発明が解決しようとする課題】上記図3〜図5に示す
従来のプログラマブルコントローラにおいて、複数のシ
ーケンス制御用プログラムの保存が可能なようにするに
は、ユーザメモリ3を複数用いるか、あるいは、磁気デ
ィスク等の記憶媒体を有したディスクモジュール15を
別に設け、CPUモジュール内の演算部による集中管理
のもとで直接アクセスして、プログラムの読み出し/書
き込みを行うようにする必要がある。しかし、このよう
にした場合には、制御用装置として専用される演算部の
コストパフォーマンスを高くできないことや、システム
ソフトの規模が大きくかつ複雑になってしまうこと等が
予想される。本発明の課題点は、(1)複数のシーケン
ス制御用プログラムやデータの保存が可能なこと、
(2)コストパフォーマンスを向上できること、(3)
CPUモジュールが直接アクセスする記憶装置でないこ
と、(4)簡易構成であること、等である。本発明の目
的は、上記課題点を解決できるプログラマブルコントロ
ーラを提供することにある。
In the conventional programmable controller shown in FIGS. 3 to 5, in order to enable storage of a plurality of sequence control programs, a plurality of user memories 3 are used, or It is necessary to separately provide a disk module 15 having a storage medium such as a magnetic disk, and to read / write the program by directly accessing it under centralized control by an arithmetic unit in the CPU module. However, in such a case, it is expected that the cost performance of the operation unit dedicated as the control device cannot be improved, and that the scale of the system software becomes large and complicated. The problem of the present invention is that (1) a plurality of sequence control programs and data can be stored,
(2) Cost performance can be improved, (3)
That is, the CPU module is not a storage device to be directly accessed, and (4) it has a simple configuration. An object of the present invention is to provide a programmable controller that can solve the above problems.

【0005】[0005]

【課題を解決するための手段】上記課題点を解決するた
めに、本発明では、 (1)CPUモジュールを備えたプログラマブルコント
ローラにおいて、上記CPUモジュールと独立し内部の
メモリ部にシーケンス制御用の複数のプログラムやデー
タを保存可能としたメモリモジュールを有し、該CPU
モジュールのユーザプログラムからの要求に基づき該メ
モリモジュール内の該プログラムやデータを該CPUモ
ジュールに送り該CPUモジュールにプログラムの書替
えを行わせるようにした構成とする。 (2)CPUモジュールを備えたプログラマブルコント
ローラにおいて、上記CPUモジュールに接続されるメ
モリモジュールであって、該接続用の入出力インタフェ
ース部と、周辺装置と通信可能な通信部と、該周辺装置
から送られるシーケンス制御用の複数のプログラムやデ
ータを保存可能な共有メモリ部と、該共有メモリ部から
信号を取り出し上記CPUモジュールの演算部と通信す
る制御部と、を備え、上記CPUモジュールのユーザプ
ログラムからの要求に基づき、上記共有メモリ部内の上
記プログラムやデータを該CPUモジュールに送信する
ことにより、該CPUモジュールにプログラムの書替え
を行わせるようにした構成のメモリモジュールを有する
構成とする。 (3)上記(1)または(2)において、上記シーケン
ス制御用のプログラムを、シーケンス制御用回路の展開
接続図がラダー図方式で構成されるプログラムとする。 (4)上記(2)において、上記CPUモジュールを複
数備え、任意のスロットに実装可能とした構成とする。 (5)プログラマブルコントローラ用のメモリモジュー
ルであって、CPUモジュールと独立した構成を有し、
内部のメモリ部にシーケンス制御用の複数のプログラム
やデータを保存可能で、該CPUモジュールのユーザプ
ログラムからの要求に基づき該プログラムやデータを該
CPUモジュールに送り該CPUモジュールにプログラ
ムの書替えを行わせるようにした構成とする。 (6)プログラマブルコントローラ用のメモリモジュー
ルであって、CPUモジュールとの接続用の入出力イン
タフェース部と、周辺装置と通信可能な通信部と、該周
辺装置から送られるシーケンス制御用の複数のプログラ
ムやデータを保存可能な共有メモリ部と、該共有メモリ
部から信号を取り出し上記CPUモジュールの演算部と
通信する制御部と、を備え、上記CPUモジュールのユ
ーザプログラムからの要求に基づき、上記共有メモリ部
内の上記プログラムやデータを該CPUモジュールに送
信し該CPUモジュールにプログラムの書替えを行わせ
るようにした構成とする。 (7)上記(5)または(6)において、上記シーケン
ス制御用のプログラムを、シーケンス制御用回路の展開
接続図がラダー図方式で構成されるプログラムとする。
In order to solve the above-mentioned problems, the present invention provides: (1) In a programmable controller having a CPU module, a plurality of CPUs for sequence control are provided in an internal memory unit independently of the CPU module. Having a memory module capable of storing various programs and data,
The program and data in the memory module are sent to the CPU module based on a request from a user program of the module, and the CPU module rewrites the program. (2) In a programmable controller having a CPU module, a memory module connected to the CPU module, the input / output interface unit for connection, a communication unit capable of communicating with a peripheral device, and a transmission from the peripheral device. A shared memory unit that can store a plurality of programs and data for sequence control, and a control unit that extracts signals from the shared memory unit and communicates with the arithmetic unit of the CPU module. In response to the request, the program and data in the shared memory unit are transmitted to the CPU module, thereby causing the CPU module to rewrite the program. (3) In the above (1) or (2), the program for sequence control is a program in which a development connection diagram of a circuit for sequence control is configured in a ladder diagram system. (4) In the above (2), a configuration is provided in which a plurality of the CPU modules are provided and can be mounted in an arbitrary slot. (5) a memory module for a programmable controller, having a configuration independent of a CPU module;
A plurality of programs and data for sequence control can be stored in an internal memory unit, and the programs and data are sent to the CPU module based on a request from a user program of the CPU module to cause the CPU module to rewrite the program. The configuration is as described above. (6) A memory module for a programmable controller, an input / output interface unit for connection to a CPU module, a communication unit capable of communicating with a peripheral device, and a plurality of programs for sequence control transmitted from the peripheral device. A shared memory unit capable of storing data; and a control unit that extracts a signal from the shared memory unit and communicates with the arithmetic unit of the CPU module. Is transmitted to the CPU module to cause the CPU module to rewrite the program. (7) In the above (5) or (6), the sequence control program is a program in which a development connection diagram of a sequence control circuit is configured in a ladder diagram system.

【0006】[0006]

【発明の実施の形態】以下、図1、図2及び図6に基づ
き本発明の実施例を説明する。図1は、本発明の一実施
例を示す。図1において、1はCPUモジュール、2は
演算部、3はユーザメモリ、4はメモリモジュール、5
は制御部、6は共有メモリ、7は入出力インタフェー
ス、8は通信部、9はバス、10は周辺装置である。通
信部8は周辺装置10と通信を行う。共有メモリ6は、
周辺装置10より送られたプログラムを保存する。入出
力インタフェース7は、バス9を介しCPUモジュール
1に接続されて該CPUモジュール1と通信を行う。制
御部5は、該CPUモジュール1からのデータ転送の要
求命令と該CPUモジュール1へデータ転送を行うため
の命令と上記周辺装置10からのプログラム受信の命令
の解釈実行と、共有メモリ6の管理とを行う。該メモリ
モジュール4は、CPUモジュール1のユーザメモリ3
内のシーケンス制御用プログラムとしてのラダープログ
ラムからのプログラム書替え要求命令に基づき、共有メ
モリ内の該当するプログラムとデータをCPUモジュー
ルに送信して該CPUモジュール内でRUN中変更によ
るプログラム書替えを行わせる。CPUモジュール1の
ユーザメモリ3内のプログラム書替えでは、プログラム
書替え要求の命令をサポートする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 shows an embodiment of the present invention. In FIG. 1, 1 is a CPU module, 2 is an operation unit, 3 is a user memory, 4 is a memory module, 5
Is a control unit, 6 is a shared memory, 7 is an input / output interface, 8 is a communication unit, 9 is a bus, and 10 is a peripheral device. The communication unit 8 communicates with the peripheral device 10. The shared memory 6
The program sent from the peripheral device 10 is stored. The input / output interface 7 is connected to the CPU module 1 via the bus 9 and communicates with the CPU module 1. The control unit 5 interprets and executes a data transfer request command from the CPU module 1, a data transfer command to the CPU module 1, a program reception command from the peripheral device 10, and management of the shared memory 6. And do. The memory module 4 stores the user memory 3 of the CPU module 1.
Based on a program rewrite request command from a ladder program as a sequence control program in the CPU, the corresponding program and data in the shared memory are transmitted to the CPU module to cause the CPU module to rewrite the program by changing during RUN. The program rewrite in the user memory 3 of the CPU module 1 supports a program rewrite request command.

【0007】図2は、上記共有メモリ6のメモリマップ
を示す。CPUモジュールはユーザメモリ3のプログラ
ム(プログラムA)を実行する。実行途中で専用命令
(プログラムB)があると、CPUモジュールはその命
令をそのままの形でメモリモジュール4に転送する。該
メモリモジュール4は、制御部5を介して該専用命令を
受信し、その内容がプログラムの転送要求であると解釈
して実行に移る。上記制御部5は該当するプログラムを
先頭から読み込んで、CPUモジュールのユーザメモリ
書替え命令であるRUN中変更の要求に、上記読み込ん
だプログラムを付けてCPUモジュールに送る。該RU
N中変更の命令は、プログラム書替え命令であって、パ
ーソナルコンピュータ等周辺装置から発信される。本メ
モリモジュール4も該RUN中変更の命令をサポートす
る。
FIG. 2 shows a memory map of the shared memory 6. The CPU module executes a program (program A) in the user memory 3. If there is a dedicated instruction (program B) during execution, the CPU module transfers the instruction to the memory module 4 as it is. The memory module 4 receives the dedicated command via the control unit 5, interprets the content as a program transfer request, and proceeds to execution. The control unit 5 reads the corresponding program from the beginning, and sends a request for change during RUN, which is a user memory rewrite instruction of the CPU module, to the CPU module with the read program attached. The RU
The instruction of change during N is a program rewriting instruction and is transmitted from a peripheral device such as a personal computer. The memory module 4 also supports the RUN change instruction.

【0008】プログラム書替えの専用命令には、実装ス
ロット、プログラム名称、データ名称のデータが含まれ
ている。CPUモジュール1の演算部2は命令を解釈し
て、実装スロットの情報から該当する共有メモリモジュ
ールに対してこの専用命令を送信する。これにより、メ
モリモジュールを複数個備え、任意のスロットに実装さ
れていても対応が可能である。専用命令はバス9を介し
て伝達する。該共有メモリモジュール4の入出力インタ
フェース7は、CPUモジュール1との情報の入出力を
行い、制御部5に情報を渡す。制御部5は命令を解釈実
行して、オペコードのプログラム書替え命令とオペラン
ドのプログラム名称、データ名称からCPUモジュール
1へのプログラム転送が必要と判断する。プログラムの
転送にはRUN中変更の命令を用いて、RUN中変更命
令にプログラムとデータを付加してCPUモジュールへ
転送する。制御部5は、プログラムとデータの名称とそ
のアドレスをマップとして管理し、CPUモジュールへ
の送信時のアクセスや、周辺装置からの保存時に内容を
更新する。
[0008] The dedicated instruction for rewriting the program includes data of the mounting slot, the program name, and the data name. The operation unit 2 of the CPU module 1 interprets the command and transmits the dedicated command to the corresponding shared memory module from the information of the mounting slot. Accordingly, even if a plurality of memory modules are provided and mounted in an arbitrary slot, it is possible to cope with the problem. The dedicated instruction is transmitted via the bus 9. The input / output interface 7 of the shared memory module 4 inputs and outputs information to and from the CPU module 1 and passes information to the control unit 5. The control unit 5 interprets and executes the instruction, and determines that the program transfer to the CPU module 1 is necessary from the program rewriting instruction of the operation code and the program name and data name of the operand. For the transfer of the program, a change during RUN command is used, and the program and data are added to the change during RUN command and transferred to the CPU module. The control unit 5 manages the names of programs and data and their addresses as a map, and updates the contents when accessing the CPU module at the time of transmission or saving from the peripheral device.

【0009】CPUモジュール1の演算部5はメモリモ
ジュールからRUN中変更を受けると、従来の周辺装置
10からのRUN中変更と同様に処理する。つまり、受
信したラダープログラムとデータはユーザメモリ3のユ
ーザプログラムメモリ部に格納し、プログラムスキャン
の最後である切れ目でスキャンを中断する。次にユーザ
プログラムメモリ部のラダープログラムをオブジェクト
展開してランニングメモリ部へ格納して、スキャンを再
開させることで、ランニングメモリ部のプログラムが実
行される。
When the arithmetic unit 5 of the CPU module 1 receives the change during RUN from the memory module, it performs the same process as the conventional change during RUN from the peripheral device 10. That is, the received ladder program and data are stored in the user program memory section of the user memory 3, and the scan is interrupted at the end of the program scan. Next, the ladder program in the user program memory unit is developed into an object, stored in the running memory unit, and the scan is restarted, whereby the program in the running memory unit is executed.

【0010】図6は、上記メモリモジュール4を用いた
構成による処理フローを示す。図6(a)は、CPUモ
ジュール内の処理で、図2に示したユーザメモリでの処
理のフロー、図6(b)は、メモリモジュール4内の制
御部5による専用命令受信のときの処理フロー、図6
(c)は、メモリモジュール4内の制御部5が転送する
プログラムを読み込んでRUN中変更命令とともに、該
読みこんだプログラムを転送するときの処理フローであ
る。また、図6(d)は、CPUモジュール内の処理
で、プログラム書替えであるRUN中変更のフローであ
り、メモリモジュール4から送られて来る、RUN中変
更命令+ユーザプログラムのデータはこのフローに従っ
て処理され、プログラムの書替えが行われる。
FIG. 6 shows a processing flow according to the configuration using the memory module 4. FIG. 6A shows the processing in the user memory shown in FIG. 2 in the processing in the CPU module, and FIG. 6B shows the processing when the control unit 5 in the memory module 4 receives the dedicated command. Flow, FIG.
(C) is a processing flow when the control unit 5 in the memory module 4 reads the program to be transferred and transfers the read program together with the RUN change command. FIG. 6D shows the flow of the RUN change during program rewriting, which is a process in the CPU module. The RUN change instruction + user program data sent from the memory module 4 follows this flow. It is processed and the program is rewritten.

【0011】上記実施例によれば、CPUモジュールは
プログラム書替え要求の専用命令を新たにサポートする
だけであり、自立したメモリモジュールの共有メモリへ
の直接アクセスや管理等は不要となる。従来、プログラ
マブルコントローラ上には1つのシーケンス制御用のプ
ログラムのみしか置くことができなかったが、メモリモ
ジュールを設けることによって複数のラダープログラム
等シーケンス制御用プログラムを保存しておくことがで
きる。CPUモジュールのプログラムの書替えは、周辺
装置から操作者のオペレーションで行っているが、シー
ケンス制御用プログラムの専用命令の実行により自動的
にメモリモジュールからのプログラム書替えが可能にな
る。また、ラダープログラム等のシーケンス制御用プロ
グラムからプログラム書替えが可能なため、順次プログ
ラムを書替えながらプログラムを実行すると、ユーザメ
モリの物理的容量の制約を受けずに、より大きなプログ
ラムの実行が可能となる。また、高速で高価な小容量メ
モリはユーザメモリに使用し、安価で低中速な大容量メ
モリは共有メモリに使用する等、各メモリをプログラム
の実行に使い分けることができる。独立したメモリモジ
ュールはプログラマブルコントローラに複数実装するこ
とができるため、シーケンス制御用プログラムの保存に
対し容量の点でも柔軟に対応できる。また、制御部を備
えることで、モジュールでありながらCPUモジュール
と通信することができる。
According to the above embodiment, the CPU module only newly supports a dedicated instruction for a program rewrite request, and there is no need for an independent memory module to directly access or manage the shared memory. Conventionally, only one sequence control program can be placed on a programmable controller. However, by providing a memory module, a plurality of sequence control programs such as a ladder program can be stored. The rewriting of the program of the CPU module is performed by the operator from the peripheral device, but the program can be automatically rewritten from the memory module by executing the dedicated instruction of the sequence control program. Further, since the program can be rewritten from a sequence control program such as a ladder program, if the program is executed while rewriting the program sequentially, a larger program can be executed without being restricted by the physical capacity of the user memory. . Further, each memory can be selectively used for executing a program, for example, a high-speed and expensive small-capacity memory is used for a user memory, and an inexpensive and low-medium-speed large-capacity memory is used for a shared memory. Since a plurality of independent memory modules can be mounted on the programmable controller, the storage of the sequence control program can be flexibly handled in terms of capacity. Further, by providing the control unit, it is possible to communicate with the CPU module while being a module.

【0012】[0012]

【発明の効果】本発明によれば、簡易な構成下でプログ
ラマブルコントローラ内に複数のシーケンス制御用プロ
グラムやデータを保存できるようになり、CPUモジュ
ールのプログラム書替えを自動的に行える。
According to the present invention, a plurality of sequence control programs and data can be stored in the programmable controller with a simple configuration, and the program of the CPU module can be automatically rewritten.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.

【図2】本発明におけるメモリマップの例を示す図であ
る。
FIG. 2 is a diagram showing an example of a memory map according to the present invention.

【図3】従来技術の例を示す図である。FIG. 3 is a diagram showing an example of the related art.

【図4】従来のプログラム転送のメモリマップを示す図
である。
FIG. 4 is a diagram showing a memory map of a conventional program transfer.

【図5】従来技術の例を示す図である。FIG. 5 is a diagram showing an example of the related art.

【図6】本発明におけるメモリモジュールによるプログ
ラム書替え処理のフローを示す図である。
FIG. 6 is a diagram showing a flow of a program rewriting process by a memory module according to the present invention.

【符号の説明】[Explanation of symbols]

1…CPUモジュール、 2…演算部、 3…RAM、
4…メモリモジュール、 5…制御部 、 6…共有
メモリ、 7、12…入出力インタフェース、8…通信
部、 9…バス、 10…周辺装置、 11…ROM、
12…入出力インタフェース、 13…内部バス、
14、16…磁気ディスク、 15…ディスクモジュー
ル。
1 ... CPU module, 2 ... Calculation unit, 3 ... RAM,
4: memory module, 5: control unit, 6: shared memory, 7, 12: input / output interface, 8: communication unit, 9: bus, 10: peripheral device, 11: ROM,
12: input / output interface, 13: internal bus,
14, 16: magnetic disk, 15: disk module.

フロントページの続き Fターム(参考) 5H215 BB10 BB16 CC09 CX04 GG04 HH01 HH03 5H220 BB12 BB17 CC09 CX04 DD04 EE01 EE08 FF03 FF05 JJ12 JJ24 Continuation of the front page F term (reference) 5H215 BB10 BB16 CC09 CX04 GG04 HH01 HH03 5H220 BB12 BB17 CC09 CX04 DD04 EE01 EE08 FF03 FF05 JJ12 JJ24

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】CPUモジュールを備えたプログラマブル
コントローラにおいて、 上記CPUモジュールと独立し内部のメモリ部にシーケ
ンス制御用の複数のプログラムやデータを保存可能とし
たメモリモジュールを有し、該CPUモジュールのユー
ザプログラムからの要求に基づき該メモリモジュール内
の該プログラムやデータを該CPUモジュールに送り該
CPUモジュールにプログラムの書替えを行わせるよう
にした構成を特徴とするプログラマブルコントローラ。
1. A programmable controller having a CPU module, comprising: a memory module capable of storing a plurality of programs and data for sequence control in an internal memory unit independent of the CPU module; A programmable controller characterized in that the program and data in the memory module are sent to the CPU module based on a request from the program, and the CPU module rewrites the program.
【請求項2】CPUモジュールを備えたプログラマブル
コントローラにおいて、 上記CPUモジュールに接続されるメモリモジュールで
あって、該接続用の入出力インタフェース部と、周辺装
置と通信可能な通信部と、該周辺装置から送られるシー
ケンス制御用の複数のプログラムやデータを保存可能な
共有メモリ部と、該共有メモリ部から信号を取り出し上
記CPUモジュールの演算部と通信する制御部と、を備
え、上記CPUモジュールのユーザプログラムからの要
求に基づき、上記共有メモリ部内の上記プログラムやデ
ータを該CPUモジュールに送信することにより該CP
Uモジュールにプログラムの書替えを行わせるようにし
た構成のメモリモジュールを有することを特徴とするプ
ログラマブルコントローラ。
2. A programmable controller having a CPU module, wherein the memory module is connected to the CPU module, the input / output interface unit for connection, a communication unit capable of communicating with a peripheral device, and the peripheral device. A shared memory unit capable of storing a plurality of programs and data for sequence control sent from the CPU module; and a control unit that extracts a signal from the shared memory unit and communicates with a calculation unit of the CPU module. By transmitting the program and data in the shared memory unit to the CPU module based on a request from the program,
A programmable controller having a memory module configured to cause a U module to rewrite a program.
【請求項3】上記シーケンス制御用のプログラムは、シ
ーケンス制御用回路の展開接続図がラダー図方式で構成
されるプログラムである請求項1または請求項2に記載
のプログラマブルコントローラ。
3. The programmable controller according to claim 1, wherein the sequence control program is a program in which a development connection diagram of a sequence control circuit is configured in a ladder diagram system.
【請求項4】上記CPUモジュールを複数備え、任意の
スロットに実装可能とした構成である請求項2に記載の
プログラマブルコントローラ。
4. The programmable controller according to claim 2, wherein a plurality of said CPU modules are provided and can be mounted in an arbitrary slot.
【請求項5】プログラマブルコントローラ用のメモリモ
ジュールであって、 CPUモジュールと独立した構成を有し、内部のメモリ
部にシーケンス制御用の複数のプログラムやデータを保
存可能で、該CPUモジュールのユーザプログラムから
の要求に基づき該プログラムやデータを該CPUモジュ
ールに送り該CPUモジュールにプログラムの書替えを
行わせるようにした構成を特徴とするメモリモジュー
ル。
5. A memory module for a programmable controller, having a configuration independent of a CPU module, capable of storing a plurality of programs and data for sequence control in an internal memory unit, and a user program of the CPU module. A memory module characterized in that the program or data is sent to the CPU module based on a request from the CPU module to cause the CPU module to rewrite the program.
【請求項6】プログラマブルコントローラ用のメモリモ
ジュールであって、 CPUモジュールとの接続用の入出力インタフェース部
と、周辺装置と通信可能な通信部と、該周辺装置から送
られるシーケンス制御用の複数のプログラムやデータを
保存可能な共有メモリ部と、該共有メモリ部から信号を
取り出し上記CPUモジュールの演算部と通信する制御
部と、を備え、上記CPUモジュールのユーザプログラ
ムからの要求に基づき、上記共有メモリ部内の上記プロ
グラムやデータを該CPUモジュールに送信し該CPU
モジュールにプログラムの書替えを行わせるようにした
構成を特徴とするメモリモジュール。
6. A memory module for a programmable controller, comprising: an input / output interface unit for connection to a CPU module; a communication unit capable of communicating with a peripheral device; and a plurality of sequence control units sent from the peripheral device. A shared memory unit that can store programs and data; and a control unit that extracts a signal from the shared memory unit and communicates with a calculation unit of the CPU module. Transmitting the programs and data in the memory unit to the CPU module,
A memory module characterized by having a module rewrite a program.
【請求項7】上記シーケンス制御用のプログラムは、シ
ーケンス制御用回路の展開接続図がラダー図方式で構成
されるプログラムである請求項5または請求項6に記載
のメモリモジュール。
7. The memory module according to claim 5, wherein the sequence control program is a program in which a development connection diagram of a sequence control circuit is configured in a ladder diagram system.
JP2000285543A 2000-09-20 2000-09-20 Programmable controller and memory module Pending JP2002091520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000285543A JP2002091520A (en) 2000-09-20 2000-09-20 Programmable controller and memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000285543A JP2002091520A (en) 2000-09-20 2000-09-20 Programmable controller and memory module

Publications (1)

Publication Number Publication Date
JP2002091520A true JP2002091520A (en) 2002-03-29

Family

ID=18769595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000285543A Pending JP2002091520A (en) 2000-09-20 2000-09-20 Programmable controller and memory module

Country Status (1)

Country Link
JP (1) JP2002091520A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017010159A (en) * 2015-06-18 2017-01-12 株式会社安川電機 Programmable controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017010159A (en) * 2015-06-18 2017-01-12 株式会社安川電機 Programmable controller

Similar Documents

Publication Publication Date Title
KR910001555A (en) Data processor
JPH11126196A (en) Data transfer method and computer system suitable for the same
CN105408875A (en) Distributed procedure execution and file systems on a memory interface
US5754863A (en) System for downloading program code to a microprocessor operative as a slave to a master microprocessor
JP2000112866A (en) Improvement of input/output performance by storing packeted operation information in local memory
JP2002091520A (en) Programmable controller and memory module
JPH11163970A (en) Intra-device substrate control system
CN100492299C (en) Embedded software developing method and system
CN113806282A (en) Heterogeneous control system and loading method thereof
JP4793798B2 (en) Microcomputer
JPS592058B2 (en) Storage device
JP2002244857A (en) Control device
JPH07239921A (en) Pc card
JPH10283333A (en) Multiprocessor system
JPH07175768A (en) Dual cpu system
JPH0240760A (en) Information processor
JP2002259209A (en) Arithmetic processing system
JPH10134013A (en) Multi-cpu system
JPH03262064A (en) Data transfer system using system bus
JPH07175661A (en) User program load system
JPH03252856A (en) Processing system for program
JPS61193245A (en) Memory control system
JPH0553860A (en) Data processor
JPH01177661A (en) Data transferring device
JPH04120648A (en) Common bus connecting device