JP2002083966A - Manufacturing method of thin-film transistor - Google Patents

Manufacturing method of thin-film transistor

Info

Publication number
JP2002083966A
JP2002083966A JP2000270601A JP2000270601A JP2002083966A JP 2002083966 A JP2002083966 A JP 2002083966A JP 2000270601 A JP2000270601 A JP 2000270601A JP 2000270601 A JP2000270601 A JP 2000270601A JP 2002083966 A JP2002083966 A JP 2002083966A
Authority
JP
Japan
Prior art keywords
hydrogenation
seconds
film transistor
active layer
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000270601A
Other languages
Japanese (ja)
Inventor
Kenjiro Nakamura
謙次郎 中村
Takeshi Kashiro
雄 嘉代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000270601A priority Critical patent/JP2002083966A/en
Publication of JP2002083966A publication Critical patent/JP2002083966A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a thin-film transistor, where a sufficient field-effect mobility is assured while degradation of reliability is suppressed. SOLUTION: An active layer is formed as a polysilicon film on a glass substrate. the active layer is hydrogenized for 20-180 seconds with a plasma hydrogen in an atmosphere of hydrogen concentration 90% or higher with a glass substrate at 300-420 deg.C. It is heated continuously at the glass substrate temperature at hydrogenization or higher for 60 seconds or longer. Thus the active layer to be a channel region of the thin-film transistor is appropriately hydrogenized. Sufficient field-effect mobility of the thin-film transistor is assured while degradation in reliability of the thin-film transistor characteristics is suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ポリシリコン膜で
形成されたチャネル領域を有する薄膜トランジスタの製
造方法に関する。
The present invention relates to a method for manufacturing a thin film transistor having a channel region formed of a polysilicon film.

【0002】[0002]

【従来の技術】従来、この種のポリシリコン膜(Pоl
y−Si)薄膜トランジスタ(Thin Film Transistor)
は、図4に示すように、移動度上昇または閾値低減など
の特性を向上させるためにデバイス完成後に水素プラズ
マ処理をして、この薄膜トランジスタのチャネル領域の
欠陥を水素により埋めることが一般的である。
2. Description of the Related Art Conventionally, this kind of polysilicon film (Pol)
y-Si) Thin Film Transistor
Generally, as shown in FIG. 4, in order to improve characteristics such as mobility increase or threshold value reduction, hydrogen plasma treatment is performed after device completion to fill defects in the channel region of the thin film transistor with hydrogen. .

【0003】そして、この水素化による欠陥の終端効果
は、第1の段階として薄膜トランジスタのゲート絶縁膜
中の水素の拡散、および第2の段階としてポリシリコン
膜中での水素の拡散、すなわちラテラル拡散という2つ
の段階がある。
The effect of terminating defects by hydrogenation is that diffusion of hydrogen in a gate insulating film of a thin film transistor as a first step and diffusion of hydrogen in a polysilicon film as a second step, ie, lateral diffusion There are two stages.

【0004】このため、図5に示すように、薄膜トラン
ジスタのチャネル領域の水素化時間が短い場合には、水
素化時間に対する電界効果移動度は、最初の一定時間ほ
とんど変化せず、ある一定時間たった後に緩やかに上昇
し、ポリシリコン膜の欠陥を終端する水素の絶対量が少
なく十分に移動度の増加ができない。
For this reason, as shown in FIG. 5, when the hydrogenation time of the channel region of the thin film transistor is short, the field-effect mobility with respect to the hydrogenation time hardly changes for the first fixed time, but only for a certain fixed time. Later, it gradually rises, and the absolute amount of hydrogen terminating the defect of the polysilicon film is small, so that the mobility cannot be sufficiently increased.

【0005】これに対し、適度な水素化時間でチャネル
領域を水素化した場合には、水素のラテラル拡散が十分
に行き届くので、電界効果移動度が大幅に増加する。さ
らに、水素化時間が十分に長いものは、ラテラル拡散が
水素化時に起きているため、電解効果移動度が十分大き
い。
[0005] On the other hand, when the channel region is hydrogenated for an appropriate hydrogenation time, the lateral diffusion of hydrogen is sufficiently achieved, so that the field effect mobility is greatly increased. Furthermore, those having a sufficiently long hydrogenation time have sufficiently large field effect mobility because lateral diffusion occurs during hydrogenation.

【0006】この結果、一定時間の水素化時間を確保す
ることで、必要量の水素がポリシリコン膜中に蓄積し、
このポリシリコン膜中で拡散していく。
As a result, by securing a certain hydrogenation time, a required amount of hydrogen accumulates in the polysilicon film,
It diffuses in this polysilicon film.

【0007】また、図6示すように、薄膜トランジスタ
の水素化時間に対するBTS(BiasTemperature Stres
s)試験後におけるこの薄膜トランジスタの閾値(Vt
h)のシフト量は、最初の一定時間以内の水素化が行わ
れたものはほとんど変化せず、ある一定時間以上の水素
化が行われたものは急速に増加し、薄膜トランジスタの
特性の信頼性が大きく失われる。これは、ポリシリコン
膜中の過剰な水素のためにBTS試験により特性が劣化
するものと考えられる。
As shown in FIG. 6, a BTS (Bias Temperature Stres) is plotted against the hydrogenation time of the thin film transistor.
s) The threshold value (Vt) of this thin film transistor after the test
The shift amount of h) hardly changes when hydrogenation is performed within the first fixed time, and increases rapidly when hydrogenation is performed for a certain time or more, and the reliability of the characteristics of the thin film transistor is increased. Is greatly lost. It is considered that the characteristics are deteriorated by the BTS test due to excessive hydrogen in the polysilicon film.

【0008】なお、BTS試験とは、薄膜トランジスタ
のゲート電極に電圧を印加するとともに加熱して、この
薄膜トランジスタの特性、例えば信頼性や劣化加速など
を調べるための試験である。
The BTS test is a test for applying a voltage to the gate electrode of a thin film transistor and heating the thin film transistor to examine the characteristics of the thin film transistor, such as reliability and acceleration of deterioration.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上述の
薄膜トランジスタでは、チャネル領域の水素化プロセス
が電界効果移動度の向上などの特性向上のために用いら
れるが、チャネル領域のポリシリコン膜の結晶粒界、こ
のチャネル領域とゲート絶縁膜との間の欠陥により、薄
膜トランジスタに必要な最低の電界効果移動度の値に到
達するまでに十分な水素化時間が必要であるとともに、
必要以上の水素化により過剰水素によるBTS試験での
薄膜トランジスタの特性の信頼性の劣化が生じるという
問題を有している。
However, in the above-described thin film transistor, the hydrogenation process of the channel region is used to improve characteristics such as the improvement of the field effect mobility. Due to the defect between the channel region and the gate insulating film, sufficient hydrogenation time is required to reach the minimum value of the field effect mobility required for the thin film transistor,
There is a problem that excessive hydrogenation causes deterioration of the reliability of the characteristics of the thin film transistor in the BTS test due to excess hydrogen.

【0010】本発明は、このような点に鑑みなされたも
ので、十分な電界効果移動度を確保でき、信頼性の劣化
を抑制できる薄膜トランジスタの製造方法を提供するこ
とを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing a thin film transistor capable of securing sufficient field effect mobility and suppressing deterioration in reliability.

【0011】[0011]

【課題を解決するための手段】本発明は、基板上にポリ
シリコン膜を形成する工程と、前記ポリシリコン膜に対
し水素化を行う工程とを有し、このポリシリコン膜をチ
ャネル領域として用いる薄膜トランジスタの製造方法に
おいて、前記水素化を行う工程は、水素濃度90%以上
の雰囲気で、前記水素をプラズマ化し、前記基板温度が
300℃〜420℃のもとで、20秒〜180秒間行わ
れ、前記水素化が終了した後、連続して前記水素化時の
基板温度以上で60秒以上加熱するものである。
SUMMARY OF THE INVENTION The present invention comprises a step of forming a polysilicon film on a substrate and a step of hydrogenating the polysilicon film, and using the polysilicon film as a channel region. In the method for manufacturing a thin film transistor, the step of performing hydrogenation is performed by plasma-forming the hydrogen in an atmosphere having a hydrogen concentration of 90% or more and the substrate temperature is 300 to 420 ° C for 20 to 180 seconds. After the completion of the hydrogenation, the substrate is continuously heated at a temperature not lower than the substrate temperature during the hydrogenation for not less than 60 seconds.

【0012】そして、この構成では、基板上にポリシリ
コン膜を形成し、水素濃度90%以上の雰囲気でプラズ
マ化した水素を、基板の温度が300℃〜420℃のも
とで、20秒〜180秒間このポリシリコン膜に対して
水素化した後、連続してこの水素化時の基板温度以上で
ポリシリコン膜を60秒以上加熱することにより、この
ポリシリコン膜が適度に水素化される。この結果、この
ポリシリコン膜が薄膜トランジスタのチャネル領域とな
るので、薄膜トランジスタの十分な電界効果移動度を確
保し、薄膜トランジスタ特性の信頼性の劣化を抑制す
る。
In this configuration, a polysilicon film is formed on a substrate, and hydrogen plasmanized in an atmosphere having a hydrogen concentration of 90% or more is subjected to hydrogen treatment at a substrate temperature of 300 ° C. to 420 ° C. for 20 seconds to After hydrogenating the polysilicon film for 180 seconds, the polysilicon film is appropriately hydrogenated by continuously heating the polysilicon film at a substrate temperature higher than the hydrogenation for 60 seconds or more. As a result, the polysilicon film becomes a channel region of the thin film transistor, so that a sufficient field effect mobility of the thin film transistor is secured, and deterioration of reliability of the thin film transistor characteristic is suppressed.

【0013】[0013]

【発明の実施の形態】以下、本発明の液晶表示装置の一
実施の形態の構成を図1ないし図3を参照して説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of an embodiment of the liquid crystal display device of the present invention will be described below with reference to FIGS.

【0014】図1ないし図3において、1は薄膜トラン
ジスタ(Pоly−SiTFT(Thin Film Transisto
r))で、この薄膜トランジスタ1は、図示しない液晶
表示装置のアレイ基板を構成している。そして、このア
レイ基板に対向して図示しない対向基板が配設されてお
り、この対向基板とアレイ基板との間には図示しない液
晶組成物としての液晶が配設されている。
1 to 3, reference numeral 1 denotes a thin film transistor (Poly-Si TFT).
In (r)), the thin film transistor 1 constitutes an array substrate of a liquid crystal display (not shown). A counter substrate (not shown) is provided facing the array substrate, and a liquid crystal as a liquid crystal composition (not shown) is provided between the counter substrate and the array substrate.

【0015】また、薄膜トランジスタ1は、透光性を有
する略透明な無アルカリガラス(SiO2)などで形成さ
れた絶縁性を有する基板としてのガラス基板11上に形成
されている。このガラス基板11の一主面上には、このガ
ラス基板11からの不純物の拡散を防止するための無機系
絶縁膜としてのアンダーコート膜12が、例えば2.0×
10−7m程度成膜されている。
The thin film transistor 1 is formed on a glass substrate 11 as an insulating substrate made of a translucent substantially transparent non-alkali glass (SiO 2). On one main surface of the glass substrate 11, an undercoat film 12 as an inorganic insulating film for preventing diffusion of impurities from the glass substrate 11, for example, 2.0 ×
The thickness is about 10-7 m.

【0016】さらに、このアンダーコート膜12上には、
多結晶シリコン、すなわちポリシリコン膜で形成された
シリコン半導体層であるの活性層13が、例えば5.0×
10−8m程度、プラズマCVD(Chemical Vapor Dep
osition)法により成膜されている。この活性層13は、
非晶質シリコン(a−Si:H)をエキシマレーザアニ
ール法で溶融させた後に結晶化させることにより形成さ
れている。また、この活性層13は、RF印加周波数40
0Hz〜54MHzで水素化されることにより形成され
たチャネル領域14を備えており、このチャネル領域14
は、活性層を300℃〜340℃の温度下で40秒〜1
80秒水素化した後、この水素化した際における図示し
ない同一チャンバ内で、この活性層13を水素化時のガラ
ス基板11の温度以上で300秒以上加熱することにより
形成されている。
Further, on the undercoat film 12,
The active layer 13 which is a polycrystalline silicon, that is, a silicon semiconductor layer formed of a polysilicon film is, for example,
About 10-8m, Plasma CVD (Chemical Vapor Dep.)
osition) method. This active layer 13
It is formed by melting amorphous silicon (a-Si: H) by excimer laser annealing and then crystallization. The active layer 13 has an RF application frequency of 40.
A channel region 14 formed by hydrogenation at 0 Hz to 54 MHz is provided.
Means that the active layer is heated at a temperature of 300 ° C. to 340 ° C. for 40 seconds to 1 hour.
After hydrogenation for 80 seconds, the active layer 13 is formed by heating the active layer 13 at a temperature higher than the temperature of the glass substrate 11 at the time of hydrogenation for 300 seconds or more in the same chamber (not shown) at the time of the hydrogenation.

【0017】また、このチャネル領域14の一側である活
性層13は、ボロン(B2HX+)またはリン(PHX
+)などがイオンドーピングされることにより、(n
型,p型)Pоly−Si領域であるソース領域15が形
成されている。さらに、このソース領域15と対向するチ
ャネル領域14の他側である活性層13は、ソース領域15と
同様に、ボロン(B2HX+)またはリン(PHX+)
などがイオンドーピングされることにより、(n型,p
型)Pоly−Si領域であるドレイン領域16が形成さ
れている。
The active layer 13 on one side of the channel region 14 is made of boron (B2HX +) or phosphorus (PHX
+) Is ion-doped to form (n)
(P type, p type) A source region 15 which is a Poly-Si region is formed. Further, similarly to the source region 15, the active layer 13 on the other side of the channel region 14 facing the source region 15 is made of boron (B2HX +) or phosphorus (PHX +)
Are ion-doped to form (n-type, p-type
(Type) A drain region 16 which is a Poly-Si region is formed.

【0018】そして、活性層13上には、絶縁性を有する
シリコン酸化膜(SiOX)などで無機系絶縁膜である
ゲート絶縁膜17が、例えば1.5×10−7m程度、プ
ラズマCVD法により堆積させた後、パターニングする
ことにより形成されている。
On the active layer 13, a gate insulating film 17 which is an inorganic insulating film such as a silicon oxide film (SiOX) having an insulating property is formed by, for example, about 1.5 × 10 −7 m by a plasma CVD method. After being deposited, it is formed by patterning.

【0019】また、このゲート絶縁膜17上には、例えば
2.0×10−7mの厚みを有する島状のゲート電極18
が形成されている。このゲート電極18は、モリブデン−
タングステン合金(MoW)などをスパッタリングした後
にパターニングすることにより形成されている。また、
このゲート電極18は、図示しない走査線に一体的に電気
的に接続されている。そして、このゲート電極18を含む
ゲート絶縁膜17上には、シリコン酸化膜(SiOX)な
どで形成された層間絶縁膜19が、例えば5.0×10−
7m程度成膜されている。
On the gate insulating film 17, an island-like gate electrode 18 having a thickness of, for example, 2.0 × 10 −7 m is formed.
Are formed. This gate electrode 18 is made of molybdenum-
It is formed by patterning after sputtering a tungsten alloy (MoW) or the like. Also,
The gate electrode 18 is electrically connected integrally to a scanning line (not shown). Then, on the gate insulating film 17 including the gate electrode 18, an interlayer insulating film 19 formed of a silicon oxide film (SiOX) or the like, for example, 5.0 × 10−
The film is formed to a thickness of about 7 m.

【0020】さらに、層間絶縁膜19およびゲート絶縁膜
17には、ソース領域15およびドレイン領域16まで開口し
たスルーホール21a,21bがそれぞれ形成されている。こ
れらスルーホール21a,21bには、アルミニウム(Al)
およびモリブデン(Mо)などの低抵抗金属などが堆積
されてソース電極22およびドレイン電極23が形成されて
いる。
Further, an interlayer insulating film 19 and a gate insulating film
In 17, through holes 21 a and 21 b which are open to the source region 15 and the drain region 16 are formed, respectively. Aluminum (Al) is provided in these through holes 21a and 21b.
A source electrode 22 and a drain electrode 23 are formed by depositing a low-resistance metal such as molybdenum (Mo).

【0021】そして、このソース電極22は、スルーホー
ル21aを介してソース領域15に接続されており、また、
ドレイン電極23は、スルーホール21bを介してドレイン
領域16に接続されている。さらに、これらソース電極22
およびドレイン電極23は、例えばアルミニウムを3.0
×10−7m堆積させた後にモリブデンを5.0×10
−8m堆積させた状態にスパッタリングした後にパター
ニングすることにより形成されている。
The source electrode 22 is connected to the source region 15 via a through hole 21a.
The drain electrode 23 is connected to the drain region 16 via the through hole 21b. Furthermore, these source electrodes 22
The drain electrode 23 is made of, for example, aluminum 3.0.
After depositing x10-7 m, molybdenum was 5.0x10
It is formed by patterning after sputtering in a state where -8 m is deposited.

【0022】また、層間絶縁膜19、ソース電極22および
ドレイン電極23上には図示しない保護膜が成膜されてお
り、この保護膜上には図示しない平坦化膜が成膜されて
いる。そして、この平坦化膜上には、透明導体層である
図示しない画素電極がマトリクス状に配設されている。
この画素電極は、図示しないスルーホールを介して保護
膜および平坦化膜を貫通してソース電極22に接続されて
いる。
A protective film (not shown) is formed on the interlayer insulating film 19, the source electrode 22, and the drain electrode 23, and a flattening film (not shown) is formed on the protective film. On the flattening film, pixel electrodes (not shown), which are transparent conductor layers, are arranged in a matrix.
This pixel electrode is connected to the source electrode 22 through a protective film and a planarizing film via a through hole (not shown).

【0023】次に、上記一実施の形態の薄膜トランジス
タの製造方法を説明する。
Next, a method of manufacturing the thin film transistor according to the embodiment will be described.

【0024】まず、ガラス基板11の一主面上に、シリコ
ン酸化膜などをプラズマCVD法でアンダーコート膜12
を成膜する。
First, on one main surface of a glass substrate 11, a silicon oxide film or the like is coated with an undercoat film 12 by a plasma CVD method.
Is formed.

【0025】次いで、プラズマCVD法などでアモルフ
ァスシリコン薄膜、すなわち非晶質シリコン膜をアンダ
ーコート膜12上に成膜した後、この非晶質シリコン膜を
エキシマレーザアニール法などで多結晶化し、さらに、
この多結晶化したポリシリコン膜を島状にエッチングし
て活性層13を形成し、各薄膜トランジスタ1の素子を独
立させて、活性層13上にゲート絶縁膜17をプラズマCV
D法により堆積させる。
Next, after an amorphous silicon thin film, that is, an amorphous silicon film is formed on the undercoat film 12 by a plasma CVD method or the like, the amorphous silicon film is polycrystallized by an excimer laser annealing method or the like. ,
This polycrystallized polysilicon film is etched into an island shape to form an active layer 13, the elements of each thin film transistor 1 are made independent, and a gate insulating film 17 is formed on the active layer 13 by plasma CVD.
It is deposited by the D method.

【0026】さらに、ゲート絶縁膜17上にモリブデン−
タングステンの合金をスパッタリングしてパターニング
することによりゲート電極18を形成し、このゲート電極
18をマスクとして、イオンをドーピングしソース領域15
およびドレイン領域16を形成する。そして、ドーピング
したイオンを加熱により活性化させた後、後述する水素
化を行う。次に、ゲート電極18を含むゲート絶縁膜17上
に酸化シリコン酸化膜である層間絶縁膜19を形成する。
Further, a molybdenum film is formed on the gate insulating film 17.
The gate electrode 18 is formed by sputtering and patterning a tungsten alloy, and this gate electrode
The source region 15 is doped with ions using
And a drain region 16 are formed. Then, after the doped ions are activated by heating, hydrogenation described below is performed. Next, an interlayer insulating film 19 which is a silicon oxide film is formed on the gate insulating film 17 including the gate electrode 18.

【0027】この後、層間絶縁膜19およびゲート絶縁膜
17にスルーホール21a,21bを開口し、アルミニウムおよ
びモリブデンをスパッタリングした後に、パターニング
してソース電極22およびドレイン電極23を形成し、薄膜
トランジスタ1を形成する。
Thereafter, an interlayer insulating film 19 and a gate insulating film
After opening through holes 21a and 21b in 17 and sputtering aluminum and molybdenum, patterning is performed to form a source electrode 22 and a drain electrode 23, thereby forming the thin film transistor 1.

【0028】ここで、水素化の工程を詳しく述べる。Here, the hydrogenation step will be described in detail.

【0029】水素雰囲気100%のチャンバ内におい
て、高周波(Radio Frequency)パワーを2kW、RF
周波数を13.56MHz、電極間距離を約17mm、
水素流量を1000sccmおよび反応圧力を2.7P
aとした条件で、RF放電された水素プラズマで、ガラ
ス基板11の温度を380℃とし、水素化時間を80秒と
し、終了後、水素化時の温度でプラズマを止め、180
秒加熱する。なお、水素雰囲気は90%以上であればよ
い。
In a 100% hydrogen atmosphere chamber, a radio frequency (Radio Frequency) power of 2 kW, RF
The frequency is 13.56 MHz, the distance between the electrodes is about 17 mm,
Hydrogen flow rate 1000 sccm and reaction pressure 2.7 P
Under the conditions of a, the temperature of the glass substrate 11 was set to 380 ° C., the hydrogenation time was set to 80 seconds, and the plasma was stopped at the temperature at the time of hydrogenation.
Heat for 2 seconds. Note that the hydrogen atmosphere may be 90% or more.

【0030】すると、80秒間の水素化でプラズマによ
る水素が活性層13に蓄積する。このとき、一部の水素は
ラテラル拡散を起こしている。そして、続きの180秒
の保持時間で水素によるの蓄積なしのラテラル拡散が生
じて、活性層13の陥の終端に寄与する。
Then, hydrogen by plasma accumulates in the active layer 13 by hydrogenation for 80 seconds. At this time, some hydrogen has caused lateral diffusion. Then, lateral diffusion without accumulation by hydrogen occurs in the subsequent holding time of 180 seconds, which contributes to the termination of the recess of the active layer 13.

【0031】このとき、水素化時間が短いと蓄積される
水素量が少ないため、十分に終端に必要な水素量が蓄積
できず、保持時間を伸ばしても水素化の終端効果が十分
に出ない。
At this time, if the hydrogenation time is short, the amount of hydrogen accumulated is small, so that the amount of hydrogen necessary for the termination cannot be sufficiently accumulated, and even if the retention time is extended, the hydrogenation termination effect is not sufficiently obtained. .

【0032】また、水素化時間を長く、例えば200秒
程度とすると、水素化による終端の効果は満たされる
が、蓄積量が大きいため、過剰水素の影響で、薄膜トラ
ンジスタ1の閾値のシフト量が0.5V以上となり、B
TS試験に対して薄膜トランジスタ1特性の信頼性に影
響が出る。
If the hydrogenation time is long, for example, about 200 seconds, the effect of termination by hydrogenation is satisfied, but since the amount of accumulation is large, the shift amount of the threshold value of the thin film transistor 1 becomes zero due to the influence of excess hydrogen. .5V or more, B
The reliability of the characteristics of the thin film transistor 1 is affected by the TS test.

【0033】さらに、ゲート絶縁膜17中の拡散速度とラ
テラル拡散の速度はガラス基板11の温度の影響が大きい
ので、このガラス基板11の関数となる。
Further, the speed of diffusion in the gate insulating film 17 and the speed of lateral diffusion are greatly affected by the temperature of the glass substrate 11, and are functions of the glass substrate 11.

【0034】上述したように、上記一実施の形態によれ
ば、図1に示すように、水素化時間が短い場合には、水
素化時間に対する電界効果移動度が最初の一定時間はほ
とんど変化せず、ある一定時間後に緩やかに上昇する
が、水素化時間が短いため、活性層13の欠陥を終端する
水素の絶対量が少ないので、十分な移動度の増加ができ
ない。
As described above, according to the above-described embodiment, as shown in FIG. 1, when the hydrogenation time is short, the field-effect mobility with respect to the hydrogenation time hardly changes for the first fixed time. However, it gradually increases after a certain period of time. However, since the hydrogenation time is short, the absolute amount of hydrogen terminating the defects in the active layer 13 is small, so that the mobility cannot be sufficiently increased.

【0035】また、水素化時間が適度にある場合は、水
素化した後における活性層13の加熱時間の増加につれて
水素のラテラル拡散が十分に行き届くので、電界効果移
動度が大幅に増加する。
When the hydrogenation time is appropriate, the lateral diffusion of hydrogen is sufficiently increased as the heating time of the active layer 13 after the hydrogenation increases, so that the field-effect mobility is greatly increased.

【0036】さらに、水素化時間が十分に長い場合は、
水素化した後における活性層13の加熱時間で生じるラテ
ラル拡散が水素化時間中に起きていることから当初から
電解効果移動度は十分高く、加熱時間に大きく依存しな
い。
Further, when the hydrogenation time is long enough,
Since lateral diffusion occurring during the heating time of the active layer 13 after the hydrogenation occurs during the hydrogenation time, the field effect mobility is sufficiently high from the beginning and does not largely depend on the heating time.

【0037】この結果、透光性を有する絶縁基板11上に
ポリシリコン膜である活性層13を配設した後、この活性
層13を300℃〜340℃の温度下で40秒〜180秒
間、400Hz〜54MHzで水素化した後に、この水
素化後の活性層13を水素化時のガラス基板11の温度以上
で300秒以上加熱することにより、必要量の水素が活
性層13中に拡散し、さらにこの水素が活性層13中で拡散
する。
As a result, after the active layer 13 which is a polysilicon film is disposed on the insulating substrate 11 having a light transmitting property, the active layer 13 is kept at a temperature of 300 ° C. to 340 ° C. for 40 seconds to 180 seconds. After hydrogenation at 400 Hz to 54 MHz, the required amount of hydrogen diffuses into the active layer 13 by heating the hydrogenated active layer 13 at a temperature equal to or higher than the temperature of the glass substrate 11 at the time of hydrogenation for 300 seconds or more, Further, this hydrogen diffuses in active layer 13.

【0038】よって、この活性層13を適度に水素化で
き、この活性層13が薄膜トランジスタ1のチャネル領域
14となるので、水素化条件と、その後の加熱時間の設定
とにより、薄膜トランジスタ1の十分な電界効果移動度
を確保できるとともに、薄膜トランジスタ1特性の信頼
性の劣化を抑制できる。
Therefore, the active layer 13 can be appropriately hydrogenated, and the active layer 13
Since the value is 14, by setting the hydrogenation conditions and the subsequent setting of the heating time, it is possible to secure a sufficient field effect mobility of the thin film transistor 1 and to suppress the deterioration in the reliability of the characteristics of the thin film transistor 1.

【0039】また、活性層13を水素化した際における同
一のチャンバ内で、この活性層13を加熱するため、活性
層13の適度な水素化が容易にできるので、薄膜トランジ
スタ1の製造性を向上できる。
Further, since the active layer 13 is heated in the same chamber when the active layer 13 is hydrogenated, appropriate hydrogenation of the active layer 13 can be easily performed, so that the productivity of the thin film transistor 1 is improved. it can.

【0040】なお、上記一実施の形態では、ポリシリコ
ン膜である活性層13を300℃〜340℃の温度下で4
0秒〜180秒水素化した後、水素化時のガラス基板11
の温度以上で300秒以上加熱してチャネル領域14を形
成する構成について説明したが、このような構成に限定
されることはなく、薄膜トランジスタ1の十分な電界効
果移動度を確保でき、薄膜トランジスタ1の特性の信頼
性の劣化を抑制できる構成であればよい。
In the above embodiment, the active layer 13, which is a polysilicon film, is formed at a temperature of 300.degree.
After hydrogenation for 0 to 180 seconds, the glass substrate 11 at the time of hydrogenation
Although the configuration in which the channel region 14 is formed by heating at a temperature of 300 ° C. or more for 300 seconds or more has been described, the present invention is not limited to such a configuration, and a sufficient field-effect mobility of the thin film transistor 1 can be secured. Any configuration can be used as long as deterioration in the reliability of the characteristics can be suppressed.

【0041】例えば、活性層13を340℃〜380℃の
温度下で40秒〜120秒水素化した後に、この水素化
後の活性層13を水素化時のガラス基板11の温度以上で1
80秒以上加熱する場合であっても、さらには、活性層
13を380℃〜420℃の温度下で20秒〜100秒水
素化した後、この水素化後の活性層13を水素化時のガラ
ス基板11の温度以上で60秒以上加熱する場合であって
もよい。そして、このように構成することにより、上記
一実施の形態と同様の作用効果を奏することができる。
For example, after the active layer 13 is hydrogenated at a temperature of 340 ° C. to 380 ° C. for 40 seconds to 120 seconds, the active layer 13 after hydrogenation is heated at a temperature equal to or higher than the temperature of the glass substrate 11 at the time of hydrogenation.
Even when heating for more than 80 seconds, the active layer
13 is hydrogenated at a temperature of 380 ° C. to 420 ° C. for 20 seconds to 100 seconds, and then the active layer 13 after the hydrogenation is heated at a temperature higher than the temperature of the glass substrate 11 at the time of hydrogenation for 60 seconds or more. Is also good. With such a configuration, the same operation and effect as those of the above-described embodiment can be obtained.

【0042】[0042]

【発明の効果】本発明によれば、基板温度が300℃〜
420℃のもとで、この基板上に形成したポリシリコン
膜を、水素濃度90%以上の雰囲気でプラズマ化した水
素で、20秒〜180秒間水素化した後、連続してこの
水素化時の基板温度以上でポリシリコン膜を60秒以上
加熱することにより、このポリシリコン膜を適度に水素
化できるので、薄膜トランジスタの十分な電界効果移動
度を確保でき、薄膜トランジスタ特性の信頼性の劣化を
抑制できる。
According to the present invention, the substrate temperature is 300 ° C.
At 420 ° C., the polysilicon film formed on the substrate is hydrogenated for 20 seconds to 180 seconds with hydrogen plasmatized in an atmosphere having a hydrogen concentration of 90% or more. By heating the polysilicon film at a substrate temperature or higher for 60 seconds or longer, the polysilicon film can be appropriately hydrogenated. Therefore, a sufficient field effect mobility of the thin film transistor can be secured, and deterioration in reliability of the thin film transistor characteristics can be suppressed. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の薄膜トランジスタの一実施の形態での
水素化後の加熱時間と電界効果移動度との関係を水素化
時間の関数として示すグラフである。
FIG. 1 is a graph showing the relationship between the heating time after hydrogenation and the field-effect mobility as a function of the hydrogenation time in one embodiment of the thin film transistor of the present invention.

【図2】同上薄膜トランジスタの一部を示す断面図であ
る。
FIG. 2 is a sectional view showing a part of the thin film transistor.

【図3】同上薄膜トランジスタの一部を示す上面図であ
る。
FIG. 3 is a top view showing a part of the thin film transistor.

【図4】従来の薄膜トランジスタの水素化による特性の
変化を示すグラフである。
FIG. 4 is a graph showing changes in characteristics of a conventional thin film transistor due to hydrogenation.

【図5】同上薄膜トランジスタでの水素化時間と電界効
果移動度との関係を複数の基板温度で示すグラフであ
る。
FIG. 5 is a graph showing the relationship between hydrogenation time and field-effect mobility in the thin film transistor at a plurality of substrate temperatures.

【図6】同上薄膜トランジスタでの水素化時間とBTS
試験における閾値のシフト量との関係を示すグラフであ
る。
FIG. 6 shows hydrogenation time and BTS in the same thin film transistor.
It is a graph which shows the relationship with the shift amount of the threshold value in a test.

【符号の説明】[Explanation of symbols]

1 薄膜トランジスタ 11 基板としてのガラス基板 13 ポリシリコン膜としての活性層 14 チャネル領域 1 thin film transistor 11 glass substrate as substrate 13 active layer as polysilicon film 14 channel region

フロントページの続き Fターム(参考) 5F045 AB03 BB12 BB16 CA15 DA68 HA11 HA16 5F110 AA14 AA19 BB01 CC02 DD02 DD11 EE06 EE44 FF02 FF30 GG02 GG13 GG25 GG45 HJ01 HJ12 HL03 HL04 HL11 NN04 NN23 PP03 QQ25 Continued on front page F-term (reference)

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板上にポリシリコン膜を形成する工程
と、 前記ポリシリコン膜に対し水素化を行う工程とを有し、 このポリシリコン膜をチャネル領域として用いる薄膜ト
ランジスタの製造方法において、 前記水素化を行う工程は、水素濃度90%以上の雰囲気
で、前記水素をプラズマ化し、前記基板温度が300℃
〜420℃のもとで、20秒〜180秒間行われ、 前記水素化が終了した後、連続して前記水素化時の基板
温度以上で60秒以上加熱することを特徴とする薄膜ト
ランジスタの製造方法。
1. A method for manufacturing a thin film transistor using a polysilicon film as a channel region, comprising: forming a polysilicon film on a substrate; and hydrogenating the polysilicon film. Is performed in an atmosphere having a hydrogen concentration of 90% or more, and the hydrogen is turned into plasma, and the substrate temperature is set to 300 ° C.
A method for producing the thin film transistor, wherein the heating is performed at a temperature not lower than the substrate temperature during the hydrogenation for 60 seconds or more after the hydrogenation is completed. .
【請求項2】 前記水素化は、基板温度が300℃〜3
40℃で40秒〜180秒間行われ、前記加熱時間が3
00秒以上であることを特徴とする請求項1記載の薄膜
トランジスタの製造方法。
2. The hydrogenation according to claim 1, wherein the substrate temperature is 300 ° C. to 3 ° C.
The heating is performed at 40 ° C. for 40 seconds to 180 seconds, and the heating time is 3 seconds.
2. The method according to claim 1, wherein the time is at least 00 seconds.
【請求項3】 前記水素化は、基板温度が340℃〜3
80℃で40秒〜120秒間行われ、前記加熱時間が1
80秒以上であることを特徴とする請求項1記載の薄膜
トランジスタの製造方法。
3. The method according to claim 1, wherein the hydrogenation is performed at a substrate temperature of 340.degree.
The heating is performed at 80 ° C. for 40 seconds to 120 seconds, and the heating time is 1
2. The method according to claim 1, wherein the time is 80 seconds or more.
【請求項4】 前記水素化は、基板温度が380℃〜4
20℃で20秒〜100秒間行われ、前記加熱時間が6
0秒以上であることを特徴とする請求項1記載の薄膜ト
ランジスタの製造方法。
4. The method according to claim 1, wherein the hydrogenation is performed at a substrate temperature of 380 ° C. to 4 ° C.
The heating is performed at 20 ° C. for 20 seconds to 100 seconds, and the heating time is 6 seconds.
2. The method according to claim 1, wherein the time is 0 second or more.
【請求項5】 前記水素化と前記加熱とは同一のチャン
バ内で行われることを特徴とする請求項1記載の薄膜ト
ランジスタの製造方法。
5. The method according to claim 1, wherein the hydrogenation and the heating are performed in the same chamber.
JP2000270601A 2000-09-06 2000-09-06 Manufacturing method of thin-film transistor Pending JP2002083966A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000270601A JP2002083966A (en) 2000-09-06 2000-09-06 Manufacturing method of thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000270601A JP2002083966A (en) 2000-09-06 2000-09-06 Manufacturing method of thin-film transistor

Publications (1)

Publication Number Publication Date
JP2002083966A true JP2002083966A (en) 2002-03-22

Family

ID=18757015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000270601A Pending JP2002083966A (en) 2000-09-06 2000-09-06 Manufacturing method of thin-film transistor

Country Status (1)

Country Link
JP (1) JP2002083966A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190126392A (en) * 2017-03-16 2019-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing Method of Semiconductor Device and Semiconductor Device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190126392A (en) * 2017-03-16 2019-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing Method of Semiconductor Device and Semiconductor Device
KR102561983B1 (en) * 2017-03-16 2023-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of semiconductor device and semiconductor device
US11856836B2 (en) 2017-03-16 2023-12-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising adhesive layer and resin layer

Similar Documents

Publication Publication Date Title
JP3359689B2 (en) Semiconductor circuit and manufacturing method thereof
JP3369244B2 (en) Thin film transistor
US6833561B2 (en) Storage capacitor structure for LCD and OELD panels
US6541323B2 (en) Method for fabricating polysilicon thin film transistor
KR20000074450A (en) Thin film transistor and the method of fabricating the same
KR100930362B1 (en) Polycrystalline Silicon Film Formation Method And Manufacturing Method Of Thin Film Transistor Including The Same
JP2003007719A (en) Thin film transistor and display using the same
US6498059B2 (en) Method for fabricating thin film transistor
JP3108331B2 (en) Method for manufacturing thin film transistor
US6306692B1 (en) Coplanar type polysilicon thin film transistor and method of manufacturing the same
JP2002083966A (en) Manufacturing method of thin-film transistor
JPH11354441A (en) Manufacture of semiconductor device
KR100317640B1 (en) Thin film transistor and the method of fabricating the same
JP2001284600A (en) Thin-film transistor and manufacturing method thereof
JP2002368009A (en) Thin film transistor and liquid crystal display
KR100525434B1 (en) Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD
JP2002009298A (en) Thin film semiconductor device, its manufacturing method and liquid crystal display
JP2001237430A (en) Method of forming oxynitride film and method of manufacturing thin-film transistor
KR101031702B1 (en) Fabrication method of liquid crystal display device using metal induced crystallization
KR20030057655A (en) Method for fabricating of poly silicon Thin film transistor
JP2002026334A (en) Thin film transistor, liquid crystal display device, and electroluminescence display device
KR100421906B1 (en) Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD
KR20050100781A (en) Array panel for display apparatus and method of fabricating the same
JPH10144926A (en) Thin-film transistor and its manufacturing method
KR100947269B1 (en) Electrode and Method for fabricating of poly-TFT using the same