JP2002073429A - ２重化装置用バスブリッジ回路 - Google Patents
２重化装置用バスブリッジ回路Info
- Publication number
- JP2002073429A JP2002073429A JP2000266466A JP2000266466A JP2002073429A JP 2002073429 A JP2002073429 A JP 2002073429A JP 2000266466 A JP2000266466 A JP 2000266466A JP 2000266466 A JP2000266466 A JP 2000266466A JP 2002073429 A JP2002073429 A JP 2002073429A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bridge circuit
- control unit
- bus bridge
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明は、バスブリッジ回路内部にバス上の
アクセス監視機能を持たせることで、１回のアクセスの
みで２重化を効率的に行う２重化装置用バスブリッジ回
路を提供することを目的とする。 【解決手段】 本発明の２重化装置用バスブリッジ回路
は、運用系のメモリ装置に対するリード／ライトアクセ
スを監視し、前記アクセスが発生したときそのデータを
コピーしバックアップ系のメモリ装置へ書き込むバスブ
リッジ回路２１、３１を有することとした。
アクセス監視機能を持たせることで、１回のアクセスの
みで２重化を効率的に行う２重化装置用バスブリッジ回
路を提供することを目的とする。 【解決手段】 本発明の２重化装置用バスブリッジ回路
は、運用系のメモリ装置に対するリード／ライトアクセ
スを監視し、前記アクセスが発生したときそのデータを
コピーしバックアップ系のメモリ装置へ書き込むバスブ
リッジ回路２１、３１を有することとした。
Description
【０００１】
【発明の属する技術分野】本発明は、２重化を効率的に
行う２重化装置用バスブリッジ回路に関する。
行う２重化装置用バスブリッジ回路に関する。
【０００２】
【従来の技術】従来の２重化装置は、局用電子交換機シ
ステムなどに用いられ、これらのシステムで２重化を行
うときには、運用系のＣＰＵが自装置内のメインメモリ
に対してデータの書き込みを行い、次に、バックアップ
系のメインメモリに対してもバスブリッジ回路を介して
データの書き込みを行い、運用系とバックアップ系のメ
モリ内容を一致させていた。
ステムなどに用いられ、これらのシステムで２重化を行
うときには、運用系のＣＰＵが自装置内のメインメモリ
に対してデータの書き込みを行い、次に、バックアップ
系のメインメモリに対してもバスブリッジ回路を介して
データの書き込みを行い、運用系とバックアップ系のメ
モリ内容を一致させていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
２重化装置には、次のような問題があった。
２重化装置には、次のような問題があった。
【０００４】従来の２重化装置で２重化を行うときに
は、上記したごとく、計２回のアクセスを必要とし、２
重化は効率的に行われていないという問題があった。
は、上記したごとく、計２回のアクセスを必要とし、２
重化は効率的に行われていないという問題があった。
【０００５】本発明は、上記に鑑みてなされたものであ
って、バスブリッジ回路内部にバス上のアクセス監視機
能を持たせることで、１回のアクセスのみで２重化を効
率的に行う２重化装置用バスブリッジ回路を提供するこ
とを目的とする。
って、バスブリッジ回路内部にバス上のアクセス監視機
能を持たせることで、１回のアクセスのみで２重化を効
率的に行う２重化装置用バスブリッジ回路を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明の２重化装置用バ
スブリッジ回路は、運用系のメモリ装置に対するリード
／ライトアクセスを監視し、前記アクセスが発生したと
きそのデータをコピーしバックアップ系のメモリ装置へ
書き込む運用系のバスブリッジ回路を有することとし
た。
スブリッジ回路は、運用系のメモリ装置に対するリード
／ライトアクセスを監視し、前記アクセスが発生したと
きそのデータをコピーしバックアップ系のメモリ装置へ
書き込む運用系のバスブリッジ回路を有することとし
た。
【０００７】また、運用系のメモリ装置に対するリード
／ライトアクセスを監視し、前記アクセスが発生したと
きそのデータをコピーする運用系のバスブリッジ回路
と、前記運用系のバスブリッジ回路よりのデータをバッ
クアップ系のメモリ装置へ書き込むバックアップ系のバ
スブリッジ回路とを有することとした。
／ライトアクセスを監視し、前記アクセスが発生したと
きそのデータをコピーする運用系のバスブリッジ回路
と、前記運用系のバスブリッジ回路よりのデータをバッ
クアップ系のメモリ装置へ書き込むバックアップ系のバ
スブリッジ回路とを有することとした。
【０００８】また、前記運用系のバスブリッジ回路は、
前記アクセスが発生したときコピーしたデータを前記運
用系のメモリ装置へ書き込むこととした。
前記アクセスが発生したときコピーしたデータを前記運
用系のメモリ装置へ書き込むこととした。
【０００９】また、前記運用系のバスブリッジ回路は、
運用系のＰＣＩバスとのデータ転送を行うＰＣＩバスマ
スタ制御部と、ＰＣＩバススレーブ制御部と、バックア
ップ系の交差バスとデータ転送を行う交差バスマスタ制
御部と、交差バススレーブ制御部と、前記ＰＣＩバスス
レーブ制御部と前記交差バスマスタ制御部との間に設け
られる内部バッファ用のＦＩＦＯと、前記交差バススレ
ーブ制御部と前記ＰＣＩバスマスタ制御部との間に設け
られる内部バッファ用のＦＩＦＯとを備えることとし
た。
運用系のＰＣＩバスとのデータ転送を行うＰＣＩバスマ
スタ制御部と、ＰＣＩバススレーブ制御部と、バックア
ップ系の交差バスとデータ転送を行う交差バスマスタ制
御部と、交差バススレーブ制御部と、前記ＰＣＩバスス
レーブ制御部と前記交差バスマスタ制御部との間に設け
られる内部バッファ用のＦＩＦＯと、前記交差バススレ
ーブ制御部と前記ＰＣＩバスマスタ制御部との間に設け
られる内部バッファ用のＦＩＦＯとを備えることとし
た。
【００１０】さらに、前記運用系とバックアップ系のバ
スブリッジ回路は、前記運用系のバスブリッジ回路に設
けられる前記交差バスマスタ制御部よりのイネーブル信
号によりデータの有効性を判断し無効データであればデ
ータを廃棄することとした。
スブリッジ回路は、前記運用系のバスブリッジ回路に設
けられる前記交差バスマスタ制御部よりのイネーブル信
号によりデータの有効性を判断し無効データであればデ
ータを廃棄することとした。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【００１２】図１は、本発明に関わる２重化装置のブロ
ック図を示す。
ック図を示す。
【００１３】２重化装置は、２重化装置内のメインバス
であるＰＣＩバス１２に接続され、運用系のメモリ装置
１１に対するリード／ライトアクセスを監視するバスブ
リッジ回路２１と、バックアップ系の交差バス１４を介
してバスブリッジ回路２１より受信した受信データをバ
ックアップ系のメモリ装置１７へ書き込むバックアップ
系のバスブリッジ回路３１とが設けられている。
であるＰＣＩバス１２に接続され、運用系のメモリ装置
１１に対するリード／ライトアクセスを監視するバスブ
リッジ回路２１と、バックアップ系の交差バス１４を介
してバスブリッジ回路２１より受信した受信データをバ
ックアップ系のメモリ装置１７へ書き込むバックアップ
系のバスブリッジ回路３１とが設けられている。
【００１４】バスブリッジ回路２１は、メモリ装置１１
に対するリード／ライトアクセスを監視し、アクセスが
ＰＣＩバス１２に発生したときはそのデータをコピー
し、交差バス１４へ送信する。さらに、バスブリッジ回
路３１では、ＰＣＩバス１６を介し交差バス１４より受
信した受信データをメモリ装置１７へ書き込み、運用系
とバックアップ系のメモリ内容を一致させる。
に対するリード／ライトアクセスを監視し、アクセスが
ＰＣＩバス１２に発生したときはそのデータをコピー
し、交差バス１４へ送信する。さらに、バスブリッジ回
路３１では、ＰＣＩバス１６を介し交差バス１４より受
信した受信データをメモリ装置１７へ書き込み、運用系
とバックアップ系のメモリ内容を一致させる。
【００１５】従って、ＰＣＩバスを用いた二重化装置に
おいて、バスブリッジ回路２１にバス上のアクセス監視
機能を持たせることで、運用系とバックアップ系のメモ
リ内容を一致させデータ転送を効率よく行うことができ
る。
おいて、バスブリッジ回路２１にバス上のアクセス監視
機能を持たせることで、運用系とバックアップ系のメモ
リ内容を一致させデータ転送を効率よく行うことができ
る。
【００１６】図２は、本発明に関わる２重化装置の運用
系のバスブリッジ回路２１のブロック図を示す。
系のバスブリッジ回路２１のブロック図を示す。
【００１７】バスブリッジ回路２１は、ＰＣＩバス１２
とのデータ転送を行うときバスブリッジ回路２１にマス
タデバイスとしての機能を持たすＰＣＩバスマスタ制御
部２３と、スレーブデバイスとしての機能を持たすＰＣ
Ｉバススレーブ制御部２４と、交差バス１４とデータ転
送を行う交差バスマスタ制御部２８と、交差バススレー
ブ制御部２７と、内部バッファ用のＦＩＦＯ２５、２６
とが設けられている。
とのデータ転送を行うときバスブリッジ回路２１にマス
タデバイスとしての機能を持たすＰＣＩバスマスタ制御
部２３と、スレーブデバイスとしての機能を持たすＰＣ
Ｉバススレーブ制御部２４と、交差バス１４とデータ転
送を行う交差バスマスタ制御部２８と、交差バススレー
ブ制御部２７と、内部バッファ用のＦＩＦＯ２５、２６
とが設けられている。
【００１８】バックアップ系のバスブリッジ回路３１
は、バスブリッジ回路２１と同一構成となっており、詳
細説明は省略する。
は、バスブリッジ回路２１と同一構成となっており、詳
細説明は省略する。
【００１９】図２のＰＣＩバス１２と交差バス１４につ
いては当業者にとってよく知られており、また本発明と
は直接関係しないので、その詳細説明は省略する。
いては当業者にとってよく知られており、また本発明と
は直接関係しないので、その詳細説明は省略する。
【００２０】次に、バスブリッジ回路２１とバスブリッ
ジ回路３１の動作ついて図１と図２のブロック図を用い
て説明する。
ジ回路３１の動作ついて図１と図２のブロック図を用い
て説明する。
【００２１】ＰＣＩバススレーブ制御部２４は、ＰＣＩ
上のリード／ライトアクセスサイクルを監視し、メモリ
装置１１に対してアクセスが発生したか否かの監視を行
い、このアクセス監視機能により、メモリ装置１１への
アクセスが認められた場合、ＰＣＩバス１２上のデータ
をコピーし、ＦＩＦＯ２６に積み込む。
上のリード／ライトアクセスサイクルを監視し、メモリ
装置１１に対してアクセスが発生したか否かの監視を行
い、このアクセス監視機能により、メモリ装置１１への
アクセスが認められた場合、ＰＣＩバス１２上のデータ
をコピーし、ＦＩＦＯ２６に積み込む。
【００２２】その際、アドレス／データの先頭にアドレ
スかデータを区別する為の識別子を付与する。交差バス
マスタ制御部２８はＦＩＦＯ２６内のデータの有無を監
視しており、データが有れば交差バス１４を介しバスブ
リッジ回路３１へ送信する。また、送信信号が有効な情
報であるかどうかを示す為のイネーブル信号も交差バス
１４を介しバスブリッジ回路３１へ送信する。バスブリ
ッジ回路３１ではイネーブル信号によりデータの有効性
を判断し無効データであればデータを廃棄し、有効デー
タがあればＰＣＩバス１６のバス権を獲得し、メモリ装
置１７へデータの書き込みを行う。
スかデータを区別する為の識別子を付与する。交差バス
マスタ制御部２８はＦＩＦＯ２６内のデータの有無を監
視しており、データが有れば交差バス１４を介しバスブ
リッジ回路３１へ送信する。また、送信信号が有効な情
報であるかどうかを示す為のイネーブル信号も交差バス
１４を介しバスブリッジ回路３１へ送信する。バスブリ
ッジ回路３１ではイネーブル信号によりデータの有効性
を判断し無効データであればデータを廃棄し、有効デー
タがあればＰＣＩバス１６のバス権を獲得し、メモリ装
置１７へデータの書き込みを行う。
【００２３】また、バスブリッジ回路２１では交差バス
マスタ制御部２８よりのイネーブル信号によりデータの
有効性を判断し無効データであればデータを廃棄し、受
信データをＦＩＦＯ２５に積み込む。
マスタ制御部２８よりのイネーブル信号によりデータの
有効性を判断し無効データであればデータを廃棄し、受
信データをＦＩＦＯ２５に積み込む。
【００２４】ＰＣＩマスタ制御部２３ではＦＩＦＯ２５
内のデータの有無を監視し、データがあればＰＣＩバス
１２のバス権を獲得し、メモリ装置１１へデータの書き
込みを行う。
内のデータの有無を監視し、データがあればＰＣＩバス
１２のバス権を獲得し、メモリ装置１１へデータの書き
込みを行う。
【００２５】以上述べたごとく、本発明の２重化装置用
バスブリッジ回路は常にバス上のアクセスサイクルを監
視し、アクセスが発生した時点でそのアドレス／データ
をバスブリッジ回路内部のバッファにコピーする。つま
り、１回のアクセスでブリッジ内のバッファにデータを
格納でき、２つのバス間でデータ転送を効率よく行うこ
とができる。
バスブリッジ回路は常にバス上のアクセスサイクルを監
視し、アクセスが発生した時点でそのアドレス／データ
をバスブリッジ回路内部のバッファにコピーする。つま
り、１回のアクセスでブリッジ内のバッファにデータを
格納でき、２つのバス間でデータ転送を効率よく行うこ
とができる。
【００２６】なお、本発明の２重化装置用バスブリッジ
回路は、局用電子交換機に効果的に用いることができ
る。
回路は、局用電子交換機に効果的に用いることができ
る。
【００２７】
【発明の効果】本発明の２重化装置用バスブリッジ回路
は、運用系のメモリ装置に対するリード／ライトアクセ
スを監視し、前記アクセスが発生したときそのデータを
コピーしバックアップ系のメモリ装置へ書き込む運用系
のバスブリッジ回路を有することとしたため、前記運用
系のバスブリッジ回路にバス上のアクセス監視機能を持
たせることで、運用系とバックアップ系のメモリ内容を
一致させデータ転送を効率よく行うことができる。
は、運用系のメモリ装置に対するリード／ライトアクセ
スを監視し、前記アクセスが発生したときそのデータを
コピーしバックアップ系のメモリ装置へ書き込む運用系
のバスブリッジ回路を有することとしたため、前記運用
系のバスブリッジ回路にバス上のアクセス監視機能を持
たせることで、運用系とバックアップ系のメモリ内容を
一致させデータ転送を効率よく行うことができる。
【００２８】また、運用系のメモリ装置に対するリード
／ライトアクセスを監視し、前記アクセスが発生したと
きそのデータをコピーする運用系のバスブリッジ回路
と、前記運用系のバスブリッジ回路よりのデータをバッ
クアップ系のメモリ装置へ書き込むバックアップ系のバ
スブリッジ回路とを有することとしたため、前記運用系
のバスブリッジ回路にバス上のアクセス監視機能を持た
せ、確実にバックアップ系のメモリ装置へデータを書き
込み、運用系とバックアップ系のメモリ内容を一致させ
データ転送を効率よく行うことができる。
／ライトアクセスを監視し、前記アクセスが発生したと
きそのデータをコピーする運用系のバスブリッジ回路
と、前記運用系のバスブリッジ回路よりのデータをバッ
クアップ系のメモリ装置へ書き込むバックアップ系のバ
スブリッジ回路とを有することとしたため、前記運用系
のバスブリッジ回路にバス上のアクセス監視機能を持た
せ、確実にバックアップ系のメモリ装置へデータを書き
込み、運用系とバックアップ系のメモリ内容を一致させ
データ転送を効率よく行うことができる。
【００２９】また、前記運用系のバスブリッジ回路は、
前記アクセスが発生したときコピーしたデータを前記バ
ックアップ系のメモリ装置へ書き込むこととしたため、
確実にバックアップ系のメモリ装置へデータを書き込
み、運用系とバックアップ系のメモリ内容を一致させデ
ータ転送を効率よく行うことができる。
前記アクセスが発生したときコピーしたデータを前記バ
ックアップ系のメモリ装置へ書き込むこととしたため、
確実にバックアップ系のメモリ装置へデータを書き込
み、運用系とバックアップ系のメモリ内容を一致させデ
ータ転送を効率よく行うことができる。
【００３０】また、前記運用系のバスブリッジ回路は、
運用系のＰＣＩバスとのデータ転送を行うＰＣＩバスス
レーブ制御部と、バックアップ系の交差バスとデータ転
送を行う交差バスマスタ制御部と、前記ＰＣＩバススレ
ーブ制御部と前記交差バスマスタ制御部との間に設けら
れる内部バッファ用のＦＩＦＯとを備えることとしたた
め、簡潔な構成で運用系とバックアップ系のメモリ装置
へデータの書き込みを行うことができる。
運用系のＰＣＩバスとのデータ転送を行うＰＣＩバスス
レーブ制御部と、バックアップ系の交差バスとデータ転
送を行う交差バスマスタ制御部と、前記ＰＣＩバススレ
ーブ制御部と前記交差バスマスタ制御部との間に設けら
れる内部バッファ用のＦＩＦＯとを備えることとしたた
め、簡潔な構成で運用系とバックアップ系のメモリ装置
へデータの書き込みを行うことができる。
【００３１】また、前記バックアップ系のバスブリッジ
回路は、バックアップ系の交差バスとデータ転送を行う
交差バススレーブ制御部と、バックアップ系のＰＣＩバ
スとデータ転送を行うＰＣＩバスマスタ制御部と、前記
交差バススレーブ制御部と前記ＰＣＩバスマスタ制御部
との間に設けられる内部バッファ用のＦＩＦＯとを備え
ることとしたため、簡潔な構成でバックアップ系のメモ
リ装置へデータの書き込みを確実に行うことができる。
回路は、バックアップ系の交差バスとデータ転送を行う
交差バススレーブ制御部と、バックアップ系のＰＣＩバ
スとデータ転送を行うＰＣＩバスマスタ制御部と、前記
交差バススレーブ制御部と前記ＰＣＩバスマスタ制御部
との間に設けられる内部バッファ用のＦＩＦＯとを備え
ることとしたため、簡潔な構成でバックアップ系のメモ
リ装置へデータの書き込みを確実に行うことができる。
【００３２】さらに、前記運用系とバックアップ系のバ
スブリッジ回路は、前記運用系のバスブリッジ回路に設
けられる前記交差バスマスタ制御部よりのイネーブル信
号によりデータの有効性を判断し無効データであればデ
ータを廃棄することとしたため、運用系とバックアップ
系のメモリ装置に有効なデータのみを書き込み、運用系
とバックアップ系のメモリ内容を一致させデータ転送を
効率よく行うことができる。
スブリッジ回路は、前記運用系のバスブリッジ回路に設
けられる前記交差バスマスタ制御部よりのイネーブル信
号によりデータの有効性を判断し無効データであればデ
ータを廃棄することとしたため、運用系とバックアップ
系のメモリ装置に有効なデータのみを書き込み、運用系
とバックアップ系のメモリ内容を一致させデータ転送を
効率よく行うことができる。
【図１】本発明に関わる２重化装置のブロック図を示
す。
す。
【図２】本発明に関わる２重化装置の運用系のバスブリ
ッジ回路のブロック図を示す。
ッジ回路のブロック図を示す。
１１ 運用系のメモリ装置 １２ ＰＣＩバス １４ 交差バス １６ ＰＣＩバス １７ メモリ装置 ２１ バスブリッジ回路 ２３ ＰＣＩバスマスタ制御部 ２４ ＰＣＩバススレーブ制御部 ２７ 交差バススレーブ制御部 ２８ 交差バスマスタ制御部 ２５、２６ ＦＩＦＯ ３１ バスブリッジ回路
Claims (6)
- 【請求項１】 運用系のメモリ装置に対するリード／ラ
イトアクセスを監視し、前記アクセスが発生したときそ
のデータをコピーしバックアップ系のメモリ装置へ書き
込む運用系のバスブリッジ回路を有することを特徴とす
る２重化装置用バスブリッジ回路。 - 【請求項２】 運用系のメモリ装置に対するリード／ラ
イトアクセスを監視し、前記アクセスが発生したときそ
のデータをコピーする運用系のバスブリッジ回路と、前
記運用系のバスブリッジ回路よりのデータをバックアッ
プ系のメモリ装置へ書き込むバックアップ系のバスブリ
ッジ回路とを有することを特徴とする２重化装置用バス
ブリッジ回路。 - 【請求項３】 前記運用系のバスブリッジ回路は、前記
アクセスが発生したときコピーしたデータを前記運用系
のメモリ装置へ書き込むことを特徴とする請求項１また
は請求項２に記載の２重化装置用バスブリッジ回路。 - 【請求項４】 前記運用系のバスブリッジ回路は、運用
系のＰＣＩバスとのデータ転送を行うＰＣＩバスマスタ
制御部と、ＰＣＩバススレーブ制御部と、バックアップ
系の交差バスとデータ転送を行う交差バスマスタ制御部
と、交差バススレーブ制御部と、前記ＰＣＩバススレー
ブ制御部と前記交差バスマスタ制御部との間に設けられ
る内部バッファ用のＦＩＦＯと、前記交差バススレーブ
制御部と前記ＰＣＩバスマスタ制御部との間に設けられ
る内部バッファ用のＦＩＦＯとを備えることを特徴とす
る請求項１または請求項２に記載の２重化装置用バスブ
リッジ回路。 - 【請求項５】 前記バックアップ系のバスブリッジ回路
は、バックアップ系の交差バスとデータ転送を行う交差
バススレーブ制御部と、バックアップ系のＰＣＩバスと
データ転送を行うＰＣＩバスマスタ制御部と、前記交差
バススレーブ制御部と前記ＰＣＩバスマスタ制御部との
間に設けられる内部バッファ用のＦＩＦＯとを備えるこ
とを特徴とする請求項２に記載の２重化装置用バスブリ
ッジ回路。 - 【請求項６】 前記運用系とバックアップ系のバスブリ
ッジ回路は、前記運用系のバスブリッジ回路に設けられ
る前記交差バスマスタ制御部よりのイネーブル信号によ
りデータの有効性を判断し無効データであればデータを
廃棄することを特徴とする請求項４または請求項５に記
載の２重化装置用バスブリッジ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000266466A JP2002073429A (ja) | 2000-09-04 | 2000-09-04 | ２重化装置用バスブリッジ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000266466A JP2002073429A (ja) | 2000-09-04 | 2000-09-04 | ２重化装置用バスブリッジ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002073429A true JP2002073429A (ja) | 2002-03-12 |
Family
ID=18753549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000266466A Pending JP2002073429A (ja) | 2000-09-04 | 2000-09-04 | ２重化装置用バスブリッジ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002073429A (ja) |
-
2000
- 2000-09-04 JP JP2000266466A patent/JP2002073429A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100555257C (zh) | 处理页面复制期间的dma操作的存储控制器和方法 | |
| US8171230B2 (en) | PCI express address translation services invalidation synchronization with TCE invalidation | |
| EP1046111B1 (en) | Data transferring in source-synchronous and common clock protocols | |
| TWI516933B (zh) | 用於在本地代理者之記憶體鏡像及遷移之裝置及方法以及電腦可讀取媒體 | |
| EP1032880B1 (en) | Method and apparatus for switching between source-synchronous and common clock data transfer modes in a multiple agent processing system | |
| JP5617429B2 (ja) | バスシステムおよびバスシステムと接続機器とを接続するブリッジ回路 | |
| JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
| US7783817B2 (en) | Method and apparatus for conditional broadcast of barrier operations | |
| CN102567255A (zh) | 具有监听请求选择性无效的数据处理系统和用于其的方法 | |
| US20060212652A1 (en) | Information processing device and data control method in information processing device | |
| US8909862B2 (en) | Processing out of order transactions for mirrored subsystems using a cache to track write operations | |
| JPH11259383A (ja) | Ｒａｓ情報取得回路及びそれを備えた情報処理システム | |
| US6425071B1 (en) | Subsystem bridge of AMBA's ASB bus to peripheral component interconnect (PCI) bus | |
| JP3600536B2 (ja) | 書き込みデータの破壊を制限する方法及びシステムとｐｃｉバス・システム | |
| US6662258B1 (en) | Fly-by support module for a peripheral bus | |
| US6862646B2 (en) | Method and apparatus for eliminating the software generated ready-signal to hardware devices that are not part of the memory coherency domain | |
| US6216193B1 (en) | Apparatus and method in a network interface for recovering from complex PCI bus termination conditions | |
| JP2002073429A (ja) | ２重化装置用バスブリッジ回路 | |
| JP2000231539A (ja) | データ転送システムおよびデータ転送方法 | |
| JP3162459B2 (ja) | データ処理装置 | |
| JPH0324634A (ja) | 二重系システム装置 | |
| JP2565916B2 (ja) | メモリアクセス制御装置 | |
| JP2003022212A (ja) | 双方向ｒａｍ | |
| JPH0656604B2 (ja) | 情報処理装置 | |
| JP2000066992A (ja) | バス間接続回路及びコンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |