JP2002064107A5 - - Google Patents

Download PDF

Info

Publication number
JP2002064107A5
JP2002064107A5 JP2001172038A JP2001172038A JP2002064107A5 JP 2002064107 A5 JP2002064107 A5 JP 2002064107A5 JP 2001172038 A JP2001172038 A JP 2001172038A JP 2001172038 A JP2001172038 A JP 2001172038A JP 2002064107 A5 JP2002064107 A5 JP 2002064107A5
Authority
JP
Japan
Prior art keywords
width
conductive layer
layer
conductive
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001172038A
Other languages
Japanese (ja)
Other versions
JP4064075B2 (en
JP2002064107A (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2001172038A priority Critical patent/JP4064075B2/en
Priority claimed from JP2001172038A external-priority patent/JP4064075B2/en
Publication of JP2002064107A publication Critical patent/JP2002064107A/en
Publication of JP2002064107A5 publication Critical patent/JP2002064107A5/ja
Application granted granted Critical
Publication of JP4064075B2 publication Critical patent/JP4064075B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (17)

絶縁表面上に半導体層を形成する第1の工程と、
前記半導体層上に絶縁膜を形成する第2の工程と、
前記絶縁膜上に、第1の幅を有する第1の導電層と、第2の導電層との積層からなる第1の電極を形成する第3の工程と、
前記第1の電極をマスクとして、前記半導体層に不純物元素を添加して高濃度不純物領域を形成する第4の工程と、
前記第1の電極における前記第2の導電層をエッチングして、前記第1の幅を有する第1の導電層と、第2の幅を有する第2の導電層との積層からなる第2の電極を形成する第5の工程と、
前記第2の電極における前記第1の導電層をエッチングして、第3の幅を有する第1の導電層と、前記第2の幅を有する第2の導電層との積層からなる第3の電極を形成する第6の工程と、
前記第2の導電層をマスクとして、前記第1の導電層または前記絶縁膜を通過させて前記半導体層に不純物元素を添加して低濃度不純物領域を形成する第7の工程と、
を有する半導体装置の作製方法。
A first step of forming a semiconductor layer on an insulating surface;
A second step of forming an insulating film on the semiconductor layer;
A third step of forming a first electrode comprising a stack of a first conductive layer having a first width and a second conductive layer on the insulating film;
A fourth step of forming a high-concentration impurity region by adding an impurity element to the semiconductor layer using the first electrode as a mask;
The second conductive layer in the first electrode is etched to form a second layer composed of a first conductive layer having the first width and a second conductive layer having the second width. A fifth step of forming an electrode;
Etching the first conductive layer in the second electrode to form a third layer composed of a first conductive layer having a third width and a second conductive layer having the second width. A sixth step of forming electrodes;
A seventh step of forming a low-concentration impurity region by adding an impurity element to the semiconductor layer through the first conductive layer or the insulating film using the second conductive layer as a mask;
A method for manufacturing a semiconductor device including:
絶縁表面上に半導体層を形成する第1の工程と、
前記半導体層上に絶縁膜を形成する第2の工程と、
前記絶縁膜上に、第1の幅を有する第1の導電層と、第2の導電層との積層からなる第1の電極を形成する第3の工程と、
前記第1の電極における前記第2の導電層をエッチングして、前記第1の幅を有する第1の導電層と、第2の幅を有する第2の導電層との積層からなる第2の電極を形成する第4の工程と、
前記第2の電極をマスクとして、前記半導体層に不純物元素を添加して高濃度不純物領域を形成する第5の工程と、
前記第2の電極における前記第1の導電層をエッチングして、第3の幅を有する第1の導電層と、前記第2の幅を有する第2の導電層との積層からなる第3の電極を形成する第6の工程と、
前記第2の導電層をマスクとして、前記第1の導電層または前記絶縁膜を通過させて前記半導体層に不純物元素を添加して低濃度不純物領域を形成する第7の工程と、
を有する半導体装置の作製方法。
A first step of forming a semiconductor layer on an insulating surface;
A second step of forming an insulating film on the semiconductor layer;
A third step of forming a first electrode comprising a stack of a first conductive layer having a first width and a second conductive layer on the insulating film;
The second conductive layer in the first electrode is etched to form a second layer composed of a first conductive layer having the first width and a second conductive layer having the second width. A fourth step of forming an electrode;
A fifth step of forming a high concentration impurity region by adding an impurity element to the semiconductor layer using the second electrode as a mask;
Etching the first conductive layer in the second electrode to form a third layer composed of a first conductive layer having a third width and a second conductive layer having the second width. A sixth step of forming electrodes;
A seventh step of forming a low-concentration impurity region by adding an impurity element to the semiconductor layer through the first conductive layer or the insulating film using the second conductive layer as a mask;
A method for manufacturing a semiconductor device having the structure.
請求項1または請求項2において、前記第2の幅は、前記第1の幅より狭いことを特徴とする半導体装置の作製方法。  3. The method for manufacturing a semiconductor device according to claim 1, wherein the second width is narrower than the first width. 請求項1乃至3のいずれか一において、前記第3の幅は、前記第1の幅より狭く、且つ、前記第2の幅より広いことを特徴とする半導体装置の作製方法。  4. The method for manufacturing a semiconductor device according to claim 1, wherein the third width is narrower than the first width and wider than the second width. 請求項1乃至4のいずれか一において、前記第3の工程は、
前記絶縁膜上に、第1の導電膜と第2の導電膜を積層形成した後、
前記第2の導電膜に第1のエッチング処理を行って前記第2の導電層を形成し、
前記第1の導電膜に第2のエッチング処理を行って前記第1の導電層を形成して、前記第1の幅を有する第1の導電層と、前記第2の導電層との積層からなる前記第1の電極を形成することを特徴とする半導体装置の作製方法。
5. The method according to claim 1, wherein the third step includes
After stacking the first conductive film and the second conductive film on the insulating film,
Performing a first etching process on the second conductive film to form the second conductive layer;
A second etching process is performed on the first conductive film to form the first conductive layer, and the first conductive layer having the first width and the second conductive layer are stacked. A method for manufacturing a semiconductor device, comprising forming the first electrode.
絶縁表面上に半導体層を形成する第1の工程と、
前記半導体層上に絶縁膜を形成する第2の工程と、
前記絶縁膜上に第1の導電膜と第2の導電膜を積層形成する第3の工程と、
前記第2の導電膜をエッチングして、第1の幅を有する第2の導電層を形成する第4の工程と、
前記第1の幅を有する第2の導電層をマスクとして、前記第1の導電膜または前記絶縁膜を通過させて前記半導体層に不純物元素を添加して高濃度不純物領域を形成する第5の工程と、
前記第1の導電膜をエッチングして、前記第2の幅を有する第1の導電層と、第3の幅を有する第2の導電層との積層からなる第1の電極を形成する第6の工程と、
前記第1の電極における前記第2の導電層をエッチングして、前記第2の幅を有する第1の導電層と、第4の幅を有する第2の導電層との積層からなる第2の電極を形成する第7の工程と、
前記第2の電極における前記第1の導電層をエッチングして、第5の幅を有する第1の導電層と、前記第4の幅を有する第2の導電層との積層からなる第3の電極を形成する第8の工程と、
前記第4の幅を有する第2の導電層をマスクとして、前記第1の導電層または前記絶縁膜を通過させて前記半導体層に不純物元素を添加して低濃度不純物領域を形成する第9の工程と、
を有する半導体装置の作製方法。
A first step of forming a semiconductor layer on an insulating surface;
A second step of forming an insulating film on the semiconductor layer;
A third step of stacking and forming a first conductive film and a second conductive film on the insulating film;
A fourth step of etching the second conductive film to form a second conductive layer having a first width;
Using the second conductive layer having the first width as a mask, a high concentration impurity region is formed by adding an impurity element to the semiconductor layer through the first conductive film or the insulating film. Process,
Etching the first conductive film to form a first electrode comprising a stack of a first conductive layer having the second width and a second conductive layer having a third width; And the process of
The second conductive layer in the first electrode is etched to form a second layer composed of a stack of a first conductive layer having the second width and a second conductive layer having a fourth width. A seventh step of forming electrodes;
Etching the first conductive layer in the second electrode to form a third layer comprising a first conductive layer having a fifth width and a second conductive layer having the fourth width. An eighth step of forming electrodes;
Using the second conductive layer having the fourth width as a mask, an impurity element is added to the semiconductor layer through the first conductive layer or the insulating film to form a low concentration impurity region Process,
A method for manufacturing a semiconductor device including:
請求項6において、前記第2の幅は、前記第1の幅より狭いことを特徴とする半導体装置の作製方法。  The method for manufacturing a semiconductor device according to claim 6, wherein the second width is narrower than the first width. 請求項6または請求項7において、前記第5の幅は、前記第2の幅より狭く、且つ、前記第4の幅より広いことを特徴とする半導体装置の作製方法。  8. The method for manufacturing a semiconductor device according to claim 6, wherein the fifth width is narrower than the second width and wider than the fourth width. 絶縁表面上に半導体層を形成する第1の工程と、
前記半導体層上に絶縁膜を形成する第2の工程と、
前記絶縁膜上に第1の導電膜と第2の導電膜を積層形成する第3の工程と、
前記第2の導電膜をエッチングして、第1の幅を有する第2の導電層を形成する第4の工程と、
前記第1の幅を有する第2の導電層をマスクとして、前記第1の導電膜または前記絶縁膜を通過させて前記半導体層に不純物元素を添加して高濃度不純物領域を形成する第5の工程と、
前記第2の導電層をエッチングして、前記第2の幅を有する第2の導電層を形成する第6の工程と、
前記第1の導電膜をエッチングして、第3の幅を有する第1の導電層と、前記第2の幅を有する第2の導電層との積層からなる電極を形成する第7の工程と、
前記第2の幅を有する第2の導電層をマスクとして、前記第1の導電層または前記絶縁膜を通過させて前記半導体層に不純物元素を添加して低濃度不純物領域を形成する第8の工程と、
を有する半導体装置の作製方法。
A first step of forming a semiconductor layer on an insulating surface;
A second step of forming an insulating film on the semiconductor layer;
A third step of stacking and forming a first conductive film and a second conductive film on the insulating film;
A fourth step of etching the second conductive film to form a second conductive layer having a first width;
Using the second conductive layer having the first width as a mask, a high concentration impurity region is formed by adding an impurity element to the semiconductor layer through the first conductive film or the insulating film. Process,
A sixth step of etching the second conductive layer to form a second conductive layer having the second width;
A seventh step of etching the first conductive film to form an electrode comprising a stack of a first conductive layer having a third width and a second conductive layer having the second width; ,
Using the second conductive layer having the second width as a mask, an impurity element is added to the semiconductor layer through the first conductive layer or the insulating film to form a low concentration impurity region. Process,
A method for manufacturing a semiconductor device having the structure.
請求項9において、前記第2の幅は、前記第1の幅より狭いことを特徴とする半導体装置の作製方法。  The method for manufacturing a semiconductor device according to claim 9, wherein the second width is narrower than the first width. 請求項9または請求項10において、前記第3の幅は、前記第1の幅より狭く、且つ、前記第2の幅より広いことを特徴とする半導体装置の作製方法。  11. The method for manufacturing a semiconductor device according to claim 9, wherein the third width is narrower than the first width and wider than the second width. 絶縁表面上に半導体層を形成する第1の工程と、
前記半導体層上に絶縁膜を形成する第2の工程と、
前記絶縁膜上に第1の導電膜と第2の導電膜を積層形成する第3の工程と、
前記第2の導電膜をエッチングして、第1の幅を有する第2の導電層を形成する第4の工程と、
前記第1の幅を有する第2の導電層をマスクとして、前記第1の導電膜または前記絶縁膜を通過させて前記半導体層に不純物元素を添加して高濃度不純物領域を形成する第5の工程と、
前記第1の導電膜及び前記第2の導電層をエッチングして、第2の幅を有する第1の導電層と、第3の幅を有する第2の導電層との積層からなる電極を形成する第6の工程と、
前記第3の幅を有する第2の導電層をマスクとして、前記第1の導電層または前記絶縁膜を通過させて前記半導体層に不純物元素を添加して低濃度不純物領域を形成する第7の工程と、
を有する半導体装置の作製方法。
A first step of forming a semiconductor layer on an insulating surface;
A second step of forming an insulating film on the semiconductor layer;
A third step of stacking and forming a first conductive film and a second conductive film on the insulating film;
A fourth step of etching the second conductive film to form a second conductive layer having a first width;
Using the second conductive layer having the first width as a mask, a high concentration impurity region is formed by adding an impurity element to the semiconductor layer through the first conductive film or the insulating film. Process,
The first conductive film and the second conductive layer are etched to form an electrode including a stack of a first conductive layer having a second width and a second conductive layer having a third width. A sixth step of:
Using the second conductive layer having the third width as a mask, an impurity element is added to the semiconductor layer through the first conductive layer or the insulating film to form a low concentration impurity region Process,
A method for manufacturing a semiconductor device including:
請求項12において、前記第3の幅は、前記第1の幅より狭いことを特徴とする半導体装置の作製方法。  The method for manufacturing a semiconductor device according to claim 12, wherein the third width is narrower than the first width. 請求項12または請求項13において、前記第2の幅は、前記第1の幅より狭く、且つ、前記第3の幅より広いことを特徴とする半導体装置の作製方法。  14. The method for manufacturing a semiconductor device according to claim 12, wherein the second width is narrower than the first width and wider than the third width. 請求項1乃至14のいずれか一において、前記不純物元素は、半導体にn型またはp型を付与する不純物元素であることを特徴とする半導体装置の作製方法。  15. The method for manufacturing a semiconductor device according to claim 1, wherein the impurity element is an impurity element imparting n-type or p-type to a semiconductor. 請求項1乃至15のいずれか一において、前記第1の導電層はTaN層であり、前記第2の導電層はW層であることを特徴とする半導体装置の作製方法。16. The method for manufacturing a semiconductor device according to claim 1, wherein the first conductive layer is a TaN layer, and the second conductive layer is a W layer. 請求項1乃至16のいずれか一に記載された半導体装置とは、ビデオカメラ、デジタルカメラ、プロジェクター、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯型情報端末、デジタルビデオディスクプレーヤー、または電子遊技機器である The semiconductor device according to any one of claims 1 to 16, a video camera, a digital camera, a projector, a goggle type display, a car navigation, a personal computer, portable information terminal, a digital video disk player or electronic gaming device, It is .
JP2001172038A 2000-06-07 2001-06-07 Method for manufacturing semiconductor device Expired - Fee Related JP4064075B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001172038A JP4064075B2 (en) 2000-06-07 2001-06-07 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000170096 2000-06-07
JP2000-170096 2000-06-07
JP2001172038A JP4064075B2 (en) 2000-06-07 2001-06-07 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2002064107A JP2002064107A (en) 2002-02-28
JP2002064107A5 true JP2002064107A5 (en) 2005-08-04
JP4064075B2 JP4064075B2 (en) 2008-03-19

Family

ID=26593459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001172038A Expired - Fee Related JP4064075B2 (en) 2000-06-07 2001-06-07 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4064075B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4869509B2 (en) 2001-07-17 2012-02-08 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP4465954B2 (en) * 2002-10-31 2010-05-26 ソニー株式会社 Method for manufacturing display device having transparent conductive film
JP4402396B2 (en) * 2003-08-07 2010-01-20 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP4455855B2 (en) * 2003-09-19 2010-04-21 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
US7288480B2 (en) 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100770263B1 (en) * 2006-05-03 2007-10-25 삼성에스디아이 주식회사 Thin film transistor and fabrication method for the same
JP2015188062A (en) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 semiconductor device
JP6579086B2 (en) * 2016-11-15 2019-09-25 信越半導体株式会社 Device forming method

Similar Documents

Publication Publication Date Title
TWI267948B (en) Method for fabricating a capacitor arrangement, and capacitor arrangement
US20090170267A1 (en) Tri-gate patterning using dual layer gate stack
JP2009239049A (en) Semiconductor device
TW200837958A (en) Semiconductor structure and fabricating method thereof for liquid crystal display device
JP2009032962A (en) Semiconductor device and its production process
JP2006339444A (en) Semiconductor device and manufacturing method therefor
JP2011066152A (en) Semiconductor device and method of manufacturing the same
JP2005531919A5 (en)
TW200903655A (en) Method of fabricating high-voltage MOS having doubled-diffused drain
JP2002064107A5 (en)
JP2004014875A5 (en)
TW201003850A (en) Semiconductor device, display apparatus, electro-optical apparatus, and method for fabricating thereof
TWI260692B (en) Manufacturing method for forming a gate electrode pair with different work functions
JP2003203923A (en) Semiconductor device and manufacturing method therefor
JP2000349300A5 (en)
JP2004253806A (en) Method for manufacturing diode and its structure
JP3079369B2 (en) Method for manufacturing semiconductor device
JP2006156971A5 (en)
JP2007335463A (en) Electrostatic discharging protective element, and semiconductor device
JP2002334995A5 (en)
JP2007036207A5 (en)
JP2003045858A5 (en)
JP3092186B2 (en) Method for manufacturing thin film transistor
TW492087B (en) Gate structure and its manufacturing method
JP2003031589A5 (en)