JP2002062856A - Display device and manufacturing method therefor - Google Patents

Display device and manufacturing method therefor

Info

Publication number
JP2002062856A
JP2002062856A JP2001171802A JP2001171802A JP2002062856A JP 2002062856 A JP2002062856 A JP 2002062856A JP 2001171802 A JP2001171802 A JP 2001171802A JP 2001171802 A JP2001171802 A JP 2001171802A JP 2002062856 A JP2002062856 A JP 2002062856A
Authority
JP
Japan
Prior art keywords
substrate
display device
circuit
pixel
optical sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001171802A
Other languages
Japanese (ja)
Other versions
JP2002062856A5 (en
JP5110748B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Yasuyuki Arai
康行 荒井
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001171802A priority Critical patent/JP5110748B2/en
Publication of JP2002062856A publication Critical patent/JP2002062856A/en
Publication of JP2002062856A5 publication Critical patent/JP2002062856A5/ja
Application granted granted Critical
Publication of JP5110748B2 publication Critical patent/JP5110748B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/14Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Abstract

PROBLEM TO BE SOLVED: To provide a display device enabling to automatically adjust brightness according to ambient brightness. SOLUTION: To solve the above problem, the configuration of this invention is characterized by having a γ-correction circuit for converting a video signal voltage into a driving voltage for displaying a gradation, and an optical sensor for controlling an input-output characteristic of the γ-correction circuit according to the ambient brightness. In this case, the γ-correction circuit for converting the video signal voltage into a driving voltage for a gradation display is formed on a 1st substrate, the optical sensor for controlling the input-output voltage characteristic of the γ-correction circuit according to the ambient brightness is formed on a 2nd substrate, and the 2nd substrate is fixed on the 1st substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、周囲の明るさに応
じて表示画面の輝度調節が可能な表示装置及びその作製
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device capable of adjusting the brightness of a display screen according to the brightness of the surroundings, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】基板上に薄膜トランジスタ(以下、TF
Tという)を形成する技術が大幅に進歩し、アクティブ
マトリクス型表示装置への応用が進められている。従
来、アモルファスシリコン膜を用いたTFTにより実用
化されていたアクティブマトリクス型表示装置は、ドラ
イバICを必要としていた。しかし、多結晶シリコン膜
を用いたTFTは高い駆動周波数で動作が可能となり、
画素部のTFTと駆動回路のTFTを基板上に一体形成
することが可能となっている。
2. Description of the Related Art A thin film transistor (hereinafter referred to as TF) is formed on a substrate.
The technology for forming T has been greatly advanced, and its application to active matrix display devices has been advanced. Conventionally, an active matrix display device that has been put into practical use by a TFT using an amorphous silicon film has required a driver IC. However, a TFT using a polycrystalline silicon film can operate at a high driving frequency,
It is possible to integrally form the TFT of the pixel portion and the TFT of the drive circuit on a substrate.

【0003】駆動回路を基板上に一体形成したアクティ
ブマトリクス型表示装置は、シフトレジスタやサンプリ
ング回路など様々な回路を作り込むことでコストの低
減、装置の小型化、生産歩留まりの向上など、様々な利
点が得られるとして注目されている。
An active matrix type display device in which a drive circuit is integrally formed on a substrate has various advantages such as reduction in cost, downsizing of the device, and improvement in production yield by forming various circuits such as a shift register and a sampling circuit. It has been noted that benefits can be obtained.

【0004】ところで、アクティブマトリクス型表示装
置は、数十から数百万個の各画素にTFTが配置され、
そのTFTのそれぞれに個別電極(画素電極)が設けら
れている。液晶表示装置の場合には、TFTが形成され
た素子基板と、共通電極が形成された対向基板との間に
液晶が封入されている。そして、個別電極と共通電極と
の間の液晶を誘電体とした一種のコンデンサを形成して
いる。液晶表示装置の動作は、各画素に印加する電圧を
TFTのスイッチング機能により制御して、このコンデ
ンサへ電荷を蓄積することで液晶を駆動し、液晶を透過
する光量を調節して画像を表示する仕組みとなってい
る。光源は、外光を利用する反射型液晶表示装置もある
が、バックライトまたはフロントライトを用いた液晶表
示装置が一般的である。
In an active matrix display device, TFTs are arranged in tens to millions of pixels, and
Individual electrodes (pixel electrodes) are provided for each of the TFTs. In the case of a liquid crystal display device, liquid crystal is sealed between an element substrate on which a TFT is formed and a counter substrate on which a common electrode is formed. Then, a kind of capacitor using liquid crystal as a dielectric between the individual electrode and the common electrode is formed. The operation of the liquid crystal display device controls the voltage applied to each pixel by the switching function of the TFT, drives the liquid crystal by accumulating electric charges in this capacitor, and adjusts the amount of light transmitted through the liquid crystal to display an image. It has a mechanism. As a light source, there is a reflection type liquid crystal display device using external light, but a liquid crystal display device using a backlight or a front light is generally used.

【0005】一方、画素毎に発光素子を設け、その発光
素子の点滅をTFTにより制御して画像を表示する表示
装置も開発されている。発光素子はエレクトロルミネセ
ンス(Electro Luminescence : 以下、ELと表記す
る)を利用していることから、この種の表示装置はEL
表示装置とも呼ばれている。TFTを用いたアクティブ
マトリクス型EL表示装置は、各画素のそれぞれにスイ
ッチング用のTFT(以下スイッチング用TFTとい
う)を設け、そのスイッチング用TFTによって電流制
御を行うTFT(以下電流制御用TFTという)を動作
させてEL層(発光層を含む有機化合物層を指してい
う)を発光させる。例えば特開平10−189252号
に記載されたEL表示装置がある。
On the other hand, a display device has been developed in which a light emitting element is provided for each pixel, and the blinking of the light emitting element is controlled by a TFT to display an image. Since the light emitting element uses electroluminescence (hereinafter, referred to as EL), this type of display device is an EL device.
It is also called a display device. In an active matrix type EL display device using a TFT, a switching TFT (hereinafter, referred to as a switching TFT) is provided for each pixel, and a TFT (hereinafter, referred to as a current control TFT) that performs current control by the switching TFT is provided. The EL layer (indicating an organic compound layer including a light emitting layer) is operated to emit light. For example, there is an EL display device described in JP-A-10-189252.

【0006】このように、アクティブマトリクス型表示
装置は、外光を利用するにしろ、自発光の光を用いるに
しろ、映像信号に基づいた入力電圧により画面の輝度の
強弱をTFTで制御して画像表示を行う仕組みとなって
いる。
As described above, in the active matrix type display device, whether the external light is used or the self-luminous light is used, the intensity of the screen brightness is controlled by the TFT by the input voltage based on the video signal. It is designed to display images.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、従来の
表示装置の多くは画像表示を行うための入力電圧特性が
固定であり、必要とされる表示装置の最大輝度が周囲環
境によって異なることへの配慮が十分なされてなかっ
た。周囲の環境が夜間であり暗い場合には、昼間屋外で
使用する場合と同等の輝度がなくても認識することがで
きるにもかかわらず、輝度調整がされていないことによ
り使用者にとっては眩しく感じられ視認性を損なってし
まうことも多かった。
However, many of the conventional display devices have a fixed input voltage characteristic for displaying an image, and take into account that the required maximum luminance of the display device varies depending on the surrounding environment. There was not enough. When the surrounding environment is dark at night, it can be recognized even if it does not have the same brightness as when it is used outdoors during the day, but it is dazzling to the user because the brightness is not adjusted. Often, visibility was impaired.

【0008】勿論、周囲の明るさをセンサーにより検知
して画面の輝度を調節する方法は提案されている。明る
さ、即ち照度を検知するセンサーとしてはフォトダイオ
ード、フォトトランジスタなどが用いられる。しかし、
これらのセンサーを個別部品として表示装置に実装する
と、その分余計な面積を必要とする。外光は表示装置の
周辺の物体で散乱して様々な角度から光センサーに入射
する。その結果、周囲の明るさと輝度の補正にずれが生
じてしまうことが問題となる。
Of course, a method has been proposed in which the brightness of the screen is adjusted by detecting the ambient brightness with a sensor. A photodiode, a phototransistor, or the like is used as a sensor for detecting brightness, that is, illuminance. But,
When these sensors are mounted as individual components on a display device, an extra area is required. External light is scattered by objects around the display device and enters the optical sensor from various angles. As a result, there is a problem that a difference occurs between the correction of the surrounding brightness and the brightness.

【0009】また、センサーの種類によっては、人間の
視感度とセンサーの分光感度特性とを合わせるために、
光学フィルターを装着しなければ補正に誤差が生じてし
まうという問題点がある。例えば、単結晶シリコンを用
いたセンサーは、分光感度が赤外光領域に広がっている
ため、正確に明るさを補正するためには視感度補正フィ
ルターを設ける必要がある。そのために、どうしても表
示装置の大型化を余儀なくされてしまう。
Further, depending on the type of the sensor, in order to match the human visibility with the spectral sensitivity characteristics of the sensor,
Unless an optical filter is attached, there is a problem that an error occurs in correction. For example, a sensor using single crystal silicon has a spectral sensitivity spread in an infrared light region, and therefore, it is necessary to provide a visibility correction filter in order to accurately correct brightness. For this reason, the display device is inevitably increased in size.

【0010】上記問題点を解決するために、本発明は、
周囲の明るさに応じて輝度調節を自動的に調節すること
を可能とすると共に、人間が感じる周囲の明るさの変化
に対し適切な輝度調節が可能な表示装置を実現すること
を目的とする。
[0010] In order to solve the above problems, the present invention provides:
It is an object of the present invention to provide a display device that can automatically adjust brightness according to the surrounding brightness and that can appropriately adjust brightness in response to a change in surrounding brightness felt by a human. .

【0011】[0011]

【課題を解決するための手段】上記問題点を解決するた
めの本発明の構成は、アクティブマトリクス型表示装置
において、γ補正回路の出力線が映像信号処理回路に接
続している。γ補正回路は光センサーからの出力信号に
より、周囲の明るさに応じて画素の見かけ上の輝度を変
化させる信号を映像信号処理回路に入力する。光センサ
ーは複数個設ける。光センサーをアクティブマトリクス
型表示装置の画素部の周囲に複数個設けることにより周
辺の物体で散乱して様々な角度から各光センサーに入射
する光強度を検知して、そのバランスをとることにより
適切な補正をすることができる。尚、γ補正回路以外の
補正回路を用いることも可能である。
According to a configuration of the present invention for solving the above-mentioned problems, an output line of a gamma correction circuit is connected to a video signal processing circuit in an active matrix type display device. The γ correction circuit inputs a signal for changing the apparent luminance of the pixel according to the ambient brightness to the video signal processing circuit based on the output signal from the optical sensor. A plurality of optical sensors are provided. By providing a plurality of optical sensors around the pixel part of the active matrix display device, it is scattered by surrounding objects and detects the light intensity incident on each optical sensor from various angles and it is appropriate to balance it Correction can be made. Note that a correction circuit other than the γ correction circuit can be used.

【0012】この場合、映像信号電圧を階調表示するた
めの駆動電圧に変換するγ補正回路は第1の基板に形成
され、前記γ補正回路入出力電圧特性を周囲の明るさに
応じて制御するための光センサーが第2の基板に形成さ
れ、前記第1の基板に前記第2の基板が固定されている
構成が望ましい。
In this case, a gamma correction circuit for converting the video signal voltage into a drive voltage for gradation display is formed on the first substrate, and controls the input / output voltage characteristics of the gamma correction circuit in accordance with ambient brightness. It is preferable that an optical sensor for performing the operation is formed on a second substrate, and the second substrate is fixed to the first substrate.

【0013】また、他の発明の構成は、画素部が形成さ
れた基板の外周部に設けられた複数の光センサーと、複
数の光センサーと接続するソースフォロワ回路と、ソー
スフォロワ回路に接続するγ補正回路と、γ補正回路に
接続する映像信号増幅回路と、映像信号増幅回路に接続
するソース信号線駆動回路と、ソース信号線駆動回路に
接続する画素部とを有している。本発明で用いる光セン
サーは、好適には非晶質シリコンを光電変換層に含む光
センサーを適用する。
According to another aspect of the present invention, there are provided a plurality of optical sensors provided on an outer peripheral portion of a substrate on which a pixel portion is formed, a source follower circuit connected to the plurality of optical sensors, and a connection to the source follower circuit. It has a γ correction circuit, a video signal amplification circuit connected to the γ correction circuit, a source signal line driving circuit connected to the video signal amplification circuit, and a pixel unit connected to the source signal line driving circuit. As the optical sensor used in the present invention, an optical sensor containing amorphous silicon in a photoelectric conversion layer is preferably used.

【0014】この光センサーは、光電変換層にp型とn
型の非晶質半導体膜又は微結晶半導体膜の間にI型の高
抵抗の非晶質シリコン膜を挟んでいる。また、光入射側
には透明電極を、その反対側には金属電極が形成された
構造を有している。このような構造の光センサーは、分
光感度特性において500〜600nmにピークを持ち、
人間の視感度特性に近くなっている。従って、視感度補
正フィルターを使わなくても良い。
In this optical sensor, p-type and n-type photoelectric conversion layers are used.
An I-type high-resistance amorphous silicon film is sandwiched between a type amorphous semiconductor film and a microcrystalline semiconductor film. Further, it has a structure in which a transparent electrode is formed on the light incident side and a metal electrode is formed on the opposite side. The optical sensor having such a structure has a peak in the spectral sensitivity characteristic at 500 to 600 nm,
It is close to human luminosity characteristics. Therefore, it is not necessary to use a visibility correction filter.

【0015】また、他の発明の構成は、第1の基板上に
薄膜トランジスタで画素部を形成する工程と、第2の基
板上に光センサーを形成する工程と、前記第1の基板に
前記第2の基板を固定する工程とを有することを特徴と
している。
In another aspect of the invention, a step of forming a pixel portion with a thin film transistor on a first substrate, a step of forming an optical sensor on a second substrate, and a step of forming the photosensor on the first substrate are provided. Fixing the two substrates.

【0016】また、他の発明の構成は、第1の基板上に
薄膜トランジスタで画素部と、前記画素部の駆動回路
と、前記画素部の輝度を制御する制御回路とを形成する
工程と、第2の基板上に光センサーを形成する工程と、
前記第1の基板に前記第2の基板を固定し、前記制御回
路と前記光センサーを電気的に接続する工程とを有する
ことを特徴としている。
In another aspect of the invention, a pixel portion, a driving circuit for the pixel portion, and a control circuit for controlling the luminance of the pixel portion are formed on a first substrate by a thin film transistor; Forming an optical sensor on the second substrate;
Fixing the second substrate to the first substrate, and electrically connecting the control circuit and the optical sensor.

【0017】光センサーを構成する微結晶半導体膜や非
晶質シリコン膜及び電極を形成するための導電膜は、プ
ラズマCVD法やスパッタ法で形成することができる。
これらの成膜法は基板の面積が大型化しても被膜を形成
することが可能である。例えば、1辺が300mm以上、
好ましくは1000mm以上の基板を用いることが可能で
ある。一方、表示装置に実装する光センサーのサイズは
1辺が1〜5mmであり、大型基板を用いることにより、
1枚の基板から多数の光センサーを取り出すことができ
る。
The microcrystalline semiconductor film, the amorphous silicon film, and the conductive film for forming the electrodes, which constitute the optical sensor, can be formed by a plasma CVD method or a sputtering method.
These film formation methods can form a film even when the area of the substrate is increased. For example, one side is 300mm or more,
Preferably, a substrate of 1000 mm or more can be used. On the other hand, the size of the optical sensor mounted on the display device is 1 to 5 mm on one side, and by using a large substrate,
A large number of optical sensors can be taken out from one substrate.

【0018】[0018]

【発明の実施の形態】図1はデジタル駆動方式のアクテ
ィブマトリクス型表示装置の回路構成のブロック図を示
す。画素部101はゲート信号線駆動回路102から延
在する複数のゲート線113と、ソース信号線駆動回路
103から延在する複数のソース線114とが交差して
形成され、各交点にTFTを設けて形成されている。画
素部に入力されるデジタルデータ信号を形成する映像信
号処理回路112を有している。
FIG. 1 is a block diagram showing a circuit configuration of an active matrix type display device of a digital drive system. In the pixel portion 101, a plurality of gate lines 113 extending from the gate signal line driver circuit 102 and a plurality of source lines 114 extending from the source signal line driver circuit 103 intersect, and a TFT is provided at each intersection. It is formed. A video signal processing circuit 112 for forming a digital data signal input to the pixel portion is provided.

【0019】周囲の明るさを検知して画素部に入力する
画像信号の振幅を制御する制御回路100は、光センサ
ー107からの出力を検出する検出回路108、A/D
変換回路109、演算処理回路110、γ補正回路11
1から成っている。
A control circuit 100 for detecting the brightness of the surroundings and controlling the amplitude of the image signal input to the pixel portion includes a detection circuit 108 for detecting an output from the optical sensor 107 and an A / D converter.
Conversion circuit 109, arithmetic processing circuit 110, gamma correction circuit 11
Consists of one.

【0020】光センサー107は、光電変換層にp型と
n型の非晶質半導体膜又は微結晶半導体膜の間にI型の
高抵抗の非晶質シリコン膜を挟んだpin接合を有する
構造を採用する。光入射側には透明電極を、その反対側
には金属電極が形成された構造を有している。このよう
に非晶質シリコン膜を用いた光センサーは、分光感度特
性において500〜600nmにピークを持ち、人間の視
感度特性に近くなっている。従って、視感度補正フィル
ターを使わなくても良い。
The optical sensor 107 has a structure in which a p-type and n-type amorphous semiconductor film or a microcrystalline semiconductor film and a pin junction in which an I-type high-resistance amorphous silicon film is sandwiched between photoelectric conversion layers. Is adopted. It has a structure in which a transparent electrode is formed on the light incident side and a metal electrode is formed on the opposite side. As described above, the optical sensor using the amorphous silicon film has a peak in the spectral sensitivity characteristic of 500 to 600 nm, which is close to the human visual sensitivity characteristic. Therefore, it is not necessary to use a visibility correction filter.

【0021】図2は検出回路108を説明する回路図で
あり、リセット用TFT202を導通状態にすると光セ
ンサー201には逆バイアス電圧が印加される。(以
後、光センサー201のマイナス側端子の電位が電源電
圧の電位まで充電される動作をリセットと呼ぶ)その
後、リセット用TFT202を非導通状態にする。その
時、光センサー201の起電力により、時間が経過する
に従い電源電圧の電位まで充電されていた光センサー2
01のマイナス側端子の電位が光電変換によって発生し
た電荷によって除々に低下する。そして、ある一定時間
を経過した後、スイッチ用TFT204を導通状態とす
ると、増幅用TFT203を通って出力側に信号が出力
される。
FIG. 2 is a circuit diagram for explaining the detection circuit 108. When the reset TFT 202 is turned on, a reverse bias voltage is applied to the optical sensor 201. (Hereafter, an operation in which the potential of the negative terminal of the optical sensor 201 is charged to the potential of the power supply voltage is referred to as reset.) Thereafter, the reset TFT 202 is turned off. At that time, due to the electromotive force of the optical sensor 201, the optical sensor 2 which has been charged to the potential of the power supply voltage as time passes.
The potential of the negative terminal of 01 gradually decreases due to the charge generated by the photoelectric conversion. After a certain period of time, when the switching TFT 204 is turned on, a signal is output to the output side through the amplifying TFT 203.

【0022】この場合、増幅用TFT203とスイッチ
用TFT204はいわゆるソースフォロワ回路として動
作する。図2ではソースフォロワ回路をnチャネル型T
FTで形成した例で示されているが、勿論、pチャネル
型TFTでも形成することができる。増幅側電源線20
5には電源電圧Vddが加えられている。バイアス側電源
線206は基準電位0Vが与えられている。増幅用TF
T203のドレイン側端子は増幅側電源線に接続され、
ソース側端子はスイッチ用TFT204のドレイン端子
に接続されている。スイッチ用TFT204のソース側
端子はバイアス側電源線206に接続されている。スイ
ッチ用TFT204のゲート端子にはバイアス電圧Vb
が印加され、このTFTにはバイアス電流Ibが流れ
る。スイッチ用TFT204は基本的には定電流源とし
て動作する。増幅用TFT203のゲート端子には入力
電圧Vinが加えられ、ソース端子が出力端子となる。こ
のソースフォロワ回路の入出力関係は、Vout=Vin−
Vbとなる。
In this case, the amplifying TFT 203 and the switching TFT 204 operate as a so-called source follower circuit. In FIG. 2, the source follower circuit is an n-channel type T
Although shown as an example formed by FT, it is needless to say that a p-channel TFT can also be formed. Amplifier side power line 20
5 is supplied with a power supply voltage Vdd. The bias-side power supply line 206 is supplied with a reference potential of 0V. TF for amplification
The drain side terminal of T203 is connected to the amplification side power supply line,
The source side terminal is connected to the drain terminal of the switching TFT 204. The source terminal of the switching TFT 204 is connected to the bias power line 206. The gate terminal of the switching TFT 204 has a bias voltage Vb
Is applied, and a bias current Ib flows through this TFT. The switching TFT 204 basically operates as a constant current source. The input voltage Vin is applied to the gate terminal of the amplifying TFT 203, and the source terminal becomes the output terminal. The input / output relationship of this source follower circuit is as follows: Vout = Vin−
Vb.

【0023】この出力電圧VoutはA/D変換回路10
9によりデジタル信号に変換する。デジタル信号は演算
処理回路110に入力された信号に対して、あらかじめ
設定しておいた比較データに基づき画像の輝度を補正す
るための補正信号に変換する。γ補正回路111はこの
補正信号に基づいて補正電圧を発生し、その出力線は映
像信号処理回路112に接続して補正電圧を出力する。
The output voltage Vout is supplied to the A / D conversion circuit 10
9 to convert to a digital signal. The digital signal is converted from a signal input to the arithmetic processing circuit 110 into a correction signal for correcting the luminance of an image based on comparison data set in advance. The gamma correction circuit 111 generates a correction voltage based on the correction signal, and its output line is connected to the video signal processing circuit 112 to output the correction voltage.

【0024】映像信号処理回路112ではアナログ信号
又はデジタル信号でなるビデオ信号(画像情報を含む信
号)を、時分割階調を行うためのデジタルデータ信号に
変換すると共に、時分割階調表示を行うために必要なタ
イミングパルス等を発生させ、ソース信号線駆動回路に
入力する。
The video signal processing circuit 112 converts a video signal (a signal including image information) formed of an analog signal or a digital signal into a digital data signal for performing time-division gradation, and performs time-division gradation display. For this purpose, a timing pulse or the like necessary for this is generated and input to the source signal line driving circuit.

【0025】映像信号処理回路112には時分割階調デ
ータ信号発生回路が含まれ、この回路には1フレーム期
間をnビット(nは2以上の整数)の階調に対応した複
数のサブフレーム期間に分割する手段と、それら複数の
サブフレーム期間においてアドレス期間及びサステイン
期間を選択する手段と、そのサステイン期間をTs1:
Ts2:Ts3:…:Ts(n-1):Ts(n)=20
-1:2-2:…:2-(n-2):2-(n-1)となるように設定
する手段とが含まれている。
The video signal processing circuit 112 includes a time-division grayscale data signal generation circuit. This circuit includes a plurality of sub-frames corresponding to n-bit (n is an integer of 2 or more) one frame period. Means for dividing an address period and a sustain period in the plurality of subframe periods, and dividing the sustain period into Ts1:
Ts2: Ts3:...: Ts (n-1): Ts (n) = 2 0 :
2 -1 : 2 -2 :...: 2- (n-2) : 2- (n-1) .

【0026】次に時分割階調表示について、図20を用
いて説明する。ここではnビットデジタル駆動方式によ
り2n階調のフルカラー表示を行う場合について説明す
る。まず、図20に示すように1フレーム期間をn個の
サブフレーム期間(SF1〜SFn)に分割する。な
お、画素部の全ての画素が1つの画像を表示する期間を
1フレーム期間と呼ぶ。フレーム期間は、発振周波数は
60Hz以上、即ち1秒間に60以上設けられており、1
秒間に60以上の画像が表示されている。1秒間に表示
される画像の数が60より少なくなると、視覚的にフリ
ッカ等の画像のちらつきが目立ち始める。また、1フレ
ーム期間をさらに複数に分割した期間をサブフレーム期
間と呼ぶ。階調数が多くなるにつれて1フレーム期間の
分割数も増え、駆動回路を高い周波数で駆動しなければ
ならない。
Next, the time division gray scale display will be described with reference to FIG. Here, a case where full color display of 2 n gradations is performed by an n-bit digital driving method will be described. First, as shown in FIG. 20, one frame period is divided into n subframe periods (SF1 to SFn). Note that a period in which all the pixels in the pixel portion display one image is referred to as one frame period. In the frame period, the oscillation frequency is 60 Hz or more, that is, 60 or more per second.
More than 60 images are displayed per second. When the number of images displayed per second becomes less than 60, flickering of the image such as flicker starts to be noticeable visually. Further, a period obtained by further dividing one frame period is referred to as a sub-frame period. As the number of gradations increases, the number of divisions in one frame period also increases, and the driving circuit must be driven at a high frequency.

【0027】1つのサブフレーム期間はアドレス期間
(Ta)とサステイン期間(Ts)とに分けられる。ア
ドレス期間とは、1サブフレーム期間中、全画素にデー
タを入力するのに要する時間であり、サステイン期間と
は、画素がオン状態(明状態)でいる期間を示してい
る。
One subframe period is divided into an address period (Ta) and a sustain period (Ts). The address period is a time required for inputting data to all the pixels during one subframe period, and the sustain period indicates a period in which the pixels are in an ON state (bright state).

【0028】n個のサブフレーム期間(SF1〜SF
n)がそれぞれ有するアドレス期間(Ta1〜Tan)
の長さは全て一定である。SF1〜SFnがそれぞれ有
するサステイン期間(Ts)をそれぞれTs1〜Tsn
とする。サステイン期間の長さは、Ts1:Ts2:T
s3:…:Ts(n−1):Tsn=20:2-1
-2:…:2-(n-2):2-(n-1)となるように設定する。
但し、SF1〜SFnを出現させる順序はどのようにし
ても良い。このサステイン期間の組み合わせで2n階調
のうち所望の階調表示を行うことができる。
The n sub-frame periods (SF1 to SF
n) address periods (Ta1 to Tan) respectively
Are all constant in length. The sustain periods (Ts) of SF1 to SFn are represented by Ts1 to Tsn, respectively.
And The length of the sustain period is Ts1: Ts2: T
s3: ...: Ts (n-1): Tsn = 2 0 : 2 -1 :
2 -2 : ...: 2- (n-2) : Set so as to be 2- (n-1) .
However, SF1 to SFn may appear in any order. A desired gray scale display out of 2 n gray scales can be performed by the combination of the sustain periods.

【0029】サステイン期間はγ補正回路111からの
補正電圧に基づいて決定され、周囲の明るさに応じて映
像の輝度調整を行う。
The sustain period is determined based on the correction voltage from the gamma correction circuit 111, and adjusts the brightness of the image according to the surrounding brightness.

【0030】ソース信号線駆動回路103は基本的にシ
フトレジスタ104、ラッチA105、ラッチB106
を有している。また、シフトレジスタ104にはクロッ
クパルス(CLK)及びスタートパルス(SP)が入力
され、ラッチA105にはデジタルデータ信号(Digita
l Data Signals)が入力され、ラッチB106にはラッ
チ信号(Latch Signals)が入力される。なお、図1に
おいてソース信号線駆動回路103は1つだけ設けられ
ているが、ソース信号線駆動回路は複数個設けても良
い。
The source signal line driving circuit 103 basically includes a shift register 104, a latch A105, and a latch B106.
have. A clock pulse (CLK) and a start pulse (SP) are input to the shift register 104, and a digital data signal (Digita
l Data Signals) is input, and a latch signal (Latch Signals) is input to the latch B106. Although only one source signal line driver circuit 103 is provided in FIG. 1, a plurality of source signal line driver circuits may be provided.

【0031】また、ゲート信号線駆動回路102は、シ
フトレジスタ、バッファ等(いずれも図示せず)を有し
ている。なお、図3(A)においてゲート信号線駆動回
路302a、302bは2つ設けられているが、本実施
の形態においてデータ信号線駆動回路は1つであっても
よい。
The gate signal line driving circuit 102 has a shift register, a buffer, and the like (neither is shown). Note that although two gate signal line driver circuits 302a and 302b are provided in FIG. 3A, one data signal line driver circuit may be provided in this embodiment mode.

【0032】図15はアナログ駆動方式のアクティブマ
トリクス型表示装置の構成を示すブロック図を示す。1
21はソース信号線駆動回路、102はゲート信号線駆
動回路である。本実施例ではソース信号線駆動回路とゲ
ート信号線駆動回路とを1つづつ設けたが、本発明はこ
の構成に限定されない。ソース信号線駆動回路を2つ設
けても良い。また、ゲート信号線駆動回路を2つ設けて
も良い。
FIG. 15 is a block diagram showing a configuration of an active matrix type display device of an analog drive system. 1
21 is a source signal line driving circuit, and 102 is a gate signal line driving circuit. In this embodiment, one source signal line driving circuit and one gate signal line driving circuit are provided, but the present invention is not limited to this configuration. Two source signal line driver circuits may be provided. Further, two gate signal line driver circuits may be provided.

【0033】ソース信号線駆動回路121は、シフトレ
ジスタ122、レベルシフト123、サンプリング回路
124を有している。なおレベルシフトは必要に応じて
用いればよく、必ずしも用いなくとも良い。また本実施
例においてレベルシフトはシフトレジスタ122とサン
プリング回路124との間に設ける構成としたが、本発
明はこの構成に限定されない。シフトレジスタ122の
中にレベルシフト123が組み込まれている構成にして
も良い。
The source signal line driving circuit 121 has a shift register 122, a level shift 123, and a sampling circuit 124. Note that the level shift may be used as needed, and may not necessarily be used. In this embodiment, the level shift is provided between the shift register 122 and the sampling circuit 124. However, the present invention is not limited to this configuration. A configuration in which the level shift 123 is incorporated in the shift register 122 may be employed.

【0034】クロック信号(CLK)、スタートパルス
信号(SP)がシフトレジスタ122に入力される。シ
フトレジスタ122からアナログの信号(アナログ信
号)をサンプリングするためのサンプリング信号が出力
される。出力されたサンプリング信号はレベルシフト1
23に入力され、その電位の振幅が大きくなって出力さ
れる。レベルシフト123から出力されたサンプリング
信号は、サンプリング回路124に入力される。そして
サンプリング回路124に入力されるアナログの映像表
示信号がサンプリング信号によってそれぞれサンプリン
グされ、ソース信号線に入力される。
A clock signal (CLK) and a start pulse signal (SP) are input to the shift register 122. A sampling signal for sampling an analog signal (analog signal) is output from the shift register 122. The output sampling signal is level shift 1
23, and the potential is increased in amplitude and output. The sampling signal output from the level shift 123 is input to the sampling circuit 124. Then, the analog video display signals input to the sampling circuit 124 are respectively sampled by the sampling signals and input to the source signal lines.

【0035】周囲の明るさを検知して画素部に入力する
画像信号の振幅を制御する制御回路120は、光センサ
ー126、光センサー126からの出力を検出する検出
回路127、演算処理回路128、γ補正回路129か
ら成っている。光センサー126と検出回路127の回
路構成は図2と同様なものであり、この出力電圧Vout
は演算処理回路128に入力された信号に対して、画像
の輝度を補正するための補正信号に変換する。映像信号
処理回路125では、補正信号に基づいて映像信号の振
幅を変化させ輝度調整を行う。
The control circuit 120 for detecting the brightness of the surroundings and controlling the amplitude of the image signal input to the pixel portion includes an optical sensor 126, a detection circuit 127 for detecting the output from the optical sensor 126, an arithmetic processing circuit 128, It comprises a gamma correction circuit 129. The circuit configuration of the optical sensor 126 and the detection circuit 127 is similar to that of FIG.
Converts the signal input to the arithmetic processing circuit 128 into a correction signal for correcting the luminance of the image. The video signal processing circuit 125 adjusts the brightness by changing the amplitude of the video signal based on the correction signal.

【0036】このように、アナログ駆動方式のアクティ
ブマトリクス型表示装置であっても、光センサーを取り
付け、光センサーが検知する周囲の明るさを基に補正電
圧を変化させ電圧階調を行って輝度調節を行うことがで
きる。尚、ここで示した画素部及やその駆動回路の構成
は一例であり、本実施形態で示す構成に何ら限定される
ものではない。
As described above, even in the active matrix type display device of the analog drive system, the light sensor is attached, the correction voltage is changed based on the ambient brightness detected by the light sensor, and the voltage gradation is performed to perform the luminance. Adjustments can be made. Note that the configurations of the pixel portion and the driving circuit thereof shown here are merely examples, and the present invention is not limited to the configurations shown in this embodiment.

【0037】[0037]

【実施例】[実施例1]図3は輝度の自動調節機能を有す
るアクティブマトリクス型表示装置の概略図を示してい
る。絶縁表面を有する基板300には、画素部301、
ゲート信号線駆動回路302a、302b、ソース信号
線駆動回路303a、303b、制御回路305、映像
信号処理回路304、入力端子307、光センサー30
6が設けられている。光センサー306の数は図3で示
すように基板300の外周部に複数個設ける。複数個の
光センサー306を設けると、様々な角度からの光を検
知してきめ細かな輝度制御を行うことができる。
[Embodiment 1] FIG. 3 is a schematic diagram of an active matrix type display device having an automatic brightness adjustment function. A pixel portion 301, a substrate 300 having an insulating surface,
Gate signal line driving circuits 302a and 302b, source signal line driving circuits 303a and 303b, control circuit 305, video signal processing circuit 304, input terminal 307, optical sensor 30
6 are provided. As shown in FIG. 3, a plurality of optical sensors 306 are provided on the outer periphery of the substrate 300. When a plurality of light sensors 306 are provided, fine brightness control can be performed by detecting light from various angles.

【0038】光センサー306は非晶質シリコンなど光
電効果を有する材料を用いて作製する。光センサー30
6は別基板上に作製し、基板300の画素部301及び
駆動回路の外側であり、基板300の外周部に取り付け
る。この場合、光センサーの受光面と、画素部の映像表
示面は同じ方向を向いている。
The optical sensor 306 is manufactured using a material having a photoelectric effect such as amorphous silicon. Optical sensor 30
Reference numeral 6 is manufactured on another substrate, and is outside the pixel portion 301 and the driving circuit of the substrate 300, and is attached to the outer peripheral portion of the substrate 300. In this case, the light receiving surface of the optical sensor and the image display surface of the pixel portion face in the same direction.

【0039】画素部301は、マトリクス状に複数の画
素308が配列して形成されている。画素308は表示
装置の種類によりその構成は異なるが、いずれにしても
各画素にはTFTが設けられている。
The pixel portion 301 is formed by arranging a plurality of pixels 308 in a matrix. The pixel 308 has a different configuration depending on the type of display device, but in any case, each pixel is provided with a TFT.

【0040】映像信号処理回路304及び制御回路30
5の構成は図1(デジタル駆動)または図15(アナロ
グ駆動)と同様なものであり、光センサー306からの
出力に応じてソース信号線駆回路に入力する映像信号の
振幅を変化させ輝度調整を行う。周囲が明るい場合には
映像信号の振幅を大きくし、画像の輝度を高くする。暗
い場合にはその反対とする。
Video signal processing circuit 304 and control circuit 30
The configuration of 5 is similar to that of FIG. 1 (digital drive) or FIG. 15 (analog drive), and changes the amplitude of the video signal input to the source signal line driving circuit according to the output from the optical sensor 306 to adjust the brightness. I do. When the surroundings are bright, the amplitude of the video signal is increased to increase the brightness of the image. If dark, the opposite is true.

【0041】画素部301、ゲート信号線駆動回路30
2、ソース信号線駆動回路303、映像信号処理回路3
04、制御回路305はTFTを用いて基板300上に
形成することができる。
Pixel section 301, gate signal line drive circuit 30
2, source signal line driving circuit 303, video signal processing circuit 3
04, the control circuit 305 can be formed on the substrate 300 using a TFT.

【0042】本発明は、アクティブマトリクス型表示装
置において、周囲の明るさを光センサーで検知し、この
情報に基づいて映像表示の輝度を制御するものである。
光センサー306は画素部301の周囲に複数個設ける
ことにより周辺の物体で散乱して様々な角度から各光セ
ンサーに入射する光強度を検知して、そのバランスをと
ることにより適切な補正をすることができる。尚、図3
の表示装置の構成に限定されるものではなく、図3の構
造は本発明を実施する上での好ましい形態の一つに過ぎ
ない。
According to the present invention, in an active matrix type display device, the brightness of the surroundings is detected by an optical sensor, and the brightness of the image display is controlled based on this information.
A plurality of optical sensors 306 are provided around the pixel unit 301 to detect light intensity incident on each optical sensor from various angles scattered by a peripheral object and to perform appropriate correction by balancing the light intensities. be able to. FIG.
The configuration of FIG. 3 is not limited to the configuration of the display device described above, and the structure of FIG. 3 is only one of preferred embodiments for implementing the present invention.

【0043】[実施例2]図3に示す構成アクティブマト
リクス型表示装置は液晶表示装置やEL表示装置を実現
することを可能とする。本実施例では基板上にTFTを
形成し、液晶表示装置を作製する場合の例を説明する。
[Embodiment 2] The active matrix display device shown in FIG. 3 makes it possible to realize a liquid crystal display device or an EL display device. In this embodiment, an example in which a TFT is formed over a substrate and a liquid crystal display device is manufactured will be described.

【0044】まず、図4(A)に示すように、コーニン
グ社の#7059ガラスや#1737ガラスなどに代表
されるバリウムホウケイ酸ガラス、またはアルミノホウ
ケイ酸ガラスなどのガラス基板401上に酸化シリコン
膜、窒化シリコン膜または酸化窒化シリコン膜などの絶
縁膜から成るブロッキング層402を形成する。例え
ば、プラズマCVD法でSiH4、NH3、N2Oから作
製される酸化窒化シリコン膜を10〜200nm(好まし
くは50〜100nm)形成し、同様にSiH4、N2Oか
ら作製される酸化窒化水素化シリコン膜を50〜200
nm(好ましくは100〜150nm)の厚さに積層形成す
る。本実施例ではブロッキング層402を2層構造とし
て示したが、前記絶縁膜の単層膜または2層以上積層さ
せた構造として形成しても良い。
First, as shown in FIG. 4A, a silicon oxide film is formed on a glass substrate 401 such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass or aluminoborosilicate glass. Then, a blocking layer 402 made of an insulating film such as a silicon nitride film or a silicon oxynitride film is formed. For example, a silicon oxynitride film formed from SiH 4 , NH 3 , and N 2 O by plasma CVD is formed to a thickness of 10 to 200 nm (preferably 50 to 100 nm), and an oxide film similarly formed from SiH 4 and N 2 O is formed. Silicon nitride film 50-200
nm (preferably 100 to 150 nm). Although the blocking layer 402 has a two-layer structure in this embodiment, the blocking layer 402 may have a single-layer structure of the insulating film or a structure in which two or more layers are stacked.

【0045】島状に分割された半導体層403〜406
は、非晶質構造を有する半導体膜を、レーザーアニール
法やファーネスアニール炉を用いた熱処理により結晶構
造を有する半導体膜(以下、結晶質半導体膜という)で
形成する。この島状の半導体層403〜406の厚さは
25〜80nm(好ましくは30〜60nm)の厚さで形成
する。結晶質半導体膜の材料に限定はないが、好ましく
はシリコンまたはシリコンゲルマニウム(SiGe)合
金などで形成すると良い。
Semiconductor layers 403 to 406 divided into islands
Is to form a semiconductor film having an amorphous structure into a semiconductor film having a crystalline structure (hereinafter referred to as a crystalline semiconductor film) by heat treatment using a laser annealing method or a furnace annealing furnace. The island-shaped semiconductor layers 403 to 406 are formed to have a thickness of 25 to 80 nm (preferably 30 to 60 nm). The material of the crystalline semiconductor film is not limited, but is preferably formed of silicon or a silicon germanium (SiGe) alloy.

【0046】レーザーアニール法で結晶質半導体膜を作
製するには、パルス発振型または連続発光型のエキシマ
レーザーやYAGレーザー、YVO4レーザーを用い
る。レーザー発振器から出力されるレーザー光は、光学
系で線状に集光し半導体膜に照射する方法を用いる。ア
ニールの条件は実施者が適宣選択するものであるが、エ
キシマレーザーを用いる場合はパルス発振周波数30Hz
とし、レーザーエネルギー密度を100〜400mJ/cm2
(代表的には200〜300mJ/cm2)とする。また、YA
Gレーザーを用いる場合には、第2高調波を用いパルス
発振周波数1〜10kHzとし、レーザーエネルギー密度
を300〜600mJ/cm2(代表的には350〜500mJ/
cm2)とすると良い。そして幅100〜1000μm、例
えば400μmで線状に集光したレーザー光を基板全面
に渡って照射し、この時の線状レーザー光の重ね合わせ
率(オーバーラップ率)を80〜98%として行う。
In order to form a crystalline semiconductor film by a laser annealing method, a pulse oscillation type or continuous emission type excimer laser, a YAG laser, or a YVO 4 laser is used. A method is used in which laser light output from a laser oscillator is linearly condensed by an optical system and irradiated on a semiconductor film. Annealing conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 30 Hz.
And a laser energy density of 100 to 400 mJ / cm 2
(Typically 200 to 300 mJ / cm 2 ). Also, YA
When a G laser is used, the pulse oscillation frequency is set to 1 to 10 kHz using the second harmonic, and the laser energy density is set to 300 to 600 mJ / cm 2 (typically 350 to 500 mJ / cm 2 ).
cm 2 ). Then, laser light condensed linearly with a width of 100 to 1000 μm, for example, 400 μm, is irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear laser light at this time is set to 80 to 98%.

【0047】次いで、島状の半導体層403〜406を
覆うゲート絶縁膜407を形成する。ゲート絶縁膜40
7はプラズマCVD法またはスパッタ法を用い、厚さを
40〜150nmとしてシリコンを含む絶縁膜で形成す
る。本実施例では、120nmの厚さで酸化窒化シリコン
膜で形成する。勿論、ゲート絶縁膜407はこのような
酸化窒化シリコン膜に限定されるものでなく、他のシリ
コンを含む絶縁膜を単層または積層構造として用いても
良い。
Next, a gate insulating film 407 covering the island-shaped semiconductor layers 403 to 406 is formed. Gate insulating film 40
Reference numeral 7 denotes an insulating film containing silicon having a thickness of 40 to 150 nm using a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film is formed with a thickness of 120 nm. Needless to say, the gate insulating film 407 is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0048】そして、ゲート絶縁膜407上にゲート電
極を形成するための第1の導電膜408aと第2の導電
膜408bとを形成する。本実施例では、第1の導電膜
408aを窒化タンタルまたはチタンで50〜100nm
の厚さに形成し、第2の導電膜408bをタングステン
で100〜300nmの厚さに形成する。これらの材料
は、窒素雰囲気中における400〜600℃の熱処理で
も安定であり、抵抗率が著しく増大することがない。
Then, a first conductive film 408a and a second conductive film 408b for forming a gate electrode are formed over the gate insulating film 407. In this embodiment, the first conductive film 408a is formed of tantalum nitride or titanium by 50 to 100 nm.
The second conductive film 408b is formed with tungsten to a thickness of 100 to 300 nm. These materials are stable even in a heat treatment at 400 to 600 ° C. in a nitrogen atmosphere, and the resistivity does not significantly increase.

【0049】次に図4(B)に示すように、レジストに
よるマスク409を形成し、ゲート電極を形成するため
の第1のエッチング処理を行う。エッチング方法に限定
はないが、好適にはICP(Inductively Coupled Plas
ma:誘導結合型プラズマ)エッチング法を用いる。エッ
チング用ガスにCF4とCl2を混合し、0.5〜2Pa、
好ましくは1Paの圧力でコイル型の電極に500WのR
F(13.56MHz)電力を投入してプラズマを生成して行
う。基板側(試料ステージ)にも100WのRF(13.56
MHz)電力を投入し、実質的に負の自己バイアス電圧を
印加する。CF4とCl2を混合した場合にはタングステ
ン膜、窒化タンタル膜及びチタン膜の場合でも、それぞ
れ同程度の速度でエッチングすることができる。
Next, as shown in FIG. 4B, a mask 409 made of a resist is formed, and a first etching process for forming a gate electrode is performed. There is no limitation on the etching method, but preferably, ICP (Inductively Coupled Plas) is used.
ma: Inductively coupled plasma) etching method is used. Mixture of CF 4 and Cl 2 as etching gas, 0.5~2Pa,
Preferably, at a pressure of 1 Pa, 500 W of R is applied to the coil type electrode.
F (13.56 MHz) power is applied to generate plasma. 100W RF (13.56) on the substrate side (sample stage)
MHz) power is applied and a substantially negative self-bias voltage is applied. When CF 4 and Cl 2 are mixed, etching can be performed at substantially the same rate even in the case of a tungsten film, a tantalum nitride film, and a titanium film.

【0050】上記エッチング条件では、レジストによる
マスクの形状と、基板側に印加するバイアス電圧の効果
により端部をテーパー形状とすることができる。テーパ
ー部の角度は25〜45度となるようにする。また、ゲ
ート絶縁膜上に残渣を残すことなくエッチングするため
には、10〜20%程度の割合でエッチング時間を増加
させると良い。タングステンに対する酸化窒化シリコン
膜の選択比は2〜4(代表的には3)であるので、オー
バーエッチング処理により、酸化窒化シリコン膜が露出
した面は20〜50nm程度エッチングされる。こうし
て、第1のエッチング処理により第1の導電膜と第2の
導電膜から成る第1の形状の導電層410〜415(第
1の導電膜410a〜415aと第2の導電膜410b
〜415b)を形成する。416はゲート絶縁膜であ
り、第1の形状の導電層で覆われない領域は20〜50
nm程度エッチングされ薄くなる。
Under the above etching conditions, the end can be tapered due to the effect of the shape of the resist mask and the bias voltage applied to the substrate side. The angle of the tapered portion is set to 25 to 45 degrees. In order to perform etching without leaving a residue on the gate insulating film, the etching time may be increased by about 10 to 20%. Since the selectivity of the silicon oxynitride film to tungsten is 2 to 4 (typically 3), the exposed surface of the silicon oxynitride film is etched by about 20 to 50 nm by over-etching. Thus, the first shape conductive layers 410 to 415 (the first conductive films 410 a to 415 a and the second conductive film 410 b) including the first conductive film and the second conductive film are formed by the first etching treatment.
To 415b). Reference numeral 416 denotes a gate insulating film, and a region which is not covered with the first shape conductive layer is 20 to 50.
It is etched by about nm and becomes thin.

【0051】そして、図4(C)で示すように、第1の
ドーピング処理を行いn型の不純物(ドナー)をドーピ
ングする。ドーピングの方法はイオンドープ法若しくは
イオン注入法で行う。イオンドープ法の条件はドーズ量
を1×1013〜5×1014/cm2として行う。n型を付与
する不純物元素として15族に属する元素、典型的には
リン(P)または砒素(As)を用いる。この場合、加
速電圧を制御(例えば、20〜60keV)して、第1の
形状の導電層をマスクとして利用する。こうして、第1
の不純物領域417〜420を形成する。例えば、第1
の不純物領域417〜420おけるn型の不純物の濃度
は1×1020〜1×1021/cm3の範囲で形成する。
Then, as shown in FIG. 4C, a first doping process is performed to dope an n-type impurity (donor). The doping is performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose is 1 × 10 13 to 5 × 10 14 / cm 2 . As the impurity element imparting n-type, an element belonging to Group 15 of the periodic table, typically, phosphorus (P) or arsenic (As) is used. In this case, the acceleration voltage is controlled (for example, 20 to 60 keV), and the first shape conductive layer is used as a mask. Thus, the first
Of impurity regions 417 to 420 are formed. For example, the first
The impurity concentration of the n-type impurities in the impurity regions 417 to 420 is in the range of 1 × 10 20 to 1 × 10 21 / cm 3 .

【0052】図5(A)で示す第2のエッチング処理
は、同様にICPエッチング装置を用い、エッチングガ
スにCF4とCl2とO2を混合して、1Paの圧力でコイ
ル型の電極に500WのRF電力(13.56MHz)を供給して
プラズマを生成する。基板側(試料ステージ)には50
WのRF(13.56MHz)電力を投入し、第1のエッチング
処理に比べ低い自己バイアス電圧を印加する。このよう
な条件によりタングステン膜を異方性エッチングし、第
1の導電層である窒化タンタル膜またはチタン膜を残存
させるようにする。こうして、第2の形状の導電層42
1〜426(第1の導電膜421a〜426aと第2の
導電膜421b〜426b)を形成する。ゲート絶縁膜
は第2の形状の導電層421〜426で覆われない領域
はさらに20〜50nm程度エッチングされて膜厚が薄く
なる。
In the second etching process shown in FIG. 5A, similarly, using an ICP etching apparatus, CF 4 , Cl 2 and O 2 are mixed in an etching gas, and a coil-type electrode is formed at a pressure of 1 Pa. A plasma is generated by supplying 500 W of RF power (13.56 MHz). 50 on the substrate side (sample stage)
RF (13.56 MHz) power of W is applied, and a lower self-bias voltage is applied than in the first etching process. Under such conditions, the tungsten film is anisotropically etched so that the tantalum nitride film or the titanium film as the first conductive layer is left. Thus, the second shape conductive layer 42
1 to 426 (first conductive films 421a to 426a and second conductive films 421b to 426b) are formed. Regions of the gate insulating film that are not covered by the second shape conductive layers 421 to 426 are further etched by about 20 to 50 nm to reduce the thickness.

【0053】次いで、第2のドーピング処理を行う。第
1のドーピング処理よりもドーズ量を下げ高加速電圧の
条件でn型の不純物(ドナー)をドーピングする。例え
ば、加速電圧を70〜120keVとし、1×1013/cm2
のドーズ量で行い、図4(C)で島状の半導体層に形成
された第1の不純物領域の内側に第2の不純物領域42
7〜430を形成する。このドーピングは、第2の形状
の導電層423b〜426bを不純物元素に対するマス
クとして用い、第2の形状の導電層423a〜426a
の下側の領域に不純物元素が添加されるようにドーピン
グする。この不純物領域は、第2の形状の導電層423
a〜426aがほぼ同じ膜厚で残存していることから、
第2の形状の導電層に沿った方向における濃度分布の差
は小さく、1×1017〜1×1019/cm3の濃度でn型の
不純物(ドナー)が含まれるように形成する。
Next, a second doping process is performed. An n-type impurity (donor) is doped under a condition of a higher acceleration voltage with a lower dose than in the first doping process. For example, the acceleration voltage is set to 70 to 120 keV and 1 × 10 13 / cm 2
The second impurity region 42 is formed inside the first impurity region formed in the island-shaped semiconductor layer in FIG.
7 to 430 are formed. This doping is performed using the second shape conductive layers 423b to 426b as a mask for impurity elements.
Is doped so that an impurity element is added to a region below the region. This impurity region is formed in the second shape conductive layer 423.
Since a to 426a remain with substantially the same film thickness,
The difference in the concentration distribution in the direction along the conductive layer of the second shape is small, and the film is formed so as to contain an n-type impurity (donor) at a concentration of 1 × 10 17 to 1 × 10 19 / cm 3 .

【0054】そして、図5(B)に示すように、第3の
エッチング処理を行い、ゲート絶縁膜のエッチング処理
を行う。その結果、第2の形状の導電層421a〜42
6aもエッチングされ、端部が後退して小さくなり、第
3の形状の導電層431〜436(第1の導電膜431
a〜436aと第2の導電膜431b〜436b)が形
成される。437は残存するゲート絶縁膜であり、エッ
チングをさらに進めて半導体層の表面を露出させても良
い。
Then, as shown in FIG. 5B, a third etching process is performed to perform an etching process on the gate insulating film. As a result, the second shape conductive layers 421a to 421a
6a is also etched, and the end portions recede and become smaller, and the third shape conductive layers 431 to 436 (the first conductive film 431) are formed.
a to 436a and second conductive films 431b to 436b) are formed. Reference numeral 437 denotes a remaining gate insulating film, which may be further etched to expose the surface of the semiconductor layer.

【0055】pチャネル型TFTに対しては、図5
(C)に示すように、レジストマスク438、439を
形成し、pチャネル型TFTを形成する島状の半導体層
にp型の不純物(アクセプタ)をドーピングする。p型
の不純物(アクセプタ)は13族に属する元素から選ば
れ、典型的にはボロン(B)を用いる。第3の不純物領
域440a〜440cの不純物濃度は2×1020〜2×
1021/cm3となるようにする。第3の不純物領域にはリ
ンが添加されているが、それ以上の濃度でボロンを添加
して導電型を反転させておく。
For a p-channel type TFT, FIG.
As shown in (C), resist masks 438 and 439 are formed, and a p-type impurity (acceptor) is doped into an island-shaped semiconductor layer forming a p-channel TFT. The p-type impurity (acceptor) is selected from elements belonging to Group 13 and typically uses boron (B). The impurity concentration of the third impurity regions 440a to 440c is 2 × 10 20 to 2 ×
It should be 10 21 / cm 3 . Although phosphorus is added to the third impurity region, boron is added at a higher concentration to invert the conductivity type.

【0056】以上までの工程で半導体層に不純物領域が
形成される。図5において、第3の形状の導電層433
〜435はゲート電極となり、第3の形状の導電層43
6は容量配線となる。また、第3の形状の導電層43
1、432はソース線などの配線を形成する。
Through the above steps, an impurity region is formed in the semiconductor layer. In FIG. 5, a third shape conductive layer 433 is shown.
435 are gate electrodes, and the third shape conductive layer 43
Reference numeral 6 denotes a capacitance wiring. In addition, the third shape conductive layer 43
Reference numerals 1 and 432 form a wiring such as a source line.

【0057】次に、図6(A)では最初に、窒化シリコ
ン膜(SiN:H)または酸化窒化シリコン膜(SiN
xy:H)から成る第1の絶縁膜441をプラズマCV
D法で形成する。そして導電型の制御を目的としてそれ
ぞれの島状の半導体層に添加された不純物元素を活性化
する工程を行う。活性化はファーネスアニール炉を用い
る熱アニール法で行うことが好ましい。その他に、レー
ザーアニール法、またはラピッドサーマルアニール法
(RTA法)を適用することもできる。熱アニール法で
は酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒
素雰囲気中で400〜700℃、代表的には500〜6
00℃で行うものであり、本実施例では550℃で4時
間の熱処理を行う。
Next, in FIG. 6A, first, a silicon nitride film (SiN: H) or a silicon oxynitride film (SiN:
x O y : H) is formed on the first insulating film 441 by plasma CV.
Formed by method D. Then, a step of activating the impurity element added to each island-shaped semiconductor layer is performed for the purpose of controlling the conductivity type. Activation is preferably performed by a thermal annealing method using a furnace annealing furnace. Alternatively, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 400 to 700 ° C. in a nitrogen atmosphere having a concentration of 1 ppm or less, preferably 0.1 ppm or less, typically 500 to 6 ° C.
In this embodiment, the heat treatment is performed at 550 ° C. for 4 hours.

【0058】その後、第1の絶縁膜441上に窒化シリ
コン膜(SiN:H)または酸化窒化シリコン膜(Si
xy:H)から成る第2の絶縁膜442を形成する。
そして、350〜500℃で熱処理を行う。第2の絶縁
膜442から放出される水素により半導体膜の水素化を
行う。
Thereafter, a silicon nitride film (SiN: H) or a silicon oxynitride film (Si
N x O y: forming a second insulating film 442 made of H).
Then, heat treatment is performed at 350 to 500 ° C. The semiconductor film is hydrogenated with hydrogen released from the second insulating film 442.

【0059】さらに、図6(B)で示すように有機樹脂
からなる第3の絶縁膜443を約1000nmの厚さに形
成する。有機樹脂膜としては、ポリイミド、アクリル、
ポリイミドアミド等を使用することができる。有機樹脂
膜を用いることの利点は、成膜方法が簡単である点や、
比誘電率が低いので、寄生容量を低減できる点、平坦性
に優れる点などが上げられる。なお上述した以外の有機
樹脂膜を用いることもできる。ここでは、基板に塗布
後、熱重合するタイプのポリイミドを用い、300℃で
焼成して形成する。
Further, as shown in FIG. 6B, a third insulating film 443 made of an organic resin is formed to a thickness of about 1000 nm. As the organic resin film, polyimide, acrylic,
Polyimide amide or the like can be used. The advantage of using an organic resin film is that the film forming method is simple,
Since the relative permittivity is low, the parasitic capacitance can be reduced, the flatness is excellent, and the like. Note that an organic resin film other than those described above can be used. Here, it is formed by baking at 300 ° C. using a type of polyimide which is thermally polymerized after being applied to the substrate.

【0060】次に、に示すように、第3の絶縁膜44
3、第2の絶縁膜442、第1の絶縁膜441に、コン
タクトホールを形成し、アルミニウム(Al)、チタン
(Ti)、タンタル(Ta)などを用いて、接続電極4
51及びソースまたはドレイン配線444〜447を形
成する。また、画素部においては、画素電極450、ゲ
ート配線449、接続電極448を形成する。
Next, as shown in FIG.
3. A contact hole is formed in the second insulating film 442 and the first insulating film 441, and the connection electrode 4 is formed using aluminum (Al), titanium (Ti), tantalum (Ta), or the like.
51 and source or drain wirings 444 to 447 are formed. In the pixel portion, a pixel electrode 450, a gate wiring 449, and a connection electrode 448 are formed.

【0061】こうして、同一の基板上にpチャネル型T
FT453とnチャネル型TFT454で形成される周
辺回路451と、画素TFT455と保持容量456を
有する画素部452が形成される。図6(B)では周辺
回路451のpチャネル型TFT453とnチャネル型
TFT454の断面図のみを示しているが、これらのT
FTを用いて実施例1で示すゲート信号線駆動回路、ソ
ース信号線駆動回路、映像信号処理回路、制御回路を形
成することができる。その回路構成は実施者が適宣決定
すれば良い。
In this manner, the p-channel type T
A peripheral circuit 451 including an FT 453 and an n-channel TFT 454 and a pixel portion 452 including a pixel TFT 455 and a storage capacitor 456 are formed. FIG. 6B shows only a cross-sectional view of the p-channel TFT 453 and the n-channel TFT 454 of the peripheral circuit 451.
The gate signal line driver circuit, the source signal line driver circuit, the video signal processing circuit, and the control circuit described in Embodiment 1 can be formed using FT. The circuit configuration may be appropriately determined by the practitioner.

【0062】駆動回路451のpチャネル型TFT45
3には、チャネル形成領域501、ソース領域またはド
レイン領域として機能する第3の不純物領域502〜5
04を有している。
The p-channel TFT 45 of the driving circuit 451
3 includes third impurity regions 502 to 5 functioning as a channel formation region 501 and a source region or a drain region.
04.

【0063】nチャネル型TFT454には、チャネル
形成領域505、第3の形状の導電層434から成るゲ
ート電極と重なる第2の不純物領域506(Gate Overl
apped Drain:GOLD領域)、ゲート電極の外側に形
成される第2の不純物領域507(Lightly Doped Drai
n:LDD領域)とソース領域またはドレイン領域とし
て機能する第1の不純物領域508を有している。これ
らのTFTを用いて、実施例1で示すゲート信号線駆動
回路、ソース信号線駆動回路を形成することができる。
The n-channel type TFT 454 includes a channel formation region 505 and a second impurity region 506 (Gate Overlapped with a gate electrode formed of a third shape conductive layer 434).
apped drain: GOLD region, second impurity region 507 (Lightly Doped Drai) formed outside the gate electrode
n: LDD region) and a first impurity region 508 functioning as a source region or a drain region. The gate signal line driver circuit and the source signal line driver circuit described in Embodiment 1 can be formed using these TFTs.

【0064】画素TFT455にはチャネル形成領域5
09、ゲート電極を形成する第3の形状の導電層435
と重なる第2の不純物領域510(GOLD領域)、ゲ
ート電極の外側に形成される第2の不純物領域511
(LDD領域)とソース領域またはドレイン領域として
機能する第1の不純物領域512、513、514を有
している。また、保持容量456の一方の電極として機
能する半導体膜は不純物領域516、517と不純物が
添加されない領域515が形成されている。
The pixel TFT 455 has a channel forming region 5
09, a third shape conductive layer 435 forming a gate electrode
A second impurity region 510 (GOLD region) overlapping with the second impurity region 511 formed outside the gate electrode
(LDD region) and first impurity regions 512, 513, and 514 each functioning as a source region or a drain region. In the semiconductor film functioning as one electrode of the storage capacitor 456, impurity regions 516 and 517 and a region 515 to which an impurity is not added are formed.

【0065】画素部452においては、接続電極448
によりソース配線432は、画素TFT455のソース
またはドレイン領域512と電気的な接続が形成され
る。また、ゲート配線449は、ゲート電極435と電
気的な接続が形成される。また、画素電極450は、画
素TFT455のソースまたはドレイン領域514及び
保持容量456の一方の電極である半導体膜の不純物領
域517と接続している。
In the pixel portion 452, the connection electrode 448
Accordingly, the source wiring 432 is electrically connected to the source or drain region 512 of the pixel TFT 455. The gate wiring 449 is electrically connected to the gate electrode 435. Further, the pixel electrode 450 is connected to the source or drain region 514 of the pixel TFT 455 and the impurity region 517 of the semiconductor film which is one electrode of the storage capacitor 456.

【0066】図6(B)における画素部452の断面図
は、図7で示すA−A'線に対応したものである。ゲー
ト電極435は隣接する画素の保持容量の一方の電極を
兼ね、画素電極452と接続する半導体層453と重な
る部分で容量を形成している。また、ソース配線432
と画素電極450及び隣接する画素電極451との配置
関係は、画素電極450、451の端部をソース配線4
32上に設け、重なり部を形成することにより、迷光を
遮り遮光性を高めている。また、図8はこのような画素
の等価回路を示している。
The sectional view of the pixel portion 452 in FIG. 6B corresponds to the line AA ′ shown in FIG. The gate electrode 435 also serves as one electrode of a storage capacitor of an adjacent pixel, and forms a capacitor in a portion overlapping with the semiconductor layer 453 connected to the pixel electrode 452. In addition, the source wiring 432
The relationship between the pixel electrode 450 and the adjacent pixel electrode 451 is such that the ends of the pixel electrodes 450 and 451 are connected to the source wiring 4.
By providing an overlapping portion on the light guide 32, stray light is blocked and light blocking properties are enhanced. FIG. 8 shows an equivalent circuit of such a pixel.

【0067】以上のようにして、実施例1で説明した図
3におけるアクティブマトリクス型表示装置の駆動回路
及び画素部を形成することができる。
As described above, the driving circuit and the pixel portion of the active matrix display device shown in FIG. 3 described in the first embodiment can be formed.

【0068】[実施例3]図16はアクティブマトリクス
型表示装置を逆スタガ型TFTで作製した一例を示す。
実施例2と同様に、基板1601に、pチャネル型TF
T1701とnチャネル型TFT1702で形成される
周辺回路1705と、画素TFT1703と保持容量1
704を有する画素部1706が形成される。周辺回路
1705のpチャネル型TFT1701とnチャネル型
TFT1702の断面図のみを示しているが、これらの
TFTを用いて実施例1で示すゲート信号線駆動回路、
ソース信号線駆動回路、映像信号処理回路、制御回路を
形成することができる。
[Embodiment 3] FIG. 16 shows an example in which an active matrix type display device is manufactured using an inverted stagger type TFT.
As in the second embodiment, a p-channel type TF
A peripheral circuit 1705 formed of a TFT T1701 and an n-channel TFT 1702; a pixel TFT 1703;
A pixel portion 1706 having 704 is formed. Although only a cross-sectional view of the p-channel TFT 1701 and the n-channel TFT 1702 of the peripheral circuit 1705 is shown, the gate signal line driving circuit described in Embodiment 1 using these TFTs,
A source signal line driver circuit, a video signal processing circuit, and a control circuit can be formed.

【0069】基板1601には、ゲート電極1602〜
1604、ソースまたはドレイン線1606、160
7、容量配線1605がモリブデン(Mo)、タングス
テン(W)、タンタル(Ta)、アルミニウム(Al)
などから選ばれた材料で形成され、その上にシリコンを
含む絶縁膜でゲート絶縁膜として用いる第1絶縁膜16
08が形成されている。半導体膜1610〜1613は
シリコンを含む結晶質半導体材料で形成され、p型また
はn型の不純物を含む領域が形成されている。TFTの
チャネル形成領域上にはチャネル保護膜1615〜16
17が形成されていても良く、その上層には窒化シリコ
ンまたは窒化酸化シリコン膜から成る第2絶縁膜232
と、有機樹脂材料から成る第3絶縁膜1633が形成さ
れている。そして、アルミニウム(Al)、チタン(T
i)、タンタル(Ta)などを用いて、ソースまたはド
レイン配線1634〜1637、画素電極1640、ゲ
ート配線1639、接続電極1638が形成されてい
る。
The substrate 1601 has a gate electrode 1602
1604, source or drain line 1606, 160
7. Capacitance wiring 1605 is molybdenum (Mo), tungsten (W), tantalum (Ta), aluminum (Al)
The first insulating film 16 formed of a material selected from the above and used as a gate insulating film with an insulating film containing silicon thereon.
08 is formed. The semiconductor films 1610 to 1613 are formed using a crystalline semiconductor material containing silicon, and have a region containing a p-type or n-type impurity. The channel protective films 1615 to 1616 are formed on the TFT channel formation region.
17 may be formed thereon, and a second insulating film 232 made of a silicon nitride or silicon nitride oxide film is formed thereover.
And a third insulating film 1633 made of an organic resin material. Then, aluminum (Al), titanium (T
i), source or drain wirings 1634-1637, a pixel electrode 1640, a gate wiring 1639, and a connection electrode 1638 are formed using tantalum (Ta) or the like.

【0070】周辺回路1705のpチャネル型TFT1
701には、チャネル形成領域1707、p型の不純物
領域から成るソースまたはドレイン領域1708が形成
されている。nチャネル型TFT1702には、チャネ
ル形成領域1709、n型の不純物領域から成るLDD
領域1710、n型の不純物領域から成るソースまたは
ドレイン領域1711が形成されている。画素部170
6の画素TFT1703は、マルチゲート構造であり、
チャネル形成領域1712、LDD領域1713、ソー
スまたはドレイン領域1714〜1716が形成され
る。LDD領域の間に位置するn型の不純物領域は、オ
フ電流を低減するために有用である。保持容量1704
は、容量配線1605と半導体層1613とその間に形
成される第1の絶縁層とから形成されている。
P channel type TFT 1 of peripheral circuit 1705
In 701, a channel formation region 1707 and a source or drain region 1708 formed of a p-type impurity region are formed. An n-channel TFT 1702 includes a channel forming region 1709 and an LDD including an n-type impurity region.
A region 1710 and a source or drain region 1711 formed of an n-type impurity region are formed. Pixel section 170
The six pixel TFTs 1703 have a multi-gate structure,
A channel formation region 1712, an LDD region 1713, and source or drain regions 1714 to 1716 are formed. An n-type impurity region located between the LDD regions is useful for reducing off-state current. Retention capacity 1704
Are formed from a capacitor wiring 1605, a semiconductor layer 1613, and a first insulating layer formed therebetween.

【0071】画素部1706においては、接続電極16
38によりソース配線1607は、画素TFT1703
のソースまたはドレイン領域1714と電気的な接続が
形成される。また、ゲート配線1639は、第1の電極
と電気的な接続が形成される。また、画素電極1640
は、画素TFT1703のソースまたはドレイン領域1
716及び保持容量1704の半導体層1613と接続
している。
In the pixel portion 1706, the connection electrode 16
38, the source wiring 1607 becomes a pixel TFT 1703
And the source or drain region 1714 is electrically connected. Further, the gate wiring 1639 is electrically connected to the first electrode. In addition, the pixel electrode 1640
Is the source or drain region 1 of the pixel TFT 1703
716 and the semiconductor layer 1613 of the storage capacitor 1704.

【0072】このような逆スタガ型TFTを用いても、
ゲート電極や半導体膜が形成される層に変更があるもの
の、図7と同様な構成の画素を形成することができる。
こうして、実施例1で説明した図3におけるアクティブ
マトリクス型表示装置の駆動回路及び画素部を形成する
ことができる。
Even if such an inverted stagger type TFT is used,
Although a layer in which a gate electrode and a semiconductor film are formed is changed, a pixel having a structure similar to that of FIG. 7 can be formed.
Thus, the drive circuit and the pixel portion of the active matrix display device in FIG. 3 described in Embodiment 1 can be formed.

【0073】[実施例4]図3に示す構成アクティブマト
リクス型表示装置でEL表示装置を作製する場合の一例
を説明する。周囲の光強度を検知し映像信号に補正を加
える制御回路、映像信号処理回路、ゲート信号線駆動回
路、ソース信号線駆動回路は同様な構成であるので、本
実施例では画素部の断面構造の概略を図9(A)に示し
て説明する。
[Embodiment 4] An example in which an EL display device is manufactured using the active matrix display device having the structure shown in FIG. 3 will be described. Since the control circuit, the video signal processing circuit, the gate signal line driving circuit, and the source signal line driving circuit which detect ambient light intensity and correct the video signal have the same configuration, in this embodiment, the cross-sectional structure of the pixel portion is The outline is described with reference to FIG.

【0074】図9(A)において、11は基板、12は
ブロッキング層である。基板11は透光性基板、代表的
にはガラス基板、石英基板、ガラスセラミックス基板、
又は結晶化ガラス基板を用いることができる。但し、作
製プロセス中の最高処理温度に耐えるものである必要が
ある。
In FIG. 9A, 11 is a substrate, and 12 is a blocking layer. The substrate 11 is a translucent substrate, typically a glass substrate, a quartz substrate, a glass ceramic substrate,
Alternatively, a crystallized glass substrate can be used. However, it is necessary to withstand the highest processing temperature during the manufacturing process.

【0075】701はスイッチング用TFTであり、n
チャネル型TFTで形成されているが、スイッチング用
TFTは、pチャネル型としてもよい。また、702は
電流制御用TFTであり、図9(A)は、電流制御用T
FT702がpチャネル型TFTで形成された場合を示
している。この場合は、電流制御用TFTのドレイン
は、EL素子の陽極に接続されている。但し、スイッチ
ング用TFTをnチャネル型TFTに電流制御用TFT
をpチャネル型TFTに限定する必要はなく、この逆、
又は両方にpチャネル型TFTまたは、nチャネル型T
FTを用いることも可能である。
Reference numeral 701 denotes a switching TFT, and n
Although formed by a channel type TFT, the switching TFT may be a p-channel type. Reference numeral 702 denotes a current control TFT, and FIG.
The case where the FT 702 is formed of a p-channel TFT is shown. In this case, the drain of the current controlling TFT is connected to the anode of the EL element. However, the switching TFT is replaced by an n-channel TFT and a current control TFT.
Need not be limited to a p-channel TFT, and vice versa.
Or a p-channel TFT or an n-channel TFT
It is also possible to use FT.

【0076】スイッチング用TFT701は、ソース領
域13、ドレイン領域14、LDD領域15a〜15d、
高濃度不純物領域16及びチャネル形成領域17a、1
7bを含む活性層、ゲート絶縁膜18、ゲート電極19
a、19b、第1層間絶縁膜20、ソース線21並びにド
レイン線22を有して形成される。なお、ゲート絶縁膜
18又は第1層間絶縁膜20は基板上の全TFTに共通
であっても良いし、回路又は素子に応じて異ならせても
良い。
The switching TFT 701 includes a source region 13, a drain region 14, LDD regions 15a to 15d,
High concentration impurity region 16 and channel forming regions 17a, 1
Active layer including 7b, gate insulating film 18, gate electrode 19
a, 19b, a first interlayer insulating film 20, a source line 21, and a drain line 22. Note that the gate insulating film 18 or the first interlayer insulating film 20 may be common to all TFTs on the substrate, or may be different depending on the circuit or element.

【0077】また、図9(A)に示すスイッチング用T
FT701はゲート電極19a、19bが電気的に接続さ
れており、いわゆるダブルゲート構造となっている。勿
論、ダブルゲート構造だけでなく、トリプルゲート構造
などいわゆるマルチゲート構造(直列に接続された二つ
以上のチャネル形成領域を有する活性層を含む構造)で
あっても良い。
The switching T shown in FIG.
The FT 701 has a so-called double gate structure in which the gate electrodes 19a and 19b are electrically connected. Of course, not only a double gate structure but also a so-called multi-gate structure (a structure including an active layer having two or more channel forming regions connected in series) such as a triple gate structure may be used.

【0078】マルチゲート構造はオフ電流を低減する上
で極めて有効であり、スイッチング用TFT701のオ
フ電流を十分に低くすれば、それだけコンデンサに必要
な容量を小さくすることができる。即ち、コンデンサの
専有面積を小さくすることができるので、マルチゲート
構造とすることはEL素子703の有効発光面積を広げ
る上でも有効である。
The multi-gate structure is extremely effective in reducing the off-state current. If the off-state current of the switching TFT 701 is sufficiently reduced, the capacitance required for the capacitor can be reduced accordingly. That is, since the area occupied by the capacitor can be reduced, the multi-gate structure is effective in increasing the effective light emitting area of the EL element 703.

【0079】さらに、スイッチング用TFT701にお
いては、LDD領域15a〜15dは、ゲート絶縁膜18
を挟んでゲート電極19a、19bと重ならないように設
ける。このような構造はオフ電流を低減する上で非常に
効果的である。また、LDD領域15a〜15dの長さ
(幅)は0.5〜3.5μm、代表的には2.0〜2.
5μmとすれば良い。
Further, in the switching TFT 701, the LDD regions 15a to 15d
Are provided so as not to overlap with the gate electrodes 19a and 19b. Such a structure is very effective in reducing off-state current. The length (width) of the LDD regions 15a to 15d is 0.5 to 3.5 μm, typically 2.0 to 2.0 μm.
It may be 5 μm.

【0080】なお、チャネル形成領域とLDD領域との
間にオフセット領域(チャネル形成領域と同一組成の半
導体層でなり、ゲート電圧が印加されない領域)を設け
ることはオフ電流を下げる上でさらに好ましい。また、
二つ以上のゲート電極を有するマルチゲート構造の場
合、チャネル形成領域の間に設けられた分離領域16
(ソース領域又はドレイン領域と同一の濃度で同一の不
純物元素が添加された領域)がオフ電流の低減に効果的
である。
It is more preferable to provide an offset region (a region made of a semiconductor layer having the same composition as the channel forming region and to which no gate voltage is applied) between the channel forming region and the LDD region in order to reduce off-state current. Also,
In the case of a multi-gate structure having two or more gate electrodes, an isolation region 16 provided between channel formation regions
(A region where the same impurity element is added at the same concentration as the source region or the drain region) is effective in reducing off-state current.

【0081】次に、電流制御用TFT702は、ソース
領域26、ドレイン領域27、チャネル形成領域29、
ゲート絶縁膜18、ゲート電極30、第1層間絶縁膜2
0、ソース線31並びにドレイン線32を有して形成さ
れる。なお、ゲート電極30はシングルゲート構造とな
っているがマルチゲート構造であっても良い。
Next, the current controlling TFT 702 includes the source region 26, the drain region 27, the channel forming region 29,
Gate insulating film 18, gate electrode 30, first interlayer insulating film 2
0, a source line 31 and a drain line 32. The gate electrode 30 has a single gate structure, but may have a multi-gate structure.

【0082】図9(B)はこのEL表示装置の画素の等
価回路であり、スイッチング用TFT701のドレイン
は電流制御用TFT702のゲートに接続されている。
また、19はゲート電極19a、19bを構成するゲー
ト配線であり、704は保持容量を示す。具体的には図
9(A)の電流制御用TFT702のゲート電極30は
スイッチング用TFT701のドレイン領域14とドレ
イン配線(接続配線とも言える)22を介して電気的に
接続されている。また、ソース配線31は図9(B)の
電源供給線705に接続される。
FIG. 9B is an equivalent circuit of a pixel of this EL display device. The drain of the switching TFT 701 is connected to the gate of the current controlling TFT 702.
Reference numeral 19 denotes a gate wiring constituting the gate electrodes 19a and 19b, and reference numeral 704 denotes a storage capacitor. Specifically, the gate electrode 30 of the current controlling TFT 702 in FIG. 9A is electrically connected to the drain region 14 of the switching TFT 701 via the drain wiring (also referred to as connection wiring) 22. The source wiring 31 is connected to the power supply line 705 in FIG.

【0083】また、EL層に流す電流量を多くするとい
う観点から見れば、電流制御用TFT702の活性層
(特にチャネル形成領域)の膜厚を厚くする(好ましく
は50〜100nm、さらに好ましくは60〜80nm)こ
とも有効である。逆に、スイッチング用TFT701の
場合はオフ電流を小さくするという観点から見れば、活
性層(特にチャネル形成領域)の膜厚を薄くする(好ま
しくは20〜50nm、さらに好ましくは25〜40nm)
ことも有効である。
From the viewpoint of increasing the amount of current flowing through the EL layer, the thickness of the active layer (particularly, the channel formation region) of the current controlling TFT 702 is increased (preferably 50 to 100 nm, more preferably 60 to 100 nm). -80 nm) is also effective. Conversely, in the case of the switching TFT 701, from the viewpoint of reducing the off current, the thickness of the active layer (particularly, the channel formation region) is reduced (preferably 20 to 50 nm, more preferably 25 to 40 nm).
It is also effective.

【0084】47は第1パッシベーション膜であり、膜
厚は20nm〜200nmとすれば良い。材料としては、珪
素を含む絶縁膜(特に窒化酸化珪素膜又は窒化珪素膜が
好ましい)を用いることができる。このパッシベーショ
ン膜47は形成されたTFTをアルカリ金属や水分から
保護する役割をもつ。最終的にTFTの上方に設けられ
るEL層にはナトリウム等のアルカリ金属が含まれてい
る。即ち、第1パッシベーション膜47はこれらのアル
カリ金属(可動イオン)をTFT側に侵入させない保護
層としても働く。
Reference numeral 47 denotes a first passivation film, which may have a thickness of 20 nm to 200 nm. As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used. This passivation film 47 has a role of protecting the formed TFT from alkali metals and moisture. The EL layer finally provided above the TFT contains an alkali metal such as sodium. That is, the first passivation film 47 also functions as a protective layer that prevents these alkali metals (mobile ions) from entering the TFT side.

【0085】また、48は第2層間絶縁膜であり、TF
Tによってできる段差の平坦化を行う平坦化膜としての
機能を有する。第2層間絶縁膜48としては、有機樹脂
膜が好ましく、ポリイミド、ポリアミド、アクリル、B
CB(ベンゾシクロブテン)等を用いると良い。これら
の有機樹脂膜は良好な平坦面を形成しやすく、比誘電率
が低いという利点を有する。EL層は凹凸に非常に敏感
であるため、TFTによる段差は第2層間絶縁膜で殆ど
吸収してしまうことが望ましい。また、ゲート配線やデ
ータ配線とEL素子の陰極との間に形成される寄生容量
を低減する上で、比誘電率の低い材料を厚く設けておく
ことが望ましい。従って、膜厚は0.5〜5μm(好ま
しくは1.5〜2.5μm)が好ましい。
Reference numeral 48 denotes a second interlayer insulating film, TF
It has a function as a flattening film for flattening a step formed by T. As the second interlayer insulating film 48, an organic resin film is preferable, and polyimide, polyamide, acrylic, B
It is preferable to use CB (benzocyclobutene) or the like. These organic resin films have an advantage that a good flat surface is easily formed and the relative dielectric constant is low. Since the EL layer is very sensitive to irregularities, it is desirable that the step due to the TFT is almost completely absorbed by the second interlayer insulating film. In order to reduce the parasitic capacitance formed between the gate wiring or data wiring and the cathode of the EL element, it is desirable to provide a thick material having a low relative dielectric constant. Therefore, the film thickness is preferably 0.5 to 5 μm (preferably 1.5 to 2.5 μm).

【0086】また、49は透明導電膜でなる画素電極
(EL素子の陽極)であり、第2層間絶縁膜48及び第
1パッシベーション膜47にコンタクトホール(開孔)
を開けた後、形成された開孔部において電流制御用TF
T702のドレイン配線32に接続されるように形成さ
れる。なお、図9(A)のように画素電極49とドレイ
ン領域27とが直接接続されないようにしておくと、陰
極のアルカリ金属が画素電極を経由して活性層へ侵入す
ることを防ぐことができる。
Reference numeral 49 denotes a pixel electrode (anode of an EL element) made of a transparent conductive film, and a contact hole (opening) is formed in the second interlayer insulating film 48 and the first passivation film 47.
After opening, the current control TF
It is formed to be connected to the drain wiring 32 of T702. If the pixel electrode 49 and the drain region 27 are not directly connected as shown in FIG. 9A, it is possible to prevent the alkali metal of the cathode from entering the active layer via the pixel electrode. .

【0087】第2層間絶縁膜48の上には絶縁材料でバ
ンプ59が形成され、その間にEL層51が設けられ
る。EL層51は単層又は積層構造で用いられるが、積
層構造で用いた方が発光効率は良い。一般的には画素電
極上に正孔注入層/正孔輸送層/発光層/電子輸送層の
順に形成されるが、正孔輸送層/発光層/電子輸送層、
または正孔注入層/正孔輸送層/発光層/電子輸送層/
電子注入層のような構造でも良い。本発明では公知のい
ずれの構造を用いても良いし、EL層に対して蛍光性色
素等をドーピングしても良い。
A bump 59 is formed of an insulating material on the second interlayer insulating film 48, and an EL layer 51 is provided therebetween. Although the EL layer 51 is used in a single layer or a laminated structure, the luminous efficiency is better when used in a laminated structure. Generally, a hole injection layer / a hole transport layer / a light emitting layer / an electron transport layer are formed on a pixel electrode in the order of: a hole transport layer / a light emitting layer / an electron transport layer;
Or a hole injection layer / a hole transport layer / a light emitting layer / an electron transport layer /
A structure like an electron injection layer may be used. In the present invention, any known structure may be used, and the EL layer may be doped with a fluorescent dye or the like.

【0088】有機EL材料としては、例えば、以下の米
国特許又は公開公報に開示された材料を用いることがで
きる。米国特許第4,356,429号、米国特許第4,539,507
号、米国特許第4,720,732号、米国特許第4,769,292号、
米国特許第4,885,211号、米国特許第4,950,950号、米国
特許第5,059,861号、米国特許第5,047,687号、米国特許
第5,073,446号、米国特許第5,059,862号、米国特許第5,
061,617号、米国特許第5,151,629号、米国特許第5,294,
869号、米国特許第5,294,870号、特開平10−1895
25号公報、特開平8−241048号公報、特開平8
−78159号公報。
As the organic EL material, for example, the materials disclosed in the following US patents or publications can be used. U.S. Patent 4,356,429, U.S. Patent 4,539,507
No., U.S. Pat.No. 4,720,732, U.S. Pat.No. 4,769,292,
U.S. Pat.No.4,885,211; U.S. Pat.No. 4,950,950; U.S. Pat.
No. 061,617, U.S. Pat.No. 5,151,629, U.S. Pat.
No. 869, U.S. Pat.No. 5,294,870, JP-A-10-1895
No. 25, JP-A-8-241048, JP-A-8-241048
-78159.

【0089】なお、EL表示装置には大きく分けて四つ
のカラー化表示方式があり、R(赤)G(緑)B(青)
に対応した三種類のEL素子を形成する方式、白色発光
のEL素子とカラーフィルターを組み合わせた方式、青
色又は青緑発光のEL素子と蛍光体(蛍光性の色変換
層:CCM)とを組み合わせた方式、陰極(対向電極)
に透明電極を使用してRGBに対応したEL素子を重ね
る方式がある。尚、ELには一重項励起による発光(蛍
光)と三重項励起による発光(燐光)とがあり、本明細
書でいうELにはそのいずれか一方、又はその両者が混
在した発光を含むものを指していう。
Note that EL display devices are roughly classified into four color display methods, R (red), G (green), and B (blue).
A method of forming three kinds of EL elements corresponding to the above, a method of combining a white light emitting EL element and a color filter, and a combination of a blue or blue-green light emitting EL element and a phosphor (fluorescent color conversion layer: CCM) Method, cathode (counter electrode)
There is a method in which a transparent electrode is used to overlap EL elements corresponding to RGB. Note that EL includes light emission due to singlet excitation (fluorescence) and light emission due to triplet excitation (phosphorescence), and the EL referred to in this specification includes one including either one of them or light emission in which both are mixed. Point.

【0090】図9(A)の構造はRGBに対応した三種
類のEL素子を形成する方式を用いた場合の例である。
なお、図9(A)には一つの画素しか図示していない
が、同一構造の画素が赤、緑又は青のそれぞれの色に対
応して形成され、これによりカラー表示を行うことがで
きる。
The structure shown in FIG. 9A is an example in which a method of forming three types of EL elements corresponding to RGB is used.
Although only one pixel is shown in FIG. 9A, pixels having the same structure are formed corresponding to the respective colors of red, green, and blue, whereby color display can be performed.

【0091】EL層51の上にはEL素子の陰極52が
設けられる。陰極52としては、仕事関数の小さいマグ
ネシウム(Mg)、リチウム(Li)若しくはカルシウ
ム(Ca)を含む材料を用いる。好ましくはMgAg
(MgとAgをMg:Ag=10:1で混合した材料)
でなる電極を用いれば良い。他にもMgAgAl電極、
LiAl電極、また、LiFAl、AlLi電極が挙げ
られる。
On the EL layer 51, a cathode 52 of an EL element is provided. As the cathode 52, a material containing magnesium (Mg), lithium (Li), or calcium (Ca) having a small work function is used. Preferably MgAg
(Material in which Mg and Ag are mixed at Mg: Ag = 10: 1)
May be used. In addition, MgAgAl electrode,
LiAl electrodes, and LiFAl and AlLi electrodes can be used.

【0092】陰極52はEL層51を形成した後、大気
解放しないで連続的に形成することが望ましい。陰極5
2とEL層51との界面状態はEL素子の発光効率に大
きく影響するからである。なお、本明細書中では、画素
電極(陽極)、EL層及び陰極で形成される発光素子を
EL素子と呼ぶ。
After the EL layer 51 is formed, the cathode 52 is preferably formed continuously without opening to the atmosphere. Cathode 5
This is because the interface state between 2 and the EL layer 51 greatly affects the luminous efficiency of the EL element. Note that in this specification, a light-emitting element formed by a pixel electrode (anode), an EL layer, and a cathode is referred to as an EL element.

【0093】EL層51と陰極52とでなる積層体は、
各画素で個別に形成する必要があるが、EL層51は水
分に極めて弱いため、通常のフォトリソグラフィ技術を
用いることができない。従って、メタルマスク等の物理
的なマスク材を用い、真空蒸着法、スパッタ法、プラズ
マCVD法等の気相法で選択的に形成することが好まし
い。
The laminate composed of the EL layer 51 and the cathode 52 is
Although it is necessary to individually form each pixel, the EL layer 51 is extremely weak against moisture, so that ordinary photolithography cannot be used. Therefore, it is preferable to selectively form the film by a vapor phase method such as a vacuum evaporation method, a sputtering method, and a plasma CVD method using a physical mask material such as a metal mask.

【0094】なお、インクジェット法、スクリーン印刷
法およびスピンコート法等を用いてEL層51を選択的
に形成した後、蒸着法、スパッタ法及びプラズマCVD
法等の気相法で陰極を形成することも可能である。
After the EL layer 51 is selectively formed using an ink jet method, a screen printing method, a spin coating method, or the like, a vapor deposition method, a sputtering method, and a plasma CVD method are used.
It is also possible to form the cathode by a gas phase method such as a method.

【0095】また、53は保護電極であり、陰極52を
外部の水分等から保護すると同時に、各画素の陰極52
を接続するための電極である。保護電極53としては、
アルミニウム(Al)、銅(Cu)若しくは銀(Ag)
を含む低抵抗な材料を用いることが好ましい。この保護
電極53にはEL層51の発熱を緩和する放熱効果も期
待できる。また、上記EL層51、陰極52を形成した
後、大気解放しないで連続的に保護電極53まで形成す
ることも有効である。
Reference numeral 53 denotes a protective electrode, which protects the cathode 52 from external moisture and the like, and at the same time, the cathode 52 of each pixel.
Is an electrode for connecting. As the protection electrode 53,
Aluminum (Al), copper (Cu) or silver (Ag)
It is preferable to use a low-resistance material containing The protective electrode 53 can also be expected to have a heat radiation effect of reducing heat generation of the EL layer 51. It is also effective to form the EL layer 51 and the cathode 52 continuously after forming the EL layer 51 and the cathode 52 up to the protective electrode 53 without exposing to the atmosphere.

【0096】また、54は第2パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜500n
m)とすれば良い。第2パッシベーション膜54を設け
る目的は、EL層51を水分から保護する目的が主であ
るが、放熱効果をもたせることも有効である。但し、上
述のようにEL層は熱に弱いので、なるべく低温(好ま
しくは室温から120℃までの温度範囲)で成膜するの
が望ましい。従って、プラズマCVD法、スパッタ法、
真空蒸着法、イオンプレーティング法又は溶液塗布法
(スピンコーティング法)が望ましい成膜方法と言え
る。図9(A)に示す構造は、EL素子から見た発光方
向が基板11側であり、このような画素構造のEL表示
装置は基板11を通して映像を表示する。
A second passivation film 54 has a thickness of 10 nm to 1 μm (preferably 200 to 500 nm).
m). The purpose of providing the second passivation film 54 is mainly to protect the EL layer 51 from moisture, but it is also effective to have a heat radiation effect. However, as described above, since the EL layer is weak to heat, it is desirable to form the film at a temperature as low as possible (preferably in a temperature range from room temperature to 120 ° C.). Therefore, plasma CVD, sputtering,
A vacuum deposition method, an ion plating method or a solution coating method (spin coating method) can be said to be a desirable film forming method. In the structure shown in FIG. 9A, the light emission direction as viewed from the EL element is on the substrate 11 side, and the EL display device having such a pixel structure displays an image through the substrate 11.

【0097】一方、図10(A)には図9(A)と同様
にEL表示装置の画素構造の断面図を示すが、EL素子
703から見た発光方向が基板11とは反対側であり、
このような画素構造のEL表示装置はEL素子703が
形成された面で映像を表示する。この場合、スイッチン
グ用TFT701は図9(A)と同様なものであるが、
電流制御用TFT706はnチャネル型TFTを用い
る。電流制御用TFT706は、ソース領域66、ドレ
イン領域67、チャネル形成領域69、ゲート絶縁膜1
8、ゲート電極60、第1層間絶縁膜20、ソース線6
1並びにドレイン線62を有して形成される。なお、ゲ
ート電極60はシングルゲート構造となっているがマル
チゲート構造であっても良い。また、このような画素の
等価回路を図10(B)に示す。
On the other hand, FIG. 10A is a cross-sectional view of the pixel structure of the EL display device similar to FIG. 9A, and the light emission direction viewed from the EL element 703 is on the side opposite to the substrate 11. ,
The EL display device having such a pixel structure displays an image on the surface on which the EL element 703 is formed. In this case, the switching TFT 701 is similar to that shown in FIG.
As the current control TFT 706, an n-channel TFT is used. The current controlling TFT 706 includes a source region 66, a drain region 67, a channel forming region 69, and a gate insulating film 1.
8, gate electrode 60, first interlayer insulating film 20, source line 6
1 and a drain line 62. The gate electrode 60 has a single gate structure, but may have a multi-gate structure. FIG. 10B shows an equivalent circuit of such a pixel.

【0098】また、53はAl、Cu、Agなどで形成
される画素電極(EL素子の陰極側)であり、その上に
はEL素子の陰極52が設けられる。陰極52とEL層
51との界面状態はEL素子の発光効率に大きく影響す
るので注意を要する。EL層51は同様に単層又は積層
構造で形成する。その上に透明電極(陽極側)49が設
けられ、さらに第2パッシベーション膜54が設けられ
ている。
Reference numeral 53 denotes a pixel electrode (cathode side of the EL element) formed of Al, Cu, Ag or the like, on which the cathode 52 of the EL element is provided. It should be noted that the interface state between the cathode 52 and the EL layer 51 greatly affects the luminous efficiency of the EL element. The EL layer 51 is similarly formed with a single layer or a stacked structure. A transparent electrode (anode side) 49 is provided thereon, and a second passivation film 54 is further provided.

【0099】本発明の主旨は、アクティブマトリクス型
EL表示装置において、環境の変化をセンサーで検知
し、この情報に基づきEL素子を流れる電流量を制御
し、EL素子の発光輝度を制御するというものである。
従って、図9(A)のEL表示装置の構造に限定される
ものではなく、図9(A)の構造は実施例1で説明する
図3に示す構成のアクティブマトリクス型表示装置にお
ける好ましい形態の一つに過ぎない。このようにして、
実施例1で示すアクティブマトリクス型表示装置の画素
部をEL素子を用いて作製することができる。
The gist of the present invention is that, in an active matrix EL display device, a change in environment is detected by a sensor, the amount of current flowing through the EL element is controlled based on this information, and the luminance of the EL element is controlled. It is.
Therefore, the present invention is not limited to the structure of the EL display device in FIG. 9A, and the structure in FIG. 9A is a preferred embodiment in the active matrix display device having the structure shown in FIG. Just one. In this way,
The pixel portion of the active matrix display device described in Embodiment 1 can be manufactured using an EL element.

【0100】[実施例5]図12は実施例1において示す
光センサーをアクティブマトリクス型表示装置に実装す
る概念図を示す。尚、本実施例は液晶表示装置を一例と
して示すが、別基板に作製した光センサーをアクティブ
マトリクス基板に実装する概念はEL表示装置にもその
まま適用することができる。
[Embodiment 5] FIG. 12 is a conceptual diagram of mounting the optical sensor shown in Embodiment 1 on an active matrix type display device. Although this embodiment shows a liquid crystal display device as an example, the concept of mounting an optical sensor manufactured on a separate substrate on an active matrix substrate can be applied to an EL display device as it is.

【0101】画素部が形成された第1の基板800には
駆動回路(A)801、駆動回路(B)802、画素部
803、外部入出力端子804、接続配線805が形成
されている。画素部803は実施例2で示すように画素
TFTをマトリクス状に配置して形成されている。駆動
回路(A)801、駆動回路(B)802も同様に作製
される。第2の基板808には対向電極809が形成さ
れ、シール材810で第1の基板800と接着されてい
る。シール材810の内側には液晶が封入され液晶層8
11を形成する。第1の基板と第2の基板とは所定の間
隔を持って貼り合わせるが、ネマチック液晶の場合には
3〜8μm、スメチック液晶の場合には1〜4μmとす
る。
On the first substrate 800 on which the pixel portion is formed, a driving circuit (A) 801, a driving circuit (B) 802, a pixel portion 803, an external input / output terminal 804, and a connection wiring 805 are formed. The pixel portion 803 is formed by arranging pixel TFTs in a matrix as shown in the second embodiment. The driving circuit (A) 801 and the driving circuit (B) 802 are manufactured in a similar manner. A counter electrode 809 is formed on the second substrate 808 and is bonded to the first substrate 800 with a sealant 810. Liquid crystal is sealed inside the sealing material 810 and the liquid crystal layer 8 is formed.
11 is formed. The first substrate and the second substrate are attached at a predetermined interval, and the thickness is 3 to 8 μm for a nematic liquid crystal and 1 to 4 μm for a smectic liquid crystal.

【0102】外部入出力端子804には、外部から電源
及び制御信号を入力するためのFPC(フレキシブルプ
リント配線板:Flexible Printed Circuit)812を貼
り付ける。FPC812の接着強度を高めるために補強
板813を設けても良い。
An FPC (Flexible Printed Circuit) 812 for inputting power and control signals from outside is attached to the external input / output terminal 804. A reinforcing plate 813 may be provided to increase the bonding strength of the FPC 812.

【0103】光電変換層を非晶質シリコンやCdSなど
で作製した薄膜素子を用いる。光センサー806は第3
の基板807に複数個作製されたものを分割し、第1の
基板800に実装する。実装の方法は、光センサーの光
入射方向と画素部の表示方向との兼ね合いで若干異なる
が、基本的には導電性樹脂を用いたフェイスダウン方式
で装着する。
A thin-film element whose photoelectric conversion layer is made of amorphous silicon or CdS is used. The optical sensor 806 is the third
A plurality of substrates manufactured on the substrate 807 are divided and mounted on the first substrate 800. The mounting method is slightly different depending on the light incident direction of the optical sensor and the display direction of the pixel portion, but is basically mounted by a face-down method using a conductive resin.

【0104】図11は非晶質シリコンを光電変換層に用
いた光センサーの一例を示す。図11(A)は、透光性
の基板601上に透明電極602、光電変換層603、
光反射性電極604a、604bが形成された光センサ
ーを示している。光電変換層603はpin接合が形成
されたもので、I型層は非晶質シリコンで形成されてい
る。接合の方向は任意なものとするが、例えば、p型層
が透明電極602と接触し、n型層が光反射性電極60
4a、604bと接触するように形成する。透明電極6
02は開孔605、606で基板601の端部と分離さ
れ短絡を防いでいる。外部接続端子は光反射性電極が兼
ね、光反射性電極604aは光電変換層603に形成さ
れた開孔607で透明電極と電気的に導通し、プラス端
子となる。光反射性電極604bは−端子を形成する。
図11(A)の場合、受光面は透光性の基板610側と
なり、基板601を透過した光が光電変換層に入射する
仕組みとなっている。
FIG. 11 shows an example of an optical sensor using amorphous silicon for the photoelectric conversion layer. FIG. 11A illustrates a structure in which a transparent electrode 602, a photoelectric conversion layer 603,
The optical sensor in which the light reflective electrodes 604a and 604b are formed is shown. The photoelectric conversion layer 603 has a pin junction formed, and the I-type layer is formed of amorphous silicon. The direction of bonding is arbitrary. For example, the p-type layer contacts the transparent electrode 602 and the n-type layer
4a and 604b. Transparent electrode 6
Reference numeral 02 denotes openings 605 and 606 which are separated from the end of the substrate 601 to prevent a short circuit. The external connection terminal also serves as a light-reflective electrode, and the light-reflective electrode 604a is electrically connected to the transparent electrode through an opening 607 formed in the photoelectric conversion layer 603, and becomes a positive terminal. The light reflective electrode 604b forms a negative terminal.
In the case of FIG. 11A, the light-receiving surface is on the light-transmitting substrate 610 side, and light transmitted through the substrate 601 is incident on the photoelectric conversion layer.

【0105】図11(B)は、基板610上に光反射性
電極611、光電変換層612、透明電極613が形成
された光センサーを示している。光電変換層612はp
in接合が形成されたもので、I型層は非晶質シリコン
で形成されている。接合の方向は任意なものとするが、
p型層が透明電極613と接触し、n型層が光反射性電
極611と接触する構造が好ましい。光反射性電極61
1、光電変換層612は開孔614、615で基板61
0の端部と分離され短絡を防いでいる。外部接続端子6
17、618は銀などの導電性ペーストから作製された
もので、透明電極上に選択的に形成されている。外部接
続端子617は開孔614で光反射性電極と電気的に導
通し、−端子(n層側のコンタクト)となる。接続端子
618は+端子(p層側のコンタクト)を形成する。図
11(B)の場合、受光面は透明電極613が形成され
た側となる。
FIG. 11B shows an optical sensor in which a light reflective electrode 611, a photoelectric conversion layer 612, and a transparent electrode 613 are formed on a substrate 610. The photoelectric conversion layer 612 has p
The in-junction is formed, and the I-type layer is formed of amorphous silicon. The direction of joining is arbitrary,
A structure in which the p-type layer contacts the transparent electrode 613 and the n-type layer contacts the light-reflective electrode 611 is preferable. Light reflective electrode 61
1. The photoelectric conversion layer 612 is formed in the substrate 61 through the openings 614 and 615.
0 to prevent short circuit. External connection terminal 6
17 and 618 are made of a conductive paste such as silver, and are selectively formed on the transparent electrode. The external connection terminal 617 is electrically connected to the light-reflective electrode through the opening 614 and becomes a negative terminal (contact on the n-layer side). The connection terminal 618 forms a + terminal (a contact on the p-layer side). In the case of FIG. 11B, the light receiving surface is the side where the transparent electrode 613 is formed.

【0106】このように、光センサーは光電変換層に光
が入射する面から見て2種類に分類することができる。
光センサーは画素部及び駆動回路、制御回路が形成され
た基板に実装される。その場合、光センサーは基板の同
一面上に形成された配線とコンタクトを形成するように
実装する。図13はその部分の詳細を示す。
As described above, the optical sensors can be classified into two types when viewed from the surface where light enters the photoelectric conversion layer.
The optical sensor is mounted on a substrate provided with a pixel portion, a driver circuit, and a control circuit. In that case, the optical sensor is mounted so as to form a wiring and a contact formed on the same surface of the substrate. FIG. 13 shows the details of that part.

【0107】図13(A)は図11(A)の光センサー
を実装する場合の例を示している。この場合、光センサ
ーが形成されている基板601の側から光センサーに光
が入射する。光センサーは基板800上に形成された配
線850に合わせて装着され、光または熱硬化型の樹脂
852で接着されている。配線850とのコンタクトは
樹脂852中に含まれる導電性粒子851により形成さ
れている。
FIG. 13A shows an example in which the optical sensor of FIG. 11A is mounted. In this case, light enters the optical sensor from the side of the substrate 601 where the optical sensor is formed. The optical sensor is mounted in accordance with the wiring 850 formed on the substrate 800, and is bonded with a light or thermosetting resin 852. A contact with the wiring 850 is formed by conductive particles 851 contained in the resin 852.

【0108】図13(B)は図11(B)の光センサー
を実装する場合の例を示している。この場合、基板80
0を透過した光が光センサーに入射する構成となってい
る。光センサーは基板800上に形成された配線850
に合わせて装着され、クリーム半田や銀ペーストなどの
導電性材料853で接着されている。
FIG. 13B shows an example in which the optical sensor of FIG. 11B is mounted. In this case, the substrate 80
The light transmitted through 0 is incident on the optical sensor. The optical sensor is a wiring 850 formed on the substrate 800.
And adhered with a conductive material 853 such as cream solder or silver paste.

【0109】図12で示すように、光センサーを第3の
基板807に複数個形成し、画素部及びその駆動回路が
形成された第1の基板800に実装することで表示装置
を完成させる上での工程を簡略化することができる。本
発明で用いる光センサーとアクティブマトリクス型表示
装置を形成する基板とのデザインルールは異なり、後者
は数μm〜サブミクロンのデザインルールが要求される
のに対し、前者は数十〜数百ミクロンのデザインルール
で作製される。光センサーはレーザー加工やスクリーン
印刷などによりパターンを形成することが可能である。
As shown in FIG. 12, a plurality of photosensors are formed on a third substrate 807 and mounted on a first substrate 800 on which a pixel portion and a driving circuit are formed to complete a display device. Can be simplified. The design rules of the optical sensor used in the present invention and the substrate forming the active matrix display device are different, and the latter requires a design rule of several μm to sub-micron, while the former requires several tens to several hundreds of microns. Manufactured according to design rules. The optical sensor can form a pattern by laser processing, screen printing, or the like.

【0110】[実施例6]実施例1で示すような光センサ
ーが実装されたアクティブマトリクス型表示装置を様々
な電子装置に組み込む方法の一例を図14に示す。図1
4(A)は、その一例であり、TFTなどの素子が形成
された基板901、対向基板902が有り、その間に素
子形成領域903がある。素子形成領域903の詳細な
構造は省略されているが、液晶表示装置の場合、図6
(B)または図16で示す画素TFTの他に画素電極上
に液晶層などが形成されている。また、EL表示装置の
場合には、図9(A)または図10(A)で示すスイッ
チング用TFT、電流制御用TFT、EL素子などが形
成されている。その他に、図3で示すように画素部の周
辺に設けられる各種回路が含まれていても良い。素子形
成領域903はシール材904でこの2枚の基板間に封
入されて、外気に曝されないようにすることにより表示
装置の信頼性を高めている。
[Embodiment 6] FIG. 14 shows an example of a method of incorporating an active matrix type display device on which an optical sensor as shown in Embodiment 1 is mounted in various electronic devices. FIG.
4A is an example of such a case, in which a substrate 901 on which elements such as TFTs are formed and a counter substrate 902 are provided, and an element formation region 903 is provided therebetween. Although the detailed structure of the element formation region 903 is omitted, in the case of a liquid crystal display device, FIG.
A liquid crystal layer and the like are formed over a pixel electrode in addition to the pixel TFT shown in FIG. In the case of an EL display device, a switching TFT, a current control TFT, an EL element, and the like illustrated in FIG. 9A or FIG. 10A are formed. In addition, various circuits provided around the pixel portion as shown in FIG. 3 may be included. The element formation region 903 is sealed between the two substrates with a sealant 904 so as not to be exposed to the outside air, thereby improving the reliability of the display device.

【0111】光センサー907は画素部が形成された基
板901に固定され、素子形成領域903の回路と電気
的な接続を形成している。この場合の接続方法は図13
(A)の方法が採用される。対向基板902の外側に実
装されている。入出力端子908の一方の端はフレキシ
ブルプリント配線板(Flexible Printed Circuit:FP
C)909と接続し、信号処理回路、増幅回路、電源回
路などが設けられたプリント基板910に接続し、画像
表示に必要な信号を伝達するようになっている。また、
偏光板は省略されているが、適時必要に応じて設ければ
良い。
[0111] The optical sensor 907 is fixed to the substrate 901 on which the pixel portion is formed, and forms an electrical connection with a circuit in the element formation region 903. The connection method in this case is shown in FIG.
The method (A) is employed. It is mounted outside the counter substrate 902. One end of the input / output terminal 908 is a flexible printed circuit (FP).
C) 909, and is connected to a printed circuit board 910 provided with a signal processing circuit, an amplifier circuit, a power supply circuit, and the like, so as to transmit signals necessary for image display. Also,
Although the polarizing plate is omitted, it may be provided as needed as needed.

【0112】映像表示(表示光)は対向基板902側に
出射される光により行われ、この面が表面となる。光セ
ンサーへの光の入射は筐体915に設けられた開孔91
6から入射しする。この場合。光センサーは図11
(A)に示す構造のものを用いる。光センサーからの出
力は配線906によって制御回路と接続する。
Image display (display light) is performed by light emitted to the counter substrate 902 side, and this surface becomes the surface. Light enters the optical sensor through an opening 91 provided in the housing 915.
Light enters from 6. in this case. Fig.11 Optical sensor
The one having the structure shown in FIG. The output from the optical sensor is connected to a control circuit via a wiring 906.

【0113】図14(A)の構成は、反射型の液晶表示
装置に適用することができる。また、図示していない
が、画素部が形成された基板901の下側にバックライ
トを設ければ透過型の液晶表示装置に用いることもでき
る。その他に、図10(A)で示すような構成のEL表
示装置にも適用することができる。
The structure shown in FIG. 14A can be applied to a reflection type liquid crystal display device. Although not shown, a backlight can be provided below the substrate 901 on which the pixel portion is formed, so that the device can be used for a transmission-type liquid crystal display device. In addition, the present invention can be applied to an EL display device having a structure as shown in FIG.

【0114】図14(B)は他の一例であり、TFTな
どの素子が形成された基板920と対向基板921がシ
ール材923で固定され、その間に素子形成領域922
が設けられている。光センサー925はTFTなどの素
子が形成された基板920に固定され素子形成領域の回
路と電気的に接続している。この接続方法は図13
(B)の方法が採用される。入出力端子926の一方の
端はフレキシブルプリント配線板(Flexible Printed C
ircuit:FPC)927と接続し、信号処理回路、増幅
回路、電源回路などが設けられたプリント基板928に
接続し、画像表示に必要な信号を伝達するようになって
いる。画像表示(表示光)は基板920側に出射され、
この面が表面となる。外光は筐体929に設けられた開
孔930から導入され、TFTなどの素子が形成された
基板920を透過した光が光センサー925に入射す
る。光センサーからの出力は配線924によって制御回
路と接続する。
FIG. 14B shows another example, in which a substrate 920 on which an element such as a TFT is formed and a counter substrate 921 are fixed with a sealant 923, and an element formation region 922 is provided therebetween.
Is provided. The optical sensor 925 is fixed to a substrate 920 on which an element such as a TFT is formed, and is electrically connected to a circuit in an element formation region. This connection method is shown in FIG.
The method (B) is adopted. One end of the input / output terminal 926 is connected to a flexible printed circuit board (Flexible Printed C).
ircuit (FPC) 927 and a printed circuit board 928 provided with a signal processing circuit, an amplifier circuit, a power supply circuit, and the like, so as to transmit a signal necessary for image display. The image display (display light) is emitted to the substrate 920 side,
This surface becomes the surface. External light is introduced through an opening 930 provided in the housing 929, and light transmitted through the substrate 920 provided with an element such as a TFT enters the optical sensor 925. The output from the optical sensor is connected to a control circuit by a wiring 924.

【0115】図14(B)の構成は、図9(A)で示す
ような基板側にEL層の光を出射する構成のEL表示装
置に適用することができる。
The structure shown in FIG. 14B can be applied to an EL display device having a structure in which light of an EL layer is emitted to the substrate side as shown in FIG. 9A.

【0116】ここで示す表示装置の実装方法は一例であ
り、表示装置の形態に合わせて適宣組み立てられるもの
である。
The method of mounting the display device shown here is an example, and can be appropriately assembled according to the form of the display device.

【0117】[実施例7]図17は光センサーをTFTな
どの素子が形成された基板と一体形成した一例を示す。
周辺回路851のpチャネル型TFT852、nチャネ
ル型TFT853は実施例2と同様にして作製される。
基板856にブロッキング層857が形成され、半導体
膜858、859、ゲート絶縁膜860、861、ゲー
ト電極862、863が形成されている。ゲート絶縁膜
860、861はゲート電極862、863の外側で半
導体膜858、859の表面が露出するようにエッチン
グ処理がなされている。ゲート電極862、863上に
はパッシベーション膜864と有機樹脂材料から成る層
間絶縁膜865が形成され、ソースまたはドレイン電極
866〜869が形成されている。
[Embodiment 7] FIG. 17 shows an example in which an optical sensor is formed integrally with a substrate on which elements such as TFTs are formed.
The p-channel TFT 852 and the n-channel TFT 853 of the peripheral circuit 851 are manufactured in the same manner as in the second embodiment.
A blocking layer 857 is formed over a substrate 856, and semiconductor films 858 and 859, gate insulating films 860 and 861, and gate electrodes 862 and 863 are formed. The gate insulating films 860 and 861 are etched so that the surfaces of the semiconductor films 858 and 859 are exposed outside the gate electrodes 862 and 863. On the gate electrodes 862 and 863, a passivation film 864 and an interlayer insulating film 865 made of an organic resin material are formed, and source or drain electrodes 866 to 869 are formed.

【0118】pチャネル型TFT852の半導体膜85
8に形成されるチャネル形成領域及びp型の不純物領
域、及びnチャネル型TFT853の半導体膜859に
形成されるチャネル形成領域及びn型の不純物領域の詳
細は、実施例2で示す図6(B)のpチャネル型TFT
453、及びnチャネル型TFT454と同様なもので
ある。
Semiconductor film 85 of p-channel TFT 852
8 and the channel formation region and the n-type impurity region formed in the semiconductor film 859 of the n-channel TFT 853 are described in detail in FIG. ) P-channel TFT
453 and an n-channel TFT 454.

【0119】一方、光センサー854はこれらのTFT
と同じ工程で作製される。p型半導体領域870、及び
n型半導体領域871は、半導体膜858、859と同
じ結晶質半導体で形成される。p型またはn型の不純物
元素は、TFTの不純物領域を作製するときに同時に形
成される。そして、この不純物半導体に重なるように、
非晶質シリコン膜872が500〜1000nmの厚さで
形成されている。この非晶質シリコン膜872は真性半
導体であることが望ましく、これによりpin接合が形
成される。873はp型半導体領域870とコンタクト
をとる電極であり、874はn型半導体領域とコンタク
トをとる電極である。
On the other hand, the optical sensor 854 is a TFT
It is manufactured in the same process as the above. The p-type semiconductor region 870 and the n-type semiconductor region 871 are formed of the same crystalline semiconductor as the semiconductor films 858 and 859. The p-type or n-type impurity element is formed at the same time when the impurity region of the TFT is formed. And so as to overlap this impurity semiconductor,
An amorphous silicon film 872 is formed with a thickness of 500 to 1000 nm. This amorphous silicon film 872 is desirably an intrinsic semiconductor, whereby a pin junction is formed. 873 is an electrode for making contact with the p-type semiconductor region 870, and 874 is an electrode for making contact with the n-type semiconductor region.

【0120】光センサー854への光の入射は基板85
6側から行うことが可能であり、また、非晶質シリコン
膜872が形成されている面側から行うことも可能であ
る。従って、実施例6で示す筐体への組込方法は、図1
4(A)または(B)のいずれの方法も採用することが
できる。
Light is incident on the optical sensor 854 by the substrate 85.
6 can be performed, and can also be performed from the side where the amorphous silicon film 872 is formed. Therefore, the method for assembling into the housing shown in the sixth embodiment is the same as that shown in FIG.
4 Any of the methods (A) and (B) can be adopted.

【0121】本実施例では、TFTを実施例2で説明す
るトップゲート型の構造で示したが、本実施例の光セン
サーは、実施例3で示す逆スタガ型のTFTとも組み合
わせることができる。そして、このような光センサーが
形成された表示装置は、液晶表示装置及びEL表示装置
のいずれにも適用することができる。
In this embodiment, the TFT is shown with the top gate type structure described in Embodiment 2, but the photosensor of this embodiment can be combined with the inverted staggered TFT shown in Embodiment 3. The display device provided with such an optical sensor can be applied to both a liquid crystal display device and an EL display device.

【0122】[実施例8]本発明のアクティブマトリクス
型表示装置は様々な電子機器に用いることができる。そ
の様な電子機器としては、ビデオカメラ、デジタルカメ
ラ、プロジェクター(リア型またはフロント型)、ヘッ
ドマウントディスプレイ(ゴーグル型ディスプレイ)、
カーナビゲーション、カーステレオ、パーソナルコンピ
ュータ、携帯情報端末機器(モバイルコンピュータ、携
帯電話または電子書籍等)などが挙げられる。それらの
一例を図18と図19に示す。
[Embodiment 8] The active matrix display device of the present invention can be used for various electronic devices. Such electronic devices include video cameras, digital cameras, projectors (rear or front type), head mounted displays (goggle type displays),
Examples include a car navigation, a car stereo, a personal computer, and a portable information terminal device (a mobile computer, a mobile phone, an electronic book, or the like). Examples of these are shown in FIGS.

【0123】図18(A)はパーソナルコンピュータで
あり、本体9001、画像入力部9002、表示装置9
003、キーボード9004等を含む。本発明は表示装
置9003に用いることができ、受光部9005に設け
られた光センサーにより、周囲の明るさに応じて表示装
置9003の輝度を制御することができる。
FIG. 18A shows a personal computer, which is composed of a main body 9001, an image input section 9002, and a display device 9.
003, a keyboard 9004, and the like. The present invention can be used for the display device 9003, and the luminance of the display device 9003 can be controlled by an optical sensor provided in the light receiving portion 9005 according to ambient brightness.

【0124】図18(B)はビデオカメラであり、本体
9101、表示装置9102、音声入力部9104、操
作スイッチ9103、バッテリー9106、受像部91
05等を含む。本発明は表示装置9102に用いること
ができ、受光部9107に設けられた光センサーによ
り、周囲の明るさに応じて表示装置9102の輝度を制
御することができる。
FIG. 18B shows a video camera, which includes a main body 9101, a display device 9102, an audio input portion 9104, operation switches 9103, a battery 9106, and an image receiving portion 91.
05 and the like. The invention can be used for the display device 9102, and the luminance of the display device 9102 can be controlled by an optical sensor provided in the light receiving portion 9107 in accordance with ambient brightness.

【0125】図18(C)はモバイルコンピュータまた
はPDA(Personal Digital Assistant:個人用の情報
端末)であり、本体9201、カメラ部9202、受像
部9203、操作スイッチ9204、表示装置9205
等を含む。本発明は表示装置9205に用いることがで
き、受光部9206に設けられた光センサーにより、周
囲の明るさに応じて表示装置9205の輝度を制御する
ことができる。
FIG. 18C shows a mobile computer or a PDA (Personal Digital Assistant: personal information terminal).
And so on. The present invention can be used for the display device 9205, and the luminance of the display device 9205 can be controlled by an optical sensor provided in the light receiving portion 9206 in accordance with ambient brightness.

【0126】図18(D)はゴーグル型ディスプレイで
あり、本体9301、表示装置9302、アーム部93
03等から成っている。本発明は表示装置9302に用
いることができ、受光部9304に設けられた光センサ
ーにより、周囲の明るさに応じて表示装置9302の輝
度を制御することができる。
FIG. 18D shows a goggle type display, which includes a main body 9301, a display device 9302, and an arm 93.
It consists of 03 mag. The invention can be used for the display device 9302, and the luminance of the display device 9302 can be controlled by an optical sensor provided in the light receiving portion 9304 in accordance with ambient brightness.

【0127】図18(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体9401、表示装置9402、スピーカ部94
03、記録媒体9404、操作スイッチ1223等を含
む。なお、このプレーヤーは記録媒体としてDVD(Di
gital Versatile Disc)、CD等を用い、音楽鑑賞や映
画鑑賞やゲームやインターネットを行うことができる。
本発明は表示装置9402に用いることができ、受光部
9406に設けられた光センサーにより、周囲の明るさ
に応じて表示装置9402の輝度を制御することができ
る。
FIG. 18E shows a player that uses a recording medium (hereinafter, referred to as a recording medium) on which a program is recorded, and includes a main body 9401, a display device 9402, and a speaker 94.
03, a recording medium 9404, an operation switch 1223, and the like. This player uses a DVD (Di
Gital Versatile Disc), CDs, etc., can be used for music appreciation, movie appreciation, games, and the Internet.
The present invention can be used for the display device 9402, and the luminance of the display device 9402 can be controlled by an optical sensor provided in the light receiving portion 9406 in accordance with ambient brightness.

【0128】図18(F)はデジタルカメラであり、本
体9501、表示装置9502、接眼部9503、操作
スイッチ9504、受像部(図示しない)等を含む。本
発明は表示装置9502に用いることができ、受光部9
9505に設けられた光センサーにより、周囲の明るさ
に応じて表示装置9502の輝度を制御することができ
る。
FIG. 18F shows a digital camera, which includes a main body 9501, a display device 9502, an eyepiece 9503, operation switches 9504, an image receiving unit (not shown), and the like. The present invention can be used for the display device 9502,
The luminance of the display device 9502 can be controlled by an optical sensor provided in the 9505 in accordance with ambient brightness.

【0129】図19(A)は携帯電話であり、表示パネ
ル1401、操作用パネル1402、接続部1403、
表示装置1404、音声出力部1405、操作キー14
06、電源スイッチ1407、音声入力部1408、ア
ンテナ1409等を含む。本発明は表示装置1404に
用いることができ、受光部1410に設けられた光セン
サーにより、周囲の明るさに応じて表示装置1404の
輝度を制御することができる。
FIG. 19A shows a mobile phone, which includes a display panel 1401, an operation panel 1402, a connection portion 1403,
Display device 1404, audio output unit 1405, operation keys 14
06, a power switch 1407, an audio input unit 1408, an antenna 1409, and the like. The present invention can be used for the display device 1404, and the luminance of the display device 1404 can be controlled by an optical sensor provided in the light receiving portion 1410 according to ambient brightness.

【0130】図19(B)は携帯書籍(電子書籍)であ
り、本体1411、表示装置1412、記憶媒体141
3、操作スイッチ1414、アンテナ1415等を含
む。本発明は表示装置1412に用いることができ、受
光部1416に設けられた光センサーにより、周囲の明
るさに応じて表示装置1412の輝度を制御することが
できる。
FIG. 19B shows a portable book (electronic book), which includes a main body 1411, a display device 1412, and a storage medium 141.
3, including an operation switch 1414, an antenna 1415, and the like. The present invention can be used for the display device 1412, and the luminance of the display device 1412 can be controlled by an optical sensor provided in the light receiving portion 1416 according to ambient brightness.

【0131】図19(C)はテレビ受像器であり、本体
1416、支持台1417、表示装置1418等を含
む。本発明は表示装置1418に用いることができ、受
光部1420に設けられた光センサーにより、周囲の明
るさに応じて表示装置1418の輝度を制御することが
できる。本発明のテレビ受像器は特に大画面化した場合
において有利であり、対角10インチ以上(特に30イ
ンチ以上)のディスプレイには有利である。
FIG. 19C shows a television receiver, which includes a main body 1416, a support base 1417, a display device 1418, and the like. The present invention can be used for the display device 1418, and the luminance of the display device 1418 can be controlled by an optical sensor provided in the light receiving portion 1420 according to ambient brightness. The television receiver of the present invention is particularly advantageous when the screen is enlarged, and is advantageous for a display having a diagonal of 10 inches or more (especially 30 inches or more).

【0132】以上の様に、本発明の適用範囲は極めて広
く、様々な分野の電子機器に適用することが可能であ
る。
As described above, the applicable range of the present invention is extremely wide, and can be applied to electronic devices in various fields.

【0133】[0133]

【発明の効果】本発明の表示装置は、光センサーを用い
て周囲の明るさを検知して表示装置の発光輝度を調節す
ることを可能としている。表示装置の画素部に表示され
る映像の輝度を調節し、周囲が明るい場合には輝度を高
く、暗い場合には輝度を低くすることにより、使用者に
とって見やすい映像表示を提供し、また、表示装置を搭
載した電子機器の低消費電力化を実現することもでき
る。
According to the display device of the present invention, it is possible to adjust the light emission luminance of the display device by detecting the ambient brightness by using an optical sensor. By adjusting the brightness of the image displayed on the pixel portion of the display device, the brightness is increased when the surroundings are bright, and the brightness is decreased when the surroundings are dark, so that a video display that is easy for the user to see is provided. It is also possible to reduce the power consumption of an electronic device equipped with the device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のデジタル駆動の表示装置の構成を説
明する図。
FIG. 1 illustrates a structure of a digitally driven display device of the present invention.

【図2】 光センサーの出力を読み取るソースフォロワ
回路図。
FIG. 2 is a circuit diagram of a source follower for reading an output of an optical sensor.

【図3】 光センサーと画素部、駆動回路、制御回路の
レイアウトを説明する図。
FIG. 3 illustrates a layout of an optical sensor, a pixel portion, a driver circuit, and a control circuit.

【図4】 画素部、周辺回路のTFTの作製工程を説明
する断面図。
FIG. 4 is a cross-sectional view illustrating a manufacturing process of a TFT in a pixel portion and a peripheral circuit.

【図5】 画素部、周辺回路のTFTの作製工程を説明
する断面図。
FIG. 5 is a cross-sectional view illustrating a manufacturing process of a TFT in a pixel portion and a peripheral circuit.

【図6】 画素部、周辺回路のTFTの作製工程を説明
する断面図。
FIG. 6 is a cross-sectional view illustrating a manufacturing process of a TFT in a pixel portion and a peripheral circuit.

【図7】 画素部の画素構造を説明する上面図。FIG. 7 is a top view illustrating a pixel structure of a pixel portion.

【図8】 液晶表示装置における画素の回路図。FIG. 8 is a circuit diagram of a pixel in a liquid crystal display device.

【図9】 EL表示装置の画素の断面図及び等価回路。FIG. 9 is a cross-sectional view and an equivalent circuit of a pixel in an EL display device.

【図10】 EL表示装置の画素の断面図及び等価回
路。
FIG. 10 is a cross-sectional view and an equivalent circuit of a pixel in an EL display device.

【図11】 光センサーの断面図。FIG. 11 is a cross-sectional view of an optical sensor.

【図12】 光センサーを実装する表示装置の組み立て
図。
FIG. 12 is an assembly view of a display device on which an optical sensor is mounted.

【図13】 光センサーの接続方法と光の入射方向を説
明する断面図。
FIG. 13 is a cross-sectional view illustrating a connection method of an optical sensor and an incident direction of light.

【図14】 本発明の表示装置を筐体に組み込んだ状態
を示す断面図。
FIG. 14 is a cross-sectional view illustrating a state where the display device of the present invention is incorporated in a housing.

【図15】 本発明のアナログ駆動の表示装置の構成を
説明する図。
FIG. 15 illustrates a configuration of an analog-driven display device of the present invention.

【図16】 画素部、周辺回路のTFTを説明する断面
図。
FIG. 16 is a cross-sectional view illustrating a TFT in a pixel portion and a peripheral circuit.

【図17】 基板上に一体形成される光センサーの断面
図。
FIG. 17 is a cross-sectional view of an optical sensor integrally formed on a substrate.

【図18】 本発明の表示装置を組み込んだ電子機器の
一例を示す図。
FIG. 18 illustrates an example of an electronic device in which the display device of the present invention is incorporated.

【図19】 本発明の表示装置を組み込んだ電子機器の
一例を示す図。
FIG. 19 illustrates an example of an electronic device in which the display device of the present invention is incorporated.

【図20】 時分割階調方式の動作を示す図。FIG. 20 is a diagram showing the operation of the time division gray scale method.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 338 G09F 9/30 338 5C094 365 365Z 5G435 9/35 9/35 G09G 3/20 641 G09G 3/20 641Q 642 642F H05B 33/08 H05B 33/08 33/14 33/14 A Fターム(参考) 2H092 GA59 JA24 KA05 MA05 MA08 NA01 PA07 2H093 NA16 NA58 NC22 NC34 NC42 ND07 3K007 AB02 AB05 EB00 FA01 GA04 5C006 AF46 AF54 BB16 BC03 BC06 BC13 BC16 BF39 EC02 EC05 EC11 EC13 5C080 AA06 AA10 BB05 DD30 EE28 GG09 JJ02 JJ03 JJ04 JJ06 KK02 KK07 KK20 KK23 KK43 KK52 5C094 AA07 AA22 BA03 BA12 BA29 BA43 CA19 CA24 DA14 DA15 DB01 DB04 EA04 EA07 EB02 HA06 HA07 HA08 5G435 AA00 AA03 BB05 BB12 DD10 EE30 EE33 EE37 LL04 LL07 LL09 LL10 LL14 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09F 9/30 338 G09F 9/30 338 5C094 365 365 365Z 5G435 9/35 9/35 G09G 3/20 641 G09G 3 / 20 641Q 642 642F H05B 33/08 H05B 33/08 33/14 33/14 A F term (reference) 2H092 GA59 JA24 KA05 MA05 MA08 NA01 PA07 2H093 NA16 NA58 NC22 NC34 NC42 ND07 3K007 AB02 AB05 EB00 FA01 GA04 5C006 AF46 AF54 BB16 BC03 BC06 BC13 BC16 BF39 EC02 EC05 EC11 EC13 5C080 AA06 AA10 BB05 DD30 EE28 GG09 JJ02 JJ03 JJ04 JJ06 KK02 KK07 KK20 KK23 KK43 KK52 5C094 AA07 AA22 BA03 BA12 BA29 BA43 CA19 CA07 DA04 DA04 DB04 DBA DD10 EE30 EE33 EE37 LL04 LL07 LL09 LL10 LL14

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】γ補正回路の出力線が映像信号処理回路に
接続され、前記γ補正回路の出力電圧を周囲の明るさに
応じて変化させる複数の光センサーが設けられているこ
と特徴とする表示装置。
An output line of a gamma correction circuit is connected to a video signal processing circuit, and a plurality of optical sensors for changing an output voltage of the gamma correction circuit in accordance with ambient brightness are provided. Display device.
【請求項2】γ補正回路の出力線が映像信号処理回路に
接続され、前記γ補正回路の出力電圧を周囲の明るさに
応じて変化させる複数の光センサーが第2の基板に形成
され、前記第1の基板に前記第2の基板が固定されてい
ることを特徴とする表示装置。
2. An output line of a gamma correction circuit is connected to a video signal processing circuit, and a plurality of optical sensors for changing an output voltage of the gamma correction circuit according to ambient brightness are formed on a second substrate. The display device, wherein the second substrate is fixed to the first substrate.
【請求項3】周囲の明るさを検知する複数の光センサー
と、前記光センサーの電気信号を基に、画素が明状態で
いる期間を決める電圧を出力するγ補正回路とを有する
ことを特徴とする表示装置。
3. A semiconductor device comprising: a plurality of light sensors for detecting ambient brightness; and a gamma correction circuit for outputting a voltage for determining a period during which a pixel is in a bright state based on an electric signal of the light sensor. Display device.
【請求項4】画素部が形成された基板の外周部に設けら
れた複数の光センサーと、前記複数の光センサーと接続
するソースフォロワ回路と、前記ソースフォロワ回路に
接続するγ補正回路と、前記γ補正回路に接続する映像
信号増幅回路と、前記映像信号増幅回路に接続するソー
ス信号線駆動回路と、前記ソース信号線駆動回路に接続
する画素部とを有することを特徴とする表示装置。
4. A plurality of optical sensors provided on an outer peripheral portion of a substrate on which a pixel portion is formed, a source follower circuit connected to the plurality of optical sensors, a gamma correction circuit connected to the source follower circuit, A display device comprising: a video signal amplifier circuit connected to the gamma correction circuit; a source signal line driver circuit connected to the video signal amplifier circuit; and a pixel unit connected to the source signal line driver circuit.
【請求項5】画素部が形成された第1の基板の外周部
に、第2の基板に形成された複数の光センサーが固定さ
れ、前記複数の光センサーと接続するソースフォロワ回
路と、前記ソースフォロワ回路に接続するγ補正回路
と、前記γ補正回路に接続する映像信号増幅回路と、前
記映像信号増幅回路に接続するソース信号線駆動回路
と、前記ソース信号線駆動回路に接続する画素部とを有
することを特徴とする表示装置。
5. A source follower circuit, wherein a plurality of optical sensors formed on a second substrate are fixed to an outer peripheral portion of a first substrate on which a pixel portion is formed, and a source follower circuit connected to the plurality of optical sensors. A gamma correction circuit connected to a source follower circuit, a video signal amplification circuit connected to the gamma correction circuit, a source signal line driving circuit connected to the video signal amplification circuit, and a pixel unit connected to the source signal line driving circuit A display device comprising:
【請求項6】請求項4または請求項5において、前記画
素部は、画素電極と、液晶層と、対向電極とを少なくと
も有することを特徴とする表示装置。
6. The display device according to claim 4, wherein the pixel portion has at least a pixel electrode, a liquid crystal layer, and a counter electrode.
【請求項7】請求項4または請求項5において、前記画
素部は、画素電極と、発光層とを少なくとも有すること
を特徴とする表示装置。
7. The display device according to claim 4, wherein the pixel portion has at least a pixel electrode and a light emitting layer.
【請求項8】請求項1乃至請求項5において、前記光セ
ンサーは非晶質シリコン層を光電変換層に含むことを特
徴とする表示装置。
8. The display device according to claim 1, wherein the optical sensor includes an amorphous silicon layer in a photoelectric conversion layer.
【請求項9】第1の基板上に薄膜トランジスタで画素部
を形成する工程と、第2の基板上に光センサーを形成す
る工程と、前記第1の基板に前記第2の基板を固定する
工程とを有することを特徴とする表示装置の作製方法。
9. A step of forming a pixel portion with a thin film transistor on a first substrate, a step of forming an optical sensor on a second substrate, and a step of fixing the second substrate to the first substrate And a method for manufacturing a display device.
【請求項10】第1の基板上に薄膜トランジスタで画素
部と、前記画素部の駆動回路と、前記画素部の輝度を制
御する制御回路とを形成する工程と、第2の基板上に光
センサーを形成する工程と、前記第1の基板に前記第2
の基板を固定し、前記制御回路と前記光センサー電気的
に接続する工程とを有することを特徴とする表示装置の
作製方法。
10. A step of forming a pixel portion with a thin film transistor on a first substrate, a driving circuit of the pixel portion, and a control circuit for controlling luminance of the pixel portion, and an optical sensor on a second substrate. Forming the second substrate and the second substrate on the first substrate.
Fixing the substrate, and electrically connecting the control circuit to the optical sensor.
【請求項11】請求項9または請求項10において、前
記画素部は、画素電極と液晶層と対向電極とを少なくと
も形成することを特徴とする表示装置の作製方法。
11. The method for manufacturing a display device according to claim 9, wherein the pixel portion includes at least a pixel electrode, a liquid crystal layer, and a counter electrode.
【請求項12】請求項9または請求項10において、前
記画素部は、画素電極と発光層とを少なくとも形成する
ことを特徴とする表示装置の作製方法。
12. The method for manufacturing a display device according to claim 9, wherein the pixel portion includes at least a pixel electrode and a light emitting layer.
【請求項13】請求項9または請求項10において、前
記光センサーは非晶質シリコン層を光電変換層に形成す
ることを特徴とする表示装置の作製方法。
13. The method for manufacturing a display device according to claim 9, wherein the optical sensor includes an amorphous silicon layer formed on a photoelectric conversion layer.
JP2001171802A 2000-06-06 2001-06-06 Display device Expired - Lifetime JP5110748B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001171802A JP5110748B2 (en) 2000-06-06 2001-06-06 Display device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000168330 2000-06-06
JP2000-168330 2000-06-06
JP2000168330 2000-06-06
JP2001171802A JP5110748B2 (en) 2000-06-06 2001-06-06 Display device

Publications (3)

Publication Number Publication Date
JP2002062856A true JP2002062856A (en) 2002-02-28
JP2002062856A5 JP2002062856A5 (en) 2008-07-10
JP5110748B2 JP5110748B2 (en) 2012-12-26

Family

ID=26593364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001171802A Expired - Lifetime JP5110748B2 (en) 2000-06-06 2001-06-06 Display device

Country Status (1)

Country Link
JP (1) JP5110748B2 (en)

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003302938A (en) * 2002-04-10 2003-10-24 Tohoku Pioneer Corp Driving device for light emitting display panel
JP2003338372A (en) * 2002-05-20 2003-11-28 Sony Corp Organic el display device
JP2004280108A (en) * 2003-03-13 2004-10-07 Eastman Kodak Co Organic light emitting diode (oled) display system
WO2005017861A1 (en) * 2003-08-13 2005-02-24 Toshiba Matsushita Display Technology Co., Ltd. Optical device and organic el display
WO2005017862A1 (en) * 2003-08-13 2005-02-24 Toshiba Matsushita Display Technology Co., Ltd. Display
JP2005122187A (en) * 2003-10-15 2005-05-12 Samsung Electronics Co Ltd Electronic display device having optical sensor
JP2005182049A (en) * 2003-12-19 2005-07-07 Samsung Electronics Co Ltd Display apparatus and method of driving the same
JP2005308949A (en) * 2004-04-20 2005-11-04 Matsushita Electric Ind Co Ltd Method and device for image display
JP2005316382A (en) * 2004-04-29 2005-11-10 Lg Phillips Lcd Co Ltd Electro-luminescence display device and method of driving the same
WO2006104212A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Active matrix substrate, and display device and electronic device provided with such active matrix substrate
WO2006104204A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Display device and electronic device provided with same
JP2006267784A (en) * 2005-03-25 2006-10-05 Sanyo Epson Imaging Devices Corp Electrooptical device and electronic equipment
WO2006104210A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Active matrix substrate, display device and electronic device
WO2006118066A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Electronic device
WO2006117956A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Liquid crystal display device
WO2006117955A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and method for manufacturing same
WO2006118166A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and electronic device provided with same
WO2006118044A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and electronic device provided with same
KR100667079B1 (en) 2005-08-31 2007-01-10 삼성에스디아이 주식회사 Organic electro luminescence display device for controlling a brightness
CN1294553C (en) * 2002-09-27 2007-01-10 Lg电子株式会社 Automatic photographing device
JP2007003640A (en) * 2005-06-22 2007-01-11 Tohoku Pioneer Corp Self-luminous panel
JP2007173832A (en) * 2005-12-21 2007-07-05 Samsung Sdi Co Ltd Photodiode, organic electroluminescent display device, and electronic device
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
JP2007535695A (en) * 2004-03-25 2007-12-06 ソニー エリクソン モバイル コミュニケーションズ, エービー Dynamic display control of portable electronic device display
JP2008098684A (en) * 2008-01-11 2008-04-24 Sony Corp Organic el display apparatus
JP2008129380A (en) * 2006-11-22 2008-06-05 Sony Corp Display device
JP2008152018A (en) * 2006-12-18 2008-07-03 Seiko Epson Corp Electro-optical device and its manufacturing method
US7439984B2 (en) 2004-03-05 2008-10-21 Matsushita Electric Industrial Co., Ltd. Image signal processing method, image signal processing apparatus, and image displaying apparatus
JP2009016777A (en) * 2007-07-04 2009-01-22 Samsung Sdi Co Ltd Organic electroluminescent element, and method of manufacturing the same
WO2009011178A1 (en) * 2007-07-13 2009-01-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same
WO2009125614A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Display device and method of driving display device
WO2009125617A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Drive circuit of display unit and display unit
JP2009288605A (en) * 2008-05-30 2009-12-10 Epson Imaging Devices Corp Electrooptical panel, electrooptical device, and electronic device
US7679091B2 (en) 2007-04-18 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element having a semiconductor and semiconductor device using the same
US7888714B2 (en) 2004-10-04 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7903214B2 (en) 2005-04-28 2011-03-08 Sharp Kabushiki Kaisha Liquid crystal display device comprising an optical sensor for detecting the intensity of ambient light
JP2011053662A (en) * 2009-08-06 2011-03-17 Semiconductor Energy Lab Co Ltd Electronic book
US7932126B2 (en) 2003-10-06 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011092940A1 (en) * 2010-01-28 2011-08-04 シャープ株式会社 Liquid crystal display device, mobile device, and method for driving liquid crystal display device
CN102239561A (en) * 2008-10-23 2011-11-09 剑桥显示技术有限公司 Optical sensor array
JP2012058674A (en) * 2010-09-13 2012-03-22 Nec Corp Information processing terminal, and unit and method for screen control thereof
US8194304B2 (en) 2005-06-03 2012-06-05 Sharp Kabushiki Kaisha Display device and electric apparatus using the same
US8207589B2 (en) 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US8570468B2 (en) 2006-06-30 2013-10-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP2014060422A (en) * 2003-01-24 2014-04-03 Semiconductor Energy Lab Co Ltd Notebook computer
EP2909864A1 (en) * 2012-11-27 2015-08-26 Apple Inc. Electronic devices with display-integrated light sensors
JP2016514341A (en) * 2012-12-06 2016-05-19 オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングOSRAM OLED GmbH Organic optoelectronic devices with infrared detectors
JP2017062474A (en) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 Driver IC and electronic device
CN108711403A (en) * 2016-11-10 2018-10-26 拉碧斯半导体株式会社 display driver and semiconductor device
JP2019208285A (en) * 2003-02-12 2019-12-05 株式会社半導体エネルギー研究所 Semiconductor device
CN110709994A (en) * 2017-10-20 2020-01-17 深圳市柔宇科技有限公司 Optical sensor and organic light emitting diode display screen

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338989A (en) * 1986-08-04 1988-02-19 三菱電機株式会社 Image processor
JPS63250694A (en) * 1987-04-08 1988-10-18 沖電気工業株式会社 Automatic emission brightness adjustor for light emitting type display panel
JPH03249622A (en) * 1990-02-28 1991-11-07 Toshiba Corp Liquid crystal display device
JPH05236400A (en) * 1992-02-21 1993-09-10 Hitachi Ltd Liquid crystal display device
JPH10335622A (en) * 1997-05-30 1998-12-18 Canon Inc Photoelectric conversion device
JP2000077641A (en) * 1998-08-27 2000-03-14 Nec Corp Solid-state image pickup device and manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338989A (en) * 1986-08-04 1988-02-19 三菱電機株式会社 Image processor
JPS63250694A (en) * 1987-04-08 1988-10-18 沖電気工業株式会社 Automatic emission brightness adjustor for light emitting type display panel
JPH03249622A (en) * 1990-02-28 1991-11-07 Toshiba Corp Liquid crystal display device
JPH05236400A (en) * 1992-02-21 1993-09-10 Hitachi Ltd Liquid crystal display device
JPH10335622A (en) * 1997-05-30 1998-12-18 Canon Inc Photoelectric conversion device
JP2000077641A (en) * 1998-08-27 2000-03-14 Nec Corp Solid-state image pickup device and manufacture thereof

Cited By (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003302938A (en) * 2002-04-10 2003-10-24 Tohoku Pioneer Corp Driving device for light emitting display panel
JP2003338372A (en) * 2002-05-20 2003-11-28 Sony Corp Organic el display device
CN1294553C (en) * 2002-09-27 2007-01-10 Lg电子株式会社 Automatic photographing device
JP2014060422A (en) * 2003-01-24 2014-04-03 Semiconductor Energy Lab Co Ltd Notebook computer
US9324773B2 (en) 2003-01-24 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Display panel including a plurality of lighting emitting elements
JP2019208285A (en) * 2003-02-12 2019-12-05 株式会社半導体エネルギー研究所 Semiconductor device
JP2004280108A (en) * 2003-03-13 2004-10-07 Eastman Kodak Co Organic light emitting diode (oled) display system
WO2005017861A1 (en) * 2003-08-13 2005-02-24 Toshiba Matsushita Display Technology Co., Ltd. Optical device and organic el display
US7375463B2 (en) 2003-08-13 2008-05-20 Kabushiki Kaisha Toshiba Optical device and organic EL display
CN100452117C (en) * 2003-08-13 2009-01-14 东芝松下显示技术有限公司 Display
WO2005017862A1 (en) * 2003-08-13 2005-02-24 Toshiba Matsushita Display Technology Co., Ltd. Display
US8461509B2 (en) 2003-09-19 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device including amplifier circuit and feedback resistor
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US8039782B2 (en) 2003-09-19 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus with an amplifier circuit and dual level shift circuit
KR101145349B1 (en) * 2003-10-06 2012-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US7932126B2 (en) 2003-10-06 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101273971B1 (en) * 2003-10-06 2013-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
JP4632742B2 (en) * 2003-10-15 2011-02-16 三星電子株式会社 Electronic display device having light sensing unit
JP2005122187A (en) * 2003-10-15 2005-05-12 Samsung Electronics Co Ltd Electronic display device having optical sensor
JP2005182049A (en) * 2003-12-19 2005-07-07 Samsung Electronics Co Ltd Display apparatus and method of driving the same
JP4729297B2 (en) * 2003-12-19 2011-07-20 三星電子株式会社 Display device and driving method thereof
US7439984B2 (en) 2004-03-05 2008-10-21 Matsushita Electric Industrial Co., Ltd. Image signal processing method, image signal processing apparatus, and image displaying apparatus
JP2007535695A (en) * 2004-03-25 2007-12-06 ソニー エリクソン モバイル コミュニケーションズ, エービー Dynamic display control of portable electronic device display
JP2005308949A (en) * 2004-04-20 2005-11-04 Matsushita Electric Ind Co Ltd Method and device for image display
JP2005316382A (en) * 2004-04-29 2005-11-10 Lg Phillips Lcd Co Ltd Electro-luminescence display device and method of driving the same
KR101121617B1 (en) 2004-04-29 2012-02-28 엘지디스플레이 주식회사 Electro-Luminescence Display Apparatus
US8125473B2 (en) 2004-04-29 2012-02-28 Lg Display Co., Ltd. Electro-luminescence display device
US7888714B2 (en) 2004-10-04 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2006267784A (en) * 2005-03-25 2006-10-05 Sanyo Epson Imaging Devices Corp Electrooptical device and electronic equipment
JP4622615B2 (en) * 2005-03-25 2011-02-02 エプソンイメージングデバイス株式会社 Electro-optical device and electronic apparatus
WO2006104204A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Display device and electronic device provided with same
WO2006104212A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Active matrix substrate, and display device and electronic device provided with such active matrix substrate
WO2006104210A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Active matrix substrate, display device and electronic device
JPWO2006117956A1 (en) * 2005-04-28 2008-12-18 シャープ株式会社 Liquid crystal display
JPWO2006118044A1 (en) * 2005-04-28 2008-12-18 シャープ株式会社 Display device and electronic apparatus equipped with the same
US8085256B2 (en) 2005-04-28 2011-12-27 Sharp Kabushiki Kaisha Electronic device
WO2006117955A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and method for manufacturing same
WO2006118066A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Electronic device
JP4621734B2 (en) * 2005-04-28 2011-01-26 シャープ株式会社 Display device and electronic apparatus equipped with the same
WO2006117956A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Liquid crystal display device
WO2006118044A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and electronic device provided with same
WO2006118166A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and electronic device provided with same
US7898619B2 (en) 2005-04-28 2011-03-01 Sharp Kabushiki Kaisha Liquid crystal display
US7903214B2 (en) 2005-04-28 2011-03-08 Sharp Kabushiki Kaisha Liquid crystal display device comprising an optical sensor for detecting the intensity of ambient light
US8194304B2 (en) 2005-06-03 2012-06-05 Sharp Kabushiki Kaisha Display device and electric apparatus using the same
JP2007003640A (en) * 2005-06-22 2007-01-11 Tohoku Pioneer Corp Self-luminous panel
KR100667079B1 (en) 2005-08-31 2007-01-10 삼성에스디아이 주식회사 Organic electro luminescence display device for controlling a brightness
JP2007173832A (en) * 2005-12-21 2007-07-05 Samsung Sdi Co Ltd Photodiode, organic electroluminescent display device, and electronic device
US8477125B2 (en) 2005-12-21 2013-07-02 Samsung Display Co., Ltd. Photo sensor and organic light-emitting display using the same
US8570468B2 (en) 2006-06-30 2013-10-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP2008129380A (en) * 2006-11-22 2008-06-05 Sony Corp Display device
JP2008152018A (en) * 2006-12-18 2008-07-03 Seiko Epson Corp Electro-optical device and its manufacturing method
US8207589B2 (en) 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US8592936B2 (en) 2007-02-15 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US7679091B2 (en) 2007-04-18 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element having a semiconductor and semiconductor device using the same
US9368558B2 (en) 2007-07-04 2016-06-14 Samsung Display Co., Ltd. Organic light emitting element and method of manufacturing the same
JP2009016777A (en) * 2007-07-04 2009-01-22 Samsung Sdi Co Ltd Organic electroluminescent element, and method of manufacturing the same
US8592881B2 (en) 2007-07-04 2013-11-26 Samsung Display Co., Ltd. Organic light emitting element and method of manufacturing the same
WO2009011178A1 (en) * 2007-07-13 2009-01-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same
JP4613963B2 (en) * 2008-01-11 2011-01-19 ソニー株式会社 Organic EL display device
JP2008098684A (en) * 2008-01-11 2008-04-24 Sony Corp Organic el display apparatus
WO2009125614A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Display device and method of driving display device
WO2009125617A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Drive circuit of display unit and display unit
JP2009288605A (en) * 2008-05-30 2009-12-10 Epson Imaging Devices Corp Electrooptical panel, electrooptical device, and electronic device
CN102239561A (en) * 2008-10-23 2011-11-09 剑桥显示技术有限公司 Optical sensor array
JP2015165333A (en) * 2009-08-06 2015-09-17 株式会社半導体エネルギー研究所 display device
US9153181B2 (en) 2009-08-06 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Electronic book using grayscale inversion for image signal correction
JP2011053662A (en) * 2009-08-06 2011-03-17 Semiconductor Energy Lab Co Ltd Electronic book
WO2011092940A1 (en) * 2010-01-28 2011-08-04 シャープ株式会社 Liquid crystal display device, mobile device, and method for driving liquid crystal display device
JP2012058674A (en) * 2010-09-13 2012-03-22 Nec Corp Information processing terminal, and unit and method for screen control thereof
EP2618325A4 (en) * 2010-09-13 2017-06-14 Nec Corporation Information processing terminal, and screen control device and method therefor
KR101795427B1 (en) * 2012-11-27 2017-11-09 애플 인크. Electronic devices with display-integrated light sensors
EP2909864A1 (en) * 2012-11-27 2015-08-26 Apple Inc. Electronic devices with display-integrated light sensors
JP2016514341A (en) * 2012-12-06 2016-05-19 オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングOSRAM OLED GmbH Organic optoelectronic devices with infrared detectors
US10354574B2 (en) 2015-09-25 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Driver IC and electronic device
JP2017062474A (en) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 Driver IC and electronic device
JP2021182167A (en) * 2015-09-25 2021-11-25 株式会社半導体エネルギー研究所 Driver IC
CN108711403A (en) * 2016-11-10 2018-10-26 拉碧斯半导体株式会社 display driver and semiconductor device
CN110709994A (en) * 2017-10-20 2020-01-17 深圳市柔宇科技有限公司 Optical sensor and organic light emitting diode display screen

Also Published As

Publication number Publication date
JP5110748B2 (en) 2012-12-26

Similar Documents

Publication Publication Date Title
JP5110748B2 (en) Display device
US7830370B2 (en) Display device and method of manufacturing the same
JP6739508B2 (en) EL display device, personal digital assistant
US9941343B2 (en) Area sensor and display apparatus provided with an area sensor
US7061186B2 (en) EL display device and electronic apparatus
EP2276064B1 (en) El display device and electronic device
JP4801260B2 (en) Electric appliance

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5110748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term