JP2002062856A - Display device and manufacturing method therefor - Google Patents

Display device and manufacturing method therefor

Info

Publication number
JP2002062856A
JP2002062856A JP2001171802A JP2001171802A JP2002062856A JP 2002062856 A JP2002062856 A JP 2002062856A JP 2001171802 A JP2001171802 A JP 2001171802A JP 2001171802 A JP2001171802 A JP 2001171802A JP 2002062856 A JP2002062856 A JP 2002062856A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
display device
substrate
circuit
formed
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001171802A
Other languages
Japanese (ja)
Other versions
JP5110748B2 (en )
JP2002062856A5 (en )
Inventor
Yasuyuki Arai
Hajime Kimura
Shunpei Yamazaki
舜平 山崎
肇 木村
康行 荒井
Original Assignee
Semiconductor Energy Lab Co Ltd
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/14Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Abstract

PROBLEM TO BE SOLVED: To provide a display device enabling to automatically adjust brightness according to ambient brightness. SOLUTION: To solve the above problem, the configuration of this invention is characterized by having a γ-correction circuit for converting a video signal voltage into a driving voltage for displaying a gradation, and an optical sensor for controlling an input-output characteristic of the γ-correction circuit according to the ambient brightness. In this case, the γ-correction circuit for converting the video signal voltage into a driving voltage for a gradation display is formed on a 1st substrate, the optical sensor for controlling the input-output voltage characteristic of the γ-correction circuit according to the ambient brightness is formed on a 2nd substrate, and the 2nd substrate is fixed on the 1st substrate.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、周囲の明るさに応じて表示画面の輝度調節が可能な表示装置及びその作製方法に関する。 The present invention relates to relates to a display device and a manufacturing method capable of adjusting brightness of a display screen according to the ambient brightness.

【0002】 [0002]

【従来の技術】基板上に薄膜トランジスタ(以下、TF BACKGROUND OF THE INVENTION on a substrate a thin film transistor (hereinafter, TF
Tという)を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用が進められている。 Techniques for forming) that T is progressed significantly, has been promoted to be applied to an active matrix display device. 従来、アモルファスシリコン膜を用いたTFTにより実用化されていたアクティブマトリクス型表示装置は、ドライバICを必要としていた。 Conventionally, an active matrix display device has been put to practical use by a TFT using an amorphous silicon film, it has required a driver IC. しかし、多結晶シリコン膜を用いたTFTは高い駆動周波数で動作が可能となり、 However, TFT using a polycrystalline silicon film enables operation at a high driving frequency,
画素部のTFTと駆動回路のTFTを基板上に一体形成することが可能となっている。 The TFT of the TFT and the driver circuit of a pixel portion it is possible to integrally formed on the substrate.

【0003】駆動回路を基板上に一体形成したアクティブマトリクス型表示装置は、シフトレジスタやサンプリング回路など様々な回路を作り込むことでコストの低減、装置の小型化、生産歩留まりの向上など、様々な利点が得られるとして注目されている。 [0003] The active matrix type display device which is integrally formed a drive circuit on the substrate, cost reduction by fabricate various circuits such as a shift register or a sampling circuit, miniaturization of the apparatus, and improvement of production yield, various the advantage has been attracting attention as obtained.

【0004】ところで、アクティブマトリクス型表示装置は、数十から数百万個の各画素にTFTが配置され、 Meanwhile, active matrix display device, TFT are arranged several tens to several millions pixels of,
そのTFTのそれぞれに個別電極(画素電極)が設けられている。 Individual electrodes each (pixel electrode) is provided for the TFT. 液晶表示装置の場合には、TFTが形成された素子基板と、共通電極が形成された対向基板との間に液晶が封入されている。 In the case of the liquid crystal display device includes a device substrate on which a TFT is formed, liquid crystal is sealed between the counter substrate a common electrode is formed. そして、個別電極と共通電極との間の液晶を誘電体とした一種のコンデンサを形成している。 Then, to form a sort of capacitor as a dielectric liquid crystal between the common electrode and the individual electrodes. 液晶表示装置の動作は、各画素に印加する電圧をTFTのスイッチング機能により制御して、このコンデンサへ電荷を蓄積することで液晶を駆動し、液晶を透過する光量を調節して画像を表示する仕組みとなっている。 Operation of the liquid crystal display device, a voltage applied to each pixel is controlled by switching the function of TFT, the liquid crystal is driven by storing a charge to the capacitor, and displays an image by adjusting the amount of light transmitted through the liquid crystal It has a mechanism. 光源は、外光を利用する反射型液晶表示装置もあるが、バックライトまたはフロントライトを用いた液晶表示装置が一般的である。 The light source, there is a reflection type liquid crystal display device using external light, a liquid crystal display device using a backlight or front light is generally used.

【0005】一方、画素毎に発光素子を設け、その発光素子の点滅をTFTにより制御して画像を表示する表示装置も開発されている。 On the other hand, the light-emitting element provided in each pixel, has been developed display device for displaying an image by controlling the blinking of the light-emitting elements by TFT. 発光素子はエレクトロルミネセンス(Electro Luminescence : 以下、ELと表記する)を利用していることから、この種の表示装置はEL Emitting element electroluminescent (Electro Luminescence: hereinafter referred to as EL) because it utilizes, this type of display device EL
表示装置とも呼ばれている。 It is also referred to as a display device. TFTを用いたアクティブマトリクス型EL表示装置は、各画素のそれぞれにスイッチング用のTFT(以下スイッチング用TFTという)を設け、そのスイッチング用TFTによって電流制御を行うTFT(以下電流制御用TFTという)を動作させてEL層(発光層を含む有機化合物層を指していう)を発光させる。 The active matrix type EL display device using the TFT, the switching of the TFT (hereinafter referred switching TFT) provided in each of the pixels, a TFT (hereinafter referred to as current controlling TFT) for controlling the current through the switching TFT It is operated to emit light EL layer (means pointing to the organic compound layer including a light-emitting layer). 例えば特開平10−189252号に記載されたEL表示装置がある。 For example, a is an EL display device described in JP-A-10-189252.

【0006】このように、アクティブマトリクス型表示装置は、外光を利用するにしろ、自発光の光を用いるにしろ、映像信号に基づいた入力電圧により画面の輝度の強弱をTFTで制御して画像表示を行う仕組みとなっている。 [0006] Thus, the active matrix display device, white to utilize external light, white in using a self-luminous light, the input voltage based on the video signal to control the brightness intensity of the screen with TFT It has a mechanism to carry out the display image.

【0007】 [0007]

【発明が解決しようとする課題】しかしながら、従来の表示装置の多くは画像表示を行うための入力電圧特性が固定であり、必要とされる表示装置の最大輝度が周囲環境によって異なることへの配慮が十分なされてなかった。 [SUMMARY OF THE INVENTION] However, many conventional display device an input voltage characteristics fixed for displaying images, consider the maximum brightness of the display device is required to vary depending on the ambient environment It has not been enough. 周囲の環境が夜間であり暗い場合には、昼間屋外で使用する場合と同等の輝度がなくても認識することができるにもかかわらず、輝度調整がされていないことにより使用者にとっては眩しく感じられ視認性を損なってしまうことも多かった。 When the surrounding environment is nighttime dark, despite can be recognized without a comparable brightness and when used in the daytime outdoors, bright feel for the user by not brightness adjustment It is that there were many that would impair visibility.

【0008】勿論、周囲の明るさをセンサーにより検知して画面の輝度を調節する方法は提案されている。 [0008] Of course, a method of adjusting the brightness of the screen is detected by the sensor ambient brightness have been proposed. 明るさ、即ち照度を検知するセンサーとしてはフォトダイオード、フォトトランジスタなどが用いられる。 Brightness, i.e. photodiode, phototransistor is used as a sensor for detecting the illuminance. しかし、 But,
これらのセンサーを個別部品として表示装置に実装すると、その分余計な面積を必要とする。 When these sensors are mounted on the display device as separate components, requiring a correspondingly extra area. 外光は表示装置の周辺の物体で散乱して様々な角度から光センサーに入射する。 External light incident on the optical sensor from various angles and scattered by the object around the display device. その結果、周囲の明るさと輝度の補正にずれが生じてしまうことが問題となる。 As a result, it is shifted to the correction of the surrounding brightness and brightness occurs a problem.

【0009】また、センサーの種類によっては、人間の視感度とセンサーの分光感度特性とを合わせるために、 Further, depending on the type of sensor, in order to match the spectral sensitivity characteristics of the human visual sensitivity and the sensor,
光学フィルターを装着しなければ補正に誤差が生じてしまうという問題点がある。 There is a problem that error correction to be fitted an optical filter occurs. 例えば、単結晶シリコンを用いたセンサーは、分光感度が赤外光領域に広がっているため、正確に明るさを補正するためには視感度補正フィルターを設ける必要がある。 For example, a sensor using single crystal silicon, because the spectral sensitivity is spread to the infrared light region, in order to correct accurately brightness it is necessary to provide a visibility correction filter. そのために、どうしても表示装置の大型化を余儀なくされてしまう。 Therefore, it would be inevitably forced to the size of the display device.

【0010】上記問題点を解決するために、本発明は、 [0010] In order to solve the above problems, the present invention is,
周囲の明るさに応じて輝度調節を自動的に調節することを可能とすると共に、人間が感じる周囲の明るさの変化に対し適切な輝度調節が可能な表示装置を実現することを目的とする。 Together it makes it possible to automatically adjust the brightness adjusted according to the ambient brightness, and an object thereof is to changes in brightness around a human feel to realize a display device capable of proper brightness control .

【0011】 [0011]

【課題を解決するための手段】上記問題点を解決するための本発明の構成は、アクティブマトリクス型表示装置において、γ補正回路の出力線が映像信号処理回路に接続している。 Means for Solving the Problems The configuration of the present invention for solving the above problems, in the active matrix display device, the output line of the γ correction circuit is connected to the video signal processing circuit. γ補正回路は光センサーからの出力信号により、周囲の明るさに応じて画素の見かけ上の輝度を変化させる信号を映像信号処理回路に入力する。 γ correction circuit by an output signal from the optical sensor, and inputs a signal for changing the brightness on the apparent pixel in accordance with the ambient brightness in the video signal processing circuit. 光センサーは複数個設ける。 The optical sensor provide a plurality. 光センサーをアクティブマトリクス型表示装置の画素部の周囲に複数個設けることにより周辺の物体で散乱して様々な角度から各光センサーに入射する光強度を検知して、そのバランスをとることにより適切な補正をすることができる。 It detects the intensity of light incident from various angles to the optical sensor and scattered by surrounding objects by providing a plurality of light sensors around the pixel portion of an active matrix display device, suitably by taking the balance it is possible to the Do not correct. 尚、γ補正回路以外の補正回路を用いることも可能である。 It is also possible to use a correction circuit other than γ correction circuit.

【0012】この場合、映像信号電圧を階調表示するための駆動電圧に変換するγ補正回路は第1の基板に形成され、前記γ補正回路入出力電圧特性を周囲の明るさに応じて制御するための光センサーが第2の基板に形成され、前記第1の基板に前記第2の基板が固定されている構成が望ましい。 [0012] In this case, gamma correction circuit for converting the driving voltage for gradation display a video signal voltage is formed on the first substrate, control the gamma correction circuit input-output voltage characteristic according to the ambient brightness optical sensors for is formed on the second substrate, configured to the second substrate to the first substrate is fixed is desirable.

【0013】また、他の発明の構成は、画素部が形成された基板の外周部に設けられた複数の光センサーと、複数の光センサーと接続するソースフォロワ回路と、ソースフォロワ回路に接続するγ補正回路と、γ補正回路に接続する映像信号増幅回路と、映像信号増幅回路に接続するソース信号線駆動回路と、ソース信号線駆動回路に接続する画素部とを有している。 Further, another structure of the present invention includes a source follower circuit for connecting the plurality of optical sensors provided on the outer peripheral portion of the substrate on which the pixel portion is formed, a plurality of light sensors, connected to a source follower circuit It has a γ correction circuit, a video signal amplifier circuit connected to the γ correction circuit, a source signal line driver circuit connected to the video signal amplifier circuit, and a pixel portion connected to the source signal line driver circuit. 本発明で用いる光センサーは、好適には非晶質シリコンを光電変換層に含む光センサーを適用する。 Optical sensor used in the present invention preferably applies a light sensor including an amorphous silicon photoelectric conversion layer.

【0014】この光センサーは、光電変換層にp型とn [0014] The optical sensor includes a p-type photoelectric conversion layer n
型の非晶質半導体膜又は微結晶半導体膜の間にI型の高抵抗の非晶質シリコン膜を挟んでいる。 Sandwiching an amorphous silicon film of I-type high-resistance between types of the amorphous semiconductor film or a microcrystalline semiconductor film. また、光入射側には透明電極を、その反対側には金属電極が形成された構造を有している。 Further, the transparent electrode on the light incident side, and has a structure in which a metal electrode is formed on the opposite side. このような構造の光センサーは、分光感度特性において500〜600nmにピークを持ち、 Light sensor having such a structure has a peak at 500~600nm in the spectral sensitivity characteristics,
人間の視感度特性に近くなっている。 It is close to the human visual sensitivity characteristics. 従って、視感度補正フィルターを使わなくても良い。 Therefore, it is not necessary to use the visibility correction filter.

【0015】また、他の発明の構成は、第1の基板上に薄膜トランジスタで画素部を形成する工程と、第2の基板上に光センサーを形成する工程と、前記第1の基板に前記第2の基板を固定する工程とを有することを特徴としている。 [0015] According to another aspect of the present invention, a step of forming a pixel portion of a thin film transistor over a first substrate, forming a light sensor on the second substrate, the second to the first substrate It is characterized by a step of fixing the second substrate.

【0016】また、他の発明の構成は、第1の基板上に薄膜トランジスタで画素部と、前記画素部の駆動回路と、前記画素部の輝度を制御する制御回路とを形成する工程と、第2の基板上に光センサーを形成する工程と、 Further, another structure of the present invention comprises the steps of forming a pixel portion of a thin film transistor over a first substrate, a driving circuit of the pixel portion, and a control circuit for controlling the luminance of the pixel portion, a forming a photosensor on a second substrate,
前記第1の基板に前記第2の基板を固定し、前記制御回路と前記光センサーを電気的に接続する工程とを有することを特徴としている。 The second substrate is fixed to the first substrate, it is characterized by a step of electrically connecting the light sensor and the control circuit.

【0017】光センサーを構成する微結晶半導体膜や非晶質シリコン膜及び電極を形成するための導電膜は、プラズマCVD法やスパッタ法で形成することができる。 The conductive film for forming a microcrystalline semiconductor film or an amorphous silicon film and the electrode constituting the optical sensor can be formed by plasma CVD or sputtering.
これらの成膜法は基板の面積が大型化しても被膜を形成することが可能である。 These film formation methods can be an area of ​​the substrate to form a coating film even in size. 例えば、1辺が300mm以上、 For example, one side or 300 mm,
好ましくは1000mm以上の基板を用いることが可能である。 Preferably it is possible to use more substrates 1000 mm. 一方、表示装置に実装する光センサーのサイズは1辺が1〜5mmであり、大型基板を用いることにより、 On the other hand, the size of the light sensor mounted on the display device is one side 1 to 5 mm, by using a large substrate,
1枚の基板から多数の光センサーを取り出すことができる。 It can be from one substrate taken out a number of light sensors.

【0018】 [0018]

【発明の実施の形態】図1はデジタル駆動方式のアクティブマトリクス型表示装置の回路構成のブロック図を示す。 Figure 1 DETAILED DESCRIPTION OF THE INVENTION shows a block diagram of a circuit configuration of an active matrix display device of the digital drive method. 画素部101はゲート信号線駆動回路102から延在する複数のゲート線113と、ソース信号線駆動回路103から延在する複数のソース線114とが交差して形成され、各交点にTFTを設けて形成されている。 Provided the pixel portion 101 and the plurality of gate lines 113 extending from the gate signal line driver circuit 102, a plurality of source lines 114 extending from the source signal line driver circuit 103 are formed to cross the TFT at each intersection It is formed Te. 画素部に入力されるデジタルデータ信号を形成する映像信号処理回路112を有している。 And a video signal processing circuit 112 to form a digital data signal input to the pixel portion.

【0019】周囲の明るさを検知して画素部に入力する画像信号の振幅を制御する制御回路100は、光センサー107からの出力を検出する検出回路108、A/D The control circuit 100 for controlling the amplitude of the image signal to be input to the pixel unit detects the ambient brightness is, the detection circuit 108 for detecting the output from the optical sensor 107, A / D
変換回路109、演算処理回路110、γ補正回路11 Conversion circuit 109, the arithmetic processing circuit 110, gamma correction circuit 11
1から成っている。 It is made up of 1.

【0020】光センサー107は、光電変換層にp型とn型の非晶質半導体膜又は微結晶半導体膜の間にI型の高抵抗の非晶質シリコン膜を挟んだpin接合を有する構造を採用する。 The optical sensor 107 is a structure having a pin junction sandwiching an amorphous silicon film of I-type high-resistance between the p-type and n-type amorphous semiconductor film or microcrystalline semiconductor film photoelectric conversion layer the adopted. 光入射側には透明電極を、その反対側には金属電極が形成された構造を有している。 The transparent electrode on the light incident side, and has a structure in which a metal electrode is formed on the opposite side. このように非晶質シリコン膜を用いた光センサーは、分光感度特性において500〜600nmにピークを持ち、人間の視感度特性に近くなっている。 The photosensor using an amorphous silicon film as has a peak at 500~600nm in the spectral sensitivity characteristic is closer to the human visual sensitivity characteristics. 従って、視感度補正フィルターを使わなくても良い。 Therefore, it is not necessary to use the visibility correction filter.

【0021】図2は検出回路108を説明する回路図であり、リセット用TFT202を導通状態にすると光センサー201には逆バイアス電圧が印加される。 [0021] Figure 2 is a circuit diagram illustrating a detection circuit 108, a reverse bias voltage is applied to the optical sensor 201 when the reset TFT202 conductive. (以後、光センサー201のマイナス側端子の電位が電源電圧の電位まで充電される動作をリセットと呼ぶ)その後、リセット用TFT202を非導通状態にする。 (Hereinafter, referred to as operation in which the potential of the minus terminal of the optical sensor 201 is charged to the potential of the power supply voltage and reset) then the reset TFT202 nonconductive. その時、光センサー201の起電力により、時間が経過するに従い電源電圧の電位まで充電されていた光センサー2 Then, the electromotive force of optical sensor 201, optical sensor 2 which has been charged to the potential of the power supply voltage in accordance with the lapse of time
01のマイナス側端子の電位が光電変換によって発生した電荷によって除々に低下する。 The potential of the negative terminal 01 is lowered gradually by the charge generated by photoelectric conversion. そして、ある一定時間を経過した後、スイッチ用TFT204を導通状態とすると、増幅用TFT203を通って出力側に信号が出力される。 Then, after the elapse of a certain time, when the switch TFT204 conductive, the signal is outputted to the output side through the amplifying TFT 203.

【0022】この場合、増幅用TFT203とスイッチ用TFT204はいわゆるソースフォロワ回路として動作する。 [0022] In this case, amplification TFT203 and the switching TFT TFT204 operates as a so-called source follower circuit. 図2ではソースフォロワ回路をnチャネル型T In Figure 2 a source follower circuit n-channel type T
FTで形成した例で示されているが、勿論、pチャネル型TFTでも形成することができる。 Are shown in the example formed by FT but, of course, can be formed even p-channel type TFT. 増幅側電源線20 Amplifying side power supply line 20
5には電源電圧Vddが加えられている。 Power supply voltage Vdd is added to 5. バイアス側電源線206は基準電位0Vが与えられている。 Bias side power source line 206 is given a reference potential 0V. 増幅用TF Amplification for TF
T203のドレイン側端子は増幅側電源線に接続され、 The drain terminal of T203 is connected to the amplifier power line,
ソース側端子はスイッチ用TFT204のドレイン端子に接続されている。 The source terminal is connected to the drain terminal of the switching TFT 204. スイッチ用TFT204のソース側端子はバイアス側電源線206に接続されている。 The source terminal of the switch TFT204 is connected to the bias power line 206. スイッチ用TFT204のゲート端子にはバイアス電圧Vb Bias voltage Vb to the gate terminal of the switch for TFT204
が印加され、このTFTにはバイアス電流Ibが流れる。 There is applied, through a bias current Ib to the TFT. スイッチ用TFT204は基本的には定電流源として動作する。 Switch TFT204 basically operates as a constant current source. 増幅用TFT203のゲート端子には入力電圧Vinが加えられ、ソース端子が出力端子となる。 The gate terminal of the amplifying TFT203 input voltage Vin is applied, a source terminal as the output terminal. このソースフォロワ回路の入出力関係は、Vout=Vin− Input-output relationship of the source follower circuit, Vout = Vin-
Vbとなる。 The Vb.

【0023】この出力電圧VoutはA/D変換回路10 [0023] The output voltage Vout is A / D conversion circuit 10
9によりデジタル信号に変換する。 9 by converting into a digital signal. デジタル信号は演算処理回路110に入力された信号に対して、あらかじめ設定しておいた比較データに基づき画像の輝度を補正するための補正信号に変換する。 Digital signal is converted into a correction signal for correcting the luminance of the image based on the comparison data with respect to input to the arithmetic processing circuit 110 signals, previously set. γ補正回路111はこの補正信号に基づいて補正電圧を発生し、その出力線は映像信号処理回路112に接続して補正電圧を出力する。 The γ correction circuit 111 a correction voltage generated based on the correction signal, the output line outputs a correction voltage and connected to the video signal processing circuit 112.

【0024】映像信号処理回路112ではアナログ信号又はデジタル信号でなるビデオ信号(画像情報を含む信号)を、時分割階調を行うためのデジタルデータ信号に変換すると共に、時分割階調表示を行うために必要なタイミングパルス等を発生させ、ソース信号線駆動回路に入力する。 [0024] converts the the video signal processing circuit 112 video signal consisting of analog signal or digital signal (a signal containing image information) into digital data signals for performing time-division gradation time, performing time division gray scale display generates a timing pulse and the like necessary for, input to the source signal line driver circuit.

【0025】映像信号処理回路112には時分割階調データ信号発生回路が含まれ、この回路には1フレーム期間をnビット(nは2以上の整数)の階調に対応した複数のサブフレーム期間に分割する手段と、それら複数のサブフレーム期間においてアドレス期間及びサステイン期間を選択する手段と、そのサステイン期間をTs1: [0025] includes a time division gray scale data signal generating circuit for a video signal processing circuit 112, a plurality of sub-frames corresponding to the gradation of n bits, one frame period in this circuit (n is an integer of 2 or more) means for dividing the period, means for selecting an address period and a sustain period in the plurality of subframe periods, the sustain period Ts1:
Ts2:Ts3:…:Ts(n-1):Ts(n)=2 0 Ts2: Ts3: ...: Ts ( n-1): Ts (n) = 2 0:
-1 :2 -2 :…:2 -(n-2) :2 -(n-1)となるように設定する手段とが含まれている。 2 -1: 2 -2: ...: 2 - (n-2): 2 - and a means for setting as (n-1) become included.

【0026】次に時分割階調表示について、図20を用いて説明する。 Next the time division gray scale display will be described with reference to FIG. 20. ここではnビットデジタル駆動方式により2 n階調のフルカラー表示を行う場合について説明する。 Here it will be described the case of performing full color display of 2 n gray-scale by an n-bit digital driving method. まず、図20に示すように1フレーム期間をn個のサブフレーム期間(SF1〜SFn)に分割する。 First, it is divided into n subframe periods (SF1 to SFn) of the one frame period as shown in FIG. 20. なお、画素部の全ての画素が1つの画像を表示する期間を1フレーム期間と呼ぶ。 Note that a period during which all the pixels of the pixel portion display one image is referred to as one frame period. フレーム期間は、発振周波数は60Hz以上、即ち1秒間に60以上設けられており、1 Frame period, the oscillation frequency is higher 60 Hz, that is, provided more than 60 per second, 1
秒間に60以上の画像が表示されている。 60 or more images are displayed in seconds. 1秒間に表示される画像の数が60より少なくなると、視覚的にフリッカ等の画像のちらつきが目立ち始める。 If the number of images displayed in one second is less than 60, it begins visually noticeable flickering image flickering. また、1フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。 Further, it referred to the period divided into a plurality of one frame period and the sub-frame period. 階調数が多くなるにつれて1フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。 The number of divisions of one frame period as the number of gradations becomes larger increase must drive the drive circuit at high frequencies.

【0027】1つのサブフレーム期間はアドレス期間(Ta)とサステイン期間(Ts)とに分けられる。 [0027] One subframe period is divided into an address period (Ta) and a sustain period and (Ts). アドレス期間とは、1サブフレーム期間中、全画素にデータを入力するのに要する時間であり、サステイン期間とは、画素がオン状態(明状態)でいる期間を示している。 The address period, during one sub-frame period, a time required for inputting data to all the pixels, the sustain period, a pixel indicates the ON state (bright state) Dale period.

【0028】n個のサブフレーム期間(SF1〜SF [0028] n sub-frame period (SF1~SF
n)がそれぞれ有するアドレス期間(Ta1〜Tan) n) the address period having respectively (ta1 to tan)
の長さは全て一定である。 The length of the are all constant. SF1〜SFnがそれぞれ有するサステイン期間(Ts)をそれぞれTs1〜Tsn SF1~SFn is the sustain period, each having a (Ts), respectively Ts1~Tsn
とする。 To. サステイン期間の長さは、Ts1:Ts2:T The length of the sustain period, Ts1: Ts2: T
s3:…:Ts(n−1):Tsn=2 0 :2 -1 s3: ...: Ts (n- 1): Tsn = 2 0: 2 -1:
-2 :…:2 -(n-2) :2 -(n-1)となるように設定する。 2 -2: ...: 2 - ( n-2): 2 - and set to be (n-1).
但し、SF1〜SFnを出現させる順序はどのようにしても良い。 However, the order that would give the SF1~SFn may in any way. このサステイン期間の組み合わせで2 n階調のうち所望の階調表示を行うことができる。 It can perform a desired gradation display among the combinations by 2 n gradations of the sustain period.

【0029】サステイン期間はγ補正回路111からの補正電圧に基づいて決定され、周囲の明るさに応じて映像の輝度調整を行う。 The sustain period is determined based on the correction voltage from the γ correcting circuit 111 performs brightness adjustment of the image according to the ambient brightness.

【0030】ソース信号線駆動回路103は基本的にシフトレジスタ104、ラッチA105、ラッチB106 The source signal line driver circuit 103 is essentially a shift register 104, a latch A105, latch B106
を有している。 have. また、シフトレジスタ104にはクロックパルス(CLK)及びスタートパルス(SP)が入力され、ラッチA105にはデジタルデータ信号(Digita The clock pulse (CLK) and a start pulse (SP) are inputted to the shift register 104, the latch A105 digital data signal (Digita
l Data Signals)が入力され、ラッチB106にはラッチ信号(Latch Signals)が入力される。 l Data the Signals) is input, the latch B106 latch signal (Latch the Signals) are input. なお、図1においてソース信号線駆動回路103は1つだけ設けられているが、ソース信号線駆動回路は複数個設けても良い。 Although the source signal line driver circuit 103 is provided only one in FIG. 1, the source signal line driver circuit may be provided a plurality.

【0031】また、ゲート信号線駆動回路102は、シフトレジスタ、バッファ等(いずれも図示せず)を有している。 Further, the gate signal line driver circuit 102 includes a shift register, a buffer, etc. (all not shown). なお、図3(A)においてゲート信号線駆動回路302a、302bは2つ設けられているが、本実施の形態においてデータ信号線駆動回路は1つであってもよい。 Incidentally, FIG. 3 (A) in gate signal line driver circuit 302a, 302b is provided two, the data signal line driving circuit in this embodiment may be one.

【0032】図15はアナログ駆動方式のアクティブマトリクス型表示装置の構成を示すブロック図を示す。 [0032] Figure 15 is a block diagram showing the configuration of an active matrix display device of an analog driving system. 1
21はソース信号線駆動回路、102はゲート信号線駆動回路である。 The source signal line driver circuit 21, 102 denotes a gate signal line driver circuit. 本実施例ではソース信号線駆動回路とゲート信号線駆動回路とを1つづつ設けたが、本発明はこの構成に限定されない。 Is provided one by one to the source signal line driver circuit and the gate signal line driver circuit in the present embodiment, the present invention is not limited to this structure. ソース信号線駆動回路を2つ設けても良い。 A source signal line driver circuit may be two provided. また、ゲート信号線駆動回路を2つ設けても良い。 Further, the gate signal line driver circuit may be two provided.

【0033】ソース信号線駆動回路121は、シフトレジスタ122、レベルシフト123、サンプリング回路124を有している。 The source signal line driver circuit 121 includes a shift register 122, a level shift 123, and a sampling circuit 124. なおレベルシフトは必要に応じて用いればよく、必ずしも用いなくとも良い。 Note the level shift may be used if necessary, it may not necessarily be used. また本実施例においてレベルシフトはシフトレジスタ122とサンプリング回路124との間に設ける構成としたが、本発明はこの構成に限定されない。 Although the level shifting in this embodiment has a configuration provided between the shift register 122 and the sampling circuit 124, the present invention is not limited to this structure. シフトレジスタ122の中にレベルシフト123が組み込まれている構成にしても良い。 Level shift 123 in the shift register 122 may be configured built.

【0034】クロック信号(CLK)、スタートパルス信号(SP)がシフトレジスタ122に入力される。 [0034] the clock signal (CLK), the start pulse signal (SP) are input to the shift register 122. シフトレジスタ122からアナログの信号(アナログ信号)をサンプリングするためのサンプリング信号が出力される。 Sampling signal for sampling the analog signal (analog signal) from the shift register 122 is output. 出力されたサンプリング信号はレベルシフト1 The output sampling signal is level-shifted 1
23に入力され、その電位の振幅が大きくなって出力される。 Is input to 23, the amplitude of the potential is output increases. レベルシフト123から出力されたサンプリング信号は、サンプリング回路124に入力される。 Sampling signal output from the level shift 123 is inputted to the sampling circuit 124. そしてサンプリング回路124に入力されるアナログの映像表示信号がサンプリング信号によってそれぞれサンプリングされ、ソース信号線に入力される。 The image display signal of the analog input to the sampling circuit 124, respectively are sampled by the sampling signal is input to the source signal line.

【0035】周囲の明るさを検知して画素部に入力する画像信号の振幅を制御する制御回路120は、光センサー126、光センサー126からの出力を検出する検出回路127、演算処理回路128、γ補正回路129から成っている。 The control circuit 120 for controlling the amplitude of the image signal to be input to the pixel unit detects the ambient brightness, the optical sensor 126, detection circuit 127 for detecting the output from the optical sensor 126, the arithmetic processing circuit 128, It consists of a γ correction circuit 129. 光センサー126と検出回路127の回路構成は図2と同様なものであり、この出力電圧Vout Circuit configuration of the optical sensor 126 and the detection circuit 127 are merely similar to FIG. 2, the output voltage Vout
は演算処理回路128に入力された信号に対して、画像の輝度を補正するための補正信号に変換する。 For input to the arithmetic processing circuit 128 signal into a correction signal for correcting the luminance of the image. 映像信号処理回路125では、補正信号に基づいて映像信号の振幅を変化させ輝度調整を行う。 In the video signal processing circuit 125 performs brightness adjustment by changing the amplitude of the video signal based on the correction signal.

【0036】このように、アナログ駆動方式のアクティブマトリクス型表示装置であっても、光センサーを取り付け、光センサーが検知する周囲の明るさを基に補正電圧を変化させ電圧階調を行って輝度調節を行うことができる。 The luminance Thus, even an active matrix display device of an analog drive system, mounting the light sensor, the light sensor is subjected to voltage gradation by changing the correction voltage based on the ambient brightness sensing adjustment can be performed. 尚、ここで示した画素部及やその駆動回路の構成は一例であり、本実施形態で示す構成に何ら限定されるものではない。 The configuration of the pixel portion 及 or its driver circuit shown here is only an example and is not in any way limited to the structure described in this embodiment.

【0037】 [0037]

【実施例】[実施例1]図3は輝度の自動調節機能を有するアクティブマトリクス型表示装置の概略図を示している。 EXAMPLES Example 1] FIG. 3 shows a schematic view of an active matrix display apparatus having an automatic adjustment function of luminance. 絶縁表面を有する基板300には、画素部301、 A substrate 300 having an insulating surface, a pixel portion 301,
ゲート信号線駆動回路302a、302b、ソース信号線駆動回路303a、303b、制御回路305、映像信号処理回路304、入力端子307、光センサー30 The gate signal line driver circuit 302a, 302b, the source signal line driver circuit 303a, 303b, the control circuit 305, a video signal processing circuit 304, input terminal 307, the optical sensor 30
6が設けられている。 6 is provided. 光センサー306の数は図3で示すように基板300の外周部に複数個設ける。 The number of light sensors 306 are provided a plurality on an outer peripheral portion of the substrate 300 as shown in Figure 3. 複数個の光センサー306を設けると、様々な角度からの光を検知してきめ細かな輝度制御を行うことができる。 Providing a plurality of light sensors 306, it is possible to perform fine luminance control by detecting the light from various angles.

【0038】光センサー306は非晶質シリコンなど光電効果を有する材料を用いて作製する。 The optical sensor 306 is manufactured using a material having a photoelectric effect, such as amorphous silicon. 光センサー30 Light sensor 30
6は別基板上に作製し、基板300の画素部301及び駆動回路の外側であり、基板300の外周部に取り付ける。 6 is fabricated on a separate substrate, it is outside of the pixel portion 301 and the driving circuit board 300, attached to the outer peripheral portion of the substrate 300. この場合、光センサーの受光面と、画素部の映像表示面は同じ方向を向いている。 In this case, the light receiving surface of the light sensor, the image display surface of the pixel portion are oriented in the same direction.

【0039】画素部301は、マトリクス状に複数の画素308が配列して形成されている。 The pixel portion 301 includes a plurality of pixels 308 are formed by arranging in a matrix. 画素308は表示装置の種類によりその構成は異なるが、いずれにしても各画素にはTFTが設けられている。 Pixel 308 that configuration is different depending on the type of the display device, TFT is provided in each Anyway pixel.

【0040】映像信号処理回路304及び制御回路30 The video signal processing circuit 304 and the control circuit 30
5の構成は図1(デジタル駆動)または図15(アナログ駆動)と同様なものであり、光センサー306からの出力に応じてソース信号線駆回路に入力する映像信号の振幅を変化させ輝度調整を行う。 5 configuration are those similar to FIG. 1 (digital drive) or 15 (analog driving), brightness adjustment by changing the amplitude of the video signal input to the source signal line driving circuit in accordance with the output from the photosensor 306 I do. 周囲が明るい場合には映像信号の振幅を大きくし、画像の輝度を高くする。 Increasing the amplitude of the video signal in a bright environment, to increase the brightness of the image. 暗い場合にはその反対とする。 If the dark and vice versa.

【0041】画素部301、ゲート信号線駆動回路30 The pixel portion 301, a gate signal line driving circuit 30
2、ソース信号線駆動回路303、映像信号処理回路3 2, the source signal line driver circuit 303, the video signal processing circuit 3
04、制御回路305はTFTを用いて基板300上に形成することができる。 04, the control circuit 305 may be formed on the substrate 300 by using a TFT.

【0042】本発明は、アクティブマトリクス型表示装置において、周囲の明るさを光センサーで検知し、この情報に基づいて映像表示の輝度を制御するものである。 [0042] The present invention, in an active matrix display device, detected by the optical sensor the ambient brightness, and controls the brightness of the image displayed on the basis of this information.
光センサー306は画素部301の周囲に複数個設けることにより周辺の物体で散乱して様々な角度から各光センサーに入射する光強度を検知して、そのバランスをとることにより適切な補正をすることができる。 Optical sensor 306 detects the light intensity incident from various angles to the optical sensor and scattered by surrounding objects by providing a plurality around the pixel portion 301, the appropriate correction by taking the balance be able to. 尚、図3 Incidentally, FIG. 3
の表示装置の構成に限定されるものではなく、図3の構造は本発明を実施する上での好ましい形態の一つに過ぎない。 Is not limited to the configuration of the display device, the structure of FIG. 3 is only one preferred form of implementing the present invention.

【0043】[実施例2]図3に示す構成アクティブマトリクス型表示装置は液晶表示装置やEL表示装置を実現することを可能とする。 [0043] [Example 2] configuration active matrix display device shown in FIG. 3 makes it possible to realize a liquid crystal display device or an EL display device. 本実施例では基板上にTFTを形成し、液晶表示装置を作製する場合の例を説明する。 In this embodiment a TFT is formed on a substrate, an example of a case of manufacturing a liquid crystal display device.

【0044】まず、図4(A)に示すように、コーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラス基板401上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成るブロッキング層402を形成する。 [0044] First, as shown in FIG. 4 (A), Corning # 7059 glass and # like barium borosilicate glass represented 1737 glass or alumino silicon oxide film on a glass substrate 401, such as borosilicate glass, to form a blocking layer 402 made of an insulating film such as a silicon nitride film or a silicon oxynitride film. 例えば、プラズマCVD法でSiH 4 、NH 3 、N 2 Oから作製される酸化窒化シリコン膜を10〜200nm(好ましくは50〜100nm)形成し、同様にSiH 4 、N 2 Oから作製される酸化窒化水素化シリコン膜を50〜200 For example, a SiH 4, NH 3, N 2 silicon oxynitride film formed from O by plasma CVD 10 to 200 nm (preferably 50 to 100 nm) is formed, similarly oxidized made from SiH 4, N 2 O the hydrogenated silicon nitride film 50 to 200
nm(好ましくは100〜150nm)の厚さに積層形成する。 nm (preferably 100 to 150 nm) is laminated to a thickness of. 本実施例ではブロッキング層402を2層構造として示したが、前記絶縁膜の単層膜または2層以上積層させた構造として形成しても良い。 Although this embodiment shows the blocking layer 402 a two-layer structure may be formed as the by laminating single-layer film or two or more layers of insulating film structure.

【0045】島状に分割された半導体層403〜406 [0045] island to split the semiconductor layer 403 to 406
は、非晶質構造を有する半導体膜を、レーザーアニール法やファーネスアニール炉を用いた熱処理により結晶構造を有する半導体膜(以下、結晶質半導体膜という)で形成する。 It is a semiconductor film having an amorphous structure, a semiconductor film having a crystal structure by heat treatment using a laser annealing method or a furnace annealing (hereinafter, referred to as crystalline semiconductor film) is formed by. この島状の半導体層403〜406の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。 The thickness of the island-like semiconductor layers 403 to 406 is formed with a thickness of 25 to 80 nm (preferably 30 to 60 nm). 結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。 No limitation is put on the material of the crystalline semiconductor film, but it is preferable to form the silicon or a silicon germanium (SiGe) alloy.

【0046】レーザーアニール法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO 4レーザーを用いる。 [0046] To prepare a crystalline semiconductor film by laser annealing method, a pulse oscillation type or an excimer laser or YAG laser of a continuous emission type, a YVO 4 laser is used. レーザー発振器から出力されるレーザー光は、光学系で線状に集光し半導体膜に照射する方法を用いる。 Laser light output from the laser oscillator, a method of irradiating a semiconductor film condensed into a linear shape by an optical system. アニールの条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数30Hz The conditions of annealing are those be properly selected by an operator, a pulse oscillation frequency 30Hz in the case of using an excimer laser
とし、レーザーエネルギー密度を100〜400mJ/cm 2 And then, the laser energy density 100 to 400 mJ / cm 2
(代表的には200〜300mJ/cm 2 )とする。 (Typically 200~300mJ / cm 2) to. また、YA In addition, YA
Gレーザーを用いる場合には、第2高調波を用いパルス発振周波数1〜10kHzとし、レーザーエネルギー密度を300〜600mJ/cm 2 (代表的には350〜500mJ/ In the case of using a G laser, second the pulse oscillation frequency 1~10kHz using harmonics, the laser energy density 300~600mJ / cm 2 (typically 350~500MJ /
cm 2 )とすると良い。 cm 2) may to be. そして幅100〜1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を80〜98%として行う。 The width 100 to 1000 [mu] m, for example, laser light condensed into a linear shape with a 400μm and irradiated to the whole surface of the substrate, performing superposition rate of the linear laser light at this time the overlap ratio as 80 to 98%.

【0047】次いで、島状の半導体層403〜406を覆うゲート絶縁膜407を形成する。 [0047] Next, a gate insulating film 407 covering the island-like semiconductor layers 403 to 406. ゲート絶縁膜40 Gate insulating film 40
7はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含む絶縁膜で形成する。 7 using a plasma CVD method or a sputtering method, thereby forming an insulating film containing silicon with a thickness of 40 to 150 nm. 本実施例では、120nmの厚さで酸化窒化シリコン膜で形成する。 In this embodiment, a thickness of 120nm is formed of a silicon oxynitride film. 勿論、ゲート絶縁膜407はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。 Of course, the gate insulating film 407 is not limited to such a silicon oxynitride film may be used other insulating films containing silicon as a single layer or a laminate structure.

【0048】そして、ゲート絶縁膜407上にゲート電極を形成するための第1の導電膜408aと第2の導電膜408bとを形成する。 [0048] Then, a first conductive film 408a and a second conductive film 408b for forming a gate electrode on the gate insulating film 407. 本実施例では、第1の導電膜408aを窒化タンタルまたはチタンで50〜100nm In this embodiment, 50 to 100 nm the first conductive film 408a tantalum nitride or titanium
の厚さに形成し、第2の導電膜408bをタングステンで100〜300nmの厚さに形成する。 Of is formed with a thickness, a second conductive film 408b is formed to a thickness of 100~300nm tungsten. これらの材料は、窒素雰囲気中における400〜600℃の熱処理でも安定であり、抵抗率が著しく増大することがない。 These materials are stable even in a heat treatment of 400 to 600 ° C. in a nitrogen atmosphere, never resistivity increases significantly.

【0049】次に図4(B)に示すように、レジストによるマスク409を形成し、ゲート電極を形成するための第1のエッチング処理を行う。 [0049] Next, as shown in FIG. 4 (B), a resist mask 409 is formed by, and a first etching treatment for forming gate electrodes. エッチング方法に限定はないが、好適にはICP(Inductively Coupled Plas Although not limited to the etching method, preferably ICP (Inductively Coupled Plas
ma:誘導結合型プラズマ)エッチング法を用いる。 ma: inductively coupled plasma) etching method is used. エッチング用ガスにCF 4とCl 2を混合し、0.5〜2Pa、 Mixture of CF 4 and Cl 2 as etching gas, 0.5~2Pa,
好ましくは1Paの圧力でコイル型の電極に500WのR Preferably the 500W to a coiled electrode at a pressure of 1 Pa R
F(13.56MHz)電力を投入してプラズマを生成して行う。 F (13.56 MHz) with power of 150 performed to generate plasma. 基板側(試料ステージ)にも100WのRF(13.56 RF of 100W to the substrate side (sample stage) (13.56
MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。 MHz) power of 20 to apply a substantially negative self-bias voltage. CF 4とCl 2を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。 CF 4 and Cl 2 The mixture was tungsten film in the case were, even when the tantalum film and a titanium nitride film, can be respectively etched at comparable rates.

【0050】上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。 [0050] In the above etching conditions, the shape of the mask by a resist, the ends by the effect of the bias voltage applied to the substrate side may be tapered. テーパー部の角度は25〜45度となるようにする。 The angle of the tapered portion is made to be 25 to 45 degrees. また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。 Further, in order to perform etching without any residue on the gate insulating film, the etching time is prolonged by a rate of about 10 to 20%. タングステンに対する酸化窒化シリコン膜の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされる。 The selectivity of a silicon nitride film to the tungsten is 2-4 (typically 3), the overetching treatment, surface of the silicon oxynitride film is exposed is etched about 20 to 50 nm. こうして、第1のエッチング処理により第1の導電膜と第2の導電膜から成る第1の形状の導電層410〜415(第1の導電膜410a〜415aと第2の導電膜410b Thus, the first conductive film and the second conductive first shape conductive layers 410 to 415 made of film (first conductive film 410a~415a and the second conductive film 410b by the first etching treatment
〜415b)を形成する。 ~415b) to form. 416はゲート絶縁膜であり、第1の形状の導電層で覆われない領域は20〜50 416 is a gate insulating film, and regions which are not covered with the first shape conductive layers 20 to 50
nm程度エッチングされ薄くなる。 Is nm about etching becomes thinner.

【0051】そして、図4(C)で示すように、第1のドーピング処理を行いn型の不純物(ドナー)をドーピングする。 [0051] Then, as shown in FIG. 4 (C), doped with n-type impurity (donor) a first doping process. ドーピングの方法はイオンドープ法若しくはイオン注入法で行う。 The method of doping is carried out by ion doping or ion implantation. イオンドープ法の条件はドーズ量を1×10 13 〜5×10 14 /cm 2として行う。 The condition of the ion doping method is performed and the dose amount of 1 × 10 13 ~5 × 10 14 / cm 2. n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いる。 Elements belonging to Group 15 as an impurity element imparting n-type, typically, phosphorus (P) or arsenic (As). この場合、加速電圧を制御(例えば、20〜60keV)して、第1の形状の導電層をマスクとして利用する。 In this case, control the acceleration voltage (e.g., 20~60KeV) to utilize the first shape conductive layers as a mask. こうして、第1 In this way, the first
の不純物領域417〜420を形成する。 Forming a impurity regions 417 to 420. 例えば、第1 For example, the first
の不純物領域417〜420おけるn型の不純物の濃度は1×10 20 〜1×10 21 /cm 3の範囲で形成する。 The concentration of the impurity in the impurity regions 417 to 420 definitive n-type formed in a range of 1 × 10 20 ~1 × 10 21 / cm 3.

【0052】図5(A)で示す第2のエッチング処理は、同様にICPエッチング装置を用い、エッチングガスにCF 4とCl 2とO 2を混合して、1Paの圧力でコイル型の電極に500WのRF電力(13.56MHz)を供給してプラズマを生成する。 [0052] The second etching process shown in FIG. 5 (A), likewise using the ICP etching device, a mixture of CF 4, Cl 2 and O 2 as an etching gas, to a coiled electrode at a pressure of 1Pa by supplying a 500W RF electric power (13.56 MHz) to generate a plasma. 基板側(試料ステージ)には50 The substrate side (sample stage) 50
WのRF(13.56MHz)電力を投入し、第1のエッチング処理に比べ低い自己バイアス電圧を印加する。 W of RF the (13.56 MHz) power is turned on, applies a low self bias voltage as compared with the first etching process. このような条件によりタングステン膜を異方性エッチングし、第1の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。 Such conditions a tungsten film is anisotropically etched by a, so as to leave the first tantalum nitride film or a titanium film is a conductive layer. こうして、第2の形状の導電層42 Thus, the conductive layer of the second shape 42
1〜426(第1の導電膜421a〜426aと第2の導電膜421b〜426b)を形成する。 1-426 (the first conductive film 421a~426a and the second conductive film 421B~426b) formed. ゲート絶縁膜は第2の形状の導電層421〜426で覆われない領域はさらに20〜50nm程度エッチングされて膜厚が薄くなる。 The gate insulating film region not covered with the conductive layers 421 to 426 of the second shape is further 20~50nm about etched film thickness decreases.

【0053】次いで、第2のドーピング処理を行う。 [0053] Then, a second doping process is performed. 第1のドーピング処理よりもドーズ量を下げ高加速電圧の条件でn型の不純物(ドナー)をドーピングする。 Than the first doping treatment to dope the n-type impurity (donor) in the conditions of high acceleration voltage lowers the dose. 例えば、加速電圧を70〜120keVとし、1×10 13 /cm 2 For example, the acceleration voltage is set 70~120keV, 1 × 10 13 / cm 2
のドーズ量で行い、図4(C)で島状の半導体層に形成された第1の不純物領域の内側に第2の不純物領域42 Carried out at a dose, the second impurity region 42 inside the first impurity region formed in the island-shaped semiconductor layer in FIG. 4 (C)
7〜430を形成する。 To form a 7-430. このドーピングは、第2の形状の導電層423b〜426bを不純物元素に対するマスクとして用い、第2の形状の導電層423a〜426a This doping, a conductive layer 423b~426b second shape as masks to the impurity element, the conductive layer of the second shape 423a~426a
の下側の領域に不純物元素が添加されるようにドーピングする。 Doping is performed such that the impurity element is added to the lower region of the. この不純物領域は、第2の形状の導電層423 The impurity region is electrically conductive layer of the second shape 423
a〜426aがほぼ同じ膜厚で残存していることから、 Since a~426a is left substantially the same thickness,
第2の形状の導電層に沿った方向における濃度分布の差は小さく、1×10 17 〜1×10 19 /cm 3の濃度でn型の不純物(ドナー)が含まれるように形成する。 The difference in the concentration distribution in the direction along the conductive layer of the second shape smaller, formed to include n-type impurity at a concentration of 1 × 10 17 ~1 × 10 19 / cm 3 ( donor).

【0054】そして、図5(B)に示すように、第3のエッチング処理を行い、ゲート絶縁膜のエッチング処理を行う。 [0054] Then, as shown in FIG. 5 (B), it performs the third etching process, the etching process is performed in the gate insulating film. その結果、第2の形状の導電層421a〜42 As a result, the conductive layer of the second shape 421a~42
6aもエッチングされ、端部が後退して小さくなり、第3の形状の導電層431〜436(第1の導電膜431 6a is also etched, it becomes smaller retracts end, the conductive layer of the third shape 431 to 436 (first conductive film 431
a〜436aと第2の導電膜431b〜436b)が形成される。 a~436a and the second conductive film 431B~436b) is formed. 437は残存するゲート絶縁膜であり、エッチングをさらに進めて半導体層の表面を露出させても良い。 437 is a gate insulating film remaining may be exposed to the surface of the semiconductor layer further promote etching.

【0055】pチャネル型TFTに対しては、図5 [0055] with respect to the p-channel type TFT, as shown in FIG. 5
(C)に示すように、レジストマスク438、439を形成し、pチャネル型TFTを形成する島状の半導体層にp型の不純物(アクセプタ)をドーピングする。 (C), the forming a resist mask 438 and 439, to dope the p-type impurity (acceptor) in the island-like semiconductor layer forming the p-channel type TFT. p型の不純物(アクセプタ)は13族に属する元素から選ばれ、典型的にはボロン(B)を用いる。 p-type impurity (acceptor) is selected from elements belonging to Group 13, typically, boron (B). 第3の不純物領域440a〜440cの不純物濃度は2×10 20 〜2× Third impurity concentration of the impurity regions 440a~440c of 2 × 10 20 ~2 ×
10 21 /cm 3となるようにする。 Made to be 10 21 / cm 3. 第3の不純物領域にはリンが添加されているが、それ以上の濃度でボロンを添加して導電型を反転させておく。 Although the third impurity regions are doped with phosphorus, it allowed to invert the conductivity type by adding boron at higher concentrations.

【0056】以上までの工程で半導体層に不純物領域が形成される。 [0056] impurity regions in the semiconductor layer in the steps up is formed. 図5において、第3の形状の導電層433 5, the third shape conductive layer 433
〜435はゲート電極となり、第3の形状の導電層43 ~435 becomes the gate electrode, the third shape conductive layer 43
6は容量配線となる。 6 is the capacity wiring. また、第3の形状の導電層43 The conductive layer of the third shape 43
1、432はソース線などの配線を形成する。 1,432 form the wirings such as source lines.

【0057】次に、図6(A)では最初に、窒化シリコン膜(SiN:H)または酸化窒化シリコン膜(SiN Next, the first in FIG. 6 (A), the silicon nitride film (SiN: H) or silicon oxide nitride film (SiN
xy :H)から成る第1の絶縁膜441をプラズマCV x O y: a first insulating film 441 consisting of H) plasma CV
D法で形成する。 Formed by the D method. そして導電型の制御を目的としてそれぞれの島状の半導体層に添加された不純物元素を活性化する工程を行う。 Then a step of activating the impurity elements added to the respective semiconductor layers like islands for the purpose of controlling the conductivity type. 活性化はファーネスアニール炉を用いる熱アニール法で行うことが好ましい。 Activation is preferably performed by a thermal annealing method using an annealing furnace. その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することもできる。 Alternatively, it is also possible to apply laser annealing or rapid thermal annealing (RTA). 熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜6 Oxygen concentration 1ppm or less by thermal annealing, preferably 400 to 700 ° C. in a nitrogen atmosphere 0.1 ppm, typically 500-6
00℃で行うものであり、本実施例では550℃で4時間の熱処理を行う。 It is those carried out at 00 ° C., a heat treatment is performed for 4 hours at 550 ° C. in this embodiment.

【0058】その後、第1の絶縁膜441上に窒化シリコン膜(SiN:H)または酸化窒化シリコン膜(Si [0058] Then, the first insulating film 441 on the silicon nitride film (SiN: H) or silicon oxide nitride film (Si
xy :H)から成る第2の絶縁膜442を形成する。 N x O y: forming a second insulating film 442 made of H).
そして、350〜500℃で熱処理を行う。 Then, the heat treatment is performed at 350~500 ℃. 第2の絶縁膜442から放出される水素により半導体膜の水素化を行う。 Performing hydrogenation of the semiconductor film by hydrogen which is released from the second insulating film 442.

【0059】さらに、図6(B)で示すように有機樹脂からなる第3の絶縁膜443を約1000nmの厚さに形成する。 [0059] Further, formed to a thickness of about 1000nm a third insulating film 443 made of organic resin as shown in FIG. 6 (B). 有機樹脂膜としては、ポリイミド、アクリル、 The organic resin film, polyimide, acrylic,
ポリイミドアミド等を使用することができる。 It can be used polyimide amide. 有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、 The advantage of using an organic resin film, spots and film forming method is simple,
比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。 Since the dielectric constant is low, a point that the parasitic capacitance can be reduced and the viewpoint of excellent flatness. なお上述した以外の有機樹脂膜を用いることもできる。 Incidentally organic resin film other than those described above can also be used. ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成する。 Here, after application to the substrate, A thermal polymerization type polyimide is used to form by firing at 300 ° C..

【0060】次に、に示すように、第3の絶縁膜44 Next, as shown in, the third insulating film 44
3、第2の絶縁膜442、第1の絶縁膜441に、コンタクトホールを形成し、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)などを用いて、接続電極4 3, the second insulating film 442, the first insulating film 441, contact holes are formed, aluminum (Al), titanium (Ti), by using a tantalum (Ta), the connecting electrode 4
51及びソースまたはドレイン配線444〜447を形成する。 51 and forming a source or drain wiring 444 to 447. また、画素部においては、画素電極450、ゲート配線449、接続電極448を形成する。 In the pixel portion, the pixel electrode 450, a gate wiring 449, to form the connection electrode 448.

【0061】こうして、同一の基板上にpチャネル型T [0061] Thus, p-channel type on the same substrate T
FT453とnチャネル型TFT454で形成される周辺回路451と、画素TFT455と保持容量456を有する画素部452が形成される。 A peripheral circuit 451 which is formed by FT453 and n-channel type 454, a pixel portion 452 having a storage capacitor 456 and pixel TFT455 is formed. 図6(B)では周辺回路451のpチャネル型TFT453とnチャネル型TFT454の断面図のみを示しているが、これらのT FIG 6 (B) in shows only cross-sectional view of a p-channel type TFT453 and n-channel type TFT454 peripheral circuit 451, these T
FTを用いて実施例1で示すゲート信号線駆動回路、ソース信号線駆動回路、映像信号処理回路、制御回路を形成することができる。 The gate signal line driver circuit shown in Example 1 using FT, the source signal line driver circuit, a video signal processing circuit, it is possible to form a control circuit. その回路構成は実施者が適宣決定すれば良い。 Its circuitry may be determined by a practitioner as appropriate.

【0062】駆動回路451のpチャネル型TFT45 [0062] p-channel type driving circuit 451 TFT45
3には、チャネル形成領域501、ソース領域またはドレイン領域として機能する第3の不純物領域502〜5 3, a channel formation region 501, third impurity regions functioning as a source region or a drain region 502-5
04を有している。 It has a 04.

【0063】nチャネル型TFT454には、チャネル形成領域505、第3の形状の導電層434から成るゲート電極と重なる第2の不純物領域506(Gate Overl [0063] The n-channel type 454, a channel forming region 505, second impurity regions 506 overlapping with the gate electrode composed of the third shape conductive layer 434 (Gate Overl
apped Drain:GOLD領域)、ゲート電極の外側に形成される第2の不純物領域507(Lightly Doped Drai apped Drain: GOLD region), the second impurity region 507 formed outside the gate electrode (Lightly Doped Drai
n:LDD領域)とソース領域またはドレイン領域として機能する第1の不純物領域508を有している。 n: and the first impurity regions 508 which function as LDD regions) and the source region or the drain region. これらのTFTを用いて、実施例1で示すゲート信号線駆動回路、ソース信号線駆動回路を形成することができる。 Using these TFT, the gate signal line driver circuit shown in Embodiment 1, it is possible to form the source signal line driver circuit.

【0064】画素TFT455にはチャネル形成領域5 [0064] channel forming region 5 in the pixel TFT455
09、ゲート電極を形成する第3の形状の導電層435 09, the third shape conductive layer 435 forming the gate electrode
と重なる第2の不純物領域510(GOLD領域)、ゲート電極の外側に形成される第2の不純物領域511 The second impurity region 510 overlapping with (GOLD region), the second impurity region 511 formed outside the gate electrode
(LDD領域)とソース領域またはドレイン領域として機能する第1の不純物領域512、513、514を有している。 And the first impurity regions 512, 513, 514 which function as (LDD region) and a source region or a drain region. また、保持容量456の一方の電極として機能する半導体膜は不純物領域516、517と不純物が添加されない領域515が形成されている。 Further, the semiconductor film serving as one electrode of the storage capacitor 456 is a region 515 in which the impurity regions 516 and 517 and the impurity is not added are formed.

【0065】画素部452においては、接続電極448 [0065] In the pixel portion 452, the connection electrode 448
によりソース配線432は、画素TFT455のソースまたはドレイン領域512と電気的な接続が形成される。 A source wiring 432 is electrically connected with the source or drain region 512 of the pixel TFT455 is formed. また、ゲート配線449は、ゲート電極435と電気的な接続が形成される。 Further, the gate wiring 449 forms an electrical connection with the gate electrode 435 is formed. また、画素電極450は、画素TFT455のソースまたはドレイン領域514及び保持容量456の一方の電極である半導体膜の不純物領域517と接続している。 The pixel electrode 450 is connected with the semiconductor film of the impurity regions 517 which is one electrode of the source or drain regions 514 and the storage capacitor 456 of the pixel TFT455.

【0066】図6(B)における画素部452の断面図は、図7で示すA−A'線に対応したものである。 [0066] sectional view of a pixel portion 452 in FIG. 6 (B) are those corresponding to the line A-A 'shown in FIG. ゲート電極435は隣接する画素の保持容量の一方の電極を兼ね、画素電極452と接続する半導体層453と重なる部分で容量を形成している。 The gate electrode 435 serves as one electrode of the storage capacitor of adjacent pixels, to form a capacitor in a portion overlapping the semiconductor layer 453 to be connected to the pixel electrode 452. また、ソース配線432 In addition, the source line 432
と画素電極450及び隣接する画素電極451との配置関係は、画素電極450、451の端部をソース配線4 The arrangement relationship between the pixel electrode 451 to the pixel electrode 450 and adjacent source lines to the end of the pixel electrode 450, 451 4
32上に設け、重なり部を形成することにより、迷光を遮り遮光性を高めている。 Provided on the 32, by forming the overlapping portion, to enhance the light blocking effect block the stray light. また、図8はこのような画素の等価回路を示している。 Further, FIG. 8 shows an equivalent circuit of the pixel.

【0067】以上のようにして、実施例1で説明した図3におけるアクティブマトリクス型表示装置の駆動回路及び画素部を形成することができる。 [0067] As described above, it is possible to form the driver circuit and the pixel portion of an active matrix display device in FIG. 3 described in Example 1.

【0068】[実施例3]図16はアクティブマトリクス型表示装置を逆スタガ型TFTで作製した一例を示す。 [0068] [Embodiment 3] FIG. 16 shows an example in which manufacturing an active matrix display device in inverted staggered TFT.
実施例2と同様に、基板1601に、pチャネル型TF As in Example 2, the substrate 1601, p-channel type TF
T1701とnチャネル型TFT1702で形成される周辺回路1705と、画素TFT1703と保持容量1 A peripheral circuit 1705 which is formed by the T1701 and the n-channel type TFT1702, pixel TFT1703 a storage capacitor 1
704を有する画素部1706が形成される。 A pixel portion 1706 having a 704 is formed. 周辺回路1705のpチャネル型TFT1701とnチャネル型TFT1702の断面図のみを示しているが、これらのTFTを用いて実施例1で示すゲート信号線駆動回路、 Shows only cross-sectional view of a p-channel type TFT1701 and the n-channel type TFT1702 peripheral circuit 1705, a gate signal line driver circuit shown in Embodiment 1 with reference to these TFT,
ソース信号線駆動回路、映像信号処理回路、制御回路を形成することができる。 The source signal line driver circuit can be formed a video signal processing circuit, a control circuit.

【0069】基板1601には、ゲート電極1602〜 [0069] The substrate 1601, the gate electrode 1602~
1604、ソースまたはドレイン線1606、160 1604, the source or drain line 1606,160
7、容量配線1605がモリブデン(Mo)、タングステン(W)、タンタル(Ta)、アルミニウム(Al) 7, the capacitor wiring 1605 molybdenum (Mo), tungsten (W), tantalum (Ta), aluminum (Al)
などから選ばれた材料で形成され、その上にシリコンを含む絶縁膜でゲート絶縁膜として用いる第1絶縁膜16 Is formed of a material selected from such, the first insulating film 16 used as a gate insulating film of an insulating film containing silicon thereon
08が形成されている。 08 is formed. 半導体膜1610〜1613はシリコンを含む結晶質半導体材料で形成され、p型またはn型の不純物を含む領域が形成されている。 Semiconductor films 1610 to 1613 are formed by crystalline semiconductor material comprising silicon, a region containing a p-type or n-type impurities is formed. TFTのチャネル形成領域上にはチャネル保護膜1615〜16 Channel protective film over the channel formation region of the TFT 1615 to 16
17が形成されていても良く、その上層には窒化シリコンまたは窒化酸化シリコン膜から成る第2絶縁膜232 17 may be formed, the second insulating film 232 on an upper layer made of silicon or silicon nitride oxide nitride film
と、有機樹脂材料から成る第3絶縁膜1633が形成されている。 When the third insulating film 1633 made of an organic resin material is formed. そして、アルミニウム(Al)、チタン(T Then, aluminum (Al), titanium (T
i)、タンタル(Ta)などを用いて、ソースまたはドレイン配線1634〜1637、画素電極1640、ゲート配線1639、接続電極1638が形成されている。 i), by using a tantalum (Ta), a source or a drain wiring 1634 to 1637, the pixel electrode 1640, the gate wiring 1639, the connection electrode 1638 are formed.

【0070】周辺回路1705のpチャネル型TFT1 [0070] p-channel type TFT1 of the peripheral circuit 1705
701には、チャネル形成領域1707、p型の不純物領域から成るソースまたはドレイン領域1708が形成されている。 701, the source or drain region 1708 composed of an impurity region of the channel forming region 1707, p-type are formed. nチャネル型TFT1702には、チャネル形成領域1709、n型の不純物領域から成るLDD The n-channel type TFT1702, LDD consisting impurity region of the channel forming region 1709, n-type
領域1710、n型の不純物領域から成るソースまたはドレイン領域1711が形成されている。 Source or drain region 1711 composed of an impurity region of region 1710, n-type are formed. 画素部170 Pixel portion 170
6の画素TFT1703は、マルチゲート構造であり、 Pixel TFT1703 6 is a multi-gate structure,
チャネル形成領域1712、LDD領域1713、ソースまたはドレイン領域1714〜1716が形成される。 A channel forming region 1712, LDD regions 1713, the source or drain region from 1714 to 1716 is formed. LDD領域の間に位置するn型の不純物領域は、オフ電流を低減するために有用である。 n-type impurity region located between the LDD regions are useful for reducing the off current. 保持容量1704 Retention capacity 1704
は、容量配線1605と半導体層1613とその間に形成される第1の絶縁層とから形成されている。 It is formed of a first insulating layer formed therebetween and the capacitor wiring 1605 and the semiconductor layer 1613.

【0071】画素部1706においては、接続電極16 [0071] In the pixel portion 1706, the connection electrode 16
38によりソース配線1607は、画素TFT1703 A source wiring 1607 by 38 pixels TFT1703
のソースまたはドレイン領域1714と電気的な接続が形成される。 Electrical connection of the source or drain region 1714 are formed. また、ゲート配線1639は、第1の電極と電気的な接続が形成される。 Further, the gate wiring 1639 is electrically connected with the first electrode is formed. また、画素電極1640 Further, the pixel electrode 1640
は、画素TFT1703のソースまたはドレイン領域1 The source or drain region of the pixel TFT1703 1
716及び保持容量1704の半導体層1613と接続している。 It is connected to the 716 and the semiconductor layer 1613 of the storage capacitor 1704.

【0072】このような逆スタガ型TFTを用いても、 [0072] Even with such a reverse stagger type TFT,
ゲート電極や半導体膜が形成される層に変更があるものの、図7と同様な構成の画素を形成することができる。 Although the layer gate electrode and the semiconductor film is formed is changed, it is possible to form the pixel of the same configuration as FIG.
こうして、実施例1で説明した図3におけるアクティブマトリクス型表示装置の駆動回路及び画素部を形成することができる。 Thus, it is possible to form the driver circuit and the pixel portion of an active matrix display device in FIG. 3 described in Example 1.

【0073】[実施例4]図3に示す構成アクティブマトリクス型表示装置でEL表示装置を作製する場合の一例を説明する。 [0073] One example of a case of manufacturing an EL display device in Embodiment 4 configured active matrix display device shown in FIG. 3 will be described. 周囲の光強度を検知し映像信号に補正を加える制御回路、映像信号処理回路、ゲート信号線駆動回路、ソース信号線駆動回路は同様な構成であるので、本実施例では画素部の断面構造の概略を図9(A)に示して説明する。 Control circuit to apply a correction to the video signal to detect the ambient light intensity, the video signal processing circuit, a gate signal line driver circuit, the source signal line driver circuit is the same structure, in this embodiment of the cross-sectional structure of a pixel portion illustrating a schematic in FIG. 9 (a).

【0074】図9(A)において、11は基板、12はブロッキング層である。 [0074] In FIG. 9 (A), 11 denotes a substrate, 12 is a blocking layer. 基板11は透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、 Substrate 11 is light transmitting substrate, typically a glass substrate, a quartz substrate, a glass ceramic substrate,
又は結晶化ガラス基板を用いることができる。 Or a crystallized glass substrate can be used. 但し、作製プロセス中の最高処理温度に耐えるものである必要がある。 However, it is desired to have to withstand maximum processing temperature in the manufacturing process.

【0075】701はスイッチング用TFTであり、n [0075] 701 is a switching TFT, n
チャネル型TFTで形成されているが、スイッチング用TFTは、pチャネル型としてもよい。 Are formed by channel-type TFT, the switching TFT may be a p-channel type. また、702は電流制御用TFTであり、図9(A)は、電流制御用T Also, 702 is a current controlling TFT, and FIG. 9 (A) is a current control T
FT702がpチャネル型TFTで形成された場合を示している。 FT702 indicates the case where it is formed of a p-channel TFT. この場合は、電流制御用TFTのドレインは、EL素子の陽極に接続されている。 In this case, the drain of the current controlling TFT is connected to the anode of the EL element. 但し、スイッチング用TFTをnチャネル型TFTに電流制御用TFT However, the current control TFT to switching TFT to n-channel type TFT
をpチャネル型TFTに限定する必要はなく、この逆、 The need not be limited to the p-channel TFT, and vice versa,
又は両方にpチャネル型TFTまたは、nチャネル型T Or both p-channel type TFT or, n-channel type T
FTを用いることも可能である。 It is also possible to use the FT.

【0076】スイッチング用TFT701は、ソース領域13、ドレイン領域14、LDD領域15a〜15d、 [0076] switching TFT701 includes a source region 13, drain region 14, LDD regions 15 a to 15 d,
高濃度不純物領域16及びチャネル形成領域17a、1 The high concentration impurity region 16 and channel formation regions 17a, 1
7bを含む活性層、ゲート絶縁膜18、ゲート電極19 Active layer containing 7b, the gate insulating film 18, gate electrode 19
a、19b、第1層間絶縁膜20、ソース線21並びにドレイン線22を有して形成される。 a, 19b, a first interlayer insulating film 20, a source line 21 and drain line 22. なお、ゲート絶縁膜18又は第1層間絶縁膜20は基板上の全TFTに共通であっても良いし、回路又は素子に応じて異ならせても良い。 Note that the gate insulating film 18 or the first interlayer insulating film 20 may be common to all TFT substrate, may be different depending on the circuits or elements.

【0077】また、図9(A)に示すスイッチング用T [0077] Further, T switching shown in FIG. 9 (A)
FT701はゲート電極19a、19bが電気的に接続されており、いわゆるダブルゲート構造となっている。 FT701 gate electrode 19a, 19b are electrically connected, a so-called double gate structure. 勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造(直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造)であっても良い。 Of course, not only the double gate structure, may be a so-called multi-gate structure such as triple gate structure (structure including an active layer having two or more channel forming regions connected in series).

【0078】マルチゲート構造はオフ電流を低減する上で極めて有効であり、スイッチング用TFT701のオフ電流を十分に低くすれば、それだけコンデンサに必要な容量を小さくすることができる。 [0078] multi-gate structure is extremely effective in reducing the off current, if sufficiently low off current of the switching TFT 701, it is possible to reduce the capacity required for much capacitor. 即ち、コンデンサの専有面積を小さくすることができるので、マルチゲート構造とすることはEL素子703の有効発光面積を広げる上でも有効である。 That is, it is possible to reduce the area occupied by the capacitor, be a multi-gate structure is also effective to widen the effective light emitting area of ​​the EL element 703.

【0079】さらに、スイッチング用TFT701においては、LDD領域15a〜15dは、ゲート絶縁膜18 [0079] Further, in the switching TFT TFT 701, LDD regions 15a~15d, a gate insulating film 18
を挟んでゲート電極19a、19bと重ならないように設ける。 The provided so as not to overlap the gate electrode 19a, and 19b sandwich. このような構造はオフ電流を低減する上で非常に効果的である。 Such structure is extremely effective in reducing the off current. また、LDD領域15a〜15dの長さ(幅)は0.5〜3.5μm、代表的には2.0〜2. The length of the LDD region 15 a to 15 d (width) 0.5~3.5Myuemu, typically from 2.0 to 2.
5μmとすれば良い。 It may be set to 5μm.

【0080】なお、チャネル形成領域とLDD領域との間にオフセット領域(チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が印加されない領域)を設けることはオフ電流を下げる上でさらに好ましい。 [0080] Incidentally, (now in the semiconductor layer having the same composition as the channel forming region, a region where the gate voltage is not applied) offset region between the channel formation region and the LDD region that is more preferable for reducing the off current provided. また、 Also,
二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた分離領域16 If a multi-gate structure having two or more gate electrodes, the separation region provided between the channel forming region 16
(ソース領域又はドレイン領域と同一の濃度で同一の不純物元素が添加された領域)がオフ電流の低減に効果的である。 (Area same impurity element at the same concentration as the source region or the drain region is added) is effective in reducing the off current.

【0081】次に、電流制御用TFT702は、ソース領域26、ドレイン領域27、チャネル形成領域29、 Next, the current control TFT702 is a source region 26, drain region 27, a channel forming region 29,
ゲート絶縁膜18、ゲート電極30、第1層間絶縁膜2 The gate insulating film 18, gate electrode 30, the first interlayer insulating film 2
0、ソース線31並びにドレイン線32を有して形成される。 0, a source line 31 and drain line 32. なお、ゲート電極30はシングルゲート構造となっているがマルチゲート構造であっても良い。 Although the gate electrode 30 has a single gate structure may be a multi-gate structure.

【0082】図9(B)はこのEL表示装置の画素の等価回路であり、スイッチング用TFT701のドレインは電流制御用TFT702のゲートに接続されている。 [0082] Figure 9 (B) is an equivalent circuit of a pixel of the EL display device, the drain of the switching TFT TFT701 is connected to the gate of the current control TFT 702.
また、19はゲート電極19a、19bを構成するゲート配線であり、704は保持容量を示す。 Further, 19 is a gate wiring constituting a gate electrode 19a, a 19b, 704 denotes a storage capacitor. 具体的には図9(A)の電流制御用TFT702のゲート電極30はスイッチング用TFT701のドレイン領域14とドレイン配線(接続配線とも言える)22を介して電気的に接続されている。 Specifically gate electrode 30 of the current control TFT702 of FIG. 9 (A) are electrically connected via the drain region 14 (can also be called connection wiring) and the drain wiring 22 of the switching TFT TFT 701. また、ソース配線31は図9(B)の電源供給線705に接続される。 Further, the source wiring 31 is connected to the power supply line 705 in FIG. 9 (B).

【0083】また、EL層に流す電流量を多くするという観点から見れば、電流制御用TFT702の活性層(特にチャネル形成領域)の膜厚を厚くする(好ましくは50〜100nm、さらに好ましくは60〜80nm)ことも有効である。 [0083] Further, looking from the viewpoint of increasing the amount of current flowing in the EL layer, increasing the thickness of the active layer of the current control TFT 702 (particularly the channel forming region) (preferably 50 to 100 nm, more preferably 60 ~80nm) is also effective. 逆に、スイッチング用TFT701の場合はオフ電流を小さくするという観点から見れば、活性層(特にチャネル形成領域)の膜厚を薄くする(好ましくは20〜50nm、さらに好ましくは25〜40nm) Conversely, looking from the viewpoint of the case of switching TFT701 to reduce the off current, reducing the thickness of the active layer (especially the channel forming region) (preferably 20 to 50 nm, more preferably 25 to 40 nm)
ことも有効である。 It is also effective.

【0084】47は第1パッシベーション膜であり、膜厚は20nm〜200nmとすれば良い。 [0084] 47 is a first passivation film, and its film thickness may be set from 20 nm to 200 nm. 材料としては、珪素を含む絶縁膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を用いることができる。 Material as may be used an insulating film containing silicon (especially a silicon nitride oxide film or a silicon nitride film is preferable). このパッシベーション膜47は形成されたTFTをアルカリ金属や水分から保護する役割をもつ。 The passivation film 47 has a role of protecting the formed TFT from alkali metals and moisture. 最終的にTFTの上方に設けられるEL層にはナトリウム等のアルカリ金属が含まれている。 The EL layer that is finally provided above the TFT includes alkali metal such as sodium. 即ち、第1パッシベーション膜47はこれらのアルカリ金属(可動イオン)をTFT側に侵入させない保護層としても働く。 In other words, the first passivation film 47 works also these alkaline metals (mobile ions) as a protective layer that does not penetrate into the TFT side.

【0085】また、48は第2層間絶縁膜であり、TF [0085] In addition, 48 is a second interlayer insulating film, TF
Tによってできる段差の平坦化を行う平坦化膜としての機能を有する。 Functions as a planarization film is flattened of a step can be by T. 第2層間絶縁膜48としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、B As the second interlayer insulating film 48, an organic resin film is preferable, polyimide, polyamide, acrylic, B
CB(ベンゾシクロブテン)等を用いると良い。 CB preferably used (benzocyclobutene) or the like. これらの有機樹脂膜は良好な平坦面を形成しやすく、比誘電率が低いという利点を有する。 These organic resin film is easy to form a good flat surface, has the advantage of low dielectric constant. EL層は凹凸に非常に敏感であるため、TFTによる段差は第2層間絶縁膜で殆ど吸収してしまうことが望ましい。 Since the EL layer is very sensitive to irregularities, it is desirable step due to the TFT becomes almost absorbed by the second interlayer insulating film. また、ゲート配線やデータ配線とEL素子の陰極との間に形成される寄生容量を低減する上で、比誘電率の低い材料を厚く設けておくことが望ましい。 Further, in reducing the parasitic capacitance formed between the cathode of the gate wiring or the data wiring and the EL element, it is desirable to thicken provided a low dielectric constant material. 従って、膜厚は0.5〜5μm(好ましくは1.5〜2.5μm)が好ましい。 Therefore, the film thickness is 0.5 to 5 [mu] m (preferably 1.5 to 2.5 [mu] m) are preferred.

【0086】また、49は透明導電膜でなる画素電極(EL素子の陽極)であり、第2層間絶縁膜48及び第1パッシベーション膜47にコンタクトホール(開孔) [0086] Further, 49 denotes a pixel electrode made of a transparent conductive film (anode of the EL element), a contact hole in the second interlayer insulating film 48 and the first passivation film 47 (opening)
を開けた後、形成された開孔部において電流制御用TF After opening a formed TF for current control in opening
T702のドレイン配線32に接続されるように形成される。 It is formed so as to be connected to the drain wiring 32 of T702. なお、図9(A)のように画素電極49とドレイン領域27とが直接接続されないようにしておくと、陰極のアルカリ金属が画素電極を経由して活性層へ侵入することを防ぐことができる。 Incidentally, it is possible to prevent When the pixel electrode 49 and the drain region 27 as shown in FIG. 9 (A) keep the not directly connected, alkali metal cathode from entering the active layer via the pixel electrode .

【0087】第2層間絶縁膜48の上には絶縁材料でバンプ59が形成され、その間にEL層51が設けられる。 [0087] on top of the second interlayer insulating film 48 bumps 59 are formed of an insulating material, EL layer 51 is provided therebetween. EL層51は単層又は積層構造で用いられるが、積層構造で用いた方が発光効率は良い。 Although EL layer 51 is used as a single layer or a multilayer structure, the luminous efficiency is better to use a laminated structure. 一般的には画素電極上に正孔注入層/正孔輸送層/発光層/電子輸送層の順に形成されるが、正孔輸送層/発光層/電子輸送層、 Although typically formed in this order of the hole injection layer / hole transport layer / light emitting layer / electron transporting layer on the pixel electrode, a hole transport layer / light emitting layer / electron transporting layer,
または正孔注入層/正孔輸送層/発光層/電子輸送層/ Or a hole injection layer / hole transport layer / light emitting layer / electron transporting layer /
電子注入層のような構造でも良い。 It may have a structure such as an electron injection layer. 本発明では公知のいずれの構造を用いても良いし、EL層に対して蛍光性色素等をドーピングしても良い。 May be used any known structure in the present invention may be doped with a fluorescent pigment or the like to the EL layer.

【0088】有機EL材料としては、例えば、以下の米国特許又は公開公報に開示された材料を用いることができる。 [0088] As the organic EL material, for example, it can be used the materials disclosed in the following U.S. patents or publications. 米国特許第4,356,429号、米国特許第4,539,507 US Pat. No. 4,356,429, US Patent 4,539,507
号、米国特許第4,720,732号、米国特許第4,769,292号、 Patent, US Patent No. 4,720,732, US Pat. No. 4,769,292,
米国特許第4,885,211号、米国特許第4,950,950号、米国特許第5,059,861号、米国特許第5,047,687号、米国特許第5,073,446号、米国特許第5,059,862号、米国特許第5, U.S. Patent No. 4,885,211, U.S. Pat. No. 4,950,950, U.S. Pat. No. 5,059,861, U.S. Pat. No. 5,047,687, U.S. Pat. No. 5,073,446, U.S. Patent 5,059,862, U.S. Patent No. 5,
061,617号、米国特許第5,151,629号、米国特許第5,294, No. 061,617, US Pat. No. 5,151,629, US Patent No. 5,294,
869号、米国特許第5,294,870号、特開平10−1895 869, U.S. Patent No. 5,294,870, JP-A-10-1895
25号公報、特開平8−241048号公報、特開平8 25, JP-A No. 8-241048, JP-A No. 8
−78159号公報。 -78,159 JP.

【0089】なお、EL表示装置には大きく分けて四つのカラー化表示方式があり、R(赤)G(緑)B(青) [0089] Incidentally, roughly in the EL display device has four colored display method, R (red) G (green) B (blue)
に対応した三種類のEL素子を形成する方式、白色発光のEL素子とカラーフィルターを組み合わせた方式、青色又は青緑発光のEL素子と蛍光体(蛍光性の色変換層:CCM)とを組み合わせた方式、陰極(対向電極) Forming three types of EL elements corresponding to the method, system combining EL element and a color filter of the white light emitting blue or blue-green light emitting EL elements and a fluorescent substance (fluorescent color conversion layer: CCM) and combining manner, the cathode (counter electrode)
に透明電極を使用してRGBに対応したEL素子を重ねる方式がある。 There is a method of overlapping EL elements corresponding to RGB by using a transparent electrode. 尚、ELには一重項励起による発光(蛍光)と三重項励起による発光(燐光)とがあり、本明細書でいうELにはそのいずれか一方、又はその両者が混在した発光を含むものを指していう。 Incidentally, there is a light emitting (phosphorescent) emitting by singlet excitation to the EL and (fluorescence) by triplet excitation, whereas either of the EL referred to herein, or those containing emission both are mixed It says pointing.

【0090】図9(A)の構造はRGBに対応した三種類のEL素子を形成する方式を用いた場合の例である。 [0090] The structure of FIG. 9 (A) is an example of using the method of forming three types of EL elements corresponding to RGB.
なお、図9(A)には一つの画素しか図示していないが、同一構造の画素が赤、緑又は青のそれぞれの色に対応して形成され、これによりカラー表示を行うことができる。 Although only one pixel is not shown in FIG. 9 (A), the pixels of the same structure is red, are formed so as to correspond to each color of green or blue, thereby color display can be performed.

【0091】EL層51の上にはEL素子の陰極52が設けられる。 [0091] cathode 52 of the EL element is provided on the EL layer 51. 陰極52としては、仕事関数の小さいマグネシウム(Mg)、リチウム(Li)若しくはカルシウム(Ca)を含む材料を用いる。 The cathode 52, magnesium work function smaller (Mg), a material containing lithium (Li) or calcium (Ca). 好ましくはMgAg Preferably MgAg
(MgとAgをMg:Ag=10:1で混合した材料) (Mg and Ag Mg: Ag = 10: mixed material 1)
でなる電極を用いれば良い。 It may be used an electrode made of. 他にもMgAgAl電極、 Other MgAgAl electrode also,
LiAl電極、また、LiFAl、AlLi電極が挙げられる。 LiAl electrode, also, LiFAl, include AlLi electrode.

【0092】陰極52はEL層51を形成した後、大気解放しないで連続的に形成することが望ましい。 [0092] cathode 52 after forming the EL layer 51, it is desirable to continuously form not exposure to the atmosphere. 陰極5 Cathode 5
2とEL層51との界面状態はEL素子の発光効率に大きく影響するからである。 Interface state between the 2 and the EL layer 51 is because a large influence on the luminous efficiency of the EL element. なお、本明細書中では、画素電極(陽極)、EL層及び陰極で形成される発光素子をEL素子と呼ぶ。 In this specification, it referred to the pixel electrode (anode), a light-emitting element formed by EL layer and the cathode and the EL element.

【0093】EL層51と陰極52とでなる積層体は、 [0093] laminate consisting of the EL layer 51 and the cathode 52,
各画素で個別に形成する必要があるが、EL層51は水分に極めて弱いため、通常のフォトリソグラフィ技術を用いることができない。 It is necessary to separately form each pixel, EL layer 51 for very weak to moisture, it is not possible to use conventional photolithographic techniques. 従って、メタルマスク等の物理的なマスク材を用い、真空蒸着法、スパッタ法、プラズマCVD法等の気相法で選択的に形成することが好ましい。 Thus, using a physical mask material such as a metal mask, a vacuum deposition method, a sputtering method, it is preferable to selectively form by a gas phase method such as plasma CVD method.

【0094】なお、インクジェット法、スクリーン印刷法およびスピンコート法等を用いてEL層51を選択的に形成した後、蒸着法、スパッタ法及びプラズマCVD [0094] Incidentally, an ink jet method, after selectively forming the EL layer 51 by a screen printing method and a spin coating method or the like, evaporation, sputtering and plasma CVD
法等の気相法で陰極を形成することも可能である。 It is also possible to form the cathode in a gas phase process of law and the like.

【0095】また、53は保護電極であり、陰極52を外部の水分等から保護すると同時に、各画素の陰極52 [0095] Also, 53 is a protective electrode, and at the same time protects the cathode 52 from outside moisture or the like, the cathode of each pixel 52
を接続するための電極である。 An electrode for connecting. 保護電極53としては、 The protective electrode 53,
アルミニウム(Al)、銅(Cu)若しくは銀(Ag) Aluminum (Al), copper (Cu) or silver (Ag)
を含む低抵抗な材料を用いることが好ましい。 It is preferable to use a low-resistance material including. この保護電極53にはEL層51の発熱を緩和する放熱効果も期待できる。 Heat dissipation effect on the protective electrode 53 to alleviate the heat generation of the EL layer 51 can also be expected. また、上記EL層51、陰極52を形成した後、大気解放しないで連続的に保護電極53まで形成することも有効である。 Further, the EL layer 51, after forming the cathode 52, it is effective to form to continuously protect the electrode 53 without exposure to the atmosphere.

【0096】また、54は第2パッシベーション膜であり、膜厚は10nm〜1μm(好ましくは200〜500n [0096] Also, 54 is a second passivation film, the film thickness is 10 nm to 1 m (preferably 200~500n
m)とすれば良い。 m) and it should be. 第2パッシベーション膜54を設ける目的は、EL層51を水分から保護する目的が主であるが、放熱効果をもたせることも有効である。 The purpose of providing the second passivation film 54 is to protect the EL layer 51 from moisture is mainly, it is also effective to have a heat radiating effect. 但し、上述のようにEL層は熱に弱いので、なるべく低温(好ましくは室温から120℃までの温度範囲)で成膜するのが望ましい。 However, since sensitive to heat EL layer as described above, possible low temperature (preferably at a temperature range up to 120 ° C. from room) it is desirable to deposit at. 従って、プラズマCVD法、スパッタ法、 Accordingly, a plasma CVD method, a sputtering method,
真空蒸着法、イオンプレーティング法又は溶液塗布法(スピンコーティング法)が望ましい成膜方法と言える。 Vacuum evaporation, ion plating or solution coating (spin coating method) is considered desirable film forming method. 図9(A)に示す構造は、EL素子から見た発光方向が基板11側であり、このような画素構造のEL表示装置は基板11を通して映像を表示する。 Structure shown in FIG. 9 (A), the light emitting direction as viewed from the EL element is a substrate 11 side, EL display of such a pixel structure to display an image through the substrate 11.

【0097】一方、図10(A)には図9(A)と同様にEL表示装置の画素構造の断面図を示すが、EL素子703から見た発光方向が基板11とは反対側であり、 [0097] On the other hand, shows a cross-sectional view of a pixel structure similar to the EL display device and FIG. 9 (A) in FIG. 10 (A), the direction of light emission is viewed from the EL element 703 is located opposite the substrate 11 ,
このような画素構造のEL表示装置はEL素子703が形成された面で映像を表示する。 EL display of such a pixel structure to display an image at a plane EL element 703 are formed. この場合、スイッチング用TFT701は図9(A)と同様なものであるが、 In this case, the switching TFT TFT701 is (are) the same as FIG. 9 (A), the
電流制御用TFT706はnチャネル型TFTを用いる。 Current control TFT706 is an n-channel type TFT. 電流制御用TFT706は、ソース領域66、ドレイン領域67、チャネル形成領域69、ゲート絶縁膜1 Current control TFT706 is a source region 66, drain region 67, a channel forming region 69, a gate insulating film 1
8、ゲート電極60、第1層間絶縁膜20、ソース線6 8, the gate electrode 60, the first interlayer insulating film 20, the source lines 6
1並びにドレイン線62を有して形成される。 1 and is formed with a drain line 62. なお、ゲート電極60はシングルゲート構造となっているがマルチゲート構造であっても良い。 Although the gate electrode 60 has a single gate structure may be a multi-gate structure. また、このような画素の等価回路を図10(B)に示す。 Further, an equivalent circuit of the pixel in FIG. 10 (B).

【0098】また、53はAl、Cu、Agなどで形成される画素電極(EL素子の陰極側)であり、その上にはEL素子の陰極52が設けられる。 [0098] In addition, 53 Al, Cu, Ag is a pixel electrode formed like (cathode side of the EL element), a cathode 52 of the EL element is provided thereon. 陰極52とEL層51との界面状態はEL素子の発光効率に大きく影響するので注意を要する。 Interface state between the cathode 52 and the EL layer 51 takes note greatly affects the luminous efficiency of the EL element. EL層51は同様に単層又は積層構造で形成する。 EL layer 51 is likewise formed in a single layer or a lamination structure. その上に透明電極(陽極側)49が設けられ、さらに第2パッシベーション膜54が設けられている。 As a transparent electrode on the (anode side) 49 is provided and further the second passivation film 54 is provided.

【0099】本発明の主旨は、アクティブマトリクス型EL表示装置において、環境の変化をセンサーで検知し、この情報に基づきEL素子を流れる電流量を制御し、EL素子の発光輝度を制御するというものである。 [0099] spirit of the present invention, in an active matrix EL display device, those that detects a change in environment in the sensor, to control the amount of current flowing through the EL element based on this information, controls the light emission brightness of the EL element it is.
従って、図9(A)のEL表示装置の構造に限定されるものではなく、図9(A)の構造は実施例1で説明する図3に示す構成のアクティブマトリクス型表示装置における好ましい形態の一つに過ぎない。 Accordingly, the present invention is not limited to the structure of the EL display device shown in FIG. 9 (A), the preferred embodiment of the active matrix display device of the configuration structure in FIG. 9 (A) shown in FIG. 3 described in Example 1 not just one. このようにして、 In this way,
実施例1で示すアクティブマトリクス型表示装置の画素部をEL素子を用いて作製することができる。 Can be produced pixel portion of an active matrix display device shown in Example 1 using an EL element.

【0100】[実施例5]図12は実施例1において示す光センサーをアクティブマトリクス型表示装置に実装する概念図を示す。 [0100] [Embodiment 5] Figure 12 shows a conceptual diagram for mounting optical sensor shown in Example 1 in an active matrix display device. 尚、本実施例は液晶表示装置を一例として示すが、別基板に作製した光センサーをアクティブマトリクス基板に実装する概念はEL表示装置にもそのまま適用することができる。 Incidentally, this embodiment shows a liquid crystal display device as an example, the concept of mounting the optical sensor fabricated on another substrate on the active matrix substrate can be applied directly to the EL display device.

【0101】画素部が形成された第1の基板800には駆動回路(A)801、駆動回路(B)802、画素部803、外部入出力端子804、接続配線805が形成されている。 [0102] The first substrate 800 on which the pixel portion is formed the drive circuit (A) 801, a driving circuit (B) 802, a pixel portion 803, the external input and output terminals 804, connection wirings 805 are formed. 画素部803は実施例2で示すように画素TFTをマトリクス状に配置して形成されている。 Pixel portion 803 is formed by arranging pixel TFT as shown in Example 2 in a matrix form. 駆動回路(A)801、駆動回路(B)802も同様に作製される。 Driving circuit (A) 801, a driving circuit (B) 802 is also prepared in the same manner. 第2の基板808には対向電極809が形成され、シール材810で第1の基板800と接着されている。 The second substrate 808 counter electrode 809 is formed, it is bonded to the first substrate 800 with a sealant 810. シール材810の内側には液晶が封入され液晶層8 Liquid crystal is sealed in the inside of the sealing member 810 liquid crystal layer 8
11を形成する。 11 to the formation. 第1の基板と第2の基板とは所定の間隔を持って貼り合わせるが、ネマチック液晶の場合には3〜8μm、スメチック液晶の場合には1〜4μmとする。 A first substrate and the second substrate bonded together with a predetermined gap, but in the case of nematic liquid crystal 3 to 8 [mu] m, and 1~4μm in the case of a smectic liquid crystal.

【0102】外部入出力端子804には、外部から電源及び制御信号を入力するためのFPC(フレキシブルプリント配線板:Flexible Printed Circuit)812を貼り付ける。 [0102] The external input and output terminals 804, FPC for inputting power and control signals from the outside (the flexible printed circuit board: Flexible Printed Circuit) 812 to paste. FPC812の接着強度を高めるために補強板813を設けても良い。 To increase the bonding strength of FPC812 it may be provided a reinforcing plate 813.

【0103】光電変換層を非晶質シリコンやCdSなどで作製した薄膜素子を用いる。 [0103] The photoelectric conversion layer using a thin-film device fabricated in such amorphous silicon or CdS. 光センサー806は第3 Light sensor 806 is the third
の基板807に複数個作製されたものを分割し、第1の基板800に実装する。 The substrate 807 divides the those plurality fabricated, mounted on the first substrate 800. 実装の方法は、光センサーの光入射方向と画素部の表示方向との兼ね合いで若干異なるが、基本的には導電性樹脂を用いたフェイスダウン方式で装着する。 Implementation of the method is somewhat different in view of the display direction of the light incident direction and a pixel portion of the light sensor, basically mounted in a face-down method using a conductive resin.

【0104】図11は非晶質シリコンを光電変換層に用いた光センサーの一例を示す。 [0104] Figure 11 shows an example of an optical sensor using amorphous silicon photoelectric conversion layer. 図11(A)は、透光性の基板601上に透明電極602、光電変換層603、 11 (A) is a transparent electrode 602 on the transparent substrate 601, photoelectric conversion layer 603,
光反射性電極604a、604bが形成された光センサーを示している。 Light reflective electrode 604a, and an optical sensor 604b is formed. 光電変換層603はpin接合が形成されたもので、I型層は非晶質シリコンで形成されている。 The photoelectric conversion layer 603 in which the pin junction is formed, I-type layer is formed of amorphous silicon. 接合の方向は任意なものとするが、例えば、p型層が透明電極602と接触し、n型層が光反射性電極60 Direction of the joint shall any. For example, contacts the p-type layer and the transparent electrode 602, light-reflecting electrode 60 n-type layer
4a、604bと接触するように形成する。 4a, formed in contact with 604b. 透明電極6 A transparent electrode 6
02は開孔605、606で基板601の端部と分離され短絡を防いでいる。 02 thereby preventing short circuit is separated from the edge of the substrate 601 in aperture 605 and 606. 外部接続端子は光反射性電極が兼ね、光反射性電極604aは光電変換層603に形成された開孔607で透明電極と電気的に導通し、プラス端子となる。 The external connection terminal also serves as the light reflective electrode, light reflective electrode 604a is electrically connected to the transparent electrode and electrically in openings 607 formed in the photoelectric conversion layer 603, a positive terminal. 光反射性電極604bは−端子を形成する。 Light reflective electrode 604b is - to form terminals.
図11(A)の場合、受光面は透光性の基板610側となり、基板601を透過した光が光電変換層に入射する仕組みとなっている。 If in FIG. 11 (A), the light-receiving surface becomes the substrate 610 side of the light-has a mechanism in which light transmitted through the substrate 601 is incident on the photoelectric conversion layer.

【0105】図11(B)は、基板610上に光反射性電極611、光電変換層612、透明電極613が形成された光センサーを示している。 [0105] FIG. 11 (B) light reflective electrode 611 over a substrate 610, photoelectric conversion layer 612, and an optical sensor which transparent electrode 613 is formed. 光電変換層612はp The photoelectric conversion layer 612 is p
in接合が形成されたもので、I型層は非晶質シリコンで形成されている。 Those in junction is formed, I-type layer is formed of amorphous silicon. 接合の方向は任意なものとするが、 Direction of junction to what arbitrary,
p型層が透明電極613と接触し、n型層が光反射性電極611と接触する構造が好ましい。 p-type layer is in contact with the transparent electrode 613, the structure n-type layer is in contact with the light reflective electrode 611 are preferred. 光反射性電極61 Light reflective electrode 61
1、光電変換層612は開孔614、615で基板61 1, the substrate 61 photoelectric conversion layer 612 in the openings 614 and 615
0の端部と分離され短絡を防いでいる。 Is separated from the end portion of 0 is prevented shorting. 外部接続端子6 External connection terminal 6
17、618は銀などの導電性ペーストから作製されたもので、透明電極上に選択的に形成されている。 17,618 has been made from a conductive paste such as silver, it is selectively formed on the transparent electrode. 外部接続端子617は開孔614で光反射性電極と電気的に導通し、−端子(n層側のコンタクト)となる。 The external connection terminal 617 is electrically connected to the light reflective electrode and electrically with apertures 614, - a terminal (contact of the n-layer side). 接続端子618は+端子(p層側のコンタクト)を形成する。 Connection terminal 618 forms the positive terminal (the contact of the p layer side). 図11(B)の場合、受光面は透明電極613が形成された側となる。 If in FIG. 11 (B), light-receiving plane is the transparent electrode 613 are formed side.

【0106】このように、光センサーは光電変換層に光が入射する面から見て2種類に分類することができる。 [0106] Thus, the optical sensor may be a light in the photoelectric conversion layer is classified into two types as viewed from the surface to be incident.
光センサーは画素部及び駆動回路、制御回路が形成された基板に実装される。 The optical sensor is mounted on a substrate on which the pixel portion and a driver circuit, the control circuit is formed. その場合、光センサーは基板の同一面上に形成された配線とコンタクトを形成するように実装する。 In that case, the light sensor is implemented to form a wiring and contact formed on the same surface of the substrate. 図13はその部分の詳細を示す。 Figure 13 shows the details of the part.

【0107】図13(A)は図11(A)の光センサーを実装する場合の例を示している。 [0107] Figure 13 (A) shows an example of a case of mounting the optical sensor of FIG. 11 (A). この場合、光センサーが形成されている基板601の側から光センサーに光が入射する。 In this case, light is incident on the light sensor from the side of the substrate 601 where the light sensor is formed. 光センサーは基板800上に形成された配線850に合わせて装着され、光または熱硬化型の樹脂852で接着されている。 The optical sensor is mounted in accordance with the wiring 850 formed on the substrate 800 are bonded by light or heat curable resin 852. 配線850とのコンタクトは樹脂852中に含まれる導電性粒子851により形成されている。 Contacts between the wiring 850 is formed by the conductive particles 851 contained in the resin 852.

【0108】図13(B)は図11(B)の光センサーを実装する場合の例を示している。 [0108] FIG. 13 (B) shows an example of a case of mounting the optical sensor of FIG. 11 (B). この場合、基板80 In this case, the substrate 80
0を透過した光が光センサーに入射する構成となっている。 Light transmitted through the 0 has a structure that is incident on the light sensor. 光センサーは基板800上に形成された配線850 Wire optical sensors formed on the substrate 800 850
に合わせて装着され、クリーム半田や銀ペーストなどの導電性材料853で接着されている。 Combined is mounted, and is bonded with a conductive material 853 such as solder paste or silver paste.

【0109】図12で示すように、光センサーを第3の基板807に複数個形成し、画素部及びその駆動回路が形成された第1の基板800に実装することで表示装置を完成させる上での工程を簡略化することができる。 [0109] As shown in Figure 12, the optical sensor a plurality formed in the third substrate 807, on which to complete the display by implementing the first substrate 800 on which the pixel portion and a driver circuit are formed it is possible to simplify the process in. 本発明で用いる光センサーとアクティブマトリクス型表示装置を形成する基板とのデザインルールは異なり、後者は数μm〜サブミクロンのデザインルールが要求されるのに対し、前者は数十〜数百ミクロンのデザインルールで作製される。 Design rule of the substrate to form a light sensor and an active matrix display device used in the present invention are different, the latter whereas the number μm~ submicron design rule is required, the former several tens to several hundreds of microns It is produced by the design rule. 光センサーはレーザー加工やスクリーン印刷などによりパターンを形成することが可能である。 The optical sensor is capable of forming a pattern by a laser processing or screen printing.

【0110】[実施例6]実施例1で示すような光センサーが実装されたアクティブマトリクス型表示装置を様々な電子装置に組み込む方法の一例を図14に示す。 [0110] One example of a method for incorporating an active matrix display device light sensor, such as shown in Example 6 Example 1 is mounted on various electronic devices shown in FIG. 14. 図1 Figure 1
4(A)は、その一例であり、TFTなどの素子が形成された基板901、対向基板902が有り、その間に素子形成領域903がある。 4 (A) is one example, substrate 901 element such as a TFT is formed, a counter substrate 902 there is an element forming region 903 therebetween. 素子形成領域903の詳細な構造は省略されているが、液晶表示装置の場合、図6 Although the detailed structure of the element formation region 903 is omitted, the liquid crystal display device, FIG. 6
(B)または図16で示す画素TFTの他に画素電極上に液晶層などが形成されている。 (B) or a liquid crystal layer is formed in addition to on the pixel electrode of the pixel TFT shown in FIG. 16. また、EL表示装置の場合には、図9(A)または図10(A)で示すスイッチング用TFT、電流制御用TFT、EL素子などが形成されている。 In the case of the EL display device includes a switching TFT shown in FIG. 9 (A) or FIG. 10 (A), the current control TFT, an EL element is formed. その他に、図3で示すように画素部の周辺に設けられる各種回路が含まれていても良い。 Other may contain various circuits provided in the periphery of the pixel portion, as shown in Figure 3. 素子形成領域903はシール材904でこの2枚の基板間に封入されて、外気に曝されないようにすることにより表示装置の信頼性を高めている。 Element formation region 903 is sealed between the two substrates with a sealant 904, to enhance the reliability of the display device by not being exposed to the outside air.

【0111】光センサー907は画素部が形成された基板901に固定され、素子形成領域903の回路と電気的な接続を形成している。 [0111] Light sensor 907 is fixed to the substrate 901 on which the pixel portion is formed, to form a circuit and electrical connection of the element forming region 903. この場合の接続方法は図13 Connection in this case is 13
(A)の方法が採用される。 The method of (A) is employed. 対向基板902の外側に実装されている。 It is mounted on the outer side of the counter substrate 902. 入出力端子908の一方の端はフレキシブルプリント配線板(Flexible Printed Circuit:FP One end flexible printed wiring board of the input and output terminals 908 (Flexible Printed Circuit: FP
C)909と接続し、信号処理回路、増幅回路、電源回路などが設けられたプリント基板910に接続し、画像表示に必要な信号を伝達するようになっている。 Connected to C) 909, a signal processing circuit, an amplifier circuit, connected to the printed circuit board 910 such as a power supply circuit is provided, so as to transmit the signals necessary for image display. また、 Also,
偏光板は省略されているが、適時必要に応じて設ければ良い。 Polarizer is omitted, may be provided as timely required.

【0112】映像表示(表示光)は対向基板902側に出射される光により行われ、この面が表面となる。 [0112] image display (display light) is performed by light emitted to the counter substrate 902 side, the surface becomes the surface. 光センサーへの光の入射は筐体915に設けられた開孔91 Aperture light incident on the light sensors provided in the housing 915 91
6から入射しする。 The incident from the 6. この場合。 in this case. 光センサーは図11 The optical sensor 11
(A)に示す構造のものを用いる。 Used as the structure shown in (A). 光センサーからの出力は配線906によって制御回路と接続する。 The output from the optical sensor is connected to the control circuit by a wiring 906.

【0113】図14(A)の構成は、反射型の液晶表示装置に適用することができる。 [0113] The configuration of FIG. 14 (A) is can be applied to a reflective liquid crystal display device. また、図示していないが、画素部が形成された基板901の下側にバックライトを設ければ透過型の液晶表示装置に用いることもできる。 Although not shown, it is also possible to use a transmission type liquid crystal display device by providing a backlight on the lower side of the substrate 901 where the pixel portion is formed. その他に、図10(A)で示すような構成のEL表示装置にも適用することができる。 In addition, it is also applicable to EL display device having a configuration as shown in FIG. 10 (A).

【0114】図14(B)は他の一例であり、TFTなどの素子が形成された基板920と対向基板921がシール材923で固定され、その間に素子形成領域922 [0114] FIG. 14 (B) is another example, substrate 920 and the counter substrate 921 elements are formed, such as TFT is fixed by a sealing material 923, the element forming region 922 therebetween
が設けられている。 It is provided. 光センサー925はTFTなどの素子が形成された基板920に固定され素子形成領域の回路と電気的に接続している。 Light sensor 925 is connected to the circuit electrically in the element formation region element fixed to the substrate 920 is formed such TFT. この接続方法は図13 This connection method 13
(B)の方法が採用される。 The method of (B) is employed. 入出力端子926の一方の端はフレキシブルプリント配線板(Flexible Printed C One end of the input and output terminals 926 a flexible printed circuit board (Flexible Printed C
ircuit:FPC)927と接続し、信号処理回路、増幅回路、電源回路などが設けられたプリント基板928に接続し、画像表示に必要な信号を伝達するようになっている。 Ircuit: connected to FPC) 927, a signal processing circuit, an amplifier circuit, connected to the printed circuit board 928 such as a power supply circuit is provided, so as to transmit the signals necessary for image display. 画像表示(表示光)は基板920側に出射され、 Image display (display light) is emitted to the substrate 920 side,
この面が表面となる。 This surface is the surface. 外光は筐体929に設けられた開孔930から導入され、TFTなどの素子が形成された基板920を透過した光が光センサー925に入射する。 External light is introduced from the opening 930 provided in the housing 929, the light transmitted through the substrate 920 elements are formed, such as TFT is incident on the light sensor 925. 光センサーからの出力は配線924によって制御回路と接続する。 The output from the optical sensor is connected to the control circuit by a wiring 924.

【0115】図14(B)の構成は、図9(A)で示すような基板側にEL層の光を出射する構成のEL表示装置に適用することができる。 [0115] The configuration of FIG. 14 (B) can be applied to the EL display device having a structure that emits light in the EL layer on the substrate side as shown in FIG. 9 (A).

【0116】ここで示す表示装置の実装方法は一例であり、表示装置の形態に合わせて適宣組み立てられるものである。 [0116] a mounting method in one example of the display device shown here is intended to be assembled Suitable declared in accordance with the mode of a display device.

【0117】[実施例7]図17は光センサーをTFTなどの素子が形成された基板と一体形成した一例を示す。 [0117] [Embodiment 7] Figure 17 shows an example element formed integrally with the substrate formed of such a light sensor TFT.
周辺回路851のpチャネル型TFT852、nチャネル型TFT853は実施例2と同様にして作製される。 p-channel type TFT852, n-channel type TFT853 the peripheral circuit 851 is fabricated in the same manner as in Example 2.
基板856にブロッキング層857が形成され、半導体膜858、859、ゲート絶縁膜860、861、ゲート電極862、863が形成されている。 Blocking layer 857 is formed on the substrate 856, the semiconductor film 858,859, the gate insulating film 860, 861, the gate electrode 862 and 863 are formed. ゲート絶縁膜860、861はゲート電極862、863の外側で半導体膜858、859の表面が露出するようにエッチング処理がなされている。 The gate insulating film 860, 861 is etched so that the surface of the semiconductor film 858,859 outside the gate electrode 862 and 863 are exposed have been made. ゲート電極862、863上にはパッシベーション膜864と有機樹脂材料から成る層間絶縁膜865が形成され、ソースまたはドレイン電極866〜869が形成されている。 On the gate electrode 862 and 863 is an interlayer insulating film 865 made of a passivation film 864 and the organic resin material is formed, the source or drain electrode 866 to 869 are formed.

【0118】pチャネル型TFT852の半導体膜85 [0118] semiconductor film 85 of the p-channel type TFT852
8に形成されるチャネル形成領域及びp型の不純物領域、及びnチャネル型TFT853の半導体膜859に形成されるチャネル形成領域及びn型の不純物領域の詳細は、実施例2で示す図6(B)のpチャネル型TFT 8 formed in the channel forming region and the p-type impurity region, and n details of the channel formation region and the n-type impurity regions formed in the semiconductor film 859 of the channel TFT853, FIG 6 (B indicated in Example 2 p-channel TFT)
453、及びnチャネル型TFT454と同様なものである。 453, and those similar to the n-channel type 454.

【0119】一方、光センサー854はこれらのTFT [0119] On the other hand, the light sensor 854 of these TFT
と同じ工程で作製される。 It is manufactured in the same step as. p型半導体領域870、及びn型半導体領域871は、半導体膜858、859と同じ結晶質半導体で形成される。 p-type semiconductor region 870 and the n-type semiconductor region 871, are formed in the same crystalline semiconductor as the semiconductor film 858,859. p型またはn型の不純物元素は、TFTの不純物領域を作製するときに同時に形成される。 p-type or n-type impurity element is formed at the same time as making the impurity regions of the TFT. そして、この不純物半導体に重なるように、 And, so as to overlap with the impurity semiconductor,
非晶質シリコン膜872が500〜1000nmの厚さで形成されている。 Amorphous silicon film 872 is formed to a thickness of 500 to 1000 nm. この非晶質シリコン膜872は真性半導体であることが望ましく、これによりpin接合が形成される。 It is desirable amorphous silicon film 872 is an intrinsic semiconductor, thereby pin junction is formed. 873はp型半導体領域870とコンタクトをとる電極であり、874はn型半導体領域とコンタクトをとる電極である。 873 is an electrode that takes a p-type semiconductor region 870 and the contact, 874 is an electrode for taking an n-type semiconductor region and the contact.

【0120】光センサー854への光の入射は基板85 [0120] incidence of light to the light sensor 854 of the substrate 85
6側から行うことが可能であり、また、非晶質シリコン膜872が形成されている面側から行うことも可能である。 It is possible to perform the 6 side, it is also possible to carry out from a surface side of the amorphous silicon film 872 is formed. 従って、実施例6で示す筐体への組込方法は、図1 Thus, incorporation method to the housing shown in Example 6, FIG. 1
4(A)または(B)のいずれの方法も採用することができる。 Any method of 4 (A) or (B) can also be employed.

【0121】本実施例では、TFTを実施例2で説明するトップゲート型の構造で示したが、本実施例の光センサーは、実施例3で示す逆スタガ型のTFTとも組み合わせることができる。 [0121] In this embodiment, shown in the structure of a top gate type describing the TFT in Example 2, the optical sensor of this embodiment can be combined with an inverted staggered TFT shown in Example 3. そして、このような光センサーが形成された表示装置は、液晶表示装置及びEL表示装置のいずれにも適用することができる。 Then, such a display light sensor is formed device can be applied to any liquid crystal display devices and EL display devices.

【0122】[実施例8]本発明のアクティブマトリクス型表示装置は様々な電子機器に用いることができる。 [0122] [Example 8] An active matrix display device of the present invention can be used in various electronic devices. その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、 As such electronic equipment, a video camera, a digital camera, a projector (rear type or front type), a head-mounted display (goggle type display),
カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末機器(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。 A car navigation system, a car stereo, a personal computer, portable information terminal (mobile computer, mobile phone, an electronic book, or the like), and the like. それらの一例を図18と図19に示す。 Examples of these are shown in Figures 18 and 19.

【0123】図18(A)はパーソナルコンピュータであり、本体9001、画像入力部9002、表示装置9 [0123] FIG. 18 (A) is a personal computer, body 9001, an image input unit 9002, a display device 9
003、キーボード9004等を含む。 003, including a keyboard 9004 and the like. 本発明は表示装置9003に用いることができ、受光部9005に設けられた光センサーにより、周囲の明るさに応じて表示装置9003の輝度を制御することができる。 The present invention can be used for a display device 9003, a light sensor provided on the light-receiving unit 9005 can control the brightness of the display device 9003 according to the ambient brightness.

【0124】図18(B)はビデオカメラであり、本体9101、表示装置9102、音声入力部9104、操作スイッチ9103、バッテリー9106、受像部91 [0124] and FIG. 18 (B) is a video camera which includes a main body 9101, a display device 9102, an audio input portion 9104, operation switches 9103, a battery 9106, an image receiving portion 91
05等を含む。 Including the 05 or the like. 本発明は表示装置9102に用いることができ、受光部9107に設けられた光センサーにより、周囲の明るさに応じて表示装置9102の輝度を制御することができる。 The present invention can be used for a display device 9102, a light sensor provided on the light-receiving unit 9107 can control the brightness of the display device 9102 according to the ambient brightness.

【0125】図18(C)はモバイルコンピュータまたはPDA(Personal Digital Assistant:個人用の情報端末)であり、本体9201、カメラ部9202、受像部9203、操作スイッチ9204、表示装置9205 [0125] FIG. 18 (C) is a mobile computer or PDA: a (Personal Digital Assistant personal information terminal), the main body 9201, a camera portion 9202, an image receiving portion 9203, operation switch 9204, display device 9205
等を含む。 And the like. 本発明は表示装置9205に用いることができ、受光部9206に設けられた光センサーにより、周囲の明るさに応じて表示装置9205の輝度を制御することができる。 The present invention can be used for a display device 9205, a light sensor provided on the light-receiving unit 9206 can control the brightness of the display device 9205 according to the ambient brightness.

【0126】図18(D)はゴーグル型ディスプレイであり、本体9301、表示装置9302、アーム部93 [0126] FIG. 18 (D) shows a goggle type display including a main body 9301, a display device 9302, arm portion 93
03等から成っている。 It is made up of 03 or the like. 本発明は表示装置9302に用いることができ、受光部9304に設けられた光センサーにより、周囲の明るさに応じて表示装置9302の輝度を制御することができる。 The present invention can be used for a display device 9302, a light sensor provided on the light-receiving unit 9304 can control the brightness of the display device 9302 according to the ambient brightness.

【0127】図18(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体9401、表示装置9402、スピーカ部94 [0127] FIG. 18 (E) is a recording medium (hereinafter, referred to as a recording medium) which records a program a player using a main body 9401, a display device 9402, a speaker portion 94
03、記録媒体9404、操作スイッチ1223等を含む。 03, a recording medium 9404, an operation switch 1223 and the like. なお、このプレーヤーは記録媒体としてDVD(Di In addition, DVD as the player of the recording medium (Di
gital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。 gital Versatile Disc), a CD and the like, it is possible to perform music appreciation, film appreciation, games and the Internet.
本発明は表示装置9402に用いることができ、受光部9406に設けられた光センサーにより、周囲の明るさに応じて表示装置9402の輝度を制御することができる。 The present invention can be used for a display device 9402, a light sensor provided on the light-receiving unit 9406 can control the brightness of the display device 9402 according to the ambient brightness.

【0128】図18(F)はデジタルカメラであり、本体9501、表示装置9502、接眼部9503、操作スイッチ9504、受像部(図示しない)等を含む。 [0128] FIG. 18 (F) is a digital camera including a main body 9501, a display device 9502, an eyepiece portion 9503, operation switches 9504, an image receiving portion (not shown) or the like. 本発明は表示装置9502に用いることができ、受光部9 The present invention can be used for a display device 9502, the light receiving portion 9
9505に設けられた光センサーにより、周囲の明るさに応じて表示装置9502の輝度を制御することができる。 The optical sensor provided in 9505, it is possible to control the brightness of the display device 9502 according to the ambient brightness.

【0129】図19(A)は携帯電話であり、表示パネル1401、操作用パネル1402、接続部1403、 [0129] Figure 19 (A) shows a cellular phone, the display panel 1401, an operation panel 1402, a connection unit 1403,
表示装置1404、音声出力部1405、操作キー14 Display device 1404, an audio output portion 1405, operation keys 14
06、電源スイッチ1407、音声入力部1408、アンテナ1409等を含む。 06, a power switch 1407, an audio input portion 1408, an antenna 1409 and the like. 本発明は表示装置1404に用いることができ、受光部1410に設けられた光センサーにより、周囲の明るさに応じて表示装置1404の輝度を制御することができる。 The present invention can be used for a display device 1404, a light sensor provided on the light-receiving unit 1410 can control the brightness of the display device 1404 according to the ambient brightness.

【0130】図19(B)は携帯書籍(電子書籍)であり、本体1411、表示装置1412、記憶媒体141 [0130] Figure 19 (B) is a portable book (electronic book) including a main body 1411, a display device 1412, a storage medium 141
3、操作スイッチ1414、アンテナ1415等を含む。 3, operation switch 1414, an antenna 1415 and the like. 本発明は表示装置1412に用いることができ、受光部1416に設けられた光センサーにより、周囲の明るさに応じて表示装置1412の輝度を制御することができる。 The present invention can be used for a display device 1412, a light sensor provided on the light-receiving unit 1416 can control the brightness of the display device 1412 according to the ambient brightness.

【0131】図19(C)はテレビ受像器であり、本体1416、支持台1417、表示装置1418等を含む。 [0131] Figure 19 (C) is a television receiver, comprising a body 1416, a support base 1417, a display device 1418 and the like. 本発明は表示装置1418に用いることができ、受光部1420に設けられた光センサーにより、周囲の明るさに応じて表示装置1418の輝度を制御することができる。 The present invention can be used for a display device 1418, a light sensor provided on the light-receiving unit 1420 can control the brightness of the display device 1418 according to the ambient brightness. 本発明のテレビ受像器は特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。 Television receiver of the present invention is advantageous in particularly when large size screen roughened, the display of a 10 inch diagonal or larger (in particular 30 inches or more) is advantageous.

【0132】以上の様に、本発明の適用範囲は極めて広く、様々な分野の電子機器に適用することが可能である。 [0132] As described above, the applicable range of the present invention is so wide, can be applied to electronic devices in various fields.

【0133】 [0133]

【発明の効果】本発明の表示装置は、光センサーを用いて周囲の明るさを検知して表示装置の発光輝度を調節することを可能としている。 Display device of the present invention exhibits, it is made possible to adjust the emission luminance of the display device by detecting the brightness of the surroundings using an optical sensor. 表示装置の画素部に表示される映像の輝度を調節し、周囲が明るい場合には輝度を高く、暗い場合には輝度を低くすることにより、使用者にとって見やすい映像表示を提供し、また、表示装置を搭載した電子機器の低消費電力化を実現することもできる。 Adjusting the brightness of the image displayed on the pixel portion of the display device, high brightness in a bright environment, by lowering the luminance when dark, providing easily viewable image display for the user, also display it is also possible to realize the mounting, low power consumption of the electronic equipment device.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明のデジタル駆動の表示装置の構成を説明する図。 It illustrates a structure of a display device of the digital drive of the present invention; FIG.

【図2】 光センサーの出力を読み取るソースフォロワ回路図。 FIG. 2 is a source follower circuit diagram reading the output of the light sensor.

【図3】 光センサーと画素部、駆動回路、制御回路のレイアウトを説明する図。 [Figure 3] photosensor and pixel portion, driving circuit, diagram for explaining a layout of the control circuit.

【図4】 画素部、周辺回路のTFTの作製工程を説明する断面図。 [4] the pixel portion, cross-sectional views illustrating a manufacturing process of the peripheral circuit of the TFT.

【図5】 画素部、周辺回路のTFTの作製工程を説明する断面図。 [5] pixel portion, cross-sectional views illustrating a manufacturing process of the peripheral circuit of the TFT.

【図6】 画素部、周辺回路のTFTの作製工程を説明する断面図。 [6] pixel portion, cross-sectional views illustrating a manufacturing process of the peripheral circuit of the TFT.

【図7】 画素部の画素構造を説明する上面図。 Figure 7 is a top view illustrating a pixel structure of the pixel portion.

【図8】 液晶表示装置における画素の回路図。 Figure 8 is a circuit diagram of a pixel in the liquid crystal display device.

【図9】 EL表示装置の画素の断面図及び等価回路。 Figure 9 is a cross-sectional view and an equivalent circuit of a pixel of an EL display device.

【図10】 EL表示装置の画素の断面図及び等価回路。 Figure 10 is a cross-sectional view and an equivalent circuit of a pixel of an EL display device.

【図11】 光センサーの断面図。 FIG. 11 is a cross-sectional view of the optical sensor.

【図12】 光センサーを実装する表示装置の組み立て図。 [12] assembly view of a display device implementing the optical sensor.

【図13】 光センサーの接続方法と光の入射方向を説明する断面図。 Figure 13 is a cross-sectional view illustrating an incident direction of the connection method and the optical light sensor.

【図14】 本発明の表示装置を筐体に組み込んだ状態を示す断面図。 Figure 14 is a cross-sectional view showing a state incorporated in a housing of the display device of the present invention.

【図15】 本発明のアナログ駆動の表示装置の構成を説明する図。 Diagram illustrating the configuration of an analog driver of the display device of the present invention; FIG.

【図16】 画素部、周辺回路のTFTを説明する断面図。 [16] a pixel portion, cross-sectional view illustrating a TFT of the peripheral circuit.

【図17】 基板上に一体形成される光センサーの断面図。 FIG. 17 is a cross-sectional view of an optical sensor which is integrally formed on the substrate.

【図18】 本発明の表示装置を組み込んだ電子機器の一例を示す図。 Figure 18 is a diagram showing an example of an electronic apparatus incorporating the display device of the present invention.

【図19】 本発明の表示装置を組み込んだ電子機器の一例を示す図。 Figure 19 is a diagram illustrating an example of an electronic apparatus incorporating the display device of the present invention.

【図20】 時分割階調方式の動作を示す図。 It illustrates the operation of FIG. 20 time-division gray scale method.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) G09F 9/30 338 G09F 9/30 338 5C094 365 365Z 5G435 9/35 9/35 G09G 3/20 641 G09G 3/20 641Q 642 642F H05B 33/08 H05B 33/08 33/14 33/14 A Fターム(参考) 2H092 GA59 JA24 KA05 MA05 MA08 NA01 PA07 2H093 NA16 NA58 NC22 NC34 NC42 ND07 3K007 AB02 AB05 EB00 FA01 GA04 5C006 AF46 AF54 BB16 BC03 BC06 BC13 BC16 BF39 EC02 EC05 EC11 EC13 5C080 AA06 AA10 BB05 DD30 EE28 GG09 JJ02 JJ03 JJ04 JJ06 KK02 KK07 KK20 KK23 KK43 KK52 5C094 AA07 AA22 BA03 BA12 BA29 BA43 CA19 CA24 DA14 DA15 DB01 DB04 EA04 EA07 EB02 HA06 HA07 HA08 5G435 AA00 AA03 BB05 BB12 DD10 EE30 EE33 EE37 LL04 LL07 LL09 LL10 LL14 ────────────────────────────────────────────────── ─── of the front page continued (51) Int.Cl. 7 identification mark FI theme Court Bu (reference) G09F 9/30 338 G09F 9/30 338 5C094 365 365Z 5G435 9/35 9/35 G09G 3/20 641 G09G 3 / 20 641Q 642 642F H05B 33/08 H05B 33/08 33/14 33/14 A F-term (reference) 2H092 GA59 JA24 KA05 MA05 MA08 NA01 PA07 2H093 NA16 NA58 NC22 NC34 NC42 ND07 3K007 AB02 AB05 EB00 FA01 GA04 5C006 AF46 AF54 BB16 BC03 BC06 BC13 BC16 BF39 EC02 EC05 EC11 EC13 5C080 AA06 AA10 BB05 DD30 EE28 GG09 JJ02 JJ03 JJ04 JJ06 KK02 KK07 KK20 KK23 KK43 KK52 5C094 AA07 AA22 BA03 BA12 BA29 BA43 CA19 CA24 DA14 DA15 DB01 DB04 EA04 EA07 EB02 HA06 HA07 HA08 5G435 AA00 AA03 BB05 BB12 DD10 EE30 EE33 EE37 LL04 LL07 LL09 LL10 LL14

Claims (13)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】γ補正回路の出力線が映像信号処理回路に接続され、前記γ補正回路の出力電圧を周囲の明るさに応じて変化させる複数の光センサーが設けられていること特徴とする表示装置。 The output line of claim 1] γ correction circuit is connected to the video signal processing circuit, and wherein the plurality of light sensors for changing the output voltage of the γ correction circuit in accordance with the ambient brightness is provided display device.
  2. 【請求項2】γ補正回路の出力線が映像信号処理回路に接続され、前記γ補正回路の出力電圧を周囲の明るさに応じて変化させる複数の光センサーが第2の基板に形成され、前記第1の基板に前記第2の基板が固定されていることを特徴とする表示装置。 Output lines wherein γ correction circuit is connected to the video signal processing circuit, a plurality of light sensors for changing the output voltage of the γ correction circuit in accordance with the ambient brightness is formed in the second substrate, display device, characterized in that said second substrate to said first substrate is fixed.
  3. 【請求項3】周囲の明るさを検知する複数の光センサーと、前記光センサーの電気信号を基に、画素が明状態でいる期間を決める電圧を出力するγ補正回路とを有することを特徴とする表示装置。 Wherein a plurality of optical sensors for detecting the wherein the ambient brightness, based on the electric signal of the light sensor, to have a γ correction circuit for outputting a voltage for determining the period during which a pixel is present in a bright state and the display device.
  4. 【請求項4】画素部が形成された基板の外周部に設けられた複数の光センサーと、前記複数の光センサーと接続するソースフォロワ回路と、前記ソースフォロワ回路に接続するγ補正回路と、前記γ補正回路に接続する映像信号増幅回路と、前記映像信号増幅回路に接続するソース信号線駆動回路と、前記ソース信号線駆動回路に接続する画素部とを有することを特徴とする表示装置。 A plurality of light sensors wherein provided on the outer peripheral portion of the substrate on which the pixel portion is formed, a source follower circuit connected to said plurality of optical sensors, and γ correction circuit connected to the source follower circuit, the γ and video signal amplifier circuit connected to the correction circuit, the video signal and the source signal line driver circuit connected to the amplifier circuit, a display device characterized by having a pixel portion connected to the source signal line driver circuit.
  5. 【請求項5】画素部が形成された第1の基板の外周部に、第2の基板に形成された複数の光センサーが固定され、前記複数の光センサーと接続するソースフォロワ回路と、前記ソースフォロワ回路に接続するγ補正回路と、前記γ補正回路に接続する映像信号増幅回路と、前記映像信号増幅回路に接続するソース信号線駆動回路と、前記ソース信号線駆動回路に接続する画素部とを有することを特徴とする表示装置。 5. A peripheral portion of the first substrate on which the pixel portion is formed, a plurality of optical sensors which are formed on the second substrate is fixed, a source follower circuit connected to said plurality of optical sensors, the and γ correction circuit connected to the source follower circuit, a video signal amplifier circuit connected to the γ correction circuit, a source signal line driver circuit connected to said video signal amplifying circuit, a pixel portion connected to the source signal line driver circuit display device characterized by having and.
  6. 【請求項6】請求項4または請求項5において、前記画素部は、画素電極と、液晶層と、対向電極とを少なくとも有することを特徴とする表示装置。 6. The method of claim 4 or claim 5, wherein the pixel unit includes a display device comprising a pixel electrode, a liquid crystal layer, that has at least a counter electrode.
  7. 【請求項7】請求項4または請求項5において、前記画素部は、画素電極と、発光層とを少なくとも有することを特徴とする表示装置。 7. The method of claim 4 or claim 5, wherein the pixel unit includes a display device characterized by having at least a pixel electrode, and a light emitting layer.
  8. 【請求項8】請求項1乃至請求項5において、前記光センサーは非晶質シリコン層を光電変換層に含むことを特徴とする表示装置。 8. The method of claim 1 to claim 5, wherein the light sensor is a display device which comprises an amorphous silicon layer on the photoelectric conversion layer.
  9. 【請求項9】第1の基板上に薄膜トランジスタで画素部を形成する工程と、第2の基板上に光センサーを形成する工程と、前記第1の基板に前記第2の基板を固定する工程とを有することを特徴とする表示装置の作製方法。 9. A process for forming a pixel portion in the first thin film transistor on a substrate, forming a light sensor on the second substrate, the step of fixing the second substrate to the first substrate the method for manufacturing a display device characterized by having and.
  10. 【請求項10】第1の基板上に薄膜トランジスタで画素部と、前記画素部の駆動回路と、前記画素部の輝度を制御する制御回路とを形成する工程と、第2の基板上に光センサーを形成する工程と、前記第1の基板に前記第2 10. A pixel portion of a thin film transistor over a first substrate, a driving circuit of the pixel portion, and forming a control circuit for controlling the luminance of the pixel portion, the light sensor on the second substrate forming a said second to said first substrate
    の基板を固定し、前記制御回路と前記光センサー電気的に接続する工程とを有することを特徴とする表示装置の作製方法。 The method for manufacturing a display device characterized by the substrate is fixed, and a step of connecting to the control circuit the light sensor electrically.
  11. 【請求項11】請求項9または請求項10において、前記画素部は、画素電極と液晶層と対向電極とを少なくとも形成することを特徴とする表示装置の作製方法。 11. The method of claim 9 or claim 10, wherein the pixel unit, a method for manufacturing a display device characterized by forming at least a pixel electrode and a liquid crystal layer and the counter electrode.
  12. 【請求項12】請求項9または請求項10において、前記画素部は、画素電極と発光層とを少なくとも形成することを特徴とする表示装置の作製方法。 12. The method of claim 9 or claim 10, wherein the pixel unit, a method for manufacturing a display device characterized by forming at least a pixel electrode and the light emitting layer.
  13. 【請求項13】請求項9または請求項10において、前記光センサーは非晶質シリコン層を光電変換層に形成することを特徴とする表示装置の作製方法。 13. The method of claim 9 or claim 10, wherein the optical sensor method for manufacturing a display device characterized by forming an amorphous silicon layer on the photoelectric conversion layer.
JP2001171802A 2000-06-06 2001-06-06 Display device Active JP5110748B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000168330 2000-06-06
JP2000-168330 2000-06-06
JP2000168330 2000-06-06
JP2001171802A JP5110748B2 (en) 2000-06-06 2001-06-06 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001171802A JP5110748B2 (en) 2000-06-06 2001-06-06 Display device

Publications (3)

Publication Number Publication Date
JP2002062856A true true JP2002062856A (en) 2002-02-28
JP2002062856A5 true JP2002062856A5 (en) 2008-07-10
JP5110748B2 JP5110748B2 (en) 2012-12-26

Family

ID=26593364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001171802A Active JP5110748B2 (en) 2000-06-06 2001-06-06 Display device

Country Status (1)

Country Link
JP (1) JP5110748B2 (en)

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005017862A1 (en) * 2003-08-13 2005-02-24 Toshiba Matsushita Display Technology Co., Ltd. Display
WO2005017861A1 (en) * 2003-08-13 2005-02-24 Toshiba Matsushita Display Technology Co., Ltd. Optical device and organic el display
JP2005122187A (en) * 2003-10-15 2005-05-12 Samsung Electronics Co Ltd Electronic display device having optical sensor
JP2005182049A (en) * 2003-12-19 2005-07-07 Samsung Electronics Co Ltd Display apparatus and method of driving the same
JP2005308949A (en) * 2004-04-20 2005-11-04 Matsushita Electric Ind Co Ltd Method and device for image display
WO2006104212A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Active matrix substrate, and display device and electronic device provided with such active matrix substrate
WO2006104204A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Display device and electronic device provided with same
WO2006104210A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Active matrix substrate, display device and electronic device
JP2006267784A (en) * 2005-03-25 2006-10-05 Sanyo Epson Imaging Devices Corp Electrooptical device and electronic equipment
WO2006117956A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Liquid crystal display device
WO2006118166A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and electronic device provided with same
WO2006118066A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Electronic device
WO2006117955A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and method for manufacturing same
WO2006118044A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and electronic device provided with same
KR100667079B1 (en) 2005-08-31 2007-01-10 삼성에스디아이 주식회사 Organic electro luminescence display device for controlling a brightness
JP2007003640A (en) * 2005-06-22 2007-01-11 Tohoku Pioneer Corp Self-luminous panel
JP2007173832A (en) * 2005-12-21 2007-07-05 Samsung Sdi Co Ltd Photodiode, organic electroluminescent display device, and electronic device
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
JP2007535695A (en) * 2004-03-25 2007-12-06 ソニー エリクソン モバイル コミュニケーションズ, エービー Dynamic display control of the portable electronic device display
JP2008098684A (en) * 2008-01-11 2008-04-24 Sony Corp Organic el display apparatus
JP2008129380A (en) * 2006-11-22 2008-06-05 Sony Corp Display device
JP2008152018A (en) * 2006-12-18 2008-07-03 Seiko Epson Corp Electro-optical device and its manufacturing method
US7439984B2 (en) 2004-03-05 2008-10-21 Matsushita Electric Industrial Co., Ltd. Image signal processing method, image signal processing apparatus, and image displaying apparatus
WO2009011178A1 (en) * 2007-07-13 2009-01-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same
JP2009016777A (en) * 2007-07-04 2009-01-22 Samsung Sdi Co Ltd Organic electroluminescent element, and method of manufacturing the same
CN100468495C (en) 2006-01-27 2009-03-11 华硕电脑股份有限公司 Display device with compensable environmental brightness
WO2009125617A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Drive circuit of display unit and display unit
WO2009125614A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Display device and method of driving display device
JP2009288605A (en) * 2008-05-30 2009-12-10 Epson Imaging Devices Corp Electrooptical panel, electrooptical device, and electronic device
US7679091B2 (en) 2007-04-18 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element having a semiconductor and semiconductor device using the same
US7903214B2 (en) 2005-04-28 2011-03-08 Sharp Kabushiki Kaisha Liquid crystal display device comprising an optical sensor for detecting the intensity of ambient light
JP2011053662A (en) * 2009-08-06 2011-03-17 Semiconductor Energy Lab Co Ltd Electronic book
WO2011092940A1 (en) * 2010-01-28 2011-08-04 シャープ株式会社 Liquid crystal display device, mobile device, and method for driving liquid crystal display device
KR101121617B1 (en) 2004-04-29 2012-02-28 엘지디스플레이 주식회사 Electro-Luminescence Display Apparatus
KR101145349B1 (en) 2003-10-06 2012-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US8194304B2 (en) 2005-06-03 2012-06-05 Sharp Kabushiki Kaisha Display device and electric apparatus using the same
US8207589B2 (en) 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US8570468B2 (en) 2006-06-30 2013-10-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP2014060422A (en) * 2003-01-24 2014-04-03 Semiconductor Energy Lab Co Ltd Notebook computer
JP2016514341A (en) * 2012-12-06 2016-05-19 オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングOSRAM OLED GmbH The organic optoelectronic device comprising an infrared detector
EP2618325A4 (en) * 2010-09-13 2017-06-14 Nec Corporation Information processing terminal, and screen control device and method therefor
KR101795427B1 (en) * 2012-11-27 2017-11-09 애플 인크. Electronic devices with display-integrated light sensors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338989A (en) * 1986-08-04 1988-02-19 Mitsubishi Electric Corp Image processor
JPS63250694A (en) * 1987-04-08 1988-10-18 Oki Electric Ind Co Ltd Automatic emission brightness adjustor for light emitting type display panel
JPH03249622A (en) * 1990-02-28 1991-11-07 Toshiba Corp Liquid crystal display device
JPH05236400A (en) * 1992-02-21 1993-09-10 Hitachi Ltd Liquid crystal display device
JPH10335622A (en) * 1997-05-30 1998-12-18 Canon Inc Photoelectric conversion device
JP2000077641A (en) * 1998-08-27 2000-03-14 Nec Corp Solid-state image pickup device and manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338989A (en) * 1986-08-04 1988-02-19 Mitsubishi Electric Corp Image processor
JPS63250694A (en) * 1987-04-08 1988-10-18 Oki Electric Ind Co Ltd Automatic emission brightness adjustor for light emitting type display panel
JPH03249622A (en) * 1990-02-28 1991-11-07 Toshiba Corp Liquid crystal display device
JPH05236400A (en) * 1992-02-21 1993-09-10 Hitachi Ltd Liquid crystal display device
JPH10335622A (en) * 1997-05-30 1998-12-18 Canon Inc Photoelectric conversion device
JP2000077641A (en) * 1998-08-27 2000-03-14 Nec Corp Solid-state image pickup device and manufacture thereof

Cited By (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324773B2 (en) 2003-01-24 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Display panel including a plurality of lighting emitting elements
JP2014060422A (en) * 2003-01-24 2014-04-03 Semiconductor Energy Lab Co Ltd Notebook computer
WO2005017861A1 (en) * 2003-08-13 2005-02-24 Toshiba Matsushita Display Technology Co., Ltd. Optical device and organic el display
WO2005017862A1 (en) * 2003-08-13 2005-02-24 Toshiba Matsushita Display Technology Co., Ltd. Display
US7375463B2 (en) 2003-08-13 2008-05-20 Kabushiki Kaisha Toshiba Optical device and organic EL display
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US8461509B2 (en) 2003-09-19 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device including amplifier circuit and feedback resistor
KR101145349B1 (en) 2003-10-06 2012-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR101273971B1 (en) * 2003-10-06 2013-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and the manufacturing method
JP4632742B2 (en) * 2003-10-15 2011-02-23 三星電子株式会社Samsung Electronics Co.,Ltd. Electronic display device having a light sensing unit
JP2005122187A (en) * 2003-10-15 2005-05-12 Samsung Electronics Co Ltd Electronic display device having optical sensor
JP4729297B2 (en) * 2003-12-19 2011-07-20 三星電子株式会社Samsung Electronics Co.,Ltd. Display device and a driving method thereof
JP2005182049A (en) * 2003-12-19 2005-07-07 Samsung Electronics Co Ltd Display apparatus and method of driving the same
US7439984B2 (en) 2004-03-05 2008-10-21 Matsushita Electric Industrial Co., Ltd. Image signal processing method, image signal processing apparatus, and image displaying apparatus
JP2007535695A (en) * 2004-03-25 2007-12-06 ソニー エリクソン モバイル コミュニケーションズ, エービー Dynamic display control of the portable electronic device display
JP2005308949A (en) * 2004-04-20 2005-11-04 Matsushita Electric Ind Co Ltd Method and device for image display
US8125473B2 (en) 2004-04-29 2012-02-28 Lg Display Co., Ltd. Electro-luminescence display device
KR101121617B1 (en) 2004-04-29 2012-02-28 엘지디스플레이 주식회사 Electro-Luminescence Display Apparatus
JP2006267784A (en) * 2005-03-25 2006-10-05 Sanyo Epson Imaging Devices Corp Electrooptical device and electronic equipment
JP4622615B2 (en) * 2005-03-25 2011-02-02 エプソンイメージングデバイス株式会社 Electro-optical device and electronic equipment
WO2006104204A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Display device and electronic device provided with same
WO2006104210A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Active matrix substrate, display device and electronic device
WO2006104212A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Active matrix substrate, and display device and electronic device provided with such active matrix substrate
WO2006118044A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and electronic device provided with same
JPWO2006117956A1 (en) * 2005-04-28 2008-12-18 シャープ株式会社 The liquid crystal display device
JPWO2006118044A1 (en) * 2005-04-28 2008-12-18 シャープ株式会社 Display device and electronic apparatus having the same
WO2006117956A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Liquid crystal display device
US8085256B2 (en) 2005-04-28 2011-12-27 Sharp Kabushiki Kaisha Electronic device
WO2006118166A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and electronic device provided with same
US7898619B2 (en) 2005-04-28 2011-03-01 Sharp Kabushiki Kaisha Liquid crystal display
WO2006118066A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Electronic device
WO2006117955A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and method for manufacturing same
JP4621734B2 (en) * 2005-04-28 2011-01-26 シャープ株式会社 Display device and electronic apparatus having the same
US7903214B2 (en) 2005-04-28 2011-03-08 Sharp Kabushiki Kaisha Liquid crystal display device comprising an optical sensor for detecting the intensity of ambient light
US8194304B2 (en) 2005-06-03 2012-06-05 Sharp Kabushiki Kaisha Display device and electric apparatus using the same
JP2007003640A (en) * 2005-06-22 2007-01-11 Tohoku Pioneer Corp Self-luminous panel
KR100667079B1 (en) 2005-08-31 2007-01-10 삼성에스디아이 주식회사 Organic electro luminescence display device for controlling a brightness
US8477125B2 (en) 2005-12-21 2013-07-02 Samsung Display Co., Ltd. Photo sensor and organic light-emitting display using the same
JP2007173832A (en) * 2005-12-21 2007-07-05 Samsung Sdi Co Ltd Photodiode, organic electroluminescent display device, and electronic device
CN100468495C (en) 2006-01-27 2009-03-11 华硕电脑股份有限公司 Display device with compensable environmental brightness
US8570468B2 (en) 2006-06-30 2013-10-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP2008129380A (en) * 2006-11-22 2008-06-05 Sony Corp Display device
JP2008152018A (en) * 2006-12-18 2008-07-03 Seiko Epson Corp Electro-optical device and its manufacturing method
US8207589B2 (en) 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US8592936B2 (en) 2007-02-15 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US7679091B2 (en) 2007-04-18 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element having a semiconductor and semiconductor device using the same
JP2009016777A (en) * 2007-07-04 2009-01-22 Samsung Sdi Co Ltd Organic electroluminescent element, and method of manufacturing the same
US8592881B2 (en) 2007-07-04 2013-11-26 Samsung Display Co., Ltd. Organic light emitting element and method of manufacturing the same
US9368558B2 (en) 2007-07-04 2016-06-14 Samsung Display Co., Ltd. Organic light emitting element and method of manufacturing the same
WO2009011178A1 (en) * 2007-07-13 2009-01-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same
JP2008098684A (en) * 2008-01-11 2008-04-24 Sony Corp Organic el display apparatus
JP4613963B2 (en) * 2008-01-11 2011-01-19 ソニー株式会社 Organic el display device
WO2009125617A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Drive circuit of display unit and display unit
WO2009125614A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Display device and method of driving display device
JP2009288605A (en) * 2008-05-30 2009-12-10 Epson Imaging Devices Corp Electrooptical panel, electrooptical device, and electronic device
US9153181B2 (en) 2009-08-06 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Electronic book using grayscale inversion for image signal correction
JP2011053662A (en) * 2009-08-06 2011-03-17 Semiconductor Energy Lab Co Ltd Electronic book
JP2015165333A (en) * 2009-08-06 2015-09-17 株式会社半導体エネルギー研究所 Display device
WO2011092940A1 (en) * 2010-01-28 2011-08-04 シャープ株式会社 Liquid crystal display device, mobile device, and method for driving liquid crystal display device
EP2618325A4 (en) * 2010-09-13 2017-06-14 Nec Corporation Information processing terminal, and screen control device and method therefor
KR101795427B1 (en) * 2012-11-27 2017-11-09 애플 인크. Electronic devices with display-integrated light sensors
JP2016514341A (en) * 2012-12-06 2016-05-19 オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングOSRAM OLED GmbH The organic optoelectronic device comprising an infrared detector

Also Published As

Publication number Publication date Type
JP5110748B2 (en) 2012-12-26 grant

Similar Documents

Publication Publication Date Title
US6528824B2 (en) Light emitting device
US6982462B2 (en) Light emitting display device using multi-gate thin film transistor
US6885356B2 (en) Active-matrix type display device
US6894431B2 (en) Light-emitting device
US5998805A (en) Active matrix OED array with improved OED cathode
US6452341B1 (en) EL display device, driving method thereof, and electronic equipment provided with the EL display device
US20050057580A1 (en) El display panel and el display apparatus comprising it
US20040263506A1 (en) Light emitting device and driving method of the same
US20030137503A1 (en) Semiconductor device and method of driving the semiconductor device
US20050259051A1 (en) Display device and driving method thereof
US7068246B2 (en) Light emitting module and method of driving the same, and optical sensor
US20050041002A1 (en) El display panel, its driving method, and el display apparatus
US6693385B2 (en) Method of driving a display device
US6587086B1 (en) Electro-optical device
US7019714B2 (en) Mobile terminal provided with organic electroluminescent and liquid crystal devices
US20020044124A1 (en) Display panel, display panel inspection method, and display panel manufacturing method
US6777885B2 (en) Drive circuit, display device using the drive circuit and electronic apparatus using the display device
US20010038367A1 (en) Light emitting device
US6580213B2 (en) Light-emitting device and method of manufacturing the same
US6876350B2 (en) Display device and electronic equipment using the same
EP1094436A2 (en) Gradation control of a electroluminescent display device
US6864863B2 (en) Driving circuit including organic electroluminescent element, electronic equipment, and electro-optical device
US20080094320A1 (en) Display Device and Driving Method Thereof
US20060238461A1 (en) Display device and driving method thereof
US20010055384A1 (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250