JP5110748B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP5110748B2
JP5110748B2 JP2001171802A JP2001171802A JP5110748B2 JP 5110748 B2 JP5110748 B2 JP 5110748B2 JP 2001171802 A JP2001171802 A JP 2001171802A JP 2001171802 A JP2001171802 A JP 2001171802A JP 5110748 B2 JP5110748 B2 JP 5110748B2
Authority
JP
Japan
Prior art keywords
substrate
circuit
electrically connected
display device
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001171802A
Other languages
Japanese (ja)
Other versions
JP2002062856A5 (en
JP2002062856A (en
Inventor
舜平 山崎
康行 荒井
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001171802A priority Critical patent/JP5110748B2/en
Publication of JP2002062856A publication Critical patent/JP2002062856A/en
Publication of JP2002062856A5 publication Critical patent/JP2002062856A5/ja
Application granted granted Critical
Publication of JP5110748B2 publication Critical patent/JP5110748B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、周囲の明るさに応じて表示画面の輝度調節が可能な表示装置及びその作製方法に関する。
【０００２】
【従来の技術】
基板上に薄膜トランジスタ（以下、ＴＦＴという）を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用が進められている。従来、アモルファスシリコン膜を用いたＴＦＴにより実用化されていたアクティブマトリクス型表示装置は、ドライバＩＣを必要としていた。しかし、多結晶シリコン膜を用いたＴＦＴは高い駆動周波数で動作が可能となり、画素部のＴＦＴと駆動回路のＴＦＴを基板上に一体形成することが可能となっている。
【０００３】
駆動回路を基板上に一体形成したアクティブマトリクス型表示装置は、シフトレジスタやサンプリング回路など様々な回路を作り込むことでコストの低減、装置の小型化、生産歩留まりの向上など、様々な利点が得られるとして注目されている。
【０００４】
ところで、アクティブマトリクス型表示装置は、数十から数百万個の各画素にＴＦＴが配置され、そのＴＦＴのそれぞれに個別電極（画素電極）が設けられている。液晶表示装置の場合には、ＴＦＴが形成された素子基板と、共通電極が形成された対向基板との間に液晶が封入されている。そして、個別電極と共通電極との間の液晶を誘電体とした一種のコンデンサを形成している。液晶表示装置の動作は、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへ電荷を蓄積することで液晶を駆動し、液晶を透過する光量を調節して画像を表示する仕組みとなっている。光源は、外光を利用する反射型液晶表示装置もあるが、バックライトまたはフロントライトを用いた液晶表示装置が一般的である。
【０００５】
一方、画素毎に発光素子を設け、その発光素子の点滅をＴＦＴにより制御して画像を表示する表示装置も開発されている。発光素子はエレクトロルミネセンス（Electro Luminescence : 以下、ＥＬと表記する）を利用していることから、この種の表示装置はＥＬ表示装置とも呼ばれている。ＴＦＴを用いたアクティブマトリクス型ＥＬ表示装置は、各画素のそれぞれにスイッチング用のＴＦＴ（以下スイッチング用ＴＦＴという）を設け、そのスイッチング用ＴＦＴによって電流制御を行うＴＦＴ（以下電流制御用ＴＦＴという）を動作させてＥＬ層（発光層を含む有機化合物層を指していう）を発光させる。例えば特開平１０−１８９２５２号に記載されたＥＬ表示装置がある。
【０００６】
このように、アクティブマトリクス型表示装置は、外光を利用するにしろ、自発光の光を用いるにしろ、映像信号に基づいた入力電圧により画面の輝度の強弱をＴＦＴで制御して画像表示を行う仕組みとなっている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の表示装置の多くは画像表示を行うための入力電圧特性が固定であり、必要とされる表示装置の最大輝度が周囲環境によって異なることへの配慮が十分なされてなかった。周囲の環境が夜間であり暗い場合には、昼間屋外で使用する場合と同等の輝度がなくても認識することができるにもかかわらず、輝度調整がされていないことにより使用者にとっては眩しく感じられ視認性を損なってしまうことも多かった。
【０００８】
勿論、周囲の明るさをセンサーにより検知して画面の輝度を調節する方法は提案されている。明るさ、即ち照度を検知するセンサーとしてはフォトダイオード、フォトトランジスタなどが用いられる。しかし、これらのセンサーを個別部品として表示装置に実装すると、その分余計な面積を必要とする。外光は表示装置の周辺の物体で散乱して様々な角度から光センサーに入射する。その結果、周囲の明るさと輝度の補正にずれが生じてしまうことが問題となる。
【０００９】
また、センサーの種類によっては、人間の視感度とセンサーの分光感度特性とを合わせるために、光学フィルターを装着しなければ補正に誤差が生じてしまうという問題点がある。例えば、単結晶シリコンを用いたセンサーは、分光感度が赤外光領域に広がっているため、正確に明るさを補正するためには視感度補正フィルターを設ける必要がある。そのために、どうしても表示装置の大型化を余儀なくされてしまう。
【００１０】
上記問題点を解決するために、本発明は、周囲の明るさに応じて輝度調節を自動的に調節することを可能とすると共に、人間が感じる周囲の明るさの変化に対し適切な輝度調節が可能な表示装置を実現することを目的とする。
【００１１】
【課題を解決するための手段】
上記問題点を解決するための本発明の構成は、アクティブマトリクス型表示装置において、γ補正回路の出力線が映像信号処理回路に接続している。γ補正回路は光センサーからの出力信号により、周囲の明るさに応じて画素の見かけ上の輝度を変化させる信号を映像信号処理回路に入力する。光センサーは複数個設ける。光センサーをアクティブマトリクス型表示装置の画素部の周囲に複数個設けることにより周辺の物体で散乱して様々な角度から各光センサーに入射する光強度を検知して、そのバランスをとることにより適切な補正をすることができる。尚、γ補正回路以外の補正回路を用いることも可能である。
【００１２】
この場合、映像信号電圧を階調表示するための駆動電圧に変換するγ補正回路は第１の基板に形成され、前記γ補正回路入出力電圧特性を周囲の明るさに応じて制御するための光センサーが第２の基板に形成され、前記第１の基板に前記第２の基板が固定されている構成が望ましい。
【００１３】
また、他の発明の構成は、画素部が形成された基板の外周部に設けられた複数の光センサーと、複数の光センサーと接続するソースフォロワ回路と、ソースフォロワ回路に接続するγ補正回路と、γ補正回路に接続する映像信号増幅回路と、映像信号増幅回路に接続するソース信号線駆動回路と、ソース信号線駆動回路に接続する画素部とを有している。本発明で用いる光センサーは、好適には非晶質シリコンを光電変換層に含む光センサーを適用する。
【００１４】
この光センサーは、光電変換層にｐ型とｎ型の非晶質半導体膜又は微結晶半導体膜の間にＩ型の高抵抗の非晶質シリコン膜を挟んでいる。また、光入射側には透明電極を、その反対側には金属電極が形成された構造を有している。このような構造の光センサーは、分光感度特性において５００〜６００nmにピークを持ち、人間の視感度特性に近くなっている。従って、視感度補正フィルターを使わなくても良い。
【００１５】
また、他の発明の構成は、第１の基板上に薄膜トランジスタで画素部を形成する工程と、第２の基板上に光センサーを形成する工程と、前記第１の基板に前記第２の基板を固定する工程とを有することを特徴としている。
【００１６】
また、他の発明の構成は、第１の基板上に薄膜トランジスタで画素部と、前記画素部の駆動回路と、前記画素部の輝度を制御する制御回路とを形成する工程と、第２の基板上に光センサーを形成する工程と、前記第１の基板に前記第２の基板を固定し、前記制御回路と前記光センサーを電気的に接続する工程とを有することを特徴としている。
【００１７】
光センサーを構成する微結晶半導体膜や非晶質シリコン膜及び電極を形成するための導電膜は、プラズマＣＶＤ法やスパッタ法で形成することができる。これらの成膜法は基板の面積が大型化しても被膜を形成することが可能である。例えば、１辺が３００mm以上、好ましくは１０００mm以上の基板を用いることが可能である。一方、表示装置に実装する光センサーのサイズは１辺が１〜５mmであり、大型基板を用いることにより、１枚の基板から多数の光センサーを取り出すことができる。
【００１８】
【発明の実施の形態】
図１はデジタル駆動方式のアクティブマトリクス型表示装置の回路構成のブロック図を示す。画素部１０１はゲート信号線駆動回路１０２から延在する複数のゲート線１１３と、ソース信号線駆動回路１０３から延在する複数のソース線１１４とが交差して形成され、各交点にＴＦＴを設けて形成されている。画素部に入力されるデジタルデータ信号を形成する映像信号処理回路１１２を有している。
【００１９】
周囲の明るさを検知して画素部に入力する画像信号の振幅を制御する制御回路１００は、光センサー１０７からの出力を検出する検出回路１０８、Ａ／Ｄ変換回路１０９、演算処理回路１１０、γ補正回路１１１から成っている。
【００２０】
光センサー１０７は、光電変換層にｐ型とｎ型の非晶質半導体膜又は微結晶半導体膜の間にＩ型の高抵抗の非晶質シリコン膜を挟んだｐｉｎ接合を有する構造を採用する。光入射側には透明電極を、その反対側には金属電極が形成された構造を有している。このように非晶質シリコン膜を用いた光センサーは、分光感度特性において５００〜６００nmにピークを持ち、人間の視感度特性に近くなっている。従って、視感度補正フィルターを使わなくても良い。
【００２１】
図２は検出回路１０８を説明する回路図であり、リセット用ＴＦＴ２０２を導通状態にすると光センサー２０１には逆バイアス電圧が印加される。（以後、光センサー２０１のマイナス側端子の電位が電源電圧の電位まで充電される動作をリセットと呼ぶ）その後、リセット用ＴＦＴ２０２を非導通状態にする。その時、光センサー２０１の起電力により、時間が経過するに従い電源電圧の電位まで充電されていた光センサー２０１のマイナス側端子の電位が光電変換によって発生した電荷によって除々に低下する。そして、ある一定時間を経過した後、スイッチ用ＴＦＴ２０４を導通状態とすると、増幅用ＴＦＴ２０３を通って出力側に信号が出力される。
【００２２】
この場合、増幅用ＴＦＴ２０３とスイッチ用ＴＦＴ２０４はいわゆるソースフォロワ回路として動作する。図２ではソースフォロワ回路をｎチャネル型ＴＦＴで形成した例で示されているが、勿論、ｐチャネル型ＴＦＴでも形成することができる。増幅側電源線２０５には電源電圧Ｖddが加えられている。バイアス側電源線２０６は基準電位０Vが与えられている。増幅用ＴＦＴ２０３のドレイン側端子は増幅側電源線に接続され、ソース側端子はスイッチ用ＴＦＴ２０４のドレイン端子に接続されている。スイッチ用ＴＦＴ２０４のソース側端子はバイアス側電源線２０６に接続されている。スイッチ用ＴＦＴ２０４のゲート端子にはバイアス電圧Ｖbが印加され、このＴＦＴにはバイアス電流Ｉbが流れる。スイッチ用ＴＦＴ２０４は基本的には定電流源として動作する。増幅用ＴＦＴ２０３のゲート端子には入力電圧Ｖinが加えられ、ソース端子が出力端子となる。このソースフォロワ回路の入出力関係は、Ｖout＝Ｖin−Ｖbとなる。
【００２３】
この出力電圧ＶoutはＡ／Ｄ変換回路１０９によりデジタル信号に変換する。デジタル信号は演算処理回路１１０に入力された信号に対して、あらかじめ設定しておいた比較データに基づき画像の輝度を補正するための補正信号に変換する。γ補正回路１１１はこの補正信号に基づいて補正電圧を発生し、その出力線は映像信号処理回路１１２に接続して補正電圧を出力する。
【００２４】
映像信号処理回路１１２ではアナログ信号又はデジタル信号でなるビデオ信号（画像情報を含む信号）を、時分割階調を行うためのデジタルデータ信号に変換すると共に、時分割階調表示を行うために必要なタイミングパルス等を発生させ、ソース信号線駆動回路に入力する。
【００２５】
映像信号処理回路１１２には時分割階調データ信号発生回路が含まれ、この回路には１フレーム期間をｎビット（ｎは２以上の整数）の階調に対応した複数のサブフレーム期間に分割する手段と、それら複数のサブフレーム期間においてアドレス期間及びサステイン期間を選択する手段と、そのサステイン期間をＴｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ(n-１)：Ｔｓ(n)＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する手段とが含まれている。
【００２６】
次に時分割階調表示について、図２０を用いて説明する。ここではｎビットデジタル駆動方式により２n階調のフルカラー表示を行う場合について説明する。まず、図２０に示すように１フレーム期間をｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）に分割する。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間と呼ぶ。フレーム期間は、発振周波数は６０Hz以上、即ち１秒間に６０以上設けられており、１秒間に６０以上の画像が表示されている。１秒間に表示される画像の数が６０より少なくなると、視覚的にフリッカ等の画像のちらつきが目立ち始める。また、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。
【００２７】
１つのサブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１サブフレーム期間中、全画素にデータを入力するのに要する時間であり、サステイン期間とは、画素がオン状態（明状態）でいる期間を示している。
【００２８】
ｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）がそれぞれ有するアドレス期間（Ｔａ１〜Ｔａｎ）の長さは全て一定である。ＳＦ１〜ＳＦｎがそれぞれ有するサステイン期間（Ｔｓ）をそれぞれＴｓ１〜Ｔｓｎとする。サステイン期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（ｎ−１）：Ｔｓｎ＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。但し、ＳＦ１〜ＳＦｎを出現させる順序はどのようにしても良い。このサステイン期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００２９】
サステイン期間はγ補正回路１１１からの補正電圧に基づいて決定され、周囲の明るさに応じて映像の輝度調整を行う。
【００３０】
ソース信号線駆動回路１０３は基本的にシフトレジスタ１０４、ラッチＡ１０５、ラッチＢ１０６を有している。また、シフトレジスタ１０４にはクロックパルス（ＣＬＫ）及びスタートパルス（ＳＰ）が入力され、ラッチＡ１０５にはデジタルデータ信号（Digital Data Signals）が入力され、ラッチＢ１０６にはラッチ信号（Latch Signals）が入力される。なお、図１においてソース信号線駆動回路１０３は１つだけ設けられているが、ソース信号線駆動回路は複数個設けても良い。
【００３１】
また、ゲート信号線駆動回路１０２は、シフトレジスタ、バッファ等（いずれも図示せず）を有している。なお、図３（Ａ）においてゲート信号線駆動回路３０２ａ、３０２ｂは２つ設けられているが、本実施の形態においてデータ信号線駆動回路は１つであってもよい。
【００３２】
図１５はアナログ駆動方式のアクティブマトリクス型表示装置の構成を示すブロック図を示す。１２１はソース信号線駆動回路、１０２はゲート信号線駆動回路である。本実施例ではソース信号線駆動回路とゲート信号線駆動回路とを１つづつ設けたが、本発明はこの構成に限定されない。ソース信号線駆動回路を２つ設けても良い。また、ゲート信号線駆動回路を２つ設けても良い。
【００３３】
ソース信号線駆動回路１２１は、シフトレジスタ１２２、レベルシフト１２３、サンプリング回路１２４を有している。なおレベルシフトは必要に応じて用いればよく、必ずしも用いなくとも良い。また本実施例においてレベルシフトはシフトレジスタ１２２とサンプリング回路１２４との間に設ける構成としたが、本発明はこの構成に限定されない。シフトレジスタ１２２の中にレベルシフト１２３が組み込まれている構成にしても良い。
【００３４】
クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）がシフトレジスタ１２２に入力される。シフトレジスタ１２２からアナログの信号（アナログ信号）をサンプリングするためのサンプリング信号が出力される。出力されたサンプリング信号はレベルシフト１２３に入力され、その電位の振幅が大きくなって出力される。レベルシフト１２３から出力されたサンプリング信号は、サンプリング回路１２４に入力される。そしてサンプリング回路１２４に入力されるアナログの映像表示信号がサンプリング信号によってそれぞれサンプリングされ、ソース信号線に入力される。
【００３５】
周囲の明るさを検知して画素部に入力する画像信号の振幅を制御する制御回路１２０は、光センサー１２６、光センサー１２６からの出力を検出する検出回路１２７、演算処理回路１２８、γ補正回路１２９から成っている。光センサー１２６と検出回路１２７の回路構成は図２と同様なものであり、この出力電圧Ｖoutは演算処理回路１２８に入力された信号に対して、画像の輝度を補正するための補正信号に変換する。映像信号処理回路１２５では、補正信号に基づいて映像信号の振幅を変化させ輝度調整を行う。
【００３６】
このように、アナログ駆動方式のアクティブマトリクス型表示装置であっても、光センサーを取り付け、光センサーが検知する周囲の明るさを基に補正電圧を変化させ電圧階調を行って輝度調節を行うことができる。尚、ここで示した画素部及やその駆動回路の構成は一例であり、本実施形態で示す構成に何ら限定されるものではない。
【００３７】
【実施例】
[実施例１]
図３は輝度の自動調節機能を有するアクティブマトリクス型表示装置の概略図を示している。絶縁表面を有する基板３００には、画素部３０１、ゲート信号線駆動回路３０２ａ、３０２ｂ、ソース信号線駆動回路３０３ａ、３０３ｂ、制御回路３０５、映像信号処理回路３０４、入力端子３０７、光センサー３０６が設けられている。光センサー３０６の数は図３で示すように基板３００の外周部に複数個設ける。複数個の光センサー３０６を設けると、様々な角度からの光を検知してきめ細かな輝度制御を行うことができる。
【００３８】
光センサー３０６は非晶質シリコンなど光電効果を有する材料を用いて作製する。光センサー３０６は別基板上に作製し、基板３００の画素部３０１及び駆動回路の外側であり、基板３００の外周部に取り付ける。この場合、光センサーの受光面と、画素部の映像表示面は同じ方向を向いている。
【００３９】
画素部３０１は、マトリクス状に複数の画素３０８が配列して形成されている。画素３０８は表示装置の種類によりその構成は異なるが、いずれにしても各画素にはＴＦＴが設けられている。
【００４０】
映像信号処理回路３０４及び制御回路３０５の構成は図１（デジタル駆動）または図１５（アナログ駆動）と同様なものであり、光センサー３０６からの出力に応じてソース信号線駆回路に入力する映像信号の振幅を変化させ輝度調整を行う。周囲が明るい場合には映像信号の振幅を大きくし、画像の輝度を高くする。
暗い場合にはその反対とする。
【００４１】
画素部３０１、ゲート信号線駆動回路３０２、ソース信号線駆動回路３０３、映像信号処理回路３０４、制御回路３０５はＴＦＴを用いて基板３００上に形成することができる。
【００４２】
本発明は、アクティブマトリクス型表示装置において、周囲の明るさを光センサーで検知し、この情報に基づいて映像表示の輝度を制御するものである。光センサー３０６は画素部３０１の周囲に複数個設けることにより周辺の物体で散乱して様々な角度から各光センサーに入射する光強度を検知して、そのバランスをとることにより適切な補正をすることができる。尚、図３の表示装置の構成に限定されるものではなく、図３の構造は本発明を実施する上での好ましい形態の一つに過ぎない。
【００４３】
[実施例２]
図３に示す構成アクティブマトリクス型表示装置は液晶表示装置やＥＬ表示装置を実現することを可能とする。本実施例では基板上にＴＦＴを形成し、液晶表示装置を作製する場合の例を説明する。
【００４４】
まず、図４（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラス基板４０１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成るブロッキング層４０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１０〜２００nm（好ましくは５０〜１００nm）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜を５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例ではブロッキング層４０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【００４５】
島状に分割された半導体層４０３〜４０６は、非晶質構造を有する半導体膜を、レーザーアニール法やファーネスアニール炉を用いた熱処理により結晶構造を有する半導体膜（以下、結晶質半導体膜という）で形成する。この島状の半導体層４０３〜４０６の厚さは２５〜８０nm（好ましくは３０〜６０nm）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００４６】
レーザーアニール法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。レーザー発振器から出力されるレーザー光は、光学系で線状に集光し半導体膜に照射する方法を用いる。アニールの条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Hzとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合には、第２高調波を用いパルス発振周波数１〜１０kHzとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μm、例えば４００μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００４７】
次いで、島状の半導体層４０３〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０nmの厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜４０７はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００４８】
そして、ゲート絶縁膜４０７上にゲート電極を形成するための第１の導電膜４０８ａと第２の導電膜４０８ｂとを形成する。本実施例では、第１の導電膜４０８ａを窒化タンタルまたはチタンで５０〜１００nmの厚さに形成し、第２の導電膜４０８ｂをタングステンで１００〜３００nmの厚さに形成する。これらの材料は、窒素雰囲気中における４００〜６００℃の熱処理でも安定であり、抵抗率が著しく増大することがない。
【００４９】
次に図４（Ｂ）に示すように、レジストによるマスク４０９を形成し、ゲート電極を形成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスにＣＦ4とＣｌ2を混合し、０．５〜２Pa、好ましくは１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。
【００５０】
上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は２５〜４５度となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。タングステンに対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされる。こうして、第１のエッチング処理により第１の導電膜と第２の導電膜から成る第１の形状の導電層４１０〜４１５（第１の導電膜４１０ａ〜４１５ａと第２の導電膜４１０ｂ〜４１５ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層で覆われない領域は２０〜５０nm程度エッチングされ薄くなる。
【００５１】
そして、図４（Ｃ）で示すように、第１のドーピング処理を行いｎ型の不純物（ドナー）をドーピングする。ドーピングの方法はイオンドープ法若しくはイオン注入法で行う。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14/cm2として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、加速電圧を制御（例えば、２０〜６０keV）して、第１の形状の導電層をマスクとして利用する。こうして、第１の不純物領域４１７〜４２０を形成する。例えば、第１の不純物領域４１７〜４２０おけるｎ型の不純物の濃度は１×１０20〜１×１０21/cm3の範囲で形成する。
【００５２】
図５（Ａ）で示す第２のエッチング処理は、同様にＩＣＰエッチング装置を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００WのＲＦ電力(13.56MHz)を供給してプラズマを生成する。基板側（試料ステージ）には５０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第１の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第２の形状の導電層４２１〜４２６（第１の導電膜４２１ａ〜４２６ａと第２の導電膜４２１ｂ〜４２６ｂ）を形成する。ゲート絶縁膜は第２の形状の導電層４２１〜４２６で覆われない領域はさらに２０〜５０nm程度エッチングされて膜厚が薄くなる。
【００５３】
次いで、第２のドーピング処理を行う。第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型の不純物（ドナー）をドーピングする。例えば、加速電圧を７０〜１２０keVとし、１×１０13/cm2のドーズ量で行い、図４（Ｃ）で島状の半導体層に形成された第１の不純物領域の内側に第２の不純物領域４２７〜４３０を形成する。このドーピングは、第２の形状の導電層４２３ｂ〜４２６ｂを不純物元素に対するマスクとして用い、第２の形状の導電層４２３ａ〜４２６ａの下側の領域に不純物元素が添加されるようにドーピングする。この不純物領域は、第２の形状の導電層４２３ａ〜４２６ａがほぼ同じ膜厚で残存していることから、第２の形状の導電層に沿った方向における濃度分布の差は小さく、１×１０17〜１×１０19/cm3の濃度でｎ型の不純物（ドナー）が含まれるように形成する。
【００５４】
そして、図５（Ｂ）に示すように、第３のエッチング処理を行い、ゲート絶縁膜のエッチング処理を行う。その結果、第２の形状の導電層４２１ａ〜４２６ａもエッチングされ、端部が後退して小さくなり、第３の形状の導電層４３１〜４３６（第１の導電膜４３１ａ〜４３６ａと第２の導電膜４３１ｂ〜４３６ｂ）が形成される。４３７は残存するゲート絶縁膜であり、エッチングをさらに進めて半導体層の表面を露出させても良い。
【００５５】
ｐチャネル型ＴＦＴに対しては、図５（Ｃ）に示すように、レジストマスク４３８、４３９を形成し、ｐチャネル型ＴＦＴを形成する島状の半導体層にｐ型の不純物（アクセプタ）をドーピングする。ｐ型の不純物（アクセプタ）は１３族に属する元素から選ばれ、典型的にはボロン（Ｂ）を用いる。第３の不純物領域４４０ａ〜４４０ｃの不純物濃度は２×１０20〜２×１０21/cm3となるようにする。第３の不純物領域にはリンが添加されているが、それ以上の濃度でボロンを添加して導電型を反転させておく。
【００５６】
以上までの工程で半導体層に不純物領域が形成される。図５において、第３の形状の導電層４３３〜４３５はゲート電極となり、第３の形状の導電層４３６は容量配線となる。また、第３の形状の導電層４３１、４３２はソース線などの配線を形成する。
【００５７】
次に、図６（Ａ）では最初に、窒化シリコン膜（ＳｉＮ：Ｈ）または酸化窒化シリコン膜（ＳｉＮxＯy：Ｈ）から成る第１の絶縁膜４４１をプラズマＣＶＤ法で形成する。そして導電型の制御を目的としてそれぞれの島状の半導体層に添加された不純物元素を活性化する工程を行う。活性化はファーネスアニール炉を用いる熱アニール法で行うことが好ましい。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することもできる。熱アニール法では酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行う。
【００５８】
その後、第１の絶縁膜４４１上に窒化シリコン膜（ＳｉＮ：Ｈ）または酸化窒化シリコン膜（ＳｉＮxＯy：Ｈ）から成る第２の絶縁膜４４２を形成する。そして、３５０〜５００℃で熱処理を行う。第２の絶縁膜４４２から放出される水素により半導体膜の水素化を行う。
【００５９】
さらに、図６（Ｂ）で示すように有機樹脂からなる第３の絶縁膜４４３を約１０００nmの厚さに形成する。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【００６０】
次に、に示すように、第３の絶縁膜４４３、第２の絶縁膜４４２、第１の絶縁膜４４１に、コンタクトホールを形成し、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、接続電極４５１及びソースまたはドレイン配線４４４〜４４７を形成する。また、画素部においては、画素電極４５０、ゲート配線４４９、接続電極４４８を形成する。
【００６１】
こうして、同一の基板上にｐチャネル型ＴＦＴ４５３とｎチャネル型ＴＦＴ４５４で形成される周辺回路４５１と、画素ＴＦＴ４５５と保持容量４５６を有する画素部４５２が形成される。図６（Ｂ）では周辺回路４５１のｐチャネル型ＴＦＴ４５３とｎチャネル型ＴＦＴ４５４の断面図のみを示しているが、これらのＴＦＴを用いて実施例１で示すゲート信号線駆動回路、ソース信号線駆動回路、映像信号処理回路、制御回路を形成することができる。その回路構成は実施者が適宣決定すれば良い。
【００６２】
駆動回路４５１のｐチャネル型ＴＦＴ４５３には、チャネル形成領域５０１、ソース領域またはドレイン領域として機能する第３の不純物領域５０２〜５０４を有している。
【００６３】
ｎチャネル型ＴＦＴ４５４には、チャネル形成領域５０５、第３の形状の導電層４３４から成るゲート電極と重なる第２の不純物領域５０６（Gate Overlapped Drain：ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域５０７（Lightly Doped Drain：ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５０８を有している。これらのＴＦＴを用いて、実施例１で示すゲート信号線駆動回路、ソース信号線駆動回路を形成することができる。
【００６４】
画素ＴＦＴ４５５にはチャネル形成領域５０９、ゲート電極を形成する第３の形状の導電層４３５と重なる第２の不純物領域５１０（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域５１１（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５１２、５１３、５１４を有している。また、保持容量４５６の一方の電極として機能する半導体膜は不純物領域５１６、５１７と不純物が添加されない領域５１５が形成されている。
【００６５】
画素部４５２においては、接続電極４４８によりソース配線４３２は、画素ＴＦＴ４５５のソースまたはドレイン領域５１２と電気的な接続が形成される。また、ゲート配線４４９は、ゲート電極４３５と電気的な接続が形成される。また、画素電極４５０は、画素ＴＦＴ４５５のソースまたはドレイン領域５１４及び保持容量４５６の一方の電極である半導体膜の不純物領域５１７と接続している。
【００６６】
図６（Ｂ）における画素部４５２の断面図は、図７で示すＡ−Ａ'線に対応したものである。ゲート電極４３５は隣接する画素の保持容量の一方の電極を兼ね、画素電極４５２と接続する半導体層４５３と重なる部分で容量を形成している。また、ソース配線４３２と画素電極４５０及び隣接する画素電極４５１との配置関係は、画素電極４５０、４５１の端部をソース配線４３２上に設け、重なり部を形成することにより、迷光を遮り遮光性を高めている。また、図８はこのような画素の等価回路を示している。
【００６７】
以上のようにして、実施例１で説明した図３におけるアクティブマトリクス型表示装置の駆動回路及び画素部を形成することができる。
【００６８】
[実施例３]
図１６はアクティブマトリクス型表示装置を逆スタガ型ＴＦＴで作製した一例を示す。実施例２と同様に、基板１６０１に、ｐチャネル型ＴＦＴ１７０１とｎチャネル型ＴＦＴ１７０２で形成される周辺回路１７０５と、画素ＴＦＴ１７０３と保持容量１７０４を有する画素部１７０６が形成される。周辺回路１７０５のｐチャネル型ＴＦＴ１７０１とｎチャネル型ＴＦＴ１７０２の断面図のみを示しているが、これらのＴＦＴを用いて実施例１で示すゲート信号線駆動回路、ソース信号線駆動回路、映像信号処理回路、制御回路を形成することができる。
【００６９】
基板１６０１には、ゲート電極１６０２〜１６０４、ソースまたはドレイン線１６０６、１６０７、容量配線１６０５がモリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などから選ばれた材料で形成され、その上にシリコンを含む絶縁膜でゲート絶縁膜として用いる第１絶縁膜１６０８が形成されている。半導体膜１６１０〜１６１３はシリコンを含む結晶質半導体材料で形成され、ｐ型またはｎ型の不純物を含む領域が形成されている。ＴＦＴのチャネル形成領域上にはチャネル保護膜１６１５〜１６１７が形成されていても良く、その上層には窒化シリコンまたは窒化酸化シリコン膜から成る第２絶縁膜２３２と、有機樹脂材料から成る第３絶縁膜１６３３が形成されている。そして、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、ソースまたはドレイン配線１６３４〜１６３７、画素電極１６４０、ゲート配線１６３９、接続電極１６３８が形成されている。
【００７０】
周辺回路１７０５のｐチャネル型ＴＦＴ１７０１には、チャネル形成領域１７０７、ｐ型の不純物領域から成るソースまたはドレイン領域１７０８が形成されている。ｎチャネル型ＴＦＴ１７０２には、チャネル形成領域１７０９、ｎ型の不純物領域から成るＬＤＤ領域１７１０、ｎ型の不純物領域から成るソースまたはドレイン領域１７１１が形成されている。画素部１７０６の画素ＴＦＴ１７０３は、マルチゲート構造であり、チャネル形成領域１７１２、ＬＤＤ領域１７１３、ソースまたはドレイン領域１７１４〜１７１６が形成される。ＬＤＤ領域の間に位置するｎ型の不純物領域は、オフ電流を低減するために有用である。保持容量１７０４は、容量配線１６０５と半導体層１６１３とその間に形成される第１の絶縁層とから形成されている。
【００７１】
画素部１７０６においては、接続電極１６３８によりソース配線１６０７は、画素ＴＦＴ１７０３のソースまたはドレイン領域１７１４と電気的な接続が形成される。また、ゲート配線１６３９は、第１の電極と電気的な接続が形成される。また、画素電極１６４０は、画素ＴＦＴ１７０３のソースまたはドレイン領域１７１６及び保持容量１７０４の半導体層１６１３と接続している。
【００７２】
このような逆スタガ型ＴＦＴを用いても、ゲート電極や半導体膜が形成される層に変更があるものの、図７と同様な構成の画素を形成することができる。こうして、実施例１で説明した図３におけるアクティブマトリクス型表示装置の駆動回路及び画素部を形成することができる。
【００７３】
[実施例４]
図３に示す構成アクティブマトリクス型表示装置でＥＬ表示装置を作製する場合の一例を説明する。周囲の光強度を検知し映像信号に補正を加える制御回路、映像信号処理回路、ゲート信号線駆動回路、ソース信号線駆動回路は同様な構成であるので、本実施例では画素部の断面構造の概略を図９（Ａ）に示して説明する。
【００７４】
図９（Ａ）において、１１は基板、１２はブロッキング層である。基板１１は透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高処理温度に耐えるものである必要がある。
【００７５】
７０１はスイッチング用ＴＦＴであり、ｎチャネル型ＴＦＴで形成されているが、スイッチング用ＴＦＴは、ｐチャネル型としてもよい。また、７０２は電流制御用ＴＦＴであり、図９（Ａ）は、電流制御用ＴＦＴ７０２がｐチャネル型ＴＦＴで形成された場合を示している。この場合は、電流制御用ＴＦＴのドレインは、ＥＬ素子の陽極に接続されている。但し、スイッチング用ＴＦＴをｎチャネル型ＴＦＴに電流制御用ＴＦＴをｐチャネル型ＴＦＴに限定する必要はなく、この逆、又は両方にｐチャネル型ＴＦＴまたは、ｎチャネル型ＴＦＴを用いることも可能である。
【００７６】
スイッチング用ＴＦＴ７０１は、ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５a〜１５d、高濃度不純物領域１６及びチャネル形成領域１７a、１７bを含む活性層、ゲート絶縁膜１８、ゲート電極１９a、１９b、第１層間絶縁膜２０、ソース線２１並びにドレイン線２２を有して形成される。なお、ゲート絶縁膜１８又は第１層間絶縁膜２０は基板上の全ＴＦＴに共通であっても良いし、回路又は素子に応じて異ならせても良い。
【００７７】
また、図９（Ａ）に示すスイッチング用ＴＦＴ７０１はゲート電極１９a、１９bが電気的に接続されており、いわゆるダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）であっても良い。
【００７８】
マルチゲート構造はオフ電流を低減する上で極めて有効であり、スイッチング用ＴＦＴ７０１のオフ電流を十分に低くすれば、それだけコンデンサに必要な容量を小さくすることができる。即ち、コンデンサの専有面積を小さくすることができるので、マルチゲート構造とすることはＥＬ素子７０３の有効発光面積を広げる上でも有効である。
【００７９】
さらに、スイッチング用ＴＦＴ７０１においては、ＬＤＤ領域１５a〜１５dは、ゲート絶縁膜１８を挟んでゲート電極１９a、１９bと重ならないように設ける。このような構造はオフ電流を低減する上で非常に効果的である。また、ＬＤＤ領域１５a〜１５dの長さ（幅）は０．５〜３．５μm、代表的には２．０〜２．５μmとすれば良い。
【００８０】
なお、チャネル形成領域とＬＤＤ領域との間にオフセット領域（チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が印加されない領域）を設けることはオフ電流を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた分離領域１６（ソース領域又はドレイン領域と同一の濃度で同一の不純物元素が添加された領域）がオフ電流の低減に効果的である。
【００８１】
次に、電流制御用ＴＦＴ７０２は、ソース領域２６、ドレイン領域２７、チャネル形成領域２９、ゲート絶縁膜１８、ゲート電極３０、第１層間絶縁膜２０、ソース線３１並びにドレイン線３２を有して形成される。なお、ゲート電極３０はシングルゲート構造となっているがマルチゲート構造であっても良い。
【００８２】
図９（Ｂ）はこのＥＬ表示装置の画素の等価回路であり、スイッチング用ＴＦＴ７０１のドレインは電流制御用ＴＦＴ７０２のゲートに接続されている。また、１９はゲート電極１９ａ、１９ｂを構成するゲート配線であり、７０４は保持容量を示す。具体的には図９（Ａ）の電流制御用ＴＦＴ７０２のゲート電極３０はスイッチング用ＴＦＴ７０１のドレイン領域１４とドレイン配線（接続配線とも言える）２２を介して電気的に接続されている。また、ソース配線３１は図９（Ｂ）の電源供給線７０５に接続される。
【００８３】
また、ＥＬ層に流す電流量を多くするという観点から見れば、電流制御用ＴＦＴ７０２の活性層（特にチャネル形成領域）の膜厚を厚くする（好ましくは５０〜１００nm、さらに好ましくは６０〜８０nm）ことも有効である。逆に、スイッチング用ＴＦＴ７０１の場合はオフ電流を小さくするという観点から見れば、活性層（特にチャネル形成領域）の膜厚を薄くする（好ましくは２０〜５０nm、さらに好ましくは２５〜４０nm）ことも有効である。
【００８４】
４７は第１パッシベーション膜であり、膜厚は２０nm〜２００nmとすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪素膜又は窒化珪素膜が好ましい）を用いることができる。このパッシベーション膜４７は形成されたＴＦＴをアルカリ金属や水分から保護する役割をもつ。最終的にＴＦＴの上方に設けられるＥＬ層にはナトリウム等のアルカリ金属が含まれている。即ち、第１パッシベーション膜４７はこれらのアルカリ金属（可動イオン）をＴＦＴ側に侵入させない保護層としても働く。
【００８５】
また、４８は第２層間絶縁膜であり、ＴＦＴによってできる段差の平坦化を行う平坦化膜としての機能を有する。第２層間絶縁膜４８としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を用いると良い。これらの有機樹脂膜は良好な平坦面を形成しやすく、比誘電率が低いという利点を有する。ＥＬ層は凹凸に非常に敏感であるため、ＴＦＴによる段差は第２層間絶縁膜で殆ど吸収してしまうことが望ましい。また、ゲート配線やデータ配線とＥＬ素子の陰極との間に形成される寄生容量を低減する上で、比誘電率の低い材料を厚く設けておくことが望ましい。従って、膜厚は０．５〜５μm（好ましくは１．５〜２．５μm）が好ましい。
【００８６】
また、４９は透明導電膜でなる画素電極（ＥＬ素子の陽極）であり、第２層間絶縁膜４８及び第１パッシベーション膜４７にコンタクトホール（開孔）を開けた後、形成された開孔部において電流制御用ＴＦＴ７０２のドレイン配線３２に接続されるように形成される。なお、図９（Ａ）のように画素電極４９とドレイン領域２７とが直接接続されないようにしておくと、陰極のアルカリ金属が画素電極を経由して活性層へ侵入することを防ぐことができる。
【００８７】
第２層間絶縁膜４８の上には絶縁材料でバンプ５９が形成され、その間にＥＬ層５１が設けられる。ＥＬ層５１は単層又は積層構造で用いられるが、積層構造で用いた方が発光効率は良い。一般的には画素電極上に正孔注入層／正孔輸送層／発光層／電子輸送層の順に形成されるが、正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層のような構造でも良い。本発明では公知のいずれの構造を用いても良いし、ＥＬ層に対して蛍光性色素等をドーピングしても良い。
【００８８】
有機ＥＬ材料としては、例えば、以下の米国特許又は公開公報に開示された材料を用いることができる。米国特許第4,356,429号、米国特許第4,539,507号、米国特許第4,720,732号、米国特許第4,769,292号、米国特許第4,885,211号、米国特許第4,950,950号、米国特許第5,059,861号、米国特許第5,047,687号、米国特許第5,073,446号、米国特許第5,059,862号、米国特許第5,061,617号、米国特許第5,151,629号、米国特許第5,294,869号、米国特許第5,294,870号、特開平１０−１８９５２５号公報、特開平８−２４１０４８号公報、特開平８−７８１５９号公報。
【００８９】
なお、ＥＬ表示装置には大きく分けて四つのカラー化表示方式があり、Ｒ（赤）Ｇ（緑）Ｂ（青）に対応した三種類のＥＬ素子を形成する方式、白色発光のＥＬ素子とカラーフィルターを組み合わせた方式、青色又は青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を使用してＲＧＢに対応したＥＬ素子を重ねる方式がある。尚、ＥＬには一重項励起による発光（蛍光）と三重項励起による発光（燐光）とがあり、本明細書でいうＥＬにはそのいずれか一方、又はその両者が混在した発光を含むものを指していう。
【００９０】
図９（Ａ）の構造はＲＧＢに対応した三種類のＥＬ素子を形成する方式を用いた場合の例である。なお、図９（Ａ）には一つの画素しか図示していないが、同一構造の画素が赤、緑又は青のそれぞれの色に対応して形成され、これによりカラー表示を行うことができる。
【００９１】
ＥＬ層５１の上にはＥＬ素子の陰極５２が設けられる。陰極５２としては、仕事関数の小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でなる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、ＬｉＡｌ電極、また、ＬｉＦＡｌ、ＡｌＬｉ電極が挙げられる。
【００９２】
陰極５２はＥＬ層５１を形成した後、大気解放しないで連続的に形成することが望ましい。陰極５２とＥＬ層５１との界面状態はＥＬ素子の発光効率に大きく影響するからである。なお、本明細書中では、画素電極（陽極）、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【００９３】
ＥＬ層５１と陰極５２とでなる積層体は、各画素で個別に形成する必要があるが、ＥＬ層５１は水分に極めて弱いため、通常のフォトリソグラフィ技術を用いることができない。従って、メタルマスク等の物理的なマスク材を用い、真空蒸着法、スパッタ法、プラズマＣＶＤ法等の気相法で選択的に形成することが好ましい。
【００９４】
なお、インクジェット法、スクリーン印刷法およびスピンコート法等を用いてＥＬ層５１を選択的に形成した後、蒸着法、スパッタ法及びプラズマＣＶＤ法等の気相法で陰極を形成することも可能である。
【００９５】
また、５３は保護電極であり、陰極５２を外部の水分等から保護すると同時に、各画素の陰極５２を接続するための電極である。保護電極５３としては、アルミニウム（Ａｌ）、銅（Ｃｕ）若しくは銀（Ａｇ）を含む低抵抗な材料を用いることが好ましい。この保護電極５３にはＥＬ層５１の発熱を緩和する放熱効果も期待できる。また、上記ＥＬ層５１、陰極５２を形成した後、大気解放しないで連続的に保護電極５３まで形成することも有効である。
【００９６】
また、５４は第２パッシベーション膜であり、膜厚は１０nm〜１μm（好ましくは２００〜５００nm）とすれば良い。第２パッシベーション膜５４を設ける目的は、ＥＬ層５１を水分から保護する目的が主であるが、放熱効果をもたせることも有効である。但し、上述のようにＥＬ層は熱に弱いので、なるべく低温（好ましくは室温から１２０℃までの温度範囲）で成膜するのが望ましい。従って、プラズマＣＶＤ法、スパッタ法、真空蒸着法、イオンプレーティング法又は溶液塗布法（スピンコーティング法）が望ましい成膜方法と言える。図９（Ａ）に示す構造は、ＥＬ素子から見た発光方向が基板１１側であり、このような画素構造のＥＬ表示装置は基板１１を通して映像を表示する。
【００９７】
一方、図１０（Ａ）には図９（Ａ）と同様にＥＬ表示装置の画素構造の断面図を示すが、ＥＬ素子７０３から見た発光方向が基板１１とは反対側であり、このような画素構造のＥＬ表示装置はＥＬ素子７０３が形成された面で映像を表示する。この場合、スイッチング用ＴＦＴ７０１は図９（Ａ）と同様なものであるが、電流制御用ＴＦＴ７０６はｎチャネル型ＴＦＴを用いる。電流制御用ＴＦＴ７０６は、ソース領域６６、ドレイン領域６７、チャネル形成領域６９、ゲート絶縁膜１８、ゲート電極６０、第１層間絶縁膜２０、ソース線６１並びにドレイン線６２を有して形成される。なお、ゲート電極６０はシングルゲート構造となっているがマルチゲート構造であっても良い。また、このような画素の等価回路を図１０（Ｂ）に示す。
【００９８】
また、５３はＡｌ、Ｃｕ、Ａｇなどで形成される画素電極（ＥＬ素子の陰極側）であり、その上にはＥＬ素子の陰極５２が設けられる。陰極５２とＥＬ層５１との界面状態はＥＬ素子の発光効率に大きく影響するので注意を要する。ＥＬ層５１は同様に単層又は積層構造で形成する。その上に透明電極（陽極側）４９が設けられ、さらに第２パッシベーション膜５４が設けられている。
【００９９】
本発明の主旨は、アクティブマトリクス型ＥＬ表示装置において、環境の変化をセンサーで検知し、この情報に基づきＥＬ素子を流れる電流量を制御し、ＥＬ素子の発光輝度を制御するというものである。従って、図９（Ａ）のＥＬ表示装置の構造に限定されるものではなく、図９（Ａ）の構造は実施例１で説明する図３に示す構成のアクティブマトリクス型表示装置における好ましい形態の一つに過ぎない。このようにして、実施例１で示すアクティブマトリクス型表示装置の画素部をＥＬ素子を用いて作製することができる。
【０１００】
[実施例５]
図１２は実施例１において示す光センサーをアクティブマトリクス型表示装置に実装する概念図を示す。尚、本実施例は液晶表示装置を一例として示すが、別基板に作製した光センサーをアクティブマトリクス基板に実装する概念はＥＬ表示装置にもそのまま適用することができる。
【０１０１】
画素部が形成された第１の基板８００には駆動回路（Ａ）８０１、駆動回路（Ｂ）８０２、画素部８０３、外部入出力端子８０４、接続配線８０５が形成されている。画素部８０３は実施例２で示すように画素ＴＦＴをマトリクス状に配置して形成されている。駆動回路（Ａ）８０１、駆動回路（Ｂ）８０２も同様に作製される。第２の基板８０８には対向電極８０９が形成され、シール材８１０で第１の基板８００と接着されている。シール材８１０の内側には液晶が封入され液晶層８１１を形成する。第１の基板と第２の基板とは所定の間隔を持って貼り合わせるが、ネマチック液晶の場合には３〜８μm、スメチック液晶の場合には１〜４μmとする。
【０１０２】
外部入出力端子８０４には、外部から電源及び制御信号を入力するためのＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）８１２を貼り付ける。ＦＰＣ８１２の接着強度を高めるために補強板８１３を設けても良い。
【０１０３】
光電変換層を非晶質シリコンやＣｄＳなどで作製した薄膜素子を用いる。光センサー８０６は第３の基板８０７に複数個作製されたものを分割し、第１の基板８００に実装する。実装の方法は、光センサーの光入射方向と画素部の表示方向との兼ね合いで若干異なるが、基本的には導電性樹脂を用いたフェイスダウン方式で装着する。
【０１０４】
図１１は非晶質シリコンを光電変換層に用いた光センサーの一例を示す。図１１（Ａ）は、透光性の基板６０１上に透明電極６０２、光電変換層６０３、光反射性電極６０４ａ、６０４ｂが形成された光センサーを示している。光電変換層６０３はｐｉｎ接合が形成されたもので、I型層は非晶質シリコンで形成されている。接合の方向は任意なものとするが、例えば、ｐ型層が透明電極６０２と接触し、ｎ型層が光反射性電極６０４ａ、６０４ｂと接触するように形成する。透明電極６０２は開孔６０５、６０６で基板６０１の端部と分離され短絡を防いでいる。外部接続端子は光反射性電極が兼ね、光反射性電極６０４ａは光電変換層６０３に形成された開孔６０７で透明電極と電気的に導通し、プラス端子となる。光反射性電極６０４ｂは−端子を形成する。図１１（Ａ）の場合、受光面は透光性の基板６１０側となり、基板６０１を透過した光が光電変換層に入射する仕組みとなっている。
【０１０５】
図１１（Ｂ）は、基板６１０上に光反射性電極６１１、光電変換層６１２、透明電極６１３が形成された光センサーを示している。光電変換層６１２はｐｉｎ接合が形成されたもので、I型層は非晶質シリコンで形成されている。接合の方向は任意なものとするが、ｐ型層が透明電極６１３と接触し、ｎ型層が光反射性電極６１１と接触する構造が好ましい。光反射性電極６１１、光電変換層６１２は開孔６１４、６１５で基板６１０の端部と分離され短絡を防いでいる。外部接続端子６１７、６１８は銀などの導電性ペーストから作製されたもので、透明電極上に選択的に形成されている。外部接続端子６１７は開孔６１４で光反射性電極と電気的に導通し、−端子（ｎ層側のコンタクト）となる。接続端子６１８は＋端子（ｐ層側のコンタクト）を形成する。図１１（Ｂ）の場合、受光面は透明電極６１３が形成された側となる。
【０１０６】
このように、光センサーは光電変換層に光が入射する面から見て２種類に分類することができる。光センサーは画素部及び駆動回路、制御回路が形成された基板に実装される。その場合、光センサーは基板の同一面上に形成された配線とコンタクトを形成するように実装する。図１３はその部分の詳細を示す。
【０１０７】
図１３（Ａ）は図１１（Ａ）の光センサーを実装する場合の例を示している。この場合、光センサーが形成されている基板６０１の側から光センサーに光が入射する。光センサーは基板８００上に形成された配線８５０に合わせて装着され、光または熱硬化型の樹脂８５２で接着されている。配線８５０とのコンタクトは樹脂８５２中に含まれる導電性粒子８５１により形成されている。
【０１０８】
図１３（Ｂ）は図１１（Ｂ）の光センサーを実装する場合の例を示している。この場合、基板８００を透過した光が光センサーに入射する構成となっている。光センサーは基板８００上に形成された配線８５０に合わせて装着され、クリーム半田や銀ペーストなどの導電性材料８５３で接着されている。
【０１０９】
図１２で示すように、光センサーを第３の基板８０７に複数個形成し、画素部及びその駆動回路が形成された第１の基板８００に実装することで表示装置を完成させる上での工程を簡略化することができる。本発明で用いる光センサーとアクティブマトリクス型表示装置を形成する基板とのデザインルールは異なり、後者は数μm〜サブミクロンのデザインルールが要求されるのに対し、前者は数十〜数百ミクロンのデザインルールで作製される。光センサーはレーザー加工やスクリーン印刷などによりパターンを形成することが可能である。
【０１１０】
[実施例６]
実施例１で示すような光センサーが実装されたアクティブマトリクス型表示装置を様々な電子装置に組み込む方法の一例を図１４に示す。図１４（Ａ）は、その一例であり、ＴＦＴなどの素子が形成された基板９０１、対向基板９０２が有り、その間に素子形成領域９０３がある。素子形成領域９０３の詳細な構造は省略されているが、液晶表示装置の場合、図６（Ｂ）または図１６で示す画素ＴＦＴの他に画素電極上に液晶層などが形成されている。また、ＥＬ表示装置の場合には、図９（Ａ）または図１０（Ａ）で示すスイッチング用ＴＦＴ、電流制御用ＴＦＴ、ＥＬ素子などが形成されている。その他に、図３で示すように画素部の周辺に設けられる各種回路が含まれていても良い。素子形成領域９０３はシール材９０４でこの２枚の基板間に封入されて、外気に曝されないようにすることにより表示装置の信頼性を高めている。
【０１１１】
光センサー９０７は画素部が形成された基板９０１に固定され、素子形成領域９０３の回路と電気的な接続を形成している。この場合の接続方法は図１３（Ａ）の方法が採用される。対向基板９０２の外側に実装されている。入出力端子９０８の一方の端はフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）９０９と接続し、信号処理回路、増幅回路、電源回路などが設けられたプリント基板９１０に接続し、画像表示に必要な信号を伝達するようになっている。また、偏光板は省略されているが、適時必要に応じて設ければ良い。
【０１１２】
映像表示（表示光）は対向基板９０２側に出射される光により行われ、この面が表面となる。光センサーへの光の入射は筐体９１５に設けられた開孔９１６から入射しする。この場合。光センサーは図１１（Ａ）に示す構造のものを用いる。光センサーからの出力は配線９０６によって制御回路と接続する。
【０１１３】
図１４（Ａ）の構成は、反射型の液晶表示装置に適用することができる。また、図示していないが、画素部が形成された基板９０１の下側にバックライトを設ければ透過型の液晶表示装置に用いることもできる。その他に、図１０（Ａ）で示すような構成のＥＬ表示装置にも適用することができる。
【０１１４】
図１４（Ｂ）は他の一例であり、ＴＦＴなどの素子が形成された基板９２０と対向基板９２１がシール材９２３で固定され、その間に素子形成領域９２２が設けられている。光センサー９２５はＴＦＴなどの素子が形成された基板９２０に固定され素子形成領域の回路と電気的に接続している。この接続方法は図１３（Ｂ）の方法が採用される。入出力端子９２６の一方の端はフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）９２７と接続し、信号処理回路、増幅回路、電源回路などが設けられたプリント基板９２８に接続し、画像表示に必要な信号を伝達するようになっている。画像表示（表示光）は基板９２０側に出射され、この面が表面となる。外光は筐体９２９に設けられた開孔９３０から導入され、ＴＦＴなどの素子が形成された基板９２０を透過した光が光センサー９２５に入射する。光センサーからの出力は配線９２４によって制御回路と接続する。
【０１１５】
図１４（Ｂ）の構成は、図９（Ａ）で示すような基板側にＥＬ層の光を出射する構成のＥＬ表示装置に適用することができる。
【０１１６】
ここで示す表示装置の実装方法は一例であり、表示装置の形態に合わせて適宣組み立てられるものである。
【０１１７】
[実施例７]
図１７は光センサーをＴＦＴなどの素子が形成された基板と一体形成した一例を示す。周辺回路８５１のｐチャネル型ＴＦＴ８５２、ｎチャネル型ＴＦＴ８５３は実施例２と同様にして作製される。基板８５６にブロッキング層８５７が形成され、半導体膜８５８、８５９、ゲート絶縁膜８６０、８６１、ゲート電極８６２、８６３が形成されている。ゲート絶縁膜８６０、８６１はゲート電極８６２、８６３の外側で半導体膜８５８、８５９の表面が露出するようにエッチング処理がなされている。ゲート電極８６２、８６３上にはパッシベーション膜８６４と有機樹脂材料から成る層間絶縁膜８６５が形成され、ソースまたはドレイン電極８６６〜８６９が形成されている。
【０１１８】
ｐチャネル型ＴＦＴ８５２の半導体膜８５８に形成されるチャネル形成領域及びｐ型の不純物領域、及びｎチャネル型ＴＦＴ８５３の半導体膜８５９に形成されるチャネル形成領域及びｎ型の不純物領域の詳細は、実施例２で示す図６（Ｂ）のｐチャネル型ＴＦＴ４５３、及びｎチャネル型ＴＦＴ４５４と同様なものである。
【０１１９】
一方、光センサー８５４はこれらのＴＦＴと同じ工程で作製される。ｐ型半導体領域８７０、及びｎ型半導体領域８７１は、半導体膜８５８、８５９と同じ結晶質半導体で形成される。ｐ型またはｎ型の不純物元素は、ＴＦＴの不純物領域を作製するときに同時に形成される。そして、この不純物半導体に重なるように、非晶質シリコン膜８７２が５００〜１０００nmの厚さで形成されている。この非晶質シリコン膜８７２は真性半導体であることが望ましく、これによりｐｉｎ接合が形成される。８７３はｐ型半導体領域８７０とコンタクトをとる電極であり、８７４はｎ型半導体領域とコンタクトをとる電極である。
【０１２０】
光センサー８５４への光の入射は基板８５６側から行うことが可能であり、また、非晶質シリコン膜８７２が形成されている面側から行うことも可能である。従って、実施例６で示す筐体への組込方法は、図１４（Ａ）または（Ｂ）のいずれの方法も採用することができる。
【０１２１】
本実施例では、ＴＦＴを実施例２で説明するトップゲート型の構造で示したが、
本実施例の光センサーは、実施例３で示す逆スタガ型のＴＦＴとも組み合わせることができる。そして、このような光センサーが形成された表示装置は、液晶表示装置及びＥＬ表示装置のいずれにも適用することができる。
【０１２２】
[実施例８]
本発明のアクティブマトリクス型表示装置は様々な電子機器に用いることができる。その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末機器（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８と図１９に示す。
【０１２３】
図１８（Ａ）はパーソナルコンピュータであり、本体９００１、画像入力部９００２、表示装置９００３、キーボード９００４等を含む。本発明は表示装置９００３に用いることができ、受光部９００５に設けられた光センサーにより、周囲の明るさに応じて表示装置９００３の輝度を制御することができる。
【０１２４】
図１８（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０４、操作スイッチ９１０３、バッテリー９１０６、受像部９１０５等を含む。本発明は表示装置９１０２に用いることができ、受光部９１０７に設けられた光センサーにより、周囲の明るさに応じて表示装置９１０２の輝度を制御することができる。
【０１２５】
図１８（Ｃ）はモバイルコンピュータまたはＰＤＡ（Personal Digital Assistant：個人用の情報端末）であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５等を含む。本発明は表示装置９２０５に用いることができ、受光部９２０６に設けられた光センサーにより、周囲の明るさに応じて表示装置９２０５の輝度を制御することができる。
【０１２６】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３等から成っている。本発明は表示装置９３０２に用いることができ、受光部９３０４に設けられた光センサーにより、周囲の明るさに応じて表示装置９３０２の輝度を制御することができる。
【０１２７】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９４０１、表示装置９４０２、スピーカ部９４０３、記録媒体９４０４、操作スイッチ１２２３等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Digital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置９４０２に用いることができ、受光部９４０６に設けられた光センサーにより、周囲の明るさに応じて表示装置９４０２の輝度を制御することができる。
【０１２８】
図１８（Ｆ）はデジタルカメラであり、本体９５０１、表示装置９５０２、接眼部９５０３、操作スイッチ９５０４、受像部（図示しない）等を含む。本発明は表示装置９５０２に用いることができ、受光部９９５０５に設けられた光センサーにより、周囲の明るさに応じて表示装置９５０２の輝度を制御することができる。
【０１２９】
図１９（Ａ）は携帯電話であり、表示パネル１４０１、操作用パネル１４０２、接続部１４０３、表示装置１４０４、音声出力部１４０５、操作キー１４０６、電源スイッチ１４０７、音声入力部１４０８、アンテナ１４０９等を含む。本発明は表示装置１４０４に用いることができ、受光部１４１０に設けられた光センサーにより、周囲の明るさに応じて表示装置１４０４の輝度を制御することができる。
【０１３０】
図１９（Ｂ）は携帯書籍（電子書籍）であり、本体１４１１、表示装置１４１２、記憶媒体１４１３、操作スイッチ１４１４、アンテナ１４１５等を含む。本発明は表示装置１４１２に用いることができ、受光部１４１６に設けられた光センサーにより、周囲の明るさに応じて表示装置１４１２の輝度を制御することができる。
【０１３１】
図１９（Ｃ）はテレビ受像器であり、本体１４１６、支持台１４１７、表示装置１４１８等を含む。本発明は表示装置１４１８に用いることができ、受光部１４２０に設けられた光センサーにより、周囲の明るさに応じて表示装置１４１８の輝度を制御することができる。本発明のテレビ受像器は特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１３２】
以上の様に、本発明の適用範囲は極めて広く、様々な分野の電子機器に適用することが可能である。
【０１３３】
【発明の効果】
本発明の表示装置は、光センサーを用いて周囲の明るさを検知して表示装置の発光輝度を調節することを可能としている。表示装置の画素部に表示される映像の輝度を調節し、周囲が明るい場合には輝度を高く、暗い場合には輝度を低くすることにより、使用者にとって見やすい映像表示を提供し、また、表示装置を搭載した電子機器の低消費電力化を実現することもできる。
【図面の簡単な説明】
【図１】 本発明のデジタル駆動の表示装置の構成を説明する図。
【図２】 光センサーの出力を読み取るソースフォロワ回路図。
【図３】 光センサーと画素部、駆動回路、制御回路のレイアウトを説明する図。
【図４】 画素部、周辺回路のＴＦＴの作製工程を説明する断面図。
【図５】 画素部、周辺回路のＴＦＴの作製工程を説明する断面図。
【図６】 画素部、周辺回路のＴＦＴの作製工程を説明する断面図。
【図７】 画素部の画素構造を説明する上面図。
【図８】 液晶表示装置における画素の回路図。
【図９】 ＥＬ表示装置の画素の断面図及び等価回路。
【図１０】 ＥＬ表示装置の画素の断面図及び等価回路。
【図１１】 光センサーの断面図。
【図１２】 光センサーを実装する表示装置の組み立て図。
【図１３】 光センサーの接続方法と光の入射方向を説明する断面図。
【図１４】 本発明の表示装置を筐体に組み込んだ状態を示す断面図。
【図１５】 本発明のアナログ駆動の表示装置の構成を説明する図。
【図１６】 画素部、周辺回路のＴＦＴを説明する断面図。
【図１７】 基板上に一体形成される光センサーの断面図。
【図１８】 本発明の表示装置を組み込んだ電子機器の一例を示す図。
【図１９】 本発明の表示装置を組み込んだ電子機器の一例を示す図。
【図２０】 時分割階調方式の動作を示す図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display device capable of adjusting luminance of a display screen in accordance with ambient brightness and a manufacturing method thereof.
[0002]
[Prior art]
A technology for forming a thin film transistor (hereinafter referred to as TFT) on a substrate has greatly advanced, and its application to an active matrix display device has been advanced. Conventionally, active matrix display devices that have been put into practical use by TFTs using amorphous silicon films have required driver ICs. However, a TFT using a polycrystalline silicon film can operate at a high driving frequency, and the TFT of the pixel portion and the TFT of the driving circuit can be integrally formed on the substrate.
[0003]
An active matrix display device with a driver circuit integrated on a substrate has various advantages such as cost reduction, downsizing of the device, and improvement of production yield by incorporating various circuits such as shift registers and sampling circuits. It is attracting attention as being.
[0004]
By the way, in the active matrix display device, a TFT is disposed in each of tens to millions of pixels, and an individual electrode (pixel electrode) is provided for each of the TFTs. In the case of a liquid crystal display device, liquid crystal is sealed between an element substrate on which a TFT is formed and a counter substrate on which a common electrode is formed. A kind of capacitor using a liquid crystal as a dielectric between the individual electrode and the common electrode is formed. The operation of the liquid crystal display device controls the voltage applied to each pixel by the switching function of the TFT, drives the liquid crystal by accumulating charges in this capacitor, and displays the image by adjusting the amount of light transmitted through the liquid crystal. It is a mechanism. As a light source, there is a reflection type liquid crystal display device using external light, but a liquid crystal display device using a backlight or a front light is generally used.
[0005]
On the other hand, a display device has been developed in which a light emitting element is provided for each pixel, and blinking of the light emitting element is controlled by a TFT to display an image. Since the light-emitting element uses electroluminescence (hereinafter referred to as EL), this type of display device is also called an EL display device. In an active matrix EL display device using TFTs, a switching TFT (hereinafter referred to as a switching TFT) is provided for each pixel, and a TFT for controlling current by the switching TFT (hereinafter referred to as a current control TFT) is provided. The EL layer (referring to an organic compound layer including a light emitting layer) is operated to emit light. For example, there is an EL display device described in JP-A-10-189252.
[0006]
As described above, the active matrix type display device uses the input voltage based on the video signal to control the intensity of the screen brightness with the TFT regardless of whether it uses external light or self-luminous light, and displays an image. It is a mechanism to do.
[0007]
[Problems to be solved by the invention]
However, many of the conventional display devices have a fixed input voltage characteristic for performing image display, and attention has not been paid to the fact that the required maximum luminance of the display device varies depending on the surrounding environment. When the surrounding environment is dark at night, it can be recognized without the same brightness as when used outdoors in the daytime, but it feels dazzling for the user because the brightness is not adjusted. The visibility was often lost.
[0008]
Of course, a method for adjusting the brightness of the screen by detecting the ambient brightness with a sensor has been proposed. A photodiode, a phototransistor, or the like is used as a sensor for detecting brightness, that is, illuminance. However, when these sensors are mounted on the display device as individual components, an extra area is required. External light is scattered by objects around the display device and enters the optical sensor from various angles. As a result, there is a problem in that a deviation occurs in the correction of ambient brightness and luminance.
[0009]
Also, depending on the type of sensor, there is a problem that an error occurs in correction unless an optical filter is attached in order to match the human visual sensitivity with the spectral sensitivity characteristic of the sensor. For example, a sensor using single crystal silicon has a spectral sensitivity extending in the infrared light region, and thus it is necessary to provide a visibility correction filter in order to correct the brightness accurately. Therefore, the size of the display device is inevitably increased.
[0010]
In order to solve the above problems, the present invention makes it possible to automatically adjust the brightness adjustment according to the ambient brightness, and to adjust the brightness appropriately for the change in ambient brightness felt by humans. An object of the present invention is to realize a display device capable of performing
[0011]
[Means for Solving the Problems]
According to the configuration of the present invention for solving the above problems, in the active matrix display device, the output line of the γ correction circuit is connected to the video signal processing circuit. The γ correction circuit inputs, to the video signal processing circuit, a signal that changes the apparent luminance of the pixel according to the ambient brightness, based on the output signal from the photosensor. A plurality of optical sensors are provided. By providing multiple photosensors around the pixel area of the active matrix display device, it is possible to detect the intensity of light that is scattered by surrounding objects and enter each photosensor from various angles, and to balance it. Correction can be made. It is also possible to use a correction circuit other than the γ correction circuit.
[0012]
In this case, a γ correction circuit that converts the video signal voltage into a drive voltage for gradation display is formed on the first substrate, and controls the input / output voltage characteristics of the γ correction circuit according to the ambient brightness. It is desirable that the optical sensor is formed on the second substrate, and the second substrate is fixed to the first substrate.
[0013]
According to another aspect of the invention, there are a plurality of photosensors provided on an outer periphery of a substrate on which a pixel portion is formed, a source follower circuit connected to the plurality of photosensors, and a γ correction circuit connected to the source follower circuit. A video signal amplifier circuit connected to the γ correction circuit, a source signal line driver circuit connected to the video signal amplifier circuit, and a pixel portion connected to the source signal line driver circuit. The optical sensor used in the present invention is preferably an optical sensor including amorphous silicon in a photoelectric conversion layer.
[0014]
In this photosensor, an I-type high-resistance amorphous silicon film is sandwiched between a p-type and n-type amorphous semiconductor film or a microcrystalline semiconductor film in a photoelectric conversion layer. Further, a transparent electrode is formed on the light incident side, and a metal electrode is formed on the opposite side. The optical sensor having such a structure has a peak at 500 to 600 nm in spectral sensitivity characteristics, and is close to human visual sensitivity characteristics. Therefore, it is not necessary to use a visibility correction filter.
[0015]
According to another aspect of the invention, there is provided a step of forming a pixel portion with a thin film transistor on a first substrate, a step of forming a photosensor on a second substrate, and the second substrate on the first substrate. And a step of fixing.
[0016]
According to another aspect of the invention, a step of forming a pixel portion, a driver circuit for the pixel portion, and a control circuit for controlling the luminance of the pixel portion on a first substrate with a thin film transistor, and a second substrate The method includes a step of forming an optical sensor thereon, and a step of fixing the second substrate to the first substrate and electrically connecting the control circuit and the optical sensor.
[0017]
The microcrystalline semiconductor film, the amorphous silicon film, and the conductive film for forming the electrodes that form the optical sensor can be formed by a plasma CVD method or a sputtering method. These film formation methods can form a film even if the area of the substrate is increased. For example, a substrate having one side of 300 mm or more, preferably 1000 mm or more can be used. On the other hand, the size of the photosensor mounted on the display device is 1 to 5 mm on a side, and a large number of photosensors can be taken out from a single substrate by using a large substrate.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram of a circuit configuration of a digital drive type active matrix display device. The pixel portion 101 is formed by intersecting a plurality of gate lines 113 extending from the gate signal line driver circuit 102 and a plurality of source lines 114 extending from the source signal line driver circuit 103, and a TFT is provided at each intersection. Is formed. It has a video signal processing circuit 112 that forms a digital data signal input to the pixel portion.
[0019]
A control circuit 100 that detects ambient brightness and controls the amplitude of an image signal input to the pixel unit includes a detection circuit 108 that detects an output from the optical sensor 107, an A / D conversion circuit 109, an arithmetic processing circuit 110, The gamma correction circuit 111 is included.
[0020]
The optical sensor 107 employs a structure in which a photoelectric conversion layer has a pin junction in which an I-type high-resistance amorphous silicon film is sandwiched between a p-type and n-type amorphous semiconductor film or a microcrystalline semiconductor film. . A transparent electrode is formed on the light incident side, and a metal electrode is formed on the opposite side. Thus, the optical sensor using the amorphous silicon film has a peak in the spectral sensitivity characteristic of 500 to 600 nm, which is close to the human visual sensitivity characteristic. Therefore, it is not necessary to use a visibility correction filter.
[0021]
FIG. 2 is a circuit diagram illustrating the detection circuit 108. When the reset TFT 202 is turned on, a reverse bias voltage is applied to the photosensor 201. FIG. (Hereinafter, an operation in which the potential of the negative terminal of the photosensor 201 is charged to the potential of the power supply voltage is referred to as reset.) Thereafter, the reset TFT 202 is turned off. At that time, due to the electromotive force of the photosensor 201, the potential of the negative terminal of the photosensor 201 that has been charged to the potential of the power supply voltage gradually decreases due to the charge generated by the photoelectric conversion as time passes. Then, after a certain time has elapsed, when the switching TFT 204 is turned on, a signal is output to the output side through the amplification TFT 203.
[0022]
In this case, the amplifying TFT 203 and the switching TFT 204 operate as a so-called source follower circuit. Although FIG. 2 shows an example in which the source follower circuit is formed by an n-channel TFT, it can of course be formed by a p-channel TFT. A power supply voltage Vdd is applied to the amplification side power supply line 205. The bias-side power line 206 is given a reference potential of 0V. The drain side terminal of the amplification TFT 203 is connected to the amplification side power supply line, and the source side terminal is connected to the drain terminal of the switching TFT 204. The source side terminal of the switching TFT 204 is connected to the bias side power line 206. A bias voltage Vb is applied to the gate terminal of the switching TFT 204, and a bias current Ib flows through the TFT. The switching TFT 204 basically operates as a constant current source. The input voltage Vin is applied to the gate terminal of the amplifying TFT 203, and the source terminal becomes the output terminal. The input / output relationship of this source follower circuit is Vout = Vin−Vb.
[0023]
This output voltage Vout is converted into a digital signal by the A / D conversion circuit 109. The digital signal is converted into a correction signal for correcting the luminance of the image based on the comparison data set in advance with respect to the signal input to the arithmetic processing circuit 110. The γ correction circuit 111 generates a correction voltage based on this correction signal, and its output line is connected to the video signal processing circuit 112 to output the correction voltage.
[0024]
The video signal processing circuit 112 is necessary for converting a video signal (a signal including image information) composed of an analog signal or a digital signal into a digital data signal for performing time division gradation and for performing time division gradation display. And the like are generated and input to the source signal line driver circuit.
[0025]
The video signal processing circuit 112 includes a time-division gradation data signal generation circuit, which divides one frame period into a plurality of subframe periods corresponding to n-bit (n is an integer of 2 or more) gradations. Means for selecting an address period and a sustain period in the plurality of subframe periods, and Ts1: Ts2: Ts3:...: Ts (n-1): Ts (n) = 2. 0 : 2 -1 : 2 -2 : ...: 2 -(n-2) : 2 -(n-1) And means for setting so that
[0026]
Next, time division gradation display will be described with reference to FIG. Here, it is 2 by n-bit digital drive system. n A case where full-color display of gradation is performed will be described. First, as shown in FIG. 20, one frame period is divided into n subframe periods (SF1 to SFn). Note that a period in which all the pixels in the pixel portion display one image is referred to as one frame period. In the frame period, the oscillation frequency is 60 Hz or more, that is, 60 or more are provided per second, and 60 or more images are displayed per second. When the number of images displayed per second is less than 60, flickering of images such as flicker starts to be noticeable. A period obtained by dividing one frame period into a plurality of frames is called a subframe period. As the number of gradations increases, the number of divisions in one frame period also increases, and the drive circuit must be driven at a high frequency.
[0027]
One subframe period is divided into an address period (Ta) and a sustain period (Ts). The address period is a time required to input data to all the pixels during one subframe period, and the sustain period indicates a period in which the pixels are in an on state (bright state).
[0028]
The lengths of the address periods (Ta1 to Tan) included in the n subframe periods (SF1 to SFn) are all constant. The sustain periods (Ts) included in SF1 to SFn are Ts1 to Tsn, respectively. The length of the sustain period is Ts1: Ts2: Ts3:...: Ts (n-1): Tsn = 2 0 : 2 -1 : 2 -2 : ...: 2 -(n-2) : 2 -(n-1) Set to be. However, the order in which SF1 to SFn appear is not limited. 2 in combination with this sustain period n Of the gradations, a desired gradation display can be performed.
[0029]
The sustain period is determined based on the correction voltage from the γ correction circuit 111, and the luminance of the video is adjusted according to the ambient brightness.
[0030]
The source signal line driver circuit 103 basically includes a shift register 104, a latch A 105, and a latch B 106. Further, a clock pulse (CLK) and a start pulse (SP) are input to the shift register 104, a digital data signal (Digital Data Signals) is input to the latch A105, and a latch signal (Latch Signals) is input to the latch B106. Is done. Although only one source signal line driver circuit 103 is provided in FIG. 1, a plurality of source signal line driver circuits may be provided.
[0031]
The gate signal line driver circuit 102 includes a shift register, a buffer, and the like (none of which are shown). Note that although two gate signal line driver circuits 302a and 302b are provided in FIG. 3A, one data signal line driver circuit may be provided in this embodiment.
[0032]
FIG. 15 is a block diagram showing the configuration of an analog drive type active matrix display device. Reference numeral 121 denotes a source signal line driver circuit, and reference numeral 102 denotes a gate signal line driver circuit. In this embodiment, one source signal line driving circuit and one gate signal line driving circuit are provided, but the present invention is not limited to this configuration. Two source signal line driver circuits may be provided. Two gate signal line driver circuits may be provided.
[0033]
The source signal line driver circuit 121 includes a shift register 122, a level shift 123, and a sampling circuit 124. The level shift may be used as necessary, and may not be used. In this embodiment, the level shift is provided between the shift register 122 and the sampling circuit 124, but the present invention is not limited to this configuration. The level shift 123 may be incorporated in the shift register 122.
[0034]
A clock signal (CLK) and a start pulse signal (SP) are input to the shift register 122. A sampling signal for sampling an analog signal (analog signal) is output from the shift register 122. The output sampling signal is input to the level shift 123, and the potential amplitude is increased and output. The sampling signal output from the level shift 123 is input to the sampling circuit 124. Then, the analog video display signal input to the sampling circuit 124 is sampled by the sampling signal and input to the source signal line.
[0035]
A control circuit 120 that detects ambient brightness and controls the amplitude of an image signal input to the pixel unit includes a light sensor 126, a detection circuit 127 that detects an output from the light sensor 126, an arithmetic processing circuit 128, and a γ correction circuit. It consists of 129. The circuit configurations of the optical sensor 126 and the detection circuit 127 are the same as those in FIG. 2, and this output voltage Vout is converted into a correction signal for correcting the luminance of the image with respect to the signal input to the arithmetic processing circuit 128. To do. The video signal processing circuit 125 performs brightness adjustment by changing the amplitude of the video signal based on the correction signal.
[0036]
As described above, even in an active matrix display device of an analog drive system, a light sensor is attached, and a luminance is adjusted by changing a correction voltage based on ambient brightness detected by the light sensor and performing voltage gradation. be able to. Note that the configuration of the pixel portion and its driving circuit shown here is an example, and the configuration shown in this embodiment is not limited at all.
[0037]
【Example】
[Example 1]
FIG. 3 is a schematic view of an active matrix display device having an automatic brightness adjustment function. A substrate 300 having an insulating surface is provided with a pixel portion 301, gate signal line driver circuits 302a and 302b, source signal line driver circuits 303a and 303b, a control circuit 305, a video signal processing circuit 304, an input terminal 307, and a photosensor 306. It has been. A plurality of optical sensors 306 are provided on the outer periphery of the substrate 300 as shown in FIG. Providing a plurality of light sensors 306 enables fine brightness control by detecting light from various angles.
[0038]
The optical sensor 306 is manufactured using a material having a photoelectric effect such as amorphous silicon. The optical sensor 306 is manufactured over a separate substrate and is attached to the outer peripheral portion of the substrate 300 outside the pixel portion 301 and the driver circuit of the substrate 300. In this case, the light receiving surface of the photosensor and the image display surface of the pixel portion face the same direction.
[0039]
The pixel portion 301 is formed by arranging a plurality of pixels 308 in a matrix. The configuration of the pixel 308 differs depending on the type of display device, but in any case, each pixel is provided with a TFT.
[0040]
The configuration of the video signal processing circuit 304 and the control circuit 305 is the same as that shown in FIG. 1 (digital drive) or FIG. 15 (analog drive), and the video input to the source signal line driving circuit according to the output from the optical sensor 306. The brightness is adjusted by changing the amplitude of the signal. When the surroundings are bright, the amplitude of the video signal is increased to increase the brightness of the image.
The opposite is true when it is dark.
[0041]
The pixel portion 301, the gate signal line driver circuit 302, the source signal line driver circuit 303, the video signal processing circuit 304, and the control circuit 305 can be formed over the substrate 300 using TFTs.
[0042]
According to the present invention, in an active matrix display device, ambient brightness is detected by an optical sensor, and brightness of video display is controlled based on this information. A plurality of optical sensors 306 are provided around the pixel portion 301 to detect light intensity that is scattered by surrounding objects and incident on each optical sensor from various angles, and appropriate correction is performed by balancing the detected light intensities. be able to. 3 is not limited to the configuration of the display device of FIG. 3, and the structure of FIG. 3 is only one preferred form for carrying out the present invention.
[0043]
[Example 2]
The active matrix display device shown in FIG. 3 can realize a liquid crystal display device or an EL display device. In this embodiment, an example in which a TFT is formed over a substrate to manufacture a liquid crystal display device will be described.
[0044]
First, as shown in FIG. 4A, a silicon oxide film and silicon nitride are formed on a glass substrate 401 such as barium borosilicate glass or aluminoborosilicate glass represented by Corning # 7059 glass or # 1737 glass. A blocking layer 402 made of an insulating film such as a film or a silicon oxynitride film is formed. For example, SiH by plasma CVD method Four , NH Three , N 2 A silicon oxynitride film made of O is formed to 10 to 200 nm (preferably 50 to 100 nm) and similarly SiH Four , N 2 A silicon oxynitride silicon film formed from O is stacked to a thickness of 50 to 200 nm (preferably 100 to 150 nm). Although the blocking layer 402 is shown as a two-layer structure in this embodiment, it may be formed as a single layer film of the insulating film or a structure in which two or more layers are stacked.
[0045]
The semiconductor layers 403 to 406 divided into islands are formed by converting a semiconductor film having an amorphous structure into a semiconductor film having a crystal structure by a heat treatment using a laser annealing method or a furnace annealing furnace (hereinafter referred to as a crystalline semiconductor film). Form with. The island-shaped semiconductor layers 403 to 406 are formed to have a thickness of 25 to 80 nm (preferably 30 to 60 nm). There is no limitation on the material of the crystalline semiconductor film, but the crystalline semiconductor film is preferably formed of silicon or a silicon germanium (SiGe) alloy.
[0046]
In order to fabricate a crystalline semiconductor film by a laser annealing method, a pulse oscillation type or a continuous emission type excimer laser, a YAG laser, a YVO Four Use a laser. Laser light output from the laser oscillator is collected in a linear form by an optical system and irradiated onto the semiconductor film. The conditions for annealing are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 30 Hz and the laser energy density is 100 to 400 mJ / cm. 2 (Typically 200-300mJ / cm 2 ). When a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is 1 to 10 kHz, and the laser energy density is 300 to 600 mJ / cm. 2 (Typically 350-500mJ / cm 2 ) Then, a laser beam condensed in a linear shape with a width of 100 to 1000 μm, for example, 400 μm, is irradiated over the entire surface of the substrate, and the superposition ratio (overlap ratio) of the linear laser light at this time is 80 to 98%.
[0047]
Next, a gate insulating film 407 is formed to cover the island-shaped semiconductor layers 403 to 406. The gate insulating film 407 is formed of an insulating film containing silicon with a thickness of 40 to 150 nm by using a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film is formed with a thickness of 120 nm. Needless to say, the gate insulating film 407 is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.
[0048]
Then, a first conductive film 408 a and a second conductive film 408 b for forming a gate electrode are formed over the gate insulating film 407. In this embodiment, the first conductive film 408a is formed with tantalum nitride or titanium to a thickness of 50 to 100 nm, and the second conductive film 408b is formed with tungsten to a thickness of 100 to 300 nm. These materials are stable even in heat treatment at 400 to 600 ° C. in a nitrogen atmosphere, and the resistivity does not increase remarkably.
[0049]
Next, as shown in FIG. 4B, a resist mask 409 is formed, and a first etching process for forming a gate electrode is performed. Although there is no limitation on the etching method, an ICP (Inductively Coupled Plasma) etching method is preferably used. CF as etching gas Four And Cl 2 Are mixed, and 500 W of RF (13.56 MHz) power is applied to the coil-type electrode at a pressure of 0.5 to 2 Pa, preferably 1 Pa, to generate plasma. 100 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. CF Four And Cl 2 In the case of mixing, even in the case of a tungsten film, a tantalum nitride film, and a titanium film, etching can be performed at the same rate.
[0050]
Under the above etching conditions, the end portion can be tapered by the shape of the resist mask and the effect of the bias voltage applied to the substrate side. The angle of the tapered portion is set to 25 to 45 degrees. In order to etch without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%. Since the selection ratio of the silicon oxynitride film to tungsten is 2 to 4 (typically 3), the surface where the silicon oxynitride film is exposed is etched by about 20 to 50 nm by the over-etching process. Thus, the first shape conductive layers 410 to 415 (the first conductive films 410a to 415a and the second conductive films 410b to 415b) formed of the first conductive film and the second conductive film by the first etching treatment. Form. Reference numeral 416 denotes a gate insulating film, and a region not covered with the first shape conductive layer is etched and thinned by about 20 to 50 nm.
[0051]
Then, as shown in FIG. 4C, a first doping process is performed to dope n-type impurities (donors). Doping is performed by ion doping or ion implantation. The condition of the ion doping method is a dose of 1 × 10 13 ~ 5x10 14 /cm 2 Do as. As the impurity element imparting n-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As) is used. In this case, the acceleration voltage is controlled (for example, 20 to 60 keV), and the first shape conductive layer is used as a mask. Thus, first impurity regions 417 to 420 are formed. For example, the n-type impurity concentration in the first impurity regions 417 to 420 is 1 × 10 5. 20 ~ 1x10 twenty one /cm Three Form in the range of.
[0052]
In the second etching process shown in FIG. 5A, an ICP etching apparatus is similarly used, and an etching gas is CF. Four And Cl 2 And O 2 And 500 W of RF power (13.56 MHz) is supplied to the coil-type electrode at a pressure of 1 Pa to generate plasma. 50 W RF (13.56 MHz) power is applied to the substrate side (sample stage), and a lower self-bias voltage is applied than in the first etching process. Under such conditions, the tungsten film is anisotropically etched to leave the tantalum nitride film or titanium film as the first conductive layer. Thus, second shape conductive layers 421 to 426 (first conductive films 421a to 426a and second conductive films 421b to 426b) are formed. The region of the gate insulating film not covered with the second shape conductive layers 421 to 426 is further etched by about 20 to 50 nm to reduce the film thickness.
[0053]
Next, a second doping process is performed. The n-type impurity (donor) is doped under a condition of a high acceleration voltage with a lower dose than in the first doping process. For example, the acceleration voltage is 70 to 120 keV and 1 × 10 13 /cm 2 The second impurity regions 427 to 430 are formed inside the first impurity region formed in the island-shaped semiconductor layer in FIG. 4C. In this doping, the second shape conductive layers 423b to 426b are used as masks against the impurity element, and doping is performed so that the impurity element is added to the lower region of the second shape conductive layers 423a to 426a. In this impurity region, since the second shape conductive layers 423a to 426a remain with substantially the same film thickness, the difference in concentration distribution in the direction along the second shape conductive layer is small. 17 ~ 1x10 19 /cm Three The n-type impurity (donor) is included so as to be contained at a concentration of 1%.
[0054]
Then, as shown in FIG. 5B, a third etching process is performed, and an etching process for the gate insulating film is performed. As a result, the second shape conductive layers 421a to 426a are also etched, and the end portions recede and become smaller, so that the third shape conductive layers 431 to 436 (the first conductive films 431a to 436a and the second conductive layers are reduced). Films 431b-436b) are formed. Reference numeral 437 denotes a remaining gate insulating film, which may be further etched to expose the surface of the semiconductor layer.
[0055]
For the p-channel TFT, as shown in FIG. 5C, resist masks 438 and 439 are formed, and an island-shaped semiconductor layer for forming the p-channel TFT is doped with a p-type impurity (acceptor). To do. The p-type impurity (acceptor) is selected from elements belonging to Group 13, and typically boron (B) is used. The impurity concentration of the third impurity regions 440a to 440c is 2 × 10 20 ~ 2x10 twenty one /cm Three To be. Although phosphorus is added to the third impurity region, boron is added at a concentration higher than that to reverse the conductivity type.
[0056]
Through the above steps, impurity regions are formed in the semiconductor layer. In FIG. 5, the third shape conductive layers 433 to 435 serve as gate electrodes, and the third shape conductive layer 436 serves as a capacitor wiring. The third shape conductive layers 431 and 432 form wirings such as source lines.
[0057]
Next, in FIG. 6A, first, a silicon nitride film (SiN: H) or a silicon oxynitride film (SiN x O y : H) is formed by a plasma CVD method. Then, a step of activating the impurity element added to each island-like semiconductor layer is performed for the purpose of controlling the conductivity type. Activation is preferably performed by a thermal annealing method using a furnace annealing furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can also be applied. In the thermal annealing method, the oxygen concentration is 1 ppm or less, preferably 0.1 ppm or less in a nitrogen atmosphere at 400 to 700 ° C., typically 500 to 600 ° C. In this embodiment, the temperature is 550 ° C. for 4 hours. Heat treatment is performed.
[0058]
Thereafter, a silicon nitride film (SiN: H) or a silicon oxynitride film (SiN) is formed over the first insulating film 441. x O y : H), a second insulating film 442 is formed. And heat processing is performed at 350-500 degreeC. The semiconductor film is hydrogenated with hydrogen released from the second insulating film 442.
[0059]
Further, as shown in FIG. 6B, a third insulating film 443 made of an organic resin is formed to a thickness of about 1000 nm. As the organic resin film, polyimide, acrylic, polyimide amide, or the like can be used. Advantages of using the organic resin film are that the film forming method is simple, the relative dielectric constant is low, the parasitic capacitance can be reduced, and the flatness is excellent. Organic resin films other than those described above can also be used. Here, after applying to the substrate, a thermal polymerization type polyimide is used and baked at 300 ° C.
[0060]
Next, as shown in FIG. 2, contact holes are formed in the third insulating film 443, the second insulating film 442, and the first insulating film 441, and aluminum (Al), titanium (Ti), and tantalum (Ta) are formed. The connection electrode 451 and the source or drain wirings 444 to 447 are formed using the above. In the pixel portion, a pixel electrode 450, a gate wiring 449, and a connection electrode 448 are formed.
[0061]
In this manner, a peripheral circuit 451 formed of a p-channel TFT 453 and an n-channel TFT 454 and a pixel portion 452 having a pixel TFT 455 and a storage capacitor 456 are formed over the same substrate. FIG. 6B shows only a cross-sectional view of the p-channel TFT 453 and the n-channel TFT 454 of the peripheral circuit 451. The gate signal line driver circuit and the source signal line driver shown in Embodiment 1 are shown using these TFTs. A circuit, a video signal processing circuit, and a control circuit can be formed. The circuit configuration may be determined appropriately by the practitioner.
[0062]
The p-channel TFT 453 of the driver circuit 451 includes a channel formation region 501 and third impurity regions 502 to 504 functioning as a source region or a drain region.
[0063]
In the n-channel TFT 454, a channel formation region 505, a second impurity region 506 (Gate Overlapped Drain: GOLD region) overlapping with the gate electrode formed of the third shape conductive layer 434, and a first impurity region formed outside the gate electrode are formed. 2 impurity regions 507 (Lightly Doped Drain: LDD regions) and a first impurity region 508 functioning as a source region or a drain region. By using these TFTs, the gate signal line driver circuit and the source signal line driver circuit shown in Embodiment 1 can be formed.
[0064]
The pixel TFT 455 includes a channel formation region 509, a second impurity region 510 (GOLD region) that overlaps with the third shape conductive layer 435 for forming the gate electrode, and a second impurity region 511 (outside of the gate electrode). LDD region) and first impurity regions 512, 513, and 514 functioning as a source region or a drain region. In addition, the semiconductor film functioning as one electrode of the storage capacitor 456 includes impurity regions 516 and 517 and a region 515 to which no impurity is added.
[0065]
In the pixel portion 452, the source wiring 432 is electrically connected to the source or drain region 512 of the pixel TFT 455 by the connection electrode 448. In addition, the gate wiring 449 is electrically connected to the gate electrode 435. Further, the pixel electrode 450 is connected to the source or drain region 514 of the pixel TFT 455 and the impurity region 517 of the semiconductor film which is one electrode of the storage capacitor 456.
[0066]
A cross-sectional view of the pixel portion 452 in FIG. 6B corresponds to the AA ′ line shown in FIG. The gate electrode 435 also serves as one electrode of a storage capacitor of an adjacent pixel, and forms a capacitor in a portion overlapping with the semiconductor layer 453 connected to the pixel electrode 452. In addition, the arrangement relationship between the source wiring 432, the pixel electrode 450, and the adjacent pixel electrode 451 is such that end portions of the pixel electrodes 450 and 451 are provided on the source wiring 432, and an overlapping portion is formed, thereby blocking stray light and blocking light. Is increasing. FIG. 8 shows an equivalent circuit of such a pixel.
[0067]
As described above, the driver circuit and the pixel portion of the active matrix display device in FIG. 3 described in Embodiment 1 can be formed.
[0068]
[Example 3]
FIG. 16 shows an example in which an active matrix display device is manufactured using inverted staggered TFTs. As in Embodiment 2, a peripheral circuit 1705 formed by a p-channel TFT 1701 and an n-channel TFT 1702, and a pixel portion 1706 having a pixel TFT 1703 and a storage capacitor 1704 are formed on a substrate 1601. Only the cross-sectional views of the p-channel TFT 1701 and the n-channel TFT 1702 of the peripheral circuit 1705 are shown. Using these TFTs, the gate signal line driver circuit, the source signal line driver circuit, and the video signal processing circuit shown in the first embodiment are shown. A control circuit can be formed.
[0069]
A gate electrode 1602 to 1604, source or drain lines 1606 and 1607, and a capacitor wiring 1605 are formed over the substrate 1601 with a material selected from molybdenum (Mo), tungsten (W), tantalum (Ta), aluminum (Al), and the like. A first insulating film 1608 used as a gate insulating film is formed on the insulating film containing silicon. The semiconductor films 1610 to 1613 are formed of a crystalline semiconductor material containing silicon, and a region containing a p-type or n-type impurity is formed. Channel protective films 1615 to 1617 may be formed on the channel forming region of the TFT, and a second insulating film 232 made of a silicon nitride or silicon nitride oxide film is formed on the upper layer, and a third insulating film made of an organic resin material is formed thereon. A film 1633 is formed. Source or drain wirings 1634 to 1637, a pixel electrode 1640, a gate wiring 1639, and a connection electrode 1638 are formed using aluminum (Al), titanium (Ti), tantalum (Ta), or the like.
[0070]
In the p-channel TFT 1701 of the peripheral circuit 1705, a channel formation region 1707 and a source or drain region 1708 made of a p-type impurity region are formed. In the n-channel TFT 1702, a channel formation region 1709, an LDD region 1710 made of an n-type impurity region, and a source or drain region 1711 made of an n-type impurity region are formed. A pixel TFT 1703 in the pixel portion 1706 has a multi-gate structure, and a channel formation region 1712, an LDD region 1713, and source or drain regions 1714 to 1716 are formed. The n-type impurity region located between the LDD regions is useful for reducing off current. The storage capacitor 1704 is formed of a capacitor wiring 1605, a semiconductor layer 1613, and a first insulating layer formed therebetween.
[0071]
In the pixel portion 1706, the source wiring 1607 is electrically connected to the source or drain region 1714 of the pixel TFT 1703 by the connection electrode 1638. In addition, the gate wiring 1639 is electrically connected to the first electrode. The pixel electrode 1640 is connected to the source or drain region 1716 of the pixel TFT 1703 and the semiconductor layer 1613 of the storage capacitor 1704.
[0072]
Even when such an inverted staggered TFT is used, a pixel having a structure similar to that shown in FIG. 7 can be formed although the layer on which the gate electrode and the semiconductor film are formed is changed. In this manner, the driver circuit and the pixel portion of the active matrix display device in FIG. 3 described in Embodiment 1 can be formed.
[0073]
[Example 4]
An example of manufacturing an EL display device using the active matrix display device having the structure shown in FIG. 3 will be described. Since the control circuit, the video signal processing circuit, the gate signal line drive circuit, and the source signal line drive circuit that detect the ambient light intensity and correct the video signal have the same configuration, in this embodiment, the cross-sectional structure of the pixel portion The outline will be described with reference to FIG.
[0074]
In FIG. 9A, 11 is a substrate and 12 is a blocking layer. As the substrate 11, a light-transmitting substrate, typically a glass substrate, a quartz substrate, a glass ceramic substrate, or a crystallized glass substrate can be used. However, it must be able to withstand the maximum processing temperature during the manufacturing process.
[0075]
Reference numeral 701 denotes a switching TFT, which is an n-channel TFT, but the switching TFT may be a p-channel TFT. Reference numeral 702 denotes a current control TFT, and FIG. 9A illustrates a case where the current control TFT 702 is formed of a p-channel TFT. In this case, the drain of the current control TFT is connected to the anode of the EL element. However, it is not necessary to limit the switching TFT to an n-channel TFT and the current control TFT to a p-channel TFT, and vice versa, it is also possible to use a p-channel TFT or an n-channel TFT for both. .
[0076]
The switching TFT 701 includes an active layer including a source region 13, a drain region 14, LDD regions 15a to 15d, a high concentration impurity region 16, and channel forming regions 17a and 17b, a gate insulating film 18, gate electrodes 19a and 19b, and a first interlayer. An insulating film 20, a source line 21, and a drain line 22 are formed. Note that the gate insulating film 18 or the first interlayer insulating film 20 may be common to all TFTs on the substrate, or may be different depending on a circuit or an element.
[0077]
A switching TFT 701 shown in FIG. 9A has a so-called double gate structure in which gate electrodes 19a and 19b are electrically connected. Needless to say, not only a double gate structure but also a so-called multi-gate structure (a structure including an active layer having two or more channel formation regions connected in series) such as a triple gate structure may be used.
[0078]
The multi-gate structure is extremely effective in reducing the off-current. If the off-current of the switching TFT 701 is sufficiently reduced, the capacitance required for the capacitor can be reduced accordingly. That is, since the area occupied by the capacitor can be reduced, the multi-gate structure is also effective in increasing the effective light emitting area of the EL element 703.
[0079]
Further, in the switching TFT 701, the LDD regions 15a to 15d are provided so as not to overlap the gate electrodes 19a and 19b with the gate insulating film 18 interposed therebetween. Such a structure is very effective in reducing off current. The length (width) of the LDD regions 15a to 15d may be 0.5 to 3.5 μm, typically 2.0 to 2.5 μm.
[0080]
Note that it is more preferable to provide an offset region (a region including a semiconductor layer having the same composition as the channel formation region and to which no gate voltage is applied) between the channel formation region and the LDD region in order to reduce off-state current. In the case of a multi-gate structure having two or more gate electrodes, an isolation region 16 (a region to which the same impurity element is added at the same concentration as the source region or the drain region) provided between the channel formation regions is provided. It is effective for reducing the off current.
[0081]
Next, the current control TFT 702 includes the source region 26, the drain region 27, the channel formation region 29, the gate insulating film 18, the gate electrode 30, the first interlayer insulating film 20, the source line 31, and the drain line 32. Is done. The gate electrode 30 has a single gate structure, but may have a multi-gate structure.
[0082]
FIG. 9B is an equivalent circuit of a pixel of this EL display device, and the drain of the switching TFT 701 is connected to the gate of the current control TFT 702. Reference numeral 19 denotes a gate wiring constituting the gate electrodes 19a and 19b, and reference numeral 704 denotes a storage capacitor. Specifically, the gate electrode 30 of the current control TFT 702 in FIG. 9A is electrically connected to the drain region 14 of the switching TFT 701 through the drain wiring (also referred to as connection wiring) 22. The source wiring 31 is connected to the power supply line 705 in FIG. 9B.
[0083]
Further, from the viewpoint of increasing the amount of current flowing through the EL layer, the thickness of the active layer (especially the channel formation region) of the current control TFT 702 is increased (preferably 50 to 100 nm, more preferably 60 to 80 nm). It is also effective. Conversely, in the case of the switching TFT 701, from the viewpoint of reducing the off-state current, the thickness of the active layer (especially the channel formation region) may be reduced (preferably 20 to 50 nm, more preferably 25 to 40 nm). It is valid.
[0084]
Reference numeral 47 denotes a first passivation film, and the film thickness may be 20 nm to 200 nm. As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used. The passivation film 47 has a role of protecting the formed TFT from alkali metal and moisture. The EL layer finally provided above the TFT contains an alkali metal such as sodium. That is, the first passivation film 47 also functions as a protective layer that prevents these alkali metals (movable ions) from entering the TFT side.
[0085]
Reference numeral 48 denotes a second interlayer insulating film having a function as a flattening film for flattening a step formed by the TFT. The second interlayer insulating film 48 is preferably an organic resin film, and polyimide, polyamide, acrylic, BCB (benzocyclobutene) or the like may be used. These organic resin films have an advantage that they can easily form a good flat surface and have a low relative dielectric constant. Since the EL layer is very sensitive to unevenness, it is desirable that the step due to the TFT is almost absorbed by the second interlayer insulating film. Further, in order to reduce the parasitic capacitance formed between the gate wiring or the data wiring and the cathode of the EL element, it is desirable to provide a thick material having a low relative dielectric constant. Therefore, the film thickness is preferably 0.5 to 5 μm (preferably 1.5 to 2.5 μm).
[0086]
Reference numeral 49 denotes a pixel electrode (EL element anode) made of a transparent conductive film, which is formed after a contact hole (opening) is formed in the second interlayer insulating film 48 and the first passivation film 47. Are formed so as to be connected to the drain wiring 32 of the current control TFT 702. If the pixel electrode 49 and the drain region 27 are not directly connected as shown in FIG. 9A, the cathode alkali metal can be prevented from entering the active layer via the pixel electrode. .
[0087]
A bump 59 is formed of an insulating material on the second interlayer insulating film 48, and an EL layer 51 is provided therebetween. The EL layer 51 is used in a single layer or a laminated structure, but the light emission efficiency is better when it is used in a laminated structure. In general, the hole injection layer / hole transport layer / light emitting layer / electron transport layer are formed on the pixel electrode in this order, but the hole transport layer / light emitting layer / electron transport layer, or hole injection layer / positive layer are formed. A structure such as a hole transport layer / a light emitting layer / an electron transport layer / an electron injection layer may be used. In the present invention, any known structure may be used, and the EL layer may be doped with a fluorescent dye or the like.
[0088]
As the organic EL material, for example, materials disclosed in the following US patents or publications can be used. U.S. Pat.No. 4,356,429, U.S. Pat.No. 4,539,507, U.S. Pat.No. 4,720,732, U.S. Pat. No. 5,073,446, U.S. Pat.No. 5,059,862, U.S. Pat.No. 5,061,617, U.S. Pat. JP-A-8-78159.
[0089]
The EL display device can be roughly divided into four color display methods, a method of forming three types of EL elements corresponding to R (red), G (green), and B (blue), a white light emitting EL element, and A system that combines color filters, a system that combines blue or blue-green light emitting EL elements and phosphors (fluorescent color conversion layer: CCM), and uses a transparent electrode for the cathode (counter electrode), and supports RGB. There is a method of stacking EL elements. Note that EL includes light emission due to singlet excitation (fluorescence) and light emission due to triplet excitation (phosphorescence), and EL in this specification includes light emission including either one or both of them. Point to it.
[0090]
The structure in FIG. 9A is an example in the case of using a method of forming three types of EL elements corresponding to RGB. Note that although only one pixel is shown in FIG. 9A, pixels having the same structure are formed corresponding to the respective colors of red, green, and blue, so that color display can be performed.
[0091]
On the EL layer 51, a cathode 52 of an EL element is provided. As the cathode 52, a material containing magnesium (Mg), lithium (Li), or calcium (Ca) having a small work function is used. An electrode made of MgAg (a material in which Mg and Ag are mixed at Mg: Ag = 10: 1) is preferably used. Other examples include MgAgAl electrodes, LiAl electrodes, LiFAl, and AlLi electrodes.
[0092]
The cathode 52 is desirably formed continuously after the EL layer 51 is formed without being released to the atmosphere. This is because the interface state between the cathode 52 and the EL layer 51 greatly affects the luminous efficiency of the EL element. Note that in this specification, a light-emitting element formed using a pixel electrode (anode), an EL layer, and a cathode is referred to as an EL element.
[0093]
A laminate including the EL layer 51 and the cathode 52 needs to be formed individually for each pixel. However, since the EL layer 51 is extremely sensitive to moisture, a normal photolithography technique cannot be used. Accordingly, it is preferable to use a physical mask material such as a metal mask and selectively form the film by a vapor phase method such as a vacuum deposition method, a sputtering method, or a plasma CVD method.
[0094]
Note that after the EL layer 51 is selectively formed using an inkjet method, a screen printing method, a spin coating method, or the like, a cathode can be formed by a vapor phase method such as an evaporation method, a sputtering method, or a plasma CVD method. is there.
[0095]
Reference numeral 53 denotes a protective electrode, which protects the cathode 52 from external moisture and the like, and at the same time connects the cathode 52 of each pixel. As the protective electrode 53, it is preferable to use a low-resistance material containing aluminum (Al), copper (Cu), or silver (Ag). The protective electrode 53 can also be expected to have a heat dissipation effect that reduces the heat generation of the EL layer 51. It is also effective to form the protective layer 53 continuously after the EL layer 51 and the cathode 52 are formed without being released to the atmosphere.
[0096]
Reference numeral 54 denotes a second passivation film, and the film thickness may be 10 nm to 1 μm (preferably 200 to 500 nm). The purpose of providing the second passivation film 54 is mainly to protect the EL layer 51 from moisture, but it is also effective to have a heat dissipation effect. However, since the EL layer is vulnerable to heat as described above, it is desirable to form the film at as low a temperature as possible (preferably in a temperature range from room temperature to 120 ° C.). Therefore, the plasma CVD method, the sputtering method, the vacuum deposition method, the ion plating method, or the solution coating method (spin coating method) can be said to be a preferable film forming method. In the structure illustrated in FIG. 9A, the light emission direction viewed from the EL element is the substrate 11 side, and the EL display device having such a pixel structure displays an image through the substrate 11.
[0097]
On the other hand, FIG. 10A shows a cross-sectional view of a pixel structure of an EL display device as in FIG. 9A. The light emission direction viewed from the EL element 703 is opposite to the substrate 11, and thus An EL display device having a pixel structure displays an image on the surface on which the EL element 703 is formed. In this case, the switching TFT 701 is the same as that in FIG. 9A, but the current control TFT 706 is an n-channel TFT. The current control TFT 706 includes a source region 66, a drain region 67, a channel formation region 69, a gate insulating film 18, a gate electrode 60, a first interlayer insulating film 20, a source line 61, and a drain line 62. The gate electrode 60 has a single gate structure, but may have a multi-gate structure. An equivalent circuit of such a pixel is shown in FIG.
[0098]
Reference numeral 53 denotes a pixel electrode (EL element cathode side) formed of Al, Cu, Ag, or the like, on which an EL element cathode 52 is provided. Note that the interface state between the cathode 52 and the EL layer 51 greatly affects the luminous efficiency of the EL element. Similarly, the EL layer 51 is formed with a single layer or a laminated structure. A transparent electrode (anode side) 49 is provided thereon, and a second passivation film 54 is further provided.
[0099]
The gist of the present invention is that in an active matrix EL display device, a change in the environment is detected by a sensor, the amount of current flowing through the EL element is controlled based on this information, and the light emission luminance of the EL element is controlled. Therefore, the structure of the EL display device in FIG. 9A is not limited, and the structure in FIG. 9A is a preferred embodiment of the active matrix display device having the structure shown in FIG. There is only one. In this manner, the pixel portion of the active matrix display device described in Embodiment 1 can be manufactured using EL elements.
[0100]
[Example 5]
FIG. 12 is a conceptual diagram in which the photosensor shown in Embodiment 1 is mounted on an active matrix display device. Although this embodiment shows a liquid crystal display device as an example, the concept of mounting an optical sensor manufactured on a separate substrate on an active matrix substrate can be applied to an EL display device as it is.
[0101]
A driver circuit (A) 801, a driver circuit (B) 802, a pixel portion 803, an external input / output terminal 804, and a connection wiring 805 are formed over the first substrate 800 over which the pixel portion is formed. The pixel portion 803 is formed by arranging pixel TFTs in a matrix as shown in the second embodiment. The driver circuit (A) 801 and the driver circuit (B) 802 are similarly manufactured. A counter electrode 809 is formed over the second substrate 808 and bonded to the first substrate 800 with a sealant 810. Liquid crystal is sealed inside the sealant 810 to form a liquid crystal layer 811. The first substrate and the second substrate are bonded to each other with a predetermined interval. The nematic liquid crystal has a thickness of 3 to 8 μm, and the smectic liquid crystal has a thickness of 1 to 4 μm.
[0102]
An FPC (Flexible Printed Circuit) 812 for inputting power and control signals from the outside is attached to the external input / output terminal 804. In order to increase the adhesive strength of the FPC 812, a reinforcing plate 813 may be provided.
[0103]
A thin film element in which a photoelectric conversion layer is made of amorphous silicon, CdS, or the like is used. A plurality of the optical sensors 806 are formed on the third substrate 807 and mounted on the first substrate 800. The mounting method is slightly different depending on the light incident direction of the optical sensor and the display direction of the pixel portion, but is basically mounted by a face-down method using a conductive resin.
[0104]
FIG. 11 shows an example of an optical sensor using amorphous silicon for the photoelectric conversion layer. FIG. 11A illustrates an optical sensor in which a transparent electrode 602, a photoelectric conversion layer 603, and light reflective electrodes 604 a and 604 b are formed over a light-transmitting substrate 601. The photoelectric conversion layer 603 is formed with a pin junction, and the I-type layer is formed of amorphous silicon. The bonding direction is arbitrary. For example, the p-type layer is formed in contact with the transparent electrode 602 and the n-type layer is formed in contact with the light reflective electrodes 604a and 604b. The transparent electrode 602 is separated from the end of the substrate 601 by the openings 605 and 606 to prevent a short circuit. The external connection terminal also serves as a light reflective electrode, and the light reflective electrode 604a is electrically connected to the transparent electrode through an opening 607 formed in the photoelectric conversion layer 603, and becomes a positive terminal. The light reflective electrode 604b forms a negative terminal. In the case of FIG. 11A, the light receiving surface is on the light transmitting substrate 610 side, and light transmitted through the substrate 601 is incident on the photoelectric conversion layer.
[0105]
FIG. 11B illustrates an optical sensor in which a light reflective electrode 611, a photoelectric conversion layer 612, and a transparent electrode 613 are formed over a substrate 610. The photoelectric conversion layer 612 is formed with a pin junction, and the I-type layer is formed of amorphous silicon. The bonding direction is arbitrary, but a structure in which the p-type layer is in contact with the transparent electrode 613 and the n-type layer is in contact with the light reflective electrode 611 is preferable. The light reflective electrode 611 and the photoelectric conversion layer 612 are separated from the end of the substrate 610 by the openings 614 and 615 to prevent a short circuit. The external connection terminals 617 and 618 are made of a conductive paste such as silver and are selectively formed on the transparent electrode. The external connection terminal 617 is electrically connected to the light-reflecting electrode through the opening 614 and becomes a negative terminal (contact on the n layer side). The connection terminal 618 forms a + terminal (contact on the p layer side). In the case of FIG. 11B, the light receiving surface is the side on which the transparent electrode 613 is formed.
[0106]
As described above, the optical sensor can be classified into two types as viewed from the surface on which light enters the photoelectric conversion layer. The photosensor is mounted on a substrate on which a pixel portion, a drive circuit, and a control circuit are formed. In that case, the optical sensor is mounted so as to form a contact with a wiring formed on the same surface of the substrate. FIG. 13 shows details of the portion.
[0107]
FIG. 13A shows an example in which the optical sensor of FIG. 11A is mounted. In this case, light enters the optical sensor from the substrate 601 side on which the optical sensor is formed. The optical sensor is attached in accordance with the wiring 850 formed on the substrate 800 and bonded with a light or thermosetting resin 852. A contact with the wiring 850 is formed by conductive particles 851 contained in the resin 852.
[0108]
FIG. 13B shows an example in which the optical sensor of FIG. 11B is mounted. In this case, the light transmitted through the substrate 800 enters the optical sensor. The optical sensor is mounted in accordance with the wiring 850 formed on the substrate 800 and bonded with a conductive material 853 such as cream solder or silver paste.
[0109]
As shown in FIG. 12, a process for completing a display device by forming a plurality of photosensors on a third substrate 807 and mounting them on a first substrate 800 on which a pixel portion and its driving circuit are formed. Can be simplified. The design rules of the optical sensor used in the present invention and the substrate forming the active matrix display device are different. The latter requires a design rule of several μm to submicron, whereas the former has several tens to several hundreds of microns. Created with design rules. The optical sensor can form a pattern by laser processing or screen printing.
[0110]
[Example 6]
FIG. 14 shows an example of a method for incorporating an active matrix display device mounted with a photosensor as shown in Embodiment 1 into various electronic devices. FIG. 14A shows an example thereof, which includes a substrate 901 on which an element such as a TFT is formed and a counter substrate 902, and an element formation region 903 therebetween. Although a detailed structure of the element formation region 903 is omitted, in the case of a liquid crystal display device, a liquid crystal layer or the like is formed over the pixel electrode in addition to the pixel TFT shown in FIG. 6B or FIG. In the case of an EL display device, a switching TFT, a current control TFT, an EL element, and the like shown in FIG. 9A or 10A are formed. In addition, as shown in FIG. 3, various circuits provided around the pixel portion may be included. The element formation region 903 is sealed between the two substrates with a sealant 904 so as not to be exposed to the outside air, thereby improving the reliability of the display device.
[0111]
The optical sensor 907 is fixed to the substrate 901 on which the pixel portion is formed, and forms an electrical connection with the circuit in the element formation region 903. The connection method in this case is the method shown in FIG. It is mounted outside the counter substrate 902. One end of the input / output terminal 908 is connected to a flexible printed circuit (FPC) 909 and is connected to a printed circuit board 910 provided with a signal processing circuit, an amplifier circuit, a power circuit, etc., and is necessary for image display. It is designed to transmit simple signals. Further, although the polarizing plate is omitted, it may be provided as needed at the appropriate time.
[0112]
Video display (display light) is performed by light emitted to the counter substrate 902 side, and this surface becomes the surface. Light enters the optical sensor through an opening 916 provided in the housing 915. in this case. An optical sensor having a structure shown in FIG. The output from the optical sensor is connected to the control circuit by wiring 906.
[0113]
The structure in FIG. 14A can be applied to a reflective liquid crystal display device. Although not illustrated, if a backlight is provided below the substrate 901 over which the pixel portion is formed, it can be used for a transmissive liquid crystal display device. In addition, the present invention can be applied to an EL display device having a structure as shown in FIG.
[0114]
FIG. 14B illustrates another example, in which a substrate 920 on which an element such as a TFT is formed and a counter substrate 921 are fixed with a sealant 923, and an element formation region 922 is provided therebetween. The optical sensor 925 is fixed to a substrate 920 on which an element such as a TFT is formed, and is electrically connected to a circuit in an element formation region. The connection method shown in FIG. 13B is adopted. One end of the input / output terminal 926 is connected to a flexible printed circuit (FPC) 927 and is connected to a printed circuit board 928 provided with a signal processing circuit, an amplifier circuit, a power circuit, and the like, and is necessary for image display. It is designed to transmit simple signals. Image display (display light) is emitted to the substrate 920 side, and this surface becomes the surface. External light is introduced from an opening 930 provided in the housing 929, and light transmitted through the substrate 920 on which an element such as a TFT is formed enters the optical sensor 925. An output from the optical sensor is connected to a control circuit by a wiring 924.
[0115]
The structure in FIG. 14B can be applied to an EL display device having a structure in which light from an EL layer is emitted to the substrate side as illustrated in FIG.
[0116]
The mounting method of the display device shown here is an example, and is appropriately assembled according to the form of the display device.
[0117]
[Example 7]
FIG. 17 shows an example in which the optical sensor is formed integrally with a substrate on which elements such as TFTs are formed. The p-channel TFT 852 and the n-channel TFT 853 of the peripheral circuit 851 are manufactured in the same manner as in the second embodiment. A blocking layer 857 is formed over the substrate 856, and semiconductor films 858 and 859, gate insulating films 860 and 861, and gate electrodes 862 and 863 are formed. The gate insulating films 860 and 861 are etched so that the surfaces of the semiconductor films 858 and 859 are exposed outside the gate electrodes 862 and 863. A passivation film 864 and an interlayer insulating film 865 made of an organic resin material are formed on the gate electrodes 862 and 863, and source or drain electrodes 866 to 869 are formed.
[0118]
Details of the channel formation region and the p-type impurity region formed in the semiconductor film 858 of the p-channel TFT 852 and the channel formation region and the n-type impurity region formed in the semiconductor film 859 of the n-channel TFT 853 are described in Example. This is the same as the p-channel TFT 453 and the n-channel TFT 454 shown in FIG.
[0119]
On the other hand, the optical sensor 854 is manufactured in the same process as these TFTs. The p-type semiconductor region 870 and the n-type semiconductor region 871 are formed using the same crystalline semiconductor as the semiconductor films 858 and 859. The p-type or n-type impurity element is formed at the same time as the impurity region of the TFT is manufactured. An amorphous silicon film 872 is formed to a thickness of 500 to 1000 nm so as to overlap with the impurity semiconductor. The amorphous silicon film 872 is desirably an intrinsic semiconductor, and thereby a pin junction is formed. Reference numeral 873 denotes an electrode in contact with the p-type semiconductor region 870, and reference numeral 874 denotes an electrode in contact with the n-type semiconductor region.
[0120]
Light can be incident on the optical sensor 854 from the substrate 856 side or from the surface side where the amorphous silicon film 872 is formed. Therefore, any of the methods shown in FIGS. 14A and 14B can be adopted as the method of incorporation into the housing shown in the sixth embodiment.
[0121]
In this embodiment, the TFT is shown as a top gate type structure described in Embodiment 2, but
The photosensor of this embodiment can be combined with the inverted staggered TFT shown in Embodiment 3. A display device in which such a photosensor is formed can be applied to both a liquid crystal display device and an EL display device.
[0122]
[Example 8]
The active matrix display device of the present invention can be used for various electronic devices. Such electronic devices include video cameras, digital cameras, projectors (rear or front type), head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, and personal digital assistants (mobile computers, mobile phones). Phone or electronic book). Examples of these are shown in FIGS.
[0123]
FIG. 18A illustrates a personal computer, which includes a main body 9001, an image input portion 9002, a display device 9003, a keyboard 9004, and the like. The present invention can be used for the display device 9003, and the luminance of the display device 9003 can be controlled in accordance with ambient brightness by an optical sensor provided in the light receiving portion 9005.
[0124]
FIG. 18B illustrates a video camera, which includes a main body 9101, a display device 9102, an audio input portion 9104, operation switches 9103, a battery 9106, an image receiving portion 9105, and the like. The present invention can be used for the display device 9102, and the luminance of the display device 9102 can be controlled in accordance with ambient brightness by an optical sensor provided in the light receiving portion 9107.
[0125]
FIG. 18C illustrates a mobile computer or PDA (Personal Digital Assistant: personal information terminal), which includes a main body 9201, a camera portion 9202, an image receiving portion 9203, an operation switch 9204, a display device 9205, and the like. The present invention can be used for the display device 9205, and the luminance of the display device 9205 can be controlled according to the brightness of the surroundings by an optical sensor provided in the light receiving portion 9206.
[0126]
FIG. 18D illustrates a goggle type display which includes a main body 9301, a display device 9302, an arm portion 9303, and the like. The present invention can be used for the display device 9302, and the luminance of the display device 9302 can be controlled according to the ambient brightness by an optical sensor provided in the light receiving portion 9304.
[0127]
FIG. 18E shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded, and includes a main body 9401, a display device 9402, a speaker portion 9403, a recording medium 9404, an operation switch 1223, and the like. This player uses a DVD (Digital Versatile Disc), CD, or the like as a recording medium, and can enjoy music, movies, games, and the Internet. The present invention can be used for the display device 9402, and the luminance of the display device 9402 can be controlled in accordance with ambient brightness by an optical sensor provided in the light receiving portion 9406.
[0128]
FIG. 18F illustrates a digital camera, which includes a main body 9501, a display device 9502, an eyepiece portion 9503, operation switches 9504, an image receiving portion (not shown), and the like. The present invention can be used for the display device 9502, and the luminance of the display device 9502 can be controlled in accordance with the ambient brightness by an optical sensor provided in the light receiving portion 99505.
[0129]
FIG. 19A illustrates a mobile phone, which includes a display panel 1401, an operation panel 1402, a connection portion 1403, a display device 1404, an audio output portion 1405, operation keys 1406, a power switch 1407, an audio input portion 1408, an antenna 1409, and the like. Including. The present invention can be used for the display device 1404, and the luminance of the display device 1404 can be controlled in accordance with ambient brightness by an optical sensor provided in the light receiving portion 1410.
[0130]
FIG. 19B illustrates a portable book (electronic book), which includes a main body 1411, a display device 1412, a storage medium 1413, operation switches 1414, an antenna 1415, and the like. The present invention can be used for the display device 1412, and the luminance of the display device 1412 can be controlled in accordance with ambient brightness by an optical sensor provided in the light receiving portion 1416.
[0131]
FIG. 19C illustrates a television receiver which includes a main body 1416, a support base 1417, a display device 1418, and the like. The present invention can be used for the display device 1418, and the luminance of the display device 1418 can be controlled in accordance with ambient brightness by an optical sensor provided in the light receiving portion 1420. The television receiver of the present invention is particularly advantageous when the screen is enlarged, and is advantageous for displays with a diagonal of 10 inches or more (particularly 30 inches or more).
[0132]
As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields.
[0133]
【Effect of the invention】
The display device of the present invention can adjust the light emission luminance of the display device by detecting ambient brightness using an optical sensor. By adjusting the brightness of the image displayed on the pixel portion of the display device, the brightness is increased when the surroundings are bright, and the brightness is decreased when the surroundings are dark, thereby providing a user-friendly video display and display. It is also possible to reduce the power consumption of an electronic device equipped with the device.
[Brief description of the drawings]
FIG. 1 illustrates a structure of a digitally driven display device of the present invention.
FIG. 2 is a source follower circuit diagram for reading the output of an optical sensor.
FIG. 3 illustrates a layout of a photosensor, a pixel portion, a driver circuit, and a control circuit.
4 is a cross-sectional view illustrating a manufacturing process of a TFT in a pixel portion and a peripheral circuit. FIG.
FIG. 5 is a cross-sectional view illustrating a manufacturing process of a pixel portion and a peripheral circuit TFT.
6 is a cross-sectional view illustrating a manufacturing process of a TFT in a pixel portion and a peripheral circuit. FIG.
FIG. 7 is a top view illustrating a pixel structure of a pixel portion.
FIG. 8 is a circuit diagram of a pixel in a liquid crystal display device.
9A and 9B are a cross-sectional view and an equivalent circuit of a pixel of an EL display device.
10A and 10B are a cross-sectional view and an equivalent circuit of a pixel of an EL display device.
FIG. 11 is a cross-sectional view of an optical sensor.
FIG. 12 is an assembly diagram of a display device on which an optical sensor is mounted.
FIG. 13 is a cross-sectional view illustrating a connection method of an optical sensor and an incident direction of light.
FIG. 14 is a cross-sectional view showing a state in which the display device of the invention is incorporated in a housing.
FIG. 15 illustrates a structure of an analog-driven display device of the present invention.
FIG. 16 is a cross-sectional view illustrating a TFT of a pixel portion and a peripheral circuit.
FIG. 17 is a cross-sectional view of an optical sensor integrally formed on a substrate.
FIG. 18 is a diagram showing an example of an electronic device in which a display device of the present invention is incorporated.
FIG. 19 illustrates an example of an electronic device in which the display device of the present invention is incorporated.
FIG. 20 is a diagram showing an operation of a time division gradation method.

Claims (8)

光センサーと、
γ補正回路を備え、前記光センサーと電気的に接続された制御回路と、
前記制御回路と電気的に接続されたソース信号線駆動回路と、
前記ソース信号線駆動回路と電気的に接続された画素部と、を有し、
前記画素部は第１の基板上に設けられ、
前記光センサーは、透光性を有する第２の基板上に設けられ、
前記第２の基板は、前記第１の基板上に設けられ、
前記光センサーは、
前記第２の基板上に設けられた透明電極と、
前記透明電極上に設けられた光電変換層と、
前記光電変換層上に設けられた、第１及び第２の光反射性電極と、を有し、
前記第１の光反射性電極は、前記光電変換層に設けられた第１の開孔を介して前記透明電極と電気的に接続され、
前記光センサーは、前記第１の光反射性電極と前記第１の基板上に設けられた第１の配線とが電気的に接続され、前記第２の光反射性電極と前記第１の基板上に設けられた第２の配線とが電気的に接続されるように、前記第１の基板に接着されていることを特徴とする表示装置。A light sensor,
a control circuit including a γ correction circuit and electrically connected to the optical sensor;
A source signal line driver circuit electrically connected to the control circuit;
A pixel portion electrically connected to the source signal line driver circuit,
The pixel portion is provided on a first substrate;
The photosensor is provided on a second substrate having translucency,
The second substrate is provided on the first substrate;
The light sensor is
A transparent electrode provided on the second substrate;
A photoelectric conversion layer provided on the transparent electrode;
First and second light reflective electrodes provided on the photoelectric conversion layer,
The first light reflective electrode is electrically connected to the transparent electrode through a first hole provided in the photoelectric conversion layer,
In the photosensor, the first light reflective electrode and a first wiring provided on the first substrate are electrically connected, and the second light reflective electrode and the first substrate are electrically connected. A display device, wherein the display device is bonded to the first substrate so as to be electrically connected to a second wiring provided thereon. 光センサーと、
γ補正回路を備え、前記光センサーと電気的に接続された制御回路と、
前記制御回路と電気的に接続されたソース信号線駆動回路と、
前記ソース信号線駆動回路と電気的に接続された画素部と、を有し、
前記画素部は、透光性を有する第１の基板上に設けられ、
前記光センサーは第２の基板上に設けられ、
前記第２の基板は、前記第１の基板上に設けられ、
前記光センサーは、
前記第２の基板上に設けられた光反射性電極と、
前記光反射性電極上に設けられた光電変換層と、
前記光電変換層上に設けられた透明電極と、
前記透明電極上に設けられた第１及び第２の外部接続端子と、を有し、
前記第１の外部接続端子は、前記光電変換層に設けられた第１の開孔を介して前記光反射性電極と電気的に接続され、
前記第２の外部接続端子は、前記透明電極と電気的に接続され、
前記光センサーは、前記第１の外部接続端子と前記第１の基板上に設けられた第１の配線とが電気的に接続され、前記第２の外部接続端子と前記第１の基板上に設けられた第２の配線とが電気的に接続されるように、前記第１の基板に接着されていることを特徴とする表示装置。A light sensor,
a control circuit including a γ correction circuit and electrically connected to the optical sensor;
A source signal line driver circuit electrically connected to the control circuit;
A pixel portion electrically connected to the source signal line driver circuit,
The pixel portion is provided on a first substrate having translucency,
The photosensor is provided on a second substrate;
The second substrate is provided on the first substrate;
The light sensor is
A light reflective electrode provided on the second substrate;
A photoelectric conversion layer provided on the light reflective electrode;
A transparent electrode provided on the photoelectric conversion layer;
And first and second external connection terminals provided on the transparent electrode,
The first external connection terminal is electrically connected to the light reflective electrode through a first opening provided in the photoelectric conversion layer,
The second external connection terminal is electrically connected to the transparent electrode;
In the optical sensor, the first external connection terminal and a first wiring provided on the first substrate are electrically connected, and the second external connection terminal and the first substrate are connected to each other. A display device, wherein the display device is bonded to the first substrate so as to be electrically connected to a provided second wiring. 請求項１において、
前記第１の基板上に設けられた素子形成領域及び入出力端子と、
前記素子形成領域上に設けられた第３の基板と、
前記第１の基板の裏面側に設けられたプリント基板と、
前記第１及び第３の基板を覆う筐体と、を有し、
前記入出力端子は、フレキシブルプリント配線板を介して前記プリント基板と電気的に接続され、
前記筐体は、前記第１の基板上に位置し、前記光センサーと重なる位置に第２の開孔を有し、
前記第２の開孔及び前記第２の基板を介して、前記光センサーに光が照射されることを特徴とする表示装置。In claim 1,
An element formation region and an input / output terminal provided on the first substrate;
A third substrate provided on the element formation region;
A printed circuit board provided on the back side of the first substrate;
A housing that covers the first and third substrates,
The input / output terminal is electrically connected to the printed circuit board through a flexible printed wiring board,
The housing is located on the first substrate and has a second opening at a position overlapping the photosensor,
The display device, wherein the light sensor is irradiated with light through the second opening and the second substrate. 請求項２において、
前記第１の基板上に設けられた素子形成領域及び入出力端子と、
前記素子形成領域上に設けられた第３の基板と、
前記第３の基板上に設けられたプリント基板と、
前記第１及び第３の基板を覆う筐体と、を有し、
前記入出力端子は、フレキシブルプリント配線板を介して前記プリント基板と電気的に接続され、
前記筐体は、前記第１の裏面側に位置し、前記光センサーと重なる位置に第２の開孔を有し、
前記第２の開孔及び前記第１の基板を介して、前記光センサーに光が照射されることを特徴とする表示装置。In claim 2,
An element formation region and an input / output terminal provided on the first substrate;
A third substrate provided on the element formation region;
A printed circuit board provided on the third substrate;
A housing that covers the first and third substrates,
The input / output terminal is electrically connected to the printed circuit board through a flexible printed wiring board,
The housing is located on the first back surface side and has a second opening at a position overlapping the photosensor,
The display device, wherein the light sensor is irradiated with light through the second opening and the first substrate. 請求項１乃至４のいずれか一項において、
映像信号処理回路を有し、
前記制御回路は、ソースフォロワ回路を備えた検出回路と、Ａ／Ｄ変換回路と、演算処理回路と、を有し、
前記検出回路は前記光センサーと電気的に接続され、
前記Ａ／Ｄ変換回路は前記検出回路と電気的に接続され、
前記演算処理回路は前記Ａ／Ｄ変換回路と電気的に接続され、
前記γ補正回路は前記演算処理回路と電気的に接続され、
前記映像信号処理回路は前記γ補正回路と電気的に接続され、
前記ソース信号線駆動回路は前記映像信号処理回路と電気的に接続されていることを特徴とする表示装置。In any one of Claims 1 thru | or 4,
Having a video signal processing circuit,
The control circuit includes a detection circuit including a source follower circuit, an A / D conversion circuit, and an arithmetic processing circuit.
The detection circuit is electrically connected to the optical sensor;
The A / D conversion circuit is electrically connected to the detection circuit;
The arithmetic processing circuit is electrically connected to the A / D conversion circuit,
The γ correction circuit is electrically connected to the arithmetic processing circuit,
The video signal processing circuit is electrically connected to the γ correction circuit,
The display device, wherein the source signal line driver circuit is electrically connected to the video signal processing circuit. 請求項１乃至５のいずれか一項において、
前記画素部は、少なくとも、画素電極、液晶層及び対向電極を有することを特徴とする表示装置。In any one of Claims 1 thru | or 5,
The display device, wherein the pixel portion includes at least a pixel electrode, a liquid crystal layer, and a counter electrode. 請求項１乃至５のいずれか一項において、
前記画素部は、少なくとも、画素電極及び発光層を有することを特徴とする表示装置。In any one of Claims 1 thru | or 5,
The display device, wherein the pixel portion includes at least a pixel electrode and a light emitting layer. 請求項１乃至７のいずれか一項において、
前記光センサーは、非晶質シリコン層を有することを特徴とする表示装置。In any one of Claims 1 thru | or 7,
The optical sensor has an amorphous silicon layer.
JP2001171802A 2000-06-06 2001-06-06 Display device Expired - Lifetime JP5110748B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001171802A JP5110748B2 (en) 2000-06-06 2001-06-06 Display device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000168330 2000-06-06
JP2000168330 2000-06-06
JP2000-168330 2000-06-06
JP2001171802A JP5110748B2 (en) 2000-06-06 2001-06-06 Display device

Publications (3)

Publication Number Publication Date
JP2002062856A JP2002062856A (en) 2002-02-28
JP2002062856A5 JP2002062856A5 (en) 2008-07-10
JP5110748B2 true JP5110748B2 (en) 2012-12-26

Family

ID=26593364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001171802A Expired - Lifetime JP5110748B2 (en) 2000-06-06 2001-06-06 Display device

Country Status (1)

Country Link
JP (1) JP5110748B2 (en)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003302938A (en) * 2002-04-10 2003-10-24 Tohoku Pioneer Corp Driving device for light emitting display panel
JP4099572B2 (en) * 2002-05-20 2008-06-11 ソニー株式会社 Organic EL display device
US7106342B2 (en) * 2002-09-27 2006-09-12 Lg Electronics Inc. Method of controlling brightness of user-selected area for image display device
US7184067B2 (en) * 2003-03-13 2007-02-27 Eastman Kodak Company Color OLED display system
JP4430010B2 (en) * 2003-01-24 2010-03-10 株式会社半導体エネルギー研究所 Light emitting device
US7528643B2 (en) * 2003-02-12 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device having the same, and driving method of the same
JP2005063840A (en) * 2003-08-13 2005-03-10 Toshiba Matsushita Display Technology Co Ltd Spontaneous light emission display device and organic electroluminescent display device
JP2005063839A (en) * 2003-08-13 2005-03-10 Toshiba Matsushita Display Technology Co Ltd Optical device and organic electroluminescent display device
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
CN100477240C (en) * 2003-10-06 2009-04-08 株式会社半导体能源研究所 Semiconductor device and method for making same
KR100957585B1 (en) * 2003-10-15 2010-05-13 삼성전자주식회사 Electronic display device having photo sensor
KR100996217B1 (en) * 2003-12-19 2010-11-24 삼성전자주식회사 Display apparatus and method for driving the same
EP1624678B1 (en) 2004-03-05 2010-05-12 Panasonic Corporation Image signal processing method, image signal processing apparatus, and image displaying apparatus
US20050212824A1 (en) * 2004-03-25 2005-09-29 Marcinkiewicz Walter M Dynamic display control of a portable electronic device display
JP2005308949A (en) * 2004-04-20 2005-11-04 Matsushita Electric Ind Co Ltd Method and device for image display
KR101121617B1 (en) 2004-04-29 2012-02-28 엘지디스플레이 주식회사 Electro-Luminescence Display Apparatus
JP4817636B2 (en) 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
JP4622615B2 (en) * 2005-03-25 2011-02-02 エプソンイメージングデバイス株式会社 Electro-optical device and electronic apparatus
JP2008170460A (en) * 2005-03-29 2008-07-24 Sharp Corp Active matrix substrate, display device, and electronic apparatus
JP2008145447A (en) * 2005-03-29 2008-06-26 Sharp Corp Active matrix substrate, display device and electronic equipment
WO2006104204A1 (en) * 2005-03-29 2006-10-05 Sharp Kabushiki Kaisha Display device and electronic device provided with same
WO2006118044A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and electronic device provided with same
WO2006117955A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and method for manufacturing same
CN100573245C (en) 2005-04-28 2009-12-23 夏普株式会社 Liquid crystal indicator
WO2006118166A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Display device and electronic device provided with same
JP4749418B2 (en) 2005-04-28 2011-08-17 シャープ株式会社 Liquid crystal display
WO2006118066A1 (en) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha Electronic device
JP2008203282A (en) 2005-06-03 2008-09-04 Sharp Corp Image display device
JP2007003640A (en) * 2005-06-22 2007-01-11 Tohoku Pioneer Corp Self-luminous panel
KR100667079B1 (en) 2005-08-31 2007-01-10 삼성에스디아이 주식회사 Organic electro luminescence display device for controlling a brightness
US8477125B2 (en) 2005-12-21 2013-07-02 Samsung Display Co., Ltd. Photo sensor and organic light-emitting display using the same
US8570468B2 (en) 2006-06-30 2013-10-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP2008129380A (en) * 2006-11-22 2008-06-05 Sony Corp Display device
JP4984874B2 (en) * 2006-12-18 2012-07-25 セイコーエプソン株式会社 Electro-optical device and method of manufacturing electro-optical device
US8207589B2 (en) 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
KR101423055B1 (en) 2007-04-18 2014-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Photoelectric conversion element having a semiconductor and semiconductor device using the same
KR100840098B1 (en) * 2007-07-04 2008-06-19 삼성에스디아이 주식회사 Organic light emitting device and method of manufacturing the same
WO2009011178A1 (en) * 2007-07-13 2009-01-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same
JP4613963B2 (en) * 2008-01-11 2011-01-19 ソニー株式会社 Organic EL display device
EP2261885A4 (en) 2008-04-11 2011-08-24 Sharp Kk Display device and method of driving display device
WO2009125617A1 (en) 2008-04-11 2009-10-15 シャープ株式会社 Drive circuit of display unit and display unit
JP5171396B2 (en) * 2008-05-30 2013-03-27 株式会社ジャパンディスプレイウェスト Electro-optical panel, electro-optical device and electronic apparatus
GB0819447D0 (en) * 2008-10-23 2008-12-03 Cambridge Display Tech Ltd Optical sensor array
US9153181B2 (en) 2009-08-06 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Electronic book using grayscale inversion for image signal correction
WO2011092940A1 (en) * 2010-01-28 2011-08-04 シャープ株式会社 Liquid crystal display device, mobile device, and method for driving liquid crystal display device
JP2012058674A (en) * 2010-09-13 2012-03-22 Nec Corp Information processing terminal, and unit and method for screen control thereof
US9070648B2 (en) * 2012-11-27 2015-06-30 Apple Inc. Electronic devices with display-integrated light sensors
DE102012222463A1 (en) * 2012-12-06 2014-06-12 Osram Opto Semiconductors Gmbh Organic optoelectronic component with infrared detector
US10354574B2 (en) * 2015-09-25 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Driver IC and electronic device
CN108711403B (en) * 2016-11-10 2021-10-29 拉碧斯半导体株式会社 Display driver and semiconductor device
CN110709994A (en) * 2017-10-20 2020-01-17 深圳市柔宇科技有限公司 Optical sensor and organic light emitting diode display screen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338989A (en) * 1986-08-04 1988-02-19 三菱電機株式会社 Image processor
JPS63250694A (en) * 1987-04-08 1988-10-18 沖電気工業株式会社 Automatic emission brightness adjustor for light emitting type display panel
JP3015400B2 (en) * 1990-02-28 2000-03-06 株式会社東芝 Liquid crystal display
JP3107444B2 (en) * 1992-02-21 2000-11-06 株式会社日立製作所 Liquid crystal display
JP3359258B2 (en) * 1997-05-30 2002-12-24 キヤノン株式会社 Photoelectric conversion device, image sensor and image reading device using the same
JP3149855B2 (en) * 1998-08-27 2001-03-26 日本電気株式会社 Solid-state imaging device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2002062856A (en) 2002-02-28

Similar Documents

Publication Publication Date Title
JP5110748B2 (en) Display device
US7830370B2 (en) Display device and method of manufacturing the same
JP6534487B2 (en) Electronics
US9941343B2 (en) Area sensor and display apparatus provided with an area sensor
EP2276064B1 (en) El display device and electronic device
JP2001236027A (en) El display device
JP4801260B2 (en) Electric appliance

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5110748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term