JP2002062316A - Waveform recorder - Google Patents

Waveform recorder

Info

Publication number
JP2002062316A
JP2002062316A JP2000251812A JP2000251812A JP2002062316A JP 2002062316 A JP2002062316 A JP 2002062316A JP 2000251812 A JP2000251812 A JP 2000251812A JP 2000251812 A JP2000251812 A JP 2000251812A JP 2002062316 A JP2002062316 A JP 2002062316A
Authority
JP
Japan
Prior art keywords
data
waveform
registers
memory
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000251812A
Other languages
Japanese (ja)
Other versions
JP4420542B2 (en
Inventor
Etsuro Nakayama
悦郎 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2000251812A priority Critical patent/JP4420542B2/en
Publication of JP2002062316A publication Critical patent/JP2002062316A/en
Application granted granted Critical
Publication of JP4420542B2 publication Critical patent/JP4420542B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a waveform recorder with which waveform-data processing operations in a plurality of systems can be executed in parallel and in real time. SOLUTION: The waveform recorder is constituted of an A/D converter, which converts an analog measured waveform signal into digital waveform data; a first register in which the digital waveform to be converted and output from the A/D converter is stored temporarily; a computing unit which performs a computing and processing operation to the digital waveform data in the first register; a plurality of second registers in which the computed result of the computing unit is temporarily stored; a data memory in which data stored in the second registers are stored sequentially; a memory controller which controls a data write operation to the data memory and a timing controller, which controls the operation timing of the respective parts.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は波形記録装置に関
し、詳しくは波形データに対するリアルタイム処理の改
善に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a waveform recording apparatus, and more particularly to an improvement in real-time processing of waveform data.

【0002】[0002]

【従来の技術】近年の波形記録装置は、一般に、アナロ
グ測定波形信号をA/D変換器に入力してデジタル波形
データに変換し、これら変換されたデジタル波形データ
をメモリに取り込んだり、これら変換されたデジタル波
形データに基づいてアナログ測定波形を表示部に再生表
示したり、記録紙上に再生記録するように構成されてい
る。
2. Description of the Related Art In recent years, a waveform recording apparatus generally inputs an analog measurement waveform signal to an A / D converter to convert the signal into digital waveform data, and fetches the converted digital waveform data into a memory, and converts the digital waveform data into a memory. Based on the obtained digital waveform data, an analog measurement waveform is reproduced and displayed on a display unit, or reproduced and recorded on a recording paper.

【0003】また、測定用途に応じて、アナログ測定波
形信号にフィルタ処理を施した結果を表示したり記録す
ることも行われている。
[0003] In addition, according to a measurement application, a result of performing a filtering process on an analog measurement waveform signal is displayed or recorded.

【0004】[0004]

【発明が解決しようとする課題】しかし、従来の波形記
録装置は、そのメモリに書き込める波形データは1系統
のみに限られていた。このため、例えば、 1)フィルタ処理された波形データは残せるが原波形デ
ータは残せない 2)原波形データに対して2つ以上の演算処理や2種類
以上のフィルタ処理を行おうとしても、それらの処理結
果を個別に残すことはできない 3)原波形データをメモリに取り込みながら、その波形
の実効値や特定周波数成分を同時にリアルタイムで記録
できない などの問題点があった。
However, in the conventional waveform recording apparatus, the waveform data which can be written in the memory is limited to only one system. For this reason, for example, 1) the filtered waveform data can be left but the original waveform data cannot be left. 2) Even if two or more arithmetic processings and two or more types of filtering are performed on the original waveform data, 3) There is a problem that the effective value and specific frequency component of the original waveform data cannot be simultaneously recorded in real time while the original waveform data is being loaded into the memory.

【0005】本発明は、これらの問題点を解決するもの
であり、複数系統の波形データ処理をリアルタイムで並
行して実行できるようにしたものである。
The present invention has been made to solve these problems, and has been made so that waveform data processing of a plurality of systems can be executed in parallel in real time.

【0006】[0006]

【課題を解決するための手段】このような目的を達成す
る請求項1の発明は、アナログ測定波形信号をデジタル
波形データに変換するA/D変換器と、このA/D変換
器から変換出力されるデジタル波形データを一時格納す
る第1のレジスタと、この第1のレジスタに格納された
デジタル波形データに対して演算処理を行う演算器と、
この演算器の演算結果を一時格納する複数の第2のレジ
スタと、これら第2のレジスタに格納されたデータを順
次格納するデータメモリと、データメモリへのデータ書
き込みを制御するメモリコントローラと、これら各部の
動作タイミングを制御するタイミングコントローラ、と
で構成されたことを特徴とする。
According to a first aspect of the present invention, there is provided an A / D converter for converting an analog measurement waveform signal into digital waveform data, and a conversion output from the A / D converter. A first register for temporarily storing digital waveform data to be processed, an arithmetic unit for performing arithmetic processing on the digital waveform data stored in the first register,
A plurality of second registers for temporarily storing the operation results of the operation unit, a data memory for sequentially storing data stored in the second registers, a memory controller for controlling data writing to the data memory, And a timing controller for controlling the operation timing of each unit.

【0007】このように、第1レジスタと複数の第2レ
ジスタの間に演算器を設けているので、複数系統の波形
データ処理をリアルタイムで並行して実行できる。
As described above, since the arithmetic unit is provided between the first register and the plurality of second registers, a plurality of systems of waveform data processing can be executed in parallel in real time.

【0008】請求項2の発明は、複数系統のアナログ測
定波形信号を各系統毎にデジタル波形データに変換する
複数のA/D変換器と、各A/D変換器から変換出力さ
れるデジタル波形データを各系統毎に一時格納する複数
の第1のレジスタと、これら第1のレジスタに格納され
たデジタル波形データに対して演算処理を行う演算器
と、この演算器の演算結果を一時格納する複数の第2の
レジスタと、これら第2のレジスタに格納されたデータ
を順次格納するデータメモリと、データメモリへのデー
タ書き込みを制御するメモリコントローラと、これら各
部の動作タイミングを制御するタイミングコントロー
ラ、とで構成されたことを特徴とする。
According to a second aspect of the present invention, there are provided a plurality of A / D converters for converting a plurality of analog measurement waveform signals into digital waveform data for each system, and a digital waveform converted and output from each A / D converter. A plurality of first registers for temporarily storing data for each system, an arithmetic unit for performing arithmetic processing on digital waveform data stored in these first registers, and an arithmetic result of the arithmetic unit for temporary storage A plurality of second registers, a data memory for sequentially storing data stored in the second registers, a memory controller for controlling data writing to the data memory, a timing controller for controlling operation timings of these units, And characterized in that:

【0009】このように、複数のアナログ測定波形信号
系統毎にA/D変換器と第1レジスタを設けるととも
に、これら第1レジスタと複数の第2レジスタの間に演
算器を設けているので、複数のアナログ測定波形信号系
統に関する多様な波形データ処理をリアルタイムで並行
して実行できる。
As described above, the A / D converter and the first register are provided for each of the plurality of analog measurement waveform signal systems, and the arithmetic unit is provided between the first register and the plurality of second registers. Various waveform data processing for a plurality of analog measurement waveform signal systems can be executed in parallel in real time.

【0010】請求項3の発明は、請求項1または請求項
2記載の波形記録装置において、演算器としてデジタル
シグナルプロセッサを用いることを特徴とする。
According to a third aspect of the present invention, in the waveform recording apparatus according to the first or second aspect, a digital signal processor is used as an arithmetic unit.

【0011】デジタルシグナルプロセッサを用いること
により、多種多様な演算処理を自動的に短時間で実行で
きる。
By using a digital signal processor, various kinds of arithmetic processing can be automatically executed in a short time.

【0012】請求項4の発明は、請求項1〜請求項3の
いずれかに記載の波形記録装置において、演算器の演算
結果をトリガとしてデータメモリへのデータ書き込みを
行うことを特徴とする。
According to a fourth aspect of the present invention, in the waveform recording apparatus according to any one of the first to third aspects, data is written to the data memory by using a calculation result of the calculator as a trigger.

【0013】動的な可変トリガによるデータメモリへの
データ書き込み制御が行える。
Data write control to the data memory can be controlled by a dynamic variable trigger.

【0014】請求項5の発明は、請求項1〜請求項3の
いずれかに記載の波形記録装置において、第2のレジス
タに格納されたデータに基づき、リアルタイムで表示と
記録の少なくともいずれかを行うことを特徴とする。
According to a fifth aspect of the present invention, in the waveform recording apparatus according to any one of the first to third aspects, at least one of display and recording is performed in real time based on the data stored in the second register. It is characterized by performing.

【0015】これにより、複数系統の波形データや演算
処理結果をリアルタイムで表示したり記録できる。
Thus, the waveform data of a plurality of systems and the results of the arithmetic processing can be displayed and recorded in real time.

【0016】[0016]

【発明の実施の形態】図1は本発明の実施の形態の具体
例を示すブロック図である。図において、入力端子1に
入力されるアナログ測定波形信号は、アンプ2で適切な
振幅にゲイン調整された後、A/D変換器3に加えられ
る。
FIG. 1 is a block diagram showing a specific example of an embodiment of the present invention. In the figure, an analog measurement waveform signal input to an input terminal 1 is gain-adjusted to an appropriate amplitude by an amplifier 2 and then applied to an A / D converter 3.

【0017】A/D変換器3は、タイミングコントロー
ラ9から入力されるタイミング信号TS1に基づく所定
のサンプリング周期でアナログ測定波形信号を波形デー
タとしてデジタル信号に変換し、これら波形データを1
次レジスタ4に格納する。ここで、例えば10KHzで
サンプリングを行う場合には、0.1ms間隔のタイミ
ング信号を発生させる。
The A / D converter 3 converts the analog measurement waveform signal into a digital signal as waveform data at a predetermined sampling period based on the timing signal TS1 input from the timing controller 9, and converts the waveform data into one.
It is stored in the next register 4. Here, when sampling at, for example, 10 KHz, a timing signal is generated at intervals of 0.1 ms.

【0018】1次レジスタ4に格納された測定データ
は、次のサンプリングタイミングで演算器7に読み込ま
れ、予め設定されている演算処理が施される。演算器7
の演算処理は、タイミングコントローラ9から入力され
るタイミング信号TS2に基づいて実行される。これら
の演算結果は、2次レジスタ5に書き込まれる。なお、
演算器7における演算は、1つの演算に限るものではな
く、複数系統の独立した演算を行うことが可能であり、
複数系統の独立した演算結果は複数の2次レジスタ5の
それぞれに割り当てられて書き込まれる。原波形データ
をそのまま書き込む場合には、何も演算処理を施さない
でそのままの波形データを割り当てられた所定の2次レ
ジスタ5に書き込むようにする。
The measurement data stored in the primary register 4 is read into the arithmetic unit 7 at the next sampling timing and subjected to a predetermined arithmetic processing. Arithmetic unit 7
Is executed based on the timing signal TS2 input from the timing controller 9. These operation results are written to the secondary register 5. In addition,
The operation in the arithmetic unit 7 is not limited to one operation, and it is possible to perform independent operations of a plurality of systems.
A plurality of independent calculation results are assigned to each of the plurality of secondary registers 5 and written. When the original waveform data is to be written as it is, the waveform data is directly written to the assigned secondary register 5 without performing any arithmetic processing.

【0019】具体的な演算処理例を説明する。例えば1
次レジスタ4の波形データDnに基づき、原波形データ
としてDnを2次レジスタ5aに書き込み、自乗値Dn 2
を2次レジスタ5bに書き込み、デジタルフィルタの出
力データFIL(Dn)を2次レジスタ5cに書き込
む。なお、図1では2次レジスタ5を3個a〜cとして
いるが、4個以上にしてさらに多くの演算を同時に並行
して実行してもよい。
A specific calculation processing example will be described. For example, 1
Based on the waveform data D n of the next register 4, D n is written into the secondary register 5 a as original waveform data, and the square value D n 2
Is written to the secondary register 5b, and the output data FIL (D n ) of the digital filter is written to the secondary register 5c. In FIG. 1, the number of the secondary registers 5 is three (a) to (c). However, four or more secondary registers may be used to execute more operations at the same time.

【0020】これら各2次レジスタ5a〜5cに書き込
まれている演算結果は、メモリコントローラ8から出力
される2次レジスタ5a〜5cのセレクト信号SEL、
メモリアドレスバス制御信号MABおよび書き込み制御
信号Wに従って、次のタイミング信号により、メモリデ
ータバス10を介してメモリ6の予め定められた所定の
アドレスに書き込まれる。
The operation results written in the respective secondary registers 5a to 5c are the select signals SEL of the secondary registers 5a to 5c output from the memory controller 8,
In accordance with the memory address bus control signal MAB and the write control signal W, the data is written to a predetermined address of the memory 6 via the memory data bus 10 by the next timing signal.

【0021】図3はメモリ6のアドレスとデータの対応
説明図であり、2次レジスタ5aに書き込まれた原波形
データDnは0番地に書き込まれ、2次レジスタ5bに
書き込まれた自乗値Dn 2は1000番地に書き込まれ、
2次レジスタ5cに書き込まれたデジタルフィルタの出
力データFIL(Dn)は2000番地に書き込まれ
る。
[0021] Figure 3 is a corresponding illustration of address and data in the memory 6, are written original waveform data D n to the secondary register 5a written to address 0, the square value written in the second register 5b D n 2 is written at address 1000,
The output data FIL (D n ) of the digital filter written in the secondary register 5c is written to the address 2000.

【0022】このような一連の動作が図2のタイミング
チャートに示すようにパイプライン的に実行され、演算
器7の演算結果は図3に示すようにサンプリング毎に順
次メモリ6に書き込まれていく。
Such a series of operations are executed in a pipelined manner as shown in the timing chart of FIG. 2, and the operation results of the arithmetic unit 7 are sequentially written into the memory 6 for each sampling as shown in FIG. .

【0023】なお、図1の実施例ではアナログ測定波形
信号が1系統の例を示したが、本発明は複数系統にも有
効である。複数系統のアナログ測定波形信号を処理する
場合には、各アナログ測定波形信号系統毎に、デジタル
波形データに変換する複数のA/D変換器と、各A/D
変換器から変換出力されるデジタル波形データを各系統
毎に一時格納する複数の第1のレジスタを設ければよ
い。2次レジスタは、少なくとも各アナログ測定波形信
号系統数だけあればよく、各アナログ測定波形信号系統
と2次レジスタとの組み合わせは適宜プログラムでき
る。
Although the embodiment of FIG. 1 shows an example in which the analog measurement waveform signal has one system, the present invention is also effective for a plurality of systems. When processing a plurality of analog measurement waveform signals, a plurality of A / D converters for converting into digital waveform data are provided for each analog measurement waveform signal system.
A plurality of first registers may be provided for temporarily storing digital waveform data converted and output from the converter for each system. It is sufficient that the number of the secondary registers is at least the number of each analog measurement waveform signal system, and the combination of each analog measurement waveform signal system and the secondary register can be appropriately programmed.

【0024】例えば1つのアナログ測定波形信号系統に
2次レジスタを2個使うことにより同時にリアルタイム
で2つの演算結果を得ることができ、4個使えば同時に
4種類の演算をリアルタイムに独立実行できることにな
る。
For example, by using two secondary registers for one analog measurement waveform signal system, two operation results can be obtained simultaneously in real time. When four are used, four types of operations can be simultaneously executed independently in real time. Become.

【0025】なお、演算器7としては、デジタルシグナ
ルプロセッサ(DSP)や、ソフトウェアプログラムに
従って演算処理を行うCPUを用いることができる。ま
た、ASIC化された完全なハードウェア回路で実現し
てもよい。また、演算内容を、予め設定・プログラミン
グするようにしてもよい。
The arithmetic unit 7 can be a digital signal processor (DSP) or a CPU that performs arithmetic processing according to a software program. Further, it may be realized by a complete hardware circuit formed as an ASIC. Further, the operation contents may be set and programmed in advance.

【0026】また、2次レジスタに書き込まれるデータ
に基づいて、リアルタイムで波形表示や波形印字記録を
行うようにしてもよい。
Further, the waveform display or the waveform print record may be performed in real time based on the data written in the secondary register.

【0027】さらに、演算結果をトリガとしてメモリに
取り込むように構成することも可能であり、このような
構成によればダイナミックなトリガレベルによるメモリ
取り込み制御が実現できる。
Further, it is also possible to adopt a configuration in which the calculation result is taken into the memory as a trigger, and according to such a configuration, it is possible to realize a memory taking control by a dynamic trigger level.

【0028】[0028]

【発明の効果】以上説明したように、本発明によれば、
1次レジスタと複数個の2次レジスタの間に演算器を設
けているので、1つのアナログ測定波形信号系統に基づ
く同時複数の独立した演算処理がリアルタイムに実行で
き、従来の構成では不可能であった 1)フィルタ処理された波形データと原波形データの保
存 2)原波形データに対する2つ以上の演算処理や2種類
以上のフィルタ処理の実行とそれらの処理結果の個別保
存 3)原波形データのメモリへの取り込みとその波形の実
効値や特定周波数成分の同時リアルタイム記録 などが可能になり、各種の波形解析に好適である。
As described above, according to the present invention,
Since an arithmetic unit is provided between the primary register and the plurality of secondary registers, a plurality of independent arithmetic processes based on one analog measurement waveform signal system can be simultaneously executed in real time, which is impossible with the conventional configuration. There were 1) Saving of filtered waveform data and original waveform data 2) Execution of two or more arithmetic processes and two or more types of filtering processes on the original waveform data and individual saving of the processing results 3) Original waveform data This makes it possible to capture data into a memory and record the effective value of the waveform and a specific frequency component simultaneously in real time, making it suitable for various waveform analyses.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の一例を示すブロック図で
ある。
FIG. 1 is a block diagram illustrating an example of an embodiment of the present invention.

【図2】図1の動作のタイミングを説明するタイミング
チャートである。
FIG. 2 is a timing chart for explaining the operation timing of FIG. 1;

【図3】図1のメモリ6におけるアドレスとデータの対
応例図である。
FIG. 3 is a diagram showing an example of correspondence between addresses and data in a memory 6 of FIG. 1;

【符号の説明】[Explanation of symbols]

1 入力端子 2 アンプ 3 A/D変換器 4 1次レジスタ 5 2次レジスタ 6 メモリ 7 演算器 8 メモリコントローラ 9 タイミングコントローラ 10 メモリデータバス Reference Signs List 1 input terminal 2 amplifier 3 A / D converter 4 primary register 5 secondary register 6 memory 7 arithmetic unit 8 memory controller 9 timing controller 10 memory data bus

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】アナログ測定波形信号をデジタル波形デー
タに変換するA/D変換器と、 このA/D変換器から変換出力されるデジタル波形デー
タを一時格納する第1のレジスタと、 この第1のレジスタに格納されたデジタル波形データに
対して演算処理を行う演算器と、 この演算器の演算結果を一時格納する複数の第2のレジ
スタと、 これら第2のレジスタに格納されたデータを順次格納す
るデータメモリと、 データメモリへのデータ書き込みを制御するメモリコン
トローラと、 これら各部の動作タイミングを制御するタイミングコン
トローラ、とで構成されたことを特徴とする波形記録装
置。
An A / D converter for converting an analog measurement waveform signal into digital waveform data; a first register for temporarily storing digital waveform data converted and output from the A / D converter; An arithmetic unit for performing arithmetic processing on the digital waveform data stored in the register, a plurality of second registers for temporarily storing the arithmetic result of the arithmetic unit, and sequentially storing the data stored in the second registers. A waveform recording apparatus comprising: a data memory for storing data; a memory controller for controlling writing of data to the data memory; and a timing controller for controlling operation timings of these units.
【請求項2】複数系統のアナログ測定波形信号を各系統
毎にデジタル波形データに変換する複数のA/D変換器
と、 各A/D変換器から変換出力されるデジタル波形データ
を各系統毎に一時格納する複数の第1のレジスタと、 これら第1のレジスタに格納されたデジタル波形データ
に対して演算処理を行う演算器と、 この演算器の演算結果を一時格納する複数の第2のレジ
スタと、 これら第2のレジスタに格納されたデータを順次格納す
るデータメモリと、 データメモリへのデータ書き込みを制御するメモリコン
トローラと、 これら各部の動作タイミングを制御するタイミングコン
トローラ、とで構成されたことを特徴とする波形記録装
置。
2. A plurality of A / D converters for converting analog measurement waveform signals of a plurality of systems into digital waveform data for each system, and digital waveform data converted and output from each A / D converter for each system. A plurality of first registers for temporarily storing the digital waveform data stored in the first registers, an arithmetic unit for performing arithmetic processing on the digital waveform data stored in the first registers, and a plurality of second registers for temporarily storing the arithmetic results of the arithmetic units. A register, a data memory for sequentially storing data stored in these second registers, a memory controller for controlling data writing to the data memory, and a timing controller for controlling operation timings of these units. A waveform recording device characterized by the above-mentioned.
【請求項3】演算器としてデジタルシグナルプロセッサ
を用いることを特徴とする請求項1または請求項2記載
の波形記録装置。
3. The waveform recording apparatus according to claim 1, wherein a digital signal processor is used as the arithmetic unit.
【請求項4】演算器の演算結果をトリガとしてデータメ
モリへのデータ書き込みを行うことを特徴とする請求項
1〜請求項3のいずれかに記載の波形記録装置。
4. The waveform recording apparatus according to claim 1, wherein data writing to the data memory is performed by using a calculation result of the calculator as a trigger.
【請求項5】第2のレジスタに格納されたデータに基づ
き、リアルタイムで表示と記録の少なくともいずれかを
行うことを特徴とする請求項1〜請求項3のいずれかに
記載の波形記録装置。
5. The waveform recording apparatus according to claim 1, wherein at least one of display and recording is performed in real time based on the data stored in the second register.
JP2000251812A 2000-08-23 2000-08-23 Waveform recorder Expired - Lifetime JP4420542B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000251812A JP4420542B2 (en) 2000-08-23 2000-08-23 Waveform recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000251812A JP4420542B2 (en) 2000-08-23 2000-08-23 Waveform recorder

Publications (2)

Publication Number Publication Date
JP2002062316A true JP2002062316A (en) 2002-02-28
JP4420542B2 JP4420542B2 (en) 2010-02-24

Family

ID=18741162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000251812A Expired - Lifetime JP4420542B2 (en) 2000-08-23 2000-08-23 Waveform recorder

Country Status (1)

Country Link
JP (1) JP4420542B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008014811A (en) * 2006-07-06 2008-01-24 Hioki Ee Corp Data processor and data processing method
JP2012078281A (en) * 2010-10-05 2012-04-19 Yokogawa Electric Corp Power measuring device
JP2019203771A (en) * 2018-05-23 2019-11-28 横河電機株式会社 Measuring instrument
JP7390340B2 (en) 2021-08-16 2023-12-01 横河電機株式会社 Measuring equipment and measuring method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008014811A (en) * 2006-07-06 2008-01-24 Hioki Ee Corp Data processor and data processing method
JP2012078281A (en) * 2010-10-05 2012-04-19 Yokogawa Electric Corp Power measuring device
JP2019203771A (en) * 2018-05-23 2019-11-28 横河電機株式会社 Measuring instrument
JP7201339B2 (en) 2018-05-23 2023-01-10 横河電機株式会社 measuring instrument
JP7390340B2 (en) 2021-08-16 2023-12-01 横河電機株式会社 Measuring equipment and measuring method

Also Published As

Publication number Publication date
JP4420542B2 (en) 2010-02-24

Similar Documents

Publication Publication Date Title
EP2624459B1 (en) D/a conversion device, peripheral device, and plc
JP2002062316A (en) Waveform recorder
JPH02110597A (en) Address control circuit
JP2680483B2 (en) Digital signal processor
JPS5990139A (en) Converting circuit of plural data
GB2247547A (en) Internal state monitoring in a microcomputer
JP2003099294A (en) Data recording device
JPH02278417A (en) Sector address converting circuit
JPS59197946A (en) Memory device
JP3695402B2 (en) Sound generator
JP2853203B2 (en) Audio signal delay device
JPS6266292A (en) Digital effect apparatus
SU1429129A1 (en) Device for analysis of electrocardiograms
JP2579027Y2 (en) Waveform calculation circuit
JPS61155916A (en) Recorder
JPS5840421Y2 (en) Digital differential analyzer
JPS62121556A (en) Information processor contained in trace memory
SU1278863A1 (en) Interface for linking the using equipment with digital computer
JP3288074B2 (en) Address generation circuit
JPH06208614A (en) Image processor
JPH05273246A (en) Roll display of waveform
JPH10135742A (en) Signal waveform generation device
JPH01130692A (en) Video signal recording method
JPH08314755A (en) Trace information recording method
JPH04274618A (en) Successive approximation a/d converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080131

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4420542

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

EXPY Cancellation because of completion of term