JP4420542B2 - Waveform recorder - Google Patents

Waveform recorder Download PDF

Info

Publication number
JP4420542B2
JP4420542B2 JP2000251812A JP2000251812A JP4420542B2 JP 4420542 B2 JP4420542 B2 JP 4420542B2 JP 2000251812 A JP2000251812 A JP 2000251812A JP 2000251812 A JP2000251812 A JP 2000251812A JP 4420542 B2 JP4420542 B2 JP 4420542B2
Authority
JP
Japan
Prior art keywords
data
waveform
register
memory
independent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000251812A
Other languages
Japanese (ja)
Other versions
JP2002062316A (en
Inventor
悦郎 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2000251812A priority Critical patent/JP4420542B2/en
Publication of JP2002062316A publication Critical patent/JP2002062316A/en
Application granted granted Critical
Publication of JP4420542B2 publication Critical patent/JP4420542B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は波形記録装置に関し、詳しくは波形データに対するリアルタイム処理の改善に関するものである。
【0002】
【従来の技術】
近年の波形記録装置は、一般に、アナログ測定波形信号をA/D変換器に入力してデジタル波形データに変換し、これら変換されたデジタル波形データをメモリに取り込んだり、これら変換されたデジタル波形データに基づいてアナログ測定波形を表示部に再生表示したり、記録紙上に再生記録するように構成されている。
【0003】
また、測定用途に応じて、アナログ測定波形信号にフィルタ処理を施した結果を表示したり記録することも行われている。
【0004】
【発明が解決しようとする課題】
しかし、従来の波形記録装置は、そのメモリに書き込める波形データは1系統のみに限られていた。
このため、例えば、
1)フィルタ処理された波形データは残せるが原波形データは残せない
2)原波形データに対して2つ以上の演算処理や2種類以上のフィルタ処理を行おうとしても、それらの処理結果を個別に残すことはできない
3)原波形データをメモリに取り込みながら、その波形の実効値や特定周波数成分を同時にリアルタイムで記録できない
などの問題点があった。
【0005】
本発明は、これらの問題点を解決するものであり、複数系統の波形データ処理をリアルタイムで並行して実行できるようにしたものである。
【0006】
【課題を解決するための手段】
このような目的を達成する請求項1の発明は、アナログ測定波形信号をデジタル波形データに変換するA/D変換器と、このA/D変換器から変換出力されるデジタル波形データを一時格納する第1のレジスタと、この第1のレジスタに格納されたデジタル波形データに対して予め設定されている複数系統の独立した演算処理をリアルタイムで行う演算器と、この演算器の独立したリアルタイムの演算結果をそれぞれ一時格納する複数の第2のレジスタと、これら第2のレジスタに格納されたデータを順次格納するデータメモリと、データメモリへのデータ書き込みを制御するメモリコントローラと、これら各部の動作タイミングを制御するタイミングコントローラとで構成され、前記演算器の独立したリアルタイムの演算結果をトリガとして前記データメモリへのデータ書き込みを行い、前記第2のレジスタに格納されたデータに基づき、リアルタイムで波形表示と波形印字記録の少なくともいずれかを行うことを特徴とする波形記録装置である。
【0007】
このように、第1レジスタと複数の第2レジスタの間に演算器を設けているので、複数系統の波形データ処理をリアルタイムで並行して実行できる。そして、演算器の演算結果をトリガとしてデータメモリへのデータ書き込みを行うことにより、動的な可変トリガによるデータメモリへのデータ書き込み制御が行える。さらに、複数系統の波形データや演算処理結果をリアルタイムで表示したり記録できる。
【0008】
請求項2の発明は、複数系統のアナログ測定波形信号を各系統毎にデジタル波形データに変換する複数のA/D変換器と、各A/D変換器から変換出力されるデジタル波形データを各系統毎に一時格納する複数の第1のレジスタと、この第1のレジスタに格納されたデジタル波形データに対して予め設定されている複数系統の独立した演算処理をリアルタイムで行う演算器と、この演算器の独立したリアルタイムの演算結果をそれぞれ一時格納する複数の第2のレジスタと、これら第2のレジスタに格納されたデータを順次格納するデータメモリと、データメモリへのデータ書き込みを制御するメモリコントローラと、これら各部の動作タイミングを制御するタイミングコントローラとで構成され、前記演算器の独立したリアルタイムの演算結果をトリガとして前記データメモリへのデータ書き込みを行い、前記第2のレジスタに格納されたデータに基づき、リアルタイムで波形表示と波形印字記録の少なくともいずれかを行うことを特徴とする波形記録装置である。
【0009】
このように、複数のアナログ測定波形信号系統毎にA/D変換器と第1レジスタを設けるとともに、これら第1レジスタと複数の第2レジスタの間に演算器を設けているので、複数のアナログ測定波形信号系統に関する多様な波形データ処理をリアルタイムで並行して実行できる。そして、演算器の演算結果をトリガとしてデータメモリへのデータ書き込みを行うことにより、動的な可変トリガによるデータメモリへのデータ書き込み制御が行える。さらに、複数系統の波形データや演算処理結果をリアルタイムで表示したり記録できる。
【0010】
請求項3の発明は、請求項1または請求項2記載の波形記録装置において、演算器としてデジタルシグナルプロセッサを用いることを特徴とする。
【0011】
デジタルシグナルプロセッサを用いることにより、多種多様な演算処理を自動的に短時間で実行できる。
【0016】
【発明の実施の形態】
図1は本発明の実施の形態の具体例を示すブロック図である。図において、入力端子1に入力されるアナログ測定波形信号は、アンプ2で適切な振幅にゲイン調整された後、A/D変換器3に加えられる。
【0017】
A/D変換器3は、タイミングコントローラ9から入力されるタイミング信号TS1に基づく所定のサンプリング周期でアナログ測定波形信号を波形データとしてデジタル信号に変換し、これら波形データを1次レジスタ4に格納する。ここで、例えば10KHzでサンプリングを行う場合には、0.1ms間隔のタイミング信号を発生させる。
【0018】
1次レジスタ4に格納された測定データは、次のサンプリングタイミングで演算器7に読み込まれ、予め設定されている演算処理が施される。演算器7の演算処理は、タイミングコントローラ9から入力されるタイミング信号TS2に基づいて実行される。これらの演算結果は、2次レジスタ5に書き込まれる。なお、演算器7における演算は、1つの演算に限るものではなく、複数系統の独立した演算を行うことが可能であり、複数系統の独立した演算結果は複数の2次レジスタ5のそれぞれに割り当てられて書き込まれる。原波形データをそのまま書き込む場合には、何も演算処理を施さないでそのままの波形データを割り当てられた所定の2次レジスタ5に書き込むようにする。
【0019】
具体的な演算処理例を説明する。
例えば1次レジスタ4の波形データDnに基づき、原波形データとしてDnを2次レジスタ5aに書き込み、自乗値Dn 2を2次レジスタ5bに書き込み、デジタルフィルタの出力データFIL(Dn)を2次レジスタ5cに書き込む。なお、図1では2次レジスタ5を3個a〜cとしているが、4個以上にしてさらに多くの演算を同時に並行して実行してもよい。
【0020】
これら各2次レジスタ5a〜5cに書き込まれている演算結果は、メモリコントローラ8から出力される2次レジスタ5a〜5cのセレクト信号SEL、メモリアドレスバス制御信号MABおよび書き込み制御信号Wに従って、次のタイミング信号により、メモリデータバス10を介してメモリ6の予め定められた所定のアドレスに書き込まれる。
【0021】
図3はメモリ6のアドレスとデータの対応説明図であり、2次レジスタ5aに書き込まれた原波形データDnは0番地に書き込まれ、2次レジスタ5bに書き込まれた自乗値Dn 2は1000番地に書き込まれ、2次レジスタ5cに書き込まれたデジタルフィルタの出力データFIL(Dn)は2000番地に書き込まれる。
【0022】
このような一連の動作が図2のタイミングチャートに示すようにパイプライン的に実行され、演算器7の演算結果は図3に示すようにサンプリング毎に順次メモリ6に書き込まれていく。
【0023】
なお、図1の実施例ではアナログ測定波形信号が1系統の例を示したが、本発明は複数系統にも有効である。
複数系統のアナログ測定波形信号を処理する場合には、各アナログ測定波形信号系統毎に、デジタル波形データに変換する複数のA/D変換器と、各A/D変換器から変換出力されるデジタル波形データを各系統毎に一時格納する複数の第1のレジスタを設ければよい。2次レジスタは、少なくとも各アナログ測定波形信号系統数だけあればよく、各アナログ測定波形信号系統と2次レジスタとの組み合わせは適宜プログラムできる。
【0024】
例えば1つのアナログ測定波形信号系統に2次レジスタを2個使うことにより同時にリアルタイムで2つの演算結果を得ることができ、4個使えば同時に4種類の演算をリアルタイムに独立実行できることになる。
【0025】
なお、演算器7としては、デジタルシグナルプロセッサ(DSP)や、ソフトウェアプログラムに従って演算処理を行うCPUを用いることができる。
また、ASIC化された完全なハードウェア回路で実現してもよい。
また、演算内容を、予め設定・プログラミングするようにしてもよい。
【0026】
また、2次レジスタに書き込まれるデータに基づいて、リアルタイムで波形表示や波形印字記録を行うようにしてもよい。
【0027】
さらに、演算結果をトリガとしてメモリに取り込むように構成することも可能であり、このような構成によればダイナミックなトリガレベルによるメモリ取り込み制御が実現できる。
【0028】
【発明の効果】
以上説明したように、本発明によれば、1次レジスタと複数個の2次レジスタの間に演算器を設けているので、1つのアナログ測定波形信号系統に基づく同時複数の独立した演算処理がリアルタイムに実行でき、従来の構成では不可能であった
1)フィルタ処理された波形データと原波形データの保存
2)原波形データに対する2つ以上の演算処理や2種類以上のフィルタ処理の実行とそれらの処理結果の個別保存
3)原波形データのメモリへの取り込みとその波形の実効値や特定周波数成分の同時リアルタイム記録
などが可能になり、各種の波形解析に好適である。
【図面の簡単な説明】
【図1】本発明の実施の形態の一例を示すブロック図である。
【図2】図1の動作のタイミングを説明するタイミングチャートである。
【図3】図1のメモリ6におけるアドレスとデータの対応例図である。
【符号の説明】
1 入力端子
2 アンプ
3 A/D変換器
4 1次レジスタ
5 2次レジスタ
6 メモリ
7 演算器
8 メモリコントローラ
9 タイミングコントローラ
10 メモリデータバス
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a waveform recording apparatus, and more particularly to improvement of real-time processing for waveform data.
[0002]
[Prior art]
In recent years, a waveform recording apparatus generally inputs an analog measurement waveform signal to an A / D converter and converts it into digital waveform data, and takes the converted digital waveform data into a memory or converts these converted digital waveform data. Based on the above, the analog measurement waveform is reproduced and displayed on the display unit or reproduced and recorded on the recording paper.
[0003]
In addition, depending on the measurement application, the result of filtering the analog measurement waveform signal is displayed or recorded.
[0004]
[Problems to be solved by the invention]
However, in the conventional waveform recording apparatus, the waveform data that can be written to the memory is limited to only one system.
For this reason, for example,
1) Filtered waveform data can be retained but original waveform data cannot be retained. 2) Even if two or more arithmetic processes or two or more types of filter processes are performed on the original waveform data, the processing results are individually obtained. 3) There is a problem that the effective value of the waveform and the specific frequency component cannot be simultaneously recorded in real time while the original waveform data is taken into the memory.
[0005]
The present invention solves these problems, and enables multiple types of waveform data processing to be executed in parallel in real time.
[0006]
[Means for Solving the Problems]
The invention of claim 1 which achieves such an object temporarily stores an A / D converter for converting an analog measurement waveform signal into digital waveform data, and digital waveform data converted and output from the A / D converter. A first register , an arithmetic unit that performs a plurality of independent independent arithmetic processing operations on the digital waveform data stored in the first register in real time, and an independent real-time operation of the arithmetic unit the results and a plurality of second register for temporarily storing each of these with a data memory for sequentially storing the data stored in the second register, a memory controller that controls the data writing to the data memory, the operation timing of these sections It is composed of a timing controller for controlling, as a trigger independent real-time calculation result of the arithmetic unit Wherein performs data writing to the data memory, on the basis of the data stored in the second register, a waveform recording device and performing at least one of the waveform display and waveform printout in real time.
[0007]
As described above, since the arithmetic unit is provided between the first register and the plurality of second registers, a plurality of waveform data processes can be executed in real time in parallel. Then, by writing data to the data memory using the calculation result of the calculator as a trigger, data writing control to the data memory by a dynamic variable trigger can be performed. Furthermore, it is possible to display and record a plurality of waveform data and calculation processing results in real time.
[0008]
According to the second aspect of the present invention, a plurality of A / D converters that convert analog measurement waveform signals of a plurality of systems into digital waveform data for each system, and digital waveform data converted and output from each A / D converter, A plurality of first registers temporarily stored for each system , a calculator for performing independent arithmetic processing of a plurality of systems preset in advance on the digital waveform data stored in the first register, and a plurality of second register for temporarily storing arithmetic unit independent real-time operation results, respectively, and a data memory for storing the data stored in these second registers successively, a memory for controlling data writing into the data memory controller and is constituted by a timing controller for controlling the operation timing of these sections, independent real-time operation of the operation unit Fruit performs data writing into the data memory as a trigger, based on the data stored in the second register, the waveform recording device and performing at least one of the waveform display and waveform printout in real time is there.
[0009]
As described above, the A / D converter and the first register are provided for each of the plurality of analog measurement waveform signal systems, and the arithmetic unit is provided between the first register and the plurality of second registers. Various waveform data processing related to the measurement waveform signal system can be executed in parallel in real time. Then, by writing data to the data memory using the calculation result of the calculator as a trigger, data writing control to the data memory by a dynamic variable trigger can be performed. Furthermore, it is possible to display and record a plurality of waveform data and calculation processing results in real time.
[0010]
According to a third aspect of the present invention, in the waveform recording apparatus according to the first or second aspect, a digital signal processor is used as the computing unit.
[0011]
By using a digital signal processor, various kinds of arithmetic processing can be automatically executed in a short time.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram showing a specific example of an embodiment of the present invention. In the figure, the analog measurement waveform signal input to the input terminal 1 is gain-adjusted to an appropriate amplitude by the amplifier 2 and then applied to the A / D converter 3.
[0017]
The A / D converter 3 converts the analog measurement waveform signal into a digital signal as waveform data at a predetermined sampling period based on the timing signal TS <b> 1 input from the timing controller 9, and stores these waveform data in the primary register 4. . Here, for example, when sampling is performed at 10 KHz, timing signals at intervals of 0.1 ms are generated.
[0018]
The measurement data stored in the primary register 4 is read into the calculator 7 at the next sampling timing and subjected to preset calculation processing. The arithmetic processing of the arithmetic unit 7 is executed based on the timing signal TS2 input from the timing controller 9. These calculation results are written in the secondary register 5. Note that the calculation in the calculator 7 is not limited to one calculation, and it is possible to perform independent calculations of a plurality of systems, and the independent calculation results of the plurality of systems are assigned to each of the plurality of secondary registers 5. To be written. When the original waveform data is written as it is, the waveform data is written in the assigned secondary register 5 without performing any arithmetic processing.
[0019]
A specific calculation processing example will be described.
For example, based on the waveform data D n of the primary register 4, write D n to the secondary register 5a as original waveform data, write the square value D n 2 the second register 5b, the output data FIL of the digital filter (D n) Is written to the secondary register 5c. In FIG. 1, the number of secondary registers 5 is three, a to c. However, more than four secondary registers 5 may be simultaneously executed in parallel.
[0020]
The calculation result written in each of the secondary registers 5a to 5c is as follows according to the select signal SEL, the memory address bus control signal MAB and the write control signal W of the secondary registers 5a to 5c output from the memory controller 8. A timing signal is written to a predetermined address in the memory 6 via the memory data bus 10.
[0021]
FIG. 3 is a diagram for explaining the correspondence between addresses and data in the memory 6. The original waveform data D n written in the secondary register 5a is written at address 0, and the square value D n 2 written in the secondary register 5b is The digital filter output data FIL (D n ) written at address 1000 and written in the secondary register 5c is written at address 2000.
[0022]
Such a series of operations is executed in a pipeline manner as shown in the timing chart of FIG. 2, and the calculation result of the calculator 7 is sequentially written into the memory 6 for each sampling as shown in FIG.
[0023]
In the embodiment of FIG. 1, an example in which the analog measurement waveform signal is one system is shown, but the present invention is also effective for a plurality of systems.
When processing analog measurement waveform signals of a plurality of systems, a plurality of A / D converters that convert the analog measurement waveform signal systems into digital waveform data, and digital signals that are converted and output from each A / D converter A plurality of first registers that temporarily store waveform data for each system may be provided. The number of secondary registers may be at least the number of each analog measurement waveform signal system, and the combination of each analog measurement waveform signal system and the secondary register can be appropriately programmed.
[0024]
For example, by using two secondary registers for one analog measurement waveform signal system, two calculation results can be obtained simultaneously in real time, and when four are used, four types of calculations can be executed simultaneously in real time.
[0025]
Note that the arithmetic unit 7 may be a digital signal processor (DSP) or a CPU that performs arithmetic processing according to a software program.
Further, it may be realized by an ASIC-complete hardware circuit.
Further, the calculation contents may be set and programmed in advance.
[0026]
Further, waveform display and waveform print recording may be performed in real time based on data written to the secondary register.
[0027]
Furthermore, it is also possible to configure so that the calculation result is fetched into the memory as a trigger, and according to such a configuration, memory fetching control with a dynamic trigger level can be realized.
[0028]
【The invention's effect】
As described above, according to the present invention, an arithmetic unit is provided between a primary register and a plurality of secondary registers, so that a plurality of independent arithmetic processes based on one analog measurement waveform signal system can be performed simultaneously. Can be executed in real time, and was not possible with the conventional configuration 1) Saving filtered waveform data and original waveform data 2) Executing two or more arithmetic processes and two or more types of filter processes on the original waveform data Individual storage of these processing results 3) Capturing of original waveform data into a memory and simultaneous real-time recording of the effective value and specific frequency component of the waveform are possible, which is suitable for various waveform analysis.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an example of an embodiment of the present invention.
FIG. 2 is a timing chart for explaining the operation timing of FIG. 1;
FIG. 3 is a correspondence example diagram of addresses and data in the memory 6 of FIG. 1;
[Explanation of symbols]
1 Input Terminal 2 Amplifier 3 A / D Converter 4 Primary Register 5 Secondary Register 6 Memory 7 Operator 8 Memory Controller 9 Timing Controller 10 Memory Data Bus

Claims (3)

アナログ測定波形信号をデジタル波形データに変換するA/D変換器と、
このA/D変換器から変換出力されるデジタル波形データを一時格納する第1のレジスタと、
この第1のレジスタに格納されたデジタル波形データに対して予め設定されている複数系統の独立した演算処理をリアルタイムで行う演算器と、
この演算器の独立したリアルタイムの演算結果をそれぞれ一時格納する複数の第2のレジスタと、
これら第2のレジスタに格納されたデータを順次格納するデータメモリと、
データメモリへのデータ書き込みを制御するメモリコントローラと、
これら各部の動作タイミングを制御するタイミングコントローラとで構成され、
前記演算器の独立したリアルタイムの演算結果をトリガとして前記データメモリへのデータ書き込みを行い、前記第2のレジスタに格納されたデータに基づき、リアルタイムで波形表示と波形印字記録の少なくともいずれかを行うことを特徴とする波形記録装置。
An A / D converter for converting an analog measurement waveform signal into digital waveform data;
A first register for temporarily storing digital waveform data converted and output from the A / D converter;
An arithmetic unit that performs a plurality of independent independent arithmetic processing in advance on the digital waveform data stored in the first register in real time ;
A plurality of second registers for the arithmetic unit independent real-time operation result temporarily stored respectively,
A data memory for sequentially storing the data stored in these second registers;
A memory controller for controlling data writing to the data memory;
It consists of a timing controller that controls the operation timing of these parts,
It performs data writing into the data memory independent real-time calculation result of the arithmetic unit as a trigger, based on the data stored in the second register, performing at least one of the waveform display and waveform printout in real time A waveform recording apparatus.
複数系統のアナログ測定波形信号を各系統毎にデジタル波形データに変換する複数のA/D変換器と、
各A/D変換器から変換出力されるデジタル波形データを各系統毎に一時格納する複数の第1のレジスタと、
この第1のレジスタに格納されたデジタル波形データに対して予め設定されている複数系統の独立した演算処理をリアルタイムで行う演算器と、
この演算器の独立したリアルタイムの演算結果をそれぞれ一時格納する複数の第2のレジスタと、
これら第2のレジスタに格納されたデータを順次格納するデータメモリと、
データメモリへのデータ書き込みを制御するメモリコントローラと、
これら各部の動作タイミングを制御するタイミングコントローラとで構成され、
前記演算器の独立したリアルタイムの演算結果をトリガとして前記データメモリへのデータ書き込みを行い、前記第2のレジスタに格納されたデータに基づき、リアルタイムで波形表示と波形印字記録の少なくともいずれかを行うことを特徴とする波形記録装置。
A plurality of A / D converters for converting a plurality of analog measurement waveform signals into digital waveform data for each system;
A plurality of first registers for temporarily storing digital waveform data converted and output from each A / D converter for each system;
An arithmetic unit that performs a plurality of independent independent arithmetic processing in advance on the digital waveform data stored in the first register in real time ;
A plurality of second registers for the arithmetic unit independent real-time operation result temporarily stored respectively,
A data memory for sequentially storing the data stored in these second registers;
A memory controller for controlling data writing to the data memory;
It consists of a timing controller that controls the operation timing of these parts,
It performs data writing into the data memory independent real-time calculation result of the arithmetic unit as a trigger, based on the data stored in the second register, performing at least one of the waveform display and waveform printout in real time A waveform recording apparatus.
演算器としてデジタルシグナルプロセッサを用いることを特徴とする請求項1または請求項2記載の波形記録装置。  3. The waveform recording apparatus according to claim 1, wherein a digital signal processor is used as the arithmetic unit.
JP2000251812A 2000-08-23 2000-08-23 Waveform recorder Expired - Lifetime JP4420542B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000251812A JP4420542B2 (en) 2000-08-23 2000-08-23 Waveform recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000251812A JP4420542B2 (en) 2000-08-23 2000-08-23 Waveform recorder

Publications (2)

Publication Number Publication Date
JP2002062316A JP2002062316A (en) 2002-02-28
JP4420542B2 true JP4420542B2 (en) 2010-02-24

Family

ID=18741162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000251812A Expired - Lifetime JP4420542B2 (en) 2000-08-23 2000-08-23 Waveform recorder

Country Status (1)

Country Link
JP (1) JP4420542B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4878940B2 (en) * 2006-07-06 2012-02-15 日置電機株式会社 Data processing apparatus and data processing method
JP5581165B2 (en) * 2010-10-05 2014-08-27 横河電機株式会社 Power measuring device
JP7201339B2 (en) * 2018-05-23 2023-01-10 横河電機株式会社 measuring instrument
JP7390340B2 (en) * 2021-08-16 2023-12-01 横河電機株式会社 Measuring equipment and measuring method

Also Published As

Publication number Publication date
JP2002062316A (en) 2002-02-28

Similar Documents

Publication Publication Date Title
JP4420542B2 (en) Waveform recorder
JPH02110597A (en) Address control circuit
KR950024105A (en) Image processing device
JP2003099294A (en) Data recording device
JPS5990139A (en) Converting circuit of plural data
GB2247547A (en) Internal state monitoring in a microcomputer
JPS6017797A (en) Recorder/reproducer
JP2712200B2 (en) Electronic musical instrument
JPH0628666U (en) Waveform calculation circuit
SU1429129A1 (en) Device for analysis of electrocardiograms
JPH0526966Y2 (en)
JPH0131203Y2 (en)
JP4385398B2 (en) Real-time addition circuit and measurement waveform averaging device
JPH07103791A (en) Recording method for waveform data in waveform recorder
JPH064400Y2 (en) Voice analyzer
JPH06331702A (en) Test equipment for integrated circuit
JPH11352155A (en) Digital oscilloscope
JPH09318667A (en) Wave form recorder
JPH05314256A (en) Image data processor
JP2000111582A (en) Waveform recorder
JPH05273246A (en) Roll display of waveform
JPS61155920A (en) Recorder
JPH0532760B2 (en)
JPH0579862A (en) Recorder
JPH0617807B2 (en) Memory type recorder with setting status history function

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080131

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4420542

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

EXPY Cancellation because of completion of term