JP2002044083A - Ａｔｍ通信装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＡＴＭ通信装置におけるプロトコル処理の高
速化。 【解決手段】 コネクション制御情報３２１〜３２５を
バーストアクセスメモリ３２に記憶しておき、バースト
メモリコントローラ２７によるメモリの連続アクセスに
よって、受信セルと対応するコネクション制御情報を一
括してメモリバッファ２８に読み出し、受信セルに必要
なプロトコル処理を実行した後、コネクション制御情報
を一括してバーストメモリに書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭ(Asynchron
ous Transfer Mode：非同期転送モード)通信装置に関
し、更に詳しくは、受信セルのプロトコル処理に必要な
コネクション制御情報のアクセス機構に関するものであ
る。

【０００２】

【従来の技術】ＡＴＭ通信装置では、ＩＴＵ−Ｔ（Inte
rnational Telecommunication Union−Telecommunicati
on Standardization Sector)勧告I.610において、ＯＡ
Ｍ(Operation, Administration and Maintenance)処理
が規定されている。また、上記ＩＴＵ−Ｔ勧告I.610で
は、回線の品質を監視する機能として、ＰＭ（Performa
nce Management）機能が定義されている。ＰＭセルのフ
ォーマットには、ＰＭセルの欠落を検出するためのＭＣ
ＳＮ（Monitoring Cell Sequence Number）と、コネク
ションを通過したＣＬＰ（Cell Loss Priority）ビット
が“０”（高優先度）または“１”（低優先度）のセル
個数を示すＴＵＣ０＋１（Total User Cell number rel
ated to the CLP0+1 usercells flow）と、ＣＬＰビッ
トが“０”のセル個数を示すＴＵＣ０（Total UserCell
number related to the CLP0 user cells flow）と、
ＣＬＰビットが“０”または“１”のユーザセルフロー
におけるビット誤りを検出するためのＢＥＤＣ０＋１
（Block Error Detection Code related to the CLP0+1
user cells flow）とが含まれる。

【０００３】図２は、ＡＴＭ網におけるＰＭセルの使用
例を示す。ＰＭ機能は、コネクション毎に、ＰＭセルの
挿入点ノードと、ＰＭセルの検出点ノードとを指定する
ことにより実現される。例えば、ＡＴＭノード１０Ａと
１０Ｄとの間に設定されたコネクション１に着目する
と、ユーザセル２の始点となるＡＴＭノード１０ＡがＰ
Ｍセルの挿入点、ユーザセル２の終点となるＡＴＭノー
ド１０ＤがＰＭセルの検出点となり、途中のＡＴＭノー
ド１０Ｂ、１０Ｃは、ＰＭセルの中継ノードとなる。Ｐ
Ｍセルの挿入点および検出点となるＡＴＭノード１０
Ａ、１０Ｂは、それぞれ、上記コネクション１と対応し
て、ＭＣＳＮ、ＴＵＣ０＋１、ＴＵＣ０、ＢＥＤＣ０＋
１をカウントするためのメモリ領域を備えている。

【０００４】挿入点ノード１０Ａは、ユーザセル２の受
信の都度、受信セルと対応したメモリ領域でＴＵＣ０＋
１とＴＵＣ０をカウントアップし、受信セルのペイロー
ド（情報部）に含まれるデータについてパリティ演算を
行い、演算結果をＢＥＤＣ０＋１に記憶しておく。挿入
点ノード１０Ａは、受信したユーザセルの個数が、モニ
タリングブロックサイズと呼ばれる所定数に達した時点
で、ＰＭセル３を生成し、上記コネクション１に送出す
る。上記ＰＭセル１は、ペイロードの第２バイト以降
に、上記メモリ領域から読み出されたＭＣＳＮ、ＴＵＣ
０＋１、ＢＥＤＣ０＋１、ＴＵＣ０の値を含んでいる。

【０００５】ＰＭセルの検出点ノード１０Ｄは、挿入点
ノード１０Ａと同様、ユーザセル２の受信の都度、受信
セルのコネクションと対応したメモリ領域でＴＵＣ０＋
１とＴＵＣ０をカウントアップし、受信セルのペイロー
ド（情報部）に含まれるデータについてパリティ演算を
行い、演算結果をＢＥＤＣ０＋１に記憶する。検出点ノ
ード１０Ｄは、ＰＭセル３を受信すると、該ＰＭセルが
示すＭＣＳＮ、ＴＵＣ０＋１、ＴＵＣ０、ＢＥＤＣ０＋
１の値と、自ノードのメモリ領域に記憶されているＭＣ
ＳＮ、ＴＵＣ０＋１、ＴＵＣ０、ＢＥＤＣ０＋１とを照
合する。これによって、ＰＭセルの欠落、ユーザセルの
損失個数および誤配個数、ユーザセルのビット誤りの発
生を検出できる。

【０００６】上述したように、ＰＭ機能を実現するため
には、コネクションの両端ノードにおいて、ユーザセル
の受信の都度、ＭＣＳＮ、ＴＵＣ０＋１、ＴＵＣ０、Ｂ
ＥＤＣ０＋１を含むＯＡＭ処理用の制御情報をメモリか
ら読み出し、読み出された値に受信セルの処理結果を反
映させた後、再びメモリに書き込む動作を繰り返す必要
がある。また、各ＡＴＭノードでは、ＶＰ（Virtual Pa
th）接続およびＶＣ（Virtual Channel）接続を行うた
めに、受信セルに含まれるコネクション識別情報、即
ち、ＶＰＩ（Virtual Path Identifier）とＶＣＩ（Vir
tual Channel Identifier）を書換えるヘッダ変換機能
と、課金のための通過セル個数を計数するための機能が
必要となる。従来のＡＴＭノード装置では、上述したＯ
ＡＭ機能、ヘッダ変換および通過セル計数に必要な情報
を制御情報メモリに格納し、ユーザセルまたはＰＭセル
の受信の都度、上記制御情報メモリを頻繁にアクセスす
る必要があった。

【０００７】

【発明が解決しようとする課題】上述したＡＴＭノード
のようなＡＴＭ通信装置において、受信セルの処理速度
を上げて通信網を広帯域化するためには、制御情報メモ
リのアクセス速度の高速化と、通信装置内部における転
送データの並列度の拡大が必要となる。しかしながら、
メモリのアクセス速度は、供給されるメモリＬＳＩの性
能によって制限される。また、転送データの並列度の拡
大には、ＡＴＭ通信装置の内部回路の複雑化と、ＬＳＩ
デバイスの入出力ピン数の増加が障害となる。

【０００８】本発明の目的は、メモリに記憶されたコネ
クション制御情報を効率的にアクセスしてＰＭ機能を達
成できるＡＴＭ通信装置を提供することにある。本発明
の他の目的は、セル受信時にＯＡＭ処理部によるコネク
ション制御情報へのアクセスを容易にしたＡＴＭ通信装
置を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明のＡＴＭ通信装置では、受信セルのコネクシ
ョン対応に必要となるコネクション制御情報をバースト
アクセスメモリ（以下、バーストメモリと言う）に記憶
しておき、バーストメモリコントローラによるメモリの
連続アクセスによって、受信セルと対応するコネクショ
ン制御情報を一括してメモリバッファに読み出し、受信
セルに必要なプロトコル処理を実行した後、コネクショ
ン制御情報を一括してバーストメモリに書き込むことを
特徴とする。

【００１０】更に詳述すると、本発明のＡＴＭ通信装置
は、入力回線インタフェース部に、受信セルのコネクシ
ョンと対応する複数のメモリ領域を有し、各メモリ領域
にコネクション制御情報を記憶するバーストメモリと、
上記バーストメモリの読み書きデータを格納するための
メモリバッファと、受信セルのヘッダから抽出されたコ
ネクション識別情報を上記バーストメモリの領域アドレ
スに変換するための手段と、上記領域アドレスを保持す
るアドレスレジスタと、上記アドレスレジスタに保持さ
れた領域アドレスをスタートアドレスとして、上記バー
ストメモリと上記メモリバッファとの間で、特定のメモ
リ領域のコネクション制御情報の連続的な読み出し、ま
たは連続的な書き込みを行うメモリコントローラと、上
記メモリバッファに読み出されたコネクション制御情報
に基づいて、受信セル毎のＯＡＭ処理を実行し、処理結
果を上記メモリバッファを介して上記バーストメモリの
特定のメモリ領域に反映するＯＡＭ処理手段とを有する
ことを特徴とする。上記バーストメモリの各メモリ領域
には、コネクション制御情報として、少なくとも、受信
セルのヘッダ変換のための情報と、ＰＭ（performance
Management）制御情報とを含む複数種類の情報が記憶さ
れる。

【００１１】本発明の好ましい実施例では、上記バッフ
ァメモリが、書き込み用と読み出し用に交互に切替えら
れる２面のバッファ構造を有し、上記メモリコントロー
ラが、１セル時間内に、上記バーストメモリから一方の
バッファ面へのコネクション制御情報の読み出しを繰り
返すデータ読み出し期間と、他方のバッファ面から上記
バーストメモリへのコネクション制御情報の書き込みを
繰り返すデータ書き込み期間をもつことを特徴とする。
上記２面のバッファ構造を採用した場合、ＯＡＭ処理手
段が、上記データ書き込み期間に、既に一方のバッファ
面に読み出されているコネクション制御情報に基づいて
ＯＡＭ処理を実行し、上記読み出し期間に、ＯＡＭ処理
の結果を上記バッファ面に反映できる。

【００１２】

【発明の実施の形態】以下に、図面を参照して、本発明
の実施形態について説明する。図３は、本発明が適用さ
れるＡＴＭ通信装置１０の１実施例を示す。ＡＴＭ通信
装置１０は、入力回線Ｌｉ−１〜Ｌｉ−ｎに接続された
入力回線インタフェース１１−ｉ（ｉ＝１〜ｎ）と、出
力回線Ｌｏ−１〜Ｌｏ−ｎに接続された出力回線インタ
フェース１２−ｉ（ｉ＝１〜ｎ）と、信号処理回路１３
と、上記入出力インタフェースと信号処理回路１３に接
続されたスイッチ部（ＡＴＭＳＷ）１４と、制御プロセ
ッサ１５と、上記制御プロセッサ１５に必要な各種のプ
ログラムおよびデータを格納するためのメモリ１６と、
上記各入出力インタフェース１１―ｉ、１２−ｉに接続
された通信インタフェース１７と、内部バス１８とから
なる。

【００１３】各入力回線からの受信セルは、入力回線イ
ンタフェース１１―ｉにおいて、後述するヘッダ変換処
理とＯＡＭ処理とを含むプロトコル処理を実行した後、
スイッチ部１４に入力される。スイッチ部１４は、各入
力セル入力回線インタフェース１１―ｉからの入力セル
を、セルヘッダに含まれるルーティング情報によって特
定される何れかの出力インタフェース１２−ｉまたは信
号処理回路１４に転送する。各入力回線からの受信セル
のうち、呼制御用のセルは、信号処理回路１３において
制御パケットに変換された後、制御プロセッサ１５に供
給される。また、制御プロセッサが発行した呼制御用の
パケットは、信号処理回路１３でＡＴＭセルに変換され
た後、スイッチ部１４を介して、何れかの出力回線イン
タフェース１２−ｉに転送される。制御プロセッサ１５
は、通信インタフェース１７を介して、各入出力回線イ
ンタフェース１１−ｉ、１２−ｉと制御データを交信
し、各入力回線インタフェースが備えるヘッダ変換情報
などの書換えを行う。

【００１４】図１は、上述したＡＴＭ通信装置１０の各
入力回線インタフェース１１−ｉの主要部となるプロト
コル処理部２０の構成を示す。プロトコル処理部２０
は、入力回線Ｌｉ−ｉからの受信セルを一時的にバッフ
ァリングするセル入力部２１と、セル入力部２１から供
給された受信セルのヘッダ情報を解析し、セル種別情報
とコネクション識別情報とを出力するヘッダ解析部２２
と、受信セルのＯＡＭ処理を行うＯＡＭ処理部２３と、
セル入力部２１から入力された受信セルのヘッダ変換と
セルの出力制御を行うヘッダ変換出力制御部２４と、ヘ
ッダ変換出力制御部２４からの出力セルを一時的にバッ
ファリングした後、スイッチ部１４の入力ポートに送出
するセル出力部２５と、ヘッダ解析部２２から出力され
たコネクション識別情報と対応してＣＡＭ（Content Ad
dressable Memory）３１から読み出された領域アドレス
を保持するスタートアドレスレジスタ２６と、バースト
メモリ３２をアクセスするためのバーストメモリコント
ローラ２７と、メモリバッファ２８とからなる。

【００１５】上記ＣＡＭ３１は、ヘッダ解析部２２から
コネクション識別情報として出力される受信セルのＶＰ
Ｉ／ＶＣＩをバーストメモリ３２の領域アドレスに変換
するためのものである。バーストメモリ３２は、上記Ｃ
ＡＭから出力される領域アドレスで特定されるメモリ領
域に各コネクションと対応したコネクション制御情報を
記憶するためのものであり、例えば、日立製のHM67S361
30BP-7が適用される。

【００１６】バーストメモリ３２は、図４に示すよう
に、受信セルのコネクションと対応した複数のコネクシ
ョン制御情報領域３２−１〜３２−Ｎに分割され、各コ
ネクション制御情報領域３２−ｊ（ｊ＝１〜Ｎ）は、例
えば、受信セルの転送要否を示す出力制御情報領域３２
１と、ヘッダ変換情報領域３２２と、ＰＭ制御情報領域
３２３と、ＰＭ以外の制御情報領域３２４と、課金用の
受信セルカウンタ領域３２５とからなっている。

【００１７】前述したＰＭ機能を実現するために必要な
ＭＣＳＮ、ＴＵＣ０＋１、ＴＵＣ０、ＢＥＤＣ０＋１の
値は、ＰＭ制御情報領域３２３に記憶される。また、ヘ
ッダ変換情報領域３２２には、出力セルヘッダに付すべ
き出力ＶＰＩ／ＶＣＩの値と、スイッチ部１４がルーテ
ィング情報として必要とする出力ポート番号とを含む出
力ヘッダ情報が記憶される。出力制御情報領域３２１と
ヘッダ変換情報領域３２２の内容は、制御プロセッサ１
５からの指令に応答してプロセッサ４０により更新され
る。また、ＰＭ制御情報領域３２３、ＰＭ以外の制御情
報領域３２４、課金用の受信セルカウンタ領域３２５の
内容は、ＯＡＭ処理部２３によって更新される。

【００１８】ＣＡＭ３１から読み出されてスタートアド
レスレジスタ２６に保持された領域アドレスは、上記バ
ーストメモリ３２における何れかのコネクション制御情
報領域３２−ｊの先頭アドレスを指している。本発明
は、１セル分の処理許容時間（１セル時間）内に、上記
スタートアドレスレジスタに保持された領域アドレスを
スタートアドレスとして、バーストメモリ３２を連続的
にアクセスし、上記受信セルと対応するコネクション情
報領域３２−ｊからコネクション制御情報を次々と連続
的に読み出し、既に処理済みとなっている前の受信セル
のコネクション制御情報を該当するコネクション制御情
報領域に次々と連続的に書き込むことを特徴としてい
る。

【００１９】図１において、セル入力部１１は、入力回
線Ｌｉからの受信セルを一時的にバッファリングしなが
ら、受信セルのヘッダ情報をヘッダ解析部２２に出力す
る。また、所定のタイミングで受信セルをヘッダ変換出
力制御部２４に出力し、受信セルのペイロード部を信号
線Ｓ１を介してＯＡＭ処理部２３に供給する。ヘッダ解
析部２２は、受信セルのヘッダ情報から、受信セルの種
別を判定し、セルの種別を信号線Ｓ２を介してＯＡＭ処
理部２３に通知し、受信セルの入力ＶＰＩ／ＶＣＩをＣ
ＡＭ３１に与える。これによって、ＣＡＭ３１から上記
受信セルと対応したコネクション制御情報領域の先頭を
示す領域アドレスが読み出され、スタートアドレスレジ
スタ２６に保持される。

【００２０】ＯＡＭ処理部２３は、信号線Ｓ２から受け
取ったセル種別に応じて、実行すべきＯＡＭ処理を決定
し、メモリコントローラ２７によってバーストメモリ３
２からメモリバッファ２８に読み出されたコネクション
制御情報に基づいて、ＯＡＭ処理を実行する。ＯＡＭ処
理部２３は、メモリバッファ２８に読み出された出力制
御情報とヘッダ変換情報を信号線Ｓ３１、Ｓ３２を介し
てヘッダ変換出力制御部２４に供給する。また、メモリ
バッファ２８に読み出された他のコネクション制御情報
に基づいてＯＡＭ処理を実行し、更新されたコネクショ
ン制御情報をメモリバッファ２８に書き込む。尚、ＯＡ
Ｍ処理によってＯＡＭセルが生成された場合は、 生成
されたＯＡＭセル情報が信号線Ｓ３３を介してヘッダ変
換出力制御部２４に供給される。

【００２１】ヘッダ変換出力制御部２４は、受信セルの
ヘッダ情報を信号線Ｓ３１から受信した出力ヘッダ情報
に従って変換した後、セル出力部２５に出力する。ま
た、信号線Ｓ３１から受信した出力制御信号に基いて、
ユーザセルとＯＡＭセルとの出力制御を行う。セル出力
部２５は、ヘッダ変換出力制御部２４から受信したＡＴ
Ｍセルをバッファリングし、スイッチ部１４に出力す
る。

【００２２】図５は、バーストメモリ３２へのデータの
リード／ライト動作と、ＯＡＭ処理部２３によるプロト
コル処理（ＯＡＭ処理）とのタイミング関係を示す。本
発明では、各入力回線インタフェースに許容される１セ
ル時間Ｔをコネクション制御情報の読み出し期間Ｔｒ
（＝Ｔ／２）と書き込み期間Ｔｗ（＝Ｔ／２）の２つの
ステージに分け、２面のメモリバッファ（レジスタＡと
レジスタＢ）を使用して、４ステージ（ＳＴ１、ＳＴ
２、ＳＴ３、ＳＴ４）期間内に２個のセルのプロトコル
処理を行う。

【００２３】第１ステージＳＴ１で、バーストメモリか
ら空き状態のレジスタＡにコネクション制御情報を読み
出し、第２ステージＳＴ２で、既に更新済みとなってい
るレジスタＢのコネクション制御情報をバーストメモリ
に書き込み、第３ステージＳＴ３で、空き状態となった
レジスタＢにコネクション制御情報を読み出し、第４ス
テージＳＴ４で、既に更新済みとなっているレジスタＡ
のコネクション制御情報をバーストメモリに書き込む。
第１ステージＳＴ１でレジスタＡに読み出されたコネク
ション制御情報は、第２、第３ステージで処理され、第
４ステージＳＴ４でバーストメモリに書き込まれる。こ
れと同様に、第３ステージＳＴ３でレジスタＢに読み出
されたコネクション制御情報は、第４、第１ステージで
処理され、第２ステージＳＴ２でバーストメモリに書き
込まれる。 読み出しステージＳＴ１とＳＴ３では、Ｃ
ＡＭ３１からスタートアドレスレジスタ２６に読み出さ
れた領域アドレスを先頭アドレスとして、メモリコント
ローラ２７からバーストメモリ３２に連続的な読み出し
クロックと読み出しアドレスを与えることによって、バ
ーストメモリ３２の１つのコネクション制御情報領域２
６−ｊにある複数バイト分のコネクション制御情報を次
々とメモリバッファ２８（レジスタＡまたはレジスタ
Ｂ）に読み出す。

【００２４】ＯＭＡ処理部２３は、各読み出しステージ
でスタートアドレスレジスタ２６に保持されたコネクシ
ョン番号を信号線Ｓ３を介して読み込み、一時的に記憶
しておく。書き込みステージＳ２とＳ４では、ＯＭＡ処
理部２３から上記スタートアドレスレジスタ２６に、信
号線Ｓ４を介して、コネクション制御情報領域３２−ｊ
の先頭アドレスが設定され、メモリコントローラ２７か
らバーストメモリ３２に連続的な書き込みクロックＣＬ
ｗと書き込みアドレスを与えることによって、メモリバ
ッファ２８に設定された複数バイト分のコネクション制
御情報が次々とバーストメモリ３２に書き込まれる。

【００２５】図６は、バーストメモリコントローラ２７
とメモリバッファ２８とＯＡＭ処理部２３との具体的な
接続構造の１例を示す。メモリバッファ２８は、Ａ面バ
ッファ２８Ａ（レジスタＡ）とＢ面バッファ２８Ｂ（レ
ジスタＢ）とからなる２面バッファ構造となっており、
上記各レジスタには、それぞれ入力セレクタ５１Ａと５
１Ｂを介して、メモリコントローラ２７が信号線Ｓ１０
ＡまたはＳ１０Ｂに出力したバーストメモリ３２からの
読み出しデータと、ＯＡＭ処理部２３が信号線Ｓ１２に
出力した更新済みデータとが選択的に入力される。ま
た、上記レジスタＡ、Ｂの出力は、そのうちの一方が、
出力セレクタ５２を介してＯＡＭ処理部２３に読み込ま
れ、他方が出力セレクタ５３を介してバーストメモリコ
ントローラ２７に入力され、バーストメモリ３２に書き
込まれる。

【００２６】前述したステージＳＴ１では、メモリコン
トローラ２７から信号線Ｓ１０Ａに出力されたバースト
メモリからの読み出しデータがレジスタＡに入力され、
ＯＡＭ処理部２３から信号線Ｓ１２に出力された処理済
のデータがレジスタＢに入力されるように、入力セレク
タ５１Ａ、５１Ｂの選択信号６１Ａ、６１Ｂが切替えら
れる。ステージＳＴ２では、レジスタＡのデータをＯＡ
Ｍ処理部２３に読み込み、レジスタＢのデータをバース
トメモリコントローラ２７に読み込むように、出力セレ
クタ５２、５３の選択信号６２Ａ、６２Ｂが切替えられ
る。

【００２７】ステージＳＴ３では、ＳＴ１とは逆に、空
き状態となったレジスタＢにバーストメモリからの読み
出しデータが入力され、ＯＡＭ処理部２３から信号線Ｓ
１２に出力された処理済のデータがレジスタＡに入力さ
れるように、入力セレクタ５１Ａ、５１Ｂの選択信号６
１Ａ、６１Ｂが切替えられる。また、ステージＳＴ４で
は、ステージＳＴ２とは逆に、レジスタＢのデータをＯ
ＡＭ処理部２３に読み込み、レジスタＡのデータをバー
ストメモリコントローラ２７に読み込むように、出力セ
レクタ５２、５３の選択信号６２Ａ、６２Ｂが切替えら
れる。

【００２８】ＯＡＭ処理部２３は、ステージＳＴ２とＳ
Ｔ３ではレジスタＡ、ステージＳＴ４とＳＴ１ではレジ
スタＢのデータ（コネクション制御情報）を利用して、
受信セルのカウント、ＯＡＭ処理、ヘッダ変換出力制御
部２４への出力制御情報、ヘッダ情報およびＯＡＭセル
の出力動作を行い、更新されたコネクション制御情報を
参照中のレジスタに書き込む。

【００２９】以上の実施例では、バーストメモリ３２か
ら読み出された全てのコネクション制御情報をＯＡＭ処
理部２３に読み込み、ヘッダ変換情報や出力制御情報の
ように、ＯＡＭ処理以外の情報転送もＯＡＭ処理部２３
で処理したが、実用化に際しては、ＯＡＭ処理部２３を
複数の機能ブロックに分け、コネクション制御情報の種
類毎に応じた専用の処理部が動作するようにしてもよ
い。

【００３０】

【発明の効果】本発明によれば、バーストメモリコント
ローラによるメモリの連続アクセスによって、コネクシ
ョン制御情報を一括してメモリバッファに読み出し、受
信セルに必要なプロトコル処理を実行した後、コネクシ
ョン制御情報を一括してバーストメモリに書き込むこと
ができるため、ＯＡＭ処理を高速化した広帯域のＡＴＭ
通信装置を提供できる。

【図面の簡単な説明】

【図１】本発明のＡＴＭ通信装置の入力回線インタフェ
ースに含まれるプロトコル処理部の１実施例を示すブロ
ック図。

【図２】ＡＴＭ網のおけるＰＭ機能を説明するための
図。

【図３】本発明が適用されるＡＴＭ通信装置の１実施例
を示す図。

【図４】バーストメモリにおけるコネクション制御情報
の格納形式を示す図。

【図５】バーストメモリ２６へのデータのリード／ライ
ト動作とプロトコル処理の関係を示すタイムチャート。

【図６】バーストメモリコントローラ２７とメモリバッ
ファレジスタ２８とＯＡＭ処理部２３との接続関係の詳
細を示す図。

【符号の説明】

１０：ＡＴＭノード、１１：入力回線インタフェース、
１２：出力回線インタフェース、１３：信号処理回路、
１４：ＡＴＭスイッチ部、１５：制御プロセッサ、１
６：メモリ、２１：セル入力部、２２：ヘッダ解析部、
２３：ＯＡＭ処理部、２４：ヘッダ変換出力制御部、２
５：セル出力部、２６：スタートアドレスレジスタ、２
７：バーストメモリコントローラ、２８：メモリバッフ
ァ、３１：ＣＡＭ、３２：バーストメモリ、４０：プロ
セッサ、

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 亮 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 (72)発明者 伊藤 倫子 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 (72)発明者 宮崎 典雄 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 (72)発明者 ▲芦▼ 賢浩 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 Ｆターム(参考） 5K030 HA10 HB11 HB29 KA03 KA13

Claims (5)

【特許請求の範囲】
1. 【請求項１】複数の入出力回線インタフェース部を備え
   るＡＴＭ通信装置において、上記各入力回線インタフェ
   ース部に、 受信セルのコネクションと対応する複数のメモリ領域を
   有し、各メモリ領域にコネクション制御情報を記憶する
   バーストメモリと、 上記バーストメモリの読み書きデータを格納するための
   メモリバッファと、受信セルのヘッダから抽出されたコ
   ネクション識別情報を上記バーストメモリの領域アドレ
   スに変換するための手段と、 上記領域アドレスを保持するアドレスレジスタと、 上記アドレスレジスタに保持された領域アドレスをスタ
   ートアドレスとして、上記バーストメモリと上記メモリ
   バッファとの間で、特定のメモリ領域のコネクション制
   御情報の連続的な読み出し、または連続的な書き込みを
   行うメモリコントローラと、 上記メモリバッファに読み出されたコネクション制御情
   報に基づいて、受信セル毎のＯＡＭ処理を実行し、処理
   結果を上記メモリバッファを介して上記バーストメモリ
   の特定のメモリ領域に反映するＯＡＭ処理手段とを有す
   ることを特徴とするＡＴＭ通信装置。
2. 【請求項２】前記バッファメモリが、書き込み用と読み
   出し用に交互に切替えられる２面のバッファ構造を有
   し、前記メモリコントローラが、１セル時間内に、前記
   バーストメモリから一方のバッファ面へのコネクション
   制御情報の読み出しを繰り返すデータ読み出し期間と、
   他方のバッファ面から上記バーストメモリへのコネクシ
   ョン制御情報の書き込みを繰り返すデータ書き込み期間
   をもつことを特徴とする請求項１に記載のＡＴＭ通信装
   置。
3. 【請求項３】前記ＯＡＭ処理手段が、前記データ書き込
   み期間に、前記一方のバッファ面に読み出されているコ
   ネクション制御情報に基づいてＯＡＭ処理を実行し、前
   記読み出し期間に、上記ＯＡＭ処理の結果を上記バッフ
   ァ面に反映させることを特徴とする請求項２に記載のＡ
   ＴＭ通信装置。
4. 【請求項４】前記ＯＡＭ処理手段が、前記アドレスレジ
   スタに保持された領域アドレスを記憶しておき、前記一
   方のバッファ面に読み出されたコネクション制御情報に
   基づくＯＡＭ処理結果を該バッファ面に反映させた後、
   上記領域アドレスを上記アドレスレジスタに設定するこ
   とによって、該バッファ面のコネクション制御情報が前
   記バーストメモリの特定のメモリ領域に書き込まれるよ
   うにしたことを特徴とする請求項２に記載のＡＴＭ通信
   装置。
5. 【請求項５】前記バーストメモリの各メモリ領域が、コ
   ネクション制御情報として、少なくとも、受信セルのヘ
   ッダ変換のための情報と、ＰＭ（performance Manageme
   nt）制御情報とを含む複数種類の情報を記憶したことを
   特徴とする請求項１〜請求項４の何れかに記載のＡＴＭ
   通信装置。