JP2002043222A - Manufacturing method of insulated gate thin film semiconductor device - Google Patents

Manufacturing method of insulated gate thin film semiconductor device

Info

Publication number
JP2002043222A
JP2002043222A JP2001156269A JP2001156269A JP2002043222A JP 2002043222 A JP2002043222 A JP 2002043222A JP 2001156269 A JP2001156269 A JP 2001156269A JP 2001156269 A JP2001156269 A JP 2001156269A JP 2002043222 A JP2002043222 A JP 2002043222A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
region
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001156269A
Other languages
Japanese (ja)
Other versions
JP3842072B2 (en
Inventor
Naoto Kusumoto
直人 楠本
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001156269A priority Critical patent/JP3842072B2/en
Publication of JP2002043222A publication Critical patent/JP2002043222A/en
Application granted granted Critical
Publication of JP3842072B2 publication Critical patent/JP3842072B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve characteristic and reliability of a semiconductor device manufactured by using a semiconductor film which is crystallized through linear laser beam irradiation. SOLUTION: In the manufacturing method of a semiconductor device wherein an amorphous semiconductor film is formed on a substrate with an insulation surface and a crystalline semiconductor film is formed by radiating a linear laser beam on the amorphous semiconductor film while scanning, oxygen concentration in the crystalline semiconductor film is 1×1017 to 5×1019 atomic cm-3, carbon concentration and nitrogen concentration in the crystalline semiconductor film are 1×1016 to 5×1018 atomic cm-3, respectively. The crystalline semiconductor film contains hydrogen or halogen element by 1×1015 to 1×1020 atomic cm-3 and crystalline grain boundary does not exist in the crystalline semiconductor film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本明細書で開示する発明は、結晶
性を有する薄膜半導体を用い、かつ、ゲイト電極を有す
る半導体装置、例えば、薄膜トランジスタの作製方法に
関する。薄膜トランジスタの応用範囲としては、アクテ
ィブマトリクス型の液晶表示装置が知られている。これ
は、マトリクス状に配置された数十万以上の画素のそれ
ぞれにスイッチング素子として薄膜トランジスタを配置
し、微細で高精細の表示をおこなうものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device using a thin film semiconductor having crystallinity and having a gate electrode, for example, a thin film transistor. As an application range of the thin film transistor, an active matrix type liquid crystal display device is known. In this method, a thin film transistor is arranged as a switching element in each of hundreds of thousands or more of pixels arranged in a matrix to perform fine and high-definition display.

【0002】[0002]

【従来の技術】近年、ガラスや石英基板上に形成された
薄膜半導体を用いたトランジスタ(薄膜トランジスタや
TFTと称される)が注目されている。これは、ガラス
基板や石英基板の表面に数百〜数千Åの厚さを有する薄
膜半導体を形成し、この薄膜半導体を用いてトランジス
タ(絶縁ゲイト型電界効果トランジスタ)を形成する技
術である。
2. Description of the Related Art In recent years, attention has been paid to a transistor using a thin film semiconductor formed on a glass or quartz substrate (referred to as a thin film transistor or TFT). This is a technique in which a thin film semiconductor having a thickness of several hundreds to several thousand Å is formed on the surface of a glass substrate or a quartz substrate, and a transistor (insulating gate field effect transistor) is formed using the thin film semiconductor.

【0003】このような薄膜トランジスタは、非晶質珪
素(アモルファスシリコン)薄膜を用いたものと結晶性
珪素を用いたものが実用化されている。結晶性珪素を用
いた薄膜トランジスタは特性が優れているため、将来性
が期待されている。現在、実用化されている結晶性珪素
半導体を用いた薄膜トランジスタでは、結晶性珪素薄膜
は非晶質珪素博膜を熱アニールする方法、もしくは、直
接、結晶性珪素膜を気相成長法によって成膜する方法に
よって得られている。しかしながら、プロセスの低温化
という点ではレーザー等の強光を照射することによっ
て、非晶質珪素膜を結晶化せしめる光アニール法が有望
とされている。(例えば、特開平4−37144)
As such a thin film transistor, a thin film transistor using an amorphous silicon (amorphous silicon) thin film and a thin film transistor using crystalline silicon have been put to practical use. Thin film transistors using crystalline silicon have excellent properties and are therefore expected to have future potential. In thin film transistors using crystalline silicon semiconductors that are currently in practical use, the crystalline silicon thin film is formed by thermally annealing an amorphous silicon film or directly forming a crystalline silicon film by a vapor deposition method. Is obtained by the method. However, from the viewpoint of lowering the temperature of the process, a photo-annealing method for crystallizing an amorphous silicon film by irradiating strong light such as a laser is promising. (For example, JP-A-4-37144)

【0004】光アニールによって結晶性半導体薄膜を得
る場合には大きく分けて2つの方法がある。第1の方法
は半導体薄膜を形成する素子の形状にエッチングしてか
ら光アニールする方法である。他の方法は平坦な膜を光
アニールしたのち、形成する素子の形状にエッチングす
る方法である。一般に前者の方が後者よりも良好な特性
(特に電界効果移動度)が得られることが知られてい
た。これは前者の方法では、光アニールの結果、膜が収
縮し、パターンの中央部に応力が加わるためであると推
定されている。
When a crystalline semiconductor thin film is obtained by optical annealing, there are roughly two methods. The first method is a method in which etching is performed into a shape of an element for forming a semiconductor thin film and then optical annealing is performed. Another method is a method in which a flat film is optically annealed and then etched into a shape of an element to be formed. In general, it has been known that the former can obtain better characteristics (particularly, field-effect mobility) than the latter. It is presumed that this is because in the former method, as a result of the optical annealing, the film shrinks and stress is applied to the central portion of the pattern.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、この場
合にも問題は存在する。すなわち、初期特性は良いもの
の、長時間使用するにしたがって、急激に特性が悪化す
るという問題である。
However, a problem still exists in this case. In other words, although the initial characteristics are good, there is a problem that the characteristics rapidly deteriorate as the device is used for a long time.

【0006】従来の方法によって特性の劣化が生じた原
因を図3を用いて説明する。最初、図3(A)に示され
るような長方形32の非晶質珪素の島状半導体領域31
を形成したとする。これを光アニールすると結晶化によ
って膜が僅かだが収縮する(図の点線は光アニール前の
島状半導体領域の大きさを示す)。また、この収縮過程
において、島状領域領域の外周部に歪みが蓄積した領域
33が形成される。このような領域33の結晶性はそれ
ほど良好なものではない。(図3(B))
The cause of the deterioration of the characteristics by the conventional method will be described with reference to FIG. First, an amorphous silicon island-shaped semiconductor region 31 of a rectangle 32 as shown in FIG.
Is formed. When this is optically annealed, the film slightly shrinks due to crystallization (dotted lines in the figure indicate the size of the island-shaped semiconductor region before the optical annealing). In addition, in the shrinking process, a region 33 in which distortion is accumulated is formed on an outer peripheral portion of the island region region. The crystallinity of such a region 33 is not so good. (FIG. 3 (B))

【0007】このような島状領域を横断してゲイト電極
34を形成した場合(図3(C))には、図3(D)に
そのゲイト電極に沿った(a−b)断面を示すように、
ゲイト電極34およびゲイト絶縁膜35の下に歪みの蓄
積した領域33が存在することとなる。ゲイト電極に電
圧を印加すると、領域33とゲイト絶縁膜35の界面特
性が良好でないために電荷がトラップされるようにな
り、この電荷による寄生チャネル等によって劣化が発生
する。(図3(D))
When the gate electrode 34 is formed across such an island region (FIG. 3 (C)), FIG. 3 (D) shows a cross section (ab) along the gate electrode. like,
The region 33 where the strain is accumulated exists under the gate electrode 34 and the gate insulating film 35. When a voltage is applied to the gate electrode, charges are trapped because the interface characteristics between the region 33 and the gate insulating film 35 are not good, and deterioration is caused by a parasitic channel or the like due to the charges. (FIG. 3 (D))

【0008】本発明はこのような特性の劣化に鑑みてな
されたものであり、劣化の少ない絶縁ゲイト型半導体装
置の作製方法を提供することを目的とする。
The present invention has been made in view of such deterioration in characteristics, and an object of the present invention is to provide a method of manufacturing an insulated gate semiconductor device with less deterioration.

【0009】[0009]

【課題を解決するための手段】本発明の第1は以下のよ
うな工程を有する。 (1) 非晶質半導体膜を、その最も狭い部分の幅が1
00μm以下である第1の形状にエッチングし、島状半
導体領域を形成する工程 (2) 前記半導体領域に光アニールを施して、結晶化
せしめる、もしくは、結晶性を高める工程 (3) 前記半導体領域の端部(もしくは周辺部)のう
ち、少なくとも半導体装置のゲイト電極もしくはチャネ
ルを形成する部分を端から10μm以上エッチングし
て、第2の形状の半導体領域を形成する工程
The first aspect of the present invention has the following steps. (1) The width of the narrowest portion of the amorphous semiconductor film is 1
A step of forming an island-shaped semiconductor region by etching to a first shape of not more than 00 μm (2) a step of subjecting the semiconductor region to photo-annealing to crystallize or enhance the crystallinity (3) the semiconductor region Forming a second shape semiconductor region by etching at least 10 μm or more of the end (or peripheral part) of the semiconductor device at which a gate electrode or a channel is to be formed in the semiconductor device.

【0010】また、本発明の第2は以下のような工程を
有する。 (1) 非晶質半導体膜を、その最も狭い部分の幅が1
00μm以下である第1の形状にエッチングし、島状半
導体領域を形成する工程 (2) 前記半導体領域に光アニールを施して、結晶化
せしめる、もしくは、結晶性を高める工程 (3) 前記半導体領域の端部(もしくは周辺部)の一
部もしくは全部をエッチングする工程 (4) 前記半導体領域を覆って、ゲイト絶縁膜を形成
する工程 (5) 前記半導体領域の端部のうち、エッチングされ
た部分を横切ってゲイト電極を形成する工程 (6) 前記ゲイト電極をマスクとしてN型もしくはP
型不純物を導入する、もしくは拡散する工程
The second aspect of the present invention includes the following steps. (1) The width of the narrowest portion of the amorphous semiconductor film is 1
A step of forming an island-shaped semiconductor region by etching to a first shape of not more than 00 μm (2) a step of subjecting the semiconductor region to photo-annealing to crystallize or enhance the crystallinity (3) the semiconductor region (4) a step of forming a gate insulating film covering the semiconductor region (5) an etched portion of the end of the semiconductor region (6) N-type or P-type using the gate electrode as a mask
Step of introducing or diffusing type impurities

【0011】上記本発明の第1および第2において、第
1の形状は長方形、正多角形、長円形(円を含む)のい
ずれか、より、一般的には、外周上のいかなる点におい
ても凹でない形状であると好ましい。
In the first and second aspects of the present invention, the first shape is any one of a rectangle, a regular polygon, and an oval (including a circle), and more generally, at any point on the outer circumference. Preferably, the shape is not concave.

【0012】上記構成において、非晶質半導体膜は、ガ
ラス基板や石英基板等の絶縁表面を有する基板上に形成
される。非晶質珪素膜は、プラズマCVD法や減圧熱C
VD法で形成される。また、光アニールには、KrFエ
キシマレーザー(波長248nm)やXeClエキシマ
レーザー(波長308nm)等の各種エキシマレーザー
やNd:YAGレーザー(波長1064nm)やその第
2高調波(波長532nm)、同第3高調波(波長35
5nm)等を用いればよい。本発明では、光源がパルス
発振でも連続発振でもよい。また、特開平6−3187
01に開示されるがごとく、光アニールに際して、珪素
の結晶化を助長する金属元素(例えば、Fe、Co、N
i、Pd、Pt等)を利用して、結晶化を促進せしめて
もよい。
In the above structure, the amorphous semiconductor film is formed on a substrate having an insulating surface such as a glass substrate or a quartz substrate. The amorphous silicon film is formed by plasma CVD or low pressure heat C.
It is formed by the VD method. For the optical annealing, various excimer lasers such as a KrF excimer laser (wavelength 248 nm) and a XeCl excimer laser (wavelength 308 nm), a Nd: YAG laser (wavelength 1064 nm), and its second harmonic (wavelength 532 nm) and the third Harmonics (wavelength 35
5 nm) or the like. In the present invention, the light source may be a pulse oscillation or a continuous oscillation. Also, JP-A-6-3187
As disclosed in No. 01, metal elements (for example, Fe, Co, N
(i, Pd, Pt, etc.) may be used to promote crystallization.

【0013】また本明細書で開示する発明は、島状の半
導体領域を単結晶または単結晶と見なせる領域で構成す
る場合に特に有効である。単結晶または単結晶と見なせ
る領域は、後に実施例で詳細に説明するように、非晶質
珪素膜や結晶性を有する珪素膜に対して、線状にビーム
加工されたレーザー光を走査しながら照射することによ
って得ることができる。
The invention disclosed in this specification is particularly effective when the island-shaped semiconductor region is formed of a single crystal or a region that can be regarded as a single crystal. As will be described later in detail in Examples, a region which can be regarded as a single crystal or a single crystal is scanned with a laser beam which has been linearly beam-processed with respect to an amorphous silicon film or a crystalline silicon film. It can be obtained by irradiation.

【0014】単結晶または単結晶と見なせる領域は、下
記の条件を満たしている領域として定義される。 ・結晶粒界が実質的に存在していない。 ・点欠陥を中和するための水素またはハロゲン元素を1
×1015〜1×1020原子cm-3の濃度で含んでいる。 ・炭素および窒素の原子を1×1016〜5×1018原子
cm-3の濃度で含んでいる。 ・酸素の原子を1×1017〜5×1019原子cm-3の濃
度で含んでいる。 なお、上記の元素の濃度は、SIMS(2次イオン分析
方法)で計測された計測値の最小値として定義される。
A single crystal or a region that can be regarded as a single crystal is defined as a region satisfying the following conditions. -There is substantially no grain boundary. .One hydrogen or halogen element for neutralizing point defects
It is contained at a concentration of × 10 15 to 1 × 10 20 atoms cm −3 . It contains carbon and nitrogen atoms at a concentration of 1 × 10 16 to 5 × 10 18 atoms cm −3 . It contains oxygen atoms at a concentration of 1 × 10 17 to 5 × 10 19 atoms cm −3 . Note that the concentration of the above element is defined as the minimum value measured by SIMS (secondary ion analysis method).

【0015】[0015]

【作用】本明細書で開示する発明においては、半導体装
置の特性に大きな影響を及ぼすチャネルに隣接しないよ
うに、チャネル部分だけエッチングする。これはゲイト
電極が横断する部分にこのような領域が残らないように
エッチングすることとも同様である。
In the invention disclosed in this specification, only the channel portion is etched so as not to be adjacent to the channel which greatly affects the characteristics of the semiconductor device. This is the same as performing etching so that such a region does not remain at a portion where the gate electrode crosses.

【0016】図1には本発明の基本構成を示す。まず、
第1の形状として長辺a、短辺bの長方形12の島状非
晶質半導体領域11を複数(図では4つ)形成する。本
発明では、第1の形状の最も狭い部分の幅は100μm
以下であることが必要である。それ以上では、光アニー
ルの際の膜の収縮による特性向上の効果が認められない
からである。したがって、bは100μm以下である。
(図1(A))
FIG. 1 shows the basic configuration of the present invention. First,
As a first shape, a plurality (four in the figure) of island-shaped amorphous semiconductor regions 11 of a rectangle 12 having a long side a and a short side b are formed. In the present invention, the width of the narrowest portion of the first shape is 100 μm
It must be: Above that, the effect of improving characteristics due to shrinkage of the film at the time of light annealing is not recognized. Therefore, b is 100 μm or less.
(Fig. 1 (A))

【0017】次に、光アニールをおこなう。その結果、
島状半導体領域は結晶化すると同時に僅かだが収縮する
(図の点線は光アニール前の島状半導体領域の大きさを
示す)。新たな島状領域の周辺は14で示される。ま
た、島状半導体領域の周辺部に収縮過程による歪みの蓄
積した領域13ができる。(図1(B))その後、島状
半導体領域11の外周部をエッチングし、目的とする素
子を形成するための半導体領域15を形成し(図1
(C))、ゲイト絶縁膜(図示せず)、ゲイト電極16
を形成する。(図1(D))
Next, optical annealing is performed. as a result,
The island-shaped semiconductor region shrinks slightly at the same time as the crystallization (the dotted line in the figure shows the size of the island-shaped semiconductor region before the optical annealing). The periphery of the new island region is indicated by 14. In addition, a region 13 in which distortion due to the contraction process is accumulated is formed around the island-shaped semiconductor region. (FIG. 1B) Thereafter, the outer peripheral portion of the island-shaped semiconductor region 11 is etched to form a semiconductor region 15 for forming a target element (FIG. 1B).
(C)), a gate insulating film (not shown), a gate electrode 16
To form (Fig. 1 (D))

【0018】歪みの蓄積した領域を全て除去する必要が
ないことを考えれば、図2のような方法も可能である。
まず、長方形22の非晶質半導体領域21を形成し(図
2(A))、これを光アニールすると、図1の場合と同
様に領域は収縮し、周辺部には歪みの蓄積された領域2
3が形成される。(図2(B)) そして、ゲイト電極を形成する部分の周辺部を含む領域
24をエッチングし(図2(C))、ゲイト絶縁膜(図
示せず)、ゲイト電極26を形成する。ゲイト電極の下
部のチャネル25には歪みの蓄積した領域が存在しない
ため、図1の場合と同様に劣化を低減できる。(図2
(D))
Considering that it is not necessary to remove all the areas where the distortion has accumulated, the method shown in FIG. 2 is also possible.
First, an amorphous semiconductor region 21 having a rectangular shape 22 is formed (FIG. 2A), and when this is optically annealed, the region shrinks as in FIG. 2
3 is formed. (FIG. 2 (B)) Then, the region 24 including the periphery of the portion where the gate electrode is to be formed is etched (FIG. 2 (C)), and a gate insulating film (not shown) is formed to form the gate electrode 26. Since there is no region where strain is accumulated in the channel 25 below the gate electrode, deterioration can be reduced as in the case of FIG. (Figure 2
(D))

【0019】本発明においては、光アニールの際の非晶
質半導体領域の形状(第1の形状)はできるだけ単純な
形状が好ましい。例えば、長方形や正多角形、円、楕円
を含む長円形等である。例えば、図4(A)のように中
央部に凹部のある形状42を有する半導体領域41に光
アニールをおこなうと、膜の収縮の際に、中央の凹部4
4は上と下に引っ張られるため、当該部分にクラック等
が発生しやすい。(図4(B))
In the present invention, the shape (first shape) of the amorphous semiconductor region at the time of the optical annealing is preferably as simple as possible. For example, the shape is a rectangle, a regular polygon, a circle, an ellipse including an ellipse, or the like. For example, as shown in FIG. 4A, when light annealing is performed on a semiconductor region 41 having a shape 42 with a concave portion in the center, when the film is contracted, the central concave portion 4 is formed.
4 is pulled up and down, so cracks and the like are likely to occur in the portion. (FIG. 4 (B))

【0020】これは、図4(C)に示す(矢印は収縮の
方向を示す)ように、膜の収縮が最も広い部分を中心に
して発生するためである。したがって、第1の形状とし
ては、くびれのあるようなものではなく、全ての点で凸
である、もしくは、いかなる点でも凹でない形状を用い
るのがよい。
This is because, as shown in FIG. 4C (arrows indicate the direction of contraction), the contraction of the film occurs around the widest part. Therefore, as the first shape, it is preferable to use a shape that is not constricted and that is convex at all points or not concave at any point.

【0021】そのような観点からは、例えば、第1の形
状として図1のような長方形を採用するとしても、長辺
aと短辺bの比率があまりに大きなものは好ましくな
い。本発明ではa/b≦10とすると良い。
From such a viewpoint, for example, even if a rectangle as shown in FIG. 1 is employed as the first shape, it is not preferable that the ratio of the long side a to the short side b is too large. In the present invention, it is preferable that a / b ≦ 10.

【0022】また、島状の半導体領域を単結晶と見なせ
る領域、または実質的に単結晶と見なせる領域として構
成した場合、その結晶化の際に島状の半導体領域の周辺
部において、やはり歪みが蓄積してしまう。
Further, when the island-shaped semiconductor region is configured as a region that can be regarded as a single crystal or a region that can be substantially regarded as a single crystal, a distortion also occurs at the peripheral portion of the island-shaped semiconductor region during the crystallization. Accumulate.

【0023】この歪みは、やはり島状の半導体領域の周
辺部に集中して存在するので、島状の半導体領域の周囲
を除去することにより、この歪みの悪影響を抑制するこ
とができる。
Since this distortion is also concentrated on the periphery of the island-shaped semiconductor region, the adverse effect of the distortion can be suppressed by removing the periphery of the island-shaped semiconductor region.

【0024】[0024]

【実施例】〔実施例1〕図5を用いて本実施例を説明す
る。図5には2つの薄膜トランジスタの断面図が描かれ
ているが、左側のものは、薄膜トランジスタをゲイト電
極に垂直(図3のa−bに垂直)に切った断面であり、
右側のものは、ゲイト電極に平行に(図3のa−bにそ
って)切った断面である。なお、上方より見た様子は図
1を参考にするとよい。
[Embodiment 1] This embodiment will be described with reference to FIG. FIG. 5 shows a cross-sectional view of two thin film transistors, the left one being a cross section of the thin film transistor cut perpendicular to the gate electrode (perpendicular to ab in FIG. 3),
The one on the right is a cross section cut along the gate electrode (along ab in FIG. 3). The state seen from above may be referred to FIG.

【0025】まず、ガラス基板501上に下地膜として
酸化珪素膜502を3000Åの厚さにスパッタ法また
はプラズマCVD法によって形成した。次にプラズマC
VD法または減圧熱CVD法により非晶質珪素膜503
を500Åの厚さに成膜した。そして、非晶質珪素膜に
燐をドーピングし、薄膜トランジスタのソース/ドレイ
ンとなるN型不純物領域504、505を形成した。
(図5(A))
First, a silicon oxide film 502 was formed as a base film on a glass substrate 501 to a thickness of 3000 ° by a sputtering method or a plasma CVD method. Next, plasma C
Amorphous silicon film 503 by VD method or low pressure thermal CVD method
Was formed to a thickness of 500 °. Then, the amorphous silicon film was doped with phosphorus to form N-type impurity regions 504 and 505 to be the source / drain of the thin film transistor.
(FIG. 5 (A))

【0026】次にこの非晶質珪素膜503をエッチング
して、島状珪素領域506、507を形成した。(図5
(B)) 次に、KrFエキシマレーザー光を照射することによ
り、珪素膜の結晶化をおこなった。この際には、燐の導
入された領域504、505も同時に結晶化・活性化さ
れる。レーザーのエネルギー密度は150〜500mJ
/cm2 が好ましかった。また、レーザー照射工程を2
回以上に分け、それぞれ異なったエネルギーのレーザー
光を照射してもよかった。
Next, the amorphous silicon film 503 was etched to form island-like silicon regions 506 and 507. (FIG. 5
(B)) Next, the silicon film was crystallized by irradiating a KrF excimer laser beam. At this time, the regions 504 and 505 into which phosphorus has been introduced are simultaneously crystallized and activated. Laser energy density is 150-500mJ
/ Cm 2 was preferred. In addition, laser irradiation process
The irradiation may be performed more than once, and laser beams having different energies may be irradiated.

【0027】本実施例では、最初、エネルギー密度25
0mJ/cm2 のレーザー光を2〜10パルス照射し、
次に、エネルギー密度400mJ/cm2 のレーザー光
を2〜10パルス照射した。レーザー照射時の基板温度
は200℃とした。レーザーの最適なエネルギー密度
は、基板温度や非晶質珪素の膜質に依存する。この結
果、島状珪素領域506、507の端部に歪みの蓄積さ
れた領域508が形成された。(図5(C))
In this embodiment, first, the energy density 25
Irradiate 2-10 pulses of laser light of 0 mJ / cm 2 ,
Next, a laser beam having an energy density of 400 mJ / cm 2 was irradiated with 2 to 10 pulses. The substrate temperature during laser irradiation was 200 ° C. The optimum energy density of the laser depends on the substrate temperature and the quality of the amorphous silicon film. As a result, regions 508 in which strain was accumulated were formed at the ends of the island-shaped silicon regions 506 and 507. (FIG. 5 (C))

【0028】次に、島状珪素領域の端部509をエッチ
ングし、新たに、島状珪素領域510、511を形成し
た。この工程でエッチングされた部分は図の点線509
で示される。(図5(D)) そして、プラズマCVD法によって、厚さ1200Åの
酸化珪素膜512(ゲイト絶縁膜)を形成した。また、
その上に、厚さ5000Åのアルミニウム膜(0.3%
のスカンジウム(Sc)を含む)をスパッタ法によって
堆積し、これをエッチングして、ゲイト電極513、5
14を形成した。(図5(E))
Next, the edge 509 of the island-shaped silicon region was etched to newly form island-shaped silicon regions 510 and 511. The portion etched in this step is indicated by a dotted line 509 in the figure.
Indicated by (FIG. 5D) Then, a silicon oxide film 512 (gate insulating film) having a thickness of 1200 ° was formed by a plasma CVD method. Also,
On top of that, a 5000-mm-thick aluminum film (0.3%
Scandium (Sc) is deposited by a sputtering method, and this is etched to form gate electrodes 513, 5c.
14 was formed. (FIG. 5E)

【0029】次に、プラズマCVD法によって厚さ50
00Åの酸化珪素膜515(層間絶縁物)を堆積し、こ
れにコンタクトホールを開孔した。そして、スパッタ法
によって、厚さ5000Åのアルミニウム膜を堆積し、
これをエッチングして、ソース/ドレインの電極・配線
516、517を形成した。(図5(F)) 以上の工程によって、薄膜トランジスタが完成した。特
性を安定させるため、コンタクトホール開孔工程以後に
1気圧の水素雰囲気(250〜350℃)でアニールす
るとよかった。
Next, a thickness of 50 μm is formed by a plasma CVD method.
A silicon oxide film 515 (interlayer insulator) of 00 ° was deposited, and a contact hole was opened in this. Then, a 5000 mm thick aluminum film is deposited by a sputtering method,
This was etched to form source / drain electrodes / wirings 516, 517. (FIG. 5F) Through the above steps, a thin film transistor was completed. In order to stabilize the characteristics, it is preferable to perform annealing in a hydrogen atmosphere (250 to 350 ° C.) at 1 atm after the contact hole opening step.

【0030】〔実施例2〕図6を用いて本実施例を説明
する。図5と同様、図6には2つの薄膜トランジスタの
断面図が描かれており、左側のものは、薄膜トランジス
タをゲイト電極に垂直に切った断面であり、右側のもの
は、ゲイト電極に平行に切った断面である。なお、上方
より見た様子は図2を参考にするとよい。
Embodiment 2 This embodiment will be described with reference to FIG. Similar to FIG. 5, FIG. 6 shows a cross-sectional view of two thin film transistors. The left one is a cross section of the thin film transistor cut perpendicular to the gate electrode, and the right one is a cross section cut parallel to the gate electrode. It is a cross section. The state seen from above may be referred to FIG.

【0031】まず、ガラス基板601上に下地膜として
酸化珪素膜602を3000Åの厚さにスパッタ法また
はプラズマCVD法によって形成した。次にプラズマC
VD法または減圧熱CVD法により非晶質珪素膜603
を500Åの厚さに成膜した。そして、その表面に1〜
100ppmの酢酸ニッケル(もしくは酢酸コバルト)
を含有する水溶液を塗布して、酢酸ニッケル(酢酸コバ
ルト)層604を形成した。酢酸ニッケル(酢酸コバル
ト)層604は極めて薄いので膜状になっているとは限
らない。(図6(A))
First, a silicon oxide film 602 was formed as a base film on a glass substrate 601 to a thickness of 3000 ° by a sputtering method or a plasma CVD method. Next, plasma C
Amorphous silicon film 603 by VD method or low pressure thermal CVD method
Was formed to a thickness of 500 °. And on the surface 1 ~
100 ppm nickel acetate (or cobalt acetate)
Was applied to form a nickel acetate (cobalt acetate) layer 604. Since the nickel acetate (cobalt acetate) layer 604 is extremely thin, it does not always have a film shape. (FIG. 6 (A))

【0032】次に、これを350〜450℃で2時間、
窒素雰囲気中で熱アニールして、酢酸ニッケル(酢酸コ
バルト)を分解せしめると同時に、ニッケル(もしくは
コバルト)を非晶質珪素膜603中に拡散させた。そし
て、非晶質珪素膜603をエッチングして、島状珪素領
域605、606を形成した。(図6(B))
Next, this was heated at 350 to 450 ° C. for 2 hours.
Nickel acetate (cobalt acetate) was decomposed by thermal annealing in a nitrogen atmosphere, and nickel (or cobalt) was diffused into the amorphous silicon film 603. Then, the amorphous silicon film 603 was etched to form island-shaped silicon regions 605 and 606. (FIG. 6 (B))

【0033】次に、KrFエキシマレーザー光を照射す
ることにより、光アニールによる珪素膜の結晶化をおこ
なった。本実施例では、最初、エネルギー密度200m
J/cm2 のレーザー光を2〜10パルス照射し、次
に、エネルギー密度350mJ/cm2 のレーザー光を
2〜10パルス照射した。レーザー照射時の基板温度は
200℃とした。
Next, the silicon film was crystallized by light annealing by irradiating a KrF excimer laser beam. In this embodiment, first, the energy density is 200 m
A laser beam of J / cm 2 was irradiated with 2 to 10 pulses, and then a laser beam with an energy density of 350 mJ / cm 2 was irradiated with 2 to 10 pulses. The substrate temperature during laser irradiation was 200 ° C.

【0034】レーザーの最適なエネルギー密度は、基板
温度や非晶質珪素の膜質に加え、添加されたニッケル
(コバルト)の濃度にも依存する。本実施例では、2次
イオン質量分析(SIMS)法による分析の結果、1×
1018〜5×1018原子/cm 3 の濃度のニッケル(コ
バルト)が含有されていることが確認された。このよう
に、結晶化を促進する触媒元素を用いて、光アニールを
おこなう方法に関しては、特開平6−318701に開
示されている。この結果、島状珪素領域605、606
の端部に歪みの蓄積された領域607が形成された。
(図6(C))
The optimal energy density of the laser depends on the substrate
Nickel added in addition to temperature and film quality of amorphous silicon
(Cobalt) concentration. In this embodiment, the secondary
As a result of analysis by ion mass spectrometry (SIMS), 1 ×
1018~ 5 × 1018Atom / cm ThreeConcentration of nickel (co
(Balt) was confirmed to be contained. like this
Photo-annealing using a catalytic element that promotes crystallization
Regarding the method of carrying out the method, see JP-A-6-318701.
It is shown. As a result, the island-shaped silicon regions 605 and 606
The region 607 where the strain was accumulated was formed at the end of the.
(FIG. 6 (C))

【0035】次に、島状珪素領域の端部607のうち、
ゲイト電極が横断する部分のみをエッチングし、新た
に、島状珪素領域を形成した。この工程でエッチングさ
れた部分は図の点線608で示される。(図6(D)) そして、プラズマCVD法によって、厚さ1200Åの
酸化珪素膜609(ゲイト絶縁膜)を形成した。また、
その上に、厚さ5000Åの多結晶珪素膜(1%の燐を
含む)を減圧CVD法によって堆積し、これをエッチン
グして、ゲイト電極610、611を形成した。(図6
(E))
Next, of the ends 607 of the island-shaped silicon region,
Only the portion traversed by the gate electrode was etched to newly form an island-shaped silicon region. The portion etched in this step is indicated by the dotted line 608 in the figure. (FIG. 6D) Then, a silicon oxide film 609 (gate insulating film) having a thickness of 1200 ° was formed by a plasma CVD method. Also,
A polycrystalline silicon film (containing 1% phosphorus) having a thickness of 5000 ° was deposited thereon by a low pressure CVD method, and this was etched to form gate electrodes 610 and 611. (FIG. 6
(E))

【0036】次に、イオンドーピング法によって燐イオ
ンを珪素膜に、ゲイト電極をマスクとして導入した。本
実施例では、ドーピングガスとして水素で5%に希釈し
たフォスフィン(PH3 )を用いた。加速電圧は60〜
110kVが好ましかった。ドーズ量は1×1014〜5
×1015原子/cm2 とした。このようにして、N型の
不純物領域(=ソース/ドレイン)612、613を形
成した。
Next, phosphorus ions were introduced into the silicon film by ion doping using the gate electrode as a mask. In this embodiment, phosphine (PH 3 ) diluted to 5% with hydrogen was used as a doping gas. Acceleration voltage is 60 ~
110 kV was preferred. Dose amount is 1 × 10 14 to 5
× 10 15 atoms / cm 2 . Thus, N-type impurity regions (= source / drain) 612 and 613 were formed.

【0037】ドーピング後は、450℃で4時間の熱ア
ニールをおこなうことにより、不純物を活性化せしめる
ことができた。これは、半導体領域中にニッケル(コバ
ルト)が含有されているためである。(特開平6−26
7989を参照のこと)活性化のための熱アニール工程
の後、レーザー光等を照射して光アニールを施してもよ
い。
After the doping, the impurities were activated by performing thermal annealing at 450 ° C. for 4 hours. This is because nickel (cobalt) is contained in the semiconductor region. (JP-A-6-26
After the thermal annealing step for activation, optical annealing may be performed by irradiating a laser beam or the like.

【0038】上記の工程の後、1気圧の水素雰囲気(2
50〜350℃)でアニールすることにより、ゲイト絶
縁膜と半導体領域の界面の不対結合手を中和させた。
(図6(F)) 次に、プラズマCVD法によって厚さ5000Åの酸化
珪素膜616(層間絶縁物)を堆積し、これにコンタク
トホールを開孔した。そして、スパッタ法によって、厚
さ5000Åのアルミニウム膜を堆積し、これをエッチ
ングして、ソース/ドレインの電極・配線614、61
5を形成した。(図6(G))
After the above steps, a hydrogen atmosphere of 1 atm (2
Annealing at 50 to 350 ° C.) neutralized dangling bonds at the interface between the gate insulating film and the semiconductor region.
(FIG. 6F) Next, a 5000-nm-thick silicon oxide film 616 (interlayer insulator) was deposited by a plasma CVD method, and a contact hole was formed in the silicon oxide film 616. Then, an aluminum film having a thickness of 5000 ° is deposited by a sputtering method, and is etched to form source / drain electrodes / wirings 614 and 61.
5 was formed. (FIG. 6 (G))

【0039】〔実施例3〕本実施例は、非晶質珪素膜に
対して、珪素の結晶化を助長する金属元素を導入し、さ
らにレーザー光の照射を行うことにより、実質的に単結
晶と見なせる領域を形成し、この実質的に単結晶と見な
せる領域を用いて薄膜トランジスタの活性層を構成する
場合の例を示す。
[Embodiment 3] In this embodiment, a single crystal is substantially formed by introducing a metal element for promoting crystallization of silicon into an amorphous silicon film and further irradiating a laser beam. An example in which a region which can be regarded as a single crystal is formed, and an active layer of a thin film transistor is formed using the region which can be regarded as a substantially single crystal.

【0040】図7に本実施例に示す薄膜トランジスタの
一部の工程を示す。まずガラス基板701上に下地膜と
して酸化珪素膜702をプラズマCVD法またはスパッ
タ法により、3000Åの厚さに成膜した。次に非晶質
珪素膜703を500Åの厚さにプラズマCVD法また
は減圧熱CVD法で成膜した。
FIG. 7 shows some steps of the thin film transistor shown in this embodiment. First, a silicon oxide film 702 was formed as a base film on a glass substrate 701 to a thickness of 3000 ° by a plasma CVD method or a sputtering method. Next, an amorphous silicon film 703 was formed to a thickness of 500 ° by a plasma CVD method or a low pressure thermal CVD method.

【0041】そして試料を基板ごとスピナー700の上
に配置する。この状態で所定のニッケル濃度に調整され
たニッケル酢酸塩溶液を塗布し、水膜704形成した。
この状態が図7(A)に示されている。そして、スピナ
ーを用いたスピンドライを行うことにより、不要なニッ
ケル酢酸塩溶液を吹き飛ばし、微量のニッケル元素が非
晶質珪素膜の表面に接して保持された状態とした。
Then, the sample is placed on the spinner 700 together with the substrate. In this state, a nickel acetate solution adjusted to a predetermined nickel concentration was applied to form a water film 704.
This state is shown in FIG. Then, by spin-drying using a spinner, unnecessary nickel acetate solution was blown off, so that a trace amount of nickel element was held in contact with the surface of the amorphous silicon film.

【0042】次にパターニングを行うことにより、薄膜
トランジスタの活性層705を形成する。この状態にお
いては、活性層705は非晶質珪素膜で構成されてい
る。(図7(B))
Next, the active layer 705 of the thin film transistor is formed by patterning. In this state, active layer 705 is made of an amorphous silicon film. (FIG. 7 (B))

【0043】この状態でレーザー光を照射し、非晶質珪
素膜でなる活性層705を結晶化させた。ここで用いる
レーザー光は線状にビーム加工されたものある。レーザ
ー光の照射は、活性層の一方の辺から対向する辺に向か
って、線状レーザーが走査されながら照射されるよう行
う。またレーザー光としては、パルス発振のエキシマレ
ーザーを用いることが必要である。ここでは、KrFエ
キシマレーザー(波長248nm)を用いる。
In this state, laser light was irradiated to crystallize the active layer 705 made of an amorphous silicon film. The laser beam used here is a beam processed linearly. Irradiation with laser light is performed so that the linear laser is irradiated while being scanned from one side of the active layer to the opposite side. Further, it is necessary to use a pulse oscillation excimer laser as the laser light. Here, a KrF excimer laser (wavelength: 248 nm) is used.

【0044】このレーザー光の照射は、基板を500℃
の温度に加熱しながら行う。これは、レーザー光の照射
に従う結晶構造の急激な変化を緩和するためである。こ
の加熱温度は、450℃〜ガラス基板の歪み点以下の温
度の範囲とすることが好ましい。
The irradiation of the laser beam is performed by heating the substrate to 500 ° C.
This is performed while heating to the temperature described above. This is to alleviate a sudden change in the crystal structure due to laser light irradiation. The heating temperature is preferably in a range from 450 ° C. to a temperature equal to or lower than the strain point of the glass substrate.

【0045】非晶質珪素膜に対して線状のレーザー光が
照射されると、レーザー光が照射された領域が瞬間的に
溶融する。そして、この線状のレーザー光が走査されて
照射されることで、結晶成長が徐々に進行していき、単
結晶と見なせる領域を得ることができる。
When a linear laser beam is irradiated on the amorphous silicon film, the region irradiated with the laser beam is instantaneously melted. Then, by scanning and irradiating the linear laser light, crystal growth gradually proceeds, and a region that can be regarded as a single crystal can be obtained.

【0046】即ち、図7(C)に示すように非晶質珪素
膜で構成された活性層の一方の端部から線状のレーザー
光708が徐々に走査されながら照射されると、707
で示されるような単結晶と見なせる領域がレーザー光の
照射に伴って成長していき、最終的に活性層全体を単結
晶と見なせる状態とすることができる。
That is, as shown in FIG. 7 (C), when linear laser light 708 is irradiated while being gradually scanned from one end of the active layer formed of an amorphous silicon film, 707 is obtained.
The region which can be regarded as a single crystal as shown by the arrow grows with the irradiation of the laser beam, and finally, the entire active layer can be regarded as a single crystal.

【0047】このようにして、単結晶と見なせる珪素薄
膜で構成された活性層709が得られた。(図7
(D))
Thus, an active layer 709 composed of a silicon thin film which can be regarded as a single crystal was obtained. (FIG. 7
(D))

【0048】ここで示す単結晶と見なせる領域というの
は、その領域中において、以下の条件を満たしているこ
とが必要とである。 ・結晶粒界が実質的に存在していない。 ・点欠陥を中和するための水素またはハロゲン元素を1
×1015〜1×1020原子cm-3の濃度で含んでいる。 ・炭素および窒素の原子を1×1016〜5×1018原子
cm-3の濃度で含んでいる。 ・酸素の原子を1×1017〜5×1019原子cm-3の濃
度で含んでいる。
The region which can be regarded as a single crystal shown here needs to satisfy the following conditions in the region. -There is substantially no grain boundary. .One hydrogen or halogen element for neutralizing point defects
It is contained at a concentration of × 10 15 to 1 × 10 20 atoms cm −3 . It contains carbon and nitrogen atoms at a concentration of 1 × 10 16 to 5 × 10 18 atoms cm −3 . It contains oxygen atoms at a concentration of 1 × 10 17 to 5 × 10 19 atoms cm −3 .

【0049】また、本実施例で示すような珪素の結晶化
を助長する金属元素を利用している場合には、その膜中
に当該金属元素を1×1016〜5×1019cm-3の濃度
で含んでいる必要がある。この濃度範囲の意味するとこ
ろは、これ以上の濃度範囲では、金属としての特性が表
れてしまい半導体としての特性が得られず、またこの濃
度範囲以下では、そもそも珪素の結晶化を助長する作用
を得ることができないということである。
When a metal element that promotes crystallization of silicon is used as shown in the present embodiment, the metal element is contained in the film at 1 × 10 16 to 5 × 10 19 cm −3. Must be contained at a concentration of The meaning of this concentration range is that if the concentration range is higher than this, the characteristics as a metal appear and the characteristics as a semiconductor cannot be obtained.If the concentration range is lower than this range, the action of promoting the crystallization of silicon is not achieved. That you can't get it.

【0050】これらのことより分かるように、上記のレ
ーザー光の照射によって得られる単結晶とみなせる珪素
膜の領域は、単結晶ウエハーのような一般的な単結晶と
は本質的に異なるものである。
As can be seen from the above, the region of the silicon film which can be regarded as a single crystal obtained by the above-described laser light irradiation is essentially different from a general single crystal such as a single crystal wafer. .

【0051】このレーザー光の照射による結晶化の際に
おいても膜の収縮が発生し、その歪みは活性層の周辺部
に行くほど蓄積する。即ち、図7(D)の710で示さ
れる部分に歪みが集中して蓄積してしまう。
During the crystallization due to the laser light irradiation, the film shrinks, and the distortion accumulates toward the periphery of the active layer. That is, distortion concentrates and accumulates on the portion indicated by 710 in FIG. 7D.

【0052】また、一般に活性層の厚さは、数百Å〜数
千Å程度である。またその大きさは数μm角〜数百μm
角である。即ち、非常に薄い薄膜状の形状を有してい
る。このような薄い薄膜状の状態において、図7(C)
に示すような結晶成長が進行すると、その周囲、即ち結
晶成長の成長終点付近やそれ以上結晶成長が進行しない
領域に歪みが集中して発生してしまう。
In general, the thickness of the active layer is about several hundred to several thousand. The size is several μm square to several hundred μm.
Is the corner. That is, it has a very thin thin film shape. In such a thin film state, FIG.
When the crystal growth progresses as shown in (1), strain concentrates around it, that is, near the growth end point of the crystal growth or in a region where the crystal growth does not progress further.

【0053】このように主に2つの原因により、活性層
の周囲に歪みが集中して存在することとなってしまう。
活性層中にこのような歪みが集中している領域が存在す
ることは、薄膜トランジスタの動作において悪影響を及
ぼす原因ともなるもので、好ましいものではない。
As described above, mainly due to two causes, strain is concentrated around the active layer.
The presence of such a region in which the strain is concentrated in the active layer is not preferable because it may cause an adverse effect on the operation of the thin film transistor.

【0054】そこで、本実施例においても、活性層の周
囲全周をエッチングする。こうして図7(E)に示すよ
うな実質的に単結晶と見なせる領域で構成され、また応
力の影響が低減された活性層711を得ることができ
る。(図7(E))
Therefore, also in this embodiment, the entire periphery of the active layer is etched. Thus, an active layer 711 including a region substantially regarded as a single crystal as shown in FIG. 7E and having reduced influence of stress can be obtained. (FIG. 7E)

【0055】活性層を711を得た後、図8(A)に示
すように、活性層711を覆ってゲイト絶縁膜712と
して酸化珪素膜を1000Åの厚さにプラズマCVD法
で成膜した。さらにP(リン)を多量にドーピングした
多結晶珪素膜を減圧熱CVD法で5000Åの厚さに成
膜し、パターニングを施すことにより、ゲイト電極71
3を形成した。(図8(A))
After obtaining the active layer 711, as shown in FIG. 8A, a silicon oxide film was formed as a gate insulating film 712 to a thickness of 1000.degree. Further, a polycrystalline silicon film doped with a large amount of P (phosphorus) is formed to a thickness of 5000 ° by a low pressure thermal CVD method, and is patterned to form a gate electrode 71.
3 was formed. (FIG. 8A)

【0056】次にP(リン)イオンの注入をプラズマド
ーピング法またはイオン注入法により行い、自己整合的
にソース領域714とドレイン領域716を形成した。
そしてゲイト電極713がマスクとなることによって不
純物イオンが注入されない領域715をチャネル形成領
域として画定した。(図8(B))
Next, P (phosphorus) ions were implanted by a plasma doping method or an ion implantation method to form a source region 714 and a drain region 716 in a self-aligned manner.
Then, a region 715 into which impurity ions are not implanted by using the gate electrode 713 as a mask is defined as a channel formation region. (FIG. 8 (B))

【0057】次に層間絶縁膜として酸化珪素膜717を
TEOSガスを用いたプラズマCVD法で7000Åの
厚さに成膜した。そしてコンタクトホールの形成後、チ
タンとアルミニウムの積層膜を用いて、ソース電極とド
レイン電極の形成を行った。また図面では示されない
が、ゲイト電極713へのコンタクト電極も同時に形成
した。そして最後に350℃の水素雰囲気中において1
時間の加熱処理を加えることにより、図8(C)に示す
ような薄膜トランジスタを完成させた。
Next, a silicon oxide film 717 was formed as an interlayer insulating film to a thickness of 7000 ° by a plasma CVD method using TEOS gas. After the formation of the contact hole, a source electrode and a drain electrode were formed using a laminated film of titanium and aluminum. Although not shown in the drawing, a contact electrode to the gate electrode 713 was formed at the same time. Finally, at 350 ° C. in a hydrogen atmosphere,
By performing heat treatment for a long time, a thin film transistor as shown in FIG. 8C was completed.

【0058】このようにして得られた薄膜トランジスタ
は、活性層が単結晶と見なせるような珪素膜で構成され
ているので、その電気的な特性もSOI技術等を利用し
て作製された単結晶珪素膜を用いた薄膜トランジスタに
匹敵するものとすることができる。
In the thin film transistor thus obtained, the active layer is formed of a silicon film that can be regarded as a single crystal, and the electrical characteristics of the thin film transistor are also made of single crystal silicon manufactured using SOI technology or the like. It can be comparable to a thin film transistor using a film.

【0059】〔実施例4〕本実施例は、実施例3に示し
た構成において、活性層を構成するべくパターニングさ
れた非晶質珪素膜に対するレーザー光の照射の仕方を工
夫し、より結晶化がし易いように工夫した例である。
[Embodiment 4] In this embodiment, the method of irradiating the amorphous silicon film patterned to form the active layer with a laser beam in the structure shown in Embodiment 3 is improved. This is an example that has been devised so that it can be easily performed.

【0060】図9に示すのは、実施例3に示した工程に
おける活性層に対するレーザー光の照射方法である。こ
の場合、パターニングされた非晶質珪素膜901(後に
活性層となるので活性層と呼ぶこととする)の一方の辺
に平行に長手方向を有する線状のレーザー光を照射す
る。そして照射しつつ矢印の方向に走査することによっ
て、活性層901を単結晶と見なせる領域に変成する。
FIG. 9 shows a method of irradiating the active layer with laser light in the process shown in the third embodiment. In this case, a linear laser beam having a longitudinal direction parallel to one side of the patterned amorphous silicon film 901 (which will be referred to as an active layer since it becomes an active layer later) is irradiated. By scanning in the direction of the arrow while irradiating, the active layer 901 is transformed into a region that can be regarded as a single crystal.

【0061】本実施例に示す方法においては、図10に
示すように活性層901の角の部分から結晶成長が進行
するように、線状のレーザー光900の走査方向を設定
したことを特徴とする。図10で示すレーザー光の照射
方法を採用した場合、図11に示すように狭い領域から
徐々に広い領域へと結晶成長が進行していくことなるの
で、結晶成長がスムーズに進行し易い。そして、図9に
示すような状態でレーザー光を照射した場合に比較し
て、より単結晶と見なせる領域を形成し易く、またその
再現性も高いものとすることができる。
The method shown in this embodiment is characterized in that the scanning direction of the linear laser light 900 is set so that the crystal growth proceeds from the corners of the active layer 901 as shown in FIG. I do. When the method of irradiating laser light shown in FIG. 10 is employed, crystal growth proceeds from a narrow region to a wide region gradually as shown in FIG. Then, as compared with the case where laser light is irradiated in the state shown in FIG. 9, a region that can be regarded as a single crystal can be formed more easily, and its reproducibility can be made higher.

【0062】[0062]

【発明の効果】本発明により、光アニールによって結晶
化させた半導体膜を用いて作製された絶縁ゲイト型半導
体装置の劣化を低減せしめることができた。実施例では
珪素半導体を中心に説明したが、同様な効果は他の半導
体(例えば、珪素ゲルマニウム合金半導体、硫化亜鉛半
導体、炭化珪素半導体他)においても得られる。このよ
うに本発明は工業的に価値を有するものである。
According to the present invention, deterioration of an insulated gate semiconductor device manufactured using a semiconductor film crystallized by optical annealing can be reduced. Although the description has been given mainly of the silicon semiconductor in the embodiment, the same effect can be obtained in other semiconductors (for example, a silicon germanium alloy semiconductor, a zinc sulfide semiconductor, a silicon carbide semiconductor, and the like). As described above, the present invention has industrial value.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の作製工程の概念図(上方より見た
図)を示す。
FIG. 1 shows a conceptual diagram (a diagram viewed from above) of a manufacturing process of the present invention.

【図2】 本発明の作製工程の概念図(上方より見た
図)を示す。
FIG. 2 shows a conceptual diagram (a diagram viewed from above) of a manufacturing process of the present invention.

【図3】 従来法の作製工程例(上方より見た図と断
面)を示す。
FIG. 3 shows a manufacturing process example (a diagram and a cross section viewed from above) of a conventional method.

【図4】 光アニール時に薄膜半導体に加わる力につ
いて示す。
FIG. 4 shows a force applied to a thin film semiconductor during optical annealing.

【図5】 実施例1の作製工程断面図を示す。FIG. 5 shows a cross-sectional view of a manufacturing process in Example 1.

【図6】 実施例2の作製工程断面図を示す。FIG. 6 shows a cross-sectional view of a manufacturing process in Example 2.

【図7】 実施例2の作製工程断面図を示す。FIG. 7 shows a cross-sectional view of a manufacturing process in Example 2.

【図8】 実施例2の作製工程断面図を示す。FIG. 8 shows a cross-sectional view of a manufacturing process in Example 2.

【図9】 活性層(島上の半導体領域)に対する線状
のレーザー光の照射の状態を示す上面図。
FIG. 9 is a top view showing a state in which an active layer (a semiconductor region on an island) is irradiated with a linear laser beam.

【図10】 活性層(島上の半導体領域)に対する線状
のレーザー光の照射の状態を示す上面図。
FIG. 10 is a top view showing a state in which an active layer (a semiconductor region on an island) is irradiated with a linear laser beam.

【図11】 活性層(島上の半導体領域)に対する線状
のレーザー光の照射に従う結晶化の様子を示す。
FIG. 11 shows a state of crystallization following irradiation of a linear laser beam on an active layer (a semiconductor region on an island).

【符号の説明】[Explanation of symbols]

11 島状半導体領域 12 光アニール前の島状半導体領域の外
周 13 光アニールによって歪みの蓄積した
領域 14 光アニール後の島状半導体領域の外
周 15 半導体素子を構成するための半導体
領域 16 ゲイト電極 21 島状半導体領域 22 光アニール前の島状半導体領域の外
周 23 光アニールによって歪みの蓄積した
領域 24 光アニール後にエッチングした領域 25 半導体素子のチャネル 26 ゲイト電極 31 島状半導体領域 32 光アニール前の島状半導体領域の外
周 33 光アニールによって歪みの蓄積した
領域 34 ゲイト電極 35 ゲイト絶縁膜 41 島状半導体領域 42 光アニール前の島状半導体領域の外
周 43 光アニールによって歪みの蓄積した
領域 501 ガラス基板 502 下地膜(酸化珪素) 503 非晶質珪素膜 504、505 N型不純物領域 506、507 島状半導体領域 508 歪みの蓄積された領域 509 エッチングした部分 510、511 島状半導体領域 512 ゲイト絶縁膜(酸化珪素) 513、514 ゲイト電極(アルミニウム) 515 層間絶縁膜(酸化珪素) 516、517 ソース/ドレイン電極・配線(アル
ミニウム) 601 ガラス基板 602 下地膜(酸化珪素) 603 非晶質珪素膜 604 酢酸ニッケル(もしくはコバルト)
層 605、606 島状半導体領域 607 歪みの蓄積された領域 608 エッチングした部分 609 ゲイト絶縁膜(酸化珪素) 610、611 ゲイト電極(多結晶珪素) 612、613 ソース/ドレイン 614、615 ソース/ドレイン電極・配線(アル
ミニウム) 614 層間絶縁物(酸化珪素) 701 ガラス基板 702 下地膜(酸化珪素膜) 703 非晶質珪素膜 704 ニッケル酢酸塩溶液の水膜 705 活性層(島状の半導体領域) 707 結晶化された領域 708 レーザー光 709 結晶化された活性層 710 歪みの集中した領域 711 活性層(島状の半導体領域) 712 ゲイト絶縁膜(酸化珪素膜) 713 ゲイト電極 714 ソース領域 715 チャネル形成領域 716 ドレイン領域 717 層間絶縁膜(酸化珪素膜) 718 ソース電極 719 ドレイン電極 901 活性層(島状の半導体領域) 900 線状のレーザービーム
REFERENCE SIGNS LIST 11 island-shaped semiconductor region 12 outer periphery of island-shaped semiconductor region before optical annealing 13 region in which strain is accumulated by optical annealing 14 outer periphery of island-shaped semiconductor region after optical annealing 15 semiconductor region for forming semiconductor element 16 gate electrode 21 Island-shaped semiconductor region 22 Outer periphery of island-shaped semiconductor region before optical annealing 23 Region where strain is accumulated by optical annealing 24 Region etched after optical annealing 25 Channel of semiconductor element 26 Gate electrode 31 Island-shaped semiconductor region 32 Island before optical annealing Outer periphery of semiconductor region 33 Region in which strain is accumulated by optical annealing 34 Gate electrode 35 Gate insulating film 41 Island semiconductor region 42 Outer periphery of island semiconductor region before optical annealing 43 Region in which distortion is accumulated by optical annealing 501 Glass substrate 502 Base film (silicon oxide) 503 Amorphous silicon 504, 505 N-type impurity region 506, 507 Island semiconductor region 508 Region where strain is accumulated 509 Etched portion 510, 511 Island semiconductor region 512 Gate insulating film (silicon oxide) 513, 514 Gate electrode (aluminum) 515 interlayer Insulating film (silicon oxide) 516, 517 Source / drain electrode / wiring (aluminum) 601 Glass substrate 602 Underlayer (silicon oxide) 603 Amorphous silicon film 604 Nickel acetate (or cobalt)
Layers 605, 606 Island-shaped semiconductor region 607 Strain-stored region 608 Etched portion 609 Gate insulating film (silicon oxide) 610, 611 Gate electrode (polycrystalline silicon) 612, 613 Source / drain 614, 615 Source / drain electrode -Wiring (aluminum) 614 Interlayer insulator (silicon oxide) 701 Glass substrate 702 Base film (silicon oxide film) 703 Amorphous silicon film 704 Nickel acetate solution water film 705 Active layer (island-shaped semiconductor region) 707 Crystal Region 708 laser light 709 crystallized active layer 710 region with concentrated strain 711 active layer (island-shaped semiconductor region) 712 gate insulating film (silicon oxide film) 713 gate electrode 714 source region 715 channel formation region 716 Drain region 717 Interlayer insulating film (silicon oxide film) 718 source electrode 719 drain electrode 901 active layer (island-shaped semiconductor region) 900 linear laser beam

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成13年8月3日(2001.8.3)[Submission date] August 3, 2001 (2001.8.3)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 BA07 BB02 BB07 CA10 DA02 DA03 DB02 DB03 FA06 FA22 HA03 JA01 5F110 AA14 BB01 CC02 DD02 DD13 EE06 EE09 EE38 EE44 EE45 FF02 FF30 GG01 GG02 GG13 GG23 GG25 GG33 GG34 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL11 HL23 NN04 NN23 NN35 PP01 PP03 PP04 PP05 PP06 PP07 PP10 PP13 PP23 PP27 PP29 PP34 QQ11 QQ24  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) HJ12 HJ13 HJ23 HL03 HL04 HL11 HL23 NN04 NN23 NN35 PP01 PP03 PP04 PP05 PP06 PP07 PP10 PP13 PP23 PP27 PP29 PP34 QQ11 QQ24

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】絶縁表面を有する基板上に非晶質半導体膜
を成膜し、前記非晶質半導体膜に線状のレーザー光を走
査しながら照射して結晶性半導体膜とする半導体装置の
作製方法であって、前記結晶性半導体膜中の酸素濃度
は、1×1017〜5×1019原子cm−3であるこ
とを特徴とする半導体装置の作製方法。
An amorphous semiconductor film is formed over a substrate having an insulating surface, and the amorphous semiconductor film is irradiated with a linear laser beam while being scanned to form a crystalline semiconductor film. A method for manufacturing a semiconductor device, wherein the concentration of oxygen in the crystalline semiconductor film is 1 × 10 17 to 5 × 10 19 atoms cm −3 .
【請求項2】絶縁表面を有する基板上に非晶質半導体膜
を成膜し、前記非晶質半導体膜に線状のレーザー光を走
査しながら照射して結晶性半導体膜とする半導体装置の
作製方法であって、前記結晶性半導体膜中の酸素濃度
は、1×1017〜5×1019原子cm−3であり、
前記結晶性半導体膜中の炭素濃度、窒素濃度は、それぞ
れ1×1016〜5×1018原子cm−3であること
を特徴とする半導体装置の作製方法。
2. A semiconductor device comprising: forming an amorphous semiconductor film on a substrate having an insulating surface; irradiating the amorphous semiconductor film with a linear laser beam while scanning the amorphous semiconductor film to form a crystalline semiconductor film; In a manufacturing method, an oxygen concentration in the crystalline semiconductor film is 1 × 10 17 to 5 × 10 19 atoms cm −3 ,
A method for manufacturing a semiconductor device, wherein the concentration of carbon and the concentration of nitrogen in the crystalline semiconductor film are each 1 × 10 16 to 5 × 10 18 atoms cm −3 .
【請求項3】絶縁表面を有する基板上に非晶質半導体膜
を成膜し、前記非晶質半導体膜に線状のレーザー光を走
査しながら照射して結晶性半導体膜とする半導体装置の
作製方法であって、前記結晶性半導体膜中の酸素濃度
は、1×1017〜5×1019原子cm−3であり、
前記結晶性半導体膜中の炭素濃度、窒素濃度は、それぞ
れ1×1016〜5×1018原子cm−3であり、前
記結晶性半導体膜は、水素またはハロゲン元素を1×1
15〜1×1020原子cm−3で含むことを特徴と
する半導体装置の作製方法。
3. A semiconductor device according to claim 1, wherein an amorphous semiconductor film is formed on a substrate having an insulating surface, and the amorphous semiconductor film is irradiated with a linear laser beam while scanning to form a crystalline semiconductor film. In a manufacturing method, an oxygen concentration in the crystalline semiconductor film is 1 × 10 17 to 5 × 10 19 atoms cm −3 ,
The concentration of carbon and the concentration of nitrogen in the crystalline semiconductor film are 1 × 10 16 to 5 × 10 18 atoms cm −3 , respectively, and the crystalline semiconductor film contains 1 × 1 of hydrogen or a halogen element.
0 15 to 1 × 10 20 atoms cm −3 , wherein the method includes manufacturing a semiconductor device.
【請求項4】絶縁表面を有する基板上に非晶質半導体膜
を成膜し、前記非晶質半導体膜に線状のレーザー光を走
査しながら照射して結晶性半導体膜とする半導体装置の
作製方法であって、前記結晶性半導体膜中の酸素濃度
は、1×1017〜5×1019原子cm−3であり、
前記結晶性半導体膜中の炭素濃度、窒素濃度は、それぞ
れ1×1016〜5×1018原子cm−3であり、前
記結晶性半導体膜は、水素またはハロゲン元素を1×1
15〜1×1020原子cm−3で含み、前記結晶性
半導体膜は、結晶粒界が存在していないことを特徴とす
る半導体装置の作製方法。
4. A semiconductor device comprising: forming an amorphous semiconductor film on a substrate having an insulating surface; irradiating the amorphous semiconductor film with a linear laser beam while scanning the amorphous semiconductor film to form a crystalline semiconductor film; In a manufacturing method, an oxygen concentration in the crystalline semiconductor film is 1 × 10 17 to 5 × 10 19 atoms cm −3 ,
The concentration of carbon and the concentration of nitrogen in the crystalline semiconductor film are 1 × 10 16 to 5 × 10 18 atoms cm −3 , respectively, and the crystalline semiconductor film contains 1 × 1 of hydrogen or a halogen element.
A method for manufacturing a semiconductor device, wherein the crystalline semiconductor film has a crystal grain boundary of 0 15 to 1 × 10 20 atoms cm −3 .
【請求項5】請求項1から4のいずれか一項において、
前記半導体膜は、珪素膜であることを特徴とする半導体
装置の作製方法。
5. The method according to claim 1, wherein:
The method for manufacturing a semiconductor device, wherein the semiconductor film is a silicon film.
【請求項6】請求項1から4のいずれか一項において、
前記半導体膜は、珪素ゲルマニウム膜であることを特徴
とする半導体装置の作製方法。
6. The method according to claim 1, wherein:
The method for manufacturing a semiconductor device, wherein the semiconductor film is a silicon germanium film.
【請求項7】請求項1から6のいずれか一項において、
前記レーザー光は、エキシマレーザー光であることを特
徴とする半導体装置の作製方法。
7. The method according to claim 1, wherein
The method for manufacturing a semiconductor device, wherein the laser light is excimer laser light.
【請求項8】請求項1から6のいずれか一項において、
前記レーザー光は、Nd:YAGレーザー光であること
を特徴とする半導体装置の作製方法。
8. The method according to claim 1, wherein:
The method for manufacturing a semiconductor device, wherein the laser light is an Nd: YAG laser light.
【請求項9】請求項8において、前記Nd:YAGレー
ザー光は、Nd:YAGレーザーの第2高調波であるこ
とを特徴とする半導体装置の作製方法。
9. The method for manufacturing a semiconductor device according to claim 8, wherein the Nd: YAG laser beam is a second harmonic of a Nd: YAG laser.
JP2001156269A 2001-05-25 2001-05-25 Method for manufacturing thin film transistor Expired - Fee Related JP3842072B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001156269A JP3842072B2 (en) 2001-05-25 2001-05-25 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001156269A JP3842072B2 (en) 2001-05-25 2001-05-25 Method for manufacturing thin film transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP05648195A Division JP3778456B2 (en) 1995-02-21 1995-02-21 Method for manufacturing insulated gate thin film semiconductor device

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2001236920A Division JP3842083B2 (en) 2001-08-03 2001-08-03 Thin film transistor, manufacturing method thereof, and display device
JP2001236909A Division JP3842082B2 (en) 2001-08-03 2001-08-03 Thin film transistor and manufacturing method thereof
JP2001236924A Division JP3857085B2 (en) 2001-08-03 2001-08-03 Thin film transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002043222A true JP2002043222A (en) 2002-02-08
JP3842072B2 JP3842072B2 (en) 2006-11-08

Family

ID=19000298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001156269A Expired - Fee Related JP3842072B2 (en) 2001-05-25 2001-05-25 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP3842072B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949452B2 (en) 2002-07-24 2005-09-27 Hitachi, Ltd. Method for fabricating image display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949452B2 (en) 2002-07-24 2005-09-27 Hitachi, Ltd. Method for fabricating image display device
US7192852B2 (en) 2002-07-24 2007-03-20 Hitachi, Ltd. Method for fabricating image display device
US7666769B2 (en) 2002-07-24 2010-02-23 Hitachi, Ltd. Method for fabricating image display device

Also Published As

Publication number Publication date
JP3842072B2 (en) 2006-11-08

Similar Documents

Publication Publication Date Title
JP3778456B2 (en) Method for manufacturing insulated gate thin film semiconductor device
US5637515A (en) Method of making thin film transistor using lateral crystallization
JP2649325B2 (en) Method for manufacturing semiconductor device
KR0165140B1 (en) Method of fabricating semiconductor device and method of processing substrate
JPH07153961A (en) Sequential stagger type thin-film transistor and its manufacture
US7186601B2 (en) Method of fabricating a semiconductor device utilizing a catalyst material solution
KR20030069779A (en) Thin film transistor and method for manufacturing thereof
JP3630593B2 (en) Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display device
KR100282233B1 (en) Thin film transistor and its manufacturing method
JP3857085B2 (en) Thin film transistor and manufacturing method thereof
JP3842083B2 (en) Thin film transistor, manufacturing method thereof, and display device
JP3767727B2 (en) Method for manufacturing semiconductor device
JP3347340B2 (en) Method for manufacturing thin film transistor
JP3842082B2 (en) Thin film transistor and manufacturing method thereof
JP3842072B2 (en) Method for manufacturing thin film transistor
JP3488361B2 (en) Method for manufacturing semiconductor device
JP4514908B2 (en) Manufacturing method of semiconductor device
JP3488441B2 (en) Method for manufacturing active liquid crystal display device
JP2001244471A (en) Thin film transistor
JP3488440B2 (en) Method for manufacturing active liquid crystal display device
JPH10189993A (en) Semiconductor device and manufacture thereof
JPH09289326A (en) Manufacture of semiconductor device
JP2001237432A (en) Fabrication method of thin-film transistor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060809

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees