JP2002033669A - 復号回路及びその復号方法 - Google Patents
復号回路及びその復号方法Info
- Publication number
- JP2002033669A JP2002033669A JP2000218297A JP2000218297A JP2002033669A JP 2002033669 A JP2002033669 A JP 2002033669A JP 2000218297 A JP2000218297 A JP 2000218297A JP 2000218297 A JP2000218297 A JP 2000218297A JP 2002033669 A JP2002033669 A JP 2002033669A
- Authority
- JP
- Japan
- Prior art keywords
- error
- polynomial
- syndrome
- galois field
- error value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/159—Remainder calculation, e.g. for encoding and syndrome calculation
- H03M13/1595—Parallel or block-wise remainder calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1525—Determination and particular use of error location polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1525—Determination and particular use of error location polynomials
- H03M13/153—Determination and particular use of error location polynomials using the Berlekamp-Massey algorithm
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1525—Determination and particular use of error location polynomials
- H03M13/1535—Determination and particular use of error location polynomials using the Euclid algorithm
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/154—Error and erasure correction, e.g. by using the error and erasure locator or Forney polynomial
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1545—Determination of error locations, e.g. Chien search or other methods or arrangements for the determination of the roots of the error locator polynomial
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1555—Pipelined decoder implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/158—Finite field arithmetic processing
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
号回路を提供する。 【解決手段】 シンドローム計算部2は第1〜第L符号
語のシンドローム多項式S1〜SLを算出する。誤り位
置多項式・誤り数値多項式導出部3の第1〜第L符号語
用誤り位置多項式・誤り数値多項式導出部31−1〜3
1−Lは第1〜第L符号語用誤り位置多項式σ1〜σL
と第1〜第L符号語用誤り数値多項式ω1〜ωLとを導
出し、誤り位置・誤り数値計算部4に出力する。誤り位
置・誤り数値計算部4は誤り位置多項式係数・誤り数値
多項式係数から誤り位置、誤り数値を導出し、誤り訂正
部6に出力する。誤り訂正部6は誤り位置・誤り数値計
算部4から入力された誤り位置と誤り数値とを基に、受
信符号語保存部5に保存された受信符号語を訂正し、訂
正符号語を外部へ出力する。
Description
号方法に関し、特に複数の符号語がインタリーブされて
伝送され、受信側で複数の符号語を同時に復号すること
が要求されるシステムに用いられるBCH(Bose
Chaudhuri Hocquenghem cod
e)復号回路に関する。
符号語毎にリードソロモン復号器を割り当てる方式が知
られている。この方式については、「符号理論」(今井
秀樹、電子情報通信学会、1990年3月刊)(以下、
文献とする)等に記載されている。
消費電力が大きく、複数の符号語がインタリーブされて
伝送され、受信側で複数の符号語を同時に復号すること
が要求されるシステムには適さない。
復号するシステムを構成した場合のシステム構成例を図
21に示す。図21において、第1〜第M受信符号語は
第1〜第M復号器11−1〜11−Mに入力される。第
1〜第M復号器11−1〜11−Mは復号化処理を行
い、第1〜第M訂正符号語を出力する。
Mの構成を図22に示す。図22において、復号器11
はシンドローム計算部12と、誤り位置多項式・誤り数
値多項式導出部13と、誤り位置・誤り数値計算部14
と、受信符号語保存部15と、誤り訂正部16とから構
成されている。
検査信号16バイト付加された符号長255バイトの符
号語を復号する場合を考えると、1バイトの信号は要素
数256のガロア体の元に変換される。ガロア体の原始
多項式は、x8 +x4 +x3+x2 +1、原始元はαと
する。生成多項式G(x)は、 G(x)=(x−1)(x−α2 )……(x−α15) ……(1) とする。上記の例について以下説明する。
図23に示す。シンドローム計算部12は16個のガロ
ア体加算器121−1〜121−16と、16個の帰還
シフトレジスタ122−1〜122−16と、16個の
ガロア体定数乗算器(×α0,×α1 ,……,×α15)
123−1〜123−16と、カウンタ126と、ガロ
ア体定数乗算器入力信号セレクタ124−1〜124−
16と、シンドローム係数出力セレクタ125−1〜1
25−16とから構成されている。
算出する。シンドローム係数Si は、 Si =Y(αi ) =Y0 +Y1 αi +Y2 α2i+Y3 α3i+……+Y254 α254i ……(3) i=0,……,15 で定義される。ここで、(3)式において、Y(x)は
受信多項式、αは原始元である。
き、 Si =(……((Y254 αi +Y253 )αi +Y252 )αi +……+Y1 )αi +Y0 ……(4) となる。したがって、シンドローム係数を受信符号語Y
j に対して順次計算していくためには、 Si ←(Si αi +Yj ) と計算していけばよい。
イトづつクロックに同期させて入力する。カウンタ12
6は受信符号語の先頭Y254 が入力される時、0にリセ
ットされる。以降、カウンタ126はクロック毎にカウ
ンタ値をインクリメントする。カウンタ126はカウン
タ値によってガロア体定数乗算器入力信号セレクタ12
4−1〜124−16とシンドローム係数出力セレクタ
125−1〜125−16とを制御する。
入力信号セレクタ124−1〜124−16は0を出力
する。この場合、受信符号語の先頭Y254 が帰還シフト
レジスタ122−1〜122−16にセットされる。カ
ウンタ値が0の時以外の場合、ガロア体定数乗算器入力
信号セレクタ124−1〜124−16は帰還シフトレ
ジスタ122−1〜122−16の出力を出力する。
合、帰還シフトレジスタ122−1〜122−16の出
力は、ガロア体定数乗算器123−1〜123−16で
定数(αi )倍され、ガロア体加算器121−1〜12
1−16において受信符号語Y 254-j と加算される。加
算結果は帰還シフトレジスタ122−1〜122−16
に入力され、シフトレジスタ内容が更新される。
254 から順番に入力していき、Y0 を読込んだ時の帰還
シフトレジスタ122−1〜122−16の内容がSi
になる。この時、カウンタ値は254である。
数出力セレクタ125−1〜125−16はシンドロー
ム係数Si (i=0,……,15)として、帰還シフト
レジスタ122−1〜122−16の出力が誤り位置多
項式・誤り数値多項式導出部13に出力される。
3はEuclid(ユークリッド)互除法アルゴリズム
等を用いて誤り位置多項式・誤り数値多項式を導出し、
誤り位置多項式係数・誤り数値多項式係数を誤り位置・
誤り数値計算部14に出力する。誤り位置多項式σ
(z)は、 σ(z)=σ0 +σ1 z+……+σ8 z8 ……(5) で表され、誤り数値多項式ω(z)は、 ω(z)=ω0 +ω1 z+……+ω7 z7 ……(6) で表される。Euclid互除法アルゴリズムについて
は上記の文献に記載されている。
多項式係数・誤り数値多項式係数から誤り位置、誤り数
値を導出し、誤り訂正部16に出力する。ここで、誤り
数値分母多項式σodd (z)を導入する。
置多項式σ(z)から奇数次成分を取り出したものであ
り、 σodd (z)=σ1 z+σ3 z3 +σ5 z5 +σ7 z7 ……(7) で表される。
(i=1,……,255)を逐次代入していき、σ(α
i )=0となった場合、受信符号語の255−i次成分
Y25 5-i に誤りが生じたと分かる。このように、αのべ
き乗αi (i=1,……,255)を逐次代入して解を
求める方法をChien解法と呼ぶ。誤り位置多項式か
ら誤り位置を導出することができる理論的な背景につい
ては、上記の文献に記載されている。
誤り値はω(αi )/σodd (αi)で表される。誤り
値分子ω(αi )と誤り値分母σodd (αi )とは、C
hien解法を使って求められる。
成を図24に示す。図24において、誤り位置・誤り数
値計算部14は誤り位置Chien解法部141と、誤
り数値分母Chien解法部142と、誤り数値分子C
hien解法部143と、誤り位置判定回路144と、
ガロア体除算回路145と、カウンタ146とから構成
されている。
σ0 ,……,σ8 、誤り数値多項式係数ω0 ,……,ω
7 が入力される時、0にリセットされる。以降、カウン
タ146はクロック毎にカウンタ値をインクリメントす
る。
図25に示す。図25において、誤り位置Chien解
法部141は9個の帰還シフトレジスタ1412−1〜
1412−9と、9個のガロア体定数乗算器1413−
1〜1413−9と、9個の帰還シフトレジスタ入力信
号セレクタ1411−1〜1411−9と、9入力ガロ
ア体加算器1414とから構成されている。
解法部141の動作について説明する。カウンタ値が0
の時、帰還シフトレジスタ入力信号セレクタ1411−
1〜1411−9は誤り位置多項式係数σ0 ,……,σ
8 を出力し、帰還シフトレジスタ1412−1〜141
2−9に誤り位置多項式係数σ0 ,……,σ8 をセット
する。k次の誤り位置多項式係数σk を格納した帰還シ
フトレジスタ1412−1〜1412−9の出力はガロ
ア体定数乗算器1413−1〜1413−9でαk 倍さ
れる。
ジスタ入力信号セレクタ1411−1〜1411−9は
ガロア体定数乗算器1413−1〜1413−9の出力
を選択する。したがって、カウンタ値が0以外の場合、
帰還シフトレジスタ1412−1〜1412−9はガロ
ア体定数乗算器1413−1〜1413−9の出力で更
新される。
1412−9の出力は9入力ガロア体加算器1414に
入力され、9入力ガロア体加算器1414は加算結果を
誤り位置判定回路144に出力する。このシフトを25
5回繰り返す。i回目のシフトの時、9入力ガロア体加
算器1414の出力はσ(αi )となる。
り位置Chien解法部141と同様の回路構成で実現
し、i回目のシフトの時σodd (αi )を出力する。誤
り数値分子Chien解法部143は誤り位置Chie
n解法部141と同様の回路構成で実現し、i回目のシ
フトの時ω(αi )を出力する。
ien解法部142から出力されるσodd (αi )と、
誤り数値分子Chien解法部143から出力されるω
(α i )とはガロア体除算回路145に入力される。ガ
ロア体除算回路145は除算結果ω(αi )/σ
odd (αi )を誤り数値として誤り位置判定回路144
に出力する。
n解法部141から出力されたσ(αi )は誤り位置判
定回路144に入力される。誤り位置判定回路144は
σ(αi )=0の時、255−i次成分Y255-i に誤り
が生じたと判定し、誤り位置255−iと、ガロア体除
算回路145から入力される誤り数値ω(αi )/σ
odd (αi )とを誤り訂正部16に出力する。誤り位置
判定回路144は現在のシフト回数をカウンタ値から判
別する。
部14から入力される誤り位置と誤り数値とを基に、受
信符号語保存部15に保存された受信符号語を訂正し、
訂正符号語を外部へ出力する。
では、回路規模及び消費電力が大きいので、複数の符号
語がインタリーブされて伝送され、受信側で複数の符号
語を同時に復号することが要求されるシステムに適さな
いという問題がある。
を解消し、回路規模及び消費電力を大幅に削減すること
ができる復号回路及びその復号方法を提供することにあ
る。
は、複数の符号語がインタリーブされて伝送され、受信
側で複数の符号語を同時に復号することが要求されるシ
ステムに用いられる復号回路であって、前記複数の符号
語を同時に復号する復号器を備えている。
インタリーブされて伝送され、受信側で複数の符号語を
同時に復号することが要求されるシステムに用いられる
復号方法であって、前記複数の符号語を一つの復号器で
同時に復号するようにしている。
haudhuri Hocquenghem cod
e)復号回は、複数の符号語を同時に復号することが可
能なBCH復号回路及び方法を実現することを特徴とす
る。
H符号の一種であるリードソロモン符号を用い、1つの
復号器によって複数の符号語を同時に処理している。以
下の説明では符号語数をL、符号長をNブロック、冗長
検査長をKブロック、並列処理数をM、ガロア体原始多
項式次数をDとする。但し、符号長Nが並列処理数Mで
割り切れない場合には符号語先頭に補助信号を付加す
る。補助信号長Pは(N+P)をMで割り切れるように
する最小の自然数Pであり、補助信号の値は0とする。
尚、以下の説明では並列処理を行う場合について述べる
が、必ずしも並列処理を行う必要はない。
ーム計算部と、誤り位置多項式・誤り数値多項式導出部
と、誤り位置・誤り数値計算部と、受信符号語保存部
と、誤り訂正部とから構成されている。
シンドローム多項式S1〜SLを算出し、第1符号語の
シンドローム多項式S1及びその係数S10 〜S1K-1
は、 S1(z)=S10 +S11 z+S12 z2 +……+S1K-1 zK-1 ……(8) S1i =Y1(αi ) =Y10 +Y11 αi +Y12 α2i+……+Y1N-1 α(N-1)i ……(9) i=0〜K−1 で定義される。ここで、αは原始元である。
語Y1j に対して順次計算していくためには、 S1i ←(S1i αi +Y1j ) ……(11) と計算していけばよい。
2〜SLも、上記の処理と同様にして求められる。
シンドローム係数計算部と、シンドローム係数更新前処
理部と、カウンタとから構成されている。本発明ではL
符号語を同時に処理するため、第1〜第L符号語をMブ
ロックづつ高次成分から順々にシンドローム計算部へ入
力する。
符号語のN−1成分からN−M成分(Y1N-1 ,……,
Y1N-M ),……,(YLN-1 ,……,YLN-M )が入
力され、次のLクロックで、第1〜第L符号語のN−M
−1成分からN−2M成分(Y1N-M-1 ,……,Y1
N-2M),……,(YLN-M-1 ,……,YLN-2M)が入力
される。M並列入力信号を高次成分から順に、IM-1 ,
IM-2 ,……,I0 と名付ける。
0 はクロックに同期してシンドローム係数更新前処理部
に入力される。シンドローム係数更新前処理部は(1
2)式に示す前処理を行う。具体的には、入力信号I
M-1 ,IM-2 ,……,I0 に対して、 UP0 =IM-1 +IM-2 +……+I0 ……(14.0) UP1 =IM-1 α(M-1) +IM-2 α(M-2) +……+I0 ……(14.1) UP2 =IM-1 α(M-1)*2 +IM-2 α(M-2)*2 +……+I0 ……(14.2) ・ ・ ・ UPK-1 =IM-1 α(M-1)*(K-1) +IM-2 α(M-2)*(K-1) +……+I0 ……(14.K−1) の処理を行い、第0〜第K−1次シンドローム係数更新
信号UPi (i=0,……,K−1)を第0から第K−
1次シンドローム係数計算部に出力する。
M-1 は(14.0)〜(14.K−1)式の処理中でK
−1個のガロア体定数乗算を行う。1個のガロア体定数
乗算はDビット入力、Dビット出力の組合せ回路で実現
することが可能となる。
ロア体定数乗算をDビット入力、D*(K−1)ビット
出力の組合せ回路で実現する。Dビット入力、D*(K
−1)ビット出力の組合せ回路の場合、K−1個のガロ
ア体定数乗算に共通する演算を共有することができ、K
−1個のDビット入力、Dビット出力の組合せ回路に比
べて大幅に回路規模及び消費電力を削減することが可能
となる。
N-1 ,……,Y1N-M )が入力される時、0にリセット
される。以降、カウンタはクロック毎にカウンタ値をイ
ンクリメントし、そのカウンタ値を第0から第K−1次
シンドローム係数計算部に出力する。第0から第K−1
次シンドローム係数計算部は(13)式にしたがってシ
ンドローム係数を順次計算する。
加算器と、第1〜第L段帰還シフトレジスタと、ガロア
体定数乗算器と、ガロア体定数乗算器入力信号セレクタ
と、シンドローム係数出力セレクタとから構成されてい
る。
定数乗算器入力信号セレクタは0を出力し、カウンタ値
が0からL−1以外の場合、第L段帰還シフトレジスタ
の出力をガロア体定数乗算器に出力する。ガロア体定数
乗算器は入力信号を定数(α i )倍し、ガロア体加算器
に出力する。ガロア体加算器はシンドローム係数更新前
処理部から入力された第i次シンドローム係数更新信号
UPi とガロア体定数乗算器入力信号セレクタの出力と
を入力とし、加算結果を第1段帰還シフトレジスタに出
力する。第1〜第L段帰還シフトレジスタはクロック毎
にシフトレジスタ内容をシフトして行く。
定数乗算器入力信号セレクタは0を出力し、ガロア体定
数乗算器も0を出力する。この場合、ガロア体加算器は
第i次シンドローム係数更新信号UPi をそのまま、第
1段帰還シフトレジスタに出力する。
シフトレジスタにはULi,N/M が保存され、第L段帰還
シフトレジスタにはU1i,N/M が保存されている。カウ
ンタ値がLの時、ガロア体定数乗算器入力信号セレクタ
は第L段帰還シフトレジスタの出力をガロア体定数乗算
器に出力する。
れた第L段帰還シフトレジスタの出力U1i,N/M は入力
信号U1i,N/M-1 とガロア体加算器にて加算される。加
算結果は第1段帰還シフトレジスタに出力され、カウン
タ値がL+1の時、第1段帰還シフトレジスタのシフト
レジスタ内容を更新する。この時、第1段帰還シフトレ
ジスタに保存されていた内容ULi,N/M は、第2段帰還
シフトレジスタにシフトする。
い。上記の処理を次のフレームが入力されるまで繰り返
す。フレームの先頭が入力された時、第1〜第L段帰還
シフトレジスタには前のフレームのシンドローム係数S
L〜S1が保存されている。カウンタ値が0の時、シン
ドローム係数出力セレクタはシンドローム係数SL〜S
1として、第1〜第L段帰還シフトレジスタ出力を誤り
位置多項式・誤り数値多項式導出部に出力する。本発明
ではL段の帰還シフトレジスタを採用することによっ
て、Lクロックで、第1〜第L受信符号語のシンドロー
ム係数更新ループを1回処理している。
1)回のガロア体定数乗算を行っている。従来の技術の
L個のシンドローム計算部はL*(K−1)回のガロア
体定数乗算を行っている。符号語数Lと並列処理数Mと
が同じ場合、従来の技術及び本発明のシンドローム計算
部は同じクロック周波数で実現可能であり、ガロア体定
数乗算回数も同じになる。
係数更新前処理部において、複数のガロア体定数乗算に
共通する演算を共有することによって、回路規模の削減
を図っている。
ローム計算部は、従来の技術のシンドローム計算部に対
して、高々L−1個のシフトレジスタを付加するだけで
L符号語のシンドローム計算を実現することができ、回
路規模の大幅な削減を行うことが可能となる。
第1〜第L符号語用誤り位置多項式・誤り数値多項式導
出部から構成されている。第1〜第L符号語用誤り位置
多項式・誤り数値多項式導出部にはそれぞれシンドロー
ム係数S1〜SLが入力される。
数値多項式導出部はそれぞれEuclid(ユークリッ
ド)互除法アルゴリズム等を用いて、第1〜第L符号語
用誤り位置多項式σ1〜σLと第1〜第L符号語用誤り
数値多項式ω1〜ωLとを導出し、誤り位置・誤り数値
計算部に出力する。
符号語用誤り数値多項式ω1は、 σ1(z)=σ10 +σ11 z+……+σ1k/2 zk/2 ……(15) ω1(z)=ω10 +ω11 z+……+ω1k/2-1 zk/2-1 ……(16) でそれぞれ定義される。Euclid互除法アルゴリズ
ムについては上述した文献に記載されている。
式係数・誤り数値多項式係数から誤り位置、誤り数値を
導出し、誤り訂正部に出力する。ここで、誤り位置多項
式σから奇数次成分を取出した誤り数値分母多項式σ
odd を導入する。第1符号語用誤り数値分母多項式σ1
odd は、 σ1odd (z)=σ11 z+σ13 z3 +σ15 z5 +σ1k/2-1 zk/2-1 ……(17) で定義される。第2〜第L符号語用誤り数値分母多項式
σ2odd 〜σLodd も、上記と同様に、定義することが
できる。
き乗αj (j=1,……,N)を逐次代入していき、σ
(αj )=0となった場合、第1受信符号語のN−j次
成分Y1N-j に誤りが生じたと分かる。このように、α
のべき乗を逐次代入して解を求める方法をChien解
法と呼ぶ。誤り位置多項式から誤り位置を導出すること
ができる理論的な背景については上述した文献に記載さ
れている。
値は、ω1(αj )/σ1odd (α j )で表される。誤
り値分子ω1(αj )及び誤り値分母σodd (αj )は
Chien解法を使って求められる。
ien解法部と、誤り数値分母Chien解法部と、誤
り数値分子Chien解法部と、誤り位置判定回路と、
ガロア体除算回路と、カウンタとから構成されている。
L、誤り数値多項式係数ω1〜ωLが入力される時、0
にリセットされる。以降、カウンタはクロック毎にカウ
ンタ値をインクリメントする。
次成分計算部と、第1〜第Mガロア体加算器とから構成
されている。i次成分計算部は第1〜第L段帰還シフト
レジスタと、帰還シフトレジスタ入力信号セレクタと、
M並列ガロア体乗算器とから構成されている。
レジスタ入力信号セレクタは順次、第1〜第L符号語用
第i次誤り位置多項式係数σ1i 〜σLi を第L段帰還
シフトレジスタに出力する。カウンタ値が0〜L−1以
外の時、帰還シフトレジスタ入力信号セレクタは第L−
1段帰還シフトレジスタの出力を第L段帰還シフトレジ
スタに出力する。第L段帰還シフトレジスタは入力信号
を1クロック遅延させ、M並列ガロア体乗算器に出力す
る。
ULTとおくと、M並列ガロア体乗算器は、 σMUL1i =INMULT*αi ……(18−1) σMUL2i =INMULT*α2i ……(18−2) ・ ・ ・ σMULMi =INMULT*αMi ……(18−M) に示す処理を行い、σMUL1i 〜σMULMi を第1
〜第Mガロア体加算器に出力する。
Dビット出力の組合せ回路で実現することができる。M
並列ガロア体乗算器はM個のガロア体定数乗算を行って
いるため、M個のDビット入力、Dビット出力の組合せ
回路で実現することができる。
体乗算器をDビット入力、D*Mビット出力の組合せ回
路で実現している。この場合、M個のガロア体定数乗算
に共通する演算を共有することができ、大幅に回路規模
及び消費電力を削減することが可能となる。
は2分岐され、第1段帰還シフトレジスタにも出力され
る。第1〜第L段帰還シフトレジスタはクロック毎にシ
フトレジスタ内容をシフトして行く。カウンタ値が1の
時、σMULMi はσ1i *αM*i となる。σ1i *α
M*i は第1〜第L段帰還シフトレジスタをシフトしてい
き、カウンタ値L+1の時、M並列ガロア体乗算器に入
力される。この時、σMULMi はσ1i *α2*M*i と
なる。
Mi はσLi *αM*i となり、カウンタ値が2*Lの
時、出力σMULMi はσLi *α2*M*i となる。本発
明では、L段の帰還シフトレジスタ用いることによっ
て、LクロックでL個の符号語の処理を行っている。
L)の時のM並列ガロア体乗算器の出力は、 σMUL1i =σCi *α(M*J+1)*i ……(19−1) σMUL2i =σCi *α(M*J+2)*i ……(19−2) ・ ・ ・ σMULMi =σCi *α(M*J+M)*i ……(19−M) で表される。
計算部から出力されたσMULi0〜σMULik/2 を
入力とし、加算結果σSUMiを誤り位置判定回路に出
力する。同様に、第1〜第Mガロア体加算器は加算結果
σSUM1〜σSUMMを誤り位置判定回路に出力す
る。カウンタ値がJ*L+C(C=1,……,L)の
時、出力σSUM1〜σSUMMは、 σSUM1=σMULT10 +……+σMULT1K/2 =σC0 +σC1 *α(M*J+1) +σC2 *α(M*J+1)*2 +……+σCk/2 *α(M*J+1)*k/2 =σC(αM*J+1 ) ……(20−1) ・ ・ ・ σSUMi=σMULTi0 +……+σMULTiK/2 =σC0 +σC1 *α(M*J+i) +σC2 *α(M*J+i)*2 +……+σCk/2 *α(M*J+i)*k/2 =σC(αM*J+i ) ……(20−i) ・ ・ ・ σSUMM=σMULTM0 +……+σMULTMK/2 =σC0 +σC1 *α(M*J+M) +σC2 *α(M*J+M)*2 +……+σCk/2 *α(M*J+M)*k/2 =σC(αM*J+M ) ……(20−M) で表される。
L符号語用誤り数値分母多項式σ1 odd 〜σLodd の係
数(σ11 ,σ13 ,……,σ1k/2-1 )〜(σL1 ,
σL 3 ,……,σLk/2-1 )を入力とし、σodd SUM
1〜σodd SUMMをガロア体除算回路に出力する。
L)の時、σodd SUM1〜σodd SUMMは、 σodd SUM1=σodd C(αM*J+1 ) ……(21−1) ・ ・ ・ σodd SUMM=σodd C(αM*J+M ) ……(21−M) で表される。
L符号語用誤り数値多項式ω1〜ωLの係数(ω11 ,
ω12 ,……,ω1k/2-1 )〜(ωL1 ,ωL2 ,……
ωL k/2-1 )を入力とし、ωSUM1〜ωSUMMをガ
ロア体除算回路に出力する。カウンタ値がJ*L+C
(C=1,…,L)の時、ωSUM1〜ωSUMMは、 ωSUM1=ωC(αM*J+1 ) ……(22−1) ・ ・ ・ ωSUMM=ωC(αM*J+M ) ……(22−M) で表される。
(21−1)〜(21−M)式、(22−1)〜(22
−M)式より、誤り数値分母Chien解法部及び誤り
数値分子Chien解法部は誤り位置Chien解法部
と同様のアーキテクチャで実現することができる。
Mとσodd SUM1〜σodd SUMMとの除算を行い、
除算結果EV1〜EVMを誤り位置判定回路に出力す
る。カウンタ値がJ*L+C(C=1,…,L)の時、
除算結果EV1〜EVMは、 EV1=(ωSUM1)/(σodd SUM1) =[ωC(αM*J+1 )]/[σodd C(αM*J+1 )] ……(23−1) ・ ・ ・ EVM=(ωSUMM)/(σodd SUMM) =[ωC(αM*J+M )]/[σodd C(αM*J+M )] ……(23−M) で表される。
σSUMMから誤り位置を判定する。(20−1)〜
(20−M)式、(23−1)〜(23−M)式より、
カウンタ値がJ*L+C(C=1,…,L)の時、σS
UMi=0の場合、第C符号語のN−M*J次成分YC
N-M*J に誤り値EViの誤りが発生したと判定すること
ができる。この時、誤り位置判定回路は誤り位置N−M
*Jと誤り値EViとを誤り訂正回路に出力する。
K/4−1)*M回のガロア体定数乗算を行っている。
従来の技術のL個の誤り位置・誤り数値計算部は(5K
/4−1)*L回のガロア体定数乗算を行っている。符
号語数Lと並列処理数Mとが同じ場合、従来の技術及び
本発明のシンドローム計算部は同じクロック周波数で実
現することができ、ガロア体定数乗算回数も同じにな
る。
en解法部、誤り数値分母Chien解法部、誤り数値
分子Chien解法部において、複数のガロア体定数乗
算に共通する演算を共有することによって、回路規模の
削減を図っている。
数値計算部は従来の技術の誤り位置・誤り数値計算部に
対して、高々L−1個のシフトレジスタを付加するだけ
でL符号語の誤り位置・誤り数値を導出することが可能
となり、回路規模の大幅な削減を行うことが可能とな
る。
から誤り位置、誤り数値を導出し、誤り訂正部に出力す
る。誤り訂正部は誤り位置・誤り数値計算部から入力さ
れた誤り位置と誤り数値とを基に、受信符号語保存部に
保存された受信符号語を訂正し、訂正符号語を外部へ出
力する。
する場合、符号語毎に復号器を割り当てていたが、本発
明では一つの復号器で複数の符号語を同時に復号するこ
とによって、大幅に回路規模及び消費電力を削減するこ
とが可能となる。
号する場合、従来の技術の回路構成に対して、シンドロ
ーム計算部でL−1個のシフトレジスタ、誤り位置・誤
り数値計算部でL−1個のシフトレジスタを加えるだけ
で実現することが可能となり、回路規模を大幅に削減す
ることが可能となることである。
行う場合、シンドローム計算及び誤り位置・誤り数値計
算で行う並列ガロア体定数乗算に共通する演算を共有す
ることによって、従来の技術に比べて回路規模及び消費
電力を大幅に削減することが可能となることである。
ードソロモン符号の復号回路について説明したが、一般
のBCH符号の復号回路も、リードソロモン符号の復号
回路と同様の回路構成で実現することが可能である。し
たがって、本発明はBCH符号一般に適用することが可
能となる。
て図面を参照して説明する。図1は本発明の実施の形態
による復号回路の構成を示すブロック図である。図1に
おいて、復号器1はリードソロモン復号回路を示してお
り、1つの復号器1を用いて複数の符号語を同時に処理
している。以下、符号語数をL、符号長をNブロック、
冗長検査長をKブロック、並列処理数をM、ガロア体原
始多項式次数をDとする。但し、符号長Nが並列処理数
Mで割り切れない場合には、符号語先頭に補助信号を付
加する。補助信号長Pは(N+P)をMで割り切れるよ
うにする最小の自然数Pであり、補助信号の値は0とす
る。尚、以下の説明では並列処理を行う場合について述
べているが、必ずしも並列処理を行う必要はない。
位置多項式・誤り数値多項式導出部3と、誤り位置・誤
り数値計算部4と、受信符号語保存部5と、誤り訂正部
6とから構成されている。尚、誤り位置多項式・誤り数
値多項式導出部3は第1〜第L符号語用誤り位置多項式
・誤り数多項式導出部31−1〜31−Lから構成され
ている。
のシンドローム多項式S1〜SLを算出する。第1符号
語のシンドローム多項式S1及びその係数S10 〜S1
K-1は(8)式及び(9)式で定義される。
きるので、シンドローム係数を受信符号語Y1j に対し
て順次計算していくためには、(11)式を計算してい
けばよい。本発明はM並列処理を行うので(12)式に
示す前処理を行い、(6)式のように順次シンドローム
係数を更新して行く。また、第2〜第L符号語のシンド
ローム多項式S2〜SLも、シンドローム多項式S1と
同様にして求められる。
を示すブロック図であり、図3は本発明の実施の形態に
よる受信符号語のフレームフォーマットを示す図であ
り、図4は本発明の実施の形態による第i次シンドロー
ム係数更新信号UPi の出力フォーマットを示す図であ
る。
0〜第K−1次シンドローム係数計算部22−0〜22
−(K−1)と、シンドローム係数更新前処理部21
と、カウンタ23とから構成されている。
ムフォーマットにしたがって入力される。図中のY1j
は第1符号語の第j次成分を表している。YLj は第L
符号語の第j次成分を表している。
処理するため、第1〜第L符号語をMブロックづつ高次
成分から順々にシンドローム計算部2へ入力する。つま
り、最初のLクロックで第1〜第L符号語のN−1成分
からN−M成分(Y1N-1 ,……,Y1N-M ),……,
(YLN-1 ,……,YLN-M )が入力され、次のLクロ
ックで第1〜第L符号語のN−M−1成分からN−2M
成分(Y1N-M-1 ,……,Y1N-2M),…,(YL
N-M-1 ,……,YLN-2M)が入力される。M並列入力信
号を高次成分から順に、IM-1 ,IM-2 ,……,I0 と
名付ける。
0 はクロックに同期してシンドローム係数更新前処理部
21に入力される。シンドローム係数更新前処理部21
は(12)式に示す前処理を行う。
…,I0 に対して(14.0)〜(14.K−1)式の
処理を行い、第0〜第K−1次シンドローム係数更新信
号UPi (i=0,……,K−1)を第0〜第K−1次
シンドローム係数計算部22−0〜22−(K−1)に
出力する。第i次シンドローム係数更新信号UPi の出
力フォーマットを図4に示す。
M-1 は(14.0)〜(14.K−1)式の処理中でK
−1個のガロア体定数乗算を行う。1個のガロア体定数
乗算はDビット入力、Dビット出力の組合せ回路で実現
することができる。
ア体定数乗算をDビット入力、D*(K−1)ビット出
力の組合せ回路で実現する。Dビット入力、D*(K−
1)ビット出力の組合せ回路の場合、K−1個のガロア
体定数乗算に共通する演算を共有することができ、K−
1個のDビット入力、Dビット出力の組合せ回路に比べ
て大幅に回路規模及び消費電力を削減することができ
る。
1N-1 ,……,Y1N-M )が入力される時、0にリセッ
トされる。以降、カウンタ23はクロック毎にカウンタ
値をインクリメントする。カウンタ23は第0〜第K−
1次シンドローム係数計算部22−0〜22−(K−
1)にカウンタ値を出力する。第0〜第K−1次シンド
ローム係数計算部22−0〜22−(K−1)は(1
3)式にしたがってシンドローム係数を順次計算する。
部22−iの構成を示すブロック図である。図5におい
て、第i次シンドローム係数計算部22−iはガロア体
加算器221−iと、第1〜第L段帰還シフトレジスタ
222−1−i〜222−L−iと、ガロア体定数乗算
器223−iと、ガロア体定数乗算器入力信号セレクタ
224−iと、シンドローム係数出力セレクタ225−
iとから構成されている。尚、図示していないが、第0
〜第K−1次シンドローム係数計算部22−0〜22−
(K−1)は第i次シンドローム係数計算部22−iと
同様の構成及び動作となっている。
定数乗算器入力信号セレクタ224−iは0を出力し、
カウンタ値が0からL−1以外の場合、第L段帰還シフ
トレジスタ222−L−iの出力をガロア体定数乗算器
223−iに出力する。
を定数(αi )倍し、ガロア体加算器221−iに出力
する。ガロア体加算器221−iはシンドローム係数更
新前処理部21から入力された第i次シンドローム係数
更新信号UPi とガロア体定数乗算器入力信号セレクタ
224−iの出力とを入力とし、加算結果を第1段帰還
シフトレジスタ222−1−iに出力する。第1〜第L
段帰還シフトレジスタ222−1−i〜222−L−i
はクロック毎にシフトレジスタ内容をシフトして行く。
定数乗算器入力信号セレクタ224−iは0を出力し、
ガロア体定数乗算器223−iも0を出力する。この場
合、ガロア体加算器221−iは第i次シンドローム係
数更新信号UPi をそのまま、第1段帰還シフトレジス
タ222−1−iに出力する。
帰還シフトレジスタ222−1−iにはULi,N/M が保
存され、第L段帰還シフトレジスタ222−L−iには
U1 i,N/M が保存されている。カウンタ値がLの時、ガ
ロア体定数乗算器入力信号セレクタ224−iは第L段
帰還シフトレジスタ222−L−iの出力をガロア体定
数乗算器223−iに出力する。
(αi )倍された第L段帰還シフトレジスタ222−L
−iの出力U1i,N/M は入力信号U1i,N/M-1 とガロア
体加算器221−iにて加算される。加算結果は第1段
帰還シフトレジスタ222−1−iに出力され、カウン
タ値がL+1の時、第1段帰還シフトレジスタ222−
1−iのシフトレジスタ内容を更新する。
2−1−iに保存されていた内容ULi,N/M は第2段帰
還シフトレジスタ222−2−iにシフトされる。上記
の処理は(13)式の処理に他ならない。上記の処理を
次のフレームが入力されるまで繰り返す。フレームの先
頭が入力された時、第1〜第L段帰還シフトレジスタ2
22−1−i〜222−L−iには前のフレームのシン
ドローム係数SL〜S1が保存されている。
力セレクタ225−iはシンドローム係数SL〜S1と
して、第1〜第L段帰還シフトレジスタ222−1−i
〜222−L−iの出力を誤り位置多項式・誤り数値多
項式導出部3に出力する。本発明ではL段の帰還シフト
レジスタを採用することによって、Lクロックで第1〜
第L受信符号語のシンドローム係数更新ループを1回処
理している。
のガロア体定数乗算を行っている。従来の技術のL個の
シンドローム計算部(図22参照)はL*(K−1)回
のガロア体定数乗算を行っている。符号語数Lと並列処
理数Mとが同じ場合、従来の技術及び本発明のシンドロ
ーム計算部は同じクロック周波数で実現することがで
き、ガロア体定数乗算回数も同じになる。
数更新前処理部21において、複数のガロア体定数乗算
に共通する演算を共有することによって、回路規模の削
減を図っている。
算部2は従来の技術のシンドローム計算部に対して、高
々L−1個のシフトレジスタを付加するだけでL符号語
のシンドローム計算を実現することができ、回路規模を
大幅に削減することができる。
は第1〜第L符号語用誤り位置多項式・誤り数値多項式
導出部31−1〜31−Lから構成されている。第1〜
第L符号語用誤り位置多項式・誤り数値多項式導出部3
1−1〜31−Lには、図1に示すように、それぞれシ
ンドローム係数S1〜SLが入力される。
数値多項式導出部31−1〜31−LはそれぞれEuc
lid互除法アルゴリズム等を用いて、第1〜第L符号
語用誤り位置多項式σ1〜σLと第1〜第L符号語用誤
り数値多項式ω1〜ωLとを導出し、誤り位置・誤り数
値計算部4に出力する。第1符号語用誤り位置多項式σ
1及び第1符号語用誤り数値多項式ω1は(15)式及
び(16)式で定義される。Euclid互除法アルゴ
リズムについては上述した文献に記載されている。
項式係数・誤り数値多項式係数から誤り位置、誤り数値
を導出し、誤り訂正部6に出力する。ここで、誤り位置
多項式σから奇数次成分を取出した誤り数値分母多項式
σodd を導入する。第1符号語用誤り数値分母多項式σ
1odd は(17)式で定義される。第2〜第L符号語用
誤り数値分母多項式σ2odd 〜σLodd も、第1符号語
用誤り数値分母多項式σ1odd と同様にして定義するこ
とができる。
き乗αj (j=1,……,N)を逐次代入していき、σ
(αj )=0となった場合、第1受信符号語のN−j次
成分Y1N-j に誤りが生じたと分かる。このように、α
のべき乗を逐次代入して解を求める方法をChien解
法と呼ぶ。誤り位置多項式から誤り位置を導出すること
ができる理論的な背景については、上述した文献に記載
されている。
値はω1(αj )/σ1odd (αj)で表される。誤り
値分子ω1(αj )及び誤り値分母σodd (αj )はC
hien解法を使って求められる。
の構成を示すブロック図である。図6において、誤り位
置・誤り数値計算部4は誤り位置Chien解法部41
と、誤り数値分母Chien解法部42と、誤り数値分
子Chien解法部43と、誤り位置判定回路44と、
ガロア体除算回路45と、カウンタ46とから構成され
ている。
σL、誤り数値多項式係数ω1〜ωLが入力される時、
0にリセットされる。以降、カウンタ46はクロック毎
にカウンタ値をインクリメントする。
1の構成を示すブロック図である。図7において、誤り
位置Chien解法部41は0次〜K/2次成分計算部
411−1〜411−(K/2)と、第1〜第Mガロア
体加算器412−1〜412−Mとから構成されてい
る。
構成を示すブロック図である。図8において、i次成分
計算部411−iは第1〜第L段帰還シフトレジスタ4
111−1−i〜4111−L−iと、帰還シフトレジ
スタ入力信号セレクタ4112−iと、M並列ガロア体
乗算器4113−iとから構成されている。尚、図示し
ていないが、0次〜K/2次成分計算部411−1〜4
11−(K/2)はi次成分計算部411−iと同様の
構成及び動作となっている。
ien解法部41の動作について説明する。カウンタ値
が0〜L−1の時、帰還シフトレジスタ入力信号セレク
タ4112−iは、順次、第1〜第L符号語用第i次誤
り位置多項式係数σ1i 〜σLi を第L段帰還シフトレ
ジスタ4111−L−iに出力する。
フトレジスタ入力信号セレクタ4112−iは第L−1
段帰還シフトレジスタ4111−(L−1)−iの出力
を第L段帰還シフトレジスタ4111−L−iに出力す
る。第L段帰還シフトレジスタ4111−L−iは入力
信号を1クロック遅延させ、M並列ガロア体乗算器41
13−iに出力する。
信号をINMULTとおくと、M並列ガロア体乗算器4
113−iは(18−1)〜(18−M)式に示す処理
を行い、σMUL1i 〜σMULMi を第1〜第Mガロ
ア体加算器412−1〜412−Mに出力する。
Dビット出力の組合せ回路で実現することができる。M
並列ガロア体乗算器4113−iはM個のガロア体定数
乗算を行っているため、M個のDビット入力、Dビット
出力の組合せ回路で実現することができる。
並列ガロア体乗算器4113−iをDビット入力、D*
Mビット出力の組合せ回路で実現している。この場合、
M個のガロア体定数乗算に共通する演算を共有すること
ができ、大幅に回路規模及び消費電力を削減することが
できる。
σMULMiは2分岐され、第1段帰還シフトレジスタ
4111−1−iにも出力される。第1〜第L段帰還シ
フトレジスタ4111−1−i〜4111−L−iはク
ロック毎にシフトレジスタ内容をシフトして行く。カウ
ンタ値が1の時、σMULMi はσ1i *αM*i とな
る。σ1i *αM*i は第1〜第L段帰還シフトレジスタ
4111−1−i〜4111−L−iをシフトしてい
き、カウンタ値L+1の時、M並列ガロア体乗算器41
13−iに入力される。この時、σMULMi はσ1i
*α2*M*i となる。
Mi はσLi *αM*i となり、カウンタ値が2*Lの
時、出力σMULMi はσLi *α2*M*i となる。本発
明の実施の形態ではL段の帰還シフトレジスタを用いる
ことによって、LクロックでL個の符号語の処理を行っ
ている。カウンタ値がJ*L+C(C=1,…,L)の
時の、M並列ガロア体乗算器4113−iの出力は(1
9−1)〜(19−M)式で表される。
/2次成分計算部411−1〜411−(K/2)から
出力されたσMULi0 〜σMULik/2 を入力とし、
加算結果σSUMiを誤り位置判定回路44に出力す
る。
−1〜412−Mは加算結果σSUM1〜σSUMMを
誤り位置判定回路44に出力する。カウンタ値がJ*L
+C(C=1,…,L)の時、出力σSUM1〜σSU
MMは(20−1)〜(20−M)式で表される。
〜第L符号語用誤り数値分母多項式σ1odd 〜σLodd
の係数(σ11 ,σ13 ,……,σ1k/2-1 )〜(σL
1 ,σL3 ,……,σLk/2-1 )を入力とし、σodd S
UM1〜σodd SUMMをガロア体除算回路45に出力
する。カウンタ値がJ*L+C(C=1,…,L)の
時、σodd SUM1〜σodd SUMMは(21−1)〜
(21−M)式で表される。
〜第L符号語用誤り数値多項式ω1〜ωLの係数(ω1
1 ,ω12 ,……,ω1k/2-1 )〜(ωL1 ,ωL2 ,
……,ωLk/2-1 )を入力とし、ωSUM1〜ωSUM
Mをガロア体除算回路45に出力する。カウンタ値がJ
*L+C(C=1,…,L)の時、ωSUM1〜ωSU
MMは(22−1)〜(22−M)式で表される。
−1)〜(21−M)式と、(22−1)〜(22−
M)式とから、誤り数値分母Chien解法部42及び
誤り数値分子Chien解法部43は誤り位置Chie
n解法部41と同様のアーキテクチャで実現することが
できる。
UMMとσodd SUM1〜σodd SUMMとの除算を行
い、除算結果EV1〜EVMを誤り位置判定回路44に
出力する。カウンタ値がJ*L+C(C=1,…,L)
の時、除算結果EV1〜EVMは(23−1)〜(23
−M)式で表される。
1〜σSUMMから誤り位置を判定する。(20−1)
〜(20−M)式と(23−1)〜式(23−M)式と
から、カウンタ値がJ*L+C(C=1,…,L)の
時、σSUMi=0の場合、第C符号語のN−M*J次
成分YCN-M*J に誤り値EViの誤りが発生したと判定
することができる。この時、誤り位置判定回路44は誤
り位置N−M*Jと誤り値EViとを誤り訂正回路6に
出力する。
−1)*M回のガロア体定数乗算を行っている。従来の
技術のL個の誤り位置・誤り数値計算部は(5K/4−
1)*L回のガロア体定数乗算を行っている。符号語数
Lと並列処理数Mとが同じ場合、従来の技術及び本発明
の実施の形態のシンドローム計算部は同じクロック周波
数で実現することができ、ガロア体定数乗算回数も同じ
になる。
り位置Chien解法部41と、誤り数値分母Chie
n解法部42と、誤り数値分子Chien解法部43と
において、複数のガロア体定数乗算に共通する演算を共
有することによって、回路規模の削減を図っている。
数値計算部4は従来の技術の誤り位置・誤り数値計算部
に対して、高々L−1個のシフトレジスタを付加するだ
けでL符号語の誤り位置・誤り数値を導出することがで
き、回路規模を大幅に削減することができる。
から誤り位置、誤り数値を導出し、誤り訂正部6に出力
する。誤り訂正部6は誤り位置・誤り数値計算部4から
入力された誤り位置と誤り数値とを基に、受信符号語保
存部5に保存された受信符号語を訂正し、訂正符号語を
外部へ出力する。
する場合、符号語毎に復号器を割り当てていたが、本発
明の実施の形態では一つの復号器1で複数の符号語を同
時に復号することによって、大幅に回路規模及び消費電
力を削減している。
を同時に復号する場合、従来の技術の回路構成に対し
て、シンドローム計算部2でL−1個のシフトレジスタ
を、誤り位置・誤り数値計算部4でL−1個のシフトレ
ジスタを加えるだけで実現することができ、回路規模を
大幅に削減することができることである。
理を行う場合、シンドローム計算及び誤り位置・誤り数
値計算で行う並列ガロア体定数乗算に共通する演算を共
有することによって、従来の技術に比べて回路規模及び
消費電力を大幅に削減することができることである。
ードソロモン符号の復号回路について説明したが、一般
のBCH符号の復号回路も、リードソロモン符号の復号
回路と同様の回路構成で実現することができる。したが
って、本発明の実施の形態はBCH符号一般に適用する
ことができる。
して説明する。図9は本発明の一実施例による復号回路
の構成を示すブロック図である。図9において、本発明
の一実施例による復号回路は符号長255バイト、冗長
検査信号16バイト、並列処理数3、符号語数2とした
場合の構成例を示している。
位置多項式・誤り数値多項式導出部3と、誤り位置・誤
り数値計算部4と、受信符号語保存部5と、誤り訂正部
6とから構成され、第1及び第2受信符号語を入力して
復号処理を行い、第1及び第2訂正符号語を出力する。
符号語Y1,Y2を入力とし、第1受信符号語Y1のシ
ンドローム多項式S1の係数S10 〜S115、第2受信
符号語Y2のシンドローム多項式S2の係数S20 〜S
215を出力する。
成を示すブロック図である。図10において、シンドロ
ーム計算部2は第0〜第15次シンドローム係数計算部
22−0〜22−15と、シンドローム係数更新前処理
部21と、カウンタ23とから構成されている。
び第2受信符号語Y1,Y2のフレームフォーマットを
示す図であり、図12は本発明の一実施例における第i
次シンドローム係数更新信号UPi の出力フォーマット
を示す図である。図11において、第1及び第2受信符
号語Y1,Y2は3並列信号I2 ,I1 ,I0 としてシ
ンドローム計算部2に入力される。
更新前処理部21は3並列信号I2,I1 ,I0 を入力
とし、第0〜第15次シンドローム係数更新信号UPi
(i=0,……,15)を第0から第15次シンドロー
ム係数計算部22−0〜22−15に出力する。
れる時、0にリセットされる。以降、カウンタ23はク
ロック毎にカウンタ値をインクリメントする。カウンタ
23は第0から第15次シンドローム係数計算部22−
0〜22−15にカウンタ値を出力する。
2−0〜22−15はカウンタ値及び第0〜第15次シ
ンドローム係数更新信号UP0 〜UP15を入力とし、シ
ンドローム係数S10 〜S115,S20 〜S215を出力
する。
計算部22−iの構成を示すブロック図である。図13
において、第i次シンドローム係数計算部22−iはガ
ロア体加算器221−iと、第1段帰還シフトレジスタ
222−iと、第2段帰還シフトレジスタ223−i
と、ガロア体定数乗算器225−iと、ガロア体定数乗
算器入力信号セレクタ226−iと、シンドローム係数
出力セレクタ227−iとから構成されている。
ローム係数更新信号UPi とガロア体定数乗算器225
−iの出力とを入力とし、加算結果を第1段帰還シフト
レジスタ222−iへ出力する。
ロア体加算器221−iの出力を入力とし、入力信号を
1クロック遅延させて第2段帰還シフトレジスタ223
−iとシンドローム係数出力セレクタ227−iとに出
力する。第2段帰還シフトレジスタ223−iは第1段
帰還シフトレジスタ222−iの出力を入力とし、入力
信号を1クロック遅延させてガロア体定数乗算器入力信
号セレクタ226−iに出力する。
は第1段帰還シフトレジスタ222−iの出力と、第2
段帰還シフトレジスタ223−iの出力とを入力とし、
シンドローム係数S1i ,S2i を誤り位置多項式・誤
り数値多項式導出部3に出力する。
6−iはカウンタ値と、第2段帰還シフトレジスタ22
3−iの出力と定数0とを入力とし、カウンタ値によっ
て第2段帰還シフトレジスタ223−iの出力と定数0
とのどちらか一方を選択し、ガロア体定数乗算器225
−iに出力する。
定数乗算器入力信号セレクタ226−iの出力を入力と
し、定数乗算結果をガロア体加算器221−iへ出力す
る。尚、図示していないが、第0〜第15次シンドロー
ム係数計算部22−0〜22−15は上記の第i次シン
ドローム係数計算部22−iと同様の構成及び動作とな
っている。
は第1及び第2符号語用誤り位置多項式・誤り数値多項
式導出部31−1,31−2から構成されている。第1
符号語用誤り位置多項式・誤り数値多項式導出部31−
1はシンドローム係数S10〜S115を入力とし、第1
符号語用誤り位置多項式σ1、第1符号語用誤り数値多
項式ω1の係数σ10 〜σ18 、ω10 〜ω17 を誤り
位置・誤り数値計算部4に出力する。
項式導出部31−2はシンドローム係数S20 〜S215
を入力とし、第2符号語用誤り位置多項式σ2、第2符
号語用誤り数値多項式ω2の係数σ20 〜σ28 、ω2
0 〜ω27 を誤り位置・誤り数値計算部4に出力する。
用誤り位置多項式σ10 〜σ18 、第1符号語用誤り数
値多項式係数ω10 〜ω17 、第2符号語用誤り位置多
項式σ20 〜σ28 、第2符号語用誤り数値多項式係数
ω20 〜ω27 を入力とし、誤り位置・誤り数値を誤り
訂正部6に出力する。
4の構成を示すブロック図である。図14において、誤
り位置・誤り数値計算部4は誤り位置Chien解法部
41と、誤り数値分母Chien解法部42と、誤り数
値分子Chien解法部43と、誤り位置判定回路44
と、ガロア体除算回路45と、カウンタ46とから構成
されている。
式σ10 〜σ18 、第1符号語用誤り数値多項式係数ω
10 〜ω17 、第2符号語用誤り位置多項式σ20 〜σ
28、第2符号語用誤り数値多項式係数ω20 〜ω27
が入力される時、0にリセットされる。以降、カウンタ
46はクロック毎にカウンタ値をインクリメントする。
カウンタ46は誤り位置Chien解法部41、誤り数
値分母Chien解法部42、誤り数値分子Chien
解法部43、誤り位置判定回路44にそれぞれカウンタ
値を出力する。
値、第1符号語用誤り位置多項式σ10 〜σ18 、第2
符号語用誤り位置多項式σ20 〜σ28 を入力とし、誤
り位置多項式σ1,σ2に原始元αのべき乗を逐次代入
して得た演算結果σSUM1〜σSUM3を誤り位置判
定回路44に出力する。
部41の構成を示すブロック図である。図15におい
て、誤り位置Chien解法部41は0次〜8次成分計
算部411〜418と、第1〜第3ガロア体加算器41
9〜421とから構成されている。
構成を示すブロック図である。図16において、第i次
成分計算部41iは第1及び第2段帰還シフトレジスタ
41i1,41i2と、帰還シフトレジスタ入力信号セ
レクタ41i3と、3並列ガロア体乗算器41i4とか
ら構成されている。
i3はカウンタ値、第1及び第2符号語の誤り位置多項
式係数のi次成分σ1i ,σ2i 及び第1段帰還シフト
レジスタ41i1の出力を入力とし、カウンタ値によっ
て入力信号の内の1つを選択し、第2段帰還シフトレジ
スタ41i2に出力する。
シフトレジスタ入力信号セレクタ41i3の出力を入力
とし、入力信号を1クロック遅延させ、3並列ガロア体
乗算器41i4に出力する。
還シフトレジスタ41i2の出力を入力とし、3個のガ
ロア体定数乗算を行い、乗算結果σMULT1i 〜σM
ULT3i を第1〜第3ガロア体加算器419〜421
へ出力する。σMULT3iは2分岐され、第1段帰還
シフトレジスタ41i1にも入力される。
信号σMULT3i を1クロック遅延させ、帰還シフト
レジスタ入力信号セレクタ41i3に出力する。尚、図
示していないが、0次〜8次成分計算部411〜418
は上記のi次成分計算部41iと同様の構成及び動作と
なっている。
分計算部411〜418の出力σMULT10 〜σMU
LT18 を入力とし、加算結果σSUM1を誤り位置判
定回路44へ出力する。第2ガロア体加算器420は0
次〜8次成分計算部411〜418の出力σMULT2
0 〜σMULT28 を入力とし、加算結果σSUM2を
誤り位置判定回路44へ出力する。第3ガロア体加算器
421は0次〜8次成分計算部411〜418の出力σ
MULT30 〜σMULT38 を入力とし、加算結果σ
SUM3を誤り位置判定回路44へ出力する。
ンタ値、誤り位置多項式の奇数次係数σ11 ,σ13 ,
σ15 ,σ17 、σ21 ,σ23 ,σ25 ,σ27 を入
力とし、誤り位置多項式の奇数次成分に原始元αのべき
乗を逐次代入して得た演算結果σodd SUM1〜σodd
SUM3をガロア体除算回路45に出力する。
ンタ値、誤り位置多項式係数ω10〜ω17 ,ω20 〜
ω27 を入力とし、誤り位置多項式係数に原始元αのべ
き乗を逐次代入して得た演算結果ωSUM1〜ωSUM
3をガロア体除算回路45に出力する。
ien解法部42の出力σodd SUM1〜σodd SUM
3及び誤り数値分子Chien解法部43の出力ωSU
M1〜ωSUM3を入力とし、それらの除算を行って得
た除算結果EV1〜EV3を誤り位置判定回路44へ出
力する。
位置Chien解法部41の出力σSUM1〜σSUM
3、ガロア体除算回路45の出力EV1〜EV3を基
に、誤り位置及び誤り数値を算出し、誤り位置及び誤り
数値を訂正回路6に出力する。
1に示すフレームフォーマットにしたがって3並列信号
I2 ,I1 ,I0 として受信符号語保存部5に入力され
る。受信符号語保存部5はシンドローム計算部2、誤り
位置多項式・誤り数値多項式導出部3、誤り位置・誤り
数値計算部4によって誤り位置及び誤り数値が判定され
るまで、入力された第1及び第2受信符号語Y1,Y2
を保存する。保存された第1及び第2受信符号語Y1,
Y2は誤り訂正部6に出力される。
4から出力された誤り位置及び誤り数値と受信符号語保
存部5から出力された第1及び第2受信符号語Y1,Y
2とを入力とし、第1及び第2訂正符号語を外部へ出力
する。
実施例による復号器1の符号長255バイト、冗長検査
信号16バイト、並列処理数3、符号語数2とした場合
の動作について説明する。
+x2 +1、原始元はαとする。生成多項式G(x)
は、 G(x)=(x−1)(x−α2 )……(x−α15) ……(24) とする。
復号回路(復号器)1の構成を示している。この図9に
おいて、リードソロモン復号回路1は第1及び第2受信
符号語を入力して復号処理を行い、第1及び第2訂正符
号語を出力する。
計算部2と、誤り位置多項式・誤り数値多項式導出部3
と、誤り位置・誤り数値計算部4と、受信符号語保存部
5と、誤り訂正部6とから構成されている。
符号語Y1,Y2を入力とし、第1受信符号語Y1のシ
ンドローム多項式S1の係数S10 〜S115、第2受信
符号語Y2のシンドローム多項式S2の係数S20 〜S
215を出力する。
115は、 S1i =Y1(αi ) =Y10 +Y11 αi +Y12 α2i+……+Y1254 α254i ……(25) i=0〜15 で定義される。
に対して3次づつ順次計算していくためには、 S1i ←(S1i α3*i +U1ij) S2i ←(S2i α3*i +U2ij) ……(27) i=0〜15,j=85〜1 と計算していけばよい。
示している。この図10において、シンドローム計算部
2は第0〜第15次シンドローム係数計算部22−0〜
22−15と、シンドローム係数更新前処理部21と、
カウンタ23とから構成されている。
フレームフォーマットにしたがって入力される。図中の
Y1j は第1符号語の第j次成分を表している。Y2j
は第2符号語の第j次成分を表している。本発明の一実
施例では2符号語を同時に処理するため、第1及び第2
符号語が3バイトづつ高次成分から順々にシンドローム
計算部2へ入力される。
2符号語の254成分から252成分(Y1254 ,Y1
253 ,Y1252 ),(Y2254 ,Y2253 ,Y2252 )
が入力され、次の2クロックで、第1及び第2符号語の
251成分から249成分(Y1251 ,Y1250 ,Y1
249 ),(Y2251 ,Y2250 ,Y2249 )が入力され
る。3並列入力信号を高次成分から順にI2 ,I1 ,I
0 と名付ける。
クに同期されてシンドローム係数更新前処理部21に入
力される。シンドローム係数更新前処理部21は(2
6)式に示す前処理を行う。具体的には、入力信号
I2 ,I1 ,I0 に対し、 UP0 =I2 +I1 +I0 ……(28.0) UP1 =I2 α2 +I1 α+I0 ……(28.1) UP2 =I2 α4 +I1 α2 +I0 ……(28.2) ・ ・ ・ UP15=I2 α30+I1 α15+I0 ……(28.15) の処理を行い、第0〜第15次シンドローム係数更新信
号UPi (i=0,……,15)を第0から第15次シ
ンドローム係数計算部22−0〜22−15に出力す
る。図12には第i次シンドローム係数更新信号UPi
の出力フォーマットを示している。
に対して(28.0)〜(28.15)式の処理中で1
5個のガロア体定数乗算が行われている。乗算するガロ
ア体定数はα2 ,α4 ,α6 ,……,α30である。1個
のガロア体定数乗算は8ビット入力、8ビット出力のX
OR(排他的論理和)から構成される組合せ回路で実現
することができる。8ビット入力、8ビット出力ガロア
体定数乗算回路の入力信号をIB(7)〜IB(0)、
出力信号をOB(7)〜OB(0)とすると、α2 乗算
は、 OB(7)=IB(5) OB(6)=IB(4) OB(5)=IB(3)xorIB(7) OB(4)=IB(2)xorIB(6)xorIB(7) OB(3)=IB(1)xorIB(6)xorIB(7) OB(2)=IB(0)xorIB(6) OB(1)=IB(7) OB(0)=IB(6) ……(29) で表される。
乗算とα4 乗算で「IB(3)xorIB(7)」等の
共通する演算があることが分かる。同様に、15個のα
2 ,α4 ,α6 ,……,α30乗算の演算中には共通する
演算が多くある。本実施例ではα2 ,α4 ,α6 ,…
…,α30乗算の演算のなかの共通する演算を共有し、8
ビット入力、8*15ビット出力のXORから構成され
る組合せ回路で15個のガロア体定数乗算を実現するこ
とによって、大幅な回路規模の削減を図っている。
1254 ,Y1253 ,Y1252 )がシンドローム係数更新
前処理部21に入力される時、0にリセットされる。以
降、カウンタ23はクロック毎にカウンタ値をインクリ
メントする。カウンタ23は第0から第15次シンドロ
ーム係数計算部22−0〜22−15にカウンタ値を出
力する。
2−0〜22−15は(27)式にしたがってシンドロ
ーム係数を順次計算する。図13には第i次シンドロー
ム係数計算部22−iの構成を示している。第i次シン
ドローム係数計算部22−iはガロア体加算器221−
iと、第1及び第2段帰還シフトレジスタ222−i,
223−iと、ガロア体定数乗算器225−iと、ガロ
ア体定数乗算器入力信号セレクタ226−iと、シンド
ローム係数出力セレクタ227−iとから構成されてい
る。
算器入力信号セレクタ226−iは0を出力し、カウン
タ値が0〜1以外の場合、第2段帰還シフトレジスタ2
23−iの出力をガロア体定数乗算器225−iに出力
する。ガロア体定数乗算器225−iは入力信号を定数
(αi )倍し、ガロア体加算器221−iに出力する。
係数更新前処理部21から入力された第i次シンドロー
ム係数更新信号UPi とガロア体定数乗算器入力信号セ
レクタ226−iの出力とを入力とし、加算結果を第1
段帰還シフトレジスタ222−iに出力する。第1及び
第2段帰還シフトレジスタ222−i,223−iはク
ロック毎にシフトレジスタ内容をシフトして行く。
乗算器入力信号セレクタ226−iは0を出力し、ガロ
ア体定数乗算器225−iも0を出力する。この場合、
ガロア体加算器221−iは第i次シンドローム係数更
新信号UPi をそのまま第1段帰還シフトレジスタ22
2−iに出力する。
帰還シフトレジスタ222−iにはU2i,85が保存さ
れ、第2段帰還シフトレジスタ223−iにはU1i,85
が保存されている。カウンタ値が2の時、ガロア体定数
乗算器入力信号セレクタ226−iは第2段帰還シフト
レジスタ223−iの出力U1i,85をガロア体定数乗算
器225−iに出力する。
還シフトレジスタ223−iの出力U1i,85を定数(α
i )倍し、U1i,85*αi をガロア体加算器221−i
に出力する。ガロア体加算器221−iはガロア体定数
乗算器225−iの出力U1 i,85*αi と入力信号UP
i (=U1i,84)とを加算する。加算結果は第1段帰還
シフトレジスタ222−iに出力され、カウンタ値が3
の時、第1段帰還シフトレジスタ222−iのシフトレ
ジスタ内容を更新する。
−iに保存されていた内容U2i,85は第2段帰還シフト
レジスタ223−iにシフトされる。カウンタ値が3の
時、ガロア体定数乗算器225−iは第2段帰還シフト
レジスタ223−iの出力U2i,85を定数(αi )倍
し、U2i,85*αi をガロア体加算器221−iに出力
する。
乗算器225−iの出力U2i,85*αi と入力信号UP
i (=U2i,84)を加算し、加算結果を第1段帰還シフ
トレジスタ222−iに出力する。
るまで繰り返す。上記の処理は(27)式の処理に他な
らない。したがって、フレームの先頭が入力された時、
第1段帰還シフトレジスタ222−iには前のフレーム
のシンドローム係数S2i が保存されおり、第2段帰還
シフトレジスタ223−iには前のフレームのシンドロ
ーム係数S1i が保存されている。カウンタ値が0の
時、シンドローム係数出力セレクタ227−iはシンド
ローム係数S2i 〜S1i として、第1及び第2段帰還
シフトレジスタ222−i,223−iの出力を誤り位
置多項式・誤り数値多項式導出部3に出力する。
は第1及び第2符号語用誤り位置多項式・誤り数値多項
式導出部31−1,31−2から構成されている。第1
及び第2符号語用誤り位置多項式・誤り数値多項式導出
部31−1,31−2には、図9に示すように、それぞ
れシンドローム係数S1〜S2が入力される。
り数値多項式導出部31−1,31−2はそれぞれ、E
uclid互除法アルゴリズム等を用いて、第1及び第
2符号語用誤り位置多項式σ1,σ2と第1及び第2符
号語用誤り数値多項式ω1,ω2を導出し、誤り位置・
誤り数値計算部4に出力する。
符号語用誤り数値多項式ω1は、 σ1(z)=σ10 +σ11 z+……+σ18 z8 ……(31) ω1(z)=ω10 +ω11 z+……+ω17 z7 ……(32) で定義される。
項式係数・誤り数値多項式係数から誤り位置、誤り数値
を導出し、誤り訂正部6に出力する。ここで、誤り位置
多項式σから奇数次成分を取り出した誤り数値分母多項
式σodd を導入する。
は、 σ1odd (z)=σ11 z+σ13 z3 +σ15 z5 +σ17 z7 ……(33) で定義される。第2符号語用誤り数値分母多項式σ2
odd も、第1符号語用誤り数値分母多項式σ1odd と同
様にして定義することができる。
255-j に誤りEV1が生じた場合、 σ1(αj )=0 ……(34) EV1=ω1(αj )/σ1odd (αj ) ……(35) という式が成り立つ。(34)式及び(35)式が成り
立つ理論的な背景については、上述した文献に記載され
ている。
odd (αj )は、σ1(z)、ω1(z)、σ1
odd (z)にαのべき乗αj (j=1,……,N)を逐
次代入して求められる。この方法をChien解法と呼
ぶ。
構成を示している。この図14において、誤り位置・誤
り数値計算部4は誤り位置Chien解法部41と、誤
り数値分母Chien解法部42と、誤り数値分子Ch
ien解法部43と、誤り位置判定回路44と、ガロア
体除算回路45と、カウンタ46とから構成されてい
る。
〜σ18 ,σ20 〜σ28 、誤り数値多項式係数ω10
〜ω17 ,ω20 〜ω27 が入力される時、0にリセッ
トされる。以降、カウンタ46はクロック毎にカウンタ
値をインクリメントする。
の構成を示している。この図15において、誤り位置C
hien解法部41は0次〜8次成分計算部411〜4
18と、第1〜第3ガロア体加算器419〜421とか
ら構成されている。
示している。この図16において、i次成分計算部41
iは第1段帰還シフトレジスタ41i1と、第2段帰還
シフトレジスタ41i2と、帰還シフトレジスタ入力信
号セレクタ41i3と、3並列ガロア体乗算器41i4
とから構成されている。
置Chien解法部41の動作について説明する。帰還
シフトレジスタ入力信号セレクタ41i3はカウンタ値
が0の時にσ1i を出力し、カウンタ値が1の時にσ2
i を出力し、カウンタ値が0〜1以外の時、第1段帰還
シフトレジスタ41i1の出力を出力する。
i3の出力は第2段帰還シフトレジスタ41i2に入力
される。第2段帰還シフトレジスタ41i2は入力信号
を1クロック遅延させ、3並列ガロア体乗算器41i4
に出力する。
をINMULTとおくと、3並列ガロア体乗算器41i
4は、 σMUL1i =INMULT*αi ……(36−1) σMUL2i =INMULT*α2i ……(36−2) σMUL3i =INMULT*α3i ……(36−3) に示す処理を行い、σMUL1i 〜σMUL3i を第1
〜第3ガロア体加算器419〜421に出力する。
(36−3)式の処理中で3個のガロア体定数乗算を行
う。3個のガロア体定数乗算には共通する演算が多くあ
る。本発明の一実施例ではシンドローム係数更新前処理
部21と同様に、3個の乗算演算の共通する演算を共有
し、8ビット入力、24ビット出力の組合せ回路で3個
のガロア体定数乗算を実現することによって回路規模の
削減を図る。
UL3i は2分岐され、第1段帰還シフトレジスタ41
i1にも出力される。第1及び第2段帰還シフトレジス
タ41i1,41i2はクロック毎にシフトレジスタ内
容をシフトして行く。カウンタ値が1の時の出力σMU
L3i はσ1i *α3*i である。σ1i *α3*i は第1
及び第2段帰還シフトレジスタ41i1,41i2をシ
フトしていき、カウンタ値3の時、3並列ガロア体乗算
器41i4に入力される。
となる。同様に、カウンタ値2の時の出力σMUL3i
はσ2i *α3*i となり、カウンタ値が4の時、出力σ
MUL3i はσ2i *α2*3*i となる。
ジスタ用いることによって、2クロックで2個の符号語
の処理を行っている。カウンタ値がJ*2+C(C=
1,2)の時の3並列ガロア体乗算器41i4の出力
は、 σMUL1i =σCi *α(3*J+1)*i ……(37−1) σMUL2i =σCi *α(3*J+2)*i ……(37−2) σMUL3i =σCi *α(3*J+3)*i ……(37−3) で表される。
分計算部411〜418から出力されたσMUL10 〜
σMUL18 を入力とし、加算結果σSUM1を誤り位
置判定回路44に出力する。同様に、第2及び第3ガロ
ア体加算器420〜421は加算結果σSUM2〜σS
UM3を誤り位置判定回路44に出力する。
時、出力σSUM1〜σSUM3は、 σSUM1=σMULT10 +……+σMULT18 =σC0 +σC1 *α(3*J+1) +σC2 *α(3*J+1)*2 +……+σC8 *α(3*J+1)*8 =σC(α3*J+1 ) ……(38−1) σSUM2=σMULT20 +……+σMULT28 =σC0 +σC1 *α(3*J+2) +σC2 *α(3*J+2)*2 +……+σC8 *α(3*J+2)*8 =σC(α3*J+2 ) ……(38−2) σSUM3=σMULT30 +……+σMULT38 =σC0 +σC1 *α(3*J+3) +σC2 *α(3*J+3)*2 +……+σC8 *α(3*J+3)*8 =σC(α3*J+3 ) ……(38−3) で表される。
置Chien解法部41は誤り数値多項式σ1,σ2に
対し、αのべき乗を3次づつ逐次代入して得た演算結果
を出力していることが分かる。σ1に対する逐次代入結
果とσ2に対する逐次代入結果とは交互に出力される。
数値分母多項式σ1odd ,σ2oddの係数(σ11 ,σ
13 ,σ15 ,σ17 ),(σ21 ,σ23 ,σ25 ,
σ2 7 )を入力とし、誤り数値分母多項式σ1odd ,σ
2odd に対し、αのべき乗を3次づつ逐次代入した結果
σodd SUM1〜σodd SUM3をガロア体除算回路4
5に出力する。したがって、誤り数値分母Chien解
法部42は誤り位置Chien解法部41と同様のアー
キテクチャで実現することができる。
時、σodd SUM1〜σodd SUM3は、 σodd SUM1=σodd C(α3*J+1 ) ……(39−1) σodd SUM2=σodd C(α3*J+2 ) ……(39−2) σodd SUM3=σodd C(α3*J+3 ) ……(39−3) で表される。
数値多項式ω1,ω2の係数ω10〜ω17 、ω20 〜
ω27 を入力とし、誤り数値多項式ω1,ω2に対し、
αのべき乗を3次づつ逐次代入した結果ωSUM1〜ω
SUM3をガロア体除算回路45に出力する。したがっ
て、誤り数値分子Chien解法部43は誤り位置Ch
ien解法部41と同様のアーキテクチャで実現するこ
とができる。
時、ωSUM1〜ωSUM3は、 ωSUM1=ωC(α3*J+1 ) ……(40−1) ωSUM2=ωC(α3*J+2 ) ……(40−2) ωSUM3=ωC(α3*J+3 ) ……(40−3) で表される。
UM3とσodd SUM1〜σodd SUM3との除算を行
い、除算結果EV1〜EV3を誤り位置判定回路44に
出力する。
時、EV1〜EV3は、 EV1=(ωSUM1)/(σodd SUM1) =[ωC(α3*J+1 )]/[σodd C(α3*J+1 )] ……(41−1) EV2=(ωSUM2)/(σodd SUM2) =[ωC(α3*J+2 )]/[σodd C(α3*J+2 )] ……(41−2) EV3=(ωSUM3)/(σodd SUM3) =[ωC(α3*J+3 )]/[σodd C(α3*J+3 )] ……(41−3) で表される。
1〜σSUM3から誤り位置を判定する。(38−1)
〜(38−3)式、(41−1)〜(41−3)式か
ら、カウンタ値がJ*2+C(C=1,2)の時、σS
UMi=0の場合、第C符号語のN−(3*J+i)次
成分YCN-(3*J+1) に誤り値EViの誤りが発生したと
判定することができる。この時、誤り位置判定回路44
は誤り位置N−(3*J+i)と誤り値EViとを誤り
訂正部6に出力する。
4から入力された誤り位置と誤り数値とを基に、受信符
号語保存部5に保存された受信符号語を訂正し、訂正符
号語を外部へ出力する。
する場合、符号語毎に復号器を割り当てていたため、回
路規模及び消費電力が大きくなるという問題があるが、
本発明の一実施例では一つの復号器1で複数の符号語を
同時に復号することによって、大幅に回路規模及び消費
電力を削減することができる。
従来の技術の回路構成に対して、シンドローム計算部2
でL−1個のシフトレジスタ、誤り位置・誤り数値計算
部4でL−1個のシフトレジスタを加えるだけで実現す
ることができ、回路規模を大幅に削減することができ
る。
計算及び誤り位置・誤り数値計算で行う並列ガロア体定
数乗算に共通する演算を共有することによって、従来の
技術に比べて回路規模及び消費電力を大幅に削減するこ
とができる。
ソロモン符号の復号回路と同様の回路構成で実現するこ
とができるので、本発明はBCH符号一般に対し、上記
の効果が得られる。
語用に別々の誤り位置多項式・誤り数値多項式導出回路
を使用しているが、符号語数をL、符号長をNブロッ
ク、並列処理数をMとすると、誤り位置多項式・誤り数
値多項式導出回路の所要演算クロック数がN/Mクロッ
ク以下の場合、誤り位置多項式・誤り数値多項式導出回
路は第1〜L符号語で共有することができる。
の構成を示すブロック図である。図17においては、本
発明の一実施例と同様に、符号長255バイト、冗長検
査信号16バイト、並列処理数3、符号語数2とした場
合の構成を示しており、本発明の他の実施例による復号
器7は、本発明の一実施例と同様に、リードソロモン復
号回路である。
レーム510バイトが3並列で入力される。したがっ
て、シンドローム計算部2は170クロック毎に、2符
号語分のシンドローム係数を誤り位置多項式・誤り数値
多項式導出部8に出力する。よって、1つの符号語の誤
り位置多項式・誤り数値多項式を導出するのに要するク
ロック数が85以下の誤り位置多項式・誤り数値多項式
導出回路があれば、誤り位置多項式・誤り数値多項式導
出回路を第1符号語及び第2符号語で共有することがで
きる。
・誤り数値多項式導出部8はシンドローム係数保存部8
1と、共有誤り位置多項式・誤り数値多項式導出部82
とから構成されている。
ム計算部2から入力されたシンドローム係数S1,S2
を85クロック毎に交互に共有誤り位置多項式・誤り数
値多項式導出部82へ出力する。共有誤り位置多項式・
誤り数値多項式導出部82は入力されたシンドローム係
数Sを基に、誤り位置多項式σ及び誤り数値多項式ωを
導出し、85クロック毎に誤り位置・誤り数値計算部4
へ出力する。
第1符号語に対する誤り位置多項式σ1及び誤り数値多
項式ω1と、第2符号語に対する誤り位置多項式σ2及
び誤り数値多項式ω2とが交互に入力されることにな
る。したがって、本発明の他の実施例における誤り位置
・誤り数値計算部4は85クロックで、1つの符号語の
誤り位置及び誤り数値を計算すればよい。
部4の構成を示すブロック図である。図18において、
誤り位置・誤り数値計算部4は誤り位置Chien解法
部41と、誤り数値分母Chien解法部42と、誤り
数値分子Chien解法部43と、誤り位置判定回路4
4と、ガロア体除算回路45と、カウンタ46とから構
成されている。
位置多項式係数σ1 〜σ8 、誤り数値多項式係数ω0 〜
ω7 が入力される時、0にリセットされる。以降、カウ
ンタ46はクロック毎にカウンタ値をインクリメントす
る。第2符号語に対応する誤り位置多項式係数σ1 〜σ
8 、誤り数値多項式係数ω0 〜ω7 が入力された時はカ
ウンタ46を0にリセットしない。
部41の構成を示すブロック図である。図19におい
て、誤り位置Chien解法部41は0次〜8次成分計
算部411〜418と、第1〜第3ガロア体加算器41
9〜421とから構成されている。
構成を示すブロック図である。図20において、i次成
分計算部41iは帰還シフトレジスタ41i2と、帰還
シフトレジスタ入力信号セレクタ41i3と、3並列ガ
ロア体乗算器41i4とから構成されている。
置Chien解法部41の動作について説明する。帰還
シフトレジスタ入力信号セレクタ41i3はカウンタ値
が0もしくは85の時、σi を出力し、カウンタ値が
0、85以外の時、並列ガロア体乗算器41i4の第3
の出力σMUL3i を、帰還シフトレジスタ41i2に
出力する。帰還シフトレジスタ41i2は入力信号を1
クロック遅延させ、3並列ガロア体乗算器41i4に出
力する。
をINMULTとおくと、3並列ガロア体乗算器41i
4は、(36−1)〜(36−3)式に示す処理を行
い、σMUL1i 〜σMUL3i を第1〜第3ガロア体
加算器419〜421に出力する。カウンタ値が(C−
1)*85+J(C=1,2)の時、3並列ガロア体乗
算器41i4の出力は(37−1)〜(37−3)式で
表される。
分計算部411〜418から出力されたσMUL10 〜
σMUL18 を入力とし、加算結果σSUM1を誤り位
置判定回路44に出力する。同様に、第2及び第3ガロ
ア体加算器420,421は加算結果σSUM2〜σS
UM3を誤り位置判定回路44に出力する。カウンタ値
が(C−1)*85+J(C=1,2)の時、出力σS
UM1〜σSUM3は(38−1)〜(38−3)式で
表される。
数値分母多項式σodd の係数(σ1,σ3 ,σ5 ,
σ7 )を入力とし、誤り数値分母多項式σodd に対し、
αのべき乗を3次づつ逐次代入した結果σodd SUM1
〜σodd SUM3をガロア体除算回路45に出力する。
誤り数値分母Chien解法部42は誤り位置Chie
n解法部41と同様のアーキテクチャで実現することが
できる。カウンタ値が(C−1)*85+J(C=1,
2)の時、σodd SUM1〜σodd SUM3は(39−
1)〜(39−3)式で表される。
数値多項式ωの係数ω0 〜ω7 を入力とし、誤り数値多
項式ωに対し、αのべき乗を3次づつ逐次代入した結果
ωSUM1〜ωSUM3をガロア体除算回路45に出力
する。誤り数値分子Chien解法部43は誤り位置C
hien解法部41と同様のアーキテクチャで実現する
ことができる。カウンタ値が(C−1)*85+J(C
=1,2)の時ωSUM1〜ωSUM3は(40−1)
〜(40−3)式で表される。
UM3とσodd SUM1〜σodd SUM3との除算を行
い、除算結果EV1〜EV3を誤り位置判定回路44に
出力する。カウンタ値が(C−1)*85+J(C=
1,2)の時、EV1〜EV3は(41−1)〜(41
−3)式で表される。
1〜σSUM3から誤り位置を判定する。カウンタ値が
(C−1)*85+J(C=1,2)の時、σSUMi
=0の場合、第C符号語のN−(3*J+i)次成分Y
CN-(3*J+i) に誤り値EViの誤りが発生したと判定す
ることができる。この時、誤り位置判定回路44は誤り
位置N−(3*J+i)と誤り値EViとを誤り訂正回
路6に出力する。
4から入力された誤り位置と誤り数値とを基に、受信符
号語保存部5に保存された受信符号語を訂正し、訂正符
号語を外部へ出力する。
誤り数値多項式導出回路を、複数の符号語で共有でする
ことによって、回路規模及び消費電力を大幅に削減する
ことができる。
6バイト、並列処理数3、符号語数2とした場合、符号
長は並列処理数3で割り切れず、1余る。この場合、入
力信号フレームフォーマットの先頭に、1バイトの先頭
補助信号を付加し、先頭補助信号の値として予め0を設
定しておく。このように、先頭補助信号を用いること
で、本発明の一実施例と同様の回路で並列処理を行うこ
とが可能となる。但し、この場合、先頭補助信号部分は
誤り訂正の対象にはならない。
Mとすると、(N+P)をMで割り切れるようにする最
小の自然数Pの先頭補助信号を付加することによって、
符号長Nが並列処理数Mで割り切れない場合でも、並列
符号化処理回路を実現することができる。
数の符号語がインタリーブされて伝送され、受信側で複
数の符号語を同時に復号することが要求されるシステム
に用いられる復号回路において、複数の符号語を一つの
復号器で同時に復号することによって、回路規模及び消
費電力を大幅に削減することができるという効果があ
る。
すブロック図である。
ク図である。
ムフォーマットを示す図である。
係数更新信号UPi の出力フォーマットを示す図であ
る。
示すブロック図である。
ブロック図である。
ブロック図である。
である。
ブロック図である。
ック図である。
符号語Y1,Y2のフレームフォーマットを示す図であ
る。
ム係数更新信号UPi の出力フォーマットを示す図であ
る。
成を示すブロック図である。
すブロック図である。
示すブロック図である。
ク図である。
すブロック図である。
示すブロック図である。
示すブロック図である。
ク図である。
号するシステムを構成した場合のシステム構成例を示す
図である。
ック図である。
ロック図である。
示すブロック図である。
示すブロック図である。
ローム係数計算部 23,46 カウンタ 31−1〜31−L 第1〜第L符号語用誤り位置多項
式・誤り数値多項式導出部 41 誤り位置Chien解法部 42 誤り数値分母Chien解法部 43 誤り数値分子Chien解法部 44 誤り位置判定回路 45 ガロア体除算回路 81 シンドローム係数保存部 82 共有誤り位置多項式・誤り数値多項式導出部 221−i ガロア体加算器 222−1−i〜222−L−i 第1〜第L段帰還シ
フトレジスタ 223−i ガロア体定数乗算器 224−i ガロア体定数乗算器入力信号セレクタ 225−i シンドローム係数出力セレクタ 411−1〜411−(K/2) 0次〜K/2次成分
計算部 412−1〜412−M 第1〜第Mガロア体加算器 411〜418 0次〜8次成分計算部 419〜421 第1〜第3ガロア体加算器 4111−1−i〜4111−L−i 第1〜第L段帰
還シフトレジスタ 4112−i 帰還シフトレジスタ入力信号セレクタ 4113−i M並列ガロア体乗算器 41i1,41i2 第1及び第2段帰還シフトレジス
タ 41i3 帰還シフトレジスタ入力信号セレクタ 41i4 3並列ガロア体乗算器
Claims (14)
- 【請求項1】 複数の符号語がインタリーブされて伝送
され、受信側で複数の符号語を同時に復号することが要
求されるシステムに用いられる復号回路であって、前記
複数の符号語を同時に復号する復号器を有することを特
徴とする復号回路。 - 【請求項2】 前記復号器は、前記複数の符号語のシン
ドローム多項式を算出するシンドローム計算手段と、前
記シンドローム計算手段で算出された前記シンドローム
多項式の係数を基に前記複数の符号語用の誤り位置多項
式及び誤り数値多項式を導出する誤り位置多項式・誤り
数値多項式導出手段と、前記誤り位置多項式・誤り数値
多項式導出手段で導出された前記誤り位置多項式の係数
及び前記誤り数値多項式の係数を基に前記符号語の誤り
位置及び誤り数値を導出する誤り位置・誤り数値計算手
段と、前記誤り位置・誤り数値計算手段で導出された前
記誤り位置及び前記誤り数値を基に受信符号語を訂正す
る誤り訂正手段とを含むことを特徴とする請求項1記載
の復号回路。 - 【請求項3】 前記シンドローム計算手段及び前記誤り
位置・誤り数値計算手段で用いられる並列ガロア体定数
乗算に共通する演算を共有するようにしたことを特徴と
する請求項2記載の復号回路。 - 【請求項4】 符号長をNブロック(Nは正の整数)と
しかつ並列処理数をM(Mは正の整数)とした場合に前
記誤り位置多項式・誤り数値多項式導出手段の所要演算
クロック数がN/Mクロック以下の時に前記誤り位置多
項式・誤り数値多項式導出手段を前記複数の符号語で共
有するようにしたことを特徴とする請求項2または請求
項3記載の復号回路。 - 【請求項5】 前記符号長Nが前記並列処理数Mで割り
切れない時に(N+P)を前記並列処理数Mで割り切れ
るようにする最小の自然数Pの先頭補助信号を付加する
ようにしたことを特徴とする請求項4記載の復号回路。 - 【請求項6】 前記複数の符号語がL個からなる時に前
記シンドローム計算手段及び前記誤り位置・誤り数値計
算手段にそれぞれL−1個のシフトレジスタを加えてL
符号を同時に復号可能としたことを特徴とする請求項2
から請求項5のいずれか記載の復号回路。 - 【請求項7】 BCH(Bose Chaudhuri
Hocquenghem code)符号等に適用自
在としたことを特徴する請求項1から請求項6のいずれ
か記載の復号回路。 - 【請求項8】 複数の符号語がインタリーブされて伝送
され、受信側で複数の符号語を同時に復号することが要
求されるシステムに用いられる復号方法であって、前記
複数の符号語を一つの復号器で同時に復号するようにし
たことを特徴とする復号方法。 - 【請求項9】 前記一つの復号器は、前記複数の符号語
のシンドローム多項式を算出するシンドローム計算手段
と、前記シンドローム計算手段で算出された前記シンド
ローム多項式の係数を基に前記複数の符号語用の誤り位
置多項式及び誤り数値多項式を導出する誤り位置多項式
・誤り数値多項式導出手段と、前記誤り位置多項式・誤
り数値多項式導出手段で導出された前記誤り位置多項式
の係数及び前記誤り数値多項式の係数を基に前記符号語
の誤り位置及び誤り数値を導出する誤り位置・誤り数値
計算手段と、前記誤り位置・誤り数値計算手段で導出さ
れた前記誤り位置及び前記誤り数値を基に受信符号語を
訂正する誤り訂正手段とを含むことを特徴とする請求項
8記載の復号方法。 - 【請求項10】 前記シンドローム計算手段及び前記誤
り位置・誤り数値計算手段で用いられる並列ガロア体定
数乗算に共通する演算を共有するようにしたことを特徴
とする請求項9記載の復号方法。 - 【請求項11】 符号長をNブロック(Nは正の整数)
としかつ並列処理数をM(Mは正の整数)とした場合に
前記誤り位置多項式・誤り数値多項式導出手段の所要演
算クロック数がN/Mクロック以下の時に前記誤り位置
多項式・誤り数値多項式導出手段を前記複数の符号語で
共有するようにしたことを特徴とする請求項9または請
求項10記載の復号方法。 - 【請求項12】 前記符号長Nが前記並列処理数Mで割
り切れない時に(N+P)を前記並列処理数Mで割り切
れるようにする最小の自然数Pの先頭補助信号を付加す
るようにしたことを特徴とする請求項11記載の復号方
法。 - 【請求項13】 前記複数の符号語がL個からなる時に
前記シンドローム計算手段及び前記誤り位置・誤り数値
計算手段にそれぞれL−1個のシフトレジスタを加えて
L符号を同時に復号可能としたことを特徴とする請求項
9から請求項12のいずれか記載の復号方法。 - 【請求項14】 BCH(Bose Chaudhur
i Hocquenghem code)符号等に適用
自在としたことを特徴する請求項9から請求項13のい
ずれか記載の復号方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000218297A JP3485075B2 (ja) | 2000-07-19 | 2000-07-19 | 復号回路及びその復号方法 |
US09/905,968 US6871315B2 (en) | 2000-07-19 | 2001-07-17 | Decoding circuit and decoding method thereof |
DE60140717T DE60140717D1 (de) | 2000-07-19 | 2001-07-18 | Dekodierungsschaltkreis und zugehöriges Dekodierungsverfahren |
AU54461/01A AU760187B2 (en) | 2000-07-19 | 2001-07-18 | Decoding circuit and decoding method thereof |
EP01116732A EP1175015B1 (en) | 2000-07-19 | 2001-07-18 | Decoding circuit and decoding method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000218297A JP3485075B2 (ja) | 2000-07-19 | 2000-07-19 | 復号回路及びその復号方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002033669A true JP2002033669A (ja) | 2002-01-31 |
JP3485075B2 JP3485075B2 (ja) | 2004-01-13 |
Family
ID=18713269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000218297A Expired - Lifetime JP3485075B2 (ja) | 2000-07-19 | 2000-07-19 | 復号回路及びその復号方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6871315B2 (ja) |
EP (1) | EP1175015B1 (ja) |
JP (1) | JP3485075B2 (ja) |
AU (1) | AU760187B2 (ja) |
DE (1) | DE60140717D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010154043A (ja) * | 2008-12-24 | 2010-07-08 | Mitsubishi Electric Corp | 誤り訂正復号装置および誤り訂正復号方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6961197B1 (en) | 2001-12-28 | 2005-11-01 | Marvell International Ltd. | Correcting errors in disk drive read back signals by iterating with the Reed-Solomon decoder |
US7751138B1 (en) | 2001-12-28 | 2010-07-06 | Marvell International Ltd. | Correcting errors in disk drive read back signals by iterating with the Reed-Solomon decoder |
EP1612950A1 (en) * | 2004-06-30 | 2006-01-04 | STMicroelectronics S.r.l. | Method and system for correcting errors during read and write to non volatile memories |
US7743311B2 (en) * | 2006-01-26 | 2010-06-22 | Hitachi Global Storage Technologies Netherlands, B.V. | Combined encoder/syndrome generator with reduced delay |
US8099655B1 (en) * | 2007-12-20 | 2012-01-17 | Pmc-Sierra Us, Inc. | Galois field multiplier system and method |
KR101678917B1 (ko) * | 2010-09-16 | 2016-11-24 | 삼성전자주식회사 | 디코더, 이의 동작방법, 및 이를 포함하는 장치들 |
KR101432909B1 (ko) * | 2012-12-21 | 2014-08-22 | 인하대학교 산학협력단 | 병렬 bch 복호기를 위한 고속 소면적의 수정된 스텝-바이-스텝 복호 방법 및 그 연산 회로 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5536219A (en) | 1978-09-05 | 1980-03-13 | Ihara Chem Ind Co Ltd | Curing agent for polyurethane elastomer |
FR2533091A1 (fr) | 1982-09-13 | 1984-03-16 | Cii Honeywell Bull | Systeme de detection et de correction d'erreurs de transmission d'un message binaire utilisant un code cyclique detecteur et correcteur d'erreurs de type reed-solomon entrelace |
US4567594A (en) | 1983-06-07 | 1986-01-28 | Burroughs Corporation | Reed-Solomon error detecting and correcting system employing pipelined processors |
US4649541A (en) | 1984-11-21 | 1987-03-10 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Reed-Solomon decoder |
FR2605769B1 (fr) | 1986-10-22 | 1988-12-09 | Thomson Csf | Operateur polynomial dans les corps de galois et processeur de traitement de signal numerique comportant un tel operateur |
JP3131437B2 (ja) | 1990-02-27 | 2001-01-31 | 株式会社東芝 | 誤り補償方式 |
SE467856B (sv) | 1991-01-31 | 1992-09-21 | Ericsson Telefon Ab L M | Transcoder foer ett mobilradiosystem |
GB2263985B (en) | 1992-02-06 | 1995-06-14 | Intel Corp | Two stage window multiplexors for deriving variable length instructions from a stream of instructions |
JP2824474B2 (ja) * | 1992-02-17 | 1998-11-11 | 三菱電機株式会社 | 誤り訂正方式及びこの誤り訂正方式を用いた復号器 |
JP3241851B2 (ja) | 1993-03-18 | 2001-12-25 | 株式会社東芝 | 誤り訂正復号装置 |
US5535225A (en) * | 1993-10-12 | 1996-07-09 | Hughes Aircraft Company | Time domain algebraic encoder/decoder |
JP3173555B2 (ja) | 1994-05-17 | 2001-06-04 | 日本電信電話株式会社 | 伝送路誤り訂正符号回路および伝送路終端装置 |
US5642366A (en) | 1994-07-05 | 1997-06-24 | Adaptec, Inc. | Global parity symbol for interleaved reed-solomon coded data |
JPH1041830A (ja) | 1996-07-24 | 1998-02-13 | Matsushita Electric Ind Co Ltd | 誤り訂正符号化回路とそれを用いた変調装置 |
US6043765A (en) * | 1997-09-26 | 2000-03-28 | Silicon Engineering, Inc. | Method and apparatus for performing a parallel speculative Huffman decoding using both partial and full decoders |
TW376629B (en) | 1997-12-19 | 1999-12-11 | Toshiba Corp | Digital image decoding method and device |
JP2000165816A (ja) | 1998-11-30 | 2000-06-16 | Sony Corp | 信号復号方法及び装置 |
US6516436B1 (en) | 1999-03-04 | 2003-02-04 | Lucent Technologies Inc. | Error control coding for transmission equipment protection |
JP3549788B2 (ja) * | 1999-11-05 | 2004-08-04 | 三菱電機株式会社 | 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム |
-
2000
- 2000-07-19 JP JP2000218297A patent/JP3485075B2/ja not_active Expired - Lifetime
-
2001
- 2001-07-17 US US09/905,968 patent/US6871315B2/en not_active Expired - Lifetime
- 2001-07-18 EP EP01116732A patent/EP1175015B1/en not_active Expired - Lifetime
- 2001-07-18 DE DE60140717T patent/DE60140717D1/de not_active Expired - Lifetime
- 2001-07-18 AU AU54461/01A patent/AU760187B2/en not_active Ceased
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010154043A (ja) * | 2008-12-24 | 2010-07-08 | Mitsubishi Electric Corp | 誤り訂正復号装置および誤り訂正復号方法 |
Also Published As
Publication number | Publication date |
---|---|
US6871315B2 (en) | 2005-03-22 |
DE60140717D1 (de) | 2010-01-21 |
AU5446101A (en) | 2002-01-24 |
AU760187B2 (en) | 2003-05-08 |
EP1175015B1 (en) | 2009-12-09 |
EP1175015A2 (en) | 2002-01-23 |
JP3485075B2 (ja) | 2004-01-13 |
EP1175015A3 (en) | 2004-08-04 |
US20020029367A1 (en) | 2002-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Shao et al. | A VLSI design of a pipeline Reed-Solomon decoder | |
JPH0831803B2 (ja) | 誤り訂正のための方法と装置 | |
JPWO2011142133A1 (ja) | 誤り訂正符号処理方法及びその装置 | |
KR20110010771A (ko) | 프로그램가능한 프로세서 상에서의 임의의 갈루아 필드 산술연산의 구현 | |
JPS59124011A (ja) | 多数バイトエラ−訂正システム | |
US7870468B1 (en) | Reed-solomon decoder using a configurable arithmetic processor | |
US4841300A (en) | Error correction encoder/decoder | |
KR100260415B1 (ko) | 고속시리얼에러위치다항식계산회로 | |
JP3485075B2 (ja) | 復号回路及びその復号方法 | |
EP1102406A2 (en) | Apparatus and method for decoding digital data | |
US6263471B1 (en) | Method and apparatus for decoding an error correction code | |
US20150318869A1 (en) | Encoding and syndrome computing co-design circuit for bch code and method for deciding the same | |
KR20190003315A (ko) | 일반화된 텐서곱(gtp) 코드의 효율적인 인코딩 방법 및 그 장치 | |
JPH11136136A (ja) | リードソロモン符号化装置及び方法 | |
EP1442528A2 (en) | Decoding method and decoder for reed solomon code | |
JPH11196006A (ja) | 並列処理シンドロ−ム計算回路及びリ−ド・ソロモン複合化回路 | |
Lee et al. | Algebraic decoding of quasi-reversible BCH codes using band matrices | |
JPH0476540B2 (ja) | ||
JPH06314978A (ja) | チェン・サーチ回路 | |
Hu et al. | Low complexity parallel Chien search architecture for RS decoder | |
JP5550413B2 (ja) | Crc演算回路 | |
JP3953397B2 (ja) | リードソロモン符号化回路およびリードソロモン復号化回路 | |
JPH0750595A (ja) | 復号化装置 | |
Chang et al. | VLSI architecture of modified Euclidean algorithm for Reed–Solomon code | |
Ma et al. | AMDS symbol-pair codes from repeated-root cyclic codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3485075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |