JP2002033505A - Planar photodetector, method of manufacturing it, and device using it - Google Patents

Planar photodetector, method of manufacturing it, and device using it

Info

Publication number
JP2002033505A
JP2002033505A JP2000218131A JP2000218131A JP2002033505A JP 2002033505 A JP2002033505 A JP 2002033505A JP 2000218131 A JP2000218131 A JP 2000218131A JP 2000218131 A JP2000218131 A JP 2000218131A JP 2002033505 A JP2002033505 A JP 2002033505A
Authority
JP
Japan
Prior art keywords
substrate
receiving element
functional layer
light receiving
type light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000218131A
Other languages
Japanese (ja)
Other versions
JP4438038B2 (en
JP2002033505A5 (en
Inventor
Toshihiko Onouchi
敏彦 尾内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000218131A priority Critical patent/JP4438038B2/en
Publication of JP2002033505A publication Critical patent/JP2002033505A/en
Publication of JP2002033505A5 publication Critical patent/JP2002033505A5/ja
Application granted granted Critical
Publication of JP4438038B2 publication Critical patent/JP4438038B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To provide a planar photodetector the characteristics of which are not deteriorated when the photodetector is integrated with an electronic element and which does not require high accuracy for alignment when mounted and has a high-productivity structure. SOLUTION: The planar photodetector 1 receives the light made incident to the surface of a substrate 2. The photodetector 1 is composed of a first substrate 17 which is needed for the formation of the photodetector 1 and removed or thinned in thickness, functional layers 10, 14, 15, and 16 needed for performing light reception and electrical control, and electrodes 8 formed on the surface of the functional layers 10, 14, 15, and 16. The photodetector 1 is stuck to a second substrate 2 in an insulated state and an electric wiring pattern which is used for driving and controlling the element 1 is electrically connected to the electrodes 8 on the second substrate 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、作製が容易で歩留
まりが高く2次元アレイ化に適した面型受光素子、その
製造方法、該面型受光素子をSi集積回路などと集積化し
た光電子融合デバイス、それを用いた光配線装置などに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface-type light receiving element which is easy to manufacture, has a high yield, and is suitable for two-dimensional arraying, a method of manufacturing the same, and an opto-electron fusion in which the surface-type light receiving element is integrated with a Si integrated circuit. The present invention relates to a device, an optical wiring device using the device, and the like.

【0002】[0002]

【従来技術】現在、大容量並列光情報処理、高速光接続
などへの応用のため、高速の2次元アレイ型の面型受光
素子とSi-IC(Integrated Circuit)を集積化させた光
電子集積デバイスの開発が望まれている。
2. Description of the Related Art At present, an optoelectronic integrated device in which a high-speed two-dimensional array type surface light receiving element and a Si-IC (Integrated Circuit) are integrated for application to large-capacity parallel optical information processing and high-speed optical connection. The development of is desired.

【0003】面型の受光素子としては、GaAsやSiなどの
半導体基板上にp型層、アンドープの光吸収層、n型層を
積層して形成したpinホトダイオードや、半絶縁性の基
板上にアンドープの光吸収層を成膜しで櫛形のショット
キー電極をその表面に形成したMSM(Metal-Semiconducto
r-Metal)ホトダイオードがある。
[0003] As a surface type light receiving element, a pin photodiode formed by laminating a p-type layer, an undoped light absorbing layer, and an n-type layer on a semiconductor substrate such as GaAs or Si, or a semi-insulating substrate. MSM (Metal-Semiconducto) with an undoped light absorbing layer formed and a comb-shaped Schottky electrode formed on its surface
r-Metal) photodiode.

【0004】Si-ICと集積化する場合には、これらの受
光素子を作製した成長基板を除去して光機能層だけを薄
膜化して、Si-ICを形成した基板などに転写する方法が
考案されている。このように薄膜化した受光素子を他の
基板に貼り合わせる方法は、それぞれの素子を最適設計
して最適のプロセス方法で作製し、良品のみを組み合わ
せて集積化させるので、製品歩留まりの向上が可能で、
また、貼り合わせ後の表面プロセスが可能であるなどの
メリットがある。
In the case of integration with a Si-IC, a method has been devised in which the growth substrate on which these light-receiving elements are manufactured is removed, only the optical functional layer is thinned, and the film is transferred to a substrate on which the Si-IC is formed. Have been. The method of bonding the thinned light-receiving element to another substrate in this way can improve the product yield because each element is optimally designed and manufactured by the optimal process method, and only non-defective products are combined and integrated. so,
In addition, there is an advantage that a surface process after bonding is possible.

【0005】そのような集積化の例としては、特開平9-
223848号公報で開示されているように、電子集積回路基
板200にポリイミド等の絶縁膜300を介して薄膜の
pinホトダイオードを貼り合わせ、配線パターンを形成
したものがある。その断面図を図12に示す。集積回路
基板200上に、p-GaAs層1130、i-GaAs光吸収層1
107、n-GaAs層1131から成るホトダイオードが絶
縁膜1132を介してポリイミド膜300で接着されて
いる。ホトダイオードのp側電極は1113で、n側電極
は400であり、配線パターン200Aを形成してアレ
イ用電極としている。1100Gはホトダイオードの光
入射窓である。1000は発光素子であるため説明を省
く。
[0005] An example of such integration is disclosed in Japanese Unexamined Patent Publication No.
As disclosed in JP-A-223848, a thin film is formed on the electronic integrated circuit substrate 200 via an insulating film 300 such as polyimide.
There is one in which a pin photodiode is bonded to form a wiring pattern. FIG. 12 shows a cross-sectional view thereof. On the integrated circuit substrate 200, a p-GaAs layer 1130 and an i-GaAs light absorbing layer 1
A photodiode 107 consisting of an n-GaAs layer 1131 is bonded with a polyimide film 300 via an insulating film 1132. The p-side electrode of the photodiode is 1113 and the n-side electrode is 400. The wiring pattern 200A is formed and used as an array electrode. 1100G is a light entrance window of the photodiode. Since 1000 is a light emitting element, description thereof is omitted.

【0006】このような構造は、例えば、GaAs基板上に
上記pin構造をエピタキシャル成長して表面電極を形成
した後、これをワックスでガラス基板等に表面を貼り付
け、該GaAs基板をウエットエッチングで除去して集積回
路基板に接着し、該ガラス基板を取り外したのちに表面
プロセスで配線パターンを形成するというプロセスで形
成できる。
In such a structure, for example, after forming a surface electrode by epitaxially growing the above-mentioned pin structure on a GaAs substrate, the surface is adhered to a glass substrate or the like with wax, and the GaAs substrate is removed by wet etching. Then, the substrate is adhered to an integrated circuit substrate, and after removing the glass substrate, a wiring pattern can be formed by a surface process.

【0007】また、特開平06-151946号公報で開示され
ているようなものもある。すなわち、GaAs基板上に高速
なエッチングレートを有するリフトオフ用のAlAsエッチ
ング層およびアンドープのGaAs光吸収層を形成した表面
に、図13(a)のような櫛形部分500aを有する電極
500を形成してMSMホトダイオードとし、図13(b)の
ように他の基板S1上に予め形成されている電極パッド
501’と該素子側の電極パッド501をアライメント
して貼り合わせる方法もある。この場合、ふっ酸でAlAs
層のみエッチングしてGaAs基板と光機能層Fを剥離して
光機能層Fのみが基板S1に転写されることになり、表
面には反射防止膜Aが形成される。
[0007] There is also one disclosed in JP-A-06-151946. That is, an electrode 500 having a comb-shaped portion 500a as shown in FIG. 13A is formed on a surface on which a lift-off AlAs etching layer having a high etching rate and an undoped GaAs light absorbing layer are formed on a GaAs substrate. As an MSM photodiode, there is also a method of aligning and bonding an electrode pad 501 ′ formed in advance on another substrate S1 and the electrode pad 501 on the element side as shown in FIG. 13B. In this case, hydrofluoric acid is used for AlAs
Only the layer is etched to separate the GaAs substrate and the optical functional layer F, and only the optical functional layer F is transferred to the substrate S1, and the antireflection film A is formed on the surface.

【0008】[0008]

【発明が解決しようとしている課題】しかしながら、上
記の特開平9-223848号公報の例では、ポリイミド膜30
0が光素子とSi基板200との間にあり、電極配線パタ
ーンを形成する際に段差があるために、ステップカバレ
ッジの良いCVDなどによる電極形成が必要になる。ま
た、光素子の機能層のみをSi基板200に転写してから
さらに光素子の作製工程を行うことなどから、ICへの
ダメージを考えると、プロセスの自由度、すなわち温度
やプラズマ処理などについて制約が生じるので、光素子
の形態にも制限がある。
However, in the example of Japanese Patent Application Laid-Open No. 9-223848, the polyimide film 30
Since 0 is between the optical element and the Si substrate 200 and there is a step when forming an electrode wiring pattern, it is necessary to form an electrode by CVD or the like with good step coverage. Also, since only the functional layer of the optical element is transferred to the Si substrate 200 and then the optical element is further processed, considering the damage to the IC, the degree of freedom of the process, that is, the temperature, plasma processing, and the like are limited. Therefore, the form of the optical element is also limited.

【0009】一方、特開平6-151946号公報の例では、予
め形成した配線パターン上の電極同志501、501’
を直接接着するので、段差をカバーするような電極形成
は必要ないが、電極アライメントが必要になるので、そ
の精度が要求されることでコスト高になるという問題が
ある。
On the other hand, in the example of Japanese Patent Application Laid-Open No. Hei 6-151946, the electrodes 501 and 501 'on the wiring pattern formed in advance are arranged.
Is directly bonded, so that it is not necessary to form an electrode to cover the step. However, since electrode alignment is required, there is a problem that the accuracy is required and the cost is increased.

【0010】このような課題に鑑み、本発明の目的は、
面型受光素子を電子素子と集積化させる場合に面型受光
素子の特性が劣化されずにかつ実装時のアライメントに
高精度が要求されず、生産性の高い構造を持つ面型受光
素子、その製造方法、それを用いた装置を提供すること
にある。
In view of these problems, an object of the present invention is to
When integrating a surface-type light receiving element with an electronic element, the characteristics of the surface-type light-receiving element are not degraded and high precision is not required for alignment at the time of mounting, and the surface-type light-receiving element having a highly productive structure. A manufacturing method and an apparatus using the same.

【0011】[0011]

【課題を解決するための手段】上記目的を達成する本発
明の面型受光素子は、基板面に対して入射する光(典型
的には、基板面に垂直に入射する光)を受光する少なく
とも1つの面型受光素子であって、該面型受光素子の形
成に必要な保持基板となる第1の基板が除去あるいは薄
膜化され、受光、電気的制御を行うために必要な機能層
および該機能層の少なくとも一方の表面に形成された電
極とから成り、該第1の基板とは異なる第2の基板に、
電気的接触が得られないように(すなわち、絶縁状態
で)接着され、かつ該第2の基板上に該面型受光素子を
駆動、制御するための電気配線パターンが該電極に電気
的に接続されて形成されていることを特徴とする。この
様な構成によれば、典型的には、受光素子を構成する機
能層を転写する前の半導体基板を保持基板として、電極
形成などのプロセスを行った後に他の基板に貼り合わ
せ、該半導体基板を除去或いは薄膜化したのちにフォト
リソグラフィなどの表面プロセスで配線パターンを形成
する。よって、面型受光素子の劣化はなく生産性の高い
光電子集積素子を提供できる。すなわち、受光素子を他
の基板に貼り合わせて集積化する際に下基板の電極との
アライメントの精度は要求されず、更に貼り合わせて集
積化した後の複雑な工程のない光機能層転写型の光電子
融合素子を実現できる。
According to a first aspect of the present invention, there is provided a surface-type light receiving element for receiving light incident on a substrate surface (typically, light incident perpendicularly on the substrate surface). A surface-type light-receiving element, wherein a first substrate serving as a holding substrate required for forming the surface-type light-receiving element is removed or thinned, and a functional layer necessary for performing light reception and electrical control; An electrode formed on at least one surface of the functional layer, and a second substrate different from the first substrate,
An electrical wiring pattern for driving and controlling the surface light receiving element is electrically connected to the electrode on the second substrate so that electrical contact cannot be obtained (that is, in an insulating state). It is characterized by being formed. According to such a configuration, typically, the semiconductor substrate before transferring the functional layer constituting the light receiving element is used as a holding substrate, and after performing a process such as electrode formation, the semiconductor substrate is bonded to another substrate. After removing or thinning the substrate, a wiring pattern is formed by a surface process such as photolithography. Therefore, it is possible to provide an optoelectronic integrated device with high productivity without deterioration of the surface light receiving device. That is, when the light receiving element is bonded to another substrate and integrated, the alignment accuracy with the electrode of the lower substrate is not required, and the optical function layer transfer type without any complicated process after further bonding and integrating. Can be realized.

【0012】その構成の具体例を簡単に図1をもとに説
明する。図1(a)のように先にMSMホトダイオードの電極
等を形成しておき、他の基板として例えばAlNセラミッ
ク基板2を用い、受光素子の機能層7は、電極が形成さ
れた面を下側にして熱硬化性樹脂などで接着される(図
1(d))。電極からの配線パターンは図2のように基板除
去後にパターニングにより作製するが、1μm程度の厚
さのミラー層10による段差をカバーする程度でよいの
で、真空蒸着法でも簡単に配線パターンを形成できる。
Si-ICは、上記のような光素子の転写プロセス後にベア
チップの状態で同一AlN基板上にフリップチップ実装し
て、光電子融合MCM(Mu1ti-Chip-Modu1e)とすることがで
きる、もちろん、Si-ICを作製したSi基板に光素子を転
写してもよいが、Si-ICと光素子を個々に作製して最後
に同一基板上にハイブリッド実装する手法が、プロセス
の最適化、歩留まり、クロストークの観点などから優れ
ていると考えられる。このような受光素子を具備したMC
Mを提供することで、ボード間などを配線するときに光
伝送で行うことができる光インターコネクション装置が
低コストで作製できたり、ICを3次元スタック化した高
密度MCMが提供できる。詳細は後述の実施例の説明で明
らかになる。
A specific example of the configuration will be briefly described with reference to FIG. As shown in FIG. 1 (a), electrodes of an MSM photodiode are formed first, and for example, an AlN ceramic substrate 2 is used as another substrate, and the functional layer 7 of the light receiving element has a surface on which the electrodes are formed facing downward. And bonded with a thermosetting resin or the like (FIG. 1 (d)). The wiring pattern from the electrode is formed by patterning after removing the substrate as shown in FIG. 2, but it is sufficient to cover the step formed by the mirror layer 10 having a thickness of about 1 μm. .
Si-IC can be flip-chip mounted on the same AlN substrate in a bare chip state after the above-described optical element transfer process, and can be made into an opto-electron fusion MCM (Mu1ti-Chip-Modu1e). The optical device may be transferred to the Si substrate on which the IC is manufactured, but the method of individually manufacturing the Si-IC and the optical device and finally hybrid mounting on the same substrate is a process optimization, yield, crosstalk It is considered that it is excellent from the viewpoint of. MC equipped with such a light receiving element
By providing M, an optical interconnection device that can be performed by optical transmission when wiring between boards or the like can be manufactured at low cost, and a high-density MCM in which ICs are three-dimensionally stacked can be provided. Details will be clarified in the description of the embodiment below.

【0013】上記の基本構成に基づいて、以下の如き形
態が可能である。複数の前記面型受光素子が、前記第2
の基板に電気的接触が得られないように接着され、かつ
該第2の基板上に該面型受光素子を独立に駆動、制御す
るための電気配線パターンが形成され得る。
The following forms are possible based on the above basic configuration. A plurality of the surface-type light receiving elements are provided in the second
And an electric wiring pattern for independently driving and controlling the surface-type light receiving element may be formed on the second substrate.

【0014】前記機能層の少なくとも一方の表面に形成
された前記電極は第2の基板との接着面側にあり、該機
能層の一部を除去して露出させた該電極の一部に電気的
接触が得られるように該第2の基板に前記電気配線パタ
ーンが形成され得る。これにより、作製歩留まりが向上
する。
[0014] The electrode formed on at least one surface of the functional layer is on the side of the adhesive surface with the second substrate, and a part of the functional layer is removed to expose a part of the electrode. The electrical wiring pattern may be formed on the second substrate so that a proper contact is obtained. Thereby, the production yield is improved.

【0015】前記機能層の少なくとも一方の表面に形成
された前記電極は機能層転写後の最表面にあり、該電極
の一部に電気的接触が得られるように前記第2の基板に
電気配線パターンが形成され得る。接着後に第2の基板
上に電気配線を形成する際に、機能層の最表面に形成し
た電極の一部に電気的接触が得られるようにすることで
作製歩留まりが向上する。
The electrode formed on at least one surface of the functional layer is on the outermost surface after the transfer of the functional layer, and an electric wiring is provided on the second substrate so that an electrical contact can be obtained with a part of the electrode. A pattern can be formed. When electric wiring is formed on the second substrate after bonding, a part of the electrode formed on the outermost surface of the functional layer can be electrically contacted, so that the production yield is improved.

【0016】前記第2の基板は絶縁体基板であり得る。
これにより、2次元アレイ化したときの配線パターンの
形成プロセスが簡易化される。すなわち、上記面型発光
素子を複数アレイ化して集積化させる場合に素子間の絶
縁が取れ、面型受光素子の特性を劣化させずに生産性の
高い構造を提供できる。
[0016] The second substrate may be an insulator substrate.
This simplifies the wiring pattern forming process when the two-dimensional array is formed. That is, when a plurality of the above-mentioned surface light-emitting elements are integrated in an array, insulation between the elements can be obtained, and a structure with high productivity can be provided without deteriorating the characteristics of the surface light-receiving element.

【0017】前記第2の基板と機能層の間に絶縁層があ
る様にもできる。第2の基板の表面に絶縁膜を形成する
ことでも2次元アレイ化したときの配線パターンの形成
プロセスが簡易化される。
[0017] An insulating layer may be provided between the second substrate and the functional layer. Forming an insulating film on the surface of the second substrate also simplifies the process of forming a wiring pattern in a two-dimensional array.

【0018】前記第2の基板は受光する光の波長に対し
て透明であり得る。面型受光素子を電子素子と集積化さ
せた基板の裏から光入射を行なって、3次元スタック化
した高集積光電子回路を容易に実現できる。すなわち、
第2の基板を透明基板とすることで第2の基板の裏面か
ら光入射できて、3次元スタック化が容易になる。
[0018] The second substrate may be transparent to a wavelength of light to be received. Light is incident from the back of the substrate in which the surface-type light receiving element is integrated with the electronic element, so that a three-dimensionally stacked highly integrated optoelectronic circuit can be easily realized. That is,
When the second substrate is a transparent substrate, light can be incident from the back surface of the second substrate, and three-dimensional stacking is facilitated.

【0019】面型受光素子を、前記機能層の一方の表面
にのみ2極の櫛形電極が交互に並ぶように形成されたMS
M(Metal-Semiconductor-Metal)ホトダイオードとして、
該電極のない方の面から光入射を行って受光する様にで
きる。これにより、高速、高効率なMSMホトダイオード
と電子素子を集積化させた面型受光素子を実現できる。
また、受光器をMSMホトダイオードとして、電極の形成
されていない面から光を入射することで、受光効率が上
昇する。
A surface-type light receiving element is formed by an MS in which two-pole comb-shaped electrodes are alternately arranged only on one surface of the functional layer.
As M (Metal-Semiconductor-Metal) photodiode,
Light can be incident from the surface without the electrode and received. As a result, a high-speed, high-efficiency surface-type light receiving element in which an MSM photodiode and an electronic element are integrated can be realized.
In addition, the light receiving efficiency is increased by making the light receiver an MSM photodiode and inputting light from a surface where no electrode is formed.

【0020】また、面型受光素子を、前記機能層の一方
の表面にのみ2極の櫛形電極が交互に並ぶように形成さ
れたpinホトダイオードとして、該電極のない方の面か
ら光入射を行って受光する様にもできる。これにより、
高速、高効率なpinホトダイオードと電子素子を集積化
させた面型受光素子を実現できる。また、受光器をプレ
ーナ型のpinホトダイオードとして、電極の形成されて
いない面から光を入射することで、受光効率が上昇す
る。
Further, the surface type light receiving element is a pin photodiode in which two comb-shaped electrodes are alternately arranged only on one surface of the functional layer, and light is incident from the surface without the electrode. To receive light. This allows
A high-speed, high-efficiency surface-type light receiving element that integrates a pin photodiode and an electronic element can be realized. Further, when the light receiver is a planar type pin photodiode and light is incident from a surface on which no electrode is formed, the light receiving efficiency is increased.

【0021】また、面型受光素子を、前記機能層の両面
にそれぞれ陽極、陰極が形成されたpinホトダイオード
である様にもできる。受光器を積層型のpinホトダイオ
ードとすることで、作製プロセスが簡易化される。
Further, the surface light receiving element may be a pin photodiode having an anode and a cathode formed on both surfaces of the functional layer, respectively. By making the photodetector a stacked pin photodiode, the fabrication process is simplified.

【0022】前記機能層には多層膜反射ミラーが含まれ
得る。多層膜反射ミラーを設けることで、光吸収効率を
高められ、受光効率が上昇する。
The functional layer may include a multilayer reflection mirror. By providing the multilayer mirror, the light absorption efficiency can be increased and the light receiving efficiency can be increased.

【0023】更に、上記目的を達成する本発明の光電子
融合MCM(Multi-Chip-Module)は、上記の面型受光素子を
含み、前記第2の基板に、面型光素子を駆動、制御する
ためのSi集積回路のベアチップがフリップチップ実装さ
れて該面型受光素子と集積化されていることを特徴とす
る。これにより、Si-ICと面型光素子を小型集積化させ
て、光信号を電気信号に変換して信号の受信ができる生
産性の高い光電子融合MCMを実現できる。
Furthermore, a photo-electron fusion MCM (Multi-Chip-Module) of the present invention that achieves the above object includes the above-mentioned surface light receiving element, and drives and controls the surface light element on the second substrate. A bare chip of a Si integrated circuit for flip chip mounting and integrated with the surface type light receiving element. As a result, the Si-IC and the planar optical element can be miniaturized and integrated, and a highly productive opto-electronic integrated MCM capable of converting an optical signal into an electric signal and receiving the signal can be realized.

【0024】また、上記目的を達成する本発明の光電子
融合MCM(Multi-Chip-Module)は、上記の面型受光素子を
含み、前記第2の基板はSiであり、面型光素子を駆動、
制御するためのSi集積回路が該第2の基板に作製されて
いて該面型受光素子と集積化されていることを特徴とす
る。面型受光素子を駆動、制御するためのSi集積回路を
第2の基板上に作製しておくことで生産性が高くでき
る。
According to another aspect of the present invention, there is provided a photo-electron fusion MCM (Multi-Chip-Module) which includes the above-described planar light receiving element, wherein the second substrate is made of Si, and drives the planar optical element. ,
A Si integrated circuit for controlling is formed on the second substrate and is integrated with the surface type light receiving element. The productivity can be increased by manufacturing a Si integrated circuit for driving and controlling the surface light receiving element on the second substrate.

【0025】更に、上記目的を達成する本発明の光配線
装置は、上記の光電子融合MCMの面型受光素子の面に対
してほぼ垂直に光ファイバなどの光導波媒体を樹脂接着
剤などで固定して、該光導波媒体を介して光受信ができ
るようにしたことを特徴とする。これにより、低コスト
の光配線装置を提供でき、上記の面型光素子と電子素子
を集積化させたMCMを用いて光配線装置を実現できる。
Further, in the optical wiring device of the present invention, which achieves the above object, an optical waveguide medium such as an optical fiber is fixed with a resin adhesive or the like substantially perpendicularly to the surface of the surface-type light receiving element of the photoelectron fusion MCM. Thus, light reception can be performed via the optical waveguide medium. Thus, a low-cost optical wiring device can be provided, and an optical wiring device can be realized using an MCM in which the above-described surface-type optical element and electronic element are integrated.

【0026】更に、上記目的を達成する本発明の多層光
電子融合MCMは、上記の光電子融合MCMを含み、該光電子
融合MCMの少なくとも一方の面に平坦化した層間絶縁層
を挟み、更にその面に発光素子を含む光電子融合MCMを
構成するようにして、複数の光電子融合MCMが積層さ
れ、少なくとも2層間の信号の授受を光を用いて行うこ
とが可能である様に構成されたことを特徴とする。これ
により、高速処理が可能な高機能な多層光電子融合MCM
が提供できる。
Further, a multilayer photoelectron fusion MCM of the present invention that achieves the above object includes the above photoelectron fusion MCM, and sandwiches a flattened interlayer insulating layer on at least one surface of the photoelectron fusion MCM, and further comprises A plurality of photoelectron fusion MCMs are stacked so as to constitute a photoelectron fusion MCM including a light emitting element, and it is configured so that transmission and reception of signals between at least two layers can be performed using light. I do. This enables a high-performance multilayer opto-electronic fusion MCM capable of high-speed processing
Can be provided.

【0027】更に、上記目的を達成する本発明の多層光
電子融合MCMは、上記の光電子融合MCMを含み、該光電子
融合MCMの第2の基板として絶縁薄膜を用い、発光素子
を含む光電子融合MCMを含んで複数の光電子融合MCMが積
層され、少なくとも2層間の信号の授受を光を用いて行
うことが可能である様に構成されたことを特徴とする。
これによっても、高速処理が可能で高機能な多層光電子
MCMが提供できる。
Furthermore, a multilayer photoelectron fusion MCM of the present invention that achieves the above object includes the above photoelectron fusion MCM, uses an insulating thin film as a second substrate of the photoelectron fusion MCM, and includes a photoelectron fusion MCM including a light emitting element. In addition, a plurality of photoelectron fusion MCMs are stacked, and signals are transmitted and received between at least two layers by using light.
This also enables high-performance multilayer optoelectronics capable of high-speed processing.
MCM can be provided.

【0028】更に、上記目的を達成する本発明の面型受
光素子の製造方法は、前記第1の基板上に機能層を成膜
する工程と、該機能層表面に面型受光素子の電極を加工
する工程と、該機能層の表面側を第2の基板に接着する
工程と、第1の基板を除去あるいは薄膜化して機能層の
みを転写する工程と、機能層表面あるいは接着面側の電
極と該第2の基板との間に電気配線パターンを形成する
工程とを含むことを特徴とする。これにより、上記の様
な面型光素子と電子素子を集積化させるための生産性が
高く歩留まりの高いプロセスを提供できる。
Further, a method of manufacturing a surface-type light-receiving element according to the present invention, which achieves the above object, comprises a step of forming a functional layer on the first substrate, Processing, bonding the surface side of the functional layer to the second substrate, removing or thinning the first substrate to transfer only the functional layer, and forming an electrode on the functional layer surface or the bonding surface side. Forming an electric wiring pattern between the first substrate and the second substrate. This makes it possible to provide a process with high productivity and a high yield for integrating the above-mentioned surface-type optical element and electronic element.

【0029】また、上記目的を達成する本発明の面型受
光素子の製造方法は、前記第1の基板上に機能層を成膜
する工程と、該機能層表面に面型受光素子の電極を加工
する工程と、第3の基板にエピタキシャル層表面を接着
する工程と、該第1の基板を除去あるいは薄膜化して機
能層のみを残す工程と、該機能層を第2の基板に接着す
る工程と、該第3の基板を除去して該第2の基板に機能
層を転写する工程と、機能層表面あるいは接着面側の電
極と該第2の基板との間に電気配線パターンを形成する
工程とを含むことを特徴とする。これによっても、上記
の様な面型光素子と電子素子を集積化させるための生産
性が高く歩留まりの高いプロセスを提供できる。
The method of manufacturing a surface-type light-receiving element according to the present invention, which achieves the above object, comprises the steps of: forming a functional layer on the first substrate; Processing, bonding the surface of the epitaxial layer to the third substrate, removing or thinning the first substrate to leave only the functional layer, and bonding the functional layer to the second substrate Removing the third substrate and transferring a functional layer to the second substrate; and forming an electric wiring pattern between the electrode on the functional layer surface or the adhesive surface and the second substrate. And a step. This also provides a highly productive and high-yield process for integrating the planar optical device and the electronic device as described above.

【0030】これらの面型受光素子の製造方法におい
て、前記面型受光素子の素子間の機能層を除去して素子
分離を行なう工程を更に含んだり、前記第1の基板上に
面型受光素子の機能層を成膜する工程において、該第1
の基板と該機能層の間に該基板を選択エッチングするた
めのエッチングストップ層も成膜する工程を含み、該第
1の基板を除去する工程において該基板のエッチングを
該エッチングストップ層で停止したりする様にできる。
In these methods of manufacturing a surface light receiving element, the method further includes a step of removing a functional layer between the elements of the surface light receiving element to perform element isolation, or a method of manufacturing a surface light receiving element on the first substrate. Forming the first functional layer,
A step of forming an etching stop layer for selectively etching the substrate between the substrate and the functional layer, wherein the etching of the substrate is stopped at the etching stop layer in the step of removing the first substrate. You can do it.

【0031】また、前記第1の基板上に面型受光素子の
機能層を成膜する工程において、該第1の基板表面をポ
ーラス化した後にアニールして表面のみをポーラス状の
孔を塞ぐ工程と、その表面にエピタキシャル成長する工
程を含み、前記第2或いは第3の基板に接着後に機械的
衝撃によって、該第1の基板のポーラス化した層を境に
該第1の基板を剥がすとともに、残ったポーラス状の層
をエッチングすることで該機能層のみを転写することも
できる。
In the step of forming a functional layer of a surface light receiving element on the first substrate, the surface of the first substrate is made porous and then annealed to cover only the surface with porous holes. And a step of epitaxially growing the surface of the first substrate. The first substrate is peeled off from the porous layer of the first substrate by mechanical impact after bonding to the second or third substrate, and the remaining By etching the porous layer, only the functional layer can be transferred.

【0032】更に、上記目的を達成する本発明の光電子
融合MCMの製造方法は、前記第2の基板上の複数の個所
に面型受光素子を接着し、第1の基板を除去あるいは薄
膜化して機能層を該第2の基板に転写する工程、該転写
後に各面型受光素子に対する電極配線を一括して行う工
程などを含み、最後に該第2の基板をダイシングするこ
とで該光電子融合MCMを一回の工程で複数作製すること
を特徴とする。これにより、上記の様な面型光素子と電
子素子を集積化させるときに大面積基板に一括して複数
のMCMを作製して、生産性を向上できる。
Further, in the method of manufacturing an opto-electron fusion MCM according to the present invention, which achieves the above object, a planar light receiving element is bonded to a plurality of locations on the second substrate, and the first substrate is removed or thinned. Transferring the functional layer to the second substrate, performing a process of collectively performing electrode wiring for each surface-type light receiving element after the transfer, and finally dicing the second substrate to form the photoelectron fusion MCM. Are manufactured in a single step. Thus, when integrating the above-described surface-type optical element and electronic element, a plurality of MCMs can be collectively manufactured on a large-area substrate to improve productivity.

【0033】この光電子融合MCMの製造方法において、
前記第2の基板上の複数の個所にアレイ状に逐次複数の
面型受光素子を接着したり、共通の前記第1の基板上の
複数の個所に面型受光素子を形成しておいて、前記第2
の基板上の対応する複数の個所に該面型受光素子を一括
して接着し、該第1の基板を除去あるいは薄膜化したり
する様にできる。
In the method of manufacturing the photoelectron fusion MCM,
A plurality of surface light receiving elements are sequentially bonded in an array at a plurality of places on the second substrate, or a plurality of surface light receiving elements are formed at a plurality of common places on the first substrate, The second
The surface-type light receiving elements can be collectively bonded to a plurality of corresponding locations on the substrate, and the first substrate can be removed or thinned.

【0034】また、前記第2の基板上の対応する複数の
個所に、Si集積回路を逐次アレイ状にフリップチップ実
装する工程を更に含み得る。
Further, the method may further include a step of sequentially flip-chip mounting the Si integrated circuits at a plurality of corresponding locations on the second substrate in an array.

【0035】[0035]

【発明の実施の形態】以下に本発明の実施例を図面を参
照しつつ説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0037】[実施例1]本発明による第1の実施例は、
面型受光素子としてGaAsを光吸収層としたMSM(Metal-Se
miconductor-Metal)型ホトダイオード1を用い、その吸
収層およびミラー層を含む機能層のみを熱伝導性の良い
セラミック基板(AlNなど)に転写したものである。その
断面図と斜視図を図1に示す。
[Embodiment 1] A first embodiment of the present invention is as follows.
MSM (Metal-Se
In this example, only a functional layer including an absorption layer and a mirror layer is transferred to a ceramic substrate (such as AlN) having good thermal conductivity using a semiconductor-metal (photodiode) 1. FIG. 1 shows a sectional view and a perspective view thereof.

【0038】まず、図1(a)、(b)は、セラミック基板2
への転写前のGaAs基板17上に形成されたMSMホトダイ
オードの構造を示している。この構造において、7はGa
As吸収層とミラー層を含む機能層で、4は図1(b)のよ
うな櫛型電極8を組み合わせて形成した受光領域で、5
は共通電極となる側の電気配線で、3はもう一方の電極
となる電極パッドになっており、図1では2×4の2次
元アレイ構造になっている。もちろんこのアレイ数には
制限はなく、また1次元的に1列に並べてもよい。
First, FIGS. 1 (a) and 1 (b)
3 shows a structure of an MSM photodiode formed on a GaAs substrate 17 before transfer to a GaAs substrate 17. In this structure, 7 is Ga
As a functional layer including an absorption layer and a mirror layer, 4 is a light receiving region formed by combining comb electrodes 8 as shown in FIG.
Is an electric wiring on the side to be a common electrode, 3 is an electrode pad as the other electrode, and in FIG. 1, it has a 2 × 4 two-dimensional array structure. Of course, the number of arrays is not limited, and they may be arranged one-dimensionally in one row.

【0039】このような通常のMSMホトダイオード1の
表面側を下側に反転させてAlN基板2に接着し、GaAs基
板17を除去して、図1(c)のようにホトダイオードの
機能層7のみを他の基板2に転写した構造になってい
る。このとき、基板2側にはホトダイオードと電気的接
触を得るための配線を形成しておらず、MSMホトダイオ
ード1の表面側の接着のときにはおおよその位置合わせ
をするだけで十分である。電気配線を行うには、機能層
7を転写後に図1(a)に破線6で示した領域だけ残すよう
に、周辺部をエッチングしてMSMホトダイオード1の表
面に形成してあった電極配線5および電極パッド3の一
部を露出させる。そして、GaAs基板17除去後に表面プ
ロセスで配線パターンを形成して、他のデバイスや電源
と配線できるようにする。尚、10は後に説明する光吸
収効率を上昇させるための誘電体多層膜ミラーであり、
これはエッチングされずに残されている。また、12も
後に説明する素子間のクロストークを低減するための分
離溝である。
The surface side of such a normal MSM photodiode 1 is turned downward and adhered to the AlN substrate 2, the GaAs substrate 17 is removed, and only the functional layer 7 of the photodiode is removed as shown in FIG. Is transferred to another substrate 2. At this time, no wiring for obtaining electrical contact with the photodiode is formed on the substrate 2 side, and when bonding the front side of the MSM photodiode 1, rough alignment is sufficient. To perform electrical wiring, the functional layer
The peripheral portion is etched to expose only a portion of the electrode wiring 5 and the electrode pad 3 formed on the surface of the MSM photodiode 1 so that only the region indicated by the broken line 6 in FIG. Let it. After the GaAs substrate 17 is removed, a wiring pattern is formed by a surface process so that it can be connected to another device or power supply. Reference numeral 10 denotes a dielectric multilayer mirror for increasing the light absorption efficiency, which will be described later.
It is left unetched. Reference numeral 12 denotes an isolation groove for reducing crosstalk between elements described later.

【0040】転写後の断面図が図1(d)である(図1
(c)の一点鎖線に沿った断面)。AlN基板2上に、熱
硬化性樹脂接着剤13により、Al2O3/AlNまたはSiO2/Mg
Oの多層膜からなるDBRミラー10、櫛型電極8、電気配
線や電極パッドを絶縁するための絶縁膜16、光吸収層
となるi-GaAs層15、AlAs/AlGaAs多層膜から成るDBRミ
ラー14で構成されるMSMホトダイオード1の機能層7
が接着されている。素子分離溝12はポリイミドで平坦
化している。このような構造では、ショットキー接触の
ための櫛型電極8が、図1(d)に示すように光入射する
ときに影にならないので光吸収効率が上昇する。また、
DBRミラー10、14で共振器を形成しているので、光
閉じ込め効率が向上して、やはり光吸収効率が向上す
る。
FIG. 1D is a cross-sectional view after the transfer (FIG. 1D).
(C) Cross section along the dashed line). An Al 2 O 3 / AlN or SiO 2 / Mg is formed on the AlN substrate 2 by a thermosetting resin adhesive 13.
DBR mirror 10 composed of an O multilayer film, comb-shaped electrode 8, insulating film 16 for insulating electrical wiring and electrode pads, i-GaAs layer 15 serving as a light absorbing layer, DBR mirror 14 composed of an AlAs / AlGaAs multilayer film Function layer 7 of MSM photodiode 1 composed of
Is glued. The element isolation groove 12 is flattened with polyimide. In such a structure, the comb-shaped electrode 8 for Schottky contact does not become a shadow when light enters as shown in FIG. 1D, so that the light absorption efficiency increases. Also,
Since the resonator is formed by the DBR mirrors 10 and 14, the light confinement efficiency is improved, and the light absorption efficiency is also improved.

【0041】一方、機能層7転写後の電気配線の例を図
2に示す。機能層転写後に、MSMホトダイオード1の電
極パッド3や電気配線5と導通が取れるように、配線パ
ターン21をホトリソグラフィを用いて形成する。その
際、同時に形成した電極パッドにSi-ICベアチップ20
を同一AlN基板2上にフリップチップ実装させて、光電
子集積回路ボードを形成する。この場合、Si-IC20と
しては、受光器1からの信号を増幅するトランスインピ
ーダンスアンプや比較器、さらにその後段に接続される
ロジックICなどが実装される。これにより、配線容量が
軽減されて高速駆動が可能になると共に、小型の受信モ
ジュール(光通信の受信側の場合)、光接続可能なロジ
ック回路等が構成できる。この様にして光素子1とSi-I
C20が同一基板2上に形成された光電子MCMを実現でき
る。
On the other hand, FIG. 2 shows an example of the electric wiring after the transfer of the functional layer 7. After the transfer of the functional layer, a wiring pattern 21 is formed using photolithography so as to be electrically connected to the electrode pad 3 and the electric wiring 5 of the MSM photodiode 1. At this time, the Si-IC bare chip 20
Are flip-chip mounted on the same AlN substrate 2 to form an optoelectronic integrated circuit board. In this case, as the Si-IC 20, a transimpedance amplifier or a comparator for amplifying a signal from the light receiver 1 and a logic IC connected to a subsequent stage are mounted. Thus, the wiring capacity is reduced, high-speed driving is enabled, and a small receiving module (for the receiving side of optical communication), a logic circuit that can be optically connected, and the like can be configured. Thus, the optical element 1 and the Si-I
A photoelectron MCM in which C20 is formed on the same substrate 2 can be realized.

【0042】本実施例では、Si-IC20をフリップチッ
プ実装でハイブリッド化する構造について述べたが、Si
-ICを作製した基板を基板2として、ICの形成されてい
ない領域に受光器の転写を行ってもよい。この場合、図
2の符号20の部分がICの作製された領域に相当する。
In this embodiment, the structure in which the Si-IC 20 is hybridized by flip-chip mounting has been described.
-The substrate on which the IC is manufactured may be used as the substrate 2 and the light receiving device may be transferred to a region where the IC is not formed. In this case, a portion indicated by reference numeral 20 in FIG. 2 corresponds to a region where the IC is manufactured.

【0043】次に作製プロセスを図3をもとに説明す
る。図3(a)において、GaAs基板30上に、アンドープ
のAlAs/AlGaAsからなる多層膜DBRミラー14、アンドー
プのGaAs吸収層(厚さ1μm)をエピタキシャル成長
し、SiN絶縁膜16を形成してから窓開けをして、Ti/Auに
よりショットキー接合となる櫛型電極8を形成して、さ
らにAlN/Al2O3またはSi02/MgOから成る誘電体多層膜ミ
ラー10を全面にスパッタ等で成膜する。
Next, the manufacturing process will be described with reference to FIG. 3A, a multilayer DBR mirror 14 made of undoped AlAs / AlGaAs and an undoped GaAs absorption layer (thickness: 1 μm) are epitaxially grown on a GaAs substrate 30 to form a SiN insulating film 16 and then a window. It is opened to form a comb-shaped electrode 8 which becomes a Schottky junction with Ti / Au, and a dielectric multilayer mirror 10 made of AlN / Al 2 O 3 or SiO 2 / MgO is formed on the entire surface by sputtering or the like. Film.

【0044】図3(b)において、接着剤13によってAlN
基板2に誘電体ミラー10側を貼り付ける。このとき接
着剤としては、熱硬化性樹脂のものを用いたが、UV硬化
樹脂でもよい。また、絶縁性、導電性のいずれの接着剤
でもよい。さらには、接着剤以外にも、両接着面に金属
膜を成膜しておいてハンダバンプによって接着したり、
金属同士の圧着を行ったりしても良い。加熱圧着するこ
とによる固相接合も可能である。基板2についても、Al
N基板以外に、Si基板やガラス基板、ガラスエポキシの
プリント回路基板等でもよい。
In FIG. 3B, AlN is applied by the adhesive 13.
The dielectric mirror 10 is attached to the substrate 2. At this time, a thermosetting resin was used as the adhesive, but a UV curable resin may be used. In addition, either an insulating or conductive adhesive may be used. Furthermore, besides the adhesive, a metal film is formed on both bonding surfaces and bonded by solder bumps,
Pressure bonding between metals may be performed. Solid phase bonding by thermocompression bonding is also possible. Substrate 2 is also made of Al
Other than the N substrate, a Si substrate, a glass substrate, a glass epoxy printed circuit board, or the like may be used.

【0045】図3(c)において、NH3+H202混合液でGaAs
基板30をエッチングして除去する。このとき、DBRミ
ラー14の第1層のAlAsは上記エッチャントには溶解し
ないため、完全な選択エッチングが可能である。ただ
し、このAlAs層は酸化により経時変化があるので、さら
にHClによってAlAsを1層だけエッチングしてAlGaAs層を
最表面にすることが望ましい。また、基板30の除去を
エッチングにより行なっているが、研磨との併用、ある
いは研磨のみで基板30を薄膜化してもよい。次に、電
極8を露出させるために、転写した機能層の周辺部だけ
硫酸+過酸化水素系でエッチングし、絶縁膜16も引き
続きフッ酸系のエッチャントで除去する。このとき、素
子分離溝12も同時に形成しておく。
In FIG. 3C, GaAs was mixed with NH 3 + H 2 O 2 mixed solution.
The substrate 30 is removed by etching. At this time, AlAs of the first layer of the DBR mirror 14 does not dissolve in the etchant, so that complete selective etching is possible. However, since this AlAs layer changes with time due to oxidation, it is desirable that only one layer of AlAs be etched with HCl to make the AlGaAs layer the outermost surface. In addition, although the removal of the substrate 30 is performed by etching, the substrate 30 may be thinned by using in combination with polishing or by polishing alone. Next, in order to expose the electrode 8, only the periphery of the transferred functional layer is etched with sulfuric acid + hydrogen peroxide, and the insulating film 16 is subsequently removed with a hydrofluoric acid-based etchant. At this time, the element isolation groove 12 is also formed at the same time.

【0046】図3(d)において、MSMホトダイオードの電
極8と接触が取れるようなTi/Pt/Auから成る電気配線2
1をホトリソグラフィを用いたリフトオフ法により形成
する。配線パターンは、蒸着法により形成するか、めっ
き、CVD法を用いて形成することができる。
In FIG. 3 (d), an electric wiring 2 made of Ti / Pt / Au which can make contact with the electrode 8 of the MSM photodiode.
1 is formed by a lift-off method using photolithography. The wiring pattern can be formed by a vapor deposition method, or can be formed by plating or a CVD method.

【0047】ここで作製した機能層を転写した形のMSM
ホトダイオード1では、受光領域を20μm□、素子間
隔を250μmとしたが、これに限るものではない。
An MSM in which the functional layer prepared here is transferred.
In the photodiode 1, the light receiving area is set to 20 μm and the element interval is set to 250 μm. However, the present invention is not limited to this.

【0048】GaAsを吸収層15とする本実施例では、可
視光から900nm程度の波長範囲で高効率で高速(10G
Hz程度まで)の光受信器を提供できる。また、光吸収層
15の上下にミラー10、14を設けて受光効率を上げ
ているが、必ずしも必要はない。その場合、入射面には
AR(antireflection)コーティングを施すことが望まし
い。
In the present embodiment in which GaAs is used as the absorption layer 15, high efficiency and high speed (10 G
(Up to about Hz). Although the mirrors 10 and 14 are provided above and below the light absorbing layer 15 to increase the light receiving efficiency, it is not always necessary. In that case, the incident surface
It is desirable to apply an AR (antireflection) coating.

【0049】[実施例2]本発明による第2の実施例は、
転写する側の実装基板としてガラス基板や樹脂基板のよ
うな光透過体を用いるもので、光入射を図4(d)のよう
に基板43の裏面から行うものである。この場合はショ
ットキー電極8が表面側にあり、MSMホトダイオードを
形成したGaAs基板17を先に除去してから、その除去し
た面を透明基板43に貼り合わせることになる。
[Embodiment 2] A second embodiment of the present invention is as follows.
A light transmitting body such as a glass substrate or a resin substrate is used as the mounting substrate on the transfer side, and light is incident from the back surface of the substrate 43 as shown in FIG. In this case, the Schottky electrode 8 is on the front side, the GaAs substrate 17 on which the MSM photodiode is formed is removed first, and the removed surface is bonded to the transparent substrate 43.

【0050】その工程を図4をもとに簡単に説明する。
図4(a)では第1の実施例と同様にMSMホトダイオードを
作製し、図4(b)において石英基板40に接着剤41を
用いてその表面側を貼り付ける。図4(c)において、や
はり第1の実施例と同様に、GaAs基板17をエッチング
等により除去して電極分離溝12も形成する。図4(d)
において、光透過性の接着剤44で基板43に貼り合わ
せ、石英基板40を接着剤41を溶かすことで除去し、
表面プロセスによって電気配線21を第1の実施例と同
様に作製する。このとき、機能層と電気配線21が接触
しないように、絶縁体42を機能層の周囲に形成してお
く。
The steps will be described briefly with reference to FIG.
In FIG. 4A, an MSM photodiode is manufactured in the same manner as in the first embodiment. In FIG. 4B, the surface of the MSM photodiode is attached to a quartz substrate 40 using an adhesive 41. In FIG. 4C, as in the first embodiment, the GaAs substrate 17 is removed by etching or the like to form the electrode separation groove 12 as well. Fig. 4 (d)
In the above, the quartz substrate 40 is bonded to the substrate 43 with a light-transmitting adhesive 44, and the quartz substrate 40 is removed by melting the adhesive 41.
The electric wiring 21 is manufactured by the surface process in the same manner as in the first embodiment. At this time, the insulator 42 is formed around the functional layer so that the functional layer and the electric wiring 21 do not come into contact with each other.

【0051】このような構造にした場合には、上記受光
素子に対応した発光素子をこの基板43の下に配置した
スタック化で、光電子MCM同士の光インターコネクトが
可能となる。
In the case of such a structure, a light-emitting element corresponding to the above-mentioned light-receiving element is arranged under the substrate 43 to form a stack, so that optical interconnection between the opto-electronic MCMs becomes possible.

【0052】以上の実施例では、GaAs層を吸収層として
用いていたが、1μm以上の長波長の光の受光のためにI
nGaAs層を吸収層として用いても同様の構造が実現でき
る。
In the above embodiment, the GaAs layer was used as the absorption layer.
A similar structure can be realized by using an nGaAs layer as an absorption layer.

【0053】[実施例3]今までの実施例では、GaAs等の
化合物半導体の例であったが、Si膜でも同様の構造が実
現できる。配置、構造等は図1と全く同様に形成できる
が、構成する材料やプロセスが若干異なる。この第3の
実施例について簡単に説明する。
[Embodiment 3] In the embodiments up to this point, an example was given of a compound semiconductor such as GaAs. However, a similar structure can be realized with a Si film. The arrangement, structure, and the like can be formed in exactly the same manner as in FIG. 1, but the constituent materials and processes are slightly different. This third embodiment will be described briefly.

【0054】まず、櫛型電極の構成であるが、図1(b)
のB-B'断面の構成を図5(a)'に示す。この基板は、機能
層を後に除去し易いようにポーラス化したSi層51を含
むSi基板50である。ポーラスSi層51の上にはSiエピ
タキシャル層52(厚さ1μm)が形成されている。この
ような基板を作製するには、まずSi基板表面をフッ酸系
の液中で陽極酸化を行ってポーラス化し、水素中で高温
アニールすることでその表面だけポーラス状の孔を塞い
で、CVD法などでSiのエピタキシャル成長を行えばよ
い。
First, the configuration of the comb-shaped electrode is shown in FIG.
FIG. 5 (a) ′ shows the configuration of the section BB ′ of FIG. This substrate is a Si substrate 50 including a porous Si layer 51 so that the functional layer can be easily removed later. An Si epitaxial layer 52 (1 μm thick) is formed on the porous Si layer 51. To fabricate such a substrate, first, the surface of the Si substrate is anodized in a hydrofluoric acid-based solution to make it porous, and then annealed in hydrogen at a high temperature to close the porous pores only on the surface, and CVD The epitaxial growth of Si may be performed by a method or the like.

【0055】そのSiエピ層52の表面を熱酸化してSi02
層を得た後に、ショットキー接触を得る部分のみSi02
を除くことで窓開けを行ってPt電極を成膜し、さらにア
ニールして界面をシリサイド化してPt2Si層を得てい
る。その結果、図5(a)'に示す様に、Si02層53とPt/P
t2Si層54が交互に並んだような断面構造となる(Pt/P
t2Si層54が若干Siエピ層52側に入っているように描
いてあるのは、シリサイド化がSiエピ層52側で起こっ
ているからである)。なお、熱酸化層を形成する前に素
子分離溝56をエッチングにより形成しておく。電極上
には、第1の実施例と同様にSi02/MgO誘電体多層膜ミラ
ー55を形成している。
[0055] The surface of the Si epitaxial layer 52 is thermally oxidized Si0 2
After the layer is obtained, a Pt electrode is formed by opening a window by removing the SiO 2 layer only in a portion where a Schottky contact is obtained, and further annealing is performed to silicide the interface to obtain a Pt 2 Si layer. As a result, as shown in FIG. 5A ′, the SiO 2 layer 53 and the Pt / P
The cross-sectional structure is such that the t 2 Si layers 54 are alternately arranged (Pt / P
The reason why the t 2 Si layer 54 is drawn slightly on the Si epi layer 52 side is that silicidation occurs on the Si epi layer 52 side). Note that the element isolation groove 56 is formed by etching before forming the thermal oxide layer. On the electrode, a SiO 2 / MgO dielectric multilayer mirror 55 is formed as in the first embodiment.

【0056】図5(b)において、誘電体ミラー55の最
表面をSi02にしておき、Si基板57とSi-MSMホトダイオ
ードの表面のSi02とを固相接合によって接着する。
[0056] In FIG. 5 (b), leave the top surface of the dielectric mirror 55 on Si0 2, and Si0 2 of the Si substrate 57 and the Si-MSM photodiode of the surface bonding by solid phase bonding.

【0057】次に、図5(c)において、MSMホトダイオー
ドを作製したときのSi基板50を、機械的衝撃によっ
て、ポーラスSi層51の機械強度が弱いことを利用して
剥がし、ウエットエッチングによって残ったポーラスSi
層51を完全に除去する。あとは、第1の実施例と同様
に電極配線を形成すれば、Si材料を主体とした低コスト
なホトダイオードが得られる。もちろん、基板57とし
てはSi基板以外のものを用いてもよい。
Next, in FIG. 5C, the Si substrate 50 when the MSM photodiode was manufactured was peeled off by mechanical impact utilizing the low mechanical strength of the porous Si layer 51, and remained by wet etching. Porous Si
Layer 51 is completely removed. Thereafter, if electrode wiring is formed in the same manner as in the first embodiment, a low-cost photodiode mainly composed of a Si material can be obtained. Of course, a substrate other than the Si substrate may be used as the substrate 57.

【0058】応答波長域はGaAsとほぼ同じで、可視域か
ら900nm程度で、応答速度はGaAsには劣って1GHz程度で
あるが、低コスト化、材料の安全性などの点では勝る面
がある。
The response wavelength range is almost the same as GaAs, about 900 nm from the visible range, and the response speed is about 1 GHz, which is inferior to GaAs, but has advantages in terms of cost reduction, material safety, etc. .

【0059】以上、Si吸収層52を用いたMSMホトダイ
オードを説明したが、同様の構造でpin型のホトダイオ
ードとすることもできる。図6は図5(a)'に相当する櫛
形電極の断面図である。ショットキー電極を形成する代
わりに、n型拡散層60およびp型拡散層61を熱酸化シ
リコン層53の窓開けした領域から行って、オーミック
電極54を形成し、櫛形電極を用いたp(p型拡散層6
1)-i(Siエピ層52)-n(n型拡散層60)接合を作
ればよい。
Although the MSM photodiode using the Si absorption layer 52 has been described above, a pin type photodiode may be used with a similar structure. FIG. 6 is a cross-sectional view of a comb-shaped electrode corresponding to FIG. Instead of forming a Schottky electrode, an n-type diffusion layer 60 and a p-type diffusion layer 61 are formed from a window-opened region of the thermally oxidized silicon layer 53 to form an ohmic electrode 54, and p (p Diffusion layer 6
1) A -i (Si epilayer 52) -n (n-type diffusion layer 60) junction may be made.

【0060】[実施例4]本発明による第4の実施例は、
化合物半導体を用いたpinホトダイオードの機能層転写
の構造を有する。層構成は第1の実施例と若干異なり、
図7に示す様に、p-AlAs/AlGaAsの多層膜DBRミラー7
4、i-GaAs吸収層73、n-AlAs/AlGaAs多層膜DBRミラー
72としており、結晶成長によってp-i-n構造を形成す
るとともに、多層膜ミラー72、74は上下ともエピタ
キシャルミラーとなっている。
[Embodiment 4] A fourth embodiment of the present invention is as follows.
It has a function of transferring a functional layer of a pin photodiode using a compound semiconductor. The layer configuration is slightly different from the first embodiment,
As shown in FIG. 7, p-AlAs / AlGaAs multilayer DBR mirror 7
4. The i-GaAs absorption layer 73 and the n-AlAs / AlGaAs multi-layer DBR mirror 72 have a pin structure formed by crystal growth, and the multi-layer mirrors 72 and 74 are both upper and lower epitaxial mirrors.

【0061】電極は上下に形成しており、p電極77は
エピタキシャル層74の最表面に形成したTi/Pt/Auであ
り、こちら側を反転してAlN基板2の上に形成した電極
パッド76にAu/Snはんだ(不図示)で接着している。な
お、コンタクト抵抗を下げるためにエピタキシャルミラ
ー74の最表面にはハイドープのGaAs層(不図示)が形成
してある。このとき、p電極77はアレイ化されたpinホ
トダイオードに対して共通のべタ電極となっており、基
板2上の電極パッド76とのアライメントには精度は要
求されない。
The electrodes are formed on the upper and lower sides, and the p-electrode 77 is Ti / Pt / Au formed on the outermost surface of the epitaxial layer 74. The electrode pad 76 formed on the AlN substrate 2 with its side inverted. Are bonded with Au / Sn solder (not shown). Note that a highly doped GaAs layer (not shown) is formed on the outermost surface of the epitaxial mirror 74 to reduce the contact resistance. At this time, the p-electrode 77 is a solid electrode common to the arrayed pin photodiodes, and the alignment with the electrode pad 76 on the substrate 2 does not require any precision.

【0062】n電極70は、機能層を転写後にGaAs基板
を除去して現れたエピタキシャルミラー72表面の上に
形成する。このとき、やはりコンタクト抵抗を下げるた
めにハイドープのGaAs層(不図示)とコンタクトを取るよ
うになっている。また、光取り入れ窓71が200μm
φで形成されている。
The n-electrode 70 is formed on the surface of the epitaxial mirror 72 that appears after removing the GaAs substrate after transferring the functional layer. At this time, a contact is made with a highly doped GaAs layer (not shown) in order to lower the contact resistance. The light intake window 71 is 200 μm
It is formed by φ.

【0063】電気配線21については、第2の実施例と
同様に形成すればよい。このように機能層の両面に陽
極、陰極が形成されたpinホトダイオードでは、第1の
実施例のMSM型よりも応答スピードが遅くなるが、μmオ
ーダーの精度が要求される櫛形電極の形成工程がないの
で低コスト化できる。
The electric wiring 21 may be formed in the same manner as in the second embodiment. In the pin photodiode in which the anode and the cathode are formed on both sides of the functional layer as described above, the response speed is slower than that of the MSM type of the first embodiment. Cost can be reduced.

【0064】[実施例5]今までの実施例では、1つのMC
Mのプロセスを中心に述べてきたが、生産性を上げるた
めにはウエハレベルで一括プロセスができることが望ま
しい。そのための概念図を図8に示す。本実施例では、
基板コストの安いSi基板を用いている。Si基板80上
に、素子の実装される領域81が特定のピッチでアレイ
化されている。
[Embodiment 5] In the embodiments described so far, one MC
Although the process of M has been mainly described, it is desirable that a batch process can be performed at a wafer level in order to increase productivity. FIG. 8 shows a conceptual diagram for that purpose. In this embodiment,
A low-cost Si substrate is used. On a Si substrate 80, regions 81 on which elements are mounted are arrayed at a specific pitch.

【0065】まず、該Si基板80上の面型受光素子が実
装される領域81にウエハ単位でマーカを形成し、必要
なアレイ数の受光器84をGaAs基板83から切り出し
て、ダイボンダ装置により、逐次、これを該マーカに合
わせて実装していく。このとき、ホトリソグラフィによ
り該マーカ領域を形成すればホトマスク精度でアレイ化
でき、ダイボンダ装置の図形合わせにより精度良く実装
できるので、その後の電極パターン形成工程も容易であ
る。
First, a marker is formed for each wafer in an area 81 on the Si substrate 80 where the surface-type light receiving element is to be mounted, and a required number of arrays of light receivers 84 are cut out from the GaAs substrate 83, and the die bonder device is used. This is sequentially implemented according to the marker. At this time, if the marker area is formed by photolithography, an array can be formed with photomask accuracy, and mounting can be performed with high accuracy by pattern matching of the die bonder device, so that the subsequent electrode pattern forming step is also easy.

【0066】次に、ウエハレベルで受光器84のGaAs基
板をエッチングにより除去する。このとき、エッチング
しない領域や受光器84の端部は損傷を受けないように
レジストで保護しておくとよい。再び、ホトリソグラフ
ィ工程により、第1または第2の実施例のように電気配
線の形成を行う。このとき、GaAs基板をエッチングして
Si基板表面に残っている受光器84の機能層の厚さは3
μm程度なので、ホトリソグラフィによる一括表面プロ
セスが可能となっている。
Next, the GaAs substrate of the photodetector 84 is removed by etching at the wafer level. At this time, a region that is not etched and an end of the light receiver 84 may be protected with a resist so as not to be damaged. The electrical wiring is formed again by the photolithography process as in the first or second embodiment. At this time, etch the GaAs substrate
The thickness of the functional layer of the photodetector 84 remaining on the surface of the Si substrate is 3
Since it is about μm, batch surface processing by photolithography is possible.

【0067】こうして形成された電極配線の必要なとこ
ろにSi-IC85を逐次実装していくことで、MCMの集合体
基板が完成する。最後に、破線82で示すようにSi基板
80をダイシングすることで、単体のMCMが得られる。
By sequentially mounting the Si-ICs 85 where the electrode wirings thus formed are required, an MCM assembly substrate is completed. Finally, a single MCM is obtained by dicing the Si substrate 80 as shown by a broken line 82.

【0068】以上のような工程により、非常に低コスト
で光電子MCM基板を提供することができる。
Through the above steps, an optoelectronic MCM substrate can be provided at a very low cost.

【0069】第3の実施例の比較的安価なSi基板57上
のMSMの場合は、MSMホトダイオードを作製したSi基板5
7と支持基板用のSi基板80を同じ大きさにしておい
て、各MSMホトダイオードをダイシングせずに一括して
ウエハ単位で各領域81上に接着し、必要な機能層領域
だけ残してエッチングを行うようにしてもよい。こうす
れば、工程が簡略化されて、更なる低コスト化が図れ
る。この場合、MSMホトダイオードは、すべてのアレイ
を高密度に並べるのでなく、必要な領域、すなわち素子
が実装される領域81の部分に相当する位置にのみ作り
込んでおけばよい。
In the case of the MSM on the relatively inexpensive Si substrate 57 of the third embodiment, the Si substrate 5 on which the MSM photodiode was manufactured was used.
7 and the Si substrate 80 for the support substrate are made the same size, and the respective MSM photodiodes are adhered to each region 81 in a wafer unit without dicing, and the etching is performed while leaving only the necessary functional layer region. It may be performed. In this case, the process is simplified, and the cost can be further reduced. In this case, the MSM photodiodes need only be formed in necessary regions, that is, only at positions corresponding to the region 81 where the elements are mounted, instead of arranging all the arrays at high density.

【0070】本実施例で用いたSi基板80は素子間の絶
縁性を保つために半絶縁性の基板を用いたが、通常のSi
基板を用いて絶縁が必要な領域(例えばSi-IC85を実装
する領域)の表面に絶縁膜を形成したものでもよい。ま
た、第1の実施例で用いたようなAlNなどの絶縁性セラ
ミック基板でもよい。
Although a semi-insulating substrate was used as the Si substrate 80 used in this embodiment in order to maintain the insulation between the elements, a normal Si substrate was used.
An insulating film may be formed on the surface of a region where insulation is required (for example, a region where the Si-IC 85 is mounted) using a substrate. Further, an insulating ceramic substrate such as AlN used in the first embodiment may be used.

【0071】[実施例6]本発明による第6の実施例は、
面型光素子の機能層を転写したMCMを用いて光配線を行
う装置に係わるものである。
[Embodiment 6] A sixth embodiment of the present invention is as follows.
The present invention relates to an apparatus for performing optical wiring using an MCM to which a functional layer of a surface optical device is transferred.

【0072】図9において、94は第1の実施例のよう
に受光器アレイ95とSi-IC96が実装されたMCMであ
り、4本の光ファイバが束ねられたリボンファイバ93
の端面を固定する部材91が、MCM94にアライメント
して受光器95の入力端にUV硬化樹脂で直接接着されて
いる。部材91は複数の光ファイバを等間隔で固定する
ための穴92を形成しており、ファイバを穴92に固定
した後に部材91と光ファイバを同時に研磨して平坦面
を出している。部材91の材質としてはガラス、樹脂、
Siなどが適している。また、光ファイバとしては、石英
ファイバでもよいが、アライメント精度を必要としない
プラスティックオプティカルファイバ(POF)が短距離伝
送には適している。特に、全フッ素化したポリイミドを
コアとするPOFでは、0.6μmから1.3μmの広い波
長帯で使用できるので、ここではこれを使用した。
In FIG. 9, reference numeral 94 denotes an MCM in which a photodetector array 95 and a Si-IC 96 are mounted as in the first embodiment, and a ribbon fiber 93 in which four optical fibers are bundled.
A member 91 for fixing the end face of the photodetector 95 is directly adhered to the input end of the light receiver 95 with a UV curable resin in alignment with the MCM 94. The member 91 has holes 92 for fixing a plurality of optical fibers at equal intervals. After fixing the fibers in the holes 92, the member 91 and the optical fibers are simultaneously polished to obtain a flat surface. The material of the member 91 is glass, resin,
Si is suitable. Further, a quartz fiber may be used as the optical fiber, but a plastic optical fiber (POF) that does not require alignment accuracy is suitable for short-distance transmission. In particular, a POF having a perfluorinated polyimide as a core can be used in a wide wavelength band from 0.6 μm to 1.3 μm, and is used here.

【0073】一方、90は受光器の代わりに発光素子が
同様に実装されたMCMであり、リボンファイバ93の端
面を固定する部材91がやはり樹脂で直接接着されてい
る。発光素子としては、面発光レーザが最も適している
が、端面発光レーザあるいは発光ダイオードなどでもよ
い。また、材料系も信号速度や波長帯によってGaAs系、
Si系、InGaAs系のいずれかを選択することができる。
On the other hand, reference numeral 90 denotes an MCM on which a light emitting element is similarly mounted instead of a light receiver, and a member 91 for fixing the end face of the ribbon fiber 93 is also directly bonded with resin. As the light emitting element, a surface emitting laser is most suitable, but an edge emitting laser or a light emitting diode may be used. In addition, the material system also depends on the signal speed and wavelength band,
Either Si or InGaAs can be selected.

【0074】MCM94、90からマザーボードヘの接続
は、コネクタピン97を用いた脱着、はんだ付け、フリ
ップチップ実装などで行うことができ、電子機器内のボ
ード間の接続などとして用いることができる。従って、
距離が短い場合には光ファイバのかわりに、樹脂で形成
したアレイ光導波フィルムでもよい。
The connection from the MCMs 94 and 90 to the motherboard can be made by attaching / detaching using the connector pins 97, soldering, flip-chip mounting, etc., and can be used as a connection between boards in an electronic device. Therefore,
When the distance is short, an arrayed optical waveguide film made of resin may be used instead of the optical fiber.

【0075】また、アライメントについてはMCM94、
90側にアライメトマーク98を基板に形成しておき、
パッシブで光ファイバなどをアライメントすることで低
コストな光実装が可能である。または、金属膜をMCM9
4、90とアレイ光ファイバ端面に形成しておいてハン
ダボールを介してセルフアライメントで接着する方法
や、アライメントマークの位置にガイド部材を固定する
方法などでもよい。
For alignment, see MCM94,
An alignment mark 98 is formed on the substrate on the 90 side,
Low-cost optical mounting is possible by passively aligning optical fibers and the like. Alternatively, use a metal film of MCM9
A method may be used in which the guide members are formed on the end faces of the array optical fibers 4 and 90 and bonded by self-alignment via solder balls, or a method in which a guide member is fixed at the position of an alignment mark.

【0076】[実施例7]本発明による第7の実施例は、
光素子の機能層を転写したMCMを図10のように3次元
スタック化したものである。元基板として表面に絶縁層
を持つSi基板100を用い、1層目にSi-ICベアチップ
106、面発光レーザ104を実装し、表面を平坦化す
るために全体を絶縁性の部材101でカバーしてから、
配線のためのコンタクトホールを形成して埋め込み電極
材103を形成して、該絶縁層101上に配線パターン
102を形成する。2層目には、その面発光レーザ10
4からの出力を受光するための本発明の受光器105が
実装されている。
[Embodiment 7] A seventh embodiment according to the present invention provides:
The MCM to which the functional layer of the optical element has been transferred is three-dimensionally stacked as shown in FIG. An Si substrate 100 having an insulating layer on the surface is used as an original substrate, and a Si-IC bare chip 106 and a surface emitting laser 104 are mounted on the first layer, and the whole is covered with an insulating member 101 to flatten the surface. And then
A contact hole for wiring is formed, a buried electrode material 103 is formed, and a wiring pattern 102 is formed on the insulating layer 101. In the second layer, the surface emitting laser 10
The optical receiver 105 of the present invention for receiving the output from the optical receiver 4 is mounted.

【0077】ここで、受光器105は第1の実施例のよ
うにGaAs基板を除去して3μm程度の機能層のみが実装
されており、それに合わせて、Si-IC106もCMP(chem
icalmechanical polishing)によって3μm程度まで薄
膜化した状態で実装されている。また、受光器105
は、第2の実施例で示したような下からの光を受光でき
るタイプになっている。
Here, as in the first embodiment, only the functional layer of about 3 μm is mounted on the photodetector 105 by removing the GaAs substrate, and accordingly, the Si-IC 106 is also subjected to the CMP (chem.
The thickness is reduced to about 3 μm by ical mechanical polishing. Also, the light receiver 105
Is of a type capable of receiving light from below as shown in the second embodiment.

【0078】この場合、Si-ICの表面を上側にしてSi基
板を研磨により薄膜化してから研磨面をダイボンディン
グで基板100側に実装し、コンタクトを埋め込み電極
材103を通して上面の電極配線102で電気接続して
もよい。一方、Si-ICを電極面を下にしてフリップチッ
プ実装する場合には、Si-IC106および受光器105
を実装した状態で一括してCMPを行ってもよい。
In this case, the surface of the Si-IC is turned upward, the Si substrate is thinned by polishing, and the polished surface is mounted on the substrate 100 side by die bonding. It may be electrically connected. On the other hand, when the Si-IC is flip-chip mounted with the electrode surface facing down, the Si-IC 106 and the photodetector 105
The CMP may be performed at a time with the device mounted.

【0079】このようなスタック化は層間絶縁層107
を形成してから行う。絶縁層107としてはポリイミ
ド、PSGなどが通常使用されるが、素子との熱膨張係数
を近くするためにアラミド樹脂を用いてもよい。スタッ
ク化により、多層配線の層間の信号接続を光を使って行
うようになっている。もちろん、埋め込み電極103を
用いて電気的層間接続を併用してもよく、高速伝送や層
間の絶縁が要求される部分などに光接続を適用していけ
ばよい。
Such stacking is realized by the interlayer insulating layer 107.
Is carried out after forming. Polyimide, PSG, or the like is usually used as the insulating layer 107, but an aramid resin may be used to make the thermal expansion coefficient close to that of the element. With the stacking, signal connection between layers of the multilayer wiring is performed using light. Needless to say, electrical interlayer connection may be used together using the buried electrode 103, and optical connection may be applied to a portion where high-speed transmission or interlayer insulation is required.

【0080】図10では面発光レーザの実装された層
(この例では1層目)と受光器の実装された層(この例
では2層目)を別の層としているが、同一層内に面発光
レーザと面型受光素子が実装されていてもよい。このよ
うな3次元MCMを作製する方法として、各層を別々に形
成して最後に重ね合わせることもできる。そのための作
製方法を図11をもとに簡単に説明する。
In FIG. 10, the layer on which the surface emitting laser is mounted (the first layer in this example) and the layer on which the photodetector is mounted (the second layer in this example) are different layers. A surface emitting laser and a surface light receiving element may be mounted. As a method of manufacturing such a three-dimensional MCM, each layer can be separately formed and finally overlapped. A manufacturing method therefor will be briefly described with reference to FIGS.

【0081】例えばAlNフィルム110(AlNを樹脂薄膜
で一体化)上に面発光レーザ111、受光素子112、S
i-IC113を実装して、絶縁膜114でカバーして平坦
化し、表面にコンタクトホールを形成して配線パターン
を作製する(配線に関しては図面上では省略)。配線パタ
ーンはAlNフィルム110上に予め形成しておくことも
できる。すなわち、配線パターンをAlNフィルム110
の下側の面上に予め形成しておいて、その下の素子用の
配線として用いることもできる。また、各半導体素子は
CMPなどで薄膜化するのは上記に説明したとおりであ
る。
For example, the surface emitting laser 111, the light receiving element 112, and the S
The i-IC 113 is mounted, covered with the insulating film 114, flattened, and a contact hole is formed on the surface to form a wiring pattern (wiring is omitted in the drawing). The wiring pattern can be formed on the AlN film 110 in advance. That is, the wiring pattern is changed to the AlN film 110.
Can be formed in advance on the lower surface, and used as a wiring for an element thereunder. Also, each semiconductor element
The thinning by CMP or the like is as described above.

【0082】また、層間の接続(光、電気とも)が必要な
部分には、エッチングあるいはレーザアブレイションな
どで穴116を開け、電気接続が必要な部分には電極材
を埋め込んでおく。絶縁フィルム110などに光の波長
に対して透明な材料を使う場合には光接続のための穴を
開けなくてもよい。さらに、すべて光接続で行う場合に
は穴を開ける必要はなく、作業の容易化によりコスト削
減が可能となる。
Further, a hole 116 is formed by etching or laser ablation in a portion where connection between layers (both light and electricity) is required, and an electrode material is embedded in a portion where electrical connection is required. When a material transparent to the wavelength of light is used for the insulating film 110 or the like, it is not necessary to make a hole for optical connection. Further, when all are performed by optical connection, it is not necessary to make a hole, and the cost can be reduced by facilitating the work.

【0083】ドーターボードなど1つの機能を持つモジ
ュールを構成するためには、L、C、R受動素子の実装
が不可欠であるが、多層配線板の中でこのような受動素
子を実装する層も設けておくか、最上層でこれらを実装
してもよい。あるいは、半導体素子を薄膜化したものと
同程度(5μm)の薄膜受動素子115を同一層内に実装
してもよい。
In order to configure a module having one function such as a daughter board, it is indispensable to mount L, C, and R passive elements. However, a layer for mounting such passive elements in a multilayer wiring board is also required. They may be provided or these may be mounted on the top layer. Alternatively, a thin-film passive element 115 of the same order (5 μm) as a thin-film semiconductor element may be mounted in the same layer.

【0084】各層の実装ができた後に、元基板100上
にスタックして加熱、圧着することでAlNフィルム同志
を接着させれば3次元MCMが作製できる。AlNフィルム以
外にも、ポリイミド、アラミド樹脂などのフィルムでも
よい。また、図2のように、各層ともSiなどの元基板に
実装を行なってから、該基板を研磨により薄膜化してス
タックさせてもよい。
After the mounting of each layer, the three-dimensional MCM can be manufactured by stacking on the original substrate 100, heating and pressing to bond the AlN films together. In addition to the AlN film, a film such as a polyimide or an aramid resin may be used. Alternatively, as shown in FIG. 2, each layer may be mounted on an original substrate such as Si, and then the substrate may be thinned by polishing and stacked.

【0085】このような層間の接続に光を用いた3次元
MCMは、小型の高速電子機能素子として電子機器を構成
するためのマザーボードやドーターボードそのものとし
て機能させるものを実現することができる。
A three-dimensional structure using light for the connection between such layers
The MCM can realize a small high-speed electronic functional element that functions as a motherboard or a daughter board itself for configuring an electronic device.

【0086】また、光接続を用いることで、基板から放
射される電磁波ノイズを低減できるので、ノイズ対策の
コストを低減できる。特に、携帯電話、モバイル機器、
ノートPC、デジカメ、カムコーダなどの小型携帯機器に
は有効である。
Further, by using the optical connection, the electromagnetic noise radiated from the substrate can be reduced, so that the cost of noise countermeasures can be reduced. In particular, mobile phones, mobile devices,
It is effective for small portable devices such as notebook PCs, digital cameras and camcorders.

【0087】[0087]

【発明の効果】以上に説明した様に、本発明によって、
面型受光素子を電子素子と集積化させる場合に、面型受
光素子の特性を劣化させず、実装時のアライメントに高
精度が要求されず、生産性が高められる。また、Si-IC
と面型光素子を小型集積化させて、光信号を電気信号に
変換して信号の受信ができるMCMを実現できる。また、
面型光素子と電子素子を集積化させるための生産性の高
いプロセスを提供できる。更に、上記の面型受光素子と
電子素子を集積化させたMCMを用いて光配線装置を実現
できたり、上記の面型光素子と電子素子を集積化させた
MCMを複数積層して高機能MCMを実現できる。
As described above, according to the present invention,
When the surface light-receiving element is integrated with the electronic element, the characteristics of the surface light-receiving element are not degraded, high precision is not required for alignment at the time of mounting, and productivity is improved. Also, Si-IC
An MCM capable of receiving a signal by converting an optical signal into an electric signal can be realized by miniaturizing and integrating the surface type optical element. Also,
A highly productive process for integrating a planar optical device and an electronic device can be provided. Further, an optical wiring device can be realized by using an MCM in which the above-described surface-type light receiving element and an electronic element are integrated, or the above-described surface-type optical element and an electronic element are integrated.
A high-performance MCM can be realized by stacking multiple MCMs.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による第1の実施例の受光素子アレイの
斜視、断面等の様子を示す図である。
FIG. 1 is a diagram illustrating a perspective view, a cross section, and the like of a light receiving element array according to a first embodiment of the present invention.

【図2】本発明による第1の実施例の光電子融合MCMを
説明する斜視図である。
FIG. 2 is a perspective view illustrating a photoelectron fusion MCM of a first embodiment according to the present invention.

【図3】本発明による第1の実施例の受光素子の作製方
法を説明する断面図である。
FIG. 3 is a cross-sectional view illustrating a method for manufacturing the light receiving element according to the first embodiment of the present invention.

【図4】本発明による第2の実施例の受光素子の作製方
法を説明する断面図である。
FIG. 4 is a cross-sectional view illustrating a method for manufacturing a light-receiving element according to a second embodiment of the present invention.

【図5】本発明による第3の実施例の受光素子の作製方
法を説明する断面図である。
FIG. 5 is a cross-sectional view illustrating a method for manufacturing a light receiving element according to a third embodiment of the present invention.

【図6】本発明による第3の実施例の変形例の受光素子
の断面図である。
FIG. 6 is a sectional view of a light receiving element according to a modification of the third embodiment according to the present invention.

【図7】本発明による第4の実施例の受光素子の断面図
である。
FIG. 7 is a sectional view of a light receiving element according to a fourth embodiment of the present invention.

【図8】本発明による第5の実施例のウエハレベルでの
光電子融合MCMの作製方法を説明する斜視図である。
FIG. 8 is a perspective view illustrating a method for manufacturing a photoelectron fusion MCM at a wafer level according to a fifth embodiment of the present invention.

【図9】本発明による第6の実施例の光電子融合MCMを
用いた光配線装置を説明する斜視図である。
FIG. 9 is a perspective view illustrating an optical wiring device using a photoelectron fusion MCM of a sixth embodiment according to the present invention.

【図10】本発明による第7の実施例の多層光電子融合
MCMを説明する断面図である。
FIG. 10 shows a multi-layer photoelectron fusion device according to a seventh embodiment of the present invention.
FIG. 3 is a cross-sectional view illustrating an MCM.

【図11】本発明による多層光電子融合MCMの作製方法
を説明する斜視図である。
FIG. 11 is a perspective view illustrating a method for manufacturing a multilayer photoelectron fusion MCM according to the present invention.

【図12】従来の機能層転写型の面発光レーザアレイの
断面図である。
FIG. 12 is a cross-sectional view of a conventional functional layer transfer type surface emitting laser array.

【図13】機能層転写型受光素子の他の従来例を説明す
る図である。
FIG. 13 is a diagram illustrating another conventional example of a functional layer transfer type light receiving element.

【符号の説明】[Explanation of symbols]

1,84…受光素子 2,43,57,80,100…MCM用基板 3,5,8,54,70,77,500,500a,501…受
光素子電極 4…受光領域 6…機能層転写領域 7…機能層 10,14,55,72,74…反射ミラー 12,56…素子分離溝 13,41,44,300…接着層 15,52,73,1107,F…光吸収層 16,42,53,1132…絶縁層 17,30,50…受光素子を作製する基板 20,106…ICベアチツプ 21,76,400,1113…電気配線(電極配線) 40,200,S1…基板 51…ポーラス化した層 60,61…不純物拡散層 71,1100G…光取り入れ窓 81…実装領域 82…ダイシングライン 83…受光素子ウエハ 85…ICチップ 90,94…光電子融合MCM 91…固定部材 92…光導波媒体端(穴) 93…光導波媒体 97…接続用端子 98…アライメントマーク 103…埋め込み電極 104,111,1000…面発光レーザ 105,112…受光素子 107,110…層間絶縁層 115…受動素子 1130,1131…コンタクト層 A…無反射コーティング
1,84 ... light receiving element 2,43,57,80,100 ... substrate for MCM 3,5,8,54,70,77,500,500a, 501 ... light receiving element electrode 4: light receiving area 6 ... functional layer transfer area 7 Functional layer 10, 14, 55, 72, 74 Reflecting mirror 12, 56 Element isolation groove 13, 41, 44, 300 Adhesive layer 15, 52, 73, 1107, F Light absorbing layer 16, 42, 53, 1132 ... insulating layer 17, 30, 50 ... substrate for manufacturing light receiving element 20, 106 ... IC chip 21, 76, 400, 1113 ... electric wiring (electrode wiring) 40, 200, S1 ... substrate 51 ... porous Layers 60, 61: Impurity diffusion layers 71, 1100G: Light intake window 81: Mounting area 82: Dicing line 83: Light receiving element wafer 85: IC chip 90, 94: Optoelectronic fusion MCM 91: Fixing member 92: Optical waveguide medium end ( Hole) 93 ... Optical waveguide medium 97 ... Continued terminals 98 ... alignment marks 103 ... buried electrode 104,111,1000 ... surface emitting laser 105 and 112 ... light receiving elements 107 and 110 ... interlayer insulating layer 115 ... passive element 1130, 1131 ... contact layer A ... anti-reflective coating

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 31/108 H01L 31/10 G 31/12 27/14 F // H01L 27/00 301 31/10 C Fターム(参考) 2H036 JA04 JA05 QA23 QA29 QA56 QA59 2H037 AA01 BA02 BA11 DA03 DA04 DA06 DA11 DA16 DA31 4M118 AA01 AA10 AB05 AB09 BA04 CA02 CA05 CA21 CB02 GA09 GD14 GD20 HA21 HA26 HA29 HA40 5F049 MA05 MB07 PA14 PA20 RA02 RA10 SS04 SZ16 WA01 WA03 5F089 AA07 AB13 AB20 AC07 CA20 EA10 FA06 GA10 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 31/108 H01L 31/10 G 31/12 27/14 F // H01L 27/00 301 31/10 C F-term (reference) 2H036 JA04 JA05 QA23 QA29 QA56 QA59 2H037 AA01 BA02 BA11 DA03 DA04 DA06 DA11 DA16 DA31 4M118 AA01 AA10 AB05 AB09 BA04 CA02 CA05 CA21 CB02 GA09 GD14 GD20 HA21 HA26 HA29 HA40 5F049 MA05 MB05 RA01 MB05 5F089 AA07 AB13 AB20 AC07 CA20 EA10 FA06 GA10

Claims (25)

【特許請求の範囲】[Claims] 【請求項1】基板面に対して入射する光を受光する少な
くとも1つの面型受光素子において、該面型受光素子の
形成に必要な保持基板となる第1の基板が除去あるいは
薄膜化され、受光、電気的制御を行うために必要な機能
層および該機能層の少なくとも一方の表面に形成された
電極とから成り、該第1の基板とは異なる第2の基板
に、電気的接触が得られないように接着され、かつ該第
2の基板上に該面型受光素子を駆動、制御するための電
気配線パターンが接着後に該電極に電気的に接続されて
形成されていることを特徴とする面型受光素子。
1. At least one surface light receiving element for receiving light incident on a substrate surface, wherein a first substrate serving as a holding substrate required for forming the surface light receiving element is removed or thinned, A functional layer necessary for performing light reception and electrical control, and an electrode formed on at least one surface of the functional layer; electrical contact is obtained with a second substrate different from the first substrate; And an electrical wiring pattern for driving and controlling the surface-type light receiving element is formed on the second substrate so as to be electrically connected to the electrode after the bonding. Surface type light receiving element.
【請求項2】複数の前記面型受光素子が、前記第2の基
板に電気的接触が得られないように接着され、かつ該第
2の基板上に該面型受光素子を独立に駆動、制御するた
めの電気配線パターンが形成されている請求項1記載の
面型受光素子。
A plurality of surface light-receiving elements are adhered to the second substrate so as not to make electrical contact with each other, and the surface light-receiving elements are independently driven on the second substrate; 2. The surface-type light receiving device according to claim 1, wherein an electric wiring pattern for controlling is formed.
【請求項3】前記機能層の少なくとも一方の表面に形成
された前記電極は第2の基板との接着面側にあり、該機
能層の一部を除去して露出させた該電極の一部に電気的
接触が得られるように該第2の基板に前記電気配線パタ
ーンが形成されている請求項1または2記載の面型受光
素子。
3. The electrode formed on at least one surface of the functional layer is on the side of the adhesive surface with the second substrate, and a part of the electrode is obtained by removing a part of the functional layer and exposing the electrode. 3. The surface-type light receiving element according to claim 1, wherein the electric wiring pattern is formed on the second substrate so that electrical contact is obtained.
【請求項4】前記機能層の少なくとも一方の表面に形成
された前記電極は機能層転写後の最表面にあり、該電極
の一部に電気的接触が得られるように前記第2の基板に
電気配線パターンが形成されている請求項1または2記
載の面型受光素子。
4. The electrode formed on at least one surface of the functional layer is on the outermost surface after the transfer of the functional layer, and is provided on the second substrate so as to obtain electrical contact with a part of the electrode. 3. The surface-type light receiving element according to claim 1, wherein an electric wiring pattern is formed.
【請求項5】前記第2の基板は絶縁体基板である請求項
1乃至4の何れかに記載の面型受光素子。
5. The surface-type light receiving device according to claim 1, wherein said second substrate is an insulator substrate.
【請求項6】前記第2の基板と機能層の間に絶縁層があ
る請求項1乃至4の何れかに記載の面型受光素子。
6. The surface light receiving device according to claim 1, wherein an insulating layer is provided between the second substrate and the functional layer.
【請求項7】前記第2の基板は受光する光の波長に対し
て透明である請求項1乃至4の何れかに記載の面型受光
素子。
7. The surface-type light receiving element according to claim 1, wherein said second substrate is transparent to a wavelength of light to be received.
【請求項8】前記機能層の一方の表面にのみ2極の櫛形
電極が交互に並ぶように形成されたMSM(Metal-Semicond
uctor-Metal)ホトダイオードであり、該電極のない方の
面から光入射を行って受光する請求項1乃至7の何れか
に記載の面型受光素子。
8. An MSM (Metal-Semicond.) Wherein two comb-shaped electrodes are alternately arranged only on one surface of the functional layer.
8. The surface-type light-receiving element according to claim 1, wherein the surface-type light-receiving element is a photodiode (uctor-Metal), and receives light by receiving light from a surface where the electrode is not provided.
【請求項9】前記機能層の一方の表面にのみ2極の櫛形
電極が交互に並ぶように形成されたpinホトダイオード
であり、該電極のない方の面から光入射を行って受光す
る請求項1乃至7の何れかに記載の面型受光素子。
9. A pin photodiode in which two-pole comb-shaped electrodes are alternately arranged only on one surface of the functional layer, and light is received from a surface without the electrode by receiving light. 8. The surface-type light receiving element according to any one of 1 to 7.
【請求項10】前記機能層の両面にそれぞれ陽極、陰極
が形成されたpinホトダイオードである請求項1乃至7
の何れかに記載の面型受光素子。
10. A pin photodiode having an anode and a cathode formed on both sides of the functional layer, respectively.
A surface-type light receiving element according to any one of the above.
【請求項11】前記機能層には多層膜反射ミラーが含ま
れる請求項1乃至10の何れかに記載の面型受光素子。
11. The surface-type light receiving element according to claim 1, wherein said functional layer includes a multilayer reflection mirror.
【請求項12】請求項1乃至11の何れかに記載の面型
受光素子を含み、前記第2の基板に、面型光素子を駆
動、制御するためのSi集積回路のベアチップがフリップ
チップ実装されて該面型受光素子と集積化されているこ
とを特徴とする光電子融合MCM(Multi-Chip-Module)。
12. A bare chip of a Si integrated circuit for driving and controlling a surface-type optical element, which includes the surface-type light-receiving element according to claim 1, and is mounted on the second substrate by flip-chip mounting. A photo-electron fusion MCM (Multi-Chip-Module) characterized by being integrated with the surface type light receiving element.
【請求項13】請求項1乃至11の何れかに記載の面型
受光素子を含み、前記第2の基板はSiであり、面型光素
子を駆動、制御するためのSi集積回路が該第2の基板に
作製されていて該面型受光素子と集積化されていること
を特徴とする光電子融合MCM(Multi-Chip-Module)。
13. The planar light-receiving element according to claim 1, wherein the second substrate is Si, and the Si integrated circuit for driving and controlling the planar light-emitting element is a Si substrate. A photo-electron fusion MCM (Multi-Chip-Module) manufactured on the second substrate and integrated with the surface light receiving element.
【請求項14】請求項12または13記載の光電子融合
MCMの面型受光素子の面に対してほぼ垂直に光導波媒体
を固定して、該光導波媒体を介して光受信ができるよう
にしたことを特徴とする光配線装置。
14. The photoelectron fusion according to claim 12, wherein
An optical wiring device, wherein an optical waveguide medium is fixed substantially perpendicular to the surface of a surface-type light receiving element of an MCM so that light can be received through the optical waveguide medium.
【請求項15】請求項12または13記載の光電子融合
MCMを含み、該光電子融合MCMの少なくとも一方の面に平
坦化した層間絶縁層を挟み、更にその面に発光素子を含
む光電子融合MCMを構成するようにして、複数の光電子
融合MCMが積層され、少なくとも2層間の信号の授受を
光を用いて行うことが可能である様に構成されたことを
特徴とする多層光電子融合MCM。
15. The photoelectron fusion according to claim 12, wherein
Including the MCM, sandwiching a flattened interlayer insulating layer on at least one surface of the photoelectron fusion MCM, and further constituting a photoelectron fusion MCM including a light emitting element on that surface, a plurality of photoelectron fusion MCMs are stacked, A multilayer optoelectronic fusion MCM, characterized in that transmission and reception of signals between at least two layers can be performed using light.
【請求項16】請求項12または13記載の光電子融合
MCMを含み、該光電子融合MCMの第2の基板として絶縁薄
膜を用い、発光素子を含む光電子融合MCMを含んで複数
の光電子融合MCMが積層され、少なくとも2層間の信号
の授受を光を用いて行うことが可能である様に構成され
たことを特徴とする多層光電子融合MCM。
16. The photoelectron fusion according to claim 12, wherein
Including an MCM, an insulating thin film is used as a second substrate of the photoelectron fusion MCM, a plurality of photoelectron fusion MCMs including a photoelectron fusion MCM including a light emitting element are stacked, and signals are transmitted and received between at least two layers using light. A multilayer optoelectronic fusion MCM characterized in that it is configured to be able to perform.
【請求項17】請求項1または2記載の面型受光素子の
製造方法が、該第1の基板上に機能層を成膜する工程
と、該機能層表面に面型受光素子の電極を加工する工程
と、該機能層の表面側を第2の基板に接着する工程と、
第1の基板を除去あるいは薄膜化して機能層のみを転写
する工程と、機能層表面あるいは接着面側の電極と該第
2の基板との間に電気配線パターンを形成する工程とを
含むことを特徴とする面型受光素子の製造方法。
17. A method of manufacturing a surface-type light-receiving element according to claim 1, wherein a step of forming a functional layer on the first substrate and processing an electrode of the surface-type light-receiving element on the surface of the functional layer. And bonding the surface side of the functional layer to the second substrate,
Removing the first substrate or making it thinner and transferring only the functional layer; and forming an electric wiring pattern between the electrode on the functional layer surface or the adhesive surface and the second substrate. A method for manufacturing a surface-type light receiving element.
【請求項18】請求項1または2記載の面型受光素子の
製造方法において、前記第1の基板上に機能層を成膜す
る工程と、該機能層表面に面型受光素子の電極を加工す
る工程と、第3の基板にエピタキシャル層表面を接着す
る工程と、該第1の基板を除去あるいは薄膜化して機能
層のみを残す工程と、該機能層を第2の基板に接着する
工程と、該第3の基板を除去して該第2の基板に機能層
を転写する工程と、機能層表面あるいは接着面側の電極
と該第2の基板との間に電気配線パターンを形成する工
程とを含むことを特徴とする面型受光素子の製造方法。
18. A method of manufacturing a surface-type light receiving element according to claim 1, wherein a step of forming a functional layer on said first substrate and processing an electrode of said surface-type light receiving element on the surface of said functional layer. A step of bonding the surface of the epitaxial layer to the third substrate, a step of removing or thinning the first substrate to leave only the functional layer, and a step of bonding the functional layer to the second substrate. Removing the third substrate and transferring a functional layer to the second substrate; and forming an electric wiring pattern between the electrode on the functional layer surface or the bonding surface and the second substrate. The manufacturing method of the surface type light receiving element characterized by including these.
【請求項19】前記面型受光素子の素子間の機能層を除
去して素子分離を行なう工程を更に含む請求項17また
は18記載の面型受光素子の製造方法。
19. The method of manufacturing a surface-type light receiving element according to claim 17, further comprising a step of removing a functional layer between elements of said surface-type light receiving element to perform element isolation.
【請求項20】前記第1の基板上に面型受光素子の機能
層を成膜する工程において、該第1の基板と該機能層の
間に該基板を選択エッチングするためのエッチングスト
ップ層も成膜する工程を含み、該第1の基板を除去する
工程において該基板のエッチングを該エッチングストッ
プ層で停止する請求項17、18または19記載の面型
受光素子の製造方法。
20. An etching stop layer for selectively etching the substrate between the first substrate and the functional layer in the step of forming a functional layer of the surface light receiving element on the first substrate. 20. The method for manufacturing a surface-type light-receiving element according to claim 17, further comprising a step of forming a film, wherein the step of removing the first substrate includes stopping the etching of the substrate at the etching stop layer.
【請求項21】前記第1の基板上に面型受光素子の機能
層を成膜する工程において、該第1の基板表面をポーラ
ス化した後にアニールして表面のみをポーラス状の孔を
塞ぐ工程と、その表面にエピタキシャル成長する工程を
含み、前記第2或いは第3の基板に接着後に機械的衝撃
によって、該第1の基板のポーラス化した層を境に該第
1の基板を剥がすとともに、残ったポーラス状の層をエ
ッチングすることで該機能層のみを転写する請求項1
7、18または19記載の面型受光素子の製造方法。
21. The step of forming a functional layer of a surface-type light receiving element on the first substrate, wherein the surface of the first substrate is made porous and then annealed to close the porous holes only on the surface. And a step of epitaxially growing the surface of the first substrate. The first substrate is peeled off from the porous layer of the first substrate by mechanical impact after bonding to the second or third substrate, and the remaining 2. The method according to claim 1, wherein only the functional layer is transferred by etching the porous layer.
20. The method for manufacturing a surface-type light receiving element according to 7, 18, or 19.
【請求項22】請求項12または13記載の光電子融合
MCMの製造方法において、前記第2の基板上の複数の個
所に面型受光素子を接着し、第1の基板を除去あるいは
薄膜化して機能層を該第2の基板に転写する工程、該転
写後に各面型受光素子に対する電極配線を一括して行う
工程を含み、最後に該第2の基板をダイシングすること
で該光電子融合MCMを一回の工程で複数作製することを
特徴とする光電子融合MCMの製造方法。
22. The photoelectron fusion according to claim 12 or 13.
In the method of manufacturing an MCM, a step of bonding a surface-type light receiving element to a plurality of locations on the second substrate, removing or thinning the first substrate, and transferring the functional layer to the second substrate, A step of collectively forming electrode wiring for each surface-type light receiving element, and finally dicing the second substrate to produce a plurality of the photoelectron fusion MCMs in one step. MCM manufacturing method.
【請求項23】前記第2の基板上の複数の個所にアレイ
状に逐次複数の面型受光素子を接着する請求項22記載
の光電子融合MCMの製造方法。
23. The method according to claim 22, wherein a plurality of surface-type light receiving elements are sequentially bonded in an array at a plurality of locations on the second substrate.
【請求項24】共通の前記第1の基板上の複数の個所に
面型受光素子を形成しておいて、前記第2の基板上の対
応する複数の個所に該面型受光素子を一括して接着し、
該第1の基板を除去あるいは薄膜化する請求項22記載
の光電子融合MCMの製造方法。
24. A planar light receiving element is formed at a plurality of locations on the common first substrate, and the planar light receiving elements are collectively placed at a plurality of corresponding locations on the second substrate. And glue,
23. The method according to claim 22, wherein the first substrate is removed or thinned.
【請求項25】前記第2の基板上の対応する複数の個所
に、Si集積回路を逐次アレイ状にフリップチップ実装す
る工程を更に含む請求項22、23または24記載の光
電子融合MCMの製造方法。
25. The method according to claim 22, further comprising the step of sequentially flip-chip mounting Si integrated circuits in a plurality of corresponding locations on the second substrate in an array. .
JP2000218131A 2000-07-19 2000-07-19 Surface light-receiving element and method for manufacturing the same Expired - Fee Related JP4438038B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000218131A JP4438038B2 (en) 2000-07-19 2000-07-19 Surface light-receiving element and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000218131A JP4438038B2 (en) 2000-07-19 2000-07-19 Surface light-receiving element and method for manufacturing the same

Publications (3)

Publication Number Publication Date
JP2002033505A true JP2002033505A (en) 2002-01-31
JP2002033505A5 JP2002033505A5 (en) 2007-09-06
JP4438038B2 JP4438038B2 (en) 2010-03-24

Family

ID=18713129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000218131A Expired - Fee Related JP4438038B2 (en) 2000-07-19 2000-07-19 Surface light-receiving element and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP4438038B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523428A (en) * 2003-04-02 2006-10-12 サン・マイクロシステムズ・インコーポレイテッド Optical communication between facing semiconductor chips
JP2009141308A (en) * 2007-12-05 2009-06-25 Fujifilm Corp Photodiode
JP2012216585A (en) * 2011-03-31 2012-11-08 Hamamatsu Photonics Kk Photodiode array module and method of manufacturing the same
JP2019047016A (en) * 2017-09-05 2019-03-22 浜松ホトニクス株式会社 Photo detector

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639163A (en) * 1986-06-30 1988-01-14 Nec Corp Semiconductor photodetector
JPH01133341A (en) * 1987-11-19 1989-05-25 Hitachi Ltd Manufacture of semiconductor device and manufacturing equipment therefor
JPH0645574A (en) * 1992-07-22 1994-02-18 Hamamatsu Photonics Kk Semiconductor energy detector
JPH06151946A (en) * 1992-11-12 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photodetecting element and manufacture thereof
JPH07153986A (en) * 1993-12-01 1995-06-16 Fujitsu Ltd Infrared-ray detector
JPH09223848A (en) * 1996-02-16 1997-08-26 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit
JP2000040840A (en) * 1998-07-22 2000-02-08 Canon Inc Surface type light emitting device, driving method thereof, light transmitter/receiver employing it, optical interconnection unit and optical recorder

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639163A (en) * 1986-06-30 1988-01-14 Nec Corp Semiconductor photodetector
JPH01133341A (en) * 1987-11-19 1989-05-25 Hitachi Ltd Manufacture of semiconductor device and manufacturing equipment therefor
JPH0645574A (en) * 1992-07-22 1994-02-18 Hamamatsu Photonics Kk Semiconductor energy detector
JPH06151946A (en) * 1992-11-12 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photodetecting element and manufacture thereof
JPH07153986A (en) * 1993-12-01 1995-06-16 Fujitsu Ltd Infrared-ray detector
JPH09223848A (en) * 1996-02-16 1997-08-26 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit
JP2000040840A (en) * 1998-07-22 2000-02-08 Canon Inc Surface type light emitting device, driving method thereof, light transmitter/receiver employing it, optical interconnection unit and optical recorder

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523428A (en) * 2003-04-02 2006-10-12 サン・マイクロシステムズ・インコーポレイテッド Optical communication between facing semiconductor chips
JP2009141308A (en) * 2007-12-05 2009-06-25 Fujifilm Corp Photodiode
JP2012216585A (en) * 2011-03-31 2012-11-08 Hamamatsu Photonics Kk Photodiode array module and method of manufacturing the same
US8994041B2 (en) 2011-03-31 2015-03-31 Hamamatsu Photonics K.K. Photodiode array module and manufacturing method for same
JP2019047016A (en) * 2017-09-05 2019-03-22 浜松ホトニクス株式会社 Photo detector

Also Published As

Publication number Publication date
JP4438038B2 (en) 2010-03-24

Similar Documents

Publication Publication Date Title
JP3990846B2 (en) Planar optical element, method for manufacturing the same, and apparatus using the same
US20180335587A1 (en) Optical interconnect modules with 3d silicon waveguide on soi substrate
JP3728147B2 (en) Opto-electric hybrid wiring board
CN111480236A (en) Directly bonded optoelectronic interconnects for high density integrated photonic devices
US8313962B2 (en) Method for attaching optical components onto silicon-based integrated circuits
JP3100584B2 (en) Optoelectronic integrated circuit and method of manufacturing the same
US6583445B1 (en) Integrated electronic-optoelectronic devices and method of making the same
US6730990B2 (en) Mountable microstructure and optical transmission apparatus
JP2000114581A (en) Multilayered photoelectron substrate with electrical intercoupling and optical intercoupling, and manufacture thereof
JP2002286959A (en) Semiconductor device, photoelectric fusion substrate and manufacturing method for the same
US8871570B2 (en) Method of fabricating integrated optoelectronic interconnects with side mounted transducer
JP4331033B2 (en) Semiconductor light detecting element and manufacturing method thereof
US20190123231A1 (en) Optoelectronic integrated semiconductor module and method for manufacturing same
JP3684112B2 (en) Opto-electric hybrid board, driving method thereof, and electronic circuit device using the same
US7834413B2 (en) Semiconductor photodetector and method of manufacturing the same
JP2002031747A (en) Planar optical element mounted body, its manufacturing method, and device using it
JP4438038B2 (en) Surface light-receiving element and method for manufacturing the same
US20130243368A1 (en) Optoelectronic interconnects using l-shaped fixture
US11630270B2 (en) Semiconductor device and method of manufacturing the same
JP4517461B2 (en) Manufacturing method of optical wiring module
JP3764671B2 (en) Optical path changer, method for manufacturing the same, and optical module using the same
JP2004031455A (en) Optical interconnection equipment
JP2000022285A (en) Optoelectric fusion device
JP3379726B2 (en) Optical transmission module and method of manufacturing the same
JP2001166187A (en) Optical module

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees