JPH06151946A - Semiconductor photodetecting element and manufacture thereof - Google Patents

Semiconductor photodetecting element and manufacture thereof

Info

Publication number
JPH06151946A
JPH06151946A JP4302246A JP30224692A JPH06151946A JP H06151946 A JPH06151946 A JP H06151946A JP 4302246 A JP4302246 A JP 4302246A JP 30224692 A JP30224692 A JP 30224692A JP H06151946 A JPH06151946 A JP H06151946A
Authority
JP
Japan
Prior art keywords
electrode
substrate
thin film
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4302246A
Other languages
Japanese (ja)
Inventor
Koji Takaragawa
幸司 宝川
Yoshihiko Uematsu
芳彦 植松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP4302246A priority Critical patent/JPH06151946A/en
Publication of JPH06151946A publication Critical patent/JPH06151946A/en
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To prevent deterioration of the conversion efficiency of photoelectric signal by providing a take-out electrode continuously extending to interdigital electrodes for forming a junction on a substrate and by so forming a semiconductor thin film consisting of crystal or polycrystal that it abuts on the interdigital electrodes. CONSTITUTION:Interdigital electrodes 2, 2 are arranged on a thin semiconductor film F. A join structure is formed in which the surface where the electrodes 2, 2 exist faces a substrate S1 which supports a device and also a second take- out electrode 3' formed on the substrate S1 abuts on a take-out part 3 of the interdigital electrodes 2. On the opposite side to the join surface, an antireflection surface is placed and the optical signals from element surface is taken in a film F without reflection and received. Also, the film F makes a structure that a finger part 2a of the interdigital electrodes 2 faces the substrate through a gap. Accordingly, the conversion efficiency of optical signals becomes large.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、光電送システムや情報
処理装置における光配線、光信号処理回路などに用いる
半導体受光素子およびその製造方法に関するものであ
る。該素子は、具体的には、特に金属−半導体−金属シ
ョットキーフォトダイオード(MSMPD:Metal
−Semiconductor−Metal Phot
odiode)あるいはゲート部にショットキー接合を
有するフォトトランジスタを対象とする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light receiving element used for an optical wiring, an optical signal processing circuit, etc. in an optical transmission system or an information processing apparatus, and a method for manufacturing the same. The device is specifically a metal-semiconductor-metal Schottky photodiode (MSMPD: Metal).
-Semiconductor-Metal Photo
or a phototransistor having a Schottky junction in the gate portion.

【0002】[0002]

【従来の技術】従来のMSM PDは、図1(a),
(b)に示すように、GaAsやSiなどの半導体基板
1の表面上に対になった金属電極2、2を配置し、金属
- 半導体接触によるショットキー接合を形成した構造を
持つ。前記電極2は複数のフィンガー状の突起(フィン
ガー状部分;対抗対電極)2a,2aを有し、各電極
2,2はそれらのフィンガー状部分2aを対抗させると
ともに、交互に配置している。以下、このフィンガー状
部分を有し、それらを対抗させるとともに、交互に配列
した構造の対電極を、インターデジタル(interd
igital)形の電極と表現する。
2. Description of the Related Art A conventional MSM PD is shown in FIG.
As shown in (b), paired metal electrodes 2 and 2 are arranged on the surface of a semiconductor substrate 1 such as GaAs or Si, and
-Has a structure that forms a Schottky junction due to semiconductor contact. The electrode 2 has a plurality of finger-shaped projections (finger-shaped portions; counter-counter electrodes) 2a, 2a, and the electrodes 2, 2 oppose the finger-shaped portions 2a and are arranged alternately. Hereinafter, the counter electrodes having the finger-shaped portions, which are opposed to each other and which are alternately arranged, will be described below.
digital) type electrode.

【0003】前記ショットキー接合にバイアスをかけた
状態で、接合部およびその近傍の半導体に、半導体のバ
ンドギャップで決まる波長以下の波長を持つ光を照射す
ると、半導体中に電子が励起される。この励起された電
子によって生ずる電流を検出することにより、図1に示
したMSM PDは、受光素子としての基本動作を行な
う。
When the Schottky junction is biased, the semiconductor in the junction and its vicinity is irradiated with light having a wavelength equal to or shorter than the wavelength determined by the band gap of the semiconductor, and electrons are excited in the semiconductor. The MSM PD shown in FIG. 1 performs a basic operation as a light receiving element by detecting the current generated by the excited electrons.

【0004】このMSM PDは、他の受光素子である
pin接合形フォトダイオード(pin PD:pin
Photodiode)やアバランシェフォトダイオ
ード(APD:Avaranche Photodio
de)に比べて構造が簡単であり、また超高速動作も可
能であるという特徴がある。しかしながら、図1から分
かる通り、光信号は、基板1の上部から、対になった電
極2、2間に照射されるため、フィンガー状部分2aの
ない半導体が露出している部分に、光が照射され、電子
が励起され、電流として検出されることになる。しか
し、フィンガー状部分2aの光信号は、電極金属に遮ら
れるため、半導体には達せず、この部分では、電子の励
起もなく、出力電流には寄与しないことになる。この結
果、この素子における光電気の変換効率が落ちることに
なる。効率を上げるには、電極2のフィンガー状部分2
aを細くすればよいことになるが、そうすると、電界が
かかり難くなるほか、フィンガー状部分2aの抵抗が大
きくなるため、せっかく光から変換した電気エネルギが
熱エネルギに変ってしまい、結果的に変換効率の低下と
なって表れることになる。
This MSM PD is a pin junction type photodiode (pin PD: pin) which is another light receiving element.
Photodiode) and avalanche photodiode (APD: Avaranche Photodiode)
Compared to de), the structure is simple and ultra-high speed operation is possible. However, as can be seen from FIG. 1, since an optical signal is emitted from the upper part of the substrate 1 between the paired electrodes 2 and 2, the light is emitted to the exposed portion of the semiconductor without the finger-shaped portions 2a. Irradiation causes the electrons to be excited and detected as a current. However, since the optical signal of the finger-shaped portion 2a is blocked by the electrode metal, it does not reach the semiconductor. In this portion, there is no excitation of electrons and it does not contribute to the output current. As a result, the photoelectric conversion efficiency of this device is reduced. To increase efficiency, the finger-shaped part 2 of the electrode 2
It is sufficient to make a thin, but if this is done, the electric field is less likely to be applied and the resistance of the finger-shaped portions 2a becomes large, so the electrical energy converted from light is converted into heat energy, and as a result, conversion is performed. It will appear as a decrease in efficiency.

【0005】これを避けるために、基板裏面から光信号
を照射する方法もとられている。しかし、光信号がショ
ットキー接合特性に影響を及ぼすためには、電界強度の
大きな電極近傍の半導体を照射する必要がある。したが
って、基板1が厚い場合、照射表面近傍で光が減衰し、
裏面の電極2付近にとどかない。このため、基板の裏面
に表面上の電極直下の部分までエッチングにより穴を掘
り、そこに光が当るように基板を加工する方法がとられ
ている。しかし、この方法ではプロセスが複雑になる上
に、チップの片面には電気信号、裏面には光信号をアク
セスすることになり、実装面からも複雑になり、生産性
が悪く、コスト高を招くという大きな問題点があった。
In order to avoid this, a method of irradiating an optical signal from the back surface of the substrate is used. However, in order for the optical signal to affect the Schottky junction characteristics, it is necessary to irradiate the semiconductor near the electrode where the electric field strength is high. Therefore, when the substrate 1 is thick, light is attenuated near the irradiation surface,
It does not reach near the electrode 2 on the back surface. For this reason, a method is employed in which a hole is dug on the back surface of the substrate to a portion just below the electrode on the surface by etching, and the substrate is processed so that the light hits the hole. However, this method not only complicates the process but also requires access to an electric signal on one side of the chip and an optical signal on the back side, which also complicates the mounting side, resulting in poor productivity and high cost. There was a big problem.

【0006】[0006]

【発明が解決しようとする課題】本発明は、電極による
光照射面の遮蔽や電極のフィンガー状部分の電極抵抗増
加を原因とした光電気信号の変換効率の劣化が防止され
た、簡単な製造技術と簡単な実装技術のもとで構成可能
なMSM PDを実現するものである。
SUMMARY OF THE INVENTION The present invention is a simple manufacturing method in which the deterioration of the photoelectric conversion efficiency due to the shielding of the light irradiation surface by the electrodes and the increase of the electrode resistance of the finger-shaped portions of the electrodes is prevented. It realizes an MSM PD that can be configured based on the technology and simple mounting technology.

【0007】[0007]

【課題を解決するための手段】本発明の半導体受光素子
は、基板上に接合形成用の対抗形対電極とこの対電極に
連続する取り出し電極が設置され、前記対抗形対電極に
接触するように結晶あるいは多結晶よりなる半導体薄膜
が形成され、これにより前記対抗形対電極と前記半導体
薄膜との間にショットキー接合が形成されてなり、前記
半導体薄膜の対抗形対電極と接していない裏面方向より
光信号を受光させ、それに伴う電流を出力信号として前
記取り出し電極から得ることを特徴とする。
In the semiconductor light receiving element of the present invention, a counter-type counter electrode for forming a junction and a take-out electrode continuous with the counter electrode are provided on a substrate so that the counter-type counter electrode contacts the counter-type counter electrode. A semiconductor thin film made of a crystal or polycrystal is formed on the back surface, whereby a Schottky junction is formed between the counter-type counter electrode and the semiconductor thin film, and the back surface of the semiconductor thin film which is not in contact with the counter-type counter electrode. It is characterized in that an optical signal is received from a direction, and a current accompanied therewith is obtained as an output signal from the extraction electrode.

【0008】ここで、前記取り出し電極を、前記半導体
薄膜上の一つの面上に形成されている前記対抗形対電極
と一体の第1の取り出し電極と、前記基板上に形成され
ている少なくとも一対の第2の取り出し電極とから構成
し、前記半導体薄膜上の第1の取り出し電極と前記基板
上の第2の取り出し電極とが互いに接触するように前記
半導体薄膜と前記基板とを接着し、前記半導体薄膜の裏
面を受光面とする構成としてもよい。
Here, the lead-out electrode is a first lead-out electrode integrated with the counter-type counter electrode formed on one surface of the semiconductor thin film, and at least one pair formed on the substrate. A second lead-out electrode of the semiconductor thin film, and the first lead-out electrode on the semiconductor thin film and the second lead-out electrode on the substrate are in contact with each other. The back surface of the semiconductor thin film may be a light receiving surface.

【0009】また、前記対抗電極と基板との間に空隙を
設けてもよい。
A space may be provided between the counter electrode and the substrate.

【0010】さらに、前記対抗形対電極と取り出し電極
とを基板上に設置し、その上に前記半導体薄膜を積層す
る構成でもよい。
Further, the counter type counter electrode and the take-out electrode may be installed on a substrate, and the semiconductor thin film may be laminated thereon.

【0011】また、前記半導体受光素子の製造方法は、
第1の基板上に特定の溶液に対して極めて高速なエッチ
ングレートを有するリフトオフ用のエッチング層をエピ
タキシャル成長させ、その上にデバイス搭載用の半導体
薄膜をエピタキシャル成長させ、該半導体薄膜の表面に
電極を形成してショットキー接合を形成させ、その後に
前記特定の溶液により前記エッチング層をエッチング
し、前記ショットキー接合を有する半導体薄膜を前記第
1の基板から剥離し、該半導体薄膜を、予め他のデバイ
スが搭載された第2の基板上に、前記電極が該第2の基
板と接触するように、接着することを特徴とする。
The method of manufacturing the semiconductor light receiving element is
A lift-off etching layer having an extremely high etching rate for a specific solution is epitaxially grown on a first substrate, and a semiconductor thin film for mounting a device is epitaxially grown thereon, and an electrode is formed on the surface of the semiconductor thin film. To form a Schottky junction, and thereafter, the etching layer is etched with the specific solution, the semiconductor thin film having the Schottky junction is peeled from the first substrate, and the semiconductor thin film is previously formed into another device. It is characterized in that it is adhered onto a second substrate on which is mounted so that the electrodes come into contact with the second substrate.

【0012】前記半導体受光素子の製造方法は、より具
体的に説明すると、MSM PDをいわゆるエピタキシ
ャルリフトオフ技術を用いて構成する方法である。すな
わち、例えば、GaAs基板上にAlAsからなるリフ
トオフ用のエッチング層をエピタキシャル成長させ、そ
の上にPD用のデバイス搭載層をエピタキシャル成長さ
せ、さらに、そのデバイス搭載層表面にショットキー接
合を形成する。デバイス構成後にフッ酸により前記Al
As層をエッチングし、デバイス層をフィルムとして剥
離する。次に、予め増幅器や再生識別回路などの他のデ
バイスが搭載された基板上に、前記フィルムを、MSM
の電極部が基板と接触し、従って剥離した面が表面にで
るように、接着する。この際の配置は、MSM PDの
取り出し電極と基板上の電極が互いに接触するようにす
るか、MSM PD電極のフィンガー状部分が基板とは
直接接触しないようにするか、あるいは基板上に積層し
た誘電率の小さな材料よりなる薄膜と接触するようにす
る。このような構造よれば、信号光をリフトオフ時のエ
ッチング表面の部分から照射することを可能とする。す
なわち、電極により遮られない従来例から考えると裏面
方向からの照射を可能とする。
More specifically, the method of manufacturing the semiconductor light receiving element is a method of forming the MSM PD by using a so-called epitaxial lift-off technique. That is, for example, a lift-off etching layer made of AlAs is epitaxially grown on a GaAs substrate, a device mounting layer for PD is epitaxially grown thereon, and a Schottky junction is formed on the surface of the device mounting layer. After the device was constructed, the Al was treated with hydrofluoric acid.
The As layer is etched and the device layer is peeled off as a film. Then, the film is MSM-coated onto a substrate on which other devices such as an amplifier and a reproduction identification circuit are mounted in advance.
The electrodes are bonded so that the electrode part of the substrate comes into contact with the substrate and thus the peeled surface appears on the surface. At this time, the arrangement is such that the extraction electrode of the MSM PD and the electrode on the substrate are in contact with each other, the finger-shaped portions of the MSM PD electrode are not in direct contact with the substrate, or they are laminated on the substrate. Make contact with a thin film made of a material having a low dielectric constant. With such a structure, it is possible to irradiate the signal light from the etching surface portion at the time of lift-off. That is, considering the conventional example in which the electrodes do not block, irradiation from the back surface direction is possible.

【0013】[0013]

【作用】上記構造とすることから、本発明装置において
は、信号光を基板表面入射としても、リフトオフ時のエ
ッチング表面の部分から、すなわち電極により遮られな
い方向から照射することになる。しかも、フィルムの膜
厚を数1000Aから数μm以上に選ぶことが可能であ
ることから、電極のフィンガー状部分近傍の電界強度が
比較的大きな領域を光の入射点として選ぶことができ
る。したがって、従来例のようにエッチングにより基板
を薄層化する必要がない。また、デバイス特性から見る
と、光の遮蔽の問題がなく、また、電極のフィンガー状
部分の幅を細くする必要がなく、電極抵抗による損失も
ないため、大きな変換効率を持たせることが可能であ
る。さらに、電極のフィンガー状部分の下部には低誘電
率の膜または空気が配置されること、および半導体の膜
厚が小さいことから、電界は光との相互作用領域に集中
することになる。その結果、余分な静電容量による高周
波特性の劣化が少ないという特徴も生じる。
With the above-described structure, in the device of the present invention, even if the signal light is incident on the substrate surface, the signal light is emitted from the portion of the etching surface at the time of lift-off, that is, from the direction not blocked by the electrode. Moreover, since the film thickness of the film can be selected from several 1000 A to several μm or more, a region where the electric field strength in the vicinity of the finger-shaped portions of the electrodes is relatively large can be selected as the light incident point. Therefore, it is not necessary to thin the substrate by etching as in the conventional example. Also, from the viewpoint of device characteristics, there is no problem of light shielding, there is no need to reduce the width of the finger-shaped portion of the electrode, and there is no loss due to electrode resistance, so it is possible to have a large conversion efficiency. is there. Further, since the low dielectric constant film or air is arranged under the finger-shaped portions of the electrodes, and the thin film thickness of the semiconductor, the electric field is concentrated in the interaction region with light. As a result, there is a feature that the deterioration of the high frequency characteristics due to the extra capacitance is small.

【0014】本発明では、従来と比べると、薄膜のエピ
タキシャル成長およびリフトオフプロセスの工程を余分
に有することが異なるが、最初に薄膜が搭載されていた
基板は反復使用可能であり、薄膜成長も量産技術であ
り、フィルムのリフトオフと搭載基板への張り付け工程
は新たな方法により量産することが可能であり、技術的
あるいは価格的な問題点になるものではない。本発明で
は、製造が連続した工程ではなく、むしろ別々の工程か
ら実現されることから、フィルム上および搭載基板上の
デバイスの検査後に、良品同士を組み合わせることがで
き、そのため、製品の歩留りを大幅に向上させることが
可能である。また、本発明では、搭載フィルム上の素子
は、MSMPD単体ばかりではなく、GaAsなどの化
合物半導体回路を搭載した状態でも良く、適用域の自由
度が極めて大きな技術である、という特徴も有してい
る。
The present invention is different from the conventional one in that it has extra steps of the epitaxial growth of the thin film and the lift-off process, but the substrate on which the thin film is initially mounted can be repeatedly used, and the thin film growth is also a mass production technique. Therefore, the film lift-off and the step of attaching the film to the mounting substrate can be mass-produced by a new method, which is not a technical or cost problem. According to the present invention, since the manufacturing is realized not in a continuous process but in separate processes, non-defective products can be combined with each other after inspecting the devices on the film and the mounting substrate, and thus the product yield can be significantly increased. It is possible to improve. Further, in the present invention, the element on the mounting film may be a state in which not only the MSMPD alone but also a compound semiconductor circuit such as GaAs is mounted, and the technology has a great degree of freedom of application range. There is.

【0015】[0015]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0016】(実施例1)図2(a),(b)は、本発
明の第1の実施例を示すものである。図中、S1はデバ
イスの搭載される基板、2,2は、インターデジタル形
の電極であり、2aは、それらのフィンガー状部分であ
る。3および3′は電極の第1および第2の取り出し
部、Aは反射防止膜、Fはエピタキシャルリフトオフし
た半導体フィルムである。
(Embodiment 1) FIGS. 2A and 2B show a first embodiment of the present invention. In the figure, S1 is a substrate on which the device is mounted, 2 and 2 are interdigital electrodes, and 2a is a finger-shaped portion thereof. Reference numerals 3 and 3'represent first and second extraction portions of the electrode, A is an antireflection film, and F is an epitaxial lift-off semiconductor film.

【0017】図2の(a)は、図(b)のA−A線に沿
う上面図を示し、(b)は素子のは側面図を示す。この
実施例では薄い半導体フィルムF上にインターデジタル
形の電極2,2を配し、その電極2,2が存在する面と
デバイスを保持する基板S1が向き合うように、かつ基
板S1上に形成した第2の取り出し電極3′とインター
デジタル電極2の(第1の)取り出し部3とが接触する
ように、張り合わせた構造を持つ。前記フィルムFの張
り合わせ面と逆の面(図(b)では上面)には、反射防
止面が配置されており、素子上面よりの光信号を受信す
るように無反射でフィルム内に取り込むようになってい
る。前記フィルムFによりインターデジタル電極2のフ
ィンガー部2aは空隙を介して基板1と向き合う構造と
なっている。
2A shows a top view taken along the line AA in FIG. 2B, and FIG. 2B shows a side view of the element. In this embodiment, interdigital electrodes 2 and 2 are arranged on a thin semiconductor film F, and the electrodes 2 and 2 are formed on the substrate S1 so that the surface on which the electrodes 2 and 2 face the substrate S1 holding the device. It has a structure in which the second extraction electrode 3'and the (first) extraction portion 3 of the interdigital electrode 2 are in contact with each other. An antireflection surface is disposed on the surface opposite to the bonding surface of the film F (upper surface in FIG. 6B), and the film is non-reflective so as to be received in the film so as to receive an optical signal from the upper surface of the element. Has become. The film F has a structure in which the finger portions 2a of the interdigital electrodes 2 face the substrate 1 with a gap.

【0018】フィルムFの半導体の材質は、この実施例
ではGaAsのような化合物半導体よりなり、その膜厚
は、インターデジタル電極2のライン/スペースなどの
寸法オーダとする。電極2の材料は、原理的には上記半
導体1と良好なショットキーダイオード特性を有するも
のであれば、どのような材料でもよい。基板S1の材料
は、Siのような半導体でもよいし、前記フィルムFと
同様の化合物半導体でもよいし、また、圧電体/磁性体
/ガラス/誘電体などいかなる材料でもよい。
The material of the semiconductor of the film F is a compound semiconductor such as GaAs in this embodiment, and the film thickness thereof is on the order of dimensions such as the line / space of the interdigital electrode 2. In principle, the material of the electrode 2 may be any material as long as it has good Schottky diode characteristics with the semiconductor 1. The material of the substrate S1 may be a semiconductor such as Si, a compound semiconductor similar to that of the film F, or any material such as piezoelectric material / magnetic material / glass / dielectric material.

【0019】このような構造を持つMSM PDの基本
動作は、従来例で述べたように、インターデジタル形の
電極2の両端子にバイアスを印加した状態で、基板1表
面から光信号が入射すると(ただし、光の波長は半導体
のバンドギャップから決まる吸収端波長よりも短波長
で、エネルギの大きなものとする)、入射した光信号に
伴って電子が励起される。励起された電子は、バイアス
電界により加速され、半導体中を流れ、接合部をトンネ
ルしたり、あるいはバリアを越えてインターデジタル電
極2に電流として取り出される。光強度に応じて励起さ
れる電子の数が増加し、電流が増加することから、光信
号を電気信号に変換する動作を行うことになる。
As described in the conventional example, the basic operation of the MSM PD having such a structure is that an optical signal is incident from the surface of the substrate 1 with a bias applied to both terminals of the interdigital electrode 2. (However, the wavelength of light is shorter than the absorption edge wavelength determined by the band gap of the semiconductor and has a large energy.) Electrons are excited in accordance with the incident optical signal. The excited electrons are accelerated by the bias electric field, flow through the semiconductor, tunnel through the junction, or cross the barrier to be extracted as a current to the interdigital electrode 2. Since the number of excited electrons increases according to the light intensity and the current increases, an operation of converting an optical signal into an electric signal is performed.

【0020】この構造ではフィンガー状部部分2aの下
部には、空気が配置されており、また半導体フィルムF
は膜厚が小さい。さらに、基板材料として比誘電率の小
さなものを選択できる。これらのことから、印加した電
界は、光との相互作用領域に集中することになり、余分
な静電容量が小さくなる。これは、この素子の高周波特
性の優れていることを示すものである。
In this structure, air is arranged below the finger-shaped portions 2a, and the semiconductor film F
Has a small film thickness. Further, a material having a small relative dielectric constant can be selected as the substrate material. For these reasons, the applied electric field is concentrated in the region of interaction with light, and the extra capacitance is reduced. This shows that the high frequency characteristics of this element are excellent.

【0021】(実施例2)ここで、図3(a)〜(h)
に、前記実施例1に示した構成の素子の製造プロセスの
一例を示す。
(Embodiment 2) Here, FIGS. 3A to 3H.
An example of the manufacturing process of the element having the structure shown in the first embodiment is shown in FIG.

【0022】図3は、図2の本発明の実施例の製作プロ
セスの手順の一例と、各ステップでのデバイスの断面図
を模式的に表したものである。このプロセスは基本的に
はエピタキシャルリフトオフとして知られている技術を
応用したものである。この技術は、完全な結晶上に個別
的に理想に近いデバイスを構築し、この積層体を基板に
張り合わせることにより、モノリシックなデバイスを実
現することを狙いとしている。この技術では、AlAs
のフッ酸に対するエッチングレートが、GaAsなどの
他の材料に比べて10の7乗程度と、極めて大きいこと
を利用して、結晶を成長する段階で下層に薄い(10n
mから50nm程度)AlAsを挿入し、その上にデバ
イスを実現するための層を成長させる。デバイスの形成
後(あるいは、形成の途中段階または形成前の段階でも
よい)、フッ酸によるウエットエッチングによりAlA
sを溶出し、このAlAs層より上の層を取り上げる
(リフトオフする)。このリフトオフ作業は、リフトオ
フ時に出る気泡のために膜が損傷するのを避けるため、
反応が激しく起こらないようなエッチング条件を選び、
かつリフトオフ前に剥離膜の表面にアピエゾンワックス
を塗布し、それによるストレスを利用し、出てきた気泡
が逃げ出すようにする技術が開発されてから、本格的に
使えるようになった。リフトオフされる膜の厚みは、デ
バイスの構造やバッファ層の有無などにより異なるが、
通常、数100nmから数μm程度であり、寸法は1〜
2cm程度の大きさまで可能である。基板上への膜の張
り付けは、接着剤を使う方法もあるが、基板の汚染防
止、平坦度確保などの点から、接着剤を使う方法は、好
ましくなく、ファンデルワールス力による接着が最も適
した方法である。従来デバイスが搭載されたチップをエ
ッチングにより薄層化する要求は、パワーデバイスなど
において存在し、このためにメカニカルな研磨により基
板を削る方法がとられているが、この技術では、薄層化
に限界がある(100μmオーダー)。基板全体をエッ
チングにより溶かしさる方法もあるが、プロセスが複雑
であり、実用的な方法とは言えない。一方、このリフト
オフ法は、リフトオフという簡単な技術をベースとした
方法であるにも拘らず、リフトオフされることによっ
て、デバイスには、ほとんど損傷がなく、エピタキシャ
ル成長により製作した膜のような欠陥の問題もなく、さ
らに膜厚が極めて小さいことから、張り付けた後からの
集積回路プロセスが可能である、という特徴もある。
FIG. 3 schematically shows an example of the procedure of the manufacturing process of the embodiment of the present invention shown in FIG. 2 and a sectional view of the device at each step. This process basically applies a technique known as epitaxial lift-off. This technique aims to realize a monolithic device by individually building near-ideal devices on a perfect crystal and then laminating this laminated body on a substrate. With this technology, AlAs
Since the etching rate of hydrofluoric acid is extremely high, which is about 10 7 compared to other materials such as GaAs, the lower layer is thin (10 n
(about m to 50 nm) AlAs is inserted, and a layer for realizing a device is grown thereon. After device formation (or in the middle of formation or before formation), AlA is formed by wet etching with hydrofluoric acid.
s is eluted and the layer above the AlAs layer is taken up (lifted off). This lift-off operation avoids damage to the membrane due to bubbles emerging during lift-off.
Select the etching conditions that do not cause a violent reaction,
Also, since technology that applied apiezon wax to the surface of the release film before lift-off and used the stress caused by it to escape the bubbles that came out, it became fully usable. The thickness of the lifted-off film depends on the structure of the device and the presence / absence of a buffer layer.
Usually, it is about several 100 nm to several μm, and the dimension is 1
It can be up to about 2 cm. There is also a method of using an adhesive to attach the film to the substrate, but from the viewpoint of preventing contamination of the substrate, ensuring flatness, etc., the method of using an adhesive is not preferable, and adhesion by Van der Waals force is most suitable. It is a method. Conventionally, there is a demand for thinning a chip on which a device is mounted by etching in a power device and the like.Therefore, a method of scraping a substrate by mechanical polishing is adopted. There is a limit (100 μm order). Although there is a method of melting the entire substrate by etching, it is not a practical method due to the complicated process. On the other hand, although the lift-off method is a method based on a simple technique called lift-off, there is almost no damage to the device by lift-off, and there is no problem of defects such as a film formed by epitaxial growth. Moreover, since the film thickness is extremely small, it is possible to perform an integrated circuit process after the attachment.

【0023】図中、S0はリフトオフされるフィルムF
が作製される化合物半導体基板、LFはリフトオフする
際のエッチングレーヤ、Wはストレス付与膜、CF1,
CF2はフィルムを移動させるためのキャリヤシートで
ある。
In the figure, S0 is the film F to be lifted off.
Of the compound semiconductor substrate, LF is an etching layer for lift-off, W is a stress applying film, CF1,
CF2 is a carrier sheet for moving the film.

【0024】図に示す通り、まず化合物半導体基板S0
にリフトオフ時のエッチングレーヤLFとしてAlAs
をエピタキシャル成長させる。このエッチングレーヤL
F上にデバイスレーヤとして半導体フィルム基板Fをエ
ピタキシャル成長させる。そして、この基板F上にイン
ターデジタル形の電極2を形成して、MSM PDを構
成する(ステップ(a))、次に、リフトオフ時のLF
のエッチングとともに発生する気泡によって、フィルム
Fの破壊が起こらないように、ストレス付与膜(ワック
ス膜)Wをつける。このワックス膜Wは、エッチングが
進行するとともにフィルムFにストレスがかかり、フィ
ルムFが反る結果、気泡を外部に放出する役割を果たす
ものである(ステップ(b))。その後、弾性を有し、
かつエッチングや気泡が上下に自由に動くことができる
ような穴のあいたキャリヤシートCF1を接着する。こ
のキャリヤシートCF1は、例えば、ポリイミドのよう
な高分子のフィルムに小さな穴を空けた構造を持つ。し
たがって、シートには弾性があり、それに張り付けたも
のに歪みが加わっても吸収できるものである。穴の寸法
やフィルムの膜厚は特に規定するのものではないが、寸
法は剥離するフィルムを支える必要のあることからフィ
ルムの寸法に対して数分の一以下である必要があり、ま
た膜厚は、機械的にフィルムの状態で扱うことができる
寸法であれば、いくら薄くてもよい。高分子フィルムの
場合、数μm程度の寸法のものまで可能となろう(ステ
ップ(c))。この状態の積層品を薄いフッ酸水溶液か
らなるエッチング液に浸し、AlAs(LF)を溶かし
去ると、半導体フィルムFはキャリヤシートCF1に接
着した状態でリフトオフされる(ステップ(d))。こ
の状態で、もう一方のキャリヤCF2を半導体フィルム
Fのリフトオフされた表面側に張り付ける(ステップ
(e))。この状態で有機溶剤に浸すと、ストレス付与
膜Wが溶解し、キャリヤシートCF1が外れるととも
に、半導体フィルムFの表面の清浄化が行なえる(ステ
ップ(f))。次に、デバイスを構成するS1基板上の
所定位置にインターデジタル形電極2用の取り出し電極
3′を形成し、電極2の取り出し電極3と接続取り出し
電極3′とを位置が重なるようにアライメントし、接着
する(ステップ(g),(h))。接着法としては、フ
ァンデルワールス力による吸着を利用する、取り出し電
極3,3′の金属同士あるいは低融点金属を間に挟んで
融着する、あるいは導電性接着剤により接着するなど各
種の方法が可能である。最後に光信号の入射する領域に
反射防止膜Aをつけてデバイスはできあがる。
As shown in the figure, first, the compound semiconductor substrate S0
AlAs as etching layer LF during lift-off
Are grown epitaxially. This etching layer L
A semiconductor film substrate F is epitaxially grown on F as a device layer. Then, the interdigital electrode 2 is formed on the substrate F to form the MSM PD (step (a)), and then the LF at the time of lift-off is formed.
A stress-applying film (wax film) W is attached so that the film F is not destroyed by the air bubbles generated with the etching. The wax film W plays a role of releasing bubbles to the outside as a result of the film F being warped as the etching progresses and the film F is warped (step (b)). Then have elasticity,
In addition, the carrier sheet CF1 having a hole through which etching and air bubbles can freely move up and down is adhered. The carrier sheet CF1 has a structure in which small holes are formed in a polymer film such as polyimide. Therefore, the sheet has elasticity and can absorb the strain applied to the sheet even if it is distorted. The size of the hole and the film thickness are not specified, but the size must be less than a fraction of the film size because the film to be peeled must be supported. Can be as thin as it can be mechanically handled as a film. In the case of a polymer film, a size of about several μm will be possible (step (c)). When the laminated product in this state is dipped in an etching solution composed of a thin aqueous solution of hydrofluoric acid to dissolve and remove AlAs (LF), the semiconductor film F is lifted off while being adhered to the carrier sheet CF1 (step (d)). In this state, the other carrier CF2 is attached to the lifted-off surface side of the semiconductor film F (step (e)). When immersed in an organic solvent in this state, the stress imparting film W is dissolved, the carrier sheet CF1 is removed, and the surface of the semiconductor film F can be cleaned (step (f)). Next, a lead-out electrode 3'for the interdigital electrode 2 is formed at a predetermined position on the S1 substrate constituting the device, and the lead-out electrode 3 of the electrode 2 and the connection lead-out electrode 3'are aligned so that their positions overlap. , And adhere (steps (g) and (h)). As the bonding method, there are various methods such as utilizing adsorption by van der Waals force, fusing by interposing the metals of the extraction electrodes 3, 3'or low-melting metal between them, or bonding with a conductive adhesive. It is possible. Finally, the device is completed by attaching the antireflection film A to the region where the optical signal is incident.

【0025】(実施例3)本発明の基本的な考え方を変
えずに種々の変形変更が可能であり、本実施例は、その
一つである。図4は(a),(b)に示すように、この
実施例ではインターデジタル電極2を半導体フィルムF
上に構成するのではなく、予め基板S1上に配置してお
いて、その上から半導体フィルムFをかぶせて圧接した
ものである。半導体フィルムFには何等の電極もつけな
い状態でも、半導体フィルムF側にも電極をつけた状態
でもよい。このような構造でも、電極とフィルムの接続
が完全になるように配慮すると、図2と同様のデバイス
が実現できることは明らかである。
(Embodiment 3) Various modifications can be made without changing the basic idea of the present invention, and this embodiment is one of them. As shown in FIGS. 4A and 4B, in this embodiment, the interdigital electrodes 2 are connected to the semiconductor film F as shown in FIGS.
Instead of being configured above, it is arranged on the substrate S1 in advance, and the semiconductor film F is covered and pressure-welded on the substrate S1. The semiconductor film F may be in a state in which no electrode is attached, or in the state in which an electrode is attached also to the semiconductor film F side. Even with such a structure, it is clear that a device similar to that shown in FIG. 2 can be realized if consideration is given to complete connection between the electrode and the film.

【0026】(実施例4)図5は、本発明の第3の実施
例である。本実施例では、基板S1表面に誘電率の小さ
い絶縁膜Iを配置し、その上にインターデジタル電極
2、半導体フィルムFおよび反射防止膜Aからなるフィ
ルム状のフォトダイオード(PD)を配したものであ
る。この場合、電極容量の低減が可能となり、高速動作
が可能となる。動作原理および得られる特性は、図2に
示したデバイスの特性と一致するので、説明は省略す
る。
(Fourth Embodiment) FIG. 5 shows a third embodiment of the present invention. In this embodiment, an insulating film I having a small dielectric constant is arranged on the surface of the substrate S1, and a film-shaped photodiode (PD) including an interdigital electrode 2, a semiconductor film F and an antireflection film A is arranged thereon. Is. In this case, the electrode capacitance can be reduced and high speed operation becomes possible. The principle of operation and the characteristics obtained match the characteristics of the device shown in FIG.

【0027】(実施例5)図6に示す第4の実施例で
は、図5に示した実施例3のPDの受光部分の直下にミ
ラーMを配したことを特徴とする。ミラーMは、金属あ
るいは半導体超格子など光信号を効率良く反射させる材
料であれば、どのようなものでもよい。この例では、半
導体フィルムFで吸収されなかった光がインターデジタ
ル電極2のフィンガー状部分のスペース部から基板S1
方向にもれ出したものを反射させて、再度、半導体フィ
ルムFに戻すことにより、さらに変換効率を上げた例で
ある。 (実施例6)図7は、本発明の第5の実施例である。こ
の実施例では、インターデジタル電極2の受光部分のみ
に半導体フィルムFを配したもので、この場合、静電容
量が軽減できるというメリットが生じる。
(Embodiment 5) The fourth embodiment shown in FIG. 6 is characterized in that a mirror M is arranged immediately below the light receiving portion of the PD of the embodiment 3 shown in FIG. The mirror M may be made of any material such as a metal or a semiconductor superlattice as long as the material efficiently reflects an optical signal. In this example, the light not absorbed by the semiconductor film F is transmitted from the finger-shaped space portion of the interdigital electrode 2 to the substrate S1.
This is an example in which the conversion efficiency is further increased by reflecting the light leaking in the direction and returning it to the semiconductor film F again. (Embodiment 6) FIG. 7 shows a fifth embodiment of the present invention. In this embodiment, the semiconductor film F is arranged only on the light receiving portion of the interdigital electrode 2, and in this case, there is an advantage that the electrostatic capacity can be reduced.

【0028】なお、前記各実施例では、半導体フィルム
の作製は、エピタキシャルリフトオフ法により行なった
が、同様の構造を持つものであれば、どのようなもので
も差し支えない、例えば、異質半導体上に薄膜を成長さ
せ、その上にデバイスを作製し、基板そのものを溶かし
去るような方法でもよい。また、多晶質の半導体では、
エピタキシャル成長の要求がないので、レジストなどの
有機物、ガラスなどのアモルファス上に多晶質膜を形成
し、デバイス構成とともに剥離する方法でもよい。
In each of the above embodiments, the semiconductor film was manufactured by the epitaxial lift-off method. However, any semiconductor film having a similar structure may be used, for example, a thin film on a foreign semiconductor. May be grown, a device may be produced on it, and the substrate itself may be melted away. Also, for polycrystalline semiconductors,
Since there is no requirement for epitaxial growth, a method of forming a polycrystalline film on an organic material such as a resist or an amorphous material such as glass and peeling it together with the device structure may be used.

【0029】また、電極構造は、全てインターデジタル
形として説明を加えたが、その必要のないことは明らか
であり、対抗形の電極ならどのような構造の物でもよ
い。
Although the electrode structure has been described as an interdigital type, it is clear that it is not necessary, and any structure of the counter type electrode may be used.

【0030】[0030]

【発明の効果】以上説明したように、本発明によれば、
電極により光信号が遮蔽されることなく、かつ電極抵抗
の増加がなく、従って変換効率の大きい、しかも小さな
静電容量のもとで、高周波特性の優れたMSM PDを
簡単なプロセスのもとに実現できる。また、本発明を用
いると、異質の基板上に、あるいは他の電子回路や光回
路が構成されている別基板上にモノリシックな形で実現
できる。
As described above, according to the present invention,
An optical signal is not blocked by the electrodes, the electrode resistance does not increase, and therefore the conversion efficiency is high, and the MSM PD with excellent high-frequency characteristics can be used under a simple process with a small capacitance. realizable. Further, the present invention can be realized in a monolithic form on a different substrate or on another substrate on which other electronic circuits and optical circuits are formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】MSM PDの従来例を示すもので、(a)は
平面構成図であり、(b)は側断面図である。
FIG. 1 shows a conventional example of MSM PD, in which (a) is a plan configuration diagram and (b) is a side sectional view.

【図2】本発明の第1の実施例を示すもので、(a)は
(b)のA−A線に沿う平面構成図であり、(b)は本
発明デバイスの側断面図である。
2A and 2B show a first embodiment of the present invention, in which FIG. 2A is a plan configuration view taken along line AA of FIG. 2B, and FIG. 2B is a side sectional view of the device of the present invention. .

【図3】本発明の第2の実施例を示すもので、(a)〜
(h)は、本発明デバイスの各製造工程を説明するデバ
イスの側断面図である。
FIG. 3 shows a second embodiment of the present invention, in which (a)-
(H) is a side sectional view of the device for explaining each manufacturing process of the device of the present invention.

【図4】本発明の第3の実施例を示すもので、(a)は
本発明デバイスの一部剥離状態で示した平面構成図であ
り、(b)は同デバイスの側断面図である。
4A and 4B show a third embodiment of the present invention, wherein FIG. 4A is a plan configuration diagram showing a partially exfoliated state of the device of the present invention, and FIG. 4B is a side sectional view of the same device. .

【図5】本発明の第4の実施例を示すもので、本発明デ
バイスの側断面図である。
FIG. 5 shows a fourth embodiment of the present invention and is a side sectional view of the device of the present invention.

【図6】本発明の第5の実施例を示すもので、本発明デ
バイスの側断面図である。
FIG. 6 shows a fifth embodiment of the present invention and is a side sectional view of the device of the present invention.

【図7】本発明の第6の実施例を示すもので、(a)は
本発明デバイスの平面構成図であり、(b)は側断面図
である。
FIG. 7 shows a sixth embodiment of the present invention, (a) is a plan configuration view of the present invention device, and (b) is a side sectional view.

【符号の説明】 S1 デバイスの搭載される基板 2 MSM PDの対抗電極(インターデジタル電極) 2a 対抗電極のフィンガー状部分 3,3′ 電極の取り出し部 A 反射防止膜 F エピタキシャルリフトオフした半導体フィルム S0 リフトオフされるフィルムFが作製される化合物
半導体基板 LF リフトオフする際のエッチングレーヤ W ストレス付与膜 CF1,CF2 フィルムを移動させるためのキャリヤ
シート I 低比誘電率な絶縁膜 M ミラー
[Explanation of symbols] Substrate on which S1 device is mounted 2 Counter electrode (interdigital electrode) of MSM PD 2a Finger-shaped portion of counter electrode 3,3 'Electrode take-out portion A Antireflection film F Epitaxial lift-off semiconductor film S0 Liftoff The compound semiconductor substrate on which the film F is produced LF The etching layer when lifted off W The stress imparting film CF1, CF2 The carrier sheet for moving the film I The low dielectric constant insulating film M Mirror

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板上に接合形成用の対抗形対電極とこ
の対電極に連続する取り出し電極が設置され、前記対抗
形対電極に接触するように結晶あるいは多結晶よりなる
半導体薄膜が形成され、これにより前記対抗形対電極と
前記半導体薄膜との間にショットキー接合が形成されて
なり、前記半導体薄膜の対抗形対電極と接していない裏
面方向より光信号を受光させ、それに伴う電流を出力信
号として前記取り出し電極から得ることを特徴とする半
導体受光素子。
1. A counter-type counter electrode for forming a junction and an extraction electrode continuous with the counter electrode are provided on a substrate, and a semiconductor thin film made of a crystal or a polycrystal is formed so as to contact the counter-type counter electrode. As a result, a Schottky junction is formed between the counter type counter electrode and the semiconductor thin film, and an optical signal is received from the back surface direction which is not in contact with the counter type counter electrode of the semiconductor thin film, and the accompanying current is generated. A semiconductor light receiving element characterized in that an output signal is obtained from the extraction electrode.
【請求項2】 前記取り出し電極が、前記半導体薄膜上
の一つの面上に形成されている前記対抗形対電極と一体
の第1の取り出し電極と、前記基板上に形成されている
少なくとも一対の第2の取り出し電極とからなり、前記
半導体薄膜上の第1の取り出し電極と前記基板上の第2
の取り出し電極とが互いに接触するように前記半導体薄
膜と前記基板とが接着されており、前記半導体薄膜の裏
面が受光面とされることを特徴とする請求項1に記載の
半導体受光素子。
2. The first extraction electrode, wherein the extraction electrode is integrated with the counter-type counter electrode formed on one surface of the semiconductor thin film, and at least one pair of electrodes formed on the substrate. A second lead electrode, a first lead electrode on the semiconductor thin film and a second lead electrode on the substrate.
2. The semiconductor light receiving element according to claim 1, wherein the semiconductor thin film and the substrate are adhered to each other so that the extraction electrodes of the semiconductor thin film contact each other, and the back surface of the semiconductor thin film serves as a light receiving surface.
【請求項3】 前記対抗電極と基板との間に空隙が設け
られていることを特徴とする請求項2に記載の半導体受
光素子。
3. The semiconductor light receiving element according to claim 2, wherein an air gap is provided between the counter electrode and the substrate.
【請求項4】 前記対抗形対電極と取り出し電極とが基
板上に設置され、その上に前記半導体薄膜が積層されて
いることを特徴とする半導体受光素子。
4. A semiconductor light receiving element, wherein the counter type counter electrode and a take-out electrode are provided on a substrate, and the semiconductor thin film is laminated thereon.
【請求項5】 第1の基板上に特定の溶液に対して極め
て高速なエッチングレートを有するリフトオフ用のエッ
チング層をエピタキシャル成長させ、その上にデバイス
搭載用の半導体薄膜をエピタキシャル成長させ、該半導
体薄膜の表面に電極を形成してショットキー接合を形成
させ、その後に前記特定の溶液により前記エッチング層
をエッチングし、前記ショットキー接合を有する半導体
薄膜を前記第1の基板から剥離し、該半導体薄膜を、予
め他のデバイスが搭載された第2の基板上に、前記電極
が該第2の基板と接触するように、接着することを特徴
とする半導体受光素子の製造方法。
5. A lift-off etching layer having an extremely high etching rate for a specific solution is epitaxially grown on a first substrate, and a semiconductor thin film for device mounting is epitaxially grown on the lift-off etching layer. An electrode is formed on the surface to form a Schottky junction, and then the etching layer is etched with the specific solution, the semiconductor thin film having the Schottky junction is peeled off from the first substrate, and the semiconductor thin film is removed. A method for manufacturing a semiconductor light receiving element, comprising: adhering the electrode on a second substrate on which another device is preliminarily mounted so that the electrode comes into contact with the second substrate.
JP4302246A 1992-11-12 1992-11-12 Semiconductor photodetecting element and manufacture thereof Pending JPH06151946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4302246A JPH06151946A (en) 1992-11-12 1992-11-12 Semiconductor photodetecting element and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4302246A JPH06151946A (en) 1992-11-12 1992-11-12 Semiconductor photodetecting element and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH06151946A true JPH06151946A (en) 1994-05-31

Family

ID=17906713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4302246A Pending JPH06151946A (en) 1992-11-12 1992-11-12 Semiconductor photodetecting element and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH06151946A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033505A (en) * 2000-07-19 2002-01-31 Canon Inc Planar photodetector, method of manufacturing it, and device using it
WO2002039506A1 (en) * 2000-11-10 2002-05-16 Hamamatsu Photonics K.K. Method for fabricating semiconductor photodetector
US6858872B2 (en) 2002-06-18 2005-02-22 Seiko Epson Corporation Optical interconnection integrated circuit, method of manufacturing optical interconnection integrated circuit, electro-optical apparatus, and electronic apparatus
JP2005159314A (en) * 2003-10-29 2005-06-16 Seiko Epson Corp Tile-like element, method of manufacturing the tile-like element, method of manufacturing device, and electronic equipment
US6943050B2 (en) 2002-07-11 2005-09-13 Seiko Epson Corporation Method for making semiconductor device, semiconductor element composite, electro-optical apparatus, and electronic system
JP2006032784A (en) * 2004-07-20 2006-02-02 Sharp Corp Semiconductor device and method for manufacturing the same
US7180924B2 (en) 2002-05-30 2007-02-20 Seiko Epson Corporation Semiconductor apparatus and a semiconductor unit, the semiconductor unit including a functional layer including a semiconductor element, and a highly conductive layer
US7368754B2 (en) 2002-06-10 2008-05-06 Seiko Epson Corporation Semiconductor integrated circuit, signal transmitting device, electro-optical device, and electronic apparatus
US7435998B2 (en) 2002-06-20 2008-10-14 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, electro-optic device and electronic apparatus with a protective film
WO2011132396A1 (en) * 2010-04-20 2011-10-27 Panasonic Corporation A method for joining a film onto a substrate
CN104752532A (en) * 2015-01-17 2015-07-01 王宏兴 Three-dimensional electrode structure of semiconductor device as well as preparation method and application of three-dimensional electrode structure
CN113624338A (en) * 2021-08-23 2021-11-09 深圳市杰芯创电子科技有限公司 Photoelectric detection chip and method for smart home

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033505A (en) * 2000-07-19 2002-01-31 Canon Inc Planar photodetector, method of manufacturing it, and device using it
WO2002039506A1 (en) * 2000-11-10 2002-05-16 Hamamatsu Photonics K.K. Method for fabricating semiconductor photodetector
JP2002151732A (en) * 2000-11-10 2002-05-24 Hamamatsu Photonics Kk Method of manufacturing semiconductor photodetector
JP4574833B2 (en) * 2000-11-10 2010-11-04 浜松ホトニクス株式会社 Manufacturing method of semiconductor photodetector
US7094664B2 (en) 2000-11-10 2006-08-22 Hamamatsu Photonics K.K. Method for fabricating semiconductor photodetector
US7180924B2 (en) 2002-05-30 2007-02-20 Seiko Epson Corporation Semiconductor apparatus and a semiconductor unit, the semiconductor unit including a functional layer including a semiconductor element, and a highly conductive layer
US7368754B2 (en) 2002-06-10 2008-05-06 Seiko Epson Corporation Semiconductor integrated circuit, signal transmitting device, electro-optical device, and electronic apparatus
US6858872B2 (en) 2002-06-18 2005-02-22 Seiko Epson Corporation Optical interconnection integrated circuit, method of manufacturing optical interconnection integrated circuit, electro-optical apparatus, and electronic apparatus
US7435998B2 (en) 2002-06-20 2008-10-14 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, electro-optic device and electronic apparatus with a protective film
US7709283B2 (en) 2002-06-20 2010-05-04 Seiko Epson Corporation Method of manufacturing a semiconductor device having an insulating protective film covering at least a portion of a tile-shaped element
US6943050B2 (en) 2002-07-11 2005-09-13 Seiko Epson Corporation Method for making semiconductor device, semiconductor element composite, electro-optical apparatus, and electronic system
JP2005159314A (en) * 2003-10-29 2005-06-16 Seiko Epson Corp Tile-like element, method of manufacturing the tile-like element, method of manufacturing device, and electronic equipment
JP2006032784A (en) * 2004-07-20 2006-02-02 Sharp Corp Semiconductor device and method for manufacturing the same
WO2011132396A1 (en) * 2010-04-20 2011-10-27 Panasonic Corporation A method for joining a film onto a substrate
JP2012517096A (en) * 2010-04-20 2012-07-26 パナソニック株式会社 Method for bonding a thin film to a substrate
CN102696115A (en) * 2010-04-20 2012-09-26 松下电器产业株式会社 Method for joining a film onto a substrate
US8278133B2 (en) 2010-04-20 2012-10-02 Panasonic Corporation Method for joining a film onto a substrate
CN104752532A (en) * 2015-01-17 2015-07-01 王宏兴 Three-dimensional electrode structure of semiconductor device as well as preparation method and application of three-dimensional electrode structure
CN113624338A (en) * 2021-08-23 2021-11-09 深圳市杰芯创电子科技有限公司 Photoelectric detection chip and method for smart home
CN113624338B (en) * 2021-08-23 2024-06-11 深圳市杰芯创电子科技有限公司 Photoelectric detection chip and method for smart home

Similar Documents

Publication Publication Date Title
JP3257687B2 (en) Electro-optical detector array and method of manufacturing the same
US6162701A (en) Semiconductor device and method for making same
JP3091903B2 (en) Avalanche photodiode and method of manufacturing the same
KR100433781B1 (en) Method for manufacturing semiconductor devices
JP4871973B2 (en) Semiconductor thin film element manufacturing method, semiconductor wafer, and semiconductor thin film element
JPH06151946A (en) Semiconductor photodetecting element and manufacture thereof
US20060186541A1 (en) Method and system for bonding a semiconductor chip onto a carrier using micro-pins
US9070819B2 (en) Method for manufacturing thin film compound solar cell
JPH0730209A (en) Manufacture of device having optical element
US6974721B2 (en) Method for manufacturing thin semiconductor chip
US20040029366A1 (en) Method for calculating a temporal level signal
JP2878031B2 (en) Thin solar cell and manufacturing method
JPH1143354A (en) Jointing of glass member
JP4574833B2 (en) Manufacturing method of semiconductor photodetector
JP2005072422A (en) Semiconductor element epitaxial layer separating method
JP2007081360A (en) Vertical type light emitting diode and its manufacture
JP6096685B2 (en) Manufacturing method of semiconductor device
JPS60217671A (en) Manufacture of semiconductor radiation detector
CN114447155B (en) Method for manufacturing gate electrode of flexible solar cell and semiconductor device
WO2023021972A1 (en) Provisionally bonded wafer and method for producing same
JPH11243081A (en) Manufacture of thin-film semiconductor device
JP2002033505A (en) Planar photodetector, method of manufacturing it, and device using it
JPS5996783A (en) Photoelectric conversion device
CN114864758A (en) Light emitting device manufacturing method and light emitting device
JPH05259014A (en) Manufacture of semiconductor device