JP2002033202A - チップ型電子部品及びその製造法 - Google Patents

チップ型電子部品及びその製造法

Info

Publication number
JP2002033202A
JP2002033202A JP2000213211A JP2000213211A JP2002033202A JP 2002033202 A JP2002033202 A JP 2002033202A JP 2000213211 A JP2000213211 A JP 2000213211A JP 2000213211 A JP2000213211 A JP 2000213211A JP 2002033202 A JP2002033202 A JP 2002033202A
Authority
JP
Japan
Prior art keywords
electrode
chip
electronic component
type electronic
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000213211A
Other languages
English (en)
Inventor
Hideyuki Teraoka
秀幸 寺岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
K Tech Devices Corp
Original Assignee
K Tech Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by K Tech Devices Corp filed Critical K Tech Devices Corp
Priority to JP2000213211A priority Critical patent/JP2002033202A/ja
Publication of JP2002033202A publication Critical patent/JP2002033202A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 【課題】絶縁基板4表面に形成された一対の第一電極5
と、絶縁基板4の裏面の絶縁基板4を挟んで第一電極5
と対向する位置に形成された一対の第二電極6と、前記
一対の第一電極5間に形成された回路素子と、第一電極
5及び第二電極6を絶縁基板4の端面1にて導通させる
第三電極2とを有し、第三電極2表面にメッキ層9を具
備してなるチップ型電子部品おいて、第三電極2表面と
メッキ層9との密着力を向上させ、また第三電極2膜厚
のばらつきを抑える。 【解決手段】第三電極2表面が微細な凹凸を有する。そ
のためには端面1へ第三電極ペーストを配した後、ポリ
エチレンスポンジ等の連通多孔体3により端面1を押圧
接触することにより、凹凸状の第三電極2を得る。また
前記押圧接触により余剰分の第三電極ペーストを連通多
孔体3内に吸収させることから第三電極膜厚のばらつき
を抑えることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はチップ型電子部品及
びその製造法に関する。
【0002】
【従来の技術】絶縁基板表面に形成された一対の第一電
極と、前記基板の裏面の前記基板を挟んで前記第一電極
と対向する位置に形成された一対の第二電極と、前記一
対の第一電極間に形成された回路素子と、前記第一電極
及び前記第二電極を前記基板の端面にて導通させる第三
電極とを有し、当該第三電極表面にメッキ層を具備して
なるチップ型電子部品については、例えば特開2000
−49002号公報にその開示がある。
【0003】同公報には、第三電極にレジン系材料を用
いると、その表面のメッキ層との密着力が弱いためメッ
キ層の剥離を起こしやすく、第三電極にメタルグレーズ
系材料を用いると、その表面とメッキ層との密着力が強
く、メッキ層の剥離を起こしにくいことが記載されてい
る。
【0004】
【発明が解決しようとする課題】しかしながら第三電極
にメタルグレーズ系材料を用いても、その材料の種類や
形成法によっては、その表面のメッキ層との密着力が十
分でない場合がある。また、仮に第三電極とその表面の
メッキ層との密着力が強くてもその密着面積が非常に小
さい小型のチップ型電子部品等の場合は、外力に対する
十分な密着力が得られていない場合がある。
【0005】上記第三電極とその表面のメッキ層との密
着力が十分でないと、チップ型電子部品を回路基板等に
はんだを用いてリフロー等の手段で実装した状態では、
当該チップ型電子部品と回路基板との固着強度が十分に
得られない不都合が生じる。
【0006】また上記第三電極の形成法によっては第三
電極膜厚のばらつきを大きくするおそれがある。第三電
極膜厚は、第一電極膜厚、第二電極膜厚よりもチップ型
電子部品の外寸に与える影響が大きい。特にチップが小
型化するに従い、その影響は大きくなる。
【0007】そこで本発明が解決しようとする第1の課
題は、上記第三電極表面とメッキ層との密着力を向上さ
せることである。また本発明が解決しようとする第2の
課題は、前記第三電極膜厚のばらつきを抑えることであ
る。
【0008】
【課題を解決する手段】上記第1の課題を解決するた
め、本発明のチップ型電子部品は、絶縁基板4表面に形
成された一対の第一電極5と、絶縁基板4の裏面の絶縁
基板4を挟んで第一電極5と対向する位置に形成された
一対の第二電極6と、前記一対の第一電極5間に形成さ
れた回路素子と、第一電極5及び第二電極6を絶縁基板
4の端面1にて導通させる第三電極2とを有し、第三電
極2表面にメッキ層9を具備してなり、第三電極2表面
が微細な凹凸を有することを特徴とする。
【0009】上記微細な凹凸の存在により、第三電極2
表面とメッキ層9との接触面積が増加して、第三電極2
表面とメッキ層9との密着力が向上する。またその凹凸
の形状によっては、第三電極2表面とメッキ層9との間
にいわゆるアンカー効果が得られ、第三電極2表面とメ
ッキ層9との密着力が更に向上する。これらのことから
上記第1の課題が解決できる。
【0010】第三電極2がレジン系材料を主成分とする
場合、上述したようにレジン系材料表面とメッキ層9と
の密着力が弱く、メッキ層9の剥離を特に起こしやすこ
とから、本発明の適用は特に有効である。前記レジン系
材料とは、例えばアクリル系、キシレン系、フェノール
系、エポキシ系等の材料である。これらを主成分とする
材料に、良導電性で且つ流体状の前記レジン系材料に分
散可能な形態を有する材料、例えば銀粉末等を混合さ
せ、その後前記流体状のレジン系材料を固化させること
等でチップ型電子部品の電極としての機能を果たす。
【0011】上記回路素子は、例えば抵抗素子、導体素
子、キャパシタ素子、インダクタ素子等から選ばれる。
前記導体素子を有するチップ型電子部品とは、いわゆる
ジャンパー部品である。
【0012】上記絶縁基板4の端面1の面積が1箇所あ
たり0.2mm以下と、非常に小さい場合、上記第1
の課題を解決することが特に困難になる。その理由は基
板端面1の面積が小さくなるに伴い、当然第三電極2の
みかけの面積も小さくなり、その表面に配されるメッキ
層9との接触面積も小さくなり、外力に対する第三電極
2とメッキ層9との密着強度が十分でなくなるためであ
る。従ってこのような条件下で、第三電極2とメッキ層
9との単位面積あたりの密着強度を向上するために本発
明を適用することは特に有効である。
【0013】本発明が特に好適に適用されるチップ型電
子部品は、多連抵抗器、多連キャパシタ、ネットワーク
抵抗器、一つ以上の抵抗と一つ以上のキャパシタがチッ
プ両面や同一の面に両者夫々が結合して配されたCR部
品、導体素子と抵抗素子が夫々独立して又は結合してチ
ップ上に配される部品等の複合部品である。これら複合
部品は多くの場合端子(上記第三電極)を3箇所以上有
している。このような多足チップ型電子部品は、一対
(2つ)の第三電極2を有する端子間に単体の回路素子
が形成された外観略直方体のチップ部品(前記多足チッ
プ型電子部品内の単独の回路素子と同等の回路素子寸法
を有する)に対し以下の弱点を有する。・チップ面積が
大きくなるため、それが回路基板等に表面実装され、当
該印刷回路板をたわませた場合に、それによる外力が第
三電極2とメッキ層9との界面に集中し、当該界面での
剥離が起き易い。・チップ面積が大きくなるため、それ
が回路基板等に表面実装され、当該回路基板に振動が付
与された場合、その振動が伝播・共振される側のチップ
の振幅が大きくなる。それによる外力が第三電極2とメ
ッキ層9との界面に集中し、当該界面での剥離が起き易
い。
【0014】これらのことから前記多足チップ型電子部
品に対し、第三電極2とメッキ層9との密着強度を向上
するために本発明を適用することは特に有効である。
【0015】上記第2の課題を解決するため、上記本発
明のチップ型電子部品を得るための一例である、本発明
のチップ型電子部品の製造法は、絶縁基板4表面に第一
電極5を形成する工程と、絶縁基板4の裏面に絶縁基板
4を挟んで第一電極5と対向する位置に第二電極6を形
成する工程と、第一電極5と第二電極6とを電気的に接
続する第三電極2形成工程とを有し、第三電極2形成工
程が、第三電極ペーストの塗布及び、その後当該ペース
トの固化(加熱、焼成等による)前に施す、前記ペース
トへの連通多孔体による接触処理及び、その後のペース
トの硬化処理からなり、前記第三電極形成工程は1回以
上実施され、その後第三電極表面にメッキを施す工程を
経ることを特徴とする。
【0016】連通多孔体3とは、多数の孔を有し、全て
でない隣り合う孔同士を閉塞しない構造体であり、液体
又は粘性体を含む流動体と接すると当該流動体を吸収し
得るものをいう。例えば、ウレタン、ポリエチレン、ポ
リプロピレン、ナイロン等の樹脂製の発泡体(スポン
ジ)、不織布、織布等が好適と考えられる。また連通多
孔体3の孔径は数μm〜数十μmのものが好適に使用で
きる。その理由は第三電極2の表面に形成した凹凸を微
細にするのが容易だからである。例えば孔径が大きすぎ
ると前記凹凸を微細にするのが困難になり、孔径が小さ
すぎる連通多孔体はその製造や入手が困難である。
【0017】図1に第三電極2の形成過程を示す。図1
は絶縁基板4の端面1の側面図である。図1(b)の段
階では端面1へ第三電極ペーストを配し、図1(c)の
段階では上記連通多孔体3により端面1を押圧等の接触
をし、図1(d)の段階で凹凸状の第三電極2が得られ
る。図1(c)の段階で、連通多孔体3(例えばポリエ
チレン製スポンジ)は第三電極ペースト2の一部を吸い
取り、残部が連通多孔体3表面の凹凸形状を転写した形
状をほぼ保ちながら端面1に配されることとなる。
【0018】また上記図1(b)の段階で、端面1へ第
三電極ペースト2を配する際、たとえその厚みにばらつ
きがあったとしても、図1(c)の段階で、連通多孔体
3による押圧等の接触により、過剰なペーストが吸い取
られるため、結果として第三電極膜厚のばらつきを抑え
ることができる。このことから、本発明により上記第2
の課題を解決することができる。
【0019】上記第2の課題の解決には、絶縁基板4端
面1の面積が1箇所あたり0.2mm以下の場合に特
に有効である。その理由は、端面1の面積が0.2mm
以下を要するチップ型電子部品は、通常その外寸が小
さく、第三電極2の僅かな膜厚のばらつきが前記外寸へ
大きく影響するためである。
【0020】図1(b)〜(d)及び凹凸状の第三電極
2を硬化させる過程(第三電極形成工程)は二回以上繰
り返してもよい。二回以上繰り返すことにより、前記凹
凸の分布を緻密にできる。そのことにより前述した第三
電極表面とメッキ層との接触面積の更なる増加、第三電
極表面とメッキ層との間のアンカー効果の顕著化が期待
できる。そのため第三電極表面とメッキ層との密着力が
更に向上すると考えられる。
【0021】また第三電極形成工程を二回以上繰り返す
ことにより、一回目の第三電極形成工程において連通多
孔体3での第三電極ペースト2の過剰な吸い取りがなさ
れ、上記第一電極と第二電極との間での電気的導通不足
が万が一あっても、それを救済することができる。
【0022】第三電極形成工程回数は、以上のことや使
用する第三電極ペースト性状、連通多孔体3の材質やそ
の孔径や柔らかさ、連通多孔体3の端面1への接触圧
(押圧力)等を勘案して決定すればよい。
【0023】また図1(b)〜(d)の工程は、端面1
を下方又は真横に向けた状態で実施するのが好ましい。
その理由は、これら一連の工程中に第三電極ペースト2
の余剰分が重力に従い下方に向かっても、回路素子方向
や、例えば図2に示す多連チップ部品の場合のように隣
り合う回路素子用電極又は回路素子へ流れることがな
く、回路素子単体での短絡や隣り合う回路素子間の導通
を防ぐことができるためである。
【0024】ここで図1(b)〜(d)の工程を、端面
1を下方に向けた状態で実施する際の利点は、第三電極
ペーストの余剰分が重力により下方へ向かっても、回路
素子方向や隣り合う回路素子用電極への流れ込みを確実
に防止できることである。また図1(b)〜(d)の工
程を、端面1を真横に向けた状態で実施する際の利点
は、全ての端面への第三電極形成工程を同時に実施でき
る点である。但し前記真横に向ける際の角度にずれが生
じると、僅かに端面が上方に向かい、上記第三電極ペー
ストの余剰分が回路素子方向や隣り合う回路素子用電極
へ流れ込むことを防止する確実性に多少劣ると考えられ
る。
【0025】端面1を上方へ向けた状態で図1(b)〜
(d)の工程を実施することによる、上記第三電極ペー
ストの余剰分の回路素子方向や隣り合う回路素子用電極
又は回路素子への流れ込み発生のおそれについて論じた
が、本発明は図1(b)〜(d)の工程について、端面
1を上方に向けて実施することを完全には否定しない。
その理由は第三電極ペーストの粘度を十分高くし、迅速
に端面電極形成工程を実施することで前記流れ込みは抑
制できるためである。
【0026】また、第一電極5、第二電極6にわずかに
第三電極ペーストが、回路素子や隣り合う回路素子用電
極に到達しない程度に流れ込むことは、第三電極2の絶
縁基板4への固着性が高まる点、第一電極、第二電極、
第三電極間の導通を確実にする点で、却って好ましい場
合がある。
【0027】
【発明の実施の形態】本発明の実施の形態の一例を図2
に示す2連チップ抵抗器を例に以下に説明する。2連チ
ップ抵抗器は第三電極を有する端子を4箇所有する、多
足チップ型電子部品である。また端面の面積は、1箇所
あたり0.09mm(0.3mm×0.3mmの正方
形)である。
【0028】アルミナ製の絶縁基板4面上にAg−Pd
系メタルグレーズからなる導体ペーストをスクリーン印
刷し、焼成して第一電極5を形成する。絶縁基板4の反
対の面には前記第一電極5を形成した位置とそれぞれ対
向する位置に第二電極6を同手法で形成する。その後抵
抗体7として酸化ルテニウム系抵抗体ペーストを一対の
第一電極5の双方に接触するようスクリーン印刷し、焼
成して抵抗体7を形成する。次いで抵抗体7全体を覆う
ようにガラスペーストをスクリーン印刷し、焼成して形
成する(図示しない)。その後抵抗値調整のため、目標
とする抵抗値になるようレーザー照射によるトリミング
溝8を形成する。そして抵抗体7、ガラスを少なくとも
覆い、第一電極5がわずかに露出するよう、エポキシ樹
脂系のオーバーコートペースト(図示しない)をスクリ
ーン印刷し、当該ペーストを加熱硬化させる。
【0029】更に前述した第二電極6と、それと対向す
る位置の第一電極5とを導通させるよう、第三電極ペー
ストとしてのアクリル樹脂系の銀ペースト(35±2P
a・s(25℃) ブルックフィールドHBT粘度計
スピンドル型式:14号使用)を端面1にローラ転写法
により塗布する。そして連通多孔体3としてのポリエチ
レン製スポンジ(孔径1〜30μm、目盛付き顕微鏡で
測定。)を前記ペーストが乾燥しないうちに端面1に押
圧接触する。その後端面1に残ったペーストを200℃
程度で加熱し、硬化させる。これら一連の第三電極形成
工程をもう一度繰り返す。このようにして本発明に係る
凹凸状の第三電極2を得る。前記一連の第三電極2形成
工程は、端面1を上方に向けた状態で実施した。
【0030】その後露出している第一電極5、第二電極
6、凹凸状の第三電極2表面にニッケルメッキ、はんだ
メッキをこの順に施し、本発明の2連チップ抵抗器を得
る。
【0031】本例により作製した2連チップ抵抗器
(A)、及び第三電極形成工程において図1(c)にお
ける連通多孔体3による第三電極ペーストへのの押圧接
触工程を経ない以外は2連チップ抵抗器(A)と同条件
で作製した2連チップ抵抗器(B)とを、夫々印刷回路
板に同条件でクリームはんだを用い、リフローに供して
表面実装し、チップ型電子部品の固着性試験(JIS
C 5202 6.1.5(2)に準ずる)を実施し
た。その結果2連チップ抵抗器(A)を用いた場合は、
2連チップ抵抗器(B)を用いた場合の約2倍の固着強
度を有していた。
【0032】また上記2連チップ抵抗器(A)と2連チ
ップ抵抗器(B)において、ニッケルメッキ、はんだメ
ッキを施さない状態のもの「2連チップ抵抗器
(A')」「2連チップ抵抗器(B')」(製法について
AはA'に、BはB'に対応。)の、図2におけるL寸を
測定しそこから割り出した第三電極膜厚寸法を比較(n
=10)した。すると、2連チップ抵抗器(B')の場
合は、25〜48μmと、厚く、ばらつきが大きい上に
その形状は巨視的にはいびつで、端面からツノが生えて
いるようなものも観測され、且つ微視的にはその表面は
平滑だった。それに対し2連チップ抵抗器(A')の場
合は、第三電極膜厚が10〜15μmと薄く、ばらつき
が小さい上に、その形状は端面と同様に巨視的には平坦
で且つ微視的にはその表面は微細な凹凸を有していた。
【0033】本例で使用した第三電極用銀ペーストは、
35±2Pa・s(25℃)の粘度である。この近辺の
粘度(15〜50Pa・s(25℃))は、本例におけ
るローラ転写法による第三電極塗布法に比較的適した粘
度であると思われた。
【0034】本例では第三電極塗布法にローラ転写法を
採用したが、その他の方法、例えば電極ペーストが入れ
られている容器に端面をペースト液面から所定距離浸漬
させる方法等によってもよい。
【0035】
【発明の効果】本発明により、第三電極表面とメッキ層
との密着力を向上させることができた。また本発明によ
り、第三電極膜厚のばらつきを抑えることできた。
【図面の簡単な説明】
【図1】本発明に係る第三電極の形成過程を示す図であ
る。
【図2】本発明の一実施形態としての2連チップ抵抗器
の正面図である。
【符号の説明】
1.端面 2.第三電極 3.連通多孔体 4.絶縁基板 5.第一電極 6.第二電極 7.抵抗体 8.トリミング溝 9.メッキ層

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板表面に形成された一対の第一電極
    と、前記基板の裏面の前記基板を挟んで前記第一電極と
    対向する位置に形成された一対の第二電極と、前記一対
    の第一電極間に形成された回路素子と、前記第一電極及
    び前記第二電極を前記基板の端面にて導通させる第三電
    極とを有し、当該第三電極表面にメッキ層を具備してな
    るチップ型電子部品において、 前記第三電極表面が微細な凹凸を有することを特徴とす
    るチップ型電子部品。
  2. 【請求項2】第三電極がレジン系材料を主成分とする請
    求項1記載のチップ型電子部品。
  3. 【請求項3】回路素子が導体素子、抵抗素子、キャパシ
    タ素子又はインダクタ素子から選ばれる請求項1又は2
    記載のチップ型電子部品。
  4. 【請求項4】絶縁基板端面の面積が1箇所あたり0.2
    mm以下である請求項1〜3のいずれかに記載のチッ
    プ型電子部品。
  5. 【請求項5】チップ型電子部品が第三電極を3箇所以上
    有する請求項1〜4のいずれかに記載のチップ型電子部
    品。
  6. 【請求項6】絶縁基板表面に第一電極を形成する工程
    と、 前記基板の裏面に前記基板を挟んで第一電極と対向する
    位置に第二電極を形成する工程と、 前記第一電極と前記第二電極とを電気的に接続する第三
    電極形成工程とを有するチップ型電子部品の製造法にお
    いて、 前記第三電極形成工程が、第三電極ペーストの塗布及
    び、その後当該ペーストの固化前に施す、連通多孔体に
    よる前記ペーストへの接触処理及び、その後の当該ペー
    ストの硬化処理からなり、 前記第三電極形成工程は1回以上実施され、 その後第三電極表面にメッキを施す工程を経るチップ型
    電子部品の製造法。
  7. 【請求項7】連通多孔体が樹脂製のスポンジ、不織布、
    織布から選ばれる請求項6記載のチップ型電子部品の製
    造法。
  8. 【請求項8】第三電極形成工程を、端面を下方又は真横
    に向けて実施することを特徴とする請求項6又は7記載
    のチップ型電子部品の製造法。
JP2000213211A 2000-07-13 2000-07-13 チップ型電子部品及びその製造法 Pending JP2002033202A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000213211A JP2002033202A (ja) 2000-07-13 2000-07-13 チップ型電子部品及びその製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000213211A JP2002033202A (ja) 2000-07-13 2000-07-13 チップ型電子部品及びその製造法

Publications (1)

Publication Number Publication Date
JP2002033202A true JP2002033202A (ja) 2002-01-31

Family

ID=18709003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000213211A Pending JP2002033202A (ja) 2000-07-13 2000-07-13 チップ型電子部品及びその製造法

Country Status (1)

Country Link
JP (1) JP2002033202A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123407A (ja) * 2003-10-16 2005-05-12 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
JP2018182106A (ja) * 2017-04-14 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
CN110400680A (zh) * 2018-04-24 2019-11-01 Tdk株式会社 线圈部件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123407A (ja) * 2003-10-16 2005-05-12 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
JP2018182106A (ja) * 2017-04-14 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
CN110400680A (zh) * 2018-04-24 2019-11-01 Tdk株式会社 线圈部件及其制造方法

Similar Documents

Publication Publication Date Title
JP3840921B2 (ja) プリント基板のおよびその製造方法
KR940009175B1 (ko) 다층 프린트기판의 제조방법
JPH0850967A (ja) 印刷プラスチツク回路および接触子とその製法
US8081485B2 (en) Component assembly
JPH03158233A (ja) 多層相互接続体
JP2002033202A (ja) チップ型電子部品及びその製造法
CN111566761B (zh) 热敏电阻元件及其制造方法
JP2002539629A (ja) 抵抗器を製作する方法
JPH1056251A (ja) 電子部品内蔵プリント基板およびその製造方法
JPH03296205A (ja) セラミックコンデンサ
JP2806802B2 (ja) チップ抵抗器
JP2002184645A (ja) 表面実装方式のチップ部品
JPH0265194A (ja) 厚膜素子を有するプリント配線板の製造方法
KR102465243B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
JPS6215777A (ja) フイルム状コネクタ及びその製造方法
JP2002246206A (ja) チップ抵抗器及びその製造方法
JPH10284814A (ja) 回路パターン及びその形成方法
JP3981273B2 (ja) チップ抵抗器
CN112218429A (zh) 线路板制备方法及线路板
JP2931910B2 (ja) 回路基板
JPH0739258Y2 (ja) 基板のエッジにおける端子構造
JPS6231190A (ja) 電子回路基板及びその製造方法
JPH01289201A (ja) チップ抵抗器とその製造方法
JPS59134803A (ja) チツプ抵抗体の製造方法
JPH0521842Y2 (ja)