JP2002026859A - Ｏｆｄｍ信号復調装置およびｏｆｄｍ信号変調装置 - Google Patents

Abstract

(57)【要約】 【課題】 離散フーリエ変換器の出力信号を必要なデー
タのみ最適に並び替えたものとすることによって、復調
に要する処理時間を短縮し、また、作業用データバッフ
ァメモリを削減すること。 【解決手段】 未使用サブキャリアを有するＯＦＤＭ信
号復調装置において、未使用サブキャリアの信号を除い
て出力する機能を有するＦＦＴ（高速フーリエ変換）演
算器を設け、このＦＦＴ演算器は、信号を保持するバッ
ファメモリと、バタフライ演算を行なうバタフライ演算
器と、バタフライ演算器の出力を未使用サブキャリアの
データを除いてバッファメモリに保持させ、バッファメ
モリに保持したデータを順次出力する機能を有するか、
または、バタフライ演算器の出力をバッファメモリに保
持させ、バッファメモリに保持したデータを未使用サブ
キャリアのデータを除いて順次出力する機能を有したコ
ントローラとを、具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＯＦＤＭ（Orthog
onal Frequency Division Multiplexing；直交周波数分
割多重）信号を用いてディジタル無線通信を行なう通信
システムにおけるＯＦＤＭ信号復調装置およびＯＦＤＭ
信号変調装置に係り、特に、ＯＦＤＭ信号の受信装置に
用いられる高速フーリエ変換（以下、ＦＦＴと称す）に
かかわる技術に関するものである。

【０００２】

【従来の技術】近年、地上系デジタルテレビ放送や次世
代の高速無線ＬＡＮにおいて、大容量のデータ伝送方式
としてＯＦＤＭ方式が注目されている。

【０００３】ＯＦＤＭとは、複数の搬送波（キャリア）
を用いて情報信号を伝送するマルチキャリア伝送方式の
一種で、各サブキャリアの周波数関係が互いに直交関係
にあるという特徴がある。

【０００４】ＯＦＤＭ信号は、変調装置で互いに直交す
る周波数関係にある複数のサブキャリアに、直列並列変
換された符号化データを割り当て、それぞれを逆離散フ
ーリエ変換（周波数領域を時間領域に変換）によってデ
ジタル変調波に変換した後に、並列直列変換をすること
により生成され、復調装置では、前記変調装置側とは逆
の処理を行なうことにより、元の符号化データを再生し
ている。

【０００５】ここで、ＯＦＤＭ信号を生成する際に、一
部のサブキャリアを用いないことがある。これは直流成
分に相当するキャリアなどが挙げられる。これらを未使
用サブキャリアと定義し、電力が０となるようにする。
これは、ＯＦＤＭ信号変調装置において逆離散フーリエ
変換する信号の未使用サブキャリアに相当する個所に、
ヌルデータを挿入することにより実現される。

【０００６】また、ＯＦＤＭ信号復調装置において、入
力された信号の位相が一様に回転してしまった場合、変
調時に挿入されたパイロット信号と呼ばれる既知の信号
の位相回転角を求めて、求めた位相回転角から他の受信
信号の位相補正が行なわれる。

【０００７】従来からのＯＦＤＭ信号変復調装置の一例
を、図７〜図１１を用いて説明する。

【０００８】ＯＦＤＭ信号変調装置は、図７に示すよう
に、入力情報信号を一定個数ごとに区切って各サブキャ
リアに割り当て、各サブキャリアごとに割り当てた情報
信号に対してＱＰＳＫ等の変調を行なう符号化変調器７
０１と、符号化変調器７０１の出力信号に、送信する際
に使用しない周波数に対応する、例えば直流成分などの
サブキャリアに、ヌルデータを挿入するヌルデータ挿入
器７０２と、ヌルデータ挿入器７０２の出力を周波数点
から時間点に変換するために逆離散フーリエ変換する逆
離散フーリエ変換器７０３と、逆離散フーリエ変換器７
０３の出力信号の先頭にマルチパスの影響を除くための
ガード区間を付加して、データシンボルを生成するガー
ド区間付加器７０４と、ガード区間付加器７０４の出力
信号における実成分、虚成分を１つの信号成分として出
力するデジタル直交変調器７０５と、デジタル直交変調
器７０５の出力信号をアナログデータに変換するＤ／Ａ
変換器７０６と、Ｄ／Ａ変換器７０６の出力アナログデ
ータ信号を周波数変換し、ＯＦＤＭ信号を送信する周波
数変換器７０７とを、備えている。

【０００９】なお、上記構成における符号化変調器７０
１は、図８の（ａ）に示すように、一定長の情報信号を
各サブキャリアのデータとして割り振る分割器８０１
と、分割器８０１の出力に対してＱＰＳＫなどの変調を
行なう変調器８０２と、変調器８０２の出力間にパイロ
ット信号を任意の定められたサブキャリアにおける値と
して挿入するパイロット信号挿入器８０３とを、備えて
いる。図８の（ｂ）は、符号化変調器７０１の動作の具
体例を示している。

【００１０】他方、ＯＦＤＭ信号復調装置は、図９に示
すように、受信信号を所定の帯域に周波数変換する周波
数変換器９０１と、周波数変換器９０１の出力信号をＡ
／Ｄ変換するＡ／Ｄ変換器９０２と、Ａ／Ｄ変換器９０
２の出力信号を実成分、虚成分に分離するデジタル直交
検波器９０３と、デジタル直交検波器９０３の出力信号
からガード区間を除去するガード区間除去器９０４と、
ガード区間除去器９０４の出力信号を離散フーリエ変換
する離散フーリエ変換器９０５と、離散フーリエ変換器
９０５の出力信号から未使用サブキャリアのデータを破
棄するヌルデータ破棄器９０６と、ヌルデータ破棄器９
０６の出力信号からパイロット信号を抜き出して残りの
信号に先立って出力するパイロット信号抽出器９０７
と、パイロット信号抽出器９０７からの信号により位相
回転を補正する位相回転補正器９０８と、位相回転補正
器９０８の出力信号を復調する符号判定器９０９とを、
備えている。

【００１１】上述した通り、従来はＯＦＤＭ復調装置に
おいて、フーリエ変換後の信号のうち、使用していない
サブキャリアに入れられたヌルデータを破棄して、復調
処理を行なっていた。

【００１２】未使用サブキャリアのヌルデータ挿入器７
０２の詳細を、図１０の（ａ）に示す。ヌルデータ挿入
器７０２では、符号化変調器７０１の出力信号、すなわ
ち情報信号の間にヌルデータを挿入しなければならな
い。そのため、ヌルデータを挿入するために情報信号を
保持するバッファ１００１と、ヌルデータを定められた
位置に挿入するためのセレクタ１００２とを有する。ま
た、ヌルデータ破棄器９０６の詳細を、図１０の（ｂ）
に示す。前記ヌルデータ挿入器７０２とは逆に、ヌルデ
ータ破棄器９０６は、ＦＦＴ出力信号から不要なヌルデ
ータを除去しなければならない。そのため、ヌルデータ
を除去するセレクタ１００３と、除去した箇所を詰める
ためにバッファ１００４とを有する。

【００１３】また、前記位相回転角を求める際には、離
散フーリエ変換器９０５の出力信号からヌルデータが除
かれたものを、作業用バッファメモリに溜め、パイロッ
ト信号を抽出して回転角を計算してから、作業用バッフ
ァに溜めた信号の補正が行なわれる。図１１に、従来の
パイロット信号抽出器９０７を示す。１１０２は、パイ
ロット信号がすべて位相回転補正器に入力されるまで、
その他の信号をバッファリングするための作業用バッフ
ァメモリ、１１０１は、パイロット信号を位相回転補正
器９０８へ送り、他の信号を作業用バッファメモリ１１
０２に送るセレクタである。

【００１４】ここで、従来の離散フーリエ変換器９０５
の構成の一例として、基数２の高速フーリエ変換を用い
た場合の手順を示す。入力信号は一度ＲＡＭに蓄えら
れ、バタフライ演算と呼ばれる三角関数との乗算を含む
演算が行なわれ、演算結果はさらにＲＡＭに蓄えられ
る。この作業を入力信号数により複数回繰り返すことに
より、離散フーリエ変換が行なわれる。

【００１５】

【発明が解決しようとする課題】しかしながら、前述の
通り従来のＯＦＤＭ信号復調装置では、未使用サブキャ
リアが存在する場合においても、離散フーリエ変換され
たすべてのデータから不要なデータを破棄する必要があ
り、非効率的であった。さらに、パイロットシンボルを
用いて位相回転の補正を行なう場合には、ＦＦＴ演算器
の出力信号から単数または複数あるパイロットシンボル
すべてを読み込んだ後に計算が行なわれるため、位相回
転補正用のデータバッファが必要であった。

【００１６】本発明は上記問題点に鑑みなされたもの
で、その目的とするところは、離散フーリエ変換器の出
力信号を必要なデータのみ最適に並び替えたものとする
ことによって、復調に要する処理時間を短縮し、また、
作業用データバッファメモリを削減することにある。

【００１７】

【課題を解決するための手段】上記した目的を達成する
ため、本願による代表的な発明では、未使用サブキャリ
アを有するＯＦＤＭ信号復調装置において、未使用サブ
キャリアの信号を除いて出力する機能を有するＦＦＴ
（高速フーリエ変換）演算器を設け、このＦＦＴ演算器
は、信号を保持するバッファメモリと、バタフライ演算
を行なうバタフライ演算器と、バタフライ演算器の出力
を未使用サブキャリアのデータを除いてバッファメモリ
に保持させ、このバッファメモリに保持したデータを順
次出力する機能を有するか、または、バタフライ演算器
の出力をバッファメモリに保持させ、このバッファメモ
リに保持したデータを未使用サブキャリアのデータを除
いて順次出力する機能を有したコントローラとを、具備
した構成をとる。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を説明
する。なお、以下の各実施形態では、一例として、ＯＦ
ＤＭ信号変調装置側において、６４ポイント（０番から
６３番）の逆離散フーリエ変換器を用いて、この逆離散
フーリエ変換器への入力信号の０番目及び２７番目〜３
７番目に、未使用サブキャリアとしてヌルデータが代入
されたものを復調する場合について説明する。

【００１９】［第１実施形態］図１は、本発明の第１実
施形態に係るＯＦＤＭ信号復調装置における離散フーリ
エ変換器の構成を示す図である。

【００２０】本実施形態の離散フーリエ変換器（すなわ
ち、ＦＦＴ（高速フーリエ変換）演算器）は、ＯＦＤＭ
信号が入力される入力バッファメモリ１０１と、与えら
れたデータについてバタフライ演算を行なうバタフライ
演算回路１０４と、このバタフライ演算回路１０４の演
算結果を一時保持する作業用バッファメモリ１０２と、
入力バッファメモリ１０１と作業用バッファメモリ１０
２の各出力を選択し、バタフライ演算回路１０４に導出
するセレクタ１０３と、バタフライ演算回路１０４の最
終演算結果を保持する出力バッファメモリ１０５と、入
力されたＦＦＴ窓同期信号をもとに、入力バッファメモ
リ１０１、作業用バッファメモリ１０２および出力バッ
ファメモリ１０５の書き込み・読み出し制御や、セレク
タ１０３の切り替え制御を行なう制御回路１０６とを、
具備したものとなっている。

【００２１】図１に示す構成において、まず、ＦＦＴ窓
同期信号が制御回路１０６に入力される。ＦＦＴ窓同期
信号とは、ＦＦＴを行なう区間を表す信号である。制御
回路１０６は、このＦＦＴ窓同期信号に従って、入力信
号を入力用バッファメモリ１０１に格納させる。入力用
バッファメモリ１０１に保持された信号は、制御回路１
０６の制御のもとに、セレクタ１０３によって選択され
てバタフライ演算回路１０４に渡される。バタフライ演
算後のデータは、制御回路１０６の制御のもとに、順次
作業用バッファメモリ１０２に格納され、この１段目の
バタフライ演算が終了した後、セレクタ１０３の出力
は、作業用バッファメモリ１０２からの出力に切り替え
られ、必要回数バタフライ演算が繰り返される。最終ｎ
段目（ｎは自然数）のバタフライ演算回路１０４の出力
は、制御回路１０６の制御によって、出力バッファメモ
リ１０５に順次収納される。出力バッファメモリ１０５
に収納されたデータは、ビット逆順となるアドレスが生
成されて順次出力されていくが、このときに、アドレス
生成に対応する制御回路１０６内のカウンタ制御にて条
件代入処理を付加してカウンタの値を変更し、未使用で
ある０番目及び２７番目〜３７番目のアドレスを通過さ
せることにより（不要なデータのあるアドレスをスキッ
プして出力させることにより）、効率よく所望の信号デ
ータを出力することが可能となる。この際、従来では回
路規模の増大を招く条件代入処理を本実施形態では敢え
て使用し、次段以降の処理回路規模を前記条件代入処理
の回路規模増大分以上の縮小を行なうことにより、全体
としての回路規模の削減が可能となる。

【００２２】また、制御回路１０６によって、例えば、
予め設定された未使用サブキャリアに相当するアドレス
を除くようなアドレス指定に従って、バタフライ演算回
路１０４の最終演算結果を出力バッファメモリ１０５に
書き込ませるように、構成することも可能である。すな
わち、最終ｎ段目のバタフライ演算回路１０４の出力
を、出力バッファメモリ１０５に書き込む際に、ビット
逆順となるアドレスを生成してデータを書き込み、その
際、アドレス生成に対応する制御回路１０６内のカウン
タ制御にて条件代入処理を付加してカウンタの値を変更
し、未使用である０番目及び２７番目〜３７番目のアド
レスを通過させ、そのアドレス上のデータを破棄するよ
うに（ビット逆順の書き込みアドレス設定をして不要な
データを破棄し、破棄した分のデータのアドレスを詰め
て出力バッファメモリに書き込むように）、構成するこ
とも可能である。かように構成した場合は、出力バッフ
ァメモリ１０５のサイズを削減することができ、出力バ
ッファメモリ１０５の最初のアドレスから順次データを
出力することによって、効率よく所望の信号データを出
力することが可能となる。

【００２３】このように本実施形態では、離散フーリエ
変換器（ＦＦＴ演算器）の出力バッファ１０５から信号
データが出力される段階、あるいは、信号データが出力
バッファ１０５に格納された段階で、ヌルデータが除去
されているため、従来のようなヌルデータ破棄器が不要
となる。

【００２４】［第２実施形態］図３は、本発明の第３実
施形態に係るＯＦＤＭ信号復調装置における離散フーリ
エ変換器（ＦＦＴ演算器）の構成を示す図であり、図２
は、図３中のバタフライ演算モジュールの構成を示す図
である。

【００２５】本実施形態の離散フーリエ変換器（ＦＦＴ
演算器）は、図３に示すように、ＯＦＤＭ信号をバタフ
ライ演算モジュール群の先頭（初段）のバタフライ演算
モジュール３０２（１）の入力に割り当てるセレクタ３
０１と、直列に接続されたｎ段のバタフライ演算モジュ
ール３０２（１）〜３０２（ｎ）（ｎは自然数）と、最
終段のバタフライ演算モジュール３０２（ｎ）の出力信
号に対してトグル動作を行なう（交番的に択一選択した
後段の出力バッファメモリに切り替え出力を行なう）セ
レクタ３０３と、出力バッファメモリ３０４、３０５
と、出力バッファメモリ３０４、３０５からの入力をト
グル動作して出力する（交番的に択一選択して切り替え
出力する）セレクタ３０６と、出力バッファメモリ３０
４、３０５に対する書き込み・読み出し制御や、各セレ
クタの制御を行なう制御回路３０７とを、具備したもの
となっており、パイプライン型で構成されたＦＦＴ演算
器となっている。

【００２６】ここで、各バタフライ演算モジュール３０
２（１）〜３０２（ｎ）は、図２に示すように、複数の
遅延線２０１（１）〜２０１（ｍ）（ｍは自然数）、お
よび２０３（１）〜２０３（ｍ）と、バタフライ演算回
路２０２と、セレクタ２０４とから、それぞれ構成され
ている。

【００２７】図３に示す構成において、まず、ＦＦＴ窓
同期信号が制御回路３０７に入力される。制御回路３０
７は、ＦＦＴ窓同期信号に従ってセレクタ３０１に信号
を送り、セレクタ３０１は、バタフライ演算モジュール
３０２（１）の各入力線に対して適切に入力信号を振り
分ける。振り分けられた信号は遅延線２０１（１）〜２
０１（ｍ）を通過し、バタフライ演算モジュール３０２
（１）のバタフライ演算回路２０２でバタフライ演算が
行なわれる。バタフライ演算結果がそれぞれ遅延線２０
３（１）〜２０３（ｍ）を通過し、遅延線からの出力が
バタフライ演算モジュール３０２（１）のセレクタ２０
４に入力され、適切に次のバタフライ演算モジュール３
０２（２）への入力信号として出力される。このように
して、順次、後段のバタフライ演算モジュールへバタフ
ライ演算結果が送られる。最終ｎ段目のバタフライ演算
モジュール３０２（ｎ）の出力は、制御回路３０７の制
御によって、セレクタ３０３から交番的に択一選択され
た一方の出力バッファメモリ３０４または３０５に順次
格納される。書き込み中でない他方の出力バッファメモ
リ３０４または３０５に収納されているデータは、ビッ
ト逆順となるアドレスを生成して順次出力されていく
が、この際に、アドレス生成に対応する制御回路３０７
内のカウンタ制御にて条件代入処理を付加してカウンタ
の値を変更し、未使用である０番目及び２７番目〜３７
番目のアドレスを通過させ（不要なデータのあるアドレ
スをスキップして出力させ）、セレクタ３０６を通して
出力することによって、効率よく所望の信号データを出
力することが可能となる。

【００２８】また、制御回路３０７によって、予め設定
された未使用サブキャリアに相当するアドレスを除くよ
うなアドレス指定に従って、最終段のバタフライ演算モ
ジュール３０２（ｎ）の演算結果を、出力バッファメモ
リ３０４または３０５に交番的に書き込ませるように、
構成することも可能である。すなわち、最終ｎ段目のバ
タフライ演算モジュール３０２（ｎ）の出力を、出力バ
ッファメモリ３０４または３０５に書き込む際に、ビッ
ト逆順となるアドレスを生成してデータを書き込み、そ
の際、アドレス生成に対応する制御回路３０７内のカウ
ンタ制御にて条件代入処理を付加してカウンタの値を変
更し、未使用である０番目及び２７番目〜３７番目のア
ドレスを通過させ、そのアドレス上のデータを破棄する
ように（ビット逆順の書き込みアドレス設定をして不要
なデータを破棄し、破棄した分のデータのアドレスを詰
めて出力バッファメモリに書き込むように）、構成する
ことも可能である。かように構成した場合、出力バッフ
ァメモリ３０４、３０５のサイズを削減することがで
き、出力バッファメモリ３０４または３０５の最初のア
ドレスから順次データを出力することによって、効率よ
く所望の信号データを出力することが可能となる。

【００２９】このように本実施形態では、離散フーリエ
変換器（ＦＦＴ演算器）の出力バッファメモリ３０４ま
たは３０５から信号データが出力される段階、あるい
は、信号データが出力バッファメモリ３０４または３０
５に格納された段階で、ヌルデータが除去されているた
め、従来のようなヌルデータ破棄回路が不要となる。

【００３０】［第３実施形態］本実施形態では、前記第
１、第２実施形態における出力バッファメモリ１０５、
３０４、３０５の入出力に対するアドレス指定として、
データ出力の先頭にてパイロット信号の格納されている
アドレスを指定した後、残りのデータを適切な順で出力
するようにしたものである。

【００３１】すなわち、前記第１、第２実施形態におい
て、例えばＯＦＤＭ信号変調装置側にて７番目、２１番
目、４３番目、５７番目にパイロット信号が割り当てら
れていたとした場合、最終の出力バッファメモリからの
出力において、７番目、２１番目、４３番目、５７番目
のデータを出力した後に、１番目から順次、２７番目〜
３７番目およびパイロット信号のアドレスをとばして、
６３番目までのデータを出力するように、読み込み・書
き込みアドレスの指定を行なうものである。

【００３２】本実施形態のように構成にした場合、ヌル
データ破棄回路が不要となるのは前記の通りであるが、
さらにパイロット信号の配置が考慮されているため、パ
イロット信号抽出器は、図４に示したものを用いること
ができる。図４のパイロット信号抽出器は、入力信号の
先頭にパイロット信号があるため、パイロット信号とそ
の他の信号を分けるセレクタ４０１のみで構成すること
ができる。よって、パイロット信号抽出器の次段で行な
われる位相回転補正において、パイロット信号が入力さ
れるまで入力信号をバッファリングしていたメモリを、
パイロット信号抽出器から削減することが可能となる。

【００３３】［第４実施形態］図５は、本発明の第４実
施形態に係るＯＦＤＭ信号復調装置における離散フーリ
エ変換器（ＦＦＴ演算器）の構成を示す図である。図５
において、５０１は入力バッファメモリ、５０２は作業
用バッファメモリ、５０３はセレクタ、５０４はバタフ
ライ演算回路、５０５はセレクタ、５０６は出力バッフ
ァメモリ、５０７は制御回路である。

【００３４】なおここでは、ＯＦＤＭ信号変調装置側に
て、９番目、２５番目、４１番目、５７番目にパイロッ
ト信号が割り当てられ、ＦＦＴ演算器として周波数間引
きインプレス型のアルゴリズムが用いられ、ＦＦＴ演算
器内のバタフライ演算回路５０４が基数４であるものと
する。

【００３５】図５に示す構成において、まず、ＦＦＴ窓
同期信号が制御回路５０７に入力される。制御回路５０
７は、ＦＦＴ窓同期信号に従って、入力信号を入力用バ
ッファメモリ５０１に格納させる。入力用バッファメモ
リ５０１に保持された信号は、制御回路５０７の制御の
もとに、セレクタ５０３によって選択されてバタフライ
演算回路５０４に渡される。バタフライ演算後のデータ
は、制御回路５０７の制御のもとに、順次作業用バッフ
ァメモリ５０２に格納され、この１段目のバタフライ演
算が終了した後、セレクタ５０３の出力は作業用バッフ
ァメモリ５０２からの出力に切り替えられ、必要回数バ
タフライ演算が繰り返される。最終ｎ段目（ｎは自然
数）のバタフライ演算では、入力アドレスが、３６、３
８、３７、３９、すなわちビット逆順処理を行なったも
のが９、２５、４１、５７となるアドレスの演算を最初
に行ない、この最初に行なった演算結果のデータが、セ
レクタ５０５を通じて、後段の位相回転補正器に直接送
られ、後段の位相回転補正器では位相回転角の計算を開
始する。その後、制御回路５０７によってセレクタ５０
５を切り替え、バタフライ演算回路５０４では、残りの
データを出力バッファメモリ５０６に出力し、すべての
バタフライ演算が終了した後、ＦＦＴ演算器の出力バッ
ファメモリ５０６より、１番目から順次、２７番目〜３
７番目およびパイロット信号のアドレスをとばして、６
３番目までのデータを、読み込み・書き込みアドレスの
指定を行ない出力する。

【００３６】つまり、本実施形態では、前記した第１実
施形態による制御処理に加えて、ＯＦＤＭ変調装置側に
て、パイロット信号としてＦＦＴ演算におけるバタフラ
イ演算出力の組となるものが選ばれている場合、この選
ばれた組のバタフライ演算を最初に行ない、演算結果を
直接後段の位相回転補正器に渡し、この後、パイロット
以外の信号の演算結果を出力バッファメモリへ出力する
ものである。

【００３７】このような構成をとる本実施形態において
は、ヌルデータ破棄回路、パイロット信号抽出器が不要
となる。また、本実施形態においては、ＦＦＴ演算器の
後段で行なわれる位相回転補正器における位相回転角の
計算が、ＦＦＴ演算器においてパイロット以外の信号の
演算を行なっている間に計算できればよいので、時間的
余裕が生じる。

【００３８】［第５実施形態］図６は、本発明の第５実
施形態に係るＯＦＤＭ信号復調装置における離散フーリ
エ変換器（ＦＦＴ演算器）の構成を示す図である。図６
において、６０１はセレクタ、６０２（１）〜６０２
（ｎ）（ｎは自然数）はバタフライ演算モジュール（な
お、この各バタフライ演算モジュールの構成は、前記し
た図２と同様のものである）、６０３はセレクタ、６０
４、６０５は出力バッファメモリ、６０６はセレクタ、
６０７は制御回路である。

【００３９】なおここでも、ＯＦＤＭ信号変調装置側に
て、９番目、２５番目、４１番目、５７番目にパイロッ
ト信号が割り当てられているとする。

【００４０】図６に示す構成において、まず、ＦＦＴ窓
同期信号が制御回路６０７に入力される。制御回路６０
７は、ＦＦＴ窓同期信号に従ってセレクタ６０１に信号
を送り、セレクタ６０１は、バタフライ演算モジュール
６０２（１）の各入力線に対して適切に入力信号を振り
分ける。振り分けられた信号は遅延線を通過し、バタフ
ライ演算モジュール６０２（１）のバタフライ演算回路
でバタフライ演算が行なわれる。このバタフライ演算結
果がそれぞれ遅延線を通過し、遅延線からの出力がバタ
フライ演算モジュール６０２（１）のセレクタに入力さ
れ、適切に次のバタフライ演算モジュール６０２（２）
への入力信号として出力される。このようにして、順
次、後段のバタフライ演算モジュールへバタフライ演算
結果が送られる。最終ｎ段目（ｎは自然数）のバタフラ
イ演算モジュール６０２（ｎ）では、入力アドレスが、
３６、３８、３７、３９、すなわちビット逆順処理を行
なったものが９、２５、４１、５７となるアドレスの演
算を最初に行ない、この最初に行なった演算結果のデー
タが、セレクタ６０３を通じて、後段の位相回転補正器
に直接送られ、後段の位相回転補正器では位相回転角の
計算を開始する。その後、制御回路６０７によってセレ
クタ６０３を切り替え、バタフライ演算モジュール６０
２（ｎ）から残りのデータを、一方の出力バッファメモ
リ６０４（または６０５）に出力する。残りのデータが
すべて出力バッファメモリ６０４（または６０５）に格
納された後、出力バッファメモリ６０４（または６０
５）より、１番目から順次、２７番目〜３７番目および
パイロット信号のアドレスをとばして、６３番目までの
データを、読み込み・書き込みアドレスの指定を行な
い、セレクタ６０６を通じて出力する。

【００４１】つまり、本実施形態では、前記した第２実
施形態による制御処理に加えて、ＯＦＤＭ変調装置側に
て、パイロット信号としてＦＦＴ演算におけるバタフラ
イ演算出力の組となるものが選ばれている場合、この選
ばれた組のバタフライ演算を最初に行ない、演算結果を
直接後段の位相回転補正器に渡し、この後、パイロット
信号以外の信号の演算結果を出力バッファメモリへ出力
するものである。

【００４２】このような構成をとる本実施形態において
は、ヌルデータ破棄回路、パイロット信号抽出器が不要
となる。また、本実施形態においては、ＦＦＴ演算器の
後段で行なわれる位相回転補正器における位相回転角の
計算が、ＦＦＴ演算器においてパイロット以外の信号の
演算を行なっている間に計算できればよいので、時間的
余裕が生じる。

【００４３】

【発明の効果】本発明は以上述べたとおり、離散フーリ
エ変換器（ＦＦＴ演算器）の出力時において、必要最低
限のカウンタ制御機能を付加することにより、不要な信
号を削除し、また、パイロット信号を先出しすることに
よる後段への信号の転送時間およびバッファメモリの削
減を行なうことが可能となり、全体として回路規模の削
減、および処理時間の短縮化が可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るＯＦＤＭ信号復調
装置における離散フーリエ変換器（ＦＦＴ演算器）の構
成を示すブロック図である。

【図２】図３中のバタフライ演算モジュールの構成を示
すブロック図である。

【図３】本発明の第２実施形態に係るＯＦＤＭ信号復調
装置における離散フーリエ変換器（ＦＦＴ演算器）の構
成を示すブロック図である。

【図４】本発明の第３実施形態に係るＯＦＤＭ信号復調
装置におけるパイロット信号抽出器の構成を示すブロッ
ク図である。

【図５】本発明の第４実施形態に係るＯＦＤＭ信号復調
装置における離散フーリエ変換器（ＦＦＴ演算器）の構
成を示すブロック図である。

【図６】本発明の第５実施形態に係るＯＦＤＭ信号復調
装置における離散フーリエ変換器（ＦＦＴ演算器）の構
成を示すブロック図である。

【図７】従来技術によるＯＦＤＭ信号変調装置の構成を
示すブロック図である。

【図８】図７中の符号化変調器の説明図である。

【図９】従来技術によるＯＦＤＭ信号復調装置の構成を
示すブロック図である。

【図１０】図７中のヌルデータ挿入器および図９中のヌ
ルデータ破棄器の構成を示すブロック図である。

【図１１】図９中のパイロット信号抽出器の構成を示す
ブロック図である。

【符号の説明】

１０１ 入力バッファメモリ １０２ 作業用バッファメモリ １０３ セレクタ １０４ バタフライ演算回路 １０５ 出力バッファメモリ １０６ 制御回路 ２０１（１）〜２０１（ｍ） 遅延線 ２０２ バタフライ演算回路 ２０３（１）〜２０３（ｍ） 遅延線 ２０４ セレクタ ３０１ セレクタ ３０２（１）〜３０２（ｎ） バタフライ演算モジュー
ル ３０３ セレクタ ３０４ 出力バッファメモリ ３０５ 出力バッファメモリ ３０６ セレクタ ３０７ 制御回路 ４０１ セレクタ ５０１ 入力バッファメモリ ５０２ 作業用バッファメモリ ５０３ セレクタ ５０４ バタフライ演算回路 ５０５ セレクタ ５０６ 出力バッファメモリ ５０７ 制御回路 ６０１ セレクタ ６０２（１）〜６０２（ｎ） バタフライ演算モジュー
ル ６０３ セレクタ ６０４ 出力バッファメモリ ６０５ 出力バッファメモリ ６０６ セレクタ ６０７ 制御回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 未使用サブキャリアを有するＯＦＤＭ
   （Orthogonal Frequency Division Multiplexing：直交
   周波数分割多重）信号の復調装置において、 未使用サブキャリアの信号を除いて出力する機能を有す
   るＦＦＴ（Fast Fourier Transform：高速フーリエ変
   換）演算器を設けたことを特徴とするＯＦＤＭ信号復調
   装置。
2. 【請求項２】 請求項１記載のＯＦＤＭ信号復調装置に
   おいて、 前記ＦＦＴ演算器は、 信号を保持するバッファメモリと、 バタフライ演算を行なうバタフライ演算器と、 該バタフライ演算器の出力を未使用サブキャリアのデー
   タを除いて前記バッファメモリに保持させ、このバッフ
   ァメモリに保持したデータを順次出力する機能を有した
   コントローラとを、具備したことを特徴とするＯＦＤＭ
   信号復調装置。
3. 【請求項３】 請求項１記載のＯＦＤＭ信号復調装置に
   おいて、 前記ＦＦＴ演算器は、 信号を保持するバッファメモリと、 バタフライ演算を行なうバタフライ演算器と、 該バタフライ演算器の出力をバッファメモリに保持さ
   せ、このバッファメモリに保持したデータを未使用サブ
   キャリアのデータを除いて順次出力する機能を有したコ
   ントローラとを、具備したことを特徴とするＯＦＤＭ信
   号復調装置。
4. 【請求項４】 定められた任意数のサブキャリアの信号
   を、ＯＦＤＭ信号復調装置において位相回転の補正に用
   いることを前提とした、ＯＦＤＭ信号変調装置におい
   て、 前記定められた任意数のサブキャリアとして、前記ＯＦ
   ＤＭ信号復調装置でのＦＦＴ演算器におけるバタフライ
   演算器出力の任意の組となるように選択することを特徴
   としたＯＦＤＭ信号変調装置。
5. 【請求項５】 送信装置として、請求項４記載のＯＦＤ
   Ｍ信号変調装置を用いた、ＯＦＤＭ信号復調装置におい
   て、 ＦＦＴ演算器と、該ＦＦＴ演算器の出力の特定の信号か
   ら位相回転の補正を行なう位相回転補正器とを有し、 前記ＦＦＴ演算器は、信号を保持するバッファメモリ
   と、バタフライ演算を行なうバタフライ演算器とを有
   し、 バタフライ演算で得られる特定の信号の組を、前記位相
   回転補正器で用いる信号として、他のデータに先立って
   前記位相回転補正器に受け渡し後、前記他のデータを順
   次出力する機能を有したことを特徴とするＯＦＤＭ信号
   復調装置。
6. 【請求項６】 送信装置として、請求項４記載のＯＦＤ
   Ｍ信号変調装置において未使用サブキャリアを有する前
   記ＯＦＤＭ信号変調装置を用いた、ＯＦＤＭ信号復調装
   置において、 ＦＦＴ演算器と、該ＦＦＴ演算器出力の特定の信号から
   位相回転の補正を行なう位相回転補正器とを有し、 前記ＦＦＴ演算器は、 信号を保持するバッファメモリと、 バタフライ演算を行なうバタフライ演算器と、 該バタフライ演算器の出力を未使用サブキャリアのデー
   タを除いて前記バッファメモリに保持させ、保持させる
   際にバタフライ演算で得られる信号の組を、前記位相回
   転補正器で用いる特定の信号として他のデータに先立っ
   て前記位相回転補正器に受け渡した後、前記バッファメ
   モリに保持した前記他のデータを順次出力する機能を有
   したコントローラとを、具備したことを特徴とするＯＦ
   ＤＭ信号復調装置。
7. 【請求項７】 送信装置として、請求項４記載のＯＦＤ
   Ｍ信号変調装置において未使用サブキャリアを有する前
   記ＯＦＤＭ信号変調装置を用いた、ＯＦＤＭ信号復調装
   置において、 ＦＦＴ演算器と、該ＦＦＴ演算器の出力の特定の信号か
   ら位相回転の補正を行なう位相回転補正器とを有し、 前記ＦＦＴ演算器は、 信号を保持するバッファメモリと、 バタフライ演算を行なうバタフライ演算器と、 該バタフライ演算器の出力を前記バッファメモリに保持
   させ、保持させる際にバタフライ演算で得られる信号の
   組を、前記位相回転補正器で用いる特定の信号として他
   のデータに先立って前記位相回転補正器に受け渡した
   後、前記バッファメモリに保持した前記他のデータを未
   使用サブキャリアのデータを除いて順次出力する機能を
   有したコントローラとを、具備したことを特徴とするＯ
   ＦＤＭ信号復調装置。