JP2002026341A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method

Info

Publication number
JP2002026341A
JP2002026341A JP2000200224A JP2000200224A JP2002026341A JP 2002026341 A JP2002026341 A JP 2002026341A JP 2000200224 A JP2000200224 A JP 2000200224A JP 2000200224 A JP2000200224 A JP 2000200224A JP 2002026341 A JP2002026341 A JP 2002026341A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor layer
alloy
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000200224A
Other languages
Japanese (ja)
Other versions
JP3523156B2 (en
Inventor
Setsuko Kobayashi
節子 小林
Seiji Imai
聖支 今井
Takashi Shinohe
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000200224A priority Critical patent/JP3523156B2/en
Publication of JP2002026341A publication Critical patent/JP2002026341A/en
Application granted granted Critical
Publication of JP3523156B2 publication Critical patent/JP3523156B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which is has low ON-resistance and a small leakage current and a method of manufacturing the same. SOLUTION: A semiconductor device is equipped with a board with a first semiconductor layer 2 provided with projections on its surface, an electrode layer 4 formed of metal material having lower thermal conductivity than semiconductor material that forms the first semiconductor layer 2, and an alloy layer 5 of alloy of the component material of the first semiconductor layer 2 and the component material of the electrode layer 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、特にSiC等の半導体材料を用いた半導体
装置及びその製造方法に関する。
The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device using a semiconductor material such as SiC and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体材料にSiCを用いたショットキ
ーバリアダイオード等の半導体素子は、SiCの禁制帯
幅が広いため、ショットキー障壁が高く、素子のオン抵
抗が高いという問題があった。また、オフ時の漏れ電流
も多いという問題もあった。
2. Description of the Related Art A semiconductor element such as a Schottky barrier diode using SiC as a semiconductor material has a problem that the Schottky barrier is high and the on-resistance of the element is high due to the wide band gap of SiC. There is also a problem that the leakage current at the time of off is large.

【0003】一方、かかるショットキーバリアダイオー
ド等の半導体素子では、ショットキー特性を示す電極を
半導体基板表面に形成することが不可欠であるが、素子
特性の改善をはかる等の目的でオーミック特性を示す電
極等を共通の半導体基板の表面に形成したい場合があ
る。
On the other hand, in a semiconductor element such as a Schottky barrier diode, it is indispensable to form an electrode exhibiting Schottky characteristics on the surface of a semiconductor substrate. However, an ohmic characteristic is exhibited for the purpose of improving the element characteristics. There are cases where it is desired to form electrodes and the like on the surface of a common semiconductor substrate.

【0004】しかしながら、このような場合において、
ショットキー特性を示す電極とオーミック特性を示す電
極とをそれぞれ別々の工程で作製するとなると、工程数
が増加し素子製造の歩留まりも悪くなってしまう。
[0004] However, in such a case,
If an electrode exhibiting Schottky characteristics and an electrode exhibiting ohmic characteristics are to be manufactured in separate steps, the number of steps increases, and the yield of element production deteriorates.

【0005】[0005]

【発明が解決しようとする課題】以上のように、SiC
半導体素子、特にショットキーバリアダイオードのオン
抵抗の低減及び漏れ電流の抑制が望まれている。また、
半導体素子においてショットキー特性を示す電極とオー
ミック特性を示す電極とをそれぞれ別々の工程で作製す
る場合には、工程数が増加して素子製造の歩留まりも悪
くなってしまうという問題もあった。
SUMMARY OF THE INVENTION As described above, SiC
It is desired to reduce the on-resistance of semiconductor elements, particularly Schottky barrier diodes, and to suppress leakage current. Also,
In a case where an electrode exhibiting Schottky characteristics and an electrode exhibiting ohmic characteristics are manufactured in separate steps in a semiconductor element, there is a problem that the number of steps is increased and the yield of element manufacturing is deteriorated.

【0006】本発明は上記事情に対してなされたもので
あり、オン抵抗が低く且つ漏れ電流の少ない半導体装置
を提供すること及び当該装置を簡単な工程で作製するこ
とを目的としている。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device having low on-resistance and low leakage current, and to manufacture the device by a simple process.

【0007】[0007]

【課題を解決するための手段】本発明に係る半導体装置
は、表面に凸部が形成された第1の半導体層を有する基
板と、前記第1の半導体層上に形成され、前記第1の半
導体層の半導体材料よりも熱伝導率の低い金属材料から
なる電極層と、前記凸部の上部領域に選択的に形成さ
れ、前記第1の半導体層の構成材料と前記電極層の構成
材料との合金からなる合金層と、を備えたことを特徴と
する。
A semiconductor device according to the present invention includes a substrate having a first semiconductor layer having a convex portion formed on a surface thereof, a substrate formed on the first semiconductor layer, An electrode layer made of a metal material having a lower thermal conductivity than the semiconductor material of the semiconductor layer, and a constituent material of the first semiconductor layer and a constituent material of the electrode layer selectively formed in an upper region of the protrusion. And an alloy layer made of the alloy of (1).

【0008】本発明に係る半導体装置の製造方法は、表
面に凸部が形成された第1の半導体層上に、第1の半導
体層の半導体材料よりも熱伝導率の低い金属材料からな
る電極層を形成する工程と、前記凸部上の前記電極層に
選択的にエネルギー線を照射して、前記凸部の上部領域
に前記第1の半導体層の構成材料と前記電極層の構成材
料との合金からなる合金層を選択的に形成する工程と、
を有することを特徴とする。
According to a method of manufacturing a semiconductor device according to the present invention, an electrode made of a metal material having a lower thermal conductivity than the semiconductor material of the first semiconductor layer is formed on the first semiconductor layer having a convex portion formed on the surface. Forming a layer, and selectively irradiating the electrode layer on the protrusion with an energy beam, and forming a material of the first semiconductor layer and a material of the electrode layer on an upper region of the protrusion. Selectively forming an alloy layer made of an alloy of
It is characterized by having.

【0009】本発明によれば、第1の半導体層に電極層
が接している部分では、ショットキー接合のショットキ
ー障壁が高く、接触抵抗が高くなっているが、第1の半
導体層に合金層が接している部分では、第1の半導体層
に電極層が接している部分に比べてショットキー障壁が
低くなっており、接触抵抗が低くなっている。したがっ
て、オン状態では、主として第1の半導体層と合金層が
接している低抵抗の領域を介して電流が流れる。一方、
オフ状態では、第1の半導体層の凸部の側面から延びる
空乏層どうしが繋がるため、電流経路が遮断され、リー
ク電流を低減することができる。このような作用によ
り、オン抵抗が低く且つリーク電流の少ない半導体装置
を得ることが可能となる。
According to the present invention, in the portion where the electrode layer is in contact with the first semiconductor layer, the Schottky barrier of the Schottky junction is high and the contact resistance is high. The portion where the layers are in contact has a lower Schottky barrier and lower contact resistance than the portion where the electrode layer is in contact with the first semiconductor layer. Therefore, in the on state, current mainly flows through a low-resistance region where the first semiconductor layer and the alloy layer are in contact with each other. on the other hand,
In the off state, the depletion layers extending from the side surfaces of the projections of the first semiconductor layer are connected to each other, so that a current path is cut off and a leakage current can be reduced. With such an operation, a semiconductor device having low on-resistance and low leakage current can be obtained.

【0010】また、電極層に第1の半導体層の半導体材
料よりも熱伝導率の低い金属材料を用いることにより、
凸部上の電極層に選択的にエネルギー線を照射したとき
に、第1の半導体層が電極層から効率的に熱を奪うた
め、意図する領域のみを選択的に加熱することができ、
所望の領域に精度よく合金層を形成することができる。
Further, by using a metal material having a lower thermal conductivity than the semiconductor material of the first semiconductor layer for the electrode layer,
When the energy beam is selectively irradiated on the electrode layer on the protrusion, the first semiconductor layer efficiently removes heat from the electrode layer, so that only the intended region can be selectively heated,
An alloy layer can be accurately formed in a desired region.

【0011】本発明に係る半導体装置は、第1導電型の
第1の半導体層を有する基板と、前記第1の半導体層の
表面領域の一部に選択的に形成された第2導電型の第2
の半導体層と、前記第1及び第2の半導体層上に形成さ
れ、前記第2の半導体層の半導体材料よりも熱伝導率の
低い金属材料からなる電極層と、前記第2の半導体層の
表面領域の少なくとも一部に選択的に形成され、前記第
2の半導体層の構成材料と前記電極層の構成材料との合
金からなる合金層と、を備えたことを特徴とする。
A semiconductor device according to the present invention comprises a substrate having a first semiconductor layer of a first conductivity type, and a second conductivity type selectively formed in a part of a surface region of the first semiconductor layer. Second
And an electrode layer formed on the first and second semiconductor layers and made of a metal material having a lower thermal conductivity than the semiconductor material of the second semiconductor layer; An alloy layer selectively formed on at least a part of the surface region and made of an alloy of the constituent material of the second semiconductor layer and the constituent material of the electrode layer is provided.

【0012】本発明に係る半導体装置の製造方法は、第
1導電型の第1の半導体層上及び第1の半導体層の表面
領域の一部に選択的に形成された第2導電型の第2の半
導体層上に、第2の半導体層の半導体材料よりも熱伝導
率の低い金属材料からなる電極層を形成する工程と、前
記第2の半導体層上の前記電極層に選択的にエネルギー
線を照射して、前記第2の半導体層の表面領域の少なく
とも一部に前記第2の半導体層の構成材料と前記電極層
の構成材料との合金からなる合金層を選択的に形成する
工程と、を有することを特徴とする。
The method of manufacturing a semiconductor device according to the present invention is directed to a method of manufacturing a semiconductor device of the second conductivity type selectively formed on the first semiconductor layer of the first conductivity type and in a part of the surface region of the first semiconductor layer. Forming an electrode layer made of a metal material having a lower thermal conductivity than the semiconductor material of the second semiconductor layer on the second semiconductor layer; and selectively forming energy on the electrode layer on the second semiconductor layer. Irradiating a line to selectively form an alloy layer made of an alloy of a constituent material of the second semiconductor layer and a constituent material of the electrode layer on at least a part of a surface region of the second semiconductor layer. And the following.

【0013】本発明によれば、電極層に第1若しくは第
2の半導体層の半導体材料よりも熱伝導率の低い金属材
料を用いることにより、当該半導体層上の電極層に選択
的にエネルギー線を照射したときに、第2の半導体層が
電極層から効率的に熱を奪うため、意図する領域のみを
選択的に加熱することができ、所望の領域に精度よく合
金層を形成することができる。
According to the present invention, by using a metal material having a lower thermal conductivity than the semiconductor material of the first or second semiconductor layer for the electrode layer, the energy layer can be selectively applied to the electrode layer on the semiconductor layer. Is irradiated, the second semiconductor layer efficiently removes heat from the electrode layer, so that only the intended region can be selectively heated, and the alloy layer can be accurately formed in the desired region. it can.

【0014】本発明の半導体装置を例えばショットキー
バリアダイオードに用いた場合、オン状態では、第1の
半導体層に電極層が接している部分のショットキー接合
を介して電流が流れる。一方、オフ状態では、第1の半
導体層と第2の半導体層とのpn接合によって空乏層が
形成されて電流経路が遮断されるため、リーク電流が低
減される。このようにpn接合の空乏層によって電流が
遮断されることから、第1の半導体層と電極層とのショ
ットキー接合のショットキー障壁は高くしなくてもよ
い。そのため、電極層に仕事関数の小さな材料を用いる
ことが可能となり、低いショットキー障壁によってオン
抵抗を低減することができる。このような作用により、
オン抵抗が低く且つリーク電流の少ない半導体装置を得
ることが可能となる。
When the semiconductor device of the present invention is used in, for example, a Schottky barrier diode, a current flows through a Schottky junction in a portion where the electrode layer is in contact with the first semiconductor layer in an ON state. On the other hand, in the off state, a depletion layer is formed by a pn junction between the first semiconductor layer and the second semiconductor layer, and a current path is cut off, so that leakage current is reduced. Since the current is cut off by the depletion layer of the pn junction, the Schottky barrier of the Schottky junction between the first semiconductor layer and the electrode layer does not need to be high. Therefore, a material having a small work function can be used for the electrode layer, and the on-resistance can be reduced by a low Schottky barrier. By such an action,
A semiconductor device with low on-resistance and low leakage current can be obtained.

【0015】なお、前記第1及び第2の半導体層の半導
体材料としては、SiC、ダイヤモンド或いはGaNを
あげることができる。また、前記電極層の金属材料とし
ては、Ti、Ni又はMo、或いは、前記金属群の内の
少なくとも2種類からなる積層膜又は合金膜をあげるこ
とができる。また、前記エネルギー線としては、レーザ
をあげることができる。
The semiconductor material of the first and second semiconductor layers may be SiC, diamond or GaN. Examples of the metal material of the electrode layer include Ti, Ni or Mo, or a laminated film or an alloy film made of at least two kinds of the metal group. In addition, a laser can be used as the energy ray.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0017】(第1実施形態)図1は、本発明の第1の
実施形態に係る半導体装置(ショットキーバリアダイオ
ード)の製造工程の一例を示した図である。
(First Embodiment) FIG. 1 is a view showing an example of a manufacturing process of a semiconductor device (Schottky barrier diode) according to a first embodiment of the present invention.

【0018】図1(c)に示すように、n+ −SiC基
板1上にはn- −SiC層2が層状に形成されており、
+ −SiC基板1の裏面にはn+ −SiC基板1とオ
ーミック接合したカソード電極3が形成されている。n
- −SiC層2の表面には複数の凹凸が形成されてお
り、この凹凸が形成されたn- −SiC層2上にはn-
−SiC層2とショットキー接合されたアノード電極4
が形成されている。n-−SiC層2の凸部の上面とア
ノード電極4との間には、アノード電極4に用いられる
金属材料とn- −SiC層2を構成する材料(Si及び
Cの少なくとも一方)との合金からなる合金領域5が形
成されている。アノード電極4には、SiCよりも熱伝
導率の低い金属、例えばTi、Ni又はMo、或いは、
前記金属群の内の少なくとも2種類からなる積層膜又は
合金膜を用いることができる。
As shown in FIG. 1C, an n -- SiC layer 2 is formed on an n + -SiC substrate 1 in a layer shape.
on the back surface of the n + -SiC substrate 1 n + -SiC substrate 1 and the cathode electrode 3 in ohmic junction is formed. n
- on the surface of -SiC layer 2 has a plurality of irregularities are formed, n the irregularities are formed - on -SiC layer 2 the n -
Anode electrode 4 Schottky-bonded to SiC layer 2
Are formed. Between the upper surface of the convex portion of the n -SiC layer 2 and the anode electrode 4, the metal material used for the anode electrode 4 and the material (at least one of Si and C) constituting the n −SiC layer 2 are mixed. An alloy region 5 made of an alloy is formed. The anode electrode 4 is made of a metal having a lower thermal conductivity than SiC, for example, Ti, Ni or Mo, or
It is possible to use a laminated film or an alloy film made of at least two kinds of the metal group.

【0019】以下、図1(a)〜図1(c)を参照し
て、本実施形態の製造工程について説明する。
Hereinafter, the manufacturing process of this embodiment will be described with reference to FIGS. 1 (a) to 1 (c).

【0020】まず、図1(a)に示すように、n+ −S
iC基板1上にn- −SiC層2を層状に形成した後、
- −SiC層2の表面を加工して凹凸を形成する。続
いて、n+ −SiC基板1の裏面にカソード電極3を蒸
着等によって形成した後、カソード電極3がn+ −Si
C基板1に対してオーミック特性を示すようにシンター
を施す。その後、凹凸が形成されたn- −SiC層2上
にアノード電極4を形成する。アノード電極4の材料と
しては、SiCより熱伝導率の低い金属、例えばTi、
Ni又はMo、或いは、前記金属群の内の少なくとも2
種類からなる積層膜又は合金膜等を用いる。
First, as shown in FIG. 1A, n + -S
After forming the n -SiC layer 2 on the iC substrate 1 in a layered form,
The surface of the n -SiC layer 2 is processed to form irregularities. Then, after the cathode electrode 3 was formed by vapor deposition or the like on the rear surface of the n + -SiC substrate 1, the cathode electrode 3 is n + -Si
Sintering is performed on the C substrate 1 so as to exhibit ohmic characteristics. Thereafter, the anode electrode 4 is formed on the n -SiC layer 2 on which the irregularities are formed. As a material of the anode electrode 4, a metal having lower thermal conductivity than SiC, for example, Ti,
Ni or Mo, or at least two members of the metal group
A laminated film or an alloy film of various types is used.

【0021】次に、図1(b)に示すように、n- −S
iC層2の凸部に対応する領域上のアノード電極4に選
択的にレーザを照射することにより、図1(c)に示す
ように、合金領域5がアノード電極4とn- −SiC層
2との間の領域に選択的に形成される。
Next, as shown in FIG. 1B, n −S
By selectively irradiating the laser to the anode electrode 4 on the region corresponding to the convex portion of the iC layer 2, the alloy region 5 and the n -SiC layer 2 are formed as shown in FIG. And is selectively formed in the region between.

【0022】次に、本実施形態に係る半導体装置の素子
特性を説明する。アノード電極4とn- −SiC層2と
が直接接触している部分はショットキー接合となってお
り、ショットキー障壁が高いために接触抵抗が高い。一
方、合金領域5とn- −SiC層2との界面は、レーザ
照射効果により障壁の高さが低減されており、低い接触
抵抗が得られている。したがって、ダイオードがオン状
態のときには主として合金領域5を介してオン電流が流
れ、オフ状態のときにはn- −SiC層2の凸部の両側
面から延びる空乏層どうしが繋がって電流経路が遮断さ
れる。このような作用により、素子の耐圧を高く且つリ
ーク電流を低減しつつ、オン抵抗を低減することができ
る。
Next, the element characteristics of the semiconductor device according to this embodiment will be described. The portion where the anode electrode 4 and the n -SiC layer 2 are in direct contact is a Schottky junction, and has a high contact resistance due to a high Schottky barrier. On the other hand, the interface between the alloy region 5 and the n -SiC layer 2 has a reduced barrier height due to the laser irradiation effect, and a low contact resistance is obtained. Therefore, when the diode is in the on state, an on current mainly flows through alloy region 5, and when the diode is in the off state, depletion layers extending from both side surfaces of the convex portion of n -SiC layer 2 are connected to each other, thereby interrupting the current path. . By such an operation, the on-resistance can be reduced while the breakdown voltage of the element is high and the leak current is reduced.

【0023】上述したような作用効果を得るためには、
アノード電極4の材料として、SiCより熱伝導率の低
い金属、例えばTi、Ni又はMo、或いは、前記金属
群の内の少なくとも2種類からなる積層膜又は合金膜を
用いることが重要である。レーザ照射によりアノード電
極4のレーザ照射部分が熱せられるが、アノード電極4
よりも熱伝導率の高いn- −SiC層2がアノード電極
4に接しているため、SiCがアノード電極4の熱を奪
い、レーザ照射部分よりも広範囲でアノード電極4の温
度が上昇することを防ぐことができる。仮に、レーザ照
射部分よりも広範囲で温度が上昇してしまうと、凸部の
上部以外にも合金領域5が形成されてしまい、所望の特
性が得られなくなるおそれがある。
In order to obtain the above-described functions and effects,
As a material of the anode electrode 4, it is important to use a metal having lower thermal conductivity than SiC, for example, Ti, Ni or Mo, or a laminated film or an alloy film made of at least two kinds of the above-mentioned metal group. Although the laser irradiation part of the anode electrode 4 is heated by the laser irradiation, the anode electrode 4 is heated.
Since the n -SiC layer 2 having a higher thermal conductivity is in contact with the anode electrode 4, the SiC deprives the anode electrode 4 of heat and raises the temperature of the anode electrode 4 over a wider range than the laser irradiation part. Can be prevented. If the temperature rises in a wider range than the laser-irradiated portion, the alloy region 5 may be formed in an area other than the upper part of the projection, and desired characteristics may not be obtained.

【0024】なお、上述した例では、図1(c)に示す
ように、レーザ照射によってアノード電極4とn- −S
iC層2との間に合金領域5を形成するようにしたが、
-−SiC層2の凸部上に形成されたアノード電極4
全体を合金領域5に変換してもよい。この場合には、レ
ーザ照射工程後に、アノード電極4及び合金領域5上に
さらに金属膜を形成することが好ましい。
In the example described above, as shown in FIG. 1C, the anode electrode 4 and the n -- S
Although the alloy region 5 is formed between the iC layer 2 and the iC layer 2,
Anode electrode 4 formed on the projection of n -SiC layer 2
The whole may be converted to the alloy region 5. In this case, it is preferable to further form a metal film on anode electrode 4 and alloy region 5 after the laser irradiation step.

【0025】(第2実施形態)図2は、本発明の第2の
実施形態に係る半導体装置(ショットキーバリアダイオ
ード)の製造工程の一例を示した図である。
(Second Embodiment) FIG. 2 is a view showing an example of a manufacturing process of a semiconductor device (Schottky barrier diode) according to a second embodiment of the present invention.

【0026】図2(c)に示すように、n+ −SiC基
板1上にはn- −SiC層2が層状に形成されており、
+ −SiC基板1の裏面にはn+ −SiC基板1とオ
ーミック接合したカソード電極3が形成されている。n
- −SiC層2の表面領域には島状に複数のp−SiC
層6が形成されており、n- −SiC層2及びp−Si
C層6上にはn- −SiC層2とショットキー接合され
たアノード電極4が形成されている。p−SiC層6と
アノード電極4との間には、アノード電極4に用いられ
る金属材料とp−SiC層6を構成する材料(Si及び
Cの少なくとも一方)との合金からなる合金領域5が形
成されており、合金領域5とp−SiC層6との界面は
オーミック接合となっている。アノード電極4には、S
iCよりも熱伝導率の低い金属、例えばTi、Ni又は
Mo、或いは、前記金属群の内の少なくとも2種類から
なる積層膜又は合金膜を用いることができる。
As shown in FIG. 2C, an n -SiC layer 2 is formed in a layer on an n + -SiC substrate 1.
on the back surface of the n + -SiC substrate 1 n + -SiC substrate 1 and the cathode electrode 3 in ohmic junction is formed. n
- the surface area of the -SiC layer 2 islands to the plurality of p-SiC
A layer 6 is formed, and the n -SiC layer 2 and the p-Si
On the C layer 6, an anode electrode 4 which is Schottky-bonded with the n -SiC layer 2 is formed. Between the p-SiC layer 6 and the anode electrode 4, an alloy region 5 made of an alloy of the metal material used for the anode electrode 4 and the material (at least one of Si and C) constituting the p-SiC layer 6 is formed. The interface between the alloy region 5 and the p-SiC layer 6 is an ohmic junction. The anode electrode 4 has S
A metal having a lower thermal conductivity than iC, for example, Ti, Ni or Mo, or a laminated film or an alloy film made of at least two kinds of the above-described metal group can be used.

【0027】以下、図2(a)〜図2(c)を参照し
て、本実施形態の製造工程について説明する。
Hereinafter, the manufacturing process of this embodiment will be described with reference to FIGS. 2 (a) to 2 (c).

【0028】まず、図2(a)に示すように、n+ −S
iC基板1上にn- −SiC層2を層状に形成した後、
- −SiC層2の表面領域にp−SiC層6を島状に
形成する。続いて、n+ −SiC基板1の裏面にカソー
ド電極3を蒸着等によって形成した後、カソード電極3
がn+ −SiC基板1に対してオーミック特性を示すよ
うにシンターを施す。その後、n- −SiC層2及びp
−SiC層6上にアノード電極4を形成する。アノード
電極4の材料としては、SiCより熱伝導率の低い金
属、例えばTi、Ni又はMo、或いは、前記金属群の
内の少なくとも2種類からなる積層膜又は合金膜を用い
る。
First, as shown in FIG. 2A, n + -S
After forming the n -SiC layer 2 on the iC substrate 1 in a layered form,
A p-SiC layer 6 is formed in an island shape on the surface region of n -SiC layer 2. Subsequently, after the cathode electrode 3 is formed on the back surface of the n + -SiC substrate 1 by vapor deposition or the like, the cathode electrode 3 is formed.
Is applied to the n + -SiC substrate 1 so as to exhibit ohmic characteristics. Then, the n -SiC layer 2 and p
Forming the anode electrode 4 on the SiC layer 6; As a material of the anode electrode 4, a metal having a lower thermal conductivity than SiC, for example, Ti, Ni or Mo, or a laminated film or an alloy film composed of at least two kinds of the above-mentioned metal group is used.

【0029】次に、図2(b)に示すように、p−Si
C層6が形成された領域の内側に対応する領域上のアノ
ード電極4に選択的にレーザを照射することにより、図
2(c)に示すように、合金領域5がアノード電極4と
p−SiC層6との間の領域に選択的に形成される。
Next, as shown in FIG.
By selectively irradiating the laser to the anode electrode 4 on a region corresponding to the inside of the region where the C layer 6 is formed, as shown in FIG. It is selectively formed in a region between SiC layer 6.

【0030】次に、本実施形態に係る半導体装置の素子
特性を説明する。アノード電極4とn- −SiC層2と
が直接接触している部分はショットキー接合となってお
り、ダイオードがオン状態のときにはショットキー接合
部分を通って電流が流れる。オフ状態のときには、p−
SiC層6とn- −SiC層2とのpn接合界面に空乏
層が形成され、pn接合によるピンチオフが起こるた
め、リーク電流が大幅に低減される。このような作用を
得るためには、p−SiC層6と電極との間でオーミッ
ク特性を示す必要があるが、レーザ照射によって合金領
域5とp−SiC層6との界面は低抵抗オーミック接合
となっている。また、上述したように、ピンチオフによ
る電流遮断を行うことができるため、アノード電極4と
- −SiC層2の界面のショットキー障壁は高くする
必要がない。そのため、アノード電極4の材料に仕事関
数の小さな材料を選択することにより、低いショットキ
ー障壁を形成し、オン抵抗を低減することができる。す
なわち、リーク電流を低減し且つオン電圧も低減するこ
とができる。
Next, the element characteristics of the semiconductor device according to this embodiment will be described. A portion where the anode electrode 4 and the n -SiC layer 2 are in direct contact is a Schottky junction, and a current flows through the Schottky junction when the diode is on. In the off state, p-
Since a depletion layer is formed at the pn junction interface between the SiC layer 6 and the n -SiC layer 2 and pinch-off occurs due to the pn junction, the leak current is greatly reduced. In order to obtain such an effect, it is necessary to exhibit ohmic characteristics between the p-SiC layer 6 and the electrode. However, the interface between the alloy region 5 and the p-SiC layer 6 is low-resistance ohmic junction by laser irradiation. It has become. Further, as described above, since the current can be interrupted by pinch-off, it is not necessary to increase the Schottky barrier at the interface between the anode electrode 4 and the n -SiC layer 2. Therefore, by selecting a material having a small work function as the material of the anode electrode 4, a low Schottky barrier can be formed and the on-resistance can be reduced. That is, it is possible to reduce the leak current and the on-voltage.

【0031】上述したような作用効果を得るためには、
アノード電極4の材料として、SiCより熱伝導率の低
い金属、例えばTi、Ni又はMo、或いは、前記金属
群の内の少なくとも2種類からなる積層膜又は合金膜を
用いることが重要である。レーザ照射によりアノード電
極4のレーザ照射部分が熱せられるが、アノード電極4
よりも熱伝導率の高いp−SiC層6がアノード電極4
に接しているため、SiCがアノード電極4の熱を奪
い、レーザ照射部分よりも広範囲にアノード電極4の温
度が上昇することを防ぐことができる。したがって、所
望の領域に精度よく合金領域5を形成することができ
る。
In order to obtain the above-described functions and effects,
As a material of the anode electrode 4, it is important to use a metal having lower thermal conductivity than SiC, for example, Ti, Ni or Mo, or a laminated film or an alloy film made of at least two kinds of the above-mentioned metal group. Although the laser irradiation part of the anode electrode 4 is heated by the laser irradiation, the anode electrode 4 is heated.
P-SiC layer 6 having a higher thermal conductivity than anode electrode 4
, The SiC deprives the anode electrode 4 of heat and prevents the temperature of the anode electrode 4 from rising over a wider area than the laser-irradiated portion. Therefore, the alloy region 5 can be accurately formed in a desired region.

【0032】なお、上述した例では、図2(c)に示す
ように、レーザ照射によってアノード電極4とp−Si
C層6との間に合金領域5を形成するようにしたが、レ
ーザ照射された領域のアノード電極4全体を合金領域5
に変換してもよい。この場合には、レーザ照射工程後
に、アノード電極4及び合金領域5上にさらに金属膜を
形成することが好ましい。
In the above example, as shown in FIG. 2C, the anode electrode 4 and the p-Si
Although the alloy region 5 is formed between the alloy region 5 and the C layer 6, the entire anode electrode 4 in the region irradiated with the laser is
May be converted to In this case, it is preferable to further form a metal film on anode electrode 4 and alloy region 5 after the laser irradiation step.

【0033】(第3実施形態)図3は、本発明の第2の
実施形態に係る半導体装置(ショットキーバリアダイオ
ード)の製造工程の一例を示した図である。基本的な構
造、製造方法及び素子特性については、図2に示した第
2の実施形態と同様であるため、ここではそれらの詳細
な説明は省略する。
(Third Embodiment) FIG. 3 is a view showing an example of a manufacturing process of a semiconductor device (Schottky barrier diode) according to a second embodiment of the present invention. The basic structure, manufacturing method, and element characteristics are the same as those of the second embodiment shown in FIG. 2, and therefore, detailed description thereof is omitted here.

【0034】本実施形態では、n- −SiC層2上の一
部にSiO2 膜(シリコン酸化膜)11が形成されてお
り、アノード電極4の終端部分がこのSiO2 膜11上
に乗り上げる形となっている。このように、アノード電
極4の終端部分にSiO2 膜11を設けたことにより、
電極終端への電界集中が緩和され、高耐圧化をはかるこ
とができる。
In this embodiment, a SiO 2 film (silicon oxide film) 11 is formed on a part of the n -SiC layer 2, and the terminal portion of the anode electrode 4 runs over the SiO 2 film 11. It has become. Thus, by providing the SiO 2 film 11 at the terminal portion of the anode electrode 4,
The concentration of the electric field at the terminal of the electrode is reduced, and the withstand voltage can be increased.

【0035】(第4実施形態)図4は、本発明の第4の
実施形態に係る半導体装置(ショットキーバリアダイオ
ード)の製造工程の一例を示した図である。基本的な構
造、製造方法及び素子特性については、図2に示した第
2の実施形態と同様であるため、ここではそれらの詳細
な説明は省略する。
(Fourth Embodiment) FIG. 4 is a view showing an example of a manufacturing process of a semiconductor device (Schottky barrier diode) according to a fourth embodiment of the present invention. The basic structure, manufacturing method, and element characteristics are the same as those of the second embodiment shown in FIG. 2, and therefore, detailed description thereof is omitted here.

【0036】本実施形態では、n- −SiC層2上の一
部にSiO2 膜(シリコン酸化膜)11が形成されてお
り、アノード電極4の終端部分がこのSiO2 膜11上
に乗り上げる形となっている。また、アノード電極4が
SiO2 膜11と接する部分の下にp+ −SiC層22
が形成されており、さらにp+ −SiC層22を囲むよ
うにp+ −SiC層22よりもキャリア濃度の低いp−
SiC層21が形成されている。
In this embodiment, a SiO 2 film (silicon oxide film) 11 is formed on a part of the n -SiC layer 2, and the terminal portion of the anode electrode 4 runs over the SiO 2 film 11. It has become. Further, a p + -SiC layer 22 is provided below a portion where the anode electrode 4 is in contact with the SiO 2 film 11.
There are formed, a lower carrier concentration than the p + -SiC layer 22 so as to surround the p + -SiC layer 22 p-
An SiC layer 21 is formed.

【0037】図4(a)及び(b)に示すように、p−
SiC層21はp−SiC層6と同時に或いは別途形成
され、p+ −SiC層22はp−SiC層21の一部に
選択的にレーザを照射することによって形成される。p
−SiC層21は例えばイオン注入法で作製されるが、
イオン注入の後に選択的にレーザ照射することにより、
活性化率の異なるp−SiC層21とp+ −SiC層2
2を簡単に得ることができる。
As shown in FIGS. 4A and 4B, p-
The SiC layer 21 is formed simultaneously with or separately from the p-SiC layer 6, and the p + -SiC layer 22 is formed by selectively irradiating a part of the p-SiC layer 21 with laser. p
-SiC layer 21 is produced by, for example, an ion implantation method,
By selectively irradiating laser after ion implantation,
P-SiC layer 21 and p + -SiC layer 2 having different activation rates
2 can be easily obtained.

【0038】本実施形態においても、図3に示した第3
の実施形態と同様の効果が得られる他、SiO2 膜11
下にp+ −SiC層22及びp−SiC層21を設けた
ことにより、電極終端への電界集中をより一層緩和する
ことができ、より一層の高耐圧化をはかることができ
る。
In the present embodiment, the third embodiment shown in FIG.
In addition to the same effects as those of the embodiment, the SiO 2 film 11
By providing the p + -SiC layer 22 and the p-SiC layer 21 below, the concentration of the electric field at the terminal of the electrode can be further reduced, and the withstand voltage can be further increased.

【0039】なお、上述した第3及び第4の実施形態で
示した事項は、第1の実施形態で示したような半導体装
置に対しても同様に適用可能である。
The matters described in the third and fourth embodiments described above are similarly applicable to the semiconductor device shown in the first embodiment.

【0040】また、上述した第1〜第4の実施形態にお
いて、レーザには、スポットサイズφが0.5〜20μ
mで、パワーが0.5〜5J/cm2 であるKrFエキ
シマレーザ等を用いることが好ましい。レーザパワーを
調整する或いは、レーザをパルス状にして照射パルス数
を調整することにより、合金領域とSiC界面の接触抵
抗値、オン抵抗値、リーク電流値等を適宜調整すること
が可能である。
In the first to fourth embodiments, the laser has a spot size φ of 0.5 to 20 μm.
It is preferable to use a KrF excimer laser or the like having a power of 0.5 to 5 J / cm 2 at m. By adjusting the laser power or adjusting the number of irradiation pulses by making the laser pulse-like, it is possible to appropriately adjust the contact resistance value, the on-resistance value, the leak current value, and the like between the alloy region and the SiC interface.

【0041】また、上述した第1〜第4の実施形態にお
いて、SiCには、2H、4H、6H、15R、3C
等、全ての結晶構造をもつSiCがあてはまる。また、
上述した第1〜第4の実施形態ではSiCを例に説明し
たが、ダイヤモンド、GaN等の半導体材料を用いた素
子にも適用可能である。特にダイヤモンドは熱伝導率が
高いため、本発明に適した半導体材料といえる。
In the first to fourth embodiments described above, 2H, 4H, 6H, 15R, 3C
The above applies to SiC having all crystal structures. Also,
In the above-described first to fourth embodiments, SiC has been described as an example, but the present invention is also applicable to devices using semiconductor materials such as diamond and GaN. In particular, diamond is a semiconductor material suitable for the present invention because of its high thermal conductivity.

【0042】さらに、上述した第1〜第4の実施形態で
はショットキーバリアダイオードを例に説明したが、シ
ョットキーバリアを有する他の整流素子やスイッチング
素子にも本発明は適用可能である。
Further, in the above-described first to fourth embodiments, the Schottky barrier diode has been described as an example. However, the present invention can be applied to other rectifying elements and switching elements having a Schottky barrier.

【0043】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限定されるものではなく、その趣
旨を逸脱しない範囲内において種々変形して実施するこ
とが可能である。さらに、上記実施形態には種々の段階
の発明が含まれており、開示された構成要件を適宜組み
合わせることによって種々の発明が抽出され得る。例え
ば、開示された構成要件からいくつかの構成要件が削除
されても、所定の効果が得られるものであれば発明とし
て抽出され得る。
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and can be variously modified and implemented without departing from the gist thereof. Further, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining the disclosed constituent elements. For example, even if some constituent elements are deleted from the disclosed constituent elements, they can be extracted as an invention as long as a predetermined effect can be obtained.

【0044】[0044]

【発明の効果】本発明によれば、オン抵抗が低く且つ漏
れ電流の少ない半導体装置を得ることが可能となる。
According to the present invention, it is possible to obtain a semiconductor device having low on-resistance and low leakage current.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る半導体装置の製
造工程を示した工程断面図。
FIG. 1 is a process sectional view showing a manufacturing process of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施形態に係る半導体装置の製
造工程を示した工程断面図。
FIG. 2 is a process sectional view showing a manufacturing process of a semiconductor device according to a second embodiment of the present invention.

【図3】本発明の第3の実施形態に係る半導体装置の製
造工程を示した工程断面図。
FIG. 3 is a process sectional view showing a manufacturing process of a semiconductor device according to a third embodiment of the present invention.

【図4】本発明の第4の実施形態に係る半導体装置の製
造工程を示した工程断面図。
FIG. 4 is a process sectional view showing a manufacturing process of a semiconductor device according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…n+ −SiC基板 2…n- −SiC層(第1の半導体層) 3…カソード電極 4…アノード電極(電極層) 5…合金領域(合金層) 6…p−SiC層(第2の半導体層) 11…SiO2 膜 21…p−SiC層 22…p+ −SiC層DESCRIPTION OF SYMBOLS 1 ... n <+ > - SiC substrate 2 ... n < - > - SiC layer (1st semiconductor layer) 3 ... Cathode electrode 4 ... Anode electrode (electrode layer) 5 ... Alloy region (alloy layer) 6 ... p-SiC layer (2nd 11 ... SiO 2 film 21 ... p-SiC layer 22 ... p + -SiC layer

フロントページの続き (72)発明者 四戸 孝 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 Fターム(参考) 4M104 AA04 AA10 BB05 BB14 BB16 CC01 CC03 DD78 DD81 DD83 FF35 GG03 HH18 HH20 Continued on the front page (72) Inventor Takashi Yonohe 1-term, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa F-term in the Toshiba R & D Center (reference) 4M104 AA04 AA10 BB05 BB14 BB16 CC01 CC03 DD78 DD81 DD83 FF35 GG03 HH18 HH20

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】表面に凸部が形成された第1の半導体層を
有する基板と、 前記第1の半導体層上に形成され、前記第1の半導体層
の半導体材料よりも熱伝導率の低い金属材料からなる電
極層と、 前記凸部の上部領域に選択的に形成され、前記第1の半
導体層の構成材料と前記電極層の構成材料との合金から
なる合金層と、 を備えたことを特徴とする半導体装置。
A substrate having a first semiconductor layer having a convex portion formed on a surface thereof; a substrate formed on the first semiconductor layer and having a lower thermal conductivity than a semiconductor material of the first semiconductor layer. An electrode layer made of a metal material; and an alloy layer selectively formed in an upper region of the convex portion and made of an alloy of a constituent material of the first semiconductor layer and a constituent material of the electrode layer. A semiconductor device characterized by the above-mentioned.
【請求項2】第1導電型の第1の半導体層を有する基板
と、 前記第1の半導体層の表面領域の一部に選択的に形成さ
れた第2導電型の第2の半導体層と、 前記第1及び第2の半導体層上に形成され、前記第2の
半導体層の半導体材料よりも熱伝導率の低い金属材料か
らなる電極層と、 前記第2の半導体層の表面領域の少なくとも一部に選択
的に形成され、前記第2の半導体層の構成材料と前記電
極層の構成材料との合金からなる合金層と、 を備えたことを特徴とする半導体装置。
2. A substrate having a first semiconductor layer of a first conductivity type, and a second semiconductor layer of a second conductivity type selectively formed in a part of a surface region of the first semiconductor layer. An electrode layer formed on the first and second semiconductor layers and made of a metal material having a lower thermal conductivity than the semiconductor material of the second semiconductor layer; and at least a surface region of the second semiconductor layer. A semiconductor device, comprising: an alloy layer formed selectively on a part thereof and made of an alloy of a constituent material of the second semiconductor layer and a constituent material of the electrode layer.
【請求項3】前記第1及び第2の半導体層の半導体材料
は、SiC、ダイヤモンド又はGaNであることを特徴
とする請求項1又は2に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein a semiconductor material of the first and second semiconductor layers is SiC, diamond, or GaN.
【請求項4】前記電極層は、ショットキーバリアダイオ
ードのアノード電極であることを特徴とする請求項1乃
至3のいずれかに記載の半導体装置。
4. The semiconductor device according to claim 1, wherein said electrode layer is an anode electrode of a Schottky barrier diode.
【請求項5】表面に凸部が形成された第1の半導体層上
に、第1の半導体層の半導体材料よりも熱伝導率の低い
金属材料からなる電極層を形成する工程と、前記凸部上
の前記電極層に選択的にエネルギー線を照射して、前記
凸部の上部領域に前記第1の半導体層の構成材料と前記
電極層の構成材料との合金からなる合金層を選択的に形
成する工程と、 を有することを特徴とする半導体装置の製造方法。
5. A step of forming an electrode layer made of a metal material having a lower thermal conductivity than a semiconductor material of the first semiconductor layer on the first semiconductor layer having a projection formed on a surface thereof; Selectively irradiating the electrode layer on the portion with an energy beam to selectively form an alloy layer made of an alloy of the constituent material of the first semiconductor layer and the constituent material of the electrode layer in the upper region of the protrusion. A method of manufacturing a semiconductor device, comprising:
【請求項6】第1導電型の第1の半導体層上及び第1の
半導体層の表面領域の一部に選択的に形成された第2導
電型の第2の半導体層上に、第2の半導体層の半導体材
料よりも熱伝導率の低い金属材料からなる電極層を形成
する工程と、 前記第2の半導体層上の前記電極層に選択的にエネルギ
ー線を照射して、前記第2の半導体層の表面領域の少な
くとも一部に前記第2の半導体層の構成材料と前記電極
層の構成材料との合金からなる合金層を選択的に形成す
る工程と、 を有することを特徴とする半導体装置の製造方法。
6. A second conductive type second semiconductor layer selectively formed on a first conductive type first semiconductor layer and a part of a surface region of the first semiconductor layer. Forming an electrode layer made of a metal material having a lower thermal conductivity than the semiconductor material of the semiconductor layer; and selectively irradiating the electrode layer on the second semiconductor layer with energy rays, Selectively forming an alloy layer made of an alloy of the constituent material of the second semiconductor layer and the constituent material of the electrode layer on at least a part of the surface region of the semiconductor layer. A method for manufacturing a semiconductor device.
JP2000200224A 2000-06-30 2000-06-30 Semiconductor device and manufacturing method thereof Expired - Lifetime JP3523156B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000200224A JP3523156B2 (en) 2000-06-30 2000-06-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000200224A JP3523156B2 (en) 2000-06-30 2000-06-30 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002026341A true JP2002026341A (en) 2002-01-25
JP3523156B2 JP3523156B2 (en) 2004-04-26

Family

ID=18698120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000200224A Expired - Lifetime JP3523156B2 (en) 2000-06-30 2000-06-30 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3523156B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303025A (en) 2004-04-13 2005-10-27 Nissan Motor Co Ltd Semiconductor device
JP2007141986A (en) * 2005-11-16 2007-06-07 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof
JP2007250720A (en) * 2006-03-15 2007-09-27 Ngk Insulators Ltd Semiconductor element
JP2007534143A (en) * 2003-08-14 2007-11-22 クリー インコーポレイテッド Local annealing of metal-silicon carbide ohmic contacts and devices so formed
JP2009158519A (en) * 2007-12-25 2009-07-16 Toyota Motor Corp Semiconductor device and method of manufacturing the same
JP2011166181A (en) * 2011-05-31 2011-08-25 Sumitomo Electric Ind Ltd Rectifying element and method of manufacturing the same
EP2388804A1 (en) * 2009-01-16 2011-11-23 Showa Denko K.K. Method for manufacturing semiconductor element, semiconductor element and semiconductor device
JP2014150286A (en) * 2008-05-21 2014-08-21 Cree Inc Junction type barrier schottky diode with current surge capability
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US9231122B2 (en) 2011-09-11 2016-01-05 Cree, Inc. Schottky diode
JP2016066813A (en) * 2011-05-18 2016-04-28 ローム株式会社 Semiconductor device and method of manufacturing the same
JPWO2014065018A1 (en) * 2012-10-23 2016-09-08 富士電機株式会社 Manufacturing method of semiconductor device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534143A (en) * 2003-08-14 2007-11-22 クリー インコーポレイテッド Local annealing of metal-silicon carbide ohmic contacts and devices so formed
US9608166B2 (en) 2003-08-14 2017-03-28 Cree, Inc. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
JP2012114480A (en) * 2003-08-14 2012-06-14 Cree Inc Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
JP2005303025A (en) 2004-04-13 2005-10-27 Nissan Motor Co Ltd Semiconductor device
JP2007141986A (en) * 2005-11-16 2007-06-07 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof
JP2007250720A (en) * 2006-03-15 2007-09-27 Ngk Insulators Ltd Semiconductor element
US9171914B2 (en) 2006-03-15 2015-10-27 Ngk Insulators, Ltd. Semiconductor device
JP2009158519A (en) * 2007-12-25 2009-07-16 Toyota Motor Corp Semiconductor device and method of manufacturing the same
JP2014150286A (en) * 2008-05-21 2014-08-21 Cree Inc Junction type barrier schottky diode with current surge capability
EP2388804A1 (en) * 2009-01-16 2011-11-23 Showa Denko K.K. Method for manufacturing semiconductor element, semiconductor element and semiconductor device
US8679882B2 (en) 2009-01-16 2014-03-25 Show A Denko K.K. Method of manufacturing semiconductor device, semiconductor device, and semiconductor apparatus
EP2388804A4 (en) * 2009-01-16 2013-06-12 Showa Denko Kk Method for manufacturing semiconductor element, semiconductor element and semiconductor device
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US9595618B2 (en) 2010-03-08 2017-03-14 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2016066813A (en) * 2011-05-18 2016-04-28 ローム株式会社 Semiconductor device and method of manufacturing the same
JP2011166181A (en) * 2011-05-31 2011-08-25 Sumitomo Electric Ind Ltd Rectifying element and method of manufacturing the same
US9231122B2 (en) 2011-09-11 2016-01-05 Cree, Inc. Schottky diode
US9865750B2 (en) 2011-09-11 2018-01-09 Cree, Inc. Schottky diode
JPWO2014065018A1 (en) * 2012-10-23 2016-09-08 富士電機株式会社 Manufacturing method of semiconductor device
US9892919B2 (en) 2012-10-23 2018-02-13 Fuji Electric Co., Ltd. Semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP3523156B2 (en) 2004-04-26

Similar Documents

Publication Publication Date Title
JP5206541B2 (en) Semiconductor device and manufacturing method thereof
JP5725083B2 (en) Semiconductor device
JP3906076B2 (en) Semiconductor device
TWI528568B (en) Schottky diode
TW201318177A (en) Schottky diode employing recesses for elements of junction barrier array
WO2014030457A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2984478B2 (en) Conductivity modulation type semiconductor device and method of manufacturing the same
CN113035955B (en) Silicon carbide MOSFET device integrated with Schottky diode and preparation method thereof
JP3523156B2 (en) Semiconductor device and manufacturing method thereof
US10056501B2 (en) Power diode with improved reverse-recovery immunity
JP4123913B2 (en) Manufacturing method of semiconductor device
JP2002368214A (en) Mos transistor
JP2004247593A (en) Semiconductor device, and manufacturing method thereof
JP2020072137A (en) Semiconductor device
JP2012248736A (en) Semiconductor device
JP3952452B2 (en) Manufacturing method of semiconductor device
CN212365972U (en) Fuse PN schottky diode
JPH08116072A (en) Schottky barrier semiconductor device
JP2002231968A (en) Semiconductor device and method of manufacturing the same
JP4925596B2 (en) Nitride semiconductor device
KR101477358B1 (en) Semiconductor device and method for manufacturing the same
JP2003218354A (en) Semiconductor device and its manufacturing method
JP4989795B2 (en) Manufacturing method of IGBT
JP3879697B2 (en) Semiconductor device
JPH0227822B2 (en)

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040205

R151 Written notification of patent or utility model registration

Ref document number: 3523156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 10

EXPY Cancellation because of completion of term