JP2002026267A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 ２電源電圧にて動作する半導体装置におい
て、それらの電源が何らかの原因で入れ替わって接続さ
れた場合においても、半導体集積回路の劣化や破壊を防
止する。 【解決手段】 電圧Ｖ１の第１の外部電源３を、第１の
電源端子１を通じて供給する第１の回路部６と、電圧Ｖ
２（通常Ｖ１＞Ｖ２）の第２の外部電源４を、第２の電
源端子２を通じて供給する第２の回路部７と、第１の電
源端子１と第１の回路部６との間に設けられ電流遮断制
御部８によって制御されて第１の回路部６から第１の外
部電源３へ流れる電流を遮断する電流遮断手段５とを備
えた半導体装置において、電流遮断手段５と第１の回路
部６の接続部１０と、第２の電源端子２との間に、接続
部１０の電圧を第２の外部電源４によってクランプする
電圧クランプ手段９を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２電源電圧で動作
する半導体装置に関し、特に半導体装置内の回路部から
外部電源へ流れる電流を必要に応じて遮断する電流遮断
手段を備えた半導体装置に関するものである。

【０００２】

【従来の技術】図３は、従来の２電源電圧で動作する半
導体装置の構成図である。図３において２１は第１の電
源端子、２２は第２の電源端子、２３は第１の電源端子
に印加される第１の外部電源（電源電圧Ｖ１）、２４は
第２の電源端子に印加される第２の外部電源（電源電圧
Ｖ２）、２５はＭＯＳトランジスタで構成した電流遮断
手段である。また２６は第１の回路部で、電源電圧Ｖ１
にて動作するように設計されており、２７は第２の回路
部で、電源電圧Ｖ２にて動作するように設計されてい
る。また２８は電流遮断制御部であり、電流遮断手段２
５を制御して、必要に応じて第１の回路部２６から第１
の外部電源２３への電流を遮断する動作をする。また３
０は電流遮断手段２５と第１の回路部２６の接続部を示
しており、３１は第１の回路部２６と第２の回路部２７
の接続部を示している。第１の回路部２６と第２の回路
部２７は互いに信号の授受を行っている。

【０００３】以上のように構成された従来の半導体装置
について、以下その動作を説明する。通常動作において
は、第１の電源端子２１に印加される電圧Ｖ１と第２の
電源端子２２に印加される電圧Ｖ２の関係はＶ１＞Ｖ２
である。このような場合においては電流遮断制御部２８
は電流遮断手段２５を導通させており、Ｖ１は電流遮断
手段２５を通して第１の回路部２６に印加され、Ｖ２は
そのまま第２の回路部２７に印加される。第１の回路部
２６および第２の回路部２７はそれぞれ、電圧Ｖ１およ
び電圧Ｖ２にて動作するように設計されており、それぞ
れが所望の回路動作を行う。

【０００４】また、電流遮断制御部２８は、電源が切れ
たときや電源電圧が所定の値よりある程度以上低くなっ
たときには電流遮断手段２５を遮断するようになってい
る。これは、この際に発生する、第１の回路部２６から
第１の外部電源２３へ流れようとする電流を半導体装置
の回路動作に利用する機能を有しているからである。ま
た、接続部３０の電圧を電源電圧より高い値で動作させ
る必要がある場合においても、電流遮断制御部２８は電
流遮断手段２５を遮断するようになっている。

【０００５】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、何らかの原因で第１の外部電源２３と第２
の外部電源２４が誤って入れ替わって半導体装置に接続
された場合に、接続部３０の電圧が、接続部３１の電圧
に対して著しく低くなることが起こり得る。これは、電
源が誤って入れ替わって接続された時は第１の電源端子
２１に通常より低い電圧が印加されるので、上述のよう
に電流遮断制御部２８は電流遮断手段２５を遮断し、そ
の結果、接続部３０の電圧は第１の電源端子２１の電圧
に無関係になり、一方で第２の回路部２７には通常より
高い電源電圧が与えられているので、接続部３１の電圧
もそれによって通常より高いからである。これらの結
果、電源が誤って入れ替わって接続された時は半導体装
置の内部素子に逆バイアスが印加されることとなり、劣
化や破壊を起こすという欠点を有していた。

【０００６】本発明は、上記従来の欠点を解決するもの
で、電源が誤って入れ替わって接続された場合でも劣化
や破壊を起こすことのない半導体装置を提供することを
目的とする。

【０００７】

【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置は、電源が誤って入れ替わって
接続された時に電流遮断手段と第１の回路部の接続部の
電圧をクランプするような、電圧クランプ手段を備えた
構成を有している。

【０００８】すなわち、本発明の半導体装置は、第１の
外部電源から第１の電源端子を通じて電力が供給される
第１の回路部と、第２の外部電源から第２の電源端子を
通じて電力が供給される第２の回路部と、前記第１の電
源端子と前記第１の回路部との間に設けられ電流遮断制
御部によって制御されて前記第１の回路部から前記第１
の外部電源へ流れる電流を遮断する電流遮断手段とを備
えた半導体装置において、前記電流遮断手段と前記第１
の回路部の接続部と、前記第２の電源端子との間に接続
され、前記電流遮断手段と前記第１の回路部の接続部の
電圧を前記第２の外部電源によってクランプする電圧ク
ランプ手段を備えていることを特徴とするものである。

【０００９】この構成によれば、電源が誤って入れ替わ
って接続された場合でも、上記電圧クランプ手段によっ
て、電流遮断手段と第１の回路部の接続部の電圧はＶ２
−Ｖｄ（ＶｄはＰＮ接合の順方向電圧）にクランプさ
れ、この部分の電圧が、第1の回路部と第２の回路部の
接続部の電圧に比べて著しく低くなるのを抑えることが
でき、この結果、内部素子に逆バイアスが印加されるこ
とによる素子の劣化や破壊を防ぐことができる。なお上
記電圧クランプ手段は、この半導体装置が電流遮断手段
を備えた構成を有していることを利用して設けることが
可能な手段である。

【００１０】

【発明の実施の形態】以下本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。

【００１１】（実施の形態１）図１は、本発明の実施の
形態１における半導体装置の構成図である。図１におい
て、１は第１の電源端子、２は第２の電源端子、３は第
１の電源端子に印加される第１の外部電源（電源電圧Ｖ
１）、４は第２の電源端子に印加される第２の外部電源
（電源電圧Ｖ２）、５はＭＯＳトランジスタで構成され
た電流遮断手段である。また６は第１の回路部で、電源
電圧Ｖ１にて動作するように設計されており、７は第２
の回路部で、電源電圧Ｖ２にて動作するよう設計されて
いる。８は電流遮断手段５を制御する電流遮断制御部で
あり、その動作は従来例のそれと同様である。また、１
０は電流遮断手段５と第１の回路部６の接続部を示し、
１１は第１の回路部６と第２の回路部７の接続部を示し
ている。以上の構成および動作は従来例の場合と同様で
ある。

【００１２】本実施の形態１における従来例と異なる部
分は、電流遮断手段５と第１の回路部６の接続部１０
と、第２の電源端子２との間に電圧クランプ手段９を設
けた点である。この電圧クランプ手段９は、アノードが
第２の電源端子２に接続され、カソードが電流遮断手段
５と第１の回路部６の接続部１０へ接続されたダイオー
ドから構成されている。

【００１３】以上のように構成された本実施の形態１の
半導体装置について、以下その動作を説明する。通常動
作においては、第１の電源端子１に印加される電圧Ｖ１
と第２の電源端子２に印加される電圧Ｖ２の関係はＶ１
＞Ｖ２である。このような場合においては電流遮断制御
部８は電流遮断手段５を導通させており、Ｖ１は電流遮
断手段５を通して第１の回路部６に印加され、Ｖ２はそ
のまま第２の回路部７に印加される。第１の回路部６お
よび第２の回路部７はそれぞれ、電圧Ｖ１および電圧Ｖ
２にて動作するように設計されており、それぞれが所望
の回路動作を行う。

【００１４】電流遮断制御部８は、電源が切れたときや
電源電圧が所定の値よりある程度以上低くなったときに
は電流遮断手段５を遮断するようになっている。また、
電流遮断手段５と第１の回路部６の接続部１０の電圧を
電源電圧より高い値で動作させる必要がある場合におい
ても、電流遮断制御部８は電流遮断手段５を遮断するよ
うになっている。

【００１５】ここで、何らかの原因で、第１の外部電源
３と第２の外部電源４が誤って入れ替わって半導体装置
に接続された場合、電流遮断制御部８は上述のように電
流遮断手段５を遮断する。

【００１６】この時、本発明の電圧クランプ手段９がな
い場合においては、接続部１０の電圧が、接続部１１の
電圧に対して著しく低くなることが起こり得る。これ
は、電源が誤って入れ替わって接続された時は第１の電
源端子１に通常より低い電圧が印加されるので、上述の
ように電流遮断制御部８は電流遮断手段５を遮断し、そ
の結果、接続部１０の電圧は第１の電源端子１の電圧に
無関係になり、一方で第２の回路部７には通常より高い
電源電圧が与えられているので、接続部１１の電圧もそ
れによって通常より高いからである。これらの結果、半
導体装置の内部素子に逆バイアスがかかることとなり、
素子の劣化や破壊を起こす。

【００１７】これに対し、電圧クランプ手段９を図１の
ように設けることにより、電源が誤って入れ替わって接
続された場合でも接続部１０の電圧は常にＶ２−Ｖｄ
（ＶｄはＰＮ接合の順方向電圧）にクランプされること
で接続部１１の電圧に比べて著しく低くなることはな
く、逆バイアスがかかることによる素子の劣化や破壊を
防ぐことができる。

【００１８】以上のように、本実施の形態１によれば、
第１の外部電源３から第１の電源端子１を通じて電力が
供給される第１の回路部６と、第２の外部電源４から第
２の電源端子２を通じて電力が供給される第２の回路部
７と、第１の電源端子１と第１の回路部６との間に設け
られ電流遮断制御部８によって制御されて第１の回路部
６から第１の外部電源３へ流れる電流を遮断する電流遮
断手段５とを備えた半導体装置において、アノードが第
２の電源端子２に接続され、カソードが電流遮断手段５
と第１の回路部６の接続部１０へ接続されたダイオード
（電圧クランプ手段９）を設けることにより、電流遮断
手段５と第１の回路部６の接続部１０の電圧を、第２の
電源端子２の電圧からＶｄ（ＶｄはＰＮ接合の順方向電
圧）低い値にクランプして、電源が誤って入れ替わって
接続された時に半導体装置の内部素子に逆バイアスがか
かることによる劣化や破壊を防ぐことができる。

【００１９】（実施の形態２）以下、本発明の実施の形
態２について図面を参照しながら説明する。図２（ａ）
において、実施の形態１と同一構成要素には同一符号を
付している。すなわち、１は第１の電源端子、２は第２
の電源端子、３は第１の電源端子に印加される第１の外
部電源（電源電圧Ｖ１）、４は第２の電源端子に印加さ
れる第２の外部電源（電源電圧Ｖ２）、５はＭＯＳトラ
ンジスタで構成された電流遮断手段である。また６は第
１の回路部で、電源電圧Ｖ１にて動作するように設計さ
れており、７は第２の回路部で、電源電圧Ｖ２にて動作
するよう設計されている。８は電流遮断制御部であり、
電流遮断手段５を制御し、その動作は実施の形態１の場
合と同様である。１０は電流遮断手段５と第１の回路部
６の接続部を示し、１１は第１の回路部６と第２の回路
部７の接続部を示す。以上の構成および動作は実施の形
態１の場合と同様である。

【００２０】ここで、実施の形態１と異なるのは、電圧
クランプ手段１９をバイポーラトランジスタで構成した
点であり、そのコレクタ・エミッタの一端を第２の電源
端子２に接続し、他端を接続部１０に接続し、ベースを
電圧クランプ制御部１２に接続した点である。

【００２１】以上のように構成された本実施の形態２に
おける半導体装置について、以下その動作を説明する。
電圧クランプ制御部１２は、Ｖ１＞Ｖ２である通常動作
時においては電圧クランプ手段１９を遮断し、電源が誤
って入れ替わって接続されＶ１＜Ｖ２となると電圧クラ
ンプ手段１９を導通させるような動作を行う。その結
果、電源が誤って入れ替わって接続された時は接続部１
０の電圧はＶ２−Ｖｓａｔ（Ｖｓａｔはバイポーラトラ
ンジスタの飽和電圧）にクランプされることで、接続部
１０の電圧が接続部１１の電圧に比べて著しく低くなる
のを抑え、実施の形態１の場合と同様に、逆バイアスが
かかることによる素子の劣化や破壊を防ぐことができ
る。

【００２２】以上のように本実施の形態２によれば、第
１の外部電源３から第１の電源端子１を通じて電力が供
給される第１の回路部６と、第２の外部電源４から第２
の電源端子２を通じて電力が供給される第２の回路部７
と、第１の電源端子１と第１の回路部６との間に設けら
れ電流遮断制御部８によって制御されて第１の回路部６
から第１の外部電源３へ流れる電流を遮断する電流遮断
手段５とを備えた半導体装置において、コレクタ・エミ
ッタの一端が第２の電源端子２に接続され、他端が電流
遮断手段５と第１の回路部６の接続部１０へ接続され、
ベースが電圧クランプ制御部１２へ接続されたトランジ
スタ（電圧クランプ手段１９）を設けることにより、電
流遮断手段５と第１の回路部６の接続部１０の電圧を第
２の電源端子２の電圧からＶｓａｔ（Ｖｓａｔはバイポ
ーラトランジスタの飽和電圧）低い値にクランプして、
電源が誤って入れ替わって接続された時に半導体装置の
内部素子に逆バイアスがかかることによる劣化や破壊を
防ぐことができる。

【００２３】なお、ここでは電圧クランプ手段１９とし
てバイポーラトランジスタを用いたが、図２（ｂ）のよ
うにＭＯＳトランジスタを用いても、同様の作用効果を
得ることができる。

【００２４】また、実施の形態１および２において、電
流遮断手段５としてＭＯＳトランジスタを用いたが、バ
イポーラトランジスタやダイオードを用いてもよい。

【００２５】

【発明の効果】以上説明したように、本発明によれば、
第１の外部電源から第１の電源端子を通じて電力が供給
される第１の回路部と、第２の外部電源から第２の電源
端子を通じて電力が供給される第２の回路部と、前記第
１の電源端子と前記第１の回路部との間に設けられ電流
遮断制御部によって制御されて前記第１の回路部から前
記第１の外部電源へ流れる電流を遮断する電流遮断手段
とを備えた半導体装置において、前記電流遮断手段と前
記第１の回路部の接続部と、前記第２の電源端子との間
に接続され、前記電流遮断手段と前記第１の回路部の接
続部の電圧を前記第２の外部電源によってクランプする
電圧クランプ手段を設けることにより、電源の誤接続に
よる素子の劣化や破壊を防ぐことが可能な優れた半導体
装置を実現することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における半導体装置の構
成図

【図２】本発明の実施の形態２における半導体装置の構
成図

【図３】従来の半導体装置の構成図

【符号の説明】

１ 第１の電源端子 ２ 第２の電源端子 ３ 第１の外部電源 ４ 第２の外部電源 ５ 電流遮断手段 ６ 第１の回路部 ７ 第２の回路部 ８ 電流遮断制御部 ９，１９ 電圧クランプ手段 １０，１１ 接続部 １２ 電圧クランプ制御部

フロントページの続き Ｆターム(参考） 5F038 BH04 BH07 BH14 DF06 EZ20 5H410 BB02 CC02 DD02 EA11 EA32 EB01 FF03 LL01 LL05 LL18 LL20 5J055 AX31 AX38 AX64 BX16 CX00 CX10 DX22 EY12 EY17 EY21 EZ16 EZ62 GX02

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１の外部電源から第１の電源端子を通
   じて電力が供給される第１の回路部と、第２の外部電源
   から第２の電源端子を通じて電力が供給される第２の回
   路部と、前記第１の電源端子と前記第１の回路部との間
   に設けられ電流遮断制御部によって制御されて前記第１
   の回路部から前記第１の外部電源へ流れる電流を遮断す
   る電流遮断手段とを備えた半導体装置において、 前記電流遮断手段と前記第１の回路部の接続部と、前記
   第２の電源端子との間に接続され、前記電流遮断手段と
   前記第１の回路部の接続部の電圧を前記第２の外部電源
   によってクランプする電圧クランプ手段を備えているこ
   とを特徴とする半導体装置。
2. 【請求項２】 電圧クランプ手段は、アノードが第２の
   電源端子に接続され、カソードが電流遮断手段と第１の
   回路部の接続部へ接続されたダイオードであることを特
   徴とする請求項１記載の半導体装置。
3. 【請求項３】 電圧クランプ手段は、コレクタ・エミッ
   タの一端が第２の電源端子に接続され、他端が電流遮断
   手段と第１の回路部の接続部へ接続され、ベースが電圧
   クランプ手段を制御する電圧クランプ制御手段に接続さ
   れたトランジスタであることを特徴とする請求項１記載
   の半導体装置。