JP2002025906A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2002025906A
JP2002025906A JP2000205412A JP2000205412A JP2002025906A JP 2002025906 A JP2002025906 A JP 2002025906A JP 2000205412 A JP2000205412 A JP 2000205412A JP 2000205412 A JP2000205412 A JP 2000205412A JP 2002025906 A JP2002025906 A JP 2002025906A
Authority
JP
Japan
Prior art keywords
film
pattern
crystal silicon
silicon film
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000205412A
Other languages
Japanese (ja)
Other versions
JP4514908B2 (en
Inventor
Fumiyo Takeuchi
文代 竹内
Yasuyoshi Mishima
康由 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000205412A priority Critical patent/JP4514908B2/en
Publication of JP2002025906A publication Critical patent/JP2002025906A/en
Application granted granted Critical
Publication of JP4514908B2 publication Critical patent/JP4514908B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor which enables uniform and large crystal grains to be formed in an active region of a number of transistors on a glass substrate, and a semiconductor device. SOLUTION: The method has a process for forming a structure wherein a non-single crystal silicon film, a pattern 16a of a light transmitting insulation film, and a pattern 18a of a metallic film whose area is smaller than that of the pattern of the insulation film are laminated from below one by one, and a process for heating a non-single crystal silicon film by casting laser light by using a pattern of a metallic film as a mask through a pattern of an insulation film, and dissolving a part of the non-single crystal silicon film. After a molten region of a non-single crystal silicon film is enlarged through heat conduction and the non-single crystal silicon film below a pattern of a metallic film is dissolved, the molten non-single crystal silicon film is cooled and crystallized, and a polycrystalline silicon 14b is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に関する。さらに、詳しくは液晶パネ
ルなどに用いられる薄膜トランジスタなどに関する。
The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device. More specifically, the present invention relates to a thin film transistor used for a liquid crystal panel and the like.

【0002】[0002]

【従来の技術】低消費電力、低電圧動作、軽量、薄型、
カラー表示などを特徴とする液晶パネルは、パーソナル
コンピューター(PC)やビデオ機器などへ急速にその
用途を拡大している。近年、アクティブマトリクス駆動
のカラー液晶パネルは、ブラウン管(cathod ray tube
: CRT)に近い高画質が期待できるので、高画質
化、大画面化が進められている。
2. Description of the Related Art Low power consumption, low voltage operation, lightweight, thin,
Liquid crystal panels characterized by color display and the like are rapidly expanding their applications to personal computers (PCs) and video equipment. In recent years, active matrix driven color liquid crystal panels have been used in cathode ray tubes (cathod ray tube).
(CRT), a high image quality can be expected.

【0003】ところで、液晶パネルには薄膜トランジス
タ(以下、TFTという)が設けられており、TFTが
スイッチング素子となり、液晶の配向が制御され、画像
が表示される。TFTは通常、ガラス基板上にアモルフ
ァスシリコン膜を成長させ、これをチャネル導体として
トランジスタを構成する。TFTは液晶パネルの高画質
化のため、速い応答速度が要求されている。しかしなが
ら、アモルファスシリコンは単結晶シリコンや多結晶シ
リコンに比べて電流担体の移動度が低いため、TFTの
応答速度を上げるには限界がある。
A liquid crystal panel is provided with a thin film transistor (hereinafter, referred to as a TFT). The TFT serves as a switching element, the orientation of the liquid crystal is controlled, and an image is displayed. In a TFT, an amorphous silicon film is usually grown on a glass substrate, and this is used as a channel conductor to constitute a transistor. TFTs are required to have a high response speed in order to improve the image quality of liquid crystal panels. However, since the mobility of the current carrier is lower in amorphous silicon than in single crystal silicon or polycrystalline silicon, there is a limit in increasing the response speed of the TFT.

【0004】また、アモルファスシリコンは電流担体の
移動度が低いので、TFTを駆動させるドライバICを
ガラス基板上にTFTと同時に製造できない。従って、
ドライバICは単結晶シリコン基板を用いた通常のLS
Iのプロセスで製造され、液晶パネルに実装されてい
る。多結晶シリコンはアモルファスシリコンより電流担
体の移動度が高いので、多結晶シリコンを能動層に用い
ることにより、所望の応答速度をもつTFTやドライバ
ICを製造することができる。しかしながら、多結晶シ
リコンは600℃以上の加熱雰囲気でSiH4 などを熱
分解するCVD(Chemical Vapor Deposition )法で成
膜される。液晶パネルに使用する基板であるガラス基板
の融点は、多結晶シリコンの成長温度より低いため、ガ
ラス基板上に直接、結晶性のよい多結晶シリコンを成長
させることができない。このため、結晶性がよく、高移
動度が得られる多結晶シリコンを成長させる基板として
融点が高い石英ガラスを使用する必要がある。しかし、
この石英ガラスは高価であるため、特殊用途の液晶パネ
ルにのみに用いられ、一般の液晶パネルには用いられて
いない。
[0004] Further, since amorphous silicon has a low mobility of a current carrier, a driver IC for driving a TFT cannot be manufactured on a glass substrate simultaneously with the TFT. Therefore,
The driver IC is an ordinary LS using a single crystal silicon substrate.
It is manufactured by the process I and mounted on a liquid crystal panel. Since polycrystalline silicon has a higher current carrier mobility than amorphous silicon, a TFT or driver IC having a desired response speed can be manufactured by using polycrystalline silicon for the active layer. However, polycrystalline silicon is formed by a CVD (Chemical Vapor Deposition) method of thermally decomposing SiH 4 or the like in a heating atmosphere of 600 ° C. or more. Since the melting point of a glass substrate, which is a substrate used for a liquid crystal panel, is lower than the growth temperature of polycrystalline silicon, polycrystalline silicon having good crystallinity cannot be grown directly on the glass substrate. Therefore, it is necessary to use quartz glass having a high melting point as a substrate on which polycrystalline silicon having good crystallinity and high mobility can be obtained. But,
Since this quartz glass is expensive, it is used only for liquid crystal panels for special purposes, and is not used for general liquid crystal panels.

【0005】ガラス基板上に多結晶シリコン膜を得る方
法としては、まず、ガラス基板上にアモルファスシリコ
ン膜を低温のCVD法にて成膜し、短パルスのエキシマ
レーザーを照射することにより、ガラス基板に影響を与
えないで、アモルファスシリコン膜のみを溶融し、結晶
化させて多結晶シリコンを得る方法が多く用いられてい
る。近年では、このために、ガラス基板の大口径化に対
応した高出力、線状ビームのエキシマレーザーが開発さ
れている。
[0005] As a method of obtaining a polycrystalline silicon film on a glass substrate, first, an amorphous silicon film is formed on a glass substrate by a low-temperature CVD method and irradiated with a short-pulse excimer laser. In many cases, only the amorphous silicon film is melted and crystallized to obtain polycrystalline silicon without affecting the characteristics. In recent years, for this purpose, a high-output, linear-beam excimer laser corresponding to a large-diameter glass substrate has been developed.

【0006】 [0006]

【発明が解決しようとする課題】 しかしながら、レーザ
ー照射によって溶融結晶化して得られる多結晶シリコン
は、照射エネルギー密度だけではなくビームプロファイ
ルやアモルファスシリコンの膜表面の状態にも影響を受
け易い。従って、大口径のガラス基板上に、広範囲にわ
たって、均一に結晶粒径の大きな多結晶シリコンを形成
することは困難であった。
[Problems to be solved by the invention] However, laser
-Polycrystalline silicon obtained by melt crystallization by irradiation
Not only beam energy density but also beam profiling
And amorphous silicon film surface conditions.
It's easy. Therefore, a wide area can be covered on a large-diameter glass substrate.
As a result, polycrystalline silicon with a large grain size is formed uniformly
It was difficult to do.

【0007】図6(a)及び図6(b)はガラス基板内
のシリコンの結晶性を評価したグラフである。図6
(a)は高いエネルギーで照射した場合のピーク波数を
示すグラフであり、図6(b)は比較的低いエネルギー
で照射した場合のピーク波数を示すグラフである。図6
(a)及び図6(b)の横軸はともにガラス基板上に形
成した多結晶シリコンの位置を示し、縦軸はともにピー
ク波数を示す。非晶質シリコン(α−Si)は480c
-1付近にブロードな山をもち、単結晶シリコン(c−
Si)は520.5cm-1にピークをもち、多結晶シリ
コン(p−Si)はその中間的なピークを示す。エキシ
マレーザーで形成した多結晶シリコンはピーク波数が大
きい方が電流担体の移動度が高いものが得られやすいと
いう相関がある。
FIGS. 6A and 6B are graphs for evaluating the crystallinity of silicon in a glass substrate. FIG.
(A) is a graph showing the peak wave number when irradiated with high energy, and FIG. 6 (b) is a graph showing the peak wave number when irradiated with relatively low energy. FIG.
The horizontal axes of (a) and FIG. 6 (b) both indicate the position of the polycrystalline silicon formed on the glass substrate, and the vertical axes both indicate the peak wave number. 480c of amorphous silicon (α-Si)
It has a broad peak near m -1 and single crystal silicon (c-
Si) has a peak at 520.5 cm -1 , and polycrystalline silicon (p-Si) has an intermediate peak. Polycrystalline silicon formed by excimer laser has a correlation that a higher peak wavenumber facilitates obtaining a current carrier with higher mobility.

【0008】比較的低いレーザーエネルギーの条件で
は、図6(b)に示すように、ピーク波数のバラツキ、
すなわち、結晶粒径のバラツキは小さいが、ピーク波数
が低い、すなわち、結晶粒径の小さい結晶しか得られな
い。従って、この条件で得られた多結晶シリコンを用い
ても速い応答速度のTFTを製造することができない。
一方、比較的高いエネルギーの条件では、図6(a)に
示すように、部分的にはに示すようなピーク波数の高
い箇所があり、大きな結晶粒径の多結晶シリコンが得ら
れていることがわかる。しかし、に示すようにピーク
波数が低いところがあり、結晶粒径のバラツキが大きい
ことを示している。また、得られた多結晶シリコンの表
面の凹凸も大きくなっている。結晶性のバラツキが大き
くなるのは、レーザーパワーの変動やビームのエッジの
影響があったためである。
[0008] Under the condition of relatively low laser energy, as shown in FIG.
That is, although the variation in the crystal grain size is small, the peak wave number is low, that is, only a crystal having a small crystal grain size can be obtained. Therefore, even if the polycrystalline silicon obtained under these conditions is used, a TFT having a high response speed cannot be manufactured.
On the other hand, under the condition of relatively high energy, as shown in FIG. 6A, there is a portion having a high peak wave number as shown in FIG. 6A, and polycrystalline silicon having a large crystal grain size is obtained. I understand. However, as shown in the figure, there is a place where the peak wave number is low, which indicates that the variation in the crystal grain size is large. In addition, the irregularities on the surface of the obtained polycrystalline silicon are large. The large variation in crystallinity is due to the influence of laser power fluctuation and beam edge.

【0009】以上のように、従来の技術ではガラス基板
上のアモルファスシリコン膜にレーザー光を照射するこ
とにより、結晶粒径の大きい多結晶シリコンを広範囲に
わたって均一に得ることができない。TFTやドライバ
ICの応答速度は能動層である多結晶シリコンの結晶粒
の大きさに依存し、結晶粒が大きい方が、応答速度が速
い。従って、従来の技術では、TFTやドライバICの
応答速度のバラツキが大きく、所望の応答速度をもつT
FTやドライバICをガラス基板上に歩留りよく製造す
ることができないという問題がある。
As described above, in the prior art, polycrystalline silicon having a large crystal grain size cannot be uniformly obtained over a wide range by irradiating an amorphous silicon film on a glass substrate with laser light. The response speed of a TFT or a driver IC depends on the size of the crystal grains of polycrystalline silicon as an active layer, and the larger the crystal grains, the faster the response speed. Therefore, according to the conventional technology, the response speed of the TFT and the driver IC varies widely, and the T
There is a problem that FTs and driver ICs cannot be manufactured on a glass substrate with good yield.

【0010】本発明は以上の問題点を鑑みて創作された
ものであり、ガラス基板上の多数のトランジスタの能動
領域に、均一で、かつ大きな結晶粒を形成することがで
きる半導体の製造方法及び半導体装置を提供することを
目的とする。
The present invention has been made in view of the above problems, and provides a method of manufacturing a semiconductor capable of forming uniform and large crystal grains in active regions of a large number of transistors on a glass substrate. It is an object to provide a semiconductor device.

【0011】[0011]

【課題を解決するための手段】上記した課題を解決する
ため、本発明は絶縁性基板の上に、下から順に、非単結
晶シリコン膜と透光性の絶縁膜のパターンと、前記絶縁
膜のパターンの面積より小さい面積を有する金属膜のパ
ターンとが積層された構造を形成する工程と、前記金属
膜のパターンをマスクとして、かつ前記絶縁膜のパター
ンを通して、前記非単結晶シリコン膜にレーザー光を照
射して加熱し、前記非単結晶シリコン膜の一部を溶融さ
せる工程と、熱伝導により前記非単結晶シリコン膜の溶
融領域を広げて、前記金属膜のパターンの下の前記非単
結晶シリコン膜を溶融させる工程と、前記溶融した非単
結晶シリコン膜が冷却されて、結晶化し、多結晶シリコ
ンを形成する工程とを有することを特徴とする。
In order to solve the above-mentioned problems, the present invention provides, in order from the bottom, a pattern of a non-single-crystal silicon film and a light-transmitting insulating film on an insulating substrate; Forming a structure in which a pattern of a metal film having an area smaller than the area of the pattern is laminated, and using the pattern of the metal film as a mask and the pattern of the insulating film to form a laser on the non-single-crystal silicon film. Irradiating light and heating to melt a part of the non-single-crystal silicon film; and expanding a melting region of the non-single-crystal silicon film by heat conduction to form the non-single-crystal silicon film under the metal film pattern. A step of melting the crystalline silicon film; and a step of cooling and crystallizing the melted non-single-crystal silicon film to form polycrystalline silicon.

【0012】以上のように、本発明においては、非単結
晶シリコン膜全体にわたって結晶粒径が均一でかつ、大
きな多結晶シリコンを得るのではなく、結晶粒径の大き
さにより特性に影響を与える領域のみに結晶粒径が均一
でかつ大きな多結晶シリコン膜を得ることができるよう
にすることを目的としている。本発明によれば、非単結
晶シリコン膜上に下から順に絶縁膜のパターンと、この
絶縁膜のパターンより小さい面積を有する金属膜のパタ
ーンとを積層した構造、いわゆる、階段形状を形成して
いる。そして、この階段形状でレーザー光を照射して非
単結晶シリコン膜を溶融している。このとき、レーザー
光は絶縁膜のパターンを通過し、非単結晶シリコン膜ま
で達する。この場合、絶縁膜のパターンに反射防止膜の
機能をもたせることにより、レーザーエネルギーをより
効率よく用いることができる。
As described above, in the present invention, instead of obtaining polycrystalline silicon having a uniform crystal grain size over the entire non-single-crystal silicon film and having a large size, characteristics are affected by the size of the crystal grain. It is an object of the present invention to obtain a polycrystalline silicon film having a uniform crystal grain size and a large area only in a region. According to the present invention, a structure in which a pattern of an insulating film and a pattern of a metal film having an area smaller than the pattern of the insulating film are stacked from the bottom on a non-single-crystal silicon film, that is, a so-called stepped shape is formed. I have. Then, the non-single-crystal silicon film is melted by irradiating laser light in this step shape. At this time, the laser light passes through the pattern of the insulating film and reaches the non-single-crystal silicon film. In this case, the laser energy can be used more efficiently by giving the function of the antireflection film to the pattern of the insulating film.

【0013】すなわち、非単結晶シリコン膜は金属膜の
パターンの外側の絶縁膜のパターンの下の領域でレーザ
ー光の照射を受けるので、そこは金属膜のパターンの直
下の領域より高温となり溶融させることがきる。また、
金属膜のパターンの直下の非単結晶シリコン膜はレーザ
ー光の照射を受けないが、金属膜のパターンの外側の領
域から熱拡散(熱伝導)で温度が上がり溶融させること
ができる。このとき、非単結晶シリコン膜の温度分布
は、金属膜のパターンの直下の領域では、金属膜のパタ
ーンの外側であって絶縁膜のパターンの下の領域より温
度が低い状態となる。
That is, the non-single-crystal silicon film is irradiated with laser light in a region below the pattern of the insulating film outside the pattern of the metal film. I can do it. Also,
The non-single-crystal silicon film immediately below the metal film pattern is not irradiated with the laser light, but can be melted by increasing the temperature by heat diffusion (thermal conduction) from a region outside the metal film pattern. At this time, the temperature distribution of the non-single-crystal silicon film is such that, in a region immediately below the metal film pattern, the temperature is outside the metal film pattern and lower than the region below the insulating film pattern.

【0014】これが冷却されるときには、金属膜のパタ
ーンは熱伝導度が高いので、金属膜のパターンの直下の
非単結晶シリコン膜の冷却速度は速い。これに対して、
絶縁膜のパターンは熱伝導度が低いので、絶縁膜のパタ
ーンの下の非単結晶シリコン膜の冷却速度は遅い。従っ
て、金属膜のパターンの下の中央部から外側両側に向か
って結晶化が進む。
When this is cooled, the pattern of the metal film has a high thermal conductivity, so that the cooling rate of the non-single-crystal silicon film immediately below the pattern of the metal film is high. On the contrary,
Since the thermal conductivity of the insulating film pattern is low, the cooling rate of the non-single-crystal silicon film below the insulating film pattern is low. Therefore, crystallization proceeds from the central portion below the pattern of the metal film toward both outer sides.

【0015】これにより、絶縁性基板上の非単結晶シリ
コン膜の所望の領域を自己整合的に結晶粒径が均一で、
かつ大きな多結晶シリコンに変換することができる。従
って、上記階段形状を絶縁性基板上の多数のトランジス
タを形成する領域に形成しておくことにより、特にその
能動層に限って電流担体の移動度が高い多結晶シリコン
を広い範囲にわたって、均一に形成することができる。
Thus, a desired region of the non-single-crystal silicon film on the insulating substrate has a uniform crystal grain size in a self-aligned manner,
In addition, it can be converted to large polycrystalline silicon. Therefore, by forming the staircase shape in a region where a large number of transistors are formed on the insulating substrate, the polycrystalline silicon having a high mobility of the current carrier, particularly only in the active layer, can be uniformly spread over a wide range. Can be formed.

【0016】上記方法をトランジスタの作成に適用した
場合、例えば、金属膜のパターンをゲート電極とし、そ
の下の絶縁膜のパターンをゲート絶縁膜とし、その下の
多結晶シリコン膜をトランジスタのチャネル領域とする
と、そのチャネル領域ではチャネル長の方向に一つの結
晶粒が形成される。このとき、チャネル長方向に交差す
る方向に延びるチャネル幅が広い場合、チャネル幅方向
にこの結晶粒が複数並ぶことになる。このように、チャ
ネル長方向に大きな粒径の結晶が一つしかなく、この結
晶粒がチャネル幅方向に連なってチャネル領域を構成し
ている。従って、チャネル長の方向には結晶と結晶との
粒界が存在しないので、電流担体の移動度が上がり、ト
ランジスタの応答速度をはじめとするその他の特性を向
上させることができる。
When the above method is applied to the fabrication of a transistor, for example, a metal film pattern is used as a gate electrode, an underlying insulating film pattern is used as a gate insulating film, and a polycrystalline silicon film thereunder is used as a channel region of the transistor. Then, one crystal grain is formed in the channel region in the channel length direction. At this time, when the channel width extending in the direction intersecting with the channel length direction is wide, a plurality of crystal grains are arranged in the channel width direction. As described above, there is only one crystal having a large grain size in the channel length direction, and the crystal grains continue in the channel width direction to form a channel region. Therefore, since there is no grain boundary between crystals in the direction of the channel length, the mobility of the current carrier is increased, and other characteristics such as the response speed of the transistor can be improved.

【0017】さらに、上記階段状形状を絶縁性基板上の
多数のトランジスタを形成する領域に形成しておくこと
により、単結晶シリコンを能動層としたトランジスタに
近い特性をもつ高性能なトランジスタを大口径の絶縁性
基板上に歩留りよく形成することができる。さらに、絶
縁性基板上に駆動回路一体型の液晶パネルを容易に製造
することができる。
Further, by forming the step-like shape in a region where a large number of transistors are formed on an insulating substrate, a high-performance transistor having characteristics close to a transistor using single crystal silicon as an active layer can be obtained. It can be formed with good yield on an insulating substrate having a large diameter. Further, a liquid crystal panel integrated with a drive circuit can be easily manufactured on an insulating substrate.

【0018】[0018]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図を参照しながら説明する。 (第1の実施の形態)図1(a)は本発明の第1の実施
の形態の半導体装置を示す断面図であり、図1(b)は
平面図である。図1(a)は、図1(b)のIV―IV
に沿った断面図である。
Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIG. 1A is a sectional view showing a semiconductor device according to a first embodiment of the present invention, and FIG. 1B is a plan view. FIG. 1 (a) is a sectional view taken along the line IV-IV in FIG.
FIG.

【0019】図1(a)に示すように、ガラス基板10
の上に下から順に、p−Si膜パターン14、SiO2
膜パターン16a及びMoからなる金属膜パターン18
aが形成されている。SiO2 膜パターン16aはSi
2 膜パターン16aの下に形成されたp−Si膜パタ
ーン14bの面積より小さく形成されている。また、S
iO2 膜パターン16aの上に形成された金属膜パター
ン18aはSiO2 膜パターン16aの面積より小さく
形成されている。
As shown in FIG. 1A, a glass substrate 10
P-Si film pattern 14, SiO 2
Metal film pattern 18 composed of film pattern 16a and Mo
a is formed. The SiO 2 film pattern 16a is made of Si
O 2 is formed smaller than the area of the p-Si film pattern 14b formed below the film pattern 16a. Also, S
The metal film pattern 18a formed on the iO 2 film pattern 16a is formed smaller than the area of the SiO 2 film pattern 16a.

【0020】すなわち、下から順に、a−Si膜パター
ン14、SiO2 膜パターン16a及び金属膜パターン
18aがいわゆる、階段形状に形成されている。ここ
で、p−Si膜パターン14bはトランジスタの能動層
であり、SiO2膜パターン16aはゲート絶縁膜であ
り、金属膜パターン18aはゲート電極である。p−S
i膜パターン14bにはソース15b及びドレイン15
aが形成されている。ソース15bとドレイン15aと
の間のチャネル長の方向には結晶粒(グレイン)が一つ
形成され、それがチャネル長に交差する方向に複数並ん
でトランジスタのチャネル部を構成している。
That is, the a-Si film pattern 14, the SiO 2 film pattern 16a, and the metal film pattern 18a are formed in a so-called stepped shape from the bottom. Here, the p-Si film pattern 14b is an active layer of the transistor, the SiO 2 film pattern 16a is a gate insulating film, and the metal film pattern 18a is a gate electrode. p-S
The i-film pattern 14b has a source 15b and a drain 15
a is formed. One crystal grain (grain) is formed in the direction of the channel length between the source 15b and the drain 15a, and a plurality of grains are arranged in a direction intersecting the channel length to form a channel portion of the transistor.

【0021】この実施の形態の半導体装置によれば、ト
ランジスタのチャネル長の方向にp−Siの結晶粒が一
つしかない。すなわち、チャネル長の方向には結晶と結
晶の粒界が存在しないので、電流担体の移動度を向上さ
せることができる。従って、トランジスタの応答速度を
はじめとするトランジスタ特性を向上させることができ
る。
According to the semiconductor device of this embodiment, there is only one p-Si crystal grain in the direction of the channel length of the transistor. That is, since there is no crystal grain boundary in the direction of the channel length, the mobility of the current carrier can be improved. Therefore, transistor characteristics such as the response speed of the transistor can be improved.

【0022】(第2の実施の形態)図2(a)〜(d)
の左側の図面は本発明の第2の実施の形態の半導体装置
の製造方法を工程順に説明する断面図であり、図2
(a)〜(c)の右側の図面は平面図である。図2
(a)〜(c)の左側の断面図は右側の平面図のV−
V、VI―VI及びVII−VIIに沿った断面を示
す。第2の実施の形態の半導体装置の製造方法において
は、a−Si膜14cをパターニングした後に溶融・結
晶化させてp−Si膜パターン14dを形成し、かつa
−Si膜パターン14c上のレーザー光を透光させるた
めのSiO2 膜パターン16b及びレーザー光を反射さ
せるための金属膜パターン18bをそのまま残して、そ
れぞれゲート絶縁膜及びゲート電極として用いているこ
とを特徴としている。
(Second Embodiment) FIGS. 2A to 2D
2 are cross-sectional views for explaining a method of manufacturing a semiconductor device according to the second embodiment of the present invention in the order of steps.
The drawings on the right side of (a) to (c) are plan views. FIG.
The cross-sectional views on the left side of (a) to (c) are V- in the plan view on the right side.
5 shows a section along V, VI-VI and VII-VII. In the method of manufacturing a semiconductor device according to the second embodiment, the p-Si film pattern 14d is formed by patterning the a-Si film 14c and then melting and crystallizing the same.
That the SiO 2 film pattern 16b for transmitting the laser light on the Si film pattern 14c and the metal film pattern 18b for reflecting the laser light are left as they are and used as the gate insulating film and the gate electrode, respectively. Features.

【0023】図2(a)に示すように、まず、PE−C
VD(Plasma enhanced chemicalvapor deposition)に
より、絶縁性基板であるガラス基板10a上に下から順
に、SiO2 、及び非単結晶シリコンである非晶質シリ
コン(以下、a−Siという)を連続成長させ、それぞ
れ、下地SiO2 膜12a、及びa−Si膜を形成す
る。a−Si膜の膜厚は例えば50nmとする。なお、
ガラス基板10a上にシリカコートされたものを使用し
てもよい。
As shown in FIG. 2A, first, PE-C
By VD (Plasma enhanced chemical vapor deposition), SiO 2 and amorphous silicon (hereinafter referred to as a-Si) as non-single-crystal silicon are continuously grown on a glass substrate 10 a as an insulating substrate in order from the bottom, A base SiO 2 film 12a and an a-Si film are formed respectively. The thickness of the a-Si film is, for example, 50 nm. In addition,
A glass substrate 10a coated with silica may be used.

【0024】次いで、a−Si膜上にフォトリソグラフ
ィーによりレジスト膜(図示せず)をパターニングし、
これをマスクにしてa−Si膜を島状にパターニングし
てa−Si膜パターン14cを形成する。次に、図2
(b)に示すように、a−Si膜パターン14cの上
に、CVD法にてSiO2 膜を50nm成膜し、スパッ
タリングによりSiO2 膜12a上にMo膜を300n
m成膜する。フォトリソグラフィーにてレジスト膜(図
示せず)をa−Si膜パターン14cの面積より小さく
なるようにパターニングし、これをマスクにしてMo膜
をエッチングして、ゲート電極18bを形成する。ゲー
ト電極18bの幅は2μm以下で形成するのが好まし
く、例えば、0.8μmで形成する。
Next, a resist film (not shown) is patterned on the a-Si film by photolithography,
Using this as a mask, the a-Si film is patterned into an island shape to form an a-Si film pattern 14c. Next, FIG.
As shown in (b), a 50 nm thick SiO 2 film is formed on the a-Si film pattern 14c by the CVD method, and a 300 nm Mo film is formed on the SiO 2 film 12a by sputtering.
m is formed. A resist film (not shown) is patterned by photolithography so as to be smaller than the area of the a-Si film pattern 14c, and using this as a mask, the Mo film is etched to form a gate electrode 18b. The width of the gate electrode 18b is preferably 2 μm or less, for example, 0.8 μm.

【0025】次に、同じく図2(b)に示すように、フ
ォトリソグラフィーでレジスト膜(図示せず)をa−S
i膜パターン14cの面積より小さく、かつゲート電極
18bより大きい面積になるようにパターニングし、こ
れをマスクにしてSiO2 膜をエッチングして、ゲート
絶縁膜16bを形成する。これにより、a−Si膜パタ
ーン14c、ゲート絶縁膜16b及びゲート電極18b
が下から順に階段形状になるように形成される。
Next, as shown in FIG. 2B, a resist film (not shown) is formed by a-S by photolithography.
Patterning is performed so that the area is smaller than the area of the i-film pattern 14c and larger than the gate electrode 18b, and the SiO 2 film is etched using the mask as a mask to form the gate insulating film 16b. Thereby, the a-Si film pattern 14c, the gate insulating film 16b, and the gate electrode 18b
Are formed so as to form a step shape from the bottom in order.

【0026】次に、ガラス基板10aの温度を室温に保
持した状態で、パルス幅が40nsec〜数100ns
ecのパルス状の紫外線レーザー、例えば、Xe−Cl
エキシマレーザー(波長308nm)を用いて、エネル
ギー密度約350mJ/cm 2 で、ガラス基板10a上
のa−Si膜パターン14cに照射する。パルス状の紫
外線レーザーを用いているのはガラス基板10に影響を
与えないで、a−Si膜14cを加熱するためである。
Next, the temperature of the glass substrate 10a is maintained at room temperature.
Pulse width from 40 ns to several hundred ns
ec pulsed ultraviolet laser, for example, Xe-Cl
Using excimer laser (wavelength 308nm),
Energy density about 350mJ / cm TwoOn the glass substrate 10a
Is irradiated on the a-Si film pattern 14c. Pulsed purple
The use of an external laser affects the glass substrate 10
This is for heating the a-Si film 14c without giving it.

【0027】次に、図3及び図4を参照して、エキシマ
レーザー光を照射したときのa−Si膜パターン14c
からp−Si膜(多結晶シリコン膜)14dへの変換の
様子を詳細に説明する。図3は図2(b)で示す工程が
完了した後、試料にレーザー光を照射している状態を示
す断面図である。すなわち、図2(c)を拡大したもの
である。
Next, referring to FIGS. 3 and 4, the a-Si film pattern 14c when excimer laser light is irradiated
The state of conversion from a to a p-Si film (polycrystalline silicon film) 14d will be described in detail. FIG. 3 is a cross-sectional view showing a state where the sample is irradiated with laser light after the step shown in FIG. 2B is completed. That is, FIG. 2C is enlarged.

【0028】図4は図3に示すa−Si膜14cにエキ
シマレーザー光を照射したときの温度分布を示すグラフ
である。図4のA領域はMoからなるゲート電極18b
の下のa−Si膜パターン14cの温度分布を示し、B
領域及びC領域は金属膜パターン18bの外側両側のゲ
ート絶縁膜16bの下のa−Si膜パターン14cの温
度分布を示している。また、D領域及びE領域はゲート
絶縁膜16bの両側外側のa−Si膜パターン14cが
露出している部分の温度分布を示している。
FIG. 4 is a graph showing a temperature distribution when the a-Si film 14c shown in FIG. 3 is irradiated with excimer laser light. A region A in FIG. 4 is a gate electrode 18b made of Mo.
Shows the temperature distribution of the a-Si film pattern 14c below
The region and the C region show the temperature distribution of the a-Si film pattern 14c under the gate insulating film 16b on both sides outside the metal film pattern 18b. Further, the D region and the E region show the temperature distribution in a portion where the a-Si film pattern 14c on both sides outside the gate insulating film 16b is exposed.

【0029】ゲート電極18bはレーザーを反射させる
Moからなり、その下にはレーザーの反射が最小になる
膜厚で形成されたゲート絶縁膜16bが、ゲート電極1
8bより大きく形成されている。図3に示すように、レ
ーザー光を照射したとき、レーザー光はゲート電極18
bにより反射されて、その下のa−Si膜パターン14
cには達しない。一方、ゲート絶縁膜16bは透光性で
あるのでその下のa−Si膜パターン14cにレーザー
が到達する。レーザー光が照射されるとB領域及びC領
域からの熱の拡散によりA領域の温度も上昇する。この
とき、ゲート電極18bの下のa−Si膜パターン14
cのA領域では、レーザー光の照射を直接受けないた
め、B領域及びC領域より温度が低くなる。なお、D領
域及びE領域がB領域及びC領域より温度が低くなって
いるのは入射状態及び放熱状態が違うためである。
The gate electrode 18b is made of Mo that reflects laser, and a gate insulating film 16b formed with a thickness that minimizes laser reflection is formed under the gate electrode 1b.
8b. As shown in FIG. 3, when the laser light is irradiated, the laser light
b and the underlying a-Si film pattern 14
does not reach c. On the other hand, since the gate insulating film 16b is translucent, the laser reaches the underlying a-Si film pattern 14c. When the laser beam is irradiated, the temperature of the region A also increases due to the diffusion of heat from the region B and the region C. At this time, the a-Si film pattern 14 under the gate electrode 18b
In the region A of c, the temperature is lower than those in the regions B and C because the laser light is not directly received in the region A. The reason why the temperatures of the D region and the E region are lower than those of the B region and the C region is that the incident state and the heat radiation state are different.

【0030】このようにして、レーザー光を照射するこ
とにより、a−Si膜パターン14cでは図4のような
温度分布を保ちながら全体にわたってa−Si膜パター
ン14cが溶融する。その後、レーザー光のパルスが終
わると、溶融したa−Si膜パターン14cは冷却され
て結晶化する。ここで、領域Aと領域B及び領域Cとの
冷却速度は異なる。これは、領域Aの上方には熱伝導率
の大きいゲート電極18bがあり、領域B及び領域Cの
上方には熱伝導率の小さいゲート絶縁膜16bがあり、
放熱状態が異なるためである。すなわち、領域Aでは熱
が逃げやすいので冷却速度が速く、領域B及び領域Cの
上部には熱が逃げにくいので冷却速度が遅い。従って、
図4の温度分布はA領域とB,C領域との温度差が拡大
するように変化していく。
By irradiating the laser beam in this manner, the a-Si film pattern 14c is melted throughout the a-Si film pattern 14c while maintaining the temperature distribution as shown in FIG. Thereafter, when the pulse of the laser beam ends, the melted a-Si film pattern 14c is cooled and crystallized. Here, the cooling rates of the region A, the region B, and the region C are different. This is because the gate electrode 18b having high thermal conductivity is located above the region A, and the gate insulating film 16b having low thermal conductivity is located above the regions B and C.
This is because the heat radiation state is different. That is, in the region A, the cooling speed is high because the heat easily escapes, and the cooling speed is low because the heat is hard to escape in the upper portions of the regions B and C. Therefore,
The temperature distribution in FIG. 4 changes so that the temperature difference between the region A and the regions B and C increases.

【0031】これにより、図3に示すように、溶融した
a−Si膜パターン14cはA領域からB領域及びC領
域に向かって結晶化が進む。すなわち、金属膜パター1
8bの下部の中心部から金属膜パターン18bの短手方
向の両側外側に向かって結晶化が進む。これにより、ゲ
ート電極18bの短手方向の全体の幅である0.8μm
程度にわたって一つの結晶粒を成長させることができ
る。一方、ゲート電極18bの長手方向には一つの結晶
粒が複数個連なるように形成される。このようにして、
ゲート電極18bの下部に局所的に結晶粒径が大きいp
−Si膜パターン14dを得ることができる。
As a result, as shown in FIG. 3, crystallization of the molten a-Si film pattern 14c proceeds from the region A to the regions B and C. That is, the metal film putter 1
Crystallization proceeds from the center of the lower part of 8b toward the outside of both sides in the short direction of the metal film pattern 18b. Accordingly, the entire width of the gate electrode 18b in the lateral direction is 0.8 μm.
A single grain can be grown to an extent. On the other hand, one crystal grain is formed so as to be continuous in the longitudinal direction of the gate electrode 18b. In this way,
The p having a large crystal grain size is locally formed under the gate electrode 18b.
-The Si film pattern 14d can be obtained.

【0032】このようにして、チャネル長の方向に結晶
粒が一つのみ形成されたチャネル部をゲート電極18b
に対して自己整合的に形成することができる。次に、ゲ
ート電極18bをマスクにして、イオンドーピング法な
どによりリンなどの導電型不純物をp−Si膜14dに
注入する。続いて、アニールし、導電型不純物を活性化
させて、ソース15bとドレイン15aとを形成する。
このイオンドーピング法は発生させた導電型不純物のイ
オン種を質量分離することなくすべて打ち込む方法であ
る。これにより、プラズマ中の水素も同時に打ち込ま
れ、イオン電流密度が高くなるので、p−Si膜14d
の温度が上昇する。従って、p−Si膜14dの結晶性
が維持されるため、低温アニール、例えば、300℃の
温度でリンなどの導電型不純物を活性化させることがで
きる。
In this manner, a channel portion having only one crystal grain formed in the direction of the channel length is formed on the gate electrode 18b.
Can be formed in a self-aligned manner. Next, using the gate electrode 18b as a mask, a conductive impurity such as phosphorus is implanted into the p-Si film 14d by an ion doping method or the like. Subsequently, annealing is performed to activate the conductive impurities to form the source 15b and the drain 15a.
This ion doping method is a method of implanting all generated ionic species of conductive impurities without mass separation. As a result, hydrogen in the plasma is also implanted at the same time, and the ion current density increases, so that the p-Si film 14 d
Temperature rises. Therefore, since the crystallinity of the p-Si film 14d is maintained, a conductive type impurity such as phosphorus can be activated at a low temperature annealing, for example, at a temperature of 300 ° C.

【0033】なお、LDD(lightly doped dorain) 構
造とする場合,まず、低濃度のリンなどの導電型不純物
をゲート絶縁膜16bを突き抜ける加速エネルギーに設
定してp−Si膜パターン14dに注入する。その後、
高濃度のリンなどの導電型不純物をゲート絶縁膜16b
がマスクになる加速エネルギーでp−Si膜パターン1
4dに注入する。
In the case of a lightly doped drain (LDD) structure, first, a conductive impurity such as low-concentration phosphorus is implanted into the p-Si film pattern 14d at an acceleration energy that penetrates the gate insulating film 16b. afterwards,
The gate insulating film 16 b
Is a p-Si film pattern 1 with acceleration energy used as a mask
Inject into 4d.

【0034】これにより、自己整合的にソース15b及
びドレイン15aが形成され、素子サイズ及び寄生容量
が小さいLDD構造を有するトランジスタをガラス基板
10a上に容易に形成することができる。次に、図2
(d)に示すように、カバーSiO2 膜24をCVD法
にて形成し、続いて、フォトリソグラフィーとエッチン
グによりドレイン15aのコンタクト窓を開口する。そ
して、ITO(Indium tin oxide) をスパッタリングに
て成膜し、フォトリソグラフィー及びエッチングによ
り、ITOをパターニングして画素電極26を形成す
る。
As a result, the source 15b and the drain 15a are formed in a self-aligned manner, and a transistor having an LDD structure with a small element size and a small parasitic capacitance can be easily formed on the glass substrate 10a. Next, FIG.
As shown in (d), a cover SiO 2 film 24 is formed by the CVD method, and subsequently, a contact window of the drain 15a is opened by photolithography and etching. Then, a film of ITO (indium tin oxide) is formed by sputtering, and the pixel electrode 26 is formed by patterning the ITO by photolithography and etching.

【0035】次に、カバーSiO2 膜24にフォトリソ
グラフィー及びエッチングによりソース15b部のコン
タクト窓を形成する。そして、Alをスパッタリングに
て成膜し、フォトリソグラフィー及びエッチングによ
り、Alをパターニングして、ソース電極28を形成す
る。以上により、図1の半導体装置が完成する。
Next, a contact window of the source 15b is formed in the cover SiO 2 film 24 by photolithography and etching. Then, a film of Al is formed by sputtering, and Al is patterned by photolithography and etching to form a source electrode 28. Thus, the semiconductor device of FIG. 1 is completed.

【0036】上記第2の実施の形態によれば、大口径の
ガラス基板10a上のa−Si膜パターン14cにゲー
ト絶縁膜16b及びゲート電極18bを階段形状で形成
し、レーザー光を照射することにより、チャネル長の方
向に結晶粒が一つのみ形成されたチャネル部をゲート電
極18bに対して自己整合的に形成することができる。
According to the second embodiment, the gate insulating film 16b and the gate electrode 18b are formed in a step shape on the a-Si film pattern 14c on the large-diameter glass substrate 10a, and the laser beam is irradiated. Thereby, a channel portion in which only one crystal grain is formed in the channel length direction can be formed in a self-aligned manner with respect to gate electrode 18b.

【0037】このため、ゲート電極18bをチャネル部
に位置合わせする必要がない。従って、ゲート電極18
bの短手方向の幅を縮小することができるため、容易に
チャネル長を短くすることができる。これにより、トラ
ンジスタの応答速度をはじめとする特性を向上させるこ
とができる。また、上記階段形状をガラス基板10a上
の多数のトランジスタを形成する領域に形成しておくこ
とにより、特にその能動層に限って電流担体の移動度が
高い多結晶シリコンを均一に形成することができる。
Therefore, there is no need to align the gate electrode 18b with the channel. Therefore, the gate electrode 18
Since the width in the lateral direction of b can be reduced, the channel length can be easily reduced. Thus, characteristics such as the response speed of the transistor can be improved. In addition, by forming the step shape in a region where a large number of transistors are formed on the glass substrate 10a, it is possible to uniformly form polycrystalline silicon having a high current carrier mobility especially in the active layer. it can.

【0038】従って、大口径のガラス基板上に高性能な
トランジスタを歩留りよく製造することができ、また、
TFTとドライバICとを同時に形成することができ
る。そして、TFTとドライバICとを同時に形成する
ことができるので、駆動回路一体型の液晶パネルを容易
に製造することができる。また、予め、a−Si膜を島
状にエッチングしてa−Si膜パターン14cを形成し
てからレーザー光を照射している。このため、a−Si
膜パターン14cからの放熱は少ないので、低いエネル
ギーのレーザー光で効率よくa−Si膜パターン14c
を溶融して、結晶を得ることができる。また、複数のa
−Si膜パターン14c間での温度差を小さくすること
ができるので、ガラス基板10a上に、均一なp−Si
結晶粒17bを有する複数のp−Si膜パターン14を
広い範囲にわたって得ることができる。
Accordingly, a high-performance transistor can be manufactured on a large-diameter glass substrate with high yield.
The TFT and the driver IC can be formed at the same time. Since the TFT and the driver IC can be formed at the same time, a liquid crystal panel integrated with a driving circuit can be easily manufactured. In addition, the a-Si film is etched into an island shape in advance to form the a-Si film pattern 14c, and then the laser light is irradiated. Therefore, a-Si
Since the heat radiation from the film pattern 14c is small, the a-Si film pattern 14c can be efficiently used with a low energy laser beam.
Can be melted to obtain crystals. Also, a plurality of a
Since the temperature difference between the -Si film patterns 14c can be reduced, a uniform p-Si film is formed on the glass substrate 10a.
A plurality of p-Si film patterns 14 having crystal grains 17b can be obtained over a wide range.

【0039】なお、本実施の形態において、レーザー照
射後にソース及びドレインに導電型不純物を注入し、そ
の後、導電型不純物の活性化アニールを行っているが、
レーザー照射の工程の前にソース15b及びドレイン1
5aに導電型不純物の注入を行い、レーザー光の照射で
a−Si膜パターン14cの溶融と導電型不純物の活性
化とを同時に行ってもよい。このときのレーザーのエネ
ルギー密度は、例えば、a−Si膜パターン14cの溶
融エネルギ密度350mJ/cm2 とする。なお、一般
に不純物の活性化のみが目的のときは250mJ/cm
2 〜280mJ/cm2 である。
In this embodiment, the conductive type impurity is implanted into the source and the drain after the laser irradiation, and then the activation annealing of the conductive type impurity is performed.
Before the laser irradiation process, the source 15b and the drain 1
A conductive impurity may be implanted into 5a, and melting of the a-Si film pattern 14c and activation of the conductive impurity may be simultaneously performed by laser light irradiation. The energy density of the laser at this time is, for example, 350 mJ / cm 2 for the melting energy density of the a-Si film pattern 14c. In general, when the purpose is only activation of impurities, 250 mJ / cm
2 to 280 mJ / cm 2 .

【0040】(第3の実施の形態)図5(a)〜(d)
の左側の図面は本発明の第3の実施の形態の半導体装置
の製造方法を工程順に示す断面図であり、図5(a)〜
(d)の右側の図面は平面図である。図5(b)〜
(d)の断面図はそれぞれ同平面図のI−I、II―I
I及びIII―IIIに沿った断面を示す。
(Third Embodiment) FIGS. 5A to 5D
5A to 5C are cross-sectional views illustrating a method of manufacturing a semiconductor device according to a third embodiment of the present invention in the order of steps, and FIGS.
The drawing on the right side of (d) is a plan view. FIG.
Sectional views of (d) are II-II and II-I of the same plan view, respectively.
3 shows a section along I and III-III.

【0041】第2の実施の形態との相違点は、a−Si
膜14をパターニングせずにそのまま溶融・結晶化させ
た後、p−Si膜をパターニングし、かつ形成されたp
−Si膜パターン14b上のレーザー光を透光させるた
めのSiO2 膜パターン16a及びレーザー光を反射さ
せるための金属膜パターン18aを除去し、新たにゲー
ト絶縁膜13及びゲート電極18cを形成していること
である。
The difference from the second embodiment is that a-Si
After the film 14 is melted and crystallized without patterning, the p-Si film is patterned and
Removing the SiO 2 film pattern 16a for transmitting the laser light on the Si film pattern 14b and the metal film pattern 18a for reflecting the laser light, newly forming the gate insulating film 13 and the gate electrode 18c; It is that you are.

【0042】まず、図5(a)に示すように、絶縁性基
板であるガラス基板10に下から順に、下地SiO2
12、a−Si膜14及びSiO2 膜16を形成する。
a−Si膜14の膜厚は例えば50nmとする。SiO
2 膜16の膜厚はレーザ光に対する反射防止膜になる膜
厚に設定し、例えば50nmとする。その後、SiO2
膜16の上にMo(モリブデン)をスパッタリングによ
り、20nmの厚さで成膜し、金属膜18を形成する。
First, as shown in FIG. 5A, a base SiO 2 film 12, an a-Si film 14, and a SiO 2 film 16 are formed in this order on a glass substrate 10, which is an insulating substrate.
The thickness of the a-Si film 14 is, for example, 50 nm. SiO
The thickness of the second film 16 is set to a thickness that becomes an anti-reflection film for laser light, for example, 50 nm. After that, SiO 2
On the film 16, Mo (molybdenum) is formed by sputtering to a thickness of 20 nm to form a metal film 18.

【0043】次に、図5(b)に示すように、フォトリ
ソグラフィーにより、レジスト膜(図せず)をパターニ
ングし、このレジスト膜をマスクとして金属膜18をエ
ッチングして、金属膜パターン18aを形成する。a−
Si膜14をレーザー光で溶融する際、金属膜パターン
18aの直下のa−Si膜14は金属膜パターン18a
の両側外側の下のa−Si膜14から、すなわち、左右
からの熱拡散により溶融するので、ガラス基板10が耐
えられる温度で溶融できるa−Si膜14の幅Wとして
は2μm程度が限界である。従って、金属膜パターン1
8aの幅Wは2μm以下とすることが好ましい。
Next, as shown in FIG. 5B, a resist film (not shown) is patterned by photolithography, and the metal film 18 is etched using the resist film as a mask to form a metal film pattern 18a. Form. a-
When the Si film 14 is melted by the laser beam, the a-Si film 14 immediately below the metal film pattern 18a is
Is melted from the lower a-Si film 14 on both sides outside, that is, from the left and right, so that the width W of the a-Si film 14 that can be melted at a temperature that the glass substrate 10 can withstand is limited to about 2 μm. is there. Therefore, the metal film pattern 1
The width W of 8a is preferably 2 μm or less.

【0044】次に、フォトリソグラフィーにより、金属
膜パターン18aを被覆し、かつその面積より大きくレ
ジスト膜(図示せず)をパターニングし、これをマスク
にしてSiO2 膜16をエッチングして、SiO2 膜パ
ターン16aを形成する。なお、金属膜パターン18a
から側方にSiO2 膜パターン16aがはみ出す寸法W
aは3μmより小さくすることが好ましい。
Next, by photolithography, to cover the metal film pattern 18a, and then patterned larger than the resist film (not shown) the area, which the SiO 2 film 16 is etched as a mask, SiO 2 A film pattern 16a is formed. The metal film pattern 18a
Dimension W where the SiO 2 film pattern 16a protrudes laterally from
a is preferably smaller than 3 μm.

【0045】これにより、a−Si膜14の上に、下か
ら順に、SiO2 膜パターン16aとこのSiO2 パタ
ーン16aより小さい面積を有する金属膜パターン18
aを積層した構造、いわゆる階段形状を形成することが
できる。次に、ガラス基板10全面にパルス幅が40n
sec〜数100nsecのパルス状の紫外線レーザー
を照射し、a−Si膜14を多結晶シリコン膜(以下、
p−Siという)に変換する。紫外線レーザとしてXe
−Clエキシマレーザー(波長308nm)を用い、エ
ネルギー密度を約350mJ/cm2 とする。このと
き、a−Si膜14、SiO2 膜パターン16a及び金
属膜パターン18aはいわゆる、階段形状に形成されて
いるので、第2の実施の形態と同様に、金属膜パターン
18aはレーザー光を反射し、金属膜パターン18aの
外側両側のSiO2 膜パターン16aの領域のみがレー
ザー光を透過し、この下のa−Si膜14の温度が上昇
する。
As a result, the SiO 2 film pattern 16a and the metal film pattern 18 having an area smaller than the SiO 2 pattern 16a are formed on the a-Si film 14 in this order from the bottom.
a, a so-called stepped shape can be formed. Next, a pulse width of 40 n is applied to the entire surface of the glass substrate 10.
The pulsed ultraviolet laser is irradiated for a few seconds to several hundreds of nanoseconds to convert the a-Si film 14 into a polycrystalline silicon film (hereinafter, referred to as a polycrystalline silicon film).
p-Si). Xe as UV laser
Using a -Cl excimer laser (wavelength 308 nm), the energy density is about 350 mJ / cm 2 . At this time, since the a-Si film 14, the SiO 2 film pattern 16a, and the metal film pattern 18a are formed in a so-called stepped shape, the metal film pattern 18a reflects laser light as in the second embodiment. Then, only the region of the SiO 2 film pattern 16a on both sides outside the metal film pattern 18a transmits the laser beam, and the temperature of the a-Si film 14 thereunder rises.

【0046】そして、金属膜パターン18aの下部のa
−Si膜14は横からの熱拡散で温度上昇しa−Si膜
14全体にわたって溶融する。これが冷却されて、金属
膜パターン18aの中心から外側両側に向かって結晶化
が進む。これにより、金属膜パターン18aの短手方向
の全体の幅である2.0μm程度にわたって一つの結晶
粒を成長させることができる。一方、金属膜パターン1
8aの長手方向には一つの結晶粒が連なるように形成さ
れる。このようにして、金属膜パターン18aの下部に
局所的に結晶粒径が大きいp−Si膜14aを得ること
ができる。
Then, a below the metal film pattern 18a
The temperature of the -Si film 14 rises due to thermal diffusion from the side and is melted over the entire a-Si film 14. This is cooled, and crystallization proceeds from the center of the metal film pattern 18a toward both outer sides. Thereby, one crystal grain can be grown over about 2.0 μm, which is the entire width of the metal film pattern 18a in the lateral direction. On the other hand, metal film pattern 1
One crystal grain is formed so as to be continuous in the longitudinal direction of 8a. In this manner, the p-Si film 14a having a locally large crystal grain size under the metal film pattern 18a can be obtained.

【0047】次に、金属膜パターン18a及びSiO2
膜パターン16aを除去した後、図1(d)に示すよう
に、p−Si膜14a上にフォトリソグラフィーにより
レジスト膜(図示せず)のマスクを形成し、このマスク
に従って、p−Si膜14aをエッチングして、p−S
i膜パターン14bを形成する。このp−Si膜パター
ン14bはガラス基板10上に多数形成され、これをト
ランジスタの能動層として使用するすることができる。
Next, the metal film pattern 18a and SiO 2
After removing the film pattern 16a, as shown in FIG. 1D, a mask of a resist film (not shown) is formed on the p-Si film 14a by photolithography, and according to the mask, the p-Si film 14a is formed. Is etched and p-S
An i-film pattern 14b is formed. This p-Si film pattern 14b is formed in large numbers on the glass substrate 10, and can be used as an active layer of a transistor.

【0048】次に、p−Si膜パターン14bの上にC
VD(chemical vapor deposition)法により、シリコン
酸化膜からなるゲート絶縁膜13を形成する。続いて、
ゲート絶縁膜13の上に、スパッタ法によりAl膜を形
成する。次に、Al膜の上に、フォトリソグラフィーに
より、レジスト膜(図示せず)のマスクを形成する。こ
のとき、複数のトランジスタのゲートパターンを有する
露光用マスクを、p−Si膜パターン14bの中に形成
されている大きな結晶粒の長手方向の幅がトランジスタ
のゲート長、すなわち、チャネル長になるように位置合
わせし、露光、現像して、レジスト膜をパターニングす
る。続いて、このレジスト膜をマスクにして、Al膜を
エッチングして、ゲート電極18cを形成する。
Next, C is deposited on the p-Si film pattern 14b.
A gate insulating film 13 made of a silicon oxide film is formed by a VD (chemical vapor deposition) method. continue,
An Al film is formed on the gate insulating film 13 by a sputtering method. Next, a mask of a resist film (not shown) is formed on the Al film by photolithography. At this time, the exposure mask having the gate patterns of the plurality of transistors is adjusted so that the longitudinal width of the large crystal grains formed in the p-Si film pattern 14b becomes the gate length of the transistor, that is, the channel length. Then, the resist film is patterned by exposing and developing. Subsequently, using this resist film as a mask, the Al film is etched to form a gate electrode 18c.

【0049】次に、公知の方法により、リンなどの導電
型不純物を導入し、ソース及びドレインを形成して、T
FTなどのトランジスタを形成する。以上により、図1
の半導体装置が完成する。上記第3の実施の形態によれ
ば、上記のような階段形状をガラス基板10上の予め決
まられたトランジスタを形成する領域に多数形成し、こ
れにレーザー光を照射することにより、a−Si膜14
の所望の領域、すなわち、a−Si膜14のトランジス
タを形成するための領域をp−Si膜14aに変換する
ことができる。また、a−Si膜14をSiO2 膜パタ
ーン16aで覆われた状態でレーザーを照射するので、
平坦性のよいp−Si膜14を得ることができる。
Next, a conductive type impurity such as phosphorus is introduced by a known method to form a source and a drain.
A transistor such as an FT is formed. As described above, FIG.
Is completed. According to the third embodiment, a large number of steps are formed in a region where a predetermined transistor is formed on the glass substrate 10 and a laser beam is applied to the region to form a-Si. Membrane 14
The desired region, that is, the region for forming the transistor of the a-Si film 14 can be converted to the p-Si film 14a. Further, since the laser is irradiated while the a-Si film 14 is covered with the SiO 2 film pattern 16a,
The p-Si film 14 having good flatness can be obtained.

【0050】すなわち、上記階段形状を絶縁性基板上の
多数のトランジスタを形成する領域に形成しておくこと
により、特にその能動層に限って単結晶に近い電流担体
の移動度をもつ多結晶シリコンを広い範囲にわたって均
一に、かつ平坦に形成することができる。この各トラン
ジスタを形成する領域のp−Si膜パターン14bには
一つの大きな結晶粒が複数連なって形成された領域があ
り、この一つの結晶粒の長手方向の幅がトランジスタの
チャネル長になるようにして、トランジスタを形成して
いる。これにより、トランジスタのチャネル長には結晶
と結晶の粒界が存在しないので、単結晶を能動層に用い
たトランジスタと同等の応答速度をもつトランジスタを
ガラス基板10上に容易に形成することができる。
That is, by forming the staircase shape in a region where a large number of transistors are formed on an insulating substrate, polycrystalline silicon having a current carrier mobility close to that of a single crystal, particularly only in its active layer, is obtained. Can be formed uniformly and flatly over a wide range. In the p-Si film pattern 14b in the region where each transistor is formed, there is a region in which a plurality of large crystal grains are formed in series, and the width of one crystal grain in the longitudinal direction becomes the channel length of the transistor. Thus, a transistor is formed. Accordingly, since there is no crystal grain boundary in the channel length of the transistor, a transistor having a response speed equivalent to that of a transistor using a single crystal as an active layer can be easily formed on the glass substrate 10. .

【0051】従って、大口径のガラス基板10上に単結
晶を能動層としたトランジスタに近い応答速度をもつ、
高性能なトランジスタを歩留りよく形成することができ
る。また、大口径のガラス基板上にTFTとドライバI
Cとを同時に形成することができるので、駆動回路一体
型の液晶パネルを容易に製造することができる。前述の
実施の形態はあらゆる点で単なる例示にすぎず、限定的
に解釈してはならない。本発明は、その要旨から逸脱す
ることなく、他のいろいろな形で実施することができ
る。本発明の範囲は、特許請求範囲によって示すもので
あって、実施の形態には、なんら拘束されない。
Accordingly, it has a response speed close to that of a transistor having a single crystal as an active layer on a large-diameter glass substrate 10.
High-performance transistors can be formed with high yield. A TFT and a driver I are mounted on a large-diameter glass substrate.
Since C and C can be simultaneously formed, a liquid crystal panel integrated with a drive circuit can be easily manufactured. The above-described embodiments are merely examples in all aspects and should not be construed as limiting. The present invention can be implemented in various other forms without departing from the gist thereof. The scope of the present invention is defined by the claims, and is not limited by the embodiments.

【0052】(付記1) 絶縁性基板の上に、下から順
に、非単結晶シリコン膜と透光性の絶縁膜のパターン
と、前記絶縁膜のパターンの面積より小さい面積を有す
る金属膜のパターンとが積層された構造を形成する工程
と、前記金属膜のパターンをマスクとして、かつ前記絶
縁膜のパターンを通して、前記非単結晶シリコン膜にレ
ーザー光を照射して加熱し、前記非単結晶シリコン膜の
一部を溶融させる工程とを有し、熱伝導により前記非単
結晶シリコン膜の溶融領域を広げて、前記金属膜のパタ
ーンの下の前記非単結晶シリコン膜を溶融させた後、前
記溶融した非単結晶シリコン膜が冷却されて、結晶化
し、多結晶シリコンを形成することを特徴とする半導体
装置の製造方法。
(Supplementary Note 1) On the insulating substrate, in order from the bottom, a pattern of a non-single-crystal silicon film and a pattern of a light-transmitting insulating film, and a pattern of a metal film having an area smaller than the area of the pattern of the insulating film. Forming a structure in which the non-single-crystal silicon film is stacked, and irradiating the non-single-crystal silicon film with a laser beam and heating through the pattern of the metal film and the pattern of the insulating film, thereby heating the non-single-crystal silicon. Having a step of melting a part of the film, expanding a melting region of the non-single-crystal silicon film by heat conduction, and melting the non-single-crystal silicon film under the pattern of the metal film, A method for manufacturing a semiconductor device, wherein a molten non-single-crystal silicon film is cooled and crystallized to form polycrystalline silicon.

【0053】(付記2) 前記絶縁性基板は石英ガラス
以外のガラス基板であるか、又は前記ガラス基板上にシ
リコン含有絶縁膜が形成されたものであることを特徴と
する付記1に記載の半導体装置の製造方法。 (付記3) 前記金属膜のパターンの幅が2μm以下で
あることを特徴とする付記1に記載の半導体装置の製造
方法。
(Supplementary Note 2) The semiconductor according to Supplementary Note 1, wherein the insulating substrate is a glass substrate other than quartz glass, or a silicon-containing insulating film is formed on the glass substrate. Device manufacturing method. (Supplementary Note 3) The method for manufacturing a semiconductor device according to Supplementary Note 1, wherein the width of the pattern of the metal film is 2 μm or less.

【0054】(付記4) 前記絶縁膜のパターンは前記
レーザー光に対する反射防止膜であることを特徴とする
付記1〜3のいずれか1項に記載の半導体装置の製造方
法。 (付記5) 前記非単結晶シリコン膜にレーザー光を照
射して加熱する工程の前に、前記金属膜のパターンをマ
スクとして前記非単結晶シリコン膜に導電型不純物を導
入する工程を有し、前記非単結晶シリコン膜にレーザー
光を照射して加熱する工程で前記非単結晶シリコン膜の
溶融とともに前記導電型不純物の活性化を行うことを特
徴とする付記1〜4のいずれか1項に記載の半導体装置
の製造方法。
(Supplementary Note 4) The method of manufacturing a semiconductor device according to any one of Supplementary Notes 1 to 3, wherein the pattern of the insulating film is an antireflection film for the laser beam. (Supplementary Note 5) Before the step of irradiating the non-single-crystal silicon film with laser light and heating, the method includes a step of introducing a conductive impurity into the non-single-crystal silicon film using the pattern of the metal film as a mask, The method according to any one of supplementary notes 1 to 4, wherein the step of irradiating the non-single-crystal silicon film with a laser beam and heating the non-single-crystal silicon film and activating the conductive impurities together with the melting of the non-single-crystal silicon film. The manufacturing method of the semiconductor device described in the above.

【0055】(付記6) 前記多結晶シリコン膜は前記
金属膜のパターンの下がチャネル領域となっており、か
つ前記金属膜のパターンの両側がソース/ドレイン領域
となっているトランジスタの能動層であり、前記絶縁膜
のパターンはゲート絶縁膜であり、前記金属膜のパター
ンはゲート電極であることを特徴とする付記1〜5のい
ずれか1項に記載の半導体装置の製造方法。
(Supplementary Note 6) The polycrystalline silicon film is an active layer of a transistor in which a channel region is below a pattern of the metal film and both sides of the pattern of the metal film are source / drain regions. 6. The method of manufacturing a semiconductor device according to claim 1, wherein the pattern of the insulating film is a gate insulating film, and the pattern of the metal film is a gate electrode.

【0056】(付記7) 絶縁性基板と、前記絶縁性基
板上に形成された多結晶シリコン膜と、前記多結晶シリ
コン膜の上に形成された、前記多結晶シリコン膜の形成
領域よりも小さい面積を有する透光性の絶縁膜のパター
ンと、前記絶縁膜のパターン上に形成された、前記絶縁
膜のパターンの面積よりも小さい面積を有する金属膜の
パターンとを有する半導体装置であって、前記多結晶シ
リコン膜は前記金属膜のパターンの下がチャネル領域と
なっており、かつ前記金属膜のパターンの両側がソース
/ドレイン領域となっているトランジスタの能動層であ
り、前記絶縁膜のパターンはゲート絶縁膜であり、前記
金属膜のパターンはゲート電極であり、前記金属膜のパ
ターンの下の多結晶シリコンはチャネル長の方向で結晶
粒が一つとなっていることを特徴とする半導体装置。
(Supplementary Note 7) An insulating substrate, a polycrystalline silicon film formed on the insulating substrate, and a region formed on the polycrystalline silicon film and smaller than a region where the polycrystalline silicon film is formed. A semiconductor device having a pattern of a light-transmitting insulating film having an area, and a pattern of a metal film having an area smaller than the area of the pattern of the insulating film formed on the pattern of the insulating film, The polycrystalline silicon film is an active layer of a transistor in which a channel region is below a pattern of the metal film and both sides of the pattern of the metal film are source / drain regions. Is a gate insulating film, the pattern of the metal film is a gate electrode, and the polycrystalline silicon under the pattern of the metal film has a single crystal grain in a channel length direction. A semiconductor device, comprising:

【0057】(付記8) 前記結晶粒の長さは2μm以
下であることを特徴とする付記7に記載の半導体装置。
(Supplementary Note 8) The semiconductor device according to supplementary note 7, wherein the length of the crystal grain is 2 μm or less.

【0058】[0058]

【発明の効果】以上説明したように、非単結晶シリコン
膜上に下から順に透光性の絶縁膜のパターンと、この絶
縁膜のパターンより小さい面積を有する金属膜のパター
ンとを積層した構造、いわゆる、階段形状を形成してい
る。そして、この階段形状で絶縁膜のパターンを通して
レーザー光を照射し、非単結晶シリコン膜を全体にわた
って溶融している。これが冷却されると、金属膜のパタ
ーンと、絶縁膜のパターンとの熱伝導度の違いにより、
金属膜のパターンの下の中央部から外側両側に向かって
結晶化が進むことになる。これにより、絶縁性基板上の
非単結晶シリコン膜の所望の領域を自己整合的に結晶粒
径が均一で、かつ大きな多結晶シリコンに変換すること
ができる。
As described above, a structure in which a pattern of a light-transmitting insulating film and a pattern of a metal film having an area smaller than the pattern of the insulating film are laminated on the non-single-crystal silicon film in this order from the bottom. A so-called stepped shape. Then, laser light is irradiated through the pattern of the insulating film in this step shape, and the entire non-single-crystal silicon film is melted. When this is cooled, due to the difference in thermal conductivity between the pattern of the metal film and the pattern of the insulating film,
Crystallization proceeds from the central portion below the metal film pattern to both outer sides. Thus, a desired region of the non-single-crystal silicon film on the insulating substrate can be converted into polycrystalline silicon having a uniform crystal grain size and a large size in a self-aligned manner.

【0059】すなわち、上記階段形状を絶縁性基板上の
多数のトランジスタを形成する領域に形成しておくこと
により、特にその能動層に限って電流担体の移動度が高
い多結晶シリコンを広い範囲にわたって均一に形成する
ことができる。従って、高性能なトランジスタを大口径
の絶縁性基板上に歩留りよく形成することが可能とな
る。さらに、絶縁性基板上に駆動回路一体型の液晶パネ
ルを容易に製造することが可能となる。
That is, by forming the staircase shape in a region where a large number of transistors are formed on the insulating substrate, polycrystalline silicon having a high current carrier mobility can be formed over a wide range, particularly only in the active layer. It can be formed uniformly. Therefore, a high-performance transistor can be formed on a large-diameter insulating substrate with high yield. Further, a liquid crystal panel integrated with a drive circuit can be easily manufactured on an insulating substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】( a)は第1の実施の形態である半導体装置を
示す断面図であり、(b)は同じく平面図であり、
(a)は(b)のIV−IV線に沿う断面図に相当す
る。
FIG. 1A is a cross-sectional view illustrating a semiconductor device according to a first embodiment, FIG. 1B is a plan view of the same,
(A) corresponds to a cross-sectional view taken along line IV-IV of (b).

【図2】(a)〜(d)は第2の実施の形態である半導
体装置の製造方法を工程順に示す断面図及び平面図であ
る。
FIGS. 2A to 2D are a cross-sectional view and a plan view illustrating a method of manufacturing a semiconductor device according to a second embodiment in the order of steps; FIGS.

【図3】図1(c)を拡大した断面図であり、レーザー
照射によりa−Si膜を溶融している状態を示す。
FIG. 3 is an enlarged cross-sectional view of FIG. 1C, showing a state where an a-Si film is melted by laser irradiation.

【図4】図3におけるa−Si膜の温度分布を示す図で
ある。
FIG. 4 is a diagram showing a temperature distribution of an a-Si film in FIG.

【図5】(a)〜(d)は第3の実施の形態である半導
体装置の製造方法を工程順に示す断面図及び平面図であ
る。
5A to 5D are a cross-sectional view and a plan view illustrating a method of manufacturing a semiconductor device according to a third embodiment in the order of steps.

【図6】従来技術のレーザー照射による結晶化の状態を
面内にわたって示すグラフである。
FIG. 6 is a graph showing a state of crystallization by laser irradiation of the related art over a plane.

【符号の説明】[Explanation of symbols]

10 ガラス基板、 12 下地SiO2 膜、 14 a−Si膜、 14b a−Si膜パターン、 15a ドレイン、 15b ソース、 16 SiO2 膜 、 16a SiO2 膜パターン、 16b ゲート絶縁膜、 17a,17b 結晶粒、 18 金属膜、 18a 金属膜パターン、 18b ゲート電極、 24 カバーSiO2 膜、 26 画素電極、 28 ソース電極。Reference Signs List 10 glass substrate, 12 base SiO 2 film, 14 a-Si film, 14 ba a-Si film pattern, 15 a drain, 15 b source, 16 SiO 2 film, 16 a SiO 2 film pattern, 16 b gate insulating film, 17 a, 17 b crystal grains 18 metal film, 18a metal film pattern, 18b gate electrode, 24 cover SiO 2 film, 26 pixel electrode, 28 source electrode.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 BB07 CA00 DA02 DB03 EA02 FA04 JA01 5F110 AA30 BB02 CC02 DD02 DD13 EE03 EE04 EE44 FF02 FF29 GG02 GG13 GG25 GG45 HJ01 HJ12 HJ23 HL03 HL07 HL23 HM07 HM15 NN02 NN23 NN35 PP03 PP04 PP11 PP23 PP27 QQ11  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) PP23 PP27 QQ11

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板の上に、下から順に、非単結
晶シリコン膜と透光性の絶縁膜のパターンと、前記絶縁
膜のパターンの面積より小さい面積を有する金属膜のパ
ターンとが積層された構造を形成する工程と、 前記金属膜のパターンをマスクとして、かつ前記絶縁膜
のパターンを通して、前記非単結晶シリコン膜にレーザ
ー光を照射して加熱し、前記非単結晶シリコン膜の一部
を溶融させる工程とを有し、 熱伝導により前記非単結晶シリコン膜の溶融領域を広げ
て、前記金属膜のパターンの下の前記非単結晶シリコン
膜を溶融させた後、 前記溶融した非単結晶シリコン膜が冷却されて、結晶化
し、多結晶シリコンを形成することを特徴とする半導体
装置の製造方法。
1. A pattern of a non-single-crystal silicon film and a pattern of a light-transmitting insulating film, and a pattern of a metal film having an area smaller than the area of the pattern of the insulating film, on the insulating substrate in order from the bottom. Forming a stacked structure, and using the pattern of the metal film as a mask, and through the pattern of the insulating film, irradiating the non-single-crystal silicon film with laser light and heating the non-single-crystal silicon film. Melting a portion of the non-single-crystal silicon film by heat conduction, melting the non-single-crystal silicon film below the pattern of the metal film, and then melting the non-single-crystal silicon film. A method for manufacturing a semiconductor device, wherein a non-single-crystal silicon film is cooled and crystallized to form polycrystalline silicon.
【請求項2】 前記非単結晶シリコン膜にレーザー光を
照射して加熱する工程の前に、 前記金属膜のパターンをマスクとして前記非単結晶シリ
コン膜に導電型不純物を導入する工程を有し、前記非単
結晶シリコン膜にレーザー光を照射して加熱する工程で
前記非単結晶シリコン膜の溶融とともに前記導電型不純
物の活性化を行うことを特徴とする請求項1に記載の半
導体装置の製造方法。
2. A step of introducing a conductive impurity into the non-single-crystal silicon film using the pattern of the metal film as a mask before the step of irradiating the non-single-crystal silicon film with a laser beam and heating. 2. The semiconductor device according to claim 1, wherein in the step of irradiating the non-single-crystal silicon film with a laser beam and heating the non-single-crystal silicon film, the non-single-crystal silicon film is activated together with melting of the non-single-crystal silicon film. Production method.
【請求項3】 絶縁性基板と、 前記絶縁性基板上に形成された多結晶シリコン膜と、 前記多結晶シリコン膜の上に形成された、前記多結晶シ
リコン膜の形成領域よりも小さい面積を有する透光性の
絶縁膜のパターンと、 前記絶縁膜のパターン上に形成された、前記絶縁膜のパ
ターンの面積よりも小さい面積を有する金属膜のパター
ンとを有する半導体装置であって、 前記多結晶シリコン膜は前記金属膜のパターンの下がチ
ャネル領域となっており、かつ前記金属膜のパターンの
両側がソース/ドレイン領域となっているトランジスタ
の能動層であり、前記絶縁膜のパターンはゲート絶縁膜
であり、前記金属膜のパターンはゲート電極であり、前
記金属膜のパターンの下の多結晶シリコンはチャネル長
の方向で結晶粒が一つとなっていることを特徴とする半
導体装置。
3. An insulating substrate, a polycrystalline silicon film formed on the insulating substrate, and an area smaller than a formation region of the polycrystalline silicon film formed on the polycrystalline silicon film. A semiconductor device comprising: a light-transmitting insulating film pattern having a pattern; and a metal film pattern formed on the insulating film pattern and having a smaller area than the insulating film pattern. The crystalline silicon film is an active layer of a transistor in which a channel region is below a pattern of the metal film and both sides of the pattern of the metal film are source / drain regions, and the pattern of the insulating film is a gate. An insulating film, wherein the pattern of the metal film is a gate electrode, and polycrystalline silicon below the pattern of the metal film has one crystal grain in a channel length direction. The semiconductor device according to claim.
JP2000205412A 2000-07-06 2000-07-06 Manufacturing method of semiconductor device Expired - Fee Related JP4514908B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000205412A JP4514908B2 (en) 2000-07-06 2000-07-06 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000205412A JP4514908B2 (en) 2000-07-06 2000-07-06 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2002025906A true JP2002025906A (en) 2002-01-25
JP4514908B2 JP4514908B2 (en) 2010-07-28

Family

ID=18702501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000205412A Expired - Fee Related JP4514908B2 (en) 2000-07-06 2000-07-06 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4514908B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310445A (en) * 2005-04-27 2006-11-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
KR20220070600A (en) * 2020-11-23 2022-05-31 김성진 Oxide thin-film transistors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975670A (en) * 1982-10-25 1984-04-28 Seiko Epson Corp Manufacture of thin film semiconductor device
JPS60245124A (en) * 1984-05-18 1985-12-04 Sony Corp Manufacture of semiconductor device
JPS6163016A (en) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol Method for forming soi
JPS6235571A (en) * 1985-08-08 1987-02-16 Sony Corp Manufacture of semiconductor device
JPS639978A (en) * 1986-06-30 1988-01-16 Nec Corp Manufacture of thin-film transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975670A (en) * 1982-10-25 1984-04-28 Seiko Epson Corp Manufacture of thin film semiconductor device
JPS60245124A (en) * 1984-05-18 1985-12-04 Sony Corp Manufacture of semiconductor device
JPS6163016A (en) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol Method for forming soi
JPS6235571A (en) * 1985-08-08 1987-02-16 Sony Corp Manufacture of semiconductor device
JPS639978A (en) * 1986-06-30 1988-01-16 Nec Corp Manufacture of thin-film transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310445A (en) * 2005-04-27 2006-11-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
KR20220070600A (en) * 2020-11-23 2022-05-31 김성진 Oxide thin-film transistors
KR102431926B1 (en) * 2020-11-23 2022-08-11 김성진 Oxide thin-film transistors

Also Published As

Publication number Publication date
JP4514908B2 (en) 2010-07-28

Similar Documents

Publication Publication Date Title
JP4026182B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
JP2860869B2 (en) Semiconductor device and manufacturing method thereof
US7056775B2 (en) Semiconductor device and process for fabricating the same
JPH0758339A (en) Semiconductor device and its production
US7235828B2 (en) Semiconductor device with residual nickel from crystallization of semiconductor film
JPH0794757A (en) Method of fabricating semiconductor device
JPH07249779A (en) Fabrication of semiconductor device
JP2003332346A (en) Thin film transistor and manufacturing method thereof
JP2004214615A (en) Method for amorphous silicon film crystallization, mask for amorphous silicon crystallization, and method for manufacturing array substrate
US7186601B2 (en) Method of fabricating a semiconductor device utilizing a catalyst material solution
JPH11354463A (en) Laser annealing device and manufacture of poly crystalline semiconductor film
US7560365B2 (en) Method of semiconductor thin film crystallization and semiconductor device fabrication
JP2700277B2 (en) Method for manufacturing thin film transistor
US5580801A (en) Method for processing a thin film using an energy beam
JP2000260709A (en) Method of crystallizing semiconductor thin film and semiconductor device using the same
US7015122B2 (en) Method of forming polysilicon thin film transistor
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JPH08339960A (en) Preparation of semiconductor device
JPH0917729A (en) Manufacture of semiconductor device
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
JP2002025906A (en) Semiconductor device and manufacturing method thereof
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
KR100833956B1 (en) Optical mask for crystallization of amorphous silicon
JP4035019B2 (en) Manufacturing method of semiconductor device
JP2001320056A (en) Manufacturing method for thin-film transistor and thin- film semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees