JP2002018072A - Circuit board mounted with electronic device for game machine - Google Patents

Circuit board mounted with electronic device for game machine

Info

Publication number
JP2002018072A
JP2002018072A JP2000203171A JP2000203171A JP2002018072A JP 2002018072 A JP2002018072 A JP 2002018072A JP 2000203171 A JP2000203171 A JP 2000203171A JP 2000203171 A JP2000203171 A JP 2000203171A JP 2002018072 A JP2002018072 A JP 2002018072A
Authority
JP
Japan
Prior art keywords
circuit board
electronic device
main control
memory device
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000203171A
Other languages
Japanese (ja)
Inventor
Kazuhiro Sato
和浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heiwa Corp
Original Assignee
Heiwa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heiwa Corp filed Critical Heiwa Corp
Priority to JP2000203171A priority Critical patent/JP2002018072A/en
Publication of JP2002018072A publication Critical patent/JP2002018072A/en
Pending legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent an illegal action to a circuit board mounted with an electrically rewritable ROM(read only memory). SOLUTION: The flash ROM 201 is mounted on the circuit board 40 in a rewrite deactivated state, and the circuit board 40 is fixed and supported on a base section 10. Since a cover section 11 fastened to the base section 10 by bolts 30 is transparent, such a fraud as the rewriting of the flash ROM 201 is hardly conducted in a normal state, and the fraud, if any, can be easily grasped by a visual observation or the like of the external appearance.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、遊技動作制御を行
う電子デバイスを搭載した回路基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board on which an electronic device for controlling a game operation is mounted.

【0002】[0002]

【従来の技術】近年、遊技機の複雑な電子制御は各種の
電子デバイスによって行われていて、この各種の電子デ
バイスは回路基板に搭載されている。このような電子デ
バイスとしては、遊技全体の制御を行うCPU、このC
PUの動作手順を記録したROM、ワークエリアとして
機能するRAM等がある。
2. Description of the Related Art In recent years, complicated electronic control of a game machine has been performed by various electronic devices, and these various electronic devices are mounted on a circuit board. Such an electronic device includes a CPU for controlling the entire game,
There are a ROM that records the operation procedure of the PU, a RAM that functions as a work area, and the like.

【0003】ところで、近年、このROMの一種として
電気的書き換えが可能なフラッシュROMと称される電
子デバイスが搭載される場合が多く、このフラッシュR
OMでは記憶するプログラムの内容を電気的に書き換え
可能なのでリサイクル可能であると共に、開発段階から
市販段階までのプログラムの変更等にも対処可能であ
る。
In recent years, in many cases, an electronic device called an electrically rewritable flash ROM is mounted as a kind of the ROM in many cases.
In the OM, the contents of the stored program can be electrically rewritten, so that it can be recycled, and can cope with a change in the program from the development stage to the commercial stage.

【発明が解決しようとする課題】しかしながら、この反
面、電気的に書き換え可能であるので不正な書き換えが
発生する可能性も否定できず、この種の電子デバイスを
搭載した回路基板を確実に不正な書き換えから防止する
ことができたり、書き換えを行った場合これを把握でき
たりするような術の出現が望まれていた。
On the other hand, on the other hand, the possibility of improper rewriting cannot be denied since it is electrically rewritable. It has been desired to develop a technique that can prevent the data from being rewritten, and can recognize the rewriting when the data is rewritten.

【0004】本発明は、このような従来の課題を解決す
るためになされたもので、電気的に書き換え可能なRO
Mを搭載した回路基板に対する不正な改造を防止した
り、仮に不正な行為が行われてもその開封履歴が把握可
能な回路基板を提供することを目的とする。
[0004] The present invention has been made to solve such a conventional problem, and an electrically rewritable RO.
It is an object of the present invention to provide a circuit board that prevents unauthorized modification of a circuit board on which M is mounted, and that can keep track of the opening history even if an illegal act is performed.

【課題を解決するための手段】上記目的を達成するため
に、本発明は、遊技機制御用の電子デバイスが搭載され
た回路基板であって、書き換え可能なメモリデバイスが
搭載され、前記メモリデバイスには書き換え非活性とす
る電気信号が供給されることを特徴とするようにした。
In order to achieve the above object, the present invention provides a circuit board on which an electronic device for controlling a gaming machine is mounted, wherein a rewritable memory device is mounted, and Is characterized in that an electric signal for inactivating rewriting is supplied.

【0005】この発明によれば、基板に搭載された電気
的書き換え可能なメモリデバイスに書き換え非活性とす
る電気信号が供給されているので、常状態ではメモリデ
バイスの書き換え等の不正が行われにくくなる。
According to the present invention, since the electrical signal for inactivating rewriting is supplied to the electrically rewritable memory device mounted on the substrate, it is difficult for illegal operation such as rewriting of the memory device to be performed in a normal state. Become.

【0006】また、請求項2に係る発明は、前記メモリ
デバイスには、主制御手段が実行することによって一連
の遊技動作が行なわれるようにする遊技機制御プログラ
ムが記憶され、前記遊技プログラムと同一の内容のデジ
タル情報をゲート群で成るようにしたロジックゲートセ
ルと、前記主制御手段から出力されるアドレスに対す
る、前記メモリデバイス上のデータおよび前記ロジック
ゲートセル上のデータの一致性を判定する比較手段と、
を同一PLD(プログラマブルロジックデバイス)上に
形成してこれも回路基板に搭載したことを特徴としてい
るので、遊技プログラムが変更されたことを簡単に検出
することができる。しかも、PLDを用いてロジックゲ
ートセルを製造しているのでゲートセル側への細工を極
めて困難にしている。
According to a second aspect of the present invention, in the memory device, a game machine control program for causing a series of game operations to be performed by execution of the main control means is stored, and is the same as the game program. And a logic gate cell in which the digital information of the content is formed by a group of gates, and a comparison for judging the coincidence of the data on the memory device and the data on the logic gate cell with the address output from the main control means. Means,
Is formed on the same PLD (programmable logic device) and is also mounted on a circuit board, so that a change in the game program can be easily detected. Moreover, since the logic gate cell is manufactured using the PLD, it is extremely difficult to work on the gate cell side.

【0007】そして、請求項3に係る発明は、請求項1
および2の内のいずれか一項に記載の遊技機用電子デバ
イス搭載回路基板において、搭載された電子デバイスを
外部から目視可能で、かつ、開封履歴が分かるようなケ
ースを回路基板側と分離しくい状態で固定したことを特
徴としているので、不正が行われているか否かを外部か
ら目視把握容易であると共に、仮に開封されてもその履
歴が容易に把握できる。
The invention according to claim 3 is based on claim 1.
In the electronic device mounting circuit board for a game machine according to any one of the above 2 and 2, a case where the mounted electronic device is visible from the outside and the opening history can be understood is separated from the circuit board side. Since it is characterized in that it is fixed in a pile state, it is easy to visually determine whether or not fraud has been performed from the outside, and the history can be easily grasped even if it is opened.

【発明の実施の形態】以下に、本発明の実施の形態につ
いて説明する。まず、遊技機制御用の電子デバイスを搭
載した回路基板40について説明する。
Embodiments of the present invention will be described below. First, the circuit board 40 on which a gaming machine control electronic device is mounted will be described.

【0008】この回路基板40には、図3に示すよう
に、遊技機の全体動作を制御する主制御部200、PL
D(Programmable Logic Device:プログラマブルロ
ジックデバイス)500、および、電気的書き換えが可
能なフラッシュROM201が搭載されている。
As shown in FIG. 3, a main control unit 200 for controlling the overall operation of the game machine,
A D (Programmable Logic Device) 500 and an electrically rewritable flash ROM 201 are mounted.

【0009】フラッシュROM201は、その記憶内容
を電気的に書き換え可能なデバイスであり、アドレス信
号を入力するためのアドレスポート250と、データを
出力するためのデータポート251とを備えている。図
4は、このフラッシュROM201の遊技プログラムの
記憶状態の一例を示した説明図である。一例としてアド
レスを8ビットのデジタルデータで定義可能とすると、
「00000000」〜「11111111」までの夫
々のアドレスに対して、内容「a」〜「z」が記憶され
ている。
The flash ROM 201 is a device whose storage contents can be electrically rewritten, and has an address port 250 for inputting an address signal and a data port 251 for outputting data. FIG. 4 is an explanatory diagram showing an example of a storage state of the game program in the flash ROM 201. As an example, if an address can be defined by 8-bit digital data,
The contents “a” to “z” are stored for the respective addresses “00000000” to “11111111”.

【0010】そして、フラッシュROM201の書き換
え活性化端子46には、その活性化を阻止するための信
号(本例では接地電位)が印加されている。即ち、書き
換え活性化がアクティブハイの場合にはローレベル信号
が、また、アクティブローの場合にはハイレベル信号が
印加されて、フラッシュROM201の書き換えが不能
とされている。
[0010] A signal (ground potential in this example) for preventing the activation is applied to the rewrite activation terminal 46 of the flash ROM 201. That is, a low level signal is applied when the rewrite activation is active high, and a high level signal is applied when the rewrite activation is active low, so that rewriting of the flash ROM 201 is disabled.

【0011】図3に示すように、PLD500上には、
電圧レベルトレラントゲート510と、アドレスデコー
ダ520と、電圧レベルトレラントゲート530と、ロ
ジックゲートセル540と、比較部560と、不一致時
処理部570と、ゲート580とが一体にロジックゲー
ト等によってハードウエアで形成されている。また、比
較部560は、外部からトリガ信号を供給可能となって
いると共に、不一致時処理部570にはLED581が
接続されている。
As shown in FIG. 3, on the PLD 500,
The voltage level tolerant gate 510, the address decoder 520, the voltage level tolerant gate 530, the logic gate cell 540, the comparing unit 560, the non-coincidence processing unit 570, and the gate 580 are integrally formed by hardware such as a logic gate. Is formed. The comparing section 560 can supply a trigger signal from the outside, and the mismatching processing section 570 is connected to the LED 581.

【0012】ロジックゲートセル540には、フラッシ
ュROM201に記憶された遊技プログラムと同一の内
容のデジタル情報を図示しないゲート群で構成してい
る。図5は、主制御部200からのアドレスとこれに対
応してアドレスデコーダ520が出力する出力データと
このアドレスの内容(データ)とを対応付けて示したも
ので、アドレスデコーダ520は、主制御部200から
アドレスが与えられると、これに応じたアドレスデコー
ダ出力値をロジックゲートセル540に与える。する
と、ロジックゲートセル540は、主制御部200から
のアドレスに対応するデータを比較部560に出力する
ようになっている。
The logic gate cell 540 includes digital information having the same content as that of the game program stored in the flash ROM 201 by a group of gates (not shown). FIG. 5 shows the address from the main control unit 200, the output data correspondingly output from the address decoder 520, and the contents (data) of the address in association with each other. When an address is applied from unit 200, an output value corresponding to the address is applied to logic gate cell 540. Then, the logic gate cell 540 outputs data corresponding to the address from the main control unit 200 to the comparison unit 560.

【0013】また、電圧レベルトレラントゲート510
と、電圧レベルトレラントゲート530とは、入力電圧
の変動が生じても出力電圧を安定化させるように動作す
るため、動作安定化のために寄与する。
The voltage level tolerant gate 510
The voltage level tolerant gate 530 operates to stabilize the output voltage even when the input voltage fluctuates, and thus contributes to the stabilization of the operation.

【0014】(動作例1)主制御部200がアドレスを
出力すると、これが電圧レベルトレランスゲート510
を介してアドレスデコーダ520に与えられると共に、
フラッシュROM201のアドレスポート250にも与
えられる。すると、フラッシュROM201は、対応す
るデータをデータポート251に出力するので、これが
電圧レベルトレランスゲート530を介して比較部56
0に与えられる。一方、アドレスを受け取ったアドレス
デコーダ520は、アドレスデコード出力値をロジック
ゲートセル540に与えるため、ロジックゲートセル5
40は、これに対応するデータを比較部560に与え
る。
(Operation Example 1) When the main controller 200 outputs an address, it outputs a voltage level tolerance gate 510.
To the address decoder 520 via
It is also provided to the address port 250 of the flash ROM 201. Then, the flash ROM 201 outputs the corresponding data to the data port 251, and this is output via the voltage level tolerance gate 530 to the comparator 56.
0 is given. On the other hand, the address decoder 520 having received the address provides the address decode output value to the logic gate cell 540.
40 gives the corresponding data to the comparison unit 560.

【0015】比較部560は両データの一致性を判定
し、一致している場合には、主制御部200のこのデー
タを与える。一方、一致していない場合にはその旨を不
一致時処理部570に通知する。すると、不一致時処理
部570は、LED581を点灯すると共に、ゲート5
80をハイインピーダンス状態として主制御部200へ
のバスをハイインピーダンス状態として主制御部200
を動作不能とする。
The comparing section 560 determines the coincidence of the two data, and if they match, gives the data of the main control section 200. On the other hand, if they do not match, this fact is notified to the non-matching processing unit 570. Then, the non-matching processing unit 570 turns on the LED 581 and sets the gate 5
80 is set to a high impedance state, and the bus to the main control unit 200 is set to a high impedance state.
Is disabled.

【0016】したがって、遊技プログラムと同一の内容
のデジタル情報をゲート群で成るロジックゲートセル5
40で作りこんでおき、比較部560は、主制御部20
0から出力されるアドレスに対する、フラッシュROM
201上のデータ、および、ロジックゲートセル504
上のデータの一致性を判定するので、遊技プログラムが
変更されたことを簡単に検出することができる。なお、
比較部560は、所定のトリガによって判定動作を行な
うようにすれば、このトリガが与えられた場合にのみ比
較判定動作を行なうようにすることができる。例えば電
源投入時の信号等をトリガとして与えるようにしたり、
所定期間アクセス動作が無かった場合にトリガを与える
ようにしたり、所定期間毎にトリガを与えるようにした
り、すれば良い。
Therefore, the logic gate cell 5 composed of a group of gates receives digital information having the same contents as the game program.
40, and the comparison unit 560 is the main control unit 20
Flash ROM for address output from 0
201 and the logic gate cell 504
Since the consistency of the above data is determined, it is possible to easily detect that the game program has been changed. In addition,
If the comparing section 560 performs the determining operation by a predetermined trigger, the comparing section 560 can perform the comparing and determining operation only when the trigger is given. For example, a signal at power-on can be given as a trigger,
What is necessary is just to give a trigger when there is no access operation for a predetermined period, or to give a trigger every predetermined period.

【0017】また、この実施形態では遊技プログラムを
記憶する記憶手段として、電気的書き換えが可能なフラ
ッシュROM201を用いているので、特にその記憶内
容の変更が容易なフラッシュROM201に対してもそ
の記憶内容の変更を容易に検出することができる。さら
に、不一致時処理部570は、両データが一致していな
い旨の通知をLED581の点灯で行なうので、両デー
タの不一致が容易に把握できる。なお、光の他に音声情
報等での通知でも良い。
In this embodiment, the electrically rewritable flash ROM 201 is used as the storage means for storing the game program. Can easily be detected. Furthermore, since the mismatched processing unit 570 notifies that the two data do not match by lighting the LED 581, the mismatch between the two data can be easily grasped. It should be noted that notification by audio information or the like other than light may be used.

【0018】さらに、不一致時処理部570は、主制御
部200にデータを供給するバスをハイインピーダンス
状態とするので、以降、主制御部200を動作不能とす
ることができる。
Further, since the inconsistency processing unit 570 sets the bus for supplying data to the main control unit 200 to a high impedance state, the main control unit 200 can be disabled thereafter.

【0019】(動作例2)動作例1では一つのアドレス
が主制御部200が与えられた場合の動作について説明
したが、主制御部200から出力されるアクセス可能な
全アドレスが与えられる場合に対しても同様な動作を行
なえる。
(Operation Example 2) In the operation example 1, the operation when one address is given to the main control unit 200 has been described. However, when all accessible addresses output from the main control unit 200 are given, The same operation can be performed.

【0020】即ち、比較部560は、主制御部200か
ら出力されるアクセス可能な全アドレスの夫々のアドレ
スに対する、フラッシュROM201上のデータ、およ
び、ロジックゲートセル520上のデータの一致性を判
定し、総て一致した場合以外には不一致時処理部570
にその旨を通知する。なお、不一致時処理部570の動
作は先に説明したものと同じである。したがって、この
動作例2によれば、全遊技プログラムにおいてその変更
が行なわれたか否かを判定することが可能となる。
That is, the comparing section 560 determines the coincidence of the data on the flash ROM 201 and the data on the logic gate cell 520 with respect to each of all accessible addresses output from the main control section 200. , The processing unit 570 at the time of non-coincidence other than the case of all coincidences
To that effect. The operation of the non-matching processing unit 570 is the same as that described above. Therefore, according to the operation example 2, it is possible to determine whether or not the change has been made in all the game programs.

【0021】(動作例3)この動作例では、主制御部2
00から或る特定のアドレスが与えられた場合にのみ比
較動作を行なう点に特徴がある。先ず、主制御部200
が或る特定のアドレスを与えるとする。すると、比較部
560は、主制御部200から出力される或る特定のア
ドレスに対する、フラッシュROM201上のデータ、
および、ロジックゲートセル540上のデータの一致性
を判定し、一致した場合以外には不一致時処理部570
にその旨を通知する。なお、不一致時処理部570の動
作は先に説明したものと同じである。一方、この動作例
では、この或る特定のアドレスが主制御部200から出
力される場合以外は比較動作自体も行なわれない。
(Operation Example 3) In this operation example, the main control unit 2
It is characterized in that the comparison operation is performed only when a specific address is given from 00. First, the main control unit 200
Gives a certain address. Then, the comparison unit 560 outputs data on the flash ROM 201 to a specific address output from the main control unit 200,
Also, the coincidence of the data on the logic gate cell 540 is determined, and if there is no coincidence, the non-coincidence processing unit 570 is performed.
To that effect. The operation of the non-matching processing unit 570 is the same as that described above. On the other hand, in this operation example, the comparison operation itself is not performed except when this specific address is output from main control unit 200.

【0022】したがって、この動作例3によれば、遊技
プログラムにおける或る部分の変更が行なわれたか否か
を判定することが可能である。例えば賞球払出し、大当
り判定等の重要な部分のプログラムの読み出しが行なわ
れるときに限って、遊技プログラムの変更チェックを行
なうようにすることができる。
Therefore, according to the third operation example, it is possible to determine whether or not a certain portion of the game program has been changed. For example, a change check of the game program can be performed only when a program of an important part such as a prize ball payout or a big hit determination is read.

【0023】なお、以上の実施形態において、ロジック
ゲートセル540、比較手段560、不一致時処理部5
70、アドレスデコーダ520、ゲート580等は総て
ハードウエアで実現されて、PLD(プログラマブルロ
ジカルデバイス)上に形成されているので、ロジックゲ
ートセルの内容や比較手段の動作や不一致時処理部57
0の動作やアドレスデコーダ520bの動作等の解析は
困難であるため、遊技プログラムの変更を検出不能とす
るための細工を行なうことは極めて困難となる。
In the above embodiment, the logic gate cell 540, the comparing means 560, and the inconsistent processing section 5
70, the address decoder 520, the gate 580, etc. are all realized by hardware and formed on a PLD (programmable logical device), so that the contents of the logic gate cells, the operation of the comparing means, and the inconsistency processing unit 57
Since it is difficult to analyze the operation of the address decoder 520b, the operation of the address decoder 520b, and the like, it is extremely difficult to perform the work for making the change of the game program undetectable.

【0024】しかも、フラッシュROM201の書き換
え活性化端子253にその活性化を阻止するための信号
が印加されていて、不正行為を阻止した状態で以上の各
動作を実現している。
In addition, a signal for preventing the activation is applied to the rewrite activation terminal 253 of the flash ROM 201, and the above-described operations are realized in a state where the illegal act is prevented.

【0025】次に、この回路基板40のケーシング等に
ついて説明する。図1に示すような遊技機100の背面
左側の中央部には、回路基板17が固定支持した回路基
板ケース15が固着される。なお、この遊技機100と
してはパチンコ機やパチスロ機はもちろんのこと、ゲー
ムセンターに配設されるゲーム機等でも良い。
Next, the casing and the like of the circuit board 40 will be described. A circuit board case 15 fixedly supported by a circuit board 17 is fixed to a central portion on the rear left side of the gaming machine 100 as shown in FIG. The gaming machine 100 may be a pachinko machine, a pachislot machine, or a game machine provided in a game center.

【0026】図2の外観図に示すように、この回路基板
ケース15は、合成樹脂等の透明部材で製造された変形
困難なケースであり、回路基板40を固定指示するベー
ス部10と、このベース部10で固定支持された回路基
板40を覆うためのカバー部11とを有して構成され
る。なお、図2においては、電気配線を外部に引き出す
ための開口部等は図示省略している。
As shown in the external view of FIG. 2, the circuit board case 15 is a hard-to-deform case made of a transparent member such as a synthetic resin. And a cover section 11 for covering the circuit board 40 fixedly supported by the base section 10. In FIG. 2, an opening and the like for leading out the electric wiring to the outside are not shown.

【0027】回路基板ケース15のベース部10の短手
方向の一側面は長方形状に開放され、また、ベース部1
0の内周壁には、回路基板40を支持するための回路基
板用スライド溝12と、これより鉛直方向で上々のカバ
ー用スライド溝14とが形成されている。この回路基板
用スライド溝12に沿って回路基板40が収納体内にス
ライド挿入され固定支持される。また、カバー用スライ
ド溝14に沿ってカバー部11がスライド挿入されてベ
ース部10にカバー部11が装着され、ボルト30でベ
ース部10とカバー部11とを締結することで回路基板
収納体15が構成される。かくして、このカバー部11
は、ベース部10に固定されて回路基板40を覆う第1
の状態と、回路基板40を覆うことを解除する第2の状
態とを取り得るようになっている。
One short side of the base portion 10 of the circuit board case 15 is opened in a rectangular shape.
A circuit board slide groove 12 for supporting the circuit board 40 and a cover slide groove 14 vertically higher than the slide groove 12 for supporting the circuit board 40 are formed on the inner peripheral wall of the zero. The circuit board 40 is slidably inserted into the housing along the circuit board slide groove 12 and fixedly supported. Further, the cover portion 11 is slid and inserted along the cover slide groove 14, the cover portion 11 is attached to the base portion 10, and the base portion 10 and the cover portion 11 are fastened with the bolts 30, so that the circuit board housing 15 is Is configured. Thus, the cover 11
Is a first member fixed to the base portion 10 and covering the circuit board 40.
And a second state in which the covering of the circuit board 40 is released.

【0028】したがって、電気的書き換え可能なフラッ
シュROM201(メモリデバイス)が書き換え非活性
化状態でベース部10に固定支持されていると共に、ボ
ルト30によってこのベース部10と締結されるカバー
部11が透明であるので、通常状態ではフラッシュRO
M201の書き換え等の不正が行われにくくなり、しか
も不正が行われてもそれを容易に外観目視等で把握でき
る。
Therefore, the electrically rewritable flash ROM 201 (memory device) is fixedly supported on the base portion 10 in a rewrite inactive state, and the cover portion 11 fastened to the base portion 10 by the bolt 30 is transparent. Therefore, in the normal state, the flash RO
Unauthorized operations such as rewriting of M201 are unlikely to be performed, and even if the unauthorized operation is performed, it can be easily grasped by visual inspection or the like.

【0029】図6に示すように、ベース部10とカバー
部11とを締結するボルト30は、ねじ部30と、これ
に一体的に形成された頭部34とからなっていて、ねじ
部30と頭部34とを接合する接合部38は細径にされ
ていて、頭部34を介して所定以上の捩り力を付与する
と接合部38が破損して頭部34とねじ部32とが分離
されるようになっている。さらに、頭部34には、その
一部を切り欠いて頭部34先端側に延びる係止片36が
対向して1対形成されており、係止片36はボルト30
の径方向に拡径・縮径可能となっている。
As shown in FIG. 6, a bolt 30 for fastening the base portion 10 and the cover portion 11 is composed of a screw portion 30 and a head portion 34 formed integrally therewith. The joining portion 38 for joining the head and the head 34 has a small diameter. If a predetermined torsional force is applied through the head 34, the joining portion 38 is broken and the head 34 and the screw portion 32 are separated. It is supposed to be. Further, a pair of locking pieces 36 are formed on the head 34 so as to face each other and extend to the front end side of the head 34 with a part thereof cut away.
The diameter can be expanded and reduced in the radial direction.

【0030】一方、ベース部11の底壁にはねじ孔26
が4箇所形成されたボルト案内部材21が固定され、こ
れに対応して、カバー部11の下面側には、ねじ孔26
に対応するねじ孔24が4箇所形成されたボルト案内部
材20が固定されている。また、ボルト案内部材20に
は、ねじ孔24の一部を拡径して係止部(図示せず)が
形成されている。さらに、回路基板40には、ボルト案
内部材20のねじ孔24とボルト案内部材のねじ孔26
に対応して、ボルト30が貫通する固定用孔49が形成
されている。したがって、この固定用孔49によって、
ねじ孔24およびねじ孔26にボルト30が螺合される
ことで、ベース部10に、回路基板40とカバー部11
とが固定されることになる。
On the other hand, a screw hole 26 is formed in the bottom wall of the base 11.
The bolt guide member 21 formed with four portions is fixed, and correspondingly, a screw hole 26 is formed in the lower surface side of the cover portion 11.
The bolt guide member 20 in which four screw holes 24 corresponding to are formed is fixed. The bolt guide member 20 has a locking portion (not shown) formed by enlarging a part of the screw hole 24. Further, the screw hole 24 of the bolt guide member 20 and the screw hole 26 of the bolt guide member are formed in the circuit board 40.
A fixing hole 49 through which the bolt 30 penetrates is formed. Therefore, with the fixing holes 49,
When the bolt 30 is screwed into the screw hole 24 and the screw hole 26, the circuit board 40 and the cover 11
Will be fixed.

【0031】また、このような固定状態において、ボル
ト30の係止片36がボルト案内部材20の係止部48
に係止して頭部34の抜け出しが防止され、さらに接合
部38が破損されると頭部34とねじ部32とが分離さ
れてねじ部32の抜き出しが不能となる。
In such a fixed state, the locking piece 36 of the bolt 30 is fixed to the locking portion 48 of the bolt guide member 20.
To prevent the head 34 from coming out, and if the joint 38 is damaged, the head 34 and the screw 32 are separated, and the screw 32 cannot be pulled out.

【0032】したがって、係止片36が拡径して不図示
の係止部に係止すると共に、頭部34がねじ部32と分
離された状態でベース部10とカバー部11との締結が
行われているので、このベース部10とカバー部11と
は分離し難く、フラッシュROM201に対する不正改
造等を困難とする。
Accordingly, the locking piece 36 is enlarged in diameter and locked to a locking portion (not shown), and the base portion 10 and the cover portion 11 are fastened with the head portion 34 separated from the screw portion 32. Since this operation is performed, the base 10 and the cover 11 are difficult to separate from each other, and it is difficult to make unauthorized modifications to the flash ROM 201.

【0033】さらに、ベース部11に固定されたボルト
案内部材21の裏面側には、ねじ孔26に対応してスリ
ット(図示せず)が形成されている。必要時にはこのス
リットを切除することによって、ねじ孔26に螺合され
ているボルト30をベース部10の裏面側から操作する
ことができるようになっている。
Further, a slit (not shown) is formed on the back side of the bolt guide member 21 fixed to the base portion 11 so as to correspond to the screw hole 26. By cutting off the slit when necessary, the bolt 30 screwed into the screw hole 26 can be operated from the back surface side of the base portion 10.

【0034】以上のような構成のボルト30によるベー
ス部10およびカバー部11の締結箇所並びに回路基板
40の固定箇所、即ち、ボルト案内部材20およびボル
ト案内部材21のねじ孔24およびねじ孔26並びに固
定用孔49は、所定の検査回数に応じて複数箇所(本実
施形態では4箇所)設けられている。このため、回路基
板収納体15を開封した回数、つまり開封履歴が認識可
能となる。
The places where the base 10 and the cover 11 are fastened and the places where the circuit board 40 is fixed by the bolts 30 configured as described above, that is, the screw holes 24 and 26 of the bolt guide member 20 and the bolt guide member 21, and The fixing holes 49 are provided at a plurality of positions (four positions in the present embodiment) according to a predetermined number of inspections. Therefore, the number of times the circuit board housing 15 has been opened, that is, the opening history can be recognized.

【0035】したがって、ボルト30がベース部10と
カバー部11とを締結状態とするための締結位置を複数
設けたので、ベース部10とカバー部11との分離を一
層困難にすると共に、仮に順次締結位置を変更して締結
作業を行なうとその作業履歴が容易に把握できる。
Therefore, since the bolt 30 has a plurality of fastening positions for bringing the base portion 10 and the cover portion 11 into a fastening state, the separation between the base portion 10 and the cover portion 11 is made more difficult, and the bolts 30 are temporarily provided. When the fastening work is performed while changing the fastening position, the work history can be easily grasped.

【0036】以上本発明の実施の形態について説明して
きたが、本発明の要旨を逸脱しない範囲内で、上記実施
形態に対して種々の変形や変更を施しても良いことは言
うまでもない。
Although the embodiment of the present invention has been described above, it goes without saying that various modifications and changes may be made to the above embodiment without departing from the spirit of the present invention.

【発明の効果】以上説明してきたように、本発明によれ
ば、通常状態ではメモリデバイスの書き換え等の不正が
行われにくくなり、しかも不正が行われてもそれを容易
に把握できるという効果が得られる。
As described above, according to the present invention, in a normal state, it is difficult to perform illegal operations such as rewriting of a memory device, and even if an illegal operation has been performed, it can be easily grasped. can get.

【図面の簡単な説明】[Brief description of the drawings]

【図1】遊技機100の背面側の外観図である。FIG. 1 is an external view of a back side of a gaming machine 100. FIG.

【図2】回路基板ケース20の外観図である。FIG. 2 is an external view of a circuit board case 20.

【図3】回路基板40の平面図である。FIG. 3 is a plan view of the circuit board 40.

【図4】フラッシュROM201の記憶内容の説明図で
ある。
FIG. 4 is an explanatory diagram of storage contents of a flash ROM 201;

【図5】アドレスデコーダ520の動作を説明する説明
図である。
FIG. 5 is an explanatory diagram illustrating an operation of an address decoder 520.

【図6】ボルト30の説明図である。FIG. 6 is an explanatory view of a bolt 30.

【符号の説明】[Explanation of symbols]

10 ベース部 11 カバー部 15 回路基板収納体 20 ボルト案内部材 21 ボルト案内部材 24 ねじ孔 26 ねじ孔 30 ボルト 32 ねじ部 34 頭部 36 係止片 38 接合部 40 回路基板 500 PLD(プログラマブルロジカルデバイス) 510 電圧レベルトレラントゲート 520 アドレスデコーダ 530 電圧レベルトレラントゲート 540 ロジックゲートセル 560 比較部 570 不一致時処理部 580 ゲート 581 LED DESCRIPTION OF SYMBOLS 10 Base part 11 Cover part 15 Circuit board housing body 20 Bolt guide member 21 Bolt guide member 24 Screw hole 26 Screw hole 30 Bolt 32 Screw part 34 Head 36 Locking piece 38 Joining part 40 Circuit board 500 PLD (Programmable logical device) 510 Voltage level tolerant gate 520 Address decoder 530 Voltage level tolerant gate 540 Logic gate cell 560 Comparison unit 570 Mismatch processing unit 580 Gate 581 LED

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 遊技機制御用の電子デバイスが搭載され
た回路基板であって、 書き換え可能なメモリデバイスが搭載され、前記メモリ
デバイスには書き換え非活性とする電気信号が供給され
ることを特徴とする遊技機用電子デバイス搭載回路基
板。
1. A circuit board on which an electronic device for controlling a gaming machine is mounted, wherein a rewritable memory device is mounted, and an electric signal for inactivating rewriting is supplied to the memory device. Electronic device mounted circuit boards for gaming machines.
【請求項2】 請求項1に記載の遊技機用電子デバイス
搭載回路基板において、 前記メモリデバイスには、主制御手段がそれを実行する
ことによって一連の遊技動作が行なわれるようにする遊
技機制御プログラムが記憶され、 前記遊技プログラムと同一の内容のデジタル情報をゲー
ト群で成るようにしたロジックゲートセルと、前記主制
御手段から出力されるアドレスに対する、前記メモリデ
バイス上のデータおよび前記ロジックゲートセル上のデ
ータの一致性を判定する比較手段と、を同一PLD(プ
ログラマブルロジックデバイス)上に形成してこれも回
路基板に搭載したことを特徴とする遊技機用電子デバイ
ス搭載回路基板。
2. The gaming machine electronic device mounted circuit board according to claim 1, wherein said memory device has a main control means executing a series of gaming operations to execute a series of gaming operations. A logic gate cell in which a program is stored, wherein digital information having the same content as that of the game program is constituted by a group of gates; and data on the memory device and an address corresponding to an address output from the main control means. A circuit board mounted with an electronic device for a game machine, wherein the comparing means for determining the coincidence of the above data is formed on the same PLD (programmable logic device) and is also mounted on the circuit board.
【請求項3】 請求項1および2の内のいずれか一項に
記載の遊技機用電子デバイス搭載回路基板において、 搭載された電子デバイスを外部から目視可能で、かつ、
開封履歴が分かるようなケースを回路基板側と分離しく
い状態で固定したことを特徴とする遊技機用電子デバイ
ス搭載回路基板。
3. The electronic device mounted circuit board for a game machine according to claim 1, wherein the mounted electronic device is externally visible, and
A circuit board mounted with an electronic device for a gaming machine, wherein a case whose opening history is known is fixed in such a manner that it is difficult to separate from a circuit board side.
JP2000203171A 2000-07-05 2000-07-05 Circuit board mounted with electronic device for game machine Pending JP2002018072A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000203171A JP2002018072A (en) 2000-07-05 2000-07-05 Circuit board mounted with electronic device for game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000203171A JP2002018072A (en) 2000-07-05 2000-07-05 Circuit board mounted with electronic device for game machine

Publications (1)

Publication Number Publication Date
JP2002018072A true JP2002018072A (en) 2002-01-22

Family

ID=18700608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000203171A Pending JP2002018072A (en) 2000-07-05 2000-07-05 Circuit board mounted with electronic device for game machine

Country Status (1)

Country Link
JP (1) JP2002018072A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008212714A (en) * 2008-05-07 2008-09-18 Sanyo Product Co Ltd Game machine
JP2012148146A (en) * 2012-05-13 2012-08-09 Sanyo Product Co Ltd Game machine
JP2015195865A (en) * 2014-03-31 2015-11-09 京楽産業.株式会社 Game machine

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215782A (en) * 1990-12-14 1992-08-06 Sankyo Kk Security system for game machine control microcomputer
JPH05111564A (en) * 1991-10-21 1993-05-07 Sankyo Kk Microcomputer for controlling game machine
JPH07100253A (en) * 1993-10-01 1995-04-18 Sankyo Kk Game machine
JPH08164U (en) * 1993-11-09 1996-02-02 俊夫 武澤 Amusement machine maintenance monitoring device
JPH0924151A (en) * 1995-07-10 1997-01-28 Taiyo Eretsuku Kk Game machine controller and tester
JPH09239131A (en) * 1996-03-07 1997-09-16 Sankyo Kk Game machine
JPH11168185A (en) * 1997-12-03 1999-06-22 Rohm Co Ltd Laminated substrate body and semiconductor device
JP2000079243A (en) * 1998-06-30 2000-03-21 Daiichi Shokai Co Ltd Controller of game machine
JP2000137648A (en) * 1998-10-30 2000-05-16 Sanyo Electric Co Ltd Device for protecting data of non-volatile memory

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215782A (en) * 1990-12-14 1992-08-06 Sankyo Kk Security system for game machine control microcomputer
JPH05111564A (en) * 1991-10-21 1993-05-07 Sankyo Kk Microcomputer for controlling game machine
JPH07100253A (en) * 1993-10-01 1995-04-18 Sankyo Kk Game machine
JPH08164U (en) * 1993-11-09 1996-02-02 俊夫 武澤 Amusement machine maintenance monitoring device
JPH0924151A (en) * 1995-07-10 1997-01-28 Taiyo Eretsuku Kk Game machine controller and tester
JPH09239131A (en) * 1996-03-07 1997-09-16 Sankyo Kk Game machine
JPH11168185A (en) * 1997-12-03 1999-06-22 Rohm Co Ltd Laminated substrate body and semiconductor device
JP2000079243A (en) * 1998-06-30 2000-03-21 Daiichi Shokai Co Ltd Controller of game machine
JP2000137648A (en) * 1998-10-30 2000-05-16 Sanyo Electric Co Ltd Device for protecting data of non-volatile memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008212714A (en) * 2008-05-07 2008-09-18 Sanyo Product Co Ltd Game machine
JP4605248B2 (en) * 2008-05-07 2011-01-05 株式会社三洋物産 Game machine
JP2012148146A (en) * 2012-05-13 2012-08-09 Sanyo Product Co Ltd Game machine
JP2015195865A (en) * 2014-03-31 2015-11-09 京楽産業.株式会社 Game machine

Similar Documents

Publication Publication Date Title
US6608792B2 (en) Method and apparatus for storing data in an integrated circuit
JP6626164B1 (en) Gaming machine
JP2008532631A (en) MRAM for nonvolatile safety memory device for power supply HID and ESD tolerance in game machines
JP2008532632A (en) Magnetoresistive memory unit for read-only memory device in game machine
JP2008532634A (en) MRAM for storing cautionary events for game consoles during power outages
JP2021137492A (en) Game machine
JP7177504B2 (en) game machine
JP7177507B2 (en) game machine
JP7177505B2 (en) game machine
JP7177503B2 (en) game machine
JP2014239857A (en) Game machine
JPH11137811A (en) Memory medium for game machine and game machine
JP2002018072A (en) Circuit board mounted with electronic device for game machine
JP4489913B2 (en) Circuit board with electronic devices for gaming machines
JP4612891B2 (en) Game machine
JP5805741B2 (en) Game machine
JP5450766B1 (en) Game machine
JP3263101B2 (en) Microcomputer for controlling game machines
JP2009050535A (en) Game machine
JPH1176564A (en) Game machine
JP2016026594A (en) Game machine
JP2008140343A (en) Electronic apparatus
JP5390680B1 (en) Game machine
JP2021137484A (en) Game machine
JP2021137487A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070220

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100817