JP2002016068A - 配線の製造方法、配線及び電気光学装置 - Google Patents

配線の製造方法、配線及び電気光学装置

Info

Publication number
JP2002016068A
JP2002016068A JP2000195007A JP2000195007A JP2002016068A JP 2002016068 A JP2002016068 A JP 2002016068A JP 2000195007 A JP2000195007 A JP 2000195007A JP 2000195007 A JP2000195007 A JP 2000195007A JP 2002016068 A JP2002016068 A JP 2002016068A
Authority
JP
Japan
Prior art keywords
film
wiring
group
substrate
element belonging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000195007A
Other languages
English (en)
Other versions
JP2002016068A5 (ja
JP4099933B2 (ja
Inventor
Kyoji Momoi
恭次 桃井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000195007A priority Critical patent/JP4099933B2/ja
Publication of JP2002016068A publication Critical patent/JP2002016068A/ja
Publication of JP2002016068A5 publication Critical patent/JP2002016068A5/ja
Application granted granted Critical
Publication of JP4099933B2 publication Critical patent/JP4099933B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 液晶装置等の電気光学装置などに好適に用い
られる高信頼性且つ低抵抗の配線を比較的容易に製造す
る。 【解決手段】 配線の製造方法は、Alを主成分とする
第1膜(801)を形成する第1工程と、該第1膜上に
IVA族、VA族又はVIA族に属する元素を含むと共に第1膜
に比べて膜厚が薄く且つ第1膜上で平面的に見て部分的
に相互に連結されているか或いは点在する多数の島状部
分からなる不完全な第2膜(802)を形成する第2工
程と、第2膜上からのAl用のエッチングにより第2膜
及び第1膜を一括してパターニングする第3工程とを含
む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶装置等の電気
光学装置や一般的な電子回路などに広く用いられる配線
の製造方法、該配線及び該配線を用いた電気光学装置の
技術分野に属する。
【0002】
【従来の技術】従来、このような配線の材料としては、
導電性や経済性に優れたAl(アルミニウム)膜からな
る配線が広く用いられている。例えば、TFT(薄膜ト
ランジスタ)基板、半導体基板等における各種信号線と
しての配線を製造する場合には、先ず基板上にAl膜を
スパッタリングにより形成する。次に、レジストを用い
たフォトリソグラフィ及びエッチングにより、Al膜を
パターニングすることにより、所望のパターンを持つ配
線が形成される。
【0003】但し、Al膜の表面には、配線形成後に
(例えば、TFT基板や半導体基板における素子形成用
の高温や低温プロセス等で)曝される熱、湿気、水分等
により、更には製品完成後における電流に起因したエレ
クトリックマイグレーション(EM)により、ヒロッ
ク、ボイド、マウスニップル、腐食等が発生しやすい。
即ち、Al膜単体からなる配線の場合、これらの事象の
発生により配線の断線やショートが起こりやすく、配線
としての信頼性が低くなってしまう。
【0004】そこで、例えば特開平7−58110号公
報では、基板上で下層からTi(チタン)−TiN(窒
化チタン)−AlSiCu(Al及びCuの合金シリサ
イド)−TiN(窒化チタン)−Ti(チタン)の5層
に積層形成された多層構造の配線を形成する技術が提案
されている。他方、Al膜の代りに、Alと他の金属元
素との合金から配線を製造する技術も提案されている。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
た多層構造の配線を形成する技術によれば、エッチング
によるパターニングの際に、Al膜用のエッチング液や
エッチングガスでは、Al膜ではない他の膜(Ti膜
等)をエッチングできない。従って、パターニングに関
連して、製造工程の増加や複雑化及びコスト上昇を招い
てしまうという問題点がある。更に、Al膜の比抵抗は
低いため、配線の膜厚を固定して考えれば、概ね他の膜
(Ti膜等)を積層するにつれて配線抵抗は上昇してし
まう。これは特に、TFT基板上や半導体基板上におけ
る素子や配線の微細化を進める上で好ましいことではな
いという問題点もある。
【0006】また、上述したAlと他の金属元素との合
金から配線を製造する技術によれば、Al以外の元素の
存在により、一般にAl単体からなる配線と比べて抵抗
が大幅に上昇してしまい、配線としての本来の機能が顕
著に低下してしまうという問題点がある。
【0007】更に、このような多層構造を持つ配線やA
lの合金からなる配線、或いはAl膜単体からなる配線
を、データ線等の信号線として用いて液晶装置等の電気
光学装置を構築した場合、製造工程や装置構成が複雑化
してコスト上昇を招いたり、配線抵抗の上昇に起因した
ゴーストやクロストークなどによって表示画像の品位を
劣化させたり、配線の信頼性低下によって電気光学装置
全体としての装置信頼性を低下させてしまうという問題
点もある。
【0008】本発明は上述した問題点に鑑みなされたも
のであり、信頼性が高く且つ配線抵抗が低い配線を、比
較的容易に製造することを可能ならしめる配線の製造方
法、該配線及び該配線を備えた電気光学装置を提供する
ことを課題とする。
【0009】
【課題を解決するための手段】本発明の配線の製造方法
は上記課題を解決するために、アルミニウムを主成分と
する第1膜を形成する第1工程と、該第1膜上にIVA
族、VA族又はVIA族に属する元素を含むと共に前記第1
膜に比べて膜厚が薄く且つ前記第1膜上で平面的に見て
部分的に相互に連結されているか或いは点在する多数の
島状部分からなる不完全な第2膜を形成する第2工程
と、前記第2膜上からのアルミニウム用のエッチングに
より前記第2膜及び前記第1膜を一括してパターニング
する第3工程とを含む。
【0010】本発明の配線の製造方法によれば、先ず第
1工程でアルミニウムを主成分とする第1膜を形成し、
次に第2工程でこの第1膜上に第2膜を形成し、その後
第3工程でこれらの第2膜及び第1膜をパターニングす
る。
【0011】ここで、第2膜は、IVA族、VA族又はVIA族
に属する元素を含むと共に第1膜に比べて膜厚が薄く、
しかも第1膜上で平面的に見て、部分的に相互に連結さ
れているか或いは点在する多数の島状部分からなる不完
全な膜である。従って、第3工程のエッチングでパター
ニングする際に、第2膜上からのアルミニウム用のエッ
チング(即ち、リン酸、硝酸等を用いてのアルミニウム
用のウエットエッチング、ドライエッチング又は両者の
組み合わせ)により、エッチングで除去すべき平面領域
(即ち、レジストが除去されて第2膜が露出した平面領
域)においては、微視的に見て不完全な第2膜の島状部
分の隙間から第1膜がエッチングされるので、第1膜の
表面に形成された島状部分(即ち、第2膜)は第1膜と
共に剥がれ落ちることになる。従って、第2膜自体がア
ルミニウム用のエッチングによってはエッチングが困難
或いは実践上不可能な材質からなっていても、第2膜及
び第1膜をアルミニウム用のエッチングにより、一括し
てパターニング可能となる。即ち、当該第2膜を追加的
に形成しても、そのパターニングについては第1膜の一
部として扱えるので(第1膜とは異なるエッチングガス
或いはエッチング液を用いて第2膜を単独でパターニン
グする必要はないので)、製造工程上大変有利である。
また、アルミニウム用のエッチングではエッチングされ
ない或いはされ難い材質からなる第2膜で第1膜を覆う
ことにより、このエッチング時に第1膜に虫食い現象
(即ち、レジストの縁付近でレジスト下にあって除去す
べきでない部分が部分的に除去されてしまう現象)が発
生するのを防ぐことも可能となる。以上のように本発明
の配線の製造方法によれば、比較的簡単に配線を製造可
能である。
【0012】また、本発明の配線の製造方法によれば、
第1膜の表面に第2膜を形成するので、配線形成後に
(例えば、TFT基板や半導体基板における素子形成用
の高温や低温プロセス等で)曝される熱、湿気、水分等
により、更には製品完成後における電流に起因したエレ
クトリックマイグレーションにより、第1膜にヒロッ
ク、ボイド、マウスニップル、腐食等が発生するのを防
止或いは低減となる。より具体的には、第1膜及び第2
膜上に層間絶縁膜が形成される前に熱工程等で第1膜の
表面部分が上方向へ微小に突出する現象であるヒロック
を、第2膜で第1膜を上から覆って押さえつけることに
より、防止或いは低減できる。従って、ヒロックに起因
する上下配線間ショートを防止或いは低減可能となる。
更に、製品完成後に電流を流した際(第1膜及び第2膜
上に層間絶縁膜が形成された後)に、第1膜の表面部分
がその界面に沿って横方向に広がる現象であるエレクト
リックマイグレーションを、第2膜で第1膜を上から覆
って固定することにより、防止或いは低減できる。従っ
て、エレクトリックマイグレーションに起因する隣接配
線間のショートを防止或いは低減可能となる。特に本発
明の如く不完全な第2膜を形成した場合、ヒロックは微
視的に見て第2膜の島状部分の間隙に発生するので、基
板上における上下配線間隔などの実際の装置仕様に鑑み
て実験的、経験的、理論的に或いはシミュレーションに
よって完成後のAl配線における断線不良の原因となる
大きさのヒロックよりも小さなヒロックしか発生させな
い大きさの間隙を予め求めておき、当該配線を製造する
際における第2工程で、このような間隙を持つように島
状部分(第2膜)を形成すれば、ヒロックによる膜不良
を極めて効果的に低減可能となる。尚、第2膜を厚く形
成して完全な膜にしてしまったのでは、上述の如くアル
ミニウム用のエッチングで第2膜及び第1膜を一括して
パターニングできなくなるので、このようにヒロックを
防止可能な限度において、第2膜は薄く形成するのが好
ましい。以上のように本発明によれば、Al膜単体から
なる配線と比べて、ヒロック、エレクトリックマイグレ
ーション等により配線の断線やショートが起こり難くな
り、配線としての信頼性を高められる。
【0013】更に、本発明の配線の製造方法によれば、
第2膜は第1膜より薄く形成されるものであり、当該第
2膜を極薄く形成しても、上述の如き配線の信頼性を高
める機能は発揮される。このため、第2膜を極薄く形成
することにより、第1膜たるAlを主成分としてなる第
1膜からなる配線の抵抗を、配線の膜厚(合計膜厚)を
固定して考えた場合、第2膜の存在により殆ど上昇させ
ないことも可能となる(即ち、この観点からは、第2膜
は薄い程好ましい)。例えば、Al膜単体から第1膜を
形成すれば、第2膜を極薄く形成することにより、第2
膜無しでAl膜単体からなる配線と比べて、配線抵抗を
殆ど上昇させないで済む。以上のように本発明によれ
ば、配線本来の機能を果たす上で極めて重要な配線の低
抵抗化を図ることも可能である。
【0014】加えて、本発明の配線の製造方法によれ
ば、第2膜を適度な導電性を有する元素から形成するこ
とにより、第1膜が表面酸化して配線のコンタクト部分
(電極パッド等)における表面抵抗が上昇するのを、第
2膜で第1膜を覆うことにより防止或いは低減可能とな
る。
【0015】本発明の他の配線の製造方法は上記課題を
解決するために、アルミニウムを主成分とする第1膜を
形成する第1工程と、該第1膜上にIVA族、VA族又はVIA
族に属する元素を含むと共に前記第1膜に比べて膜厚が
薄く且つ前記第1膜上で平面的に見て前記第1膜を覆う
完全な第2膜を形成する第2工程と、前記第2膜上から
のアルミニウム用のエッチングにより前記第2膜及び前
記第1膜を一括してパターニングする第3工程とを含
む。
【0016】以上詳細に説明したように、本発明によれ
ば、信頼性が高く且つ配線抵抗が低い配線を、比較的容
易に製造することが可能となる。
【0017】本発明の配線の製造方法の一態様では、前
記第1工程及び前記第2工程では、真空状態を維持しつ
つターゲットを交換しての連続スパッタリングにより前
記第1膜及び前記第2膜を連続的に形成する。
【0018】この態様によれば、真空状態を維持しつつ
第1膜及び第2膜を連続的に形成するので、第1及び第
2工程の間に、第1膜を大気に曝さないで済むので、第
1膜の表面に酸化膜が形成されるのを防止できる。更
に、第1及び第2工程の間に、第1膜を大気中の水分や
湿気にも曝さないで済むので、該水分や湿気により第1
膜の表面がダメージを受けるのを防止或いは低減可能と
なる。これらの結果、製造プロセスの中で、第1膜上の
酸化膜を除去する工程が不要となったり、第1膜の表面
状態を良好に保つことが容易となるため、一層有利とな
る。しかも、ターゲットを交換しての連続スパッタリン
グであれば、単一の真空チャンバを用いて、比較的容易
に第1工程及び第2工程間で真空を破らないようにでき
る。
【0019】本発明の配線の製造方法の他の態様では、
前記第2膜は、20nm(ナノメータ)以下の膜厚を有
する。
【0020】この態様によれば、第2膜は、20nm以
下の比較的薄い膜厚を有するので、上述の如く第3工程
での一括エッチングを可能ならしめる島状部分であって
且つヒロックが配線不良を引き起こす大きさへ成長する
の阻止する程度の間隙を有する島状部分からなる不完全
な膜を、スパッタリング等により比較的容易に形成でき
る。言い換えれば、第2工程で、20nm以下の膜厚の
第2膜をスパッタリング等により形成することにより、
本発明の如き多数の島状部分からなる不完全な第2膜を
比較的容易に形成できる。
【0021】本発明の配線の製造方法の他の態様では、
前記第1膜は、Al(アルミニウム)単体、AlとCu
(銅)、Ti(チタン)又はNb(ニオブ)との合金並
びに該Al単体又は該合金のシリサイドのうちいずれか
一つからなる。
【0022】この態様によれば、例えばAl膜、Al+
Si+Cu膜、Al+Cu膜、Al+Si膜、Al+T
i膜、Al+Nb膜等からなる第1膜であり、Al主成
分の割合が多い配線が形成されるので、配線抵抗の低抵
抗化を図ることが可能となる。また、Al単体膜を利用
することで低抵抗化を比較的簡単に一層図ることができ
る。或いは、Al合金膜やそのシリサイド膜を利用する
ことで、第1膜における耐湿性、耐水性を高めることが
でき、同時にヒロック、ボイド、マウスニップル、腐食
等の発生を一層低減可能となる。
【0023】本発明の配線の製造方法の他の態様では、
前記第2膜は、前記IVA族に属する元素としてTi(チ
タン)、Zr(ジルコニウム)又はHf(ハフニウ
ム)、前記VA族に属する元素としてV(バナジウム)、
Nb(ニオブ)又はTa(タンタル)、若しくは前記VI
A族に属する元素としてCr(クロム)、Mo(モリブ
デン)又はW(タングステン)を主成分とする。
【0024】この態様によれば、第2膜の主成分とし
て、各種元素を用いることが可能である。特に個々の配
線として要求される性能及び用途並びに製造コスト等を
勘案してこれらの元素の中から最適なものを選んで第2
膜を形成すれば実用上大変有利である。尚、このような
第2膜としては、単体金属から形成してもよいし、これ
らの合金又は混合でもよい。
【0025】本発明の配線の製造方法の他の態様では、
前記第1膜を、TFT基板上、半導体基板上又はマイク
ロマシン用基板上に形成する。
【0026】この態様によれば、TFT基板上、半導体
基板上又はマイクロマシン用基板上に本発明による配線
を各種信号配線として形成することが可能となり、配線
抵抗が低く且つ配線不良が低減された当該配線を採用す
ることで、液晶装置等の電気光学装置などに好適に用い
られ、装置信頼性が高く且つ高性能のTFTアレイ基板
装置や半導体基板装置を比較的容易に製造可能となる。
【0027】本発明の配線は上記課題を解決するため
に、アルミニウムを主成分とする第1膜と、該第1膜上
に配置されており、IVA族、VA族又はVIA族に属する元素
を含むと共に前記第1膜に比べて膜厚が薄く且つ前記第
1膜上で平面的に見て部分的に相互に連結されているか
或いは点在する多数の島状部分からなる不完全な第2膜
とを備える。
【0028】本発明の配線によれば、第2膜は、IVA
族、VA族又はVIA族に属する元素を含むと共に第1膜に
比べて膜厚が薄く、しかも第1膜上で平面的に見て、部
分的に相互に連結されているか或いは点在する多数の島
状部分からなる不完全な膜である。従って、第1膜にお
けるヒロック、ボイド、マウスニップル、腐食等の発生
が第2膜の存在により製造工程中に防止或いは低減され
る分だけ、本発明の配線は製造当初から信頼性が高い。
更に、このような第2膜は、製品完成後に配線における
電流に起因したエレクトリックマイグレーションを防止
又は低減するので、当該配線は、動作中に不良化する可
能性が低くなり、その信頼性は非常に高くなる。しか
も、第2膜を薄く形成すれば、上述の如く配線不良を低
減しつつ、配線本来の機能を果たす上で極めて重要な配
線の低抵抗化を図ることも可能である。加えて、第1膜
が表面酸化して配線のコンタクト部分(電極パッド等)
における表面抵抗が上昇することも、第2膜により防止
或いは低減可能にされているので、良好なコンタクトを
容易にとることも可能である。
【0029】また本発明の他の配線は上記課題を解決す
るために、アルミニウムを主成分とする第1膜と、該第
1膜上に配置されており、IVA族、VA族又はVIA族に属す
る元素を含むと共に前記第1膜に比べて膜厚が薄く且つ
前記第1膜上で平面的に見て前記第1膜を覆う完全な第
2膜とを備える。
【0030】以上詳細に説明したように、本発明によれ
ば、信頼性が高く且つ低抵抗の配線が実現される。
【0031】本発明の配線の一態様では、前記第1膜と
前記第2膜との間には、酸化膜が形成されていない。
【0032】この態様によれば、第1膜上に酸化膜を介
すること無く第2膜が形成されているので、上述の如き
第2膜によりヒロックやエレクトリックマイグレーショ
ンを防止して配線の信頼性を高める効果が十分に発揮さ
れる。この結果、配線の信頼性が一層高められる。尚、
このような配線は、上述した本発明の配線の製造方法の
一態様における真空状態を維持しつつ第1膜及び第2膜
を連続的に形成する方法の結果として製造可能である。
【0033】本発明の配線の他の態様では、前記第2膜
は、20nm(ナノメータ)以下の膜厚を有する。
【0034】この態様によれば、第2膜は、20nm以
下の比較的薄い膜厚を有するが、第1膜上に多数の島状
部分として形成されているので、上述の如くヒロックや
エレクトリックマイグレーションを防止可能であり、配
線の信頼性を高められる。しかも、第1膜と第2膜との
合計膜厚を固定して考えた場合、第2膜を薄く形成する
分だけ、第1膜を厚くすることが可能となるので、基板
上の合計膜厚の増大を避けつつ(且つ装置信頼性を高め
つつ)配線の低抵抗化を図ることが可能となる。
【0035】本発明の配線の他の態様では、前記第1膜
は、Al単体、AlとCu、Ti又はNbとの合金並び
に該Al単体又は該合金のシリサイドのうちいずれか一
つからなる。
【0036】この態様によれば、例えばAl膜、Al+
Si+Cu膜、Al+Cu膜、Al+Si膜、Al+T
i膜、Al+Nb膜等からなる第1膜であり、Al主成
分の割合が多い配線が形成されるので、配線抵抗の低抵
抗化を図ることが可能となる。また、Al単体膜を利用
することで低抵抗化を比較的簡単に一層図ることができ
る。或いは、Al合金膜又はそのシリサイド膜を利用す
ることで、第1膜における耐湿性、耐水性を高めること
ができ、同時にヒロック、ボイド、マウスニップル、腐
食等の発生を一層低減可能となる。
【0037】本発明の配線の他の態様では、前記第2膜
は、前記IVA族に属する元素としてTi、Zr又はH
f、前記VA族に属する元素としてV、Nb又はTa、若
しくは前記VIA族に属する元素としてCr、Mo又はW
を主成分とする。
【0038】この態様によれば、第2膜の主成分とし
て、各種元素を用いることが可能である。尚、このよう
な第2膜としては、単体金属から形成してもよいし、こ
れらの合金又は混合でもよい。
【0039】本発明の配線の他の態様では、前記第2膜
上に絶縁膜が形成されている。
【0040】この態様によれば、第2膜上には絶縁膜が
形成されているので、その製造過程で第2膜を構成する
多数の島状部分の間隙を介して成長しようとするヒロッ
クが当該層間絶縁膜形成後に層間絶縁膜により押えられ
ている分だけ、配線の信頼性が高められる。更に、製造
完了後の使用時にも、第2膜に加えて層間絶縁膜により
第1膜を上側から覆うことにより、配線の信頼性を更に
高めることが可能となる。従って、第2膜をより薄く形
成することも可能となる。
【0041】本発明の配線の他の態様では、当該配線の
コンタクト部分が、前記第2膜からなる。
【0042】この態様によれば、配線のコンタクト部分
は、Alを主成分とする第1膜からではなく、IVA族、V
A族又はVIA族に属する元素を含む第2膜からなるので、
コンタクト部分が第1膜からなる場合と比べて、表面酸
化し難いコンタクト部分を構築することが可能となる。
従って、当該配線と他の配線や素子との間で、良好なコ
ンタクトを簡単にとることが可能となる。
【0043】本発明の配線の他の態様では、前記第1膜
は、TFT基板上、半導体基板上又はマイクロマシン用
基板上に形成されている。
【0044】この態様によれば、TFT基板上、半導体
基板上又はマイクロマシン用基板上に本発明による配線
が各種信号配線として形成されているので、液晶装置等
の電気光学装置などに好適に用いられ、装置信頼性が高
く且つ高性能のTFTアレイ基板装置や半導体基板装置
を比較的容易に実現できる。
【0045】本発明の電気光学装置は上記課題を解決す
るために、上述した本発明の配線(各種態様を含む)を
信号線として備える。
【0046】本発明の電気光学装置によれば、信頼性が
高く且つ低抵抗の信号配線を備えるので、装置全体とし
ても信頼性を高めることが可能であり、且つ高い性能を
実現可能である。特に本発明の配線は、TFT基板上や
半導体基板上における素子や配線の微細化を進めるのに
役立つので、高精細度或いは高解像度の画像表示が可能
な電気光学装置を実現可能となる。
【0047】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
【0048】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【0049】(配線)先ず、本発明の配線及びその製造
方法の実施形態について、図1から図4を参照して説明
する。図1は、本実施形態に係る配線の製造方法を各工
程における断面図により順を追って示す工程図である。
図2は、図1の工程(6)により形成される第2膜の二
つの例の平面図であり、図3は、第2膜における膜厚と
シート抵抗との関係を示す特性図である。図4は、図1
の工程(6)の詳細を示す工程図である。
【0050】図1において、先ず工程(1)では、マイ
クロマシン等の基板、半導体基板、TFT基板(例え
ば、石英基板、ガラス基板など)等の基板800が用意
される。基板800が半導体基板であれば、基板800
上に半導体素子を別途作り込むと共に本実施形態の製造
方法により各種信号線を製造することにより、半導体基
板装置を構築可能である。或いは、TFT基板であれ
ば、基板800上にTFTを別途作り込むと共に本実施
形態の製造方法により各種信号線を製造することによ
り、TFT基板装置を構築可能である。
【0051】次に工程(2)では、真空チャンバ内でA
lをターゲットとしてスパッタリングを行なうことによ
り、例えば膜厚数十nm〜数百nm程度の比較的厚い第
1膜801をAl膜から形成する。より具体的な膜厚と
しては、装置仕様等に鑑み配線として必要な抵抗値を得
るのに必要な膜厚とすればよい。
【0052】但し、工程(2)で用いるターゲットとし
ては、Al単体の他、AlとCu、Ti又はNbとの合
金若しくは該Al単体又は該合金のシリサイドでもよ
い。このようなターゲットに対応して、Al単体膜の
他、Al+Si+Cu膜、Al+Cu膜、Al+Si
膜、Al+Ti膜、Al+Nb膜等からなる第1膜80
1を形成可能である。
【0053】次に工程(3)では、真空チャンバ内でT
iをターゲットとしてスパッタリングを行い、数nm〜
20nm程度の比較的薄い第2膜802を第1膜801
上に形成する。このように20nm以下の膜厚を有する
第2膜802を第1膜801上にスパッタリングで形成
することにより、後に行われるエッチング工程(工程
(6))で第1膜801及び第2膜802の一括エッチ
ングを可能ならしめる島状部分であって且つヒロックが
配線不良を引き起こす大きさへ成長するの阻止する程度
の間隙を有する多数の島状部分からなる不完全な膜とし
て、第2膜802を形成できる。
【0054】但し、工程(3)で用いるターゲットとし
ては、IVA族、VA族又はVIA族に属する元素であればよ
く、Tiの他にも例えば、IVA族に属する元素としてZ
r又はHf、VA族に属する元素としてV、Nb又はT
a、若しくはVIA族に属する元素としてCr、Mo又は
Wを主成分としていればよい。このようなターゲットに
対応して、Ti膜の他、各種元素からなる第2膜802
を形成可能である。また第2膜802は、このような単
体金属から形成してもよいし、これらの合金又は混合で
もよい。
【0055】例えば図2(a)の平面図に示すように、
このようにTi等から形成される第2膜802は、概ね
相互に連結されている多数の島状部分からなるか、或い
は、図2(b)の平面図に示すように、概ね点在する多
数の島状部分からなる。一般には、スパッタリングの際
には、先ず核となる微小な島状部分が第1膜801上に
形成され、更にスパッタリングを続けることにより、こ
の微小な島状部分が成長して、図2(b)に示す如き、
概ね点在する多数の島状部分からなる第2膜802とな
る。更にスパッタリングを続けることにより、この点在
する島状部分が成長して、図2(a)に示す如き、概ね
相互に連結されている多数の島状部分からなる第2膜8
02となる。本実施形態では、第2膜802としては、
例えば図2(a)又は図2(b)に示すような若しくは
これらの中間状態にある不完全な膜として形成される。
いずれにせよ工程(3)では、図2(a)又は図2
(b)に示したような間隙802cを有する不完全な膜
に対応する膜厚となるようにスパッタリングを行う(即
ち、間隙802cが存在しない完全な膜になる前の時点
で、スパッタリングを停止する)。
【0056】ここで第2膜802は、その膜厚とシート
抵抗との間に、例えば図3の如き関係を持つ。
【0057】図3において、膜厚が約20nm以上にお
ける特性曲線部分L1は、間隙802cがない完全な膜
に対応しており、膜厚とシート抵抗とがほぼ反比例関係
である。即ち、この特性曲線部分L1では、オームの法
則に単純に従って断面積に反比例してシート抵抗が増加
している。そして、膜厚約20nmのところに変極点P
1が存在するが、この変極点P1における膜厚では、図
2(a)に示した如き間隙802cが発生する。そし
て、膜厚が約20nm以下で約6nm以上における特性
曲線部分L2は、間隙802cを有しており且つ相互に
連結されている多数の島状部分からなる第2膜802に
対応している。更に、膜厚約6nmのところに変極点P
2が存在するが、この変極点P2における膜厚では、図
2(b)に示したように間隙802cが大きくなって相
互の連結が切れて点在する島状部分が発生する。そし
て、膜厚が約6nm以下における特性曲線部分L3は、
間隙802cを有しており且つ点在する多数の島状部分
からなる第2膜802に対応している。
【0058】従って、実際に用いるスパッタリング装置
により形成される第2膜802における図3の如き特性
を予め実験的、経験的、論理的に或いはシミュレーショ
ンに求めることにより、本実施形態で形成すべき、第1
膜801に比べて膜厚が薄く且つ第1膜801上で平面
的に見て部分的に相互に連結されているか或いは点在す
る多数の島状部分からなる不完全な第2膜802に対応
する膜厚を設定することが可能となる。そして、実際の
製造プロセスにおいては、第2膜802の表面状態を一
々検査する必要無しに、同一のスパッタリング装置或い
は条件で、この設定膜厚の第2膜802を形成すれば、
図2(a)又は図2(b)bの如き第2膜802が得ら
れる。
【0059】尚、上述の如き工程(2)及び工程(3)
では、同一真空チャンバ内で、真空状態を維持しつつタ
ーゲットを交換しての連続スパッタリングにより、第1
膜801及び第2膜802を連続的に形成するのが好ま
しい。このように形成すれば、工程(2)及び工程
(3)の間に、第1膜801の表面を大気に曝さないで
済むので、第1膜801の表面に酸化膜が形成されるの
を防止できる。更に、工程(2)及び工程(3)の間
に、第1膜801を大気中の水分や湿気にも曝さないで
済むので、該水分や湿気により第1膜801の表面がダ
メージを受けるのを防止できる。
【0060】次に図1に示す工程(4)では、フォトリ
ソグラフィ用のレジストを第2膜802の全面に形成
し、更に工程(5)で、所望の配線パターンを有するマ
スクを用いて或いは所望の配線パターンを描くレーザ光
を用いてレジストを露光した後にその非硬化部分を除去
することにより、製造すべき配線パターンを有するレジ
ストパターン803aを第2膜802上に形成する。
【0061】次に工程(6)では、このレジストパター
ン803aを介してエッチングを行う。このようなエッ
チングは、リン酸、硝酸等を用いた一般的なAl用のエ
ッチング液又はエッチングガスを用いてのウエットエッ
チング又はドライエッチング若しくはこれらの組み合わ
せにより行う。
【0062】ここで、図4を参照して、工程(6)におけ
るエッチングの詳細を説明する。図4の各断面図は、レ
ジスト803aの縁付近における第1膜801及び第2
膜802の断面を拡大して示したものである。
【0063】図4において、先ず工程(6−1)では、
矢印で示すAl用のエッチング液又はガス(リン酸、硝
酸等)が、レジストで覆われていない第2膜802の表
面に作用する。ここで、Al用のエッチングでは、Ti
等からなる第2膜802自体は、殆どエッチングされな
いが、第2膜802を構成する多数の島状部分の間隙8
02cを介して、当該Al用のエッチングがAlを主成
分とする第1膜801の表面に作用する。
【0064】次に工程(6−2)では、このように間隙
802cを介して作用するAl用のエッチング液又はガ
スにより、Alを主成分とする第1膜801の表面がエ
ッチングされる。この際、第1膜801のエッチングが
進むに連れて、第2膜802の島状部分の裏側(第1膜
801側)にもエッチング液又はガスが回り込む。
【0065】次に工程(6−3)では、第1膜801の
表面のエッチングが進んで、第2膜802を構成する島
状部分は、下地となっている第1膜801が除去される
ことにより剥がれ落ちる。即ち、結果的に、Al用のエ
ッチングではエッチングされないTi等からなる第2膜
802も、Al用のエッチングにより第1膜801と共
に除去される。
【0066】次に工程(6−4)では、レジスト803
aの形成されていない領域における第2膜802及び第
1膜801が完全に除去されて、レジスト803aの形
成されている領域に、配線パターンを持つ第1膜801
a及び第2膜802aが残される。
【0067】最後に工程(6−5)では、レジスト80
3aを除去する。この結果として、上面に極薄い不完全
な膜である第2膜802aが形成された第1膜801a
からなる配線810が形成される。
【0068】再び図1において、最後に工程(7)で
は、レジストパターン803aを除去した後に、配線8
10上及び基板800上の全面に、PSG(リンシリケ
ートガラス)、BSG(ボロンシリケートガラス)等か
らなる絶縁膜820を形成して、基板800上における
配線810の製造を終了する。
【0069】以上図1から図4を参照して説明したよう
に本実施形態によれば、第2膜802aは、IVA族、VA
族又はVIA族に属する元素を含むと共に第1膜801a
に比べて膜厚が薄く、しかも第1膜801a上で平面的
に見て、部分的に相互に連結されているか或いは点在す
る多数の島状部分からなる不完全な膜である。従って、
図1の工程(6)のエッチングでパターニングする際
に、第2膜802上からのAl用のエッチングにより、
エッチングで除去すべき平面領域においては、微視的に
見て不完全な第2膜802の島状部分の隙間802cか
ら第1膜801がエッチングされるので、第2膜802
及び第1膜801を一括してパターニング可能となる。
即ち、第2膜802aを追加的に形成しても、そのパタ
ーニングについては第1膜801aの一部として扱える
ので、製造工程上大変有利である。
【0070】また、図1の工程(6)におけるエッチン
グ時には、レジスト803aの直下に第2膜802が形
成されているので、レジスト803aの縁から下側にA
l用のエッチング液又はガスが回りこむことに起因して
第1膜801aの縁に発生する虫食いを効果的に防止で
きる。
【0071】以上のように本実施形態の製造方法によれ
ば、比較的簡単に配線810を製造できる。
【0072】このような製造方法上の利点に加えて、本
実施形態によれば、配線抵抗の上昇を殆ど招くことな
く、製造過程におけるヒロックを防止すると共に製品完
成後におけるエレクトリックマイグレーションを防止す
ることにより配線としての信頼性を高める利点或いは不
良率を低減する利点がある。本実施形態におけるこのよ
うな利点について図5から図8を参照して説明する。図
5は、比較例及び本実施形態におけるヒロックの成長を
図式的に示す断面図である。図6は、比較例及び本実施
形態における配線の導通時間と累積不良率との関係を示
す特性図である。図7は、本実施形態における第2層の
膜厚と欠陥率及び必要なウエットエッチング時間との関
係を示す特性図である。また図8は、第1膜の一例とし
てのAl及びTiの合金膜におけるTiの含有率と比抵
抗との関係を示す特性図である。
【0073】図5(a)に示す比較例では、第1膜80
1a上に第2膜802bを形成しないで配線を形成する
例である。この例では、スパッタリングによる成膜当初
は、表面状態は良好(平坦)であるが(図5(a)の上
段)、その後、例えばTFT基板や半導体基板における
素子形成用の高温や低温プロセス等で曝される熱、湿
気、水分等により、微小なヒロック900’が発生する
(図5(a)の中段)。そして更なる熱、湿気、水分等
により、微小なヒロック900’が成長し、隣接するヒ
ロック同士が結合して、巨大なヒロック900”となる
(図5(a)の下段)。例えばこの場合、ヒロック90
0”の高さh1は、約0.5μm〜1μm程度にもな
る。このような高さh1は、配線上の絶縁膜を破ってそ
の上に配置された別の配線や素子と当該配線とがショー
トするに十分な高さである。
【0074】これに対し図5(b)に示す本実施形態で
は、スパッタリングによる成膜当初は、表面状態は良好
(平坦)であるが(図5(b)の上段)、その後、例え
ばTFT基板や半導体基板における素子形成用の高温や
低温プロセス等で曝される熱、湿気、水分等により、第
2膜802aの間隙802cをついて微小なヒロック9
00が発生する(図5(b)の中段)。そして更なる
熱、湿気、水分等により、微小なヒロック900が成長
しようとするが、上側から第2膜802aにより覆われ
ているため、間隙802cの大きさに応じた高さh2に
までしか成長できない。更に、間隙802cを超えて隣
接するヒロック同士が結合することも阻止される(図5
(b)の下段)。例えばこの場合、ヒロック900の高
さh2は、約0.2μm以下である。このような高さh
2であれば、配線上の絶縁膜を破ってその上に配置され
た別の配線や素子と当該配線とがショートするに可能性
は殆ど無い。このように本実施形態によれば、製造中
(特に、配線810を覆う絶縁膜820ができるまでの
間に)発生するヒロックに起因する上下配線間ショート
を効果的に防止できる。
【0075】更に、図5(a)に示す比較例の場合に
は、製品完成後における電流に起因したエレクトリック
マイグレーションにより、第1膜801aにボイド、マ
ウスニップル、腐食等が発生する。
【0076】これに対し、本実施形態の配線の場合、製
品完成後に電流を流した際に、第1膜801aの表面部
分を第2膜802aで上から覆って固定することによ
り、製品完成後における電流に起因したエレクトリック
マイグレーションを防止できる。このように本実施形態
によれば、エレクトリックマイグレーションに起因する
隣接配線間のショートを防止或いは低減可能となる。
【0077】これらに加えて本実施形態では特に、第2
膜802a上に絶縁膜820が形成されているので(図
1の工程(7)参照)、第2膜802aを構成する多数
の島状部分の間隙802cを介して成長しようとするヒ
ロック900が絶縁膜820形成後に絶縁膜820によ
り押えられている分だけ、配線810の信頼性を高めら
れる。更に、製造完了後の使用時にも、第2膜802a
に加えて絶縁膜820により第1膜801aを上側から
固定することにより、エレクトリックマイグレーション
を防止し得、配線810の信頼性を更に高められる。
【0078】従って、図6の特性図に示すように、図5
(a)に示した比較例の配線の場合には、通電前に既に
上述のヒロック等に起因して不良率が高く、更に通電後
も上述のマイグレーション等に起因して不良率が高い。
これに対して、本実施形態の配線の場合には、通電前に
既に上述の如くヒロックを低減することにより不良率が
低くされ、更に通電後も上述のマイグレーションを低減
することにより不良率が低い。図6の特性図における特
性曲線の差Δは、上述の如き第2膜802aによるヒロ
ック及びマイグレーションの防止効果によるものと考察
される。
【0079】ここで図7の特性図の特性曲線C1(即
ち、欠陥率の変化を示す特性曲線)に示すように、配線
810の欠陥率(所定電流を1万時間通電した後の欠陥
率)は、第2膜802aの膜厚を厚くする程に、第2膜
802aによるヒロックやマイグレーションを防止する
効果が大きくなので、小さくなる。しかしながら、この
ような効果は、第2膜802aの膜厚が約20nm以上
になると飽和傾向を示す。他方、図7の特性図の特性曲
線C2(即ち、ウエットエッチング時間の変化を示す特
性曲線)に示すように、第2膜802及び第1膜801
を一括してエッチング(ウエットエッチング)するのに
要する時間は、第2膜802の膜厚を薄くする程に、第
2膜802における島状部分の間隙802cが大きくな
るので、短くなる。しかしながら、このような効果は、
第2膜802aの膜厚が約20nm以下になると飽和傾
向を示す。従って、本実施形態では、前述した製造方法
の工程(6)におけるエッチングを現実的な時間内でバ
ッチ処理で行える程度の時間である2分以内とし或いは
より好ましくは1分以内とし、且つ欠陥率を製品として
必要なレベルである50%以上にする観点から、第2膜
802aの膜厚は、約3nm以上約20nm以下にする
ことが望ましく、約3nm以上10nm以下にすること
がより好ましい。膜厚を約20nm以下にすることで、
図2に示した如き不完全な第2膜20nmを比較的容易
に形成でき、膜厚を約10nm以下にすることで更に迅
速に形成できる。
【0080】更に図8の特性図に示すように、TiとA
lとの合金の場合、Tiの含有率を0%から数%に増加
させるだけで、比抵抗は顕著に増加する傾向を示す。従
って、配線抵抗を低める観点からは、第1膜801aを
Al単体膜から構成すること或いは他の元素との合金膜
から形成する場合には当該他の元素の含有率を数%以下
に抑えることが好ましい。特に本実施形態では、前述の
ように配線をAl単体膜から形成する際の問題点(配線
がヒロック、マイグレーション、水分、湿気等による影
響を受けやすいこと)は第2膜802aを設けることで
解決しているため、第1膜802aをAl単体膜から構
成しても何ら問題は無いので有利である。これに加えて
上述した実施形態では、第2膜802aは第1膜801
aと比べて極薄く形成されているので、配線810の抵
抗を、配線の膜厚(合計膜厚)を固定して考えた場合、
第2膜802aの存在により殆ど上昇させない点からも
一層有利である。尚、図8に示したような傾向は、Ti
に代えて、他のIVA族、VA族又はVIA族に属する元素とA
lとの合金の場合にも同様である。
【0081】尚、本実施形態では、配線810のコンタ
クト部分(即ち、電極パッド或いはボンディングパッ
ド)は、第2膜802aからなる。従って、コンタクト
部分が第1膜801aからなる場合と比べて、表面酸化
し難いコンタクト部分とすることができ、配線810と
他の配線や素子との間で、良好なコンタクトを簡単にと
れる。
【0082】尚、第2膜は、相互に連結されている多数
の島状部分からなるもの、あるいは、点在する多数の島
状部分からなるものに限らず、第1膜を覆う完全な薄膜
であってもよい。その製造方法は、前記工程(3)にお
いて、完全な薄膜が形成されるまでスパッタリングを行
うものである。
【0083】(電気光学装置)次に上述した実施形態に
係る配線を備えた電気光学装置の実施形態について図9
から図13を参照して説明する。本実施形態は、上述し
た実施形態に係る配線をTFTアレイ基板上のデータ線
として備えたものであり、該TFTアレイ基板と対向基
板とを対向配置して、両者間に液晶等の電気光学物質を
挟持してなる電気光学装置に係る実施形態である。
【0084】先ず図9から図11を参照して、本実施形
態の電気光学装置の画像表示領域における構成について
その動作と共に説明する。ここに、図9は、電気光学装
置の画像表示領域を構成するマトリクス状に形成された
複数の画素における各種素子、配線等の等価回路であ
る。図10は、データ線、走査線、画素電極等が形成さ
れたTFTアレイ基板の相隣接する複数の画素群の平面
図であり、図11は、図10のA−A’断面図である。
尚、図11においては、各層や各部材を図面上で認識可
能な程度の大きさとするため、各層や各部材毎に縮尺を
異ならしめてある。
【0085】図9において、本実施形態の電気光学装置
では、その画像表示領域を構成するマトリクス状に形成
された複数の画素は、画素電極9aと当該画素電極9a
を制御するためのTFT30とがマトリクス状に複数形
成されており、画像信号が供給されるデータ線6aが当
該TFT30のソースに電気的に接続されている。ま
た、TFT30のゲートに走査線3aが電気的に接続さ
れており、所定のタイミングで、走査線3aにパルス的
に走査信号G1、G2、…、Gmを、この順に線順次で
印加するように構成されている。画素電極9aは、TF
T30のドレインに電気的に接続されており、スイッチ
ング素子であるTFT30を一定期間だけそのスイッチ
を閉じることにより、データ線6aから供給される画像
信号S1、S2、…、Snを所定のタイミングで書き込
む。画素電極9aを介して電気光学物質に書き込まれた
所定レベルの画像信号S1、S2、…、Snは、対向基
板(後述する)に形成された対向電極(後述する)との
間で一定期間保持される。電気光学物質は、印加される
電圧レベルにより分子集合の配向や秩序が変化すること
により、光を変調し、階調表示を可能にする。ここで、
保持された画像信号がリークするのを防ぐために、画素
電極9aと対向電極との間に形成される電気光学物質容
量と並列に蓄積容量70を付加する。
【0086】図10において、本実施形態の電気光学装
置においては、TFTアレイ基板上に、マトリクス状に
複数の透明な画素電極9a(点線部9a’により輪郭が
示されている)が設けられており、画素電極9aの縦横
の境界に各々沿ってデータ線6a、走査線3a及び容量
線3bが設けられている。データ線6aは、コンタクト
ホール5を介してポリシリコン膜等からなる半導体層1
aのうち後述のソース領域に電気的接続されており、画
素電極9aは、コンタクトホール8を介して半導体層1
aのうち後述のドレイン領域に電気的接続されている。
また、半導体層1aのうちチャネル領域(図中右下がり
の斜線の領域)に対向するように走査線3aが配置され
ており、走査線3aはゲート電極として機能する。容量
線3bは、走査線3aに沿ってほぼ直線状に伸びる本線
部と、データ線6aと交差する箇所からデータ線6aに
沿って前段側(図中、上向き)に突出した突出部とを有
する。また、図中太線で示した矩形の島状領域には夫
々、各TFTの少なくともチャネル領域をTFTアレイ
基板側から見て一画素毎に夫々覆う位置に、島状の第1
遮光膜11aが設けられている。
【0087】次に図11の断面図に示すように、電気光
学装置は、透明なTFTアレイ基板10と、これに対向
配置される透明な対向基板20とを備えている。TFT
アレイ基板10は、例えば石英基板からなり、対向基板
20は、例えばガラス基板や石英基板からなる。TFT
アレイ基板10には、画素電極9aが設けられており、
その上側には、ラビング処理等の所定の配向処理が施さ
れた配向膜16が設けられている。画素電極9aは例え
ば、ITO膜(Indium Tin Oxide膜)などの透明導電性
薄膜からなる。また配向膜16は例えば、ポリイミド薄
膜などの有機薄膜からなる。他方、対向基板20には、
その全面に渡って対向電極(共通電極)21が設けられ
ており、その下側には、ラビング処理等の所定の配向処
理が施された配向膜22が設けられている。TFTアレ
イ基板10には、図11に示すように、各画素電極9a
に隣接する位置に、各画素電極9aをスイッチング制御
する画素スイッチング用TFT30が設けられている。
対向基板20には、更に図11に示すように、各画素の
開口領域(即ち、画像表示領域内において実際に入射光
が透過して表示に有効に寄与する領域)以外の領域に、
第2遮光膜23が設けられている。
【0088】このように構成され、画素電極9aと対向
電極21とが対面するように配置されたTFTアレイ基
板10と対向基板20との間には、後述のシール材(図
12及び図13参照)により囲まれた空間に液晶等の電
気光学物質が封入され、電気光学物質層50が形成され
る。電気光学物質層50は、画素電極9aからの電界が
印加されていない状態で配向膜16及び22により所定
の配向状態をとる。電気光学物質層50は、例えば一種
又は数種類のネマティック液晶を混合した電気光学物質
からなる。シール材は、TFT基板10及び対向基板2
0をそれらの周辺で貼り合わせるための、例えば光硬化
性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間
の距離を所定値とするためのグラスファイバー或いはガ
ラスビーズ等のスペーサが混入されている。
【0089】図10及び図11において本実施の形態で
は、データ線6a、走査線3a及び容量線3b並びにT
FT30を含む図10中右上がりの斜線が引かれた網目
状の領域においては、TFTアレイ基板10が凹状に窪
んでおり、画像表示領域の平坦化用の溝が形成されてい
る。
【0090】図11に示すように、画素スイッチング用
TFT30に各々対向する位置においてTFTアレイ基
板10と各画素スイッチング用TFT30との間には、
一画素毎に島状に第1遮光膜11aが設けられている。
第1遮光膜11aは、好ましくは不透明な高融点金属で
あるTi、Cr、W、Ta、Mo及びPbのうちの少な
くとも一つを含む、金属単体、合金、金属シリサイド等
から構成される。
【0091】更に、第1遮光膜11aと複数の画素スイ
ッチング用TFT30との間には、第1層間絶縁膜12
が設けられている。第1層間絶縁膜12は、画素スイッ
チング用TFT30を構成する半導体層1aを第1遮光
膜11aから電気的絶縁するために設けられるものであ
る。更に、第1層間絶縁膜12は、TFTアレイ基板1
0の全面に形成されることにより、画素スイッチング用
TFT30のための下地膜としての機能をも有する。
【0092】本実施の形態では、ゲート絶縁膜2を走査
線3aに対向する位置から延設して誘電体膜として用
い、半導体層1aを延設して第1蓄積容量電極1fと
し、更にこれらに対向する容量線3bの一部を第2蓄積
容量電極とすることにより、蓄積容量70が構成されて
いる。
【0093】図11において、画素スイッチング用TF
T30は、LDD(Lightly DopedDrain)構造を有して
おり、走査線3a、当該走査線3aからの電界によりチ
ャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜2、データ線6a、半導体層1aの低濃度ソース領
域1b及び低濃度ドレイン領域1c、半導体層1aの高
濃度ソース領域1d並びに高濃度ドレイン領域1eを備
えている。高濃度ドレイン領域1eには、複数の画素電
極9aのうちの対応する一つが接続されている。本実施
の形態では特にデータ線6aは、Al等の低抵抗な金属
膜や金属シリサイド等の合金膜などの遮光性の薄膜から
構成されている。また、走査線3a、ゲート絶縁膜2及
び第1層間絶縁膜12の上には、高濃度ソース領域1d
へ通じるコンタクトホール5及び高濃度ドレイン領域1
eへ通じるコンタクトホール8が各々形成された第2層
間絶縁膜4が形成されている。更に、データ線6a及び
第2層間絶縁膜4の上には、高濃度ドレイン領域1eへ
のコンタクトホール8が形成された第3層間絶縁膜7が
形成されている。
【0094】画素スイッチング用TFT30は、好まし
くは上述のようにLDD構造を持つが、低濃度ソース領
域1b及び低濃度ドレイン領域1cに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、走査
線3aの一部であるゲート電極をマスクとして高濃度で
不純物イオンを打ち込み、自己整合的に高濃度ソース及
びドレイン領域を形成するセルフアライン型のTFTで
あってもよい。また本実施の形態では、画素スイッチン
グ用TFT30のゲート電極をソース−ドレイン領域間
に1個のみ配置したシングルゲート構造としたが、これ
らの間に2個以上のゲート電極を配置してもよい。この
際、各々のゲート電極には同一の信号が印加されるよう
にする。
【0095】次に図12及び図13を参照して、以上の
ように構成された電気光学装置の全体構成を説明する。
尚、図12は、TFTアレイ基板10をその上に形成さ
れた各構成要素と共に対向基板20の側から見た平面図
であり、図13は、対向基板20を含めて示す図12の
H−H’断面図である。
【0096】図12において、TFTアレイ基板10の
上には、シール材52がその縁に沿って設けられてお
り、その内側に並行して、例えば第2遮光膜23と同じ
或いは異なる材料から成る額縁としての第3遮光膜53
が設けられている。シール材52の外側の領域には、デ
ータ線駆動回路101及び外部回路接続端子102がT
FTアレイ基板10の一辺に沿って設けられており、走
査線駆動回路104が、この一辺に隣接する2辺に沿っ
て設けられている。更にTFTアレイ基板10の残る一
辺には、画像表示領域の両側に設けられた走査線駆動回
路104間をつなぐための複数の配線105が設けられ
ている。また、対向基板20のコーナー部の少なくとも
1箇所においては、TFTアレイ基板10と対向基板2
0との間で電気的導通をとるための上下導通材106が
設けられている。そして、図13に示すように、図12
に示したシール材52とほぼ同じ輪郭を持つ対向基板2
0が当該シール材52によりTFTアレイ基板10に固
着されている。
【0097】以上図9から図13を参照して説明した電
気光学装置の実施形態では、データ線駆動回路101及
び走査線駆動回路104をTFTアレイ基板10の上に
設ける代わりに、例えばTAB(テープオートメイテッ
ドボンディング基板)上に実装された駆動用LSIに、
TFTアレイ基板10の周辺部に設けられた異方性導電
フィルムを介して電気的及び機械的に接続するようにし
てもよい。また、本願発明をTFTアクティブマトリク
ス駆動方式以外の、TFD(薄膜ダイオード)アクティ
ブマトリクス方式、パッシブマトリクス駆動方式などい
ずれの方式に適用しても高品位の画像表示が可能な電気
光学装置を実現できる。更にまた、上述の電気光学装置
では、対向基板20の外面及びTFTアレイ基板10の
外面には各々、例えば、TN(Twisted Nematic)モー
ド、VA(Vertically Aligned)モード、PDLC(Polym
er Dispersed Liquid Crystal)モード等の動作モード
や、ノーマリーホワイトモード/ノーマリーブラックモ
ードの別に応じて、偏光フィルム、位相差フィルム、偏
光板などが所定の方向で配置される。
【0098】以上詳細に説明したように本実施形態の電
気光学装置によれば、上述した実施形態に係る信頼性が
高く且つ低抵抗の配線810をデータ線6aとして備え
るので、装置全体としても信頼性が高く且つ高性能であ
る。特に上述した実施形態に係る配線810は、配線の
微細化を進めるのに役立つので、高精細度或いは高解像
度の画像表示が可能となる。
【0099】本発明は、上述した各実施形態に限られる
ものではなく、請求の範囲及び明細書全体から読み取れ
る発明の要旨或いは思想に反しない範囲で適宜変更可能
であり、そのような変更を伴なう配線の製造方法、配線
及び電気光学装置もまた本発明の技術的範囲に含まれる
ものである。
【0100】
【発明の効果】以上詳細に説明したように本発明によれ
ば、信頼性が高く且つ配線抵抗が低い配線を比較的容易
に製造することが可能となる。また、このような配線を
備えることにより装置信頼性が高く且つ高品位の画像表
示が可能な電気光学装置を実現できる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る配線の製造方法を各工
程における断面図により順を追って示す工程図である。
【図2】図1の工程(6)により形成される第2膜の二
つの例の平面図である。
【図3】本実施形態の第2膜における膜厚とシート抵抗
との関係を示す特性図である。
【図4】図1の工程(6)の詳細を示す工程図である。
【図5】比較例及び本実施形態におけるヒロックの成長
を図式的に示す断面図である。
【図6】比較例及び本実施形態における配線の導通時間
と累積不良率との関係を示す特性図である。
【図7】本実施形態における第2層の膜厚と欠陥率及び
必要なウエットエッチング時間との関係を示す特性図で
ある。
【図8】本実施形態の第1膜の一例としてのAl及びT
iの合金膜におけるTiの含有率と比抵抗との関係を示
す特性図である。
【図9】本発明の電気光学装置の実施形態における画像
表示領域を構成するマトリクス状の複数の画素に設けら
れた各種素子、配線等の等価回路である。
【図10】図9の電気光学装置におけるデータ線、走査
線、画素電極等が形成されたTFTアレイ基板の相隣接
する複数の画素群の平面図である。
【図11】図10のA−A’断面図である。
【図12】本発明の電気光学装置の実施形態におけるT
FTアレイ基板をその上に形成された各構成要素と共に
対向基板の側から見た平面図である。
【図13】図12のH−H’断面図である。
【符号の説明】
1a…半導体層 2…ゲート絶縁膜 3a…走査線 3b…容量線 5…コンタクトホール 6a…データ線 8…コンタクトホール 9a…画素電極 10…TFTアレイ基板 11a…第1遮光膜 20…対向基板 21…対向電極 23…第2遮光膜 30…画素スイッチング用TFT 50…電気光学物質層 52…シール材 70…蓄積容量 101…データ線駆動回路 104…走査線駆動回路 800…基板 801、801a…第1膜 802、802a…第2膜 803c…間隙 803、803a…レジスト 810…配線 820…絶縁膜
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/3213 H01L 21/88 C 5F110 29/786 29/78 612C 21/336 612D Fターム(参考) 2H092 JA24 JA37 JA41 KB04 MA05 MA13 MA17 MA18 MA29 MA41 5F004 DB09 DB12 DB15 EA05 EA08 EB02 5F033 HH08 HH09 HH10 HH17 HH18 HH19 HH20 HH21 HH26 HH27 HH28 HH29 HH30 MM05 PP15 QQ08 QQ10 QQ11 QQ19 QQ22 QQ98 RR13 RR14 VV15 WW02 XX05 XX10 XX16 5F043 AA24 BB16 DD15 GG02 GG10 5F103 AA08 BB22 BB27 DD28 HH03 LL13 RR07 5F110 AA03 AA26 BB01 CC02 DD02 DD03 EE03 EE04 EE05 EE14 EE27 EE44 HJ12 HL03 HL04 HL05 HL11 HL23 HM14 HM15 NN02 NN25 NN26 NN45 NN46 NN72 QQ05 QQ11

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 アルミニウムを主成分とする第1膜を形
    成する第1工程と、 該第1膜上にIVA族、VA族又はVIA族に属する元素を含む
    と共に前記第1膜に比べて膜厚が薄く且つ前記第1膜上
    で平面的に見て部分的に相互に連結されているか或いは
    点在する多数の島状部分からなる不完全な第2膜を形成
    する第2工程と、 前記第2膜上からのアルミニウム用のエッチングにより
    前記第2膜及び前記第1膜を一括してパターニングする
    第3工程とを含むことを特徴とする配線の製造方法。
  2. 【請求項2】 アルミニウムを主成分とする第1膜を形
    成する第1工程と、 該第1膜上にIVA族、VA族又はVIA族に属する元素を含む
    と共に前記第1膜に比べて膜厚が薄く且つ前記第1膜上
    で平面的に見て前記第1膜を覆う完全な第2膜を形成す
    る第2工程と、 前記第2膜上からのアルミニウム用のエッチングにより
    前記第2膜及び前記第1膜を一括してパターニングする
    第3工程とを含むことを特徴とする配線の製造方法。
  3. 【請求項3】 前記第1工程及び前記第2工程では、真
    空状態を維持しつつターゲットを交換しての連続スパッ
    タリングにより前記第1膜及び前記第2膜を連続的に形
    成することを特徴とする請求項1又は2に記載の配線の
    製造方法。
  4. 【請求項4】 前記第2膜は、20nm以下の膜厚を有
    することを特徴とする請求項1から3のいずれか一項に
    記載の配線の製造方法。
  5. 【請求項5】 前記第1膜は、Al単体、AlとCu、
    Ti又はNbとの合金並びに該Al単体又は該合金のシ
    リサイドのうちいずれか一つからなることを特徴とする
    請求項1から4のいずれか一項に記載の配線の製造方
    法。
  6. 【請求項6】 前記第2膜は、前記IVA族に属する元素
    としてTi、Zr又はHf、前記VA族に属する元素とし
    てV、Nb又はTa、若しくは前記VIA族に属する元素
    としてCr、Mo又はWを主成分とすることを特徴とす
    る請求項1から5のいずれか一項に記載の配線の製造方
    法。
  7. 【請求項7】 前記第1膜を、TFT基板上、半導体基
    板上又はマイクロマシン用基板上に形成することを特徴
    とする請求項1から6のいずれか一項に記載の配線の製
    造方法。
  8. 【請求項8】 アルミニウムを主成分とする第1膜と、 該第1膜上に配置されており、IVA族、VA族又はVIA族に
    属する元素を含むと共に前記第1膜に比べて膜厚が薄く
    且つ前記第1膜上で平面的に見て部分的に相互に連結さ
    れているか或いは点在する多数の島状部分からなる不完
    全な第2膜とを備えたことを特徴とする配線。
  9. 【請求項9】 アルミニウムを主成分とする第1膜と、 該第1膜上に配置されており、IVA族、VA族又はVIA族に
    属する元素を含むと共に前記第1膜に比べて膜厚が薄く
    且つ前記第1膜上で平面的に見て前記第1膜を覆う完全
    な第2膜とを備えたことを特徴とする配線。
  10. 【請求項10】 前記第1膜と前記第2膜との間には、
    酸化膜が形成されていないことを特徴とする請求項8又
    は9に記載の配線。
  11. 【請求項11】 前記第2膜は、20nm以下の膜厚を
    有することを特徴とする請求項8から10のいずれか一
    項に記載の配線の製造方法。
  12. 【請求項12】 前記第1膜は、Al単体、AlとC
    u、Ti又はNbとの合金並びに該Al単体又は該合金
    のシリサイドのうちいずれか一つからなることを特徴と
    する請求項8から11のいずれか一項に記載の配線。
  13. 【請求項13】 前記第2膜は、前記IVA族に属する元
    素としてTi、Zr又はHf、前記VA族に属する元素と
    してV、Nb又はTa、若しくは前記VIA族に属する元
    素としてCr、Mo又はWを主成分とすることを特徴と
    する請求項8から12のいずれか一項に記載の配線。
  14. 【請求項14】 前記第2膜上に絶縁膜が形成されてい
    ることを特徴とする請求項8から13のいずれか一項に
    記載の配線。
  15. 【請求項15】 当該配線のコンタクト部分が、前記第
    2膜からなることを特徴とする請求項8から14のいず
    れか一項に記載の配線。
  16. 【請求項16】 前記第1膜は、TFT基板上、半導体
    基板上又はマイクロマシン用基板上に形成されているこ
    とを特徴とする請求項8から15のいずれか一項に記載
    の配線。
  17. 【請求項17】 請求項8から16のいずれか一項に記
    載の配線を信号線として備えたことを特徴とする電気光
    学装置。
JP2000195007A 2000-06-28 2000-06-28 配線の製造方法、配線及び電気光学装置 Expired - Fee Related JP4099933B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000195007A JP4099933B2 (ja) 2000-06-28 2000-06-28 配線の製造方法、配線及び電気光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000195007A JP4099933B2 (ja) 2000-06-28 2000-06-28 配線の製造方法、配線及び電気光学装置

Publications (3)

Publication Number Publication Date
JP2002016068A true JP2002016068A (ja) 2002-01-18
JP2002016068A5 JP2002016068A5 (ja) 2004-12-16
JP4099933B2 JP4099933B2 (ja) 2008-06-11

Family

ID=18693750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000195007A Expired - Fee Related JP4099933B2 (ja) 2000-06-28 2000-06-28 配線の製造方法、配線及び電気光学装置

Country Status (1)

Country Link
JP (1) JP4099933B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108169A (ja) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2006128650A (ja) * 2004-09-30 2006-05-18 Semiconductor Energy Lab Co Ltd 表示装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108169A (ja) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2006128650A (ja) * 2004-09-30 2006-05-18 Semiconductor Energy Lab Co Ltd 表示装置の作製方法

Also Published As

Publication number Publication date
JP4099933B2 (ja) 2008-06-11

Similar Documents

Publication Publication Date Title
JP3433779B2 (ja) アクティブマトリクス基板およびその製造方法
US6208390B1 (en) Electrode substrate resistant to wire breakage for an active matrix display device
JPH0933951A (ja) 液晶表示装置およびその製造方法
JP2000267140A (ja) 液晶表示装置の製造方法
JPH0439055B2 (ja)
JP2003107523A (ja) 液晶表示装置
JP3884625B2 (ja) 液晶表示装置及びその欠陥修復方法
JP4206518B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2000206564A (ja) 反射型液晶表示装置及びその製造方法
JP2001330821A (ja) 電気光学装置
JPH11242241A (ja) 液晶表示装置とその製造方法及び液晶表示装置に用いられるtftアレイ基板とその製造方法
JP2800958B2 (ja) アクティブマトリクス基板
JP4090594B2 (ja) 反射型液晶表示装置およびその製造方法
JP4381691B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
JP4099933B2 (ja) 配線の製造方法、配線及び電気光学装置
JPH04265945A (ja) アクティブマトリクス基板
JP3731368B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2004070331A (ja) 液晶表示装置の製造方法
KR100959366B1 (ko) 씨오티 구조 액정표시장치용 기판 및 그 제조방법
JP2004347779A (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
TW200529114A (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP4116775B2 (ja) 電気光学装置及びプロジェクタ
JP2677714B2 (ja) アクティブマトリクス基板およびその製造方法
JPH10268346A (ja) アクティブマトリクス型液晶表示装置
JP2004104096A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070927

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070927

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080310

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees