JP2002014185A

JP2002014185A - 時刻同期化方式

Info

Publication number: JP2002014185A
Application number: JP2000196054A
Authority: JP
Inventors: Tatsuhiko Tanimichi; 龍彦谷道
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2000-06-29
Filing date: 2000-06-29
Publication date: 2002-01-18

Abstract

(57)【要約】【課題】ノード間接続装置（親局）に接続される複数の
プロセッサノード（子局）に対する時刻設定信号の送出
タイミングを制御することなく、子局と子局および親局
と子局間の同期をとることができる時刻同期化方式を提
供する。【解決手段】ノード間接続装置５０は、マスタ時計１
０、送信バッファ２０、経過時間カウンタ２１、時刻設
定信号生成回路３０、伝搬遅延時間テーブル３２および
加算器２２、３３を有する。ノード間接続装置５０は、
内蔵するマスタ時計１０の内容を契機に、時刻設定信号
をノード間接続装置５０に接続されるプロセッサノード
６０の数だけ生成する。時刻設定信号の時刻設定値フィ
ールドには、ノード間接続装置５０と各プロセッサノー
ド６０の伝搬遅延時間をノード間接続装置５０に内蔵す
る伝搬遅延時間テーブル３２を参照し、送信バッファ２
０に格納する。送信バッファ２０から時刻設定信号を読
み出す際に、送信バッファ２０中に滞留していた時間を
更に加算することで時刻設定値フィールドの内容を補正
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は時刻同期化方式、特
にネットワークで接続された主従（マスタースレーブ）
関係にある複数の機器のタイマによる時刻の同期化を行
う時刻同期化方式に関する。

【０００２】

【従来の技術】従来の遠方監視装置による時刻同期化方
式の例が、例えば特開昭５６−１１６１９９号公報（以
下、第１従来技術という）の「遠方監視制御装置」およ
び特開昭６３−３３９９５号公報（以下、第２従来技術
という）等に開示されている。これらの従来の技術は、
親局から子局に対し、親局から子局までの伝搬遅延分早
めて時刻設定信号を送出することで、親局と子局又は複
数の子局間の時刻を同期させるものである。

【０００３】上述した第１従来技術は、通常のネットワ
ークで接続される通信機器（遠方監視装置等）に関する
分野で利用されているものである。図7にブロック図で
示す如く、親局１００および複数（この特定例では２
個）の子局１１０ａおよび１１０ｂより構成される。親
局１００と子局１１０ａおよび子局１１０ｂ間は、それ
ぞれ伝搬遅延時間Ｌ１およびＬ２の伝送路により接続さ
れている。親局１００は、ＣＰＵ（中央演算処理装置）
１０１および時計ＣＬ（クロック）１０２を有する。ま
た、子局１１０ａおよび１１０ｂもＣＰＵ１１１ａ、１
１１ｂおよび時計ＣＬ１１２ａ、１１２ｂを有する。親
局１００のＣＰＵ１０１は、子局１１０ａ又は子局１１
０ｂに対し、それぞれ予定の設定時刻よりも伝送遅延時
間Ｌ１又は伝送遅延時間Ｌ２の遅延時間分だけ前に、各
々の子局に対し時刻設定信号を送出する。親局１００か
らの時刻設定信号を受信した子局１１０ａ又は子局１１
０ｂは、自局の時計ＣＬ１１２ａ又は時計ＣＬ１１２ｂ
に時刻を設定（又はリセット）する。この結果、子局１
１０ａ又は子局１１０ｂは、親局１００と（システムと
して許容される誤差範囲内で）同期させることができる
ものである（特開昭５６−１１６１９９号公報参照）。

【０００４】また、子局１１０ａおよび１１０ｂのＣＰ
Ｕ１１１ａ又はＣＰＵ１１１ｂは、以前に親局１００か
ら送信されてきた時刻設定信号のタイミングを記憶して
おき、新たに送信されてきた時刻設定信号と比較し、時
刻設定信号の応答として、その値を親局１００に送り返
す。これにより、親局１００は、次回以降に送出する各
子局１１０ａ、１１０ｂ向けの時刻設定信号の送出タイ
ミングを補正し、精度の向上を目指している（特開昭６
３−３３９９５号公報参照）。この従来技術の場合も、
親局が、子局に設定すべき時刻よりも、子局までの伝搬
遅延時間分だけ前に時刻設定信号を送出し、各子局は受
信した時刻設定信号により自局の時計を設定する。これ
により、正確な時刻を設定し、親局と子局および子局相
互間の同期を取ることができるようにしている。

【０００５】この第２従来技術は、複数のコンピュータ
を専用のネットワークでスター状に密結合し、マルチノ
ードシステムとする高性能コンピュータの分野で利用さ
れているものである。図8に示す如く、この従来のマル
チノードシステムにおける時刻同期方式のシステムにお
いて、ノード間接続装置２００は、プロセッサノード２
１０Ａ〜２１０Ｎを相互接続するクロスバスイッチであ
り、接続されるプロセッサノードの数は、ノード間接続
装置２００に準備された入出力ポートの数により制限さ
れる。例えば、プロセッサノード２１０Ａからプロセッ
サノード２１０Ｂに対し、ノード間データ転送を行う場
合には、プロセッサノード２１０Ａから送出されたデー
タは、ノード間接続装置２００を介して（即ちスイッチ
ングされて）プロセッサノード２１０Ｂに到達するとい
う経路を通ることになる。プロセッサノード２１０Ａ〜
２１０Ｎは、各々スタンドアロンで動作できる同形式の
一般的なコンピュータであるを可とする（構成は省略す
る）。尚、ノード間接続装置２００は、マスタ時計２０
１、生成タイミング検出器２０２、時刻設定信号生成回
路２０３、セレクタ２０５および送信バッファ２０４を
有する。

【０００６】この第２従来技術の場合には、それぞれコ
ピー時計２１１Ａ〜２１１Ｎを有し、各プロセッサノー
ド２１０Ａ〜２１０Ｎ内の動作クロックで動作するイン
クリメントカウンタである。各プロセッサノード２１０
Ａ〜２１０Ｎは、個別に発振器を具備している。この発
振器には通常１００ｐｐｍ〜数１００ｐｐｍの誤差があ
るため、長い時間間隔の間にはコピー時計２１１Ａ〜２
１１Ｎ同士の同期が取れなくなってくる。ノード間接続
装置２００は、各プロセッサノード２１０Ａ〜２１０Ｎ
内に存在するコピー時計２１１Ａ〜２１１Ｎの各々のば
らつき（誤差による差分）を修正する目的で内容を更新
させるために、対応するプロセッサノード２１０Ａ〜２
１０Ｎに対し、ある一定の時間間隔で時刻設定信号を送
出する。ノード間接続装置２００が各プロセッサノード
２１０Ａ〜２１０Ｎ向けに送信した時刻設定信号を、受
信したプロセッサノード２１０Ａ〜２１０Ｎは、自ノー
ド内のコピー時計２１１Ａ〜２１１Ｎを更新する。この
従来例の場合には、各プロセッサノード２１０Ａ〜２１
０Ｎ向けの通信は、ノード間接続装置２００の出口ポー
トが共用されているため送信バッファ２０４に一旦格納
され、時刻設定信号が順次送出される構造である。

【０００７】図９は、図８のノード間接続装置２００の
送信バッファ２０４から送信された時刻設定信号が、各
プロセッサノード２１０Ａ〜２１０Ｎに到達し、設定さ
れるまでの時間関係を示したものである。尚、簡単のた
め、ノード間接続装置２００とプロセッサノード２１０
Ａ〜２１０Ｎを接続する伝送路Ｌ１〜Ｌ３の伝搬遅延時
間は等しいと仮定する。コピー時計２１１Ａの内容とコ
ピー時計２１１Ｂの内容を比較した場合、同時刻で見た
両者の内容は1タイミングずれている。同様に、コピー
時計２１１Ａとコピー時計２１１Ｎを比較した場合、2
タイミングずれていることが分かる。つまり、この第２
従来技術は、上述した第１従来技術に示される如き同期
合わせのための機構は具備していないため、それぞれの
コピー時計の同期を取ることができない。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術には次の如き解決するべき課題を有する。即
ち、第１従来技術のシステムでは、子局の数が増えるに
従い、親局の負荷が高くなるということである。その理
由は、親局のＣＰＵが各子局に対する全ての時刻設定信
号の送出タイミングを制御しているためである。

【０００９】また、第２従来技術では、各局間で同期を
取ることができないことである。その理由は、上述した
従来システムには同期化のための機構がないためであ
る。

【００１０】

【発明の目的】従って、本発明の目的は、親局が複数の
子局に対する時刻設定信号の送出タイミングを制御する
ことなく、子局間および親局と子局間の同期を取ること
が可能な時刻同期化方式を提供することにある。

【００１１】

【課題を解決するための手段】本発明による時刻同期化
方式は、ネットワークで接続されマスタとして動作する
ノード間接続装置と、このノード間接続装置に接続され
スレーブとして動作する複数のプロセッサノードとを備
え、これら各プロセッサノードが内蔵するコピー時計を
ノード間接続装置が内蔵するマスタ時計に同期させる同
期化方式であって、ノード間接続装置は、マスタ時計に
基づき時刻設定信号を生成する時刻設定信号生成回路
と、ノード間接続装置から各プロセッサノードへの伝送
路の伝搬遅延時間を格納する伝搬遅延時間テーブルと、
この伝搬遅延時間テーブルの出力および時刻設定信号生
成回路の出力を加算する加算器と、この加算器からの出
力を一旦保持する送信バッファとを備える。

【００１２】また、本発明の時刻同期化方式の好適実施
形態によると、ノード間接続装置は、更に時刻設定信号
が送信バッファ内に滞留する時間を求める経過時間カウ
ンタを備え、この経過時間カウンタの経過時間を送信バ
ッファの書き込み時間フィールドに格納する。また、送
信バッファの出力側には、上述した滞留時間を補正する
減算器および加算器を含む。伝搬遅延時間テーブルは、
各伝送路の伝搬遅延時間をノード間接続装置の動作クロ
ックの周期で割った商を格納する。更に、時刻設定信号
生成回路は、マスタ時計の値に予め決められた規定値を
加算する加算器を備える。

【００１３】

【発明の実施の形態】以下、本発明による時刻同期化方
式の好適実施形態の構成および動作を、添付図を参照し
て詳細に説明する。

【００１４】先ず、図１は、本発明による時刻同期化方
式の第１実施形態の構成を示すブロック図である。この
時刻同期化方式は、ノード間接続装置５０およびこのノ
ード間接続装置５０にそれぞれ伝送路Ｌ１、Ｌ２および
Ｌ３を介して接続された複数のプロセッサノード６０Ａ
〜６０Ｎより構成される。ノード間接続装置５０は、マ
スタ時計１０、生成タイミング検出器１１、時刻設定信
号生成回路３０、伝搬遅延時間テーブル３２、加算器３
３、セレクタ３４、経過時間カウンタ２１、送信バッフ
ァ２０および加算器２２を含んでいる。

【００１５】図1に示す時刻同期化方式において、ノー
ド間接続装置５０は、複数のプロセッサノード６０Ａ〜
６０Ｎを相互に接続するクロスバスイッチである。接続
されるプロセッサノード６０Ａ〜６０Ｎの数は、ノード
間接続装置５０に準備された入出力ポートの数に制限さ
れる。プロセッサノード６０Ａ、６０Ｂおよび６０Ｎ
は、それぞれスタンドアロンで動作できる同形式のコン
ピュータであるが、その詳細構成は省略する。これらプ
ロセッサノード６０Ａ〜６０Ｎを相互に接続するのがノ
ード間接続装置５０であり、ノード間接続装置５０およ
び複数のプロセッサノード６０Ａ〜６０Ｎで高性能マル
チノードシステムを構成する。例えばプロセッサノー
ド６０Ａからプロセッサノード６０Ｂに対して、ノード
間データ転送を行う場合には、プロセッサノード６０Ａ
から送出されたデータは、ノード間接続装置５０を介し
て（即ち、スイッチングされて）プロセッサノード６０
Ｂに到達するという経路を通ることになる。

【００１６】プロセッサノード６０Ａ〜６０Ｎは、ノー
ド間接続装置５０を介して互いにデータ転送を行いなが
ら、アプリケーションプログラムを実行するものであ
る。プロセッサノード６０Ａは、内部に共通の時刻を提
供するコピー時計６１Ａを有する。これはプロセッサノ
ード６０Ａ内の動作クロックで動作するインクリメント
カウンタである。プロセッサノード６０Ｂおよびプロセ
ッサノード６０Ｎも同様にコピー時計６１Ｂ、６１Ｎを
有する。プロセッサノード６０Ａは、ノード識別ＩＤと
して「０」が割り当てられている。同様に、プロセッサ
ノード６０Ｂの識別ＩＤは「１」、プロセッサノード６
０Ｎの識別ＩＤは「２」が割り当てられている。この識
別ＩＤは、時刻設定信号等の通信の「行先」フィールド
に指定され、この通信を受信するプロセッサノードを表
現するものである。

【００１７】ノード間接続装置５０の動作クロックと同
様に、各プロセッサノード６０Ａ〜６０Ｎは、当該プロ
セッサノードの動作クロックの供給源となる発振器を個
別に具備しているが、この発振器の発信周波数には通常
１００ｐｐｍ〜数１００ｐｐｍの誤差があるため、長い
時間間隔の間にはコピー時計６１Ａ〜６１Ｎ同士の同期
が取れなくなって来るという問題がある。これは、各プ
ロセッサノード６０Ａ〜６０Ｎに搭載された発振器の性
能（製造誤差）によるものである。

【００１８】図1に示すマルチノードシステムの時刻同
期化方式においては、ノード間接続装置５０およびプロ
セッサノード６０Ａ〜６０Ｎは、それぞれ個別の発振器
を用いて動作クロックを供給しているため、上述した如
くマスタ時計１０とコピー時計６１Ａ〜６１Ｎは、徐々
にずれてくる。この「ずれ」が大きくなり無視できない
ものになってきた場合には、システムに影響を与えるこ
とになる。これを回避するためにノード間接続装置５０
の発振器およびマスタ時計１０の内容を、マルチノード
システムにおける基準として考えることにする。

【００１９】そこで、ノード間接続装置５０は、各プロ
セッサノード６０Ａ〜６０Ｎ内に存在するコピー時計６
１Ａ〜６１Ｎのばらつき、即ち発振器の誤差により生じ
るコピー時計間の差分を修正する目的で内容を更新させ
るために、プロセッサノード６０Ａ〜６０Ｎに対し、あ
る一定の時間間隔（例えば秒単位〜分単位）で時刻設定
信号を送出する。ノード間接続装置５０が各プロセッサ
ノード６０Ａ〜６０Ｎ向けに送信した時刻設定信号を、
受信したプロセッサノード６０Ａ〜６０Ｎは、自ノード
内のコピー時計６１Ａ〜６１Ｎの内容を更新する。

【００２０】次に、図２は、図１に示す本発明による時
刻同期化方式の詳細構成を示す。図２は、図1に示すノ
ード間接続装置５０を詳細に示す。図２において、マス
タ時計１０は、ノード間接続装置５０の動作クロック毎
にカウントアップするインクリメントカウンタであり、
図1のマルチノードシステムの中で唯一の基本時計であ
る。このマスタ時計１０の内容は、何時何分何秒という
値が格納されるものではない。ノード間接続装置５０の
動作クロックによるが、数１０ビットのカウンタとして
月単位のオーダまでカウントできるものとする。生成タ
イミング検出器１１は、マスタ時計１０の内容と規定値
を比較する。この実施形態において「０」となった場合
には、時刻設定信号生成回路３０に対し、各プロセッサ
ノード６０Ａ〜６０Ｎに向けた時刻設定信号の生成を指
示する。

【００２１】時刻設定信号は、この時刻設定信号を受信
すべきプロセッサノードの識別ＩＤを記した「行先」、
受信したプロセッサノードに対しコピー時計の内容書き
換えを命令する「時刻設定コマンド」およびコピー時計
に書き込む値である「時刻設定値」フィールドが定義さ
れている。そして、ある期間毎に各プロセッサノードに
送信され、各プロセッサノード６０Ａ〜６０Ｎのコピー
時計の値を修正する。これは、各プロセッサノード６０
Ａ〜６０Ｎに使用されている動作クロックを生成する発
振子の誤差を、ある期間毎に修正することで各プロセッ
サノード６０Ａ〜６０Ｎのコピー時計６１Ａ〜６１Ｎ同
士のばらつきをなくすためのものである。ここで、「あ
る期間」とは、ノード間接続装置５０の動作クロックお
よびマスタ時計１０を構成するカウンタのビット数に依
存する。

【００２２】時刻設定信号生成回路３０の中に制御回路
３１が含まれ、生成タイミング検出器１１からの指示で
各プロセッサノード６０Ａ〜６０Ｎに対する時刻設定信
号を生成し、送信バッファ２０に書き込みを指示する。
例えば、プロセッサノード６０がＮ個存在した場合に
は、各プロセッサノード６０に向けたＮ個の時刻設定信
号が生成されるものである。伝搬遅延時間テーブル３２
は、ノード間接続装置５０と各プロセッサノード６０ま
での遅延値を動作クロックで割った商等で表される伝搬
遅延値を記憶している記憶装置である。この記憶装置の
アドレスには、各プロセッサノード６０の識別ＩＤを使
用することができる。例えば、記憶装置のアドレス
「０」には、プロセッサノード６０Ａの伝搬遅延値Td0
が、アドレス「1」にはプロセッサノード６０Ｂの伝搬
遅延値Td1が、アドレス2にはプロセッサノード６０Ｎの
伝搬遅延値Td2が記憶されている。

【００２３】例えば図1において、ノード間接続装置５
０の動作クロックが１０ｎｓ、ノード間接続装置５０と
プロセッサノード６０Ａの距離L1にかかる伝搬遅延時間
が２０ｎｓである場合には、伝搬遅延時間テーブル３２
のアドレス「０」には伝搬遅延値Td0として「2」を記憶
しておく。このように、伝搬遅延時間テーブル３２のTd
nには、ノード間接続装置５０と各プロセッサノード６
０の距離Lnにかかる伝搬遅延時間を動作クロックで割っ
た値を格納しておく方法の他に、最も小さいTdnを全て
のTdnの値から減じた値を記憶しておいても良い。

【００２４】加算器３３は、時刻設定信号生成回路３０
の出力である時刻設定信号の時刻設定値フィールドの内
容と、伝搬遅延時間テーブル３２に記憶されている目的
の行先プロセッサノードに応じて選択された内容を加算
する。セレクタ３４は、送信バッファ２０の入り口に位
置し、時刻設定信号とその他の一般通信とを選択するも
のであるが、この実施形態の構成には直接関係するもの
ではない。時刻設定信号が一旦選択されると、ノード間
接続装置５０に接続されたプロセッサノード６０の数だ
け時刻設定信号が連続して選択されるものとする。送信
バッファ２０は、時刻設定信号やその他の通信等、ノー
ド間接続装置５０から送出される全ての通信が一旦蓄え
られるバッファである。ノード間接続装置５０から送出
する時刻設定信号を構成する「行先」、「コマンド」お
よび「時刻設定値」の各フィールドの他、これらに付随
して送信バッファ２０に書き込まれた時間として経過時
間カウンタ２１の値を格納する「書き込み時間」フィー
ルドを具備している。

【００２５】経過時間カウンタ２１は、ノード間接続装
置５０の動作クロックで動作するノンストップのインク
リメントカウンタで、時刻設定信号が送信バッファ２０
に格納されてから送出されるまでの時間をカウントする
ために使用される。減算器２３は、送信バッファ２０か
ら読み出された時刻設定信号に付随した「書き込み時
間」フィールドの内容を、その時点の経過時間カウンタ
２１の内容から減算し、時刻設定信号が送信バッファ２
０の中に存在していた時間を求めるための減算器であ
る。加算器２２は、送信バッファ２０から読み出された
時刻設定信号の時刻設定値フィールドに減算器２３の出
力値を加算するものである。出力レジスタ２４は、送出
バッファ２０から読み出された時刻設定信号に減算器２
３と加算器２２を用いて補正された時刻設定値フィール
ドを持った時刻設定信号を保持するレジスタである。ド
ライバ４０は、ノード間接続装置５０の送出口に位置
し、図1に示す如くプロセッサノード６０Ａ〜６０Ｎと
スター状に接続される送信ドライバである。

【００２６】以上本発明による時刻同期化方式の第１実
施形態を詳述したが、図１および図２の構成、プロセッ
サノード６０の構成およびノード間接続装置５０の構成
等は、当業者に周知であり、また本発明とは直接関係な
いので、その詳細な構成は省略する。

【００２７】次に、図２に示す時刻同期化方式の動作を
詳細に説明する。マスタ時計１０は、ノード間接続装置
５０の動作クロックで順次カウントアップする。例えば
ノード間接続装置５０の動作クロックが１０ｎｓ、マス
タ時計１０のレジスタビット数が２０ビットで構成され
ている場合には、マスタ時計１０は動作クロック毎に
「０〜１０４８５７６」まで順次カウントアップしてい
くので、約１０．４８ミリ秒間隔で全て「１」から全て
「０」に変化する。マスタ時計１０の内容が全て「０」
になったことを生成タイミング検出器１１が検知し、制
御回路３１に時刻設定信号の生成を指示する。制御回路
３１は、生成タイミング検出器１１からの生成タイミン
グを受信すると、時刻設定信号生成回路３０でノード間
接続装置５０に接続されているプロセッサノード６０の
台数分の時刻設定信号を順次生成する。時刻設定信号生
成回路３０で生成された時刻設定信号は、この時刻設定
信号の「時刻設定値フィールド」に、「行先フィール
ド」をアドレスとして参照した伝搬遅延時間テーブル３
２の内容を加算器３３で加算したものを、順次送信バッ
ファ２０に格納する。

【００２８】図３は、この一連の動作を示すタイミング
チャートである。図３は、上から順に動作クロック信
号、マスタ時計１０、生成タイミング検出器１１、時刻
設定信号生成回路３０、伝搬遅延時間テーブル３２およ
び送信バッファ２０の動作を示す。図３において、動作
クロック毎にインクリメントするマスタ時計１０の内容
が全て「０」になった場合には、生成タイミング検出器
１１の出力がアクティブになる（図３（ａ）参照）。こ
れを契機に制御回路３１が、時刻設定信号生成回路３０
で順次時刻設定信号を生成する（図３（ｂ）〜（ｅ）参
照）。この時、時刻設定信号の「時刻設定値フィール
ド」に設定される値は、マスタ時計１０の内容である。
時刻設定信号生成回路３０で生成された時刻設定信号
は、送信バッファ２０に順次格納されるが、この時、伝
搬遅延時間テーブル３２の内容を加算してから格納され
る。

【００２９】この実施形態の場合に、各時刻設定信号の
時刻設定値フィールドの内容は、時刻設定信号の行先フ
ィールドの内容をアドレスとして参照した伝搬遅延時間
テーブル３２の内容が加算される。例えば図３(b)の時
刻設定信号は、「行先＝０」をアドレスとして伝搬遅延
時間テーブル３２を参照するので、参照される値は「Td
0」である。この参照された値「Td0」は、加算器３３に
て、時刻設定値フィールドの内容「０」と加算され、送
信バッファ２０に格納される際には、図３(f)の内容
「０＋Td0」となり送出を待つことになる。同様に、図
３(c)〜(e)に示される各タイミングの時刻設定信号は、
図３(g)〜(i)の如く時刻設定値フィールドの内容が更新
された状態で送信バッファ２０に格納される。つまり、
この段階で各プロセッサノード６０向けの時刻設定信号
は、各プロセッサノード６０に到着してコピー時計に格
納された時点で同期した状態になる。

【００３０】更に、この実施形態では送信バッファ２０
に格納する際に、時刻設定信号に付随して、その時点で
の経過時間カウンタ２１の内容を送信バッファ２０の書
き込み時間フィールドに書き込む。これは、時刻設定信
号が送信バッファ２０に格納された時間を保存しておく
ためである。ノード間接続装置５０が、通信を送出でき
る場合には、送信バッファ２０の内容は順次読み出さ
れ、ドライバ４０を介して送出される。送信バッファ２
０は、ＦＩＦＯ（First In-First Out）タイプのバッ
ファであり、格納された順番、即ち生成された順番で送
出される。送信バッファ２０に格納された時刻設定信号
が一切滞ることなく連続して目的のプロセッサノード６
０に向けて送出される場合には、正確な時刻設定値が送
出されるので問題ないが、目的のプロセッサノードが受
信できない状態（例えばビジー状態など）にあるとき
は、時刻設定信号が送信バッファ２０の中で滞留するこ
とになり、時刻設定値が滞留していた時間だけずれた値
になってしまう。

【００３１】この滞留していた時間に関する補正を行う
ため、減算器２３および加算器２２を用いる。滞留して
いた時間（即ち、時刻設定信号が送信バッファ２０中に
いた時間）を求めるには、送信バッファ２０から時刻設
定信号を読み出した時点の経過時間カウンタ２１の内容
から、送信バッファ２０から読み出した時刻設定信号に
付随した「書き込み時間」フィールドの値を減じること
で算出する。この値、即ち減算器２３の出力値を、送信
バッファ２０から読み出した時刻設定信号の「時刻設定
値」フィールドの内容に加算器２２で加算することによ
って、送信バッファ２０中に滞留していた時間を考慮し
た時刻設定値が補正されたことになる。

【００３２】次に、図4を参照して送信バッファ２０か
ら読み出された各時刻設定信号が各プロセッサノード６
０に到達し、対応するコピー時計６１が更新されるまで
を説明する。図４（Ａ）はタイミングチャートであり、
（Ｂ）はノード間接族装置５０から各プロセッサノード
６０Ａ〜６０Ｎまでの距離を示す模型図である。図４
（Ａ）において、生成タイミング検出器１１の出力(a)
を契機に時刻設定信号生成回路３０から(b)〜(e)の時刻
設定信号を順次生成し、(f)〜(i)を送信バッファ20に格
納するまでは、上述した図３に示すタイミングチャート
と同じである。先ず、プロセッサノード６０Ａに向けた
時刻設定信号について説明する。(b)のタイミングの時
刻設定信号は、識別ＩＤ＝「０」のプロセッサノード６
０Ａに向けた時刻設定信号で、この時刻設定信号の時刻
設定値フィールドの内容は「０」である。この時刻設定
信号(b)は、送信バッファ２０に(f)として格納される際
に、伝搬遅延時間テーブル３２の内容であるTd0を加算
した「０＋Td0」が時刻設定値として格納される。ま
た、この時刻設定信号に付随して経過時間カウンタ２１
の値「０」が書き込み時間フィールドに格納されてい
る。

【００３３】プロセッサノード６０Ａがビジー状態でな
い場合には、送信バッファ２０は、先に格納した時刻設
定信号(f)を送出する。この時、減算器２３および加算
器２２により、送信バッファ２０に滞留していた時間が
補正され、(j)の時刻設定信号となる。この時刻設定信
号(j)の時刻設定値フィールドは、「０＋Td0＋１−０」
となる。この出力レジスタ２４に保持されている時刻設
定信号(j)が、識別ＩＤ［０］のプロセッサノード６０
Ａに到達し、コピー時計６１Ａに設定されるまでには、
図1のL1の伝搬遅延時間、即ちTd0だけ要する。そこで、
送出されてから2タイミング後の(m)の時間にコピー時計
６１Ａには「３」が設定される。その後、コピー時計６
０Ａは、プロセッサノード６０Ａの動作クロックで順次
インクリメントされることになる。

【００３４】次に、プロセッサノード６０Ｂに向けた時
刻設定信号について説明する。同様に、(c)のタイミン
グでは、識別ＩＤ＝「１」のプロセッサノード６０Ｂに
向けて、時刻設定値フィールドに「１」が準備された時
刻設定信号が生成される。この時刻設定信号(c)が、送
信バッファ２０に(g)として格納される際には、伝搬遅
延時間テーブル３２の内容であるTd1を加算した「１＋+
Td1」が時刻設定値として設定された時刻設定信号とし
て格納される。この時刻設定信号(g)に付随した書き込
み時間フィールドの内容は「１」である。先にプロセッ
サノード６０Ａに向けた時刻設定信号(j)を送出した次
のタイミングで、出力レジスタ２４およびドライバ４０
を介して、時刻設定信号(k)を送出する。この時刻設定
信号(k)の時刻設定値フィールドの内容は、出力レジス
タ２４においては「１＋Td1＋２−１」となっている。
時刻設定信号(k)は、ドライバ４０を出てから図1のL2の
伝搬遅延時間として1タイミング後の(n)の時間にプロセ
ッサノード６０Ｂのコピー時計６１Ｂに「３」が設定さ
れる。その後、コピー時計６１Ｂは、プロセッサノード
６０Ｂの動作クロックで順次インクリメントされること
になる。

【００３５】更に、プロセッサノード６０Ｎに向けた時
刻設定信号について説明する。プロセッサノード６０Ａ
に向けた時刻設定信号(b)およびプロセッサノード６０
Ｂに向けた時刻設定信号(c)に続き、時刻設定値フィー
ルドの内容が「２」の時刻設定値信号(d)が生成され
る。この時刻設定信号(d)が送信バッファ２０に格納さ
れる際には、時刻設定値フィールドの内容が「２＋Td
2」の時刻設定信号(h)となる。この該時刻設定信号(h)
は、他のプロセッサノードに向けて送出された時刻設定
信号(j)、(k)に続き送出される筈であるが、図4ではプ
ロセッサノード６０Ｎでビジー状態が発生し、1タイミ
ング送出が遅れた場合の例を示している。これは送信バ
ッファ２０中に滞留していることとなる。書き込み時間
フィールドが「２」の時刻設定信号(h)は、出力レジス
タ２４に格納される際に、減算器２３において、経過時
間カウンタ２１の値「４」から書き込み時間フィールド
の値「２」を減じ、この差分を滞留していた時間として
加算器２２によってこの時刻設定信号の時刻設定値フィ
ールドに加える。つまり、時刻設定フィールドの内容が
「２＋Td2」の時刻設定信号(h)は、時刻設定値フィール
ドの内容が「２＋Td2＋４−２」に補正された時刻設定
信号(l)となり、出力レジスタ２４から送出される。

【００３６】上述した時刻設定信号(l)は、３タイミン
グの伝搬遅延(L3)を費やしプロセッサノード６０Ｎに到
達する。そして、時刻設定信号の時刻設定値フィールド
の内容「７」が、(ｏ)のタイミングでコピー時計６１Ｎ
に設定される。その後、コピー時計６１Ｎは，プロセッ
サノード６０Ｎの動作クロックで順次インクリメントさ
れることになる。以上、プロセッサノード６０Ａ〜６０
Ｎに向けて送出された時刻設定信号が、各コピー時計６
１Ａ〜６１Ｎに設定されるまでの動作を、図４を参照し
て説明した。図４の(ｏ)のタイミングでは、各プロセッ
サノード６０のコピー時計６１は全て同期していること
が分かる。

【００３７】このように、上述した実施形態では、マス
タ時計１０の内容が各プロセッサノード６０に対し時刻
設定信号を送出すべきタイミングになったことを検出す
る生成タイミング検出器１１によって、複数の時刻設定
信号が生成され始める。従って、ノード間接続装置５０
は、各プロセッサノード６０の伝搬遅延時間に応じて時
刻設定信号を個別に生成し始める必要がなくなる。更
に、この実施形態では、経過時間カウンタ２１が設けら
れているので、プロセッサノード６０が受信できない状
態の時に送信バッファ２０に滞留していた時間の補正も
可能である。尚、上述した実施形態では、時刻設定信号
生成回路３０については、マイクロプロセッサ等で構成
可能である。

【００３８】次に、図５は、本発明による時刻同期化方
式の他の実施形態の構成を示す。その基本的構成は上述
の通りであるので、対応する構成要素には同様の参照符
号を使用する。この実施形態では、時刻設定信号生成回
路３０’について更に工夫している。図５中の時刻設定
信号生成回路３０’において、加算器３５は、時刻設定
信号を生成する際に、マスタ時計１０の値に規定値とし
て「３」を加えるものである。この規定値「３」は、こ
の時刻設定信号が時刻設定信号生成回路３０’で生成さ
れ始めてから送信バッファ２０に格納されるまでに要す
る時間である。マスタ時計１０の内容が全て「０」にな
ったことを生成タイミング検出器１１が検知し、制御回
路３１に時刻設定信号の生成を指示する。

【００３９】時刻設定信号生成回路３０’中の制御回路
３１は、生成タイミング検出器１１からの生成タイミン
グを受信すると、時刻設定信号生成回路３０’で、ノー
ド間接続装置５０に接続されているプロセッサノード６
０の台数分の時刻設定信号を順次生成する。時刻設定信
号生成回路３０’中の時刻設定信号の時刻設定値フィー
ルドには、加算器３５によって、その時のマスタ時計１
０の値に規定値「３」を加えた値が格納される。時刻設
定信号生成回路３０’で生成された時刻設定信号は、こ
の時刻設定信号の「時刻設定値フィールド」に、「行先
フィールド」をアドレスとして参照した伝搬遅延時間テ
ーブル３２の内容を加算器３３で加算したものが、順次
送信バッファ２０に格納される。ノード間接続装置５０
が、通信を送出できる場合には、送信バッファ２０の内
容は順次読み出され、出力レジスタ２４およびドライバ
４０を介して送出される。送信バッファ２０は、ＦＩＦ
Ｏタイプのバッファであり、格納された順番、即ち生成
された順番で送出されることになる。送信バッファ２０
に格納された時刻設定信号が一切滞ることなく連続して
目的のプロセッサノード６０に向けて送出される場合に
は、正確な時刻設定値が送出されるので問題ない。しか
し、目的のプロセッサノード６０が受信できない状態
（例えばビジー状態等）の場合には、時刻設定信号が送
信バッファ２０の中で滞留することになり、時刻設定値
が滞留していた時間だけずれた値になる。

【００４０】この滞留していた時間に関する補正を行う
ために、減算器２３および加算器２２を用いる。滞留し
ていた時間（即ち、時刻設定信号が送信バッファ２０中
にいた時間）を求めるには、送信バッファ２０から時刻
設定信号を読み出した時点の経過時間カウンタ２１の内
容から、送信バッファ２０から読み出した時刻設定信号
に付随した「書き込み時間」フィールドの値を減じるこ
とで算出する。この値、即ち減算器２３の出力値を、送
信バッファ２０から読み出した時刻設定信号の「時刻設
定値」フィールドの内容に加算器２２で加算することに
より、送信バッファ２０中に滞留していた時間を考慮し
た時刻設定値が補正されたことになる。

【００４１】次に、図6（Ａ）および（Ｂ）は、図５に
示す時刻同期化方式を動作の説明する図４（Ａ）および
（Ｂ）に対応する図である。図６を参照して送信バッフ
ァ２０から読み出された各時刻設定信号が各プロセッサ
ノード６０に到達し、コピー時計６１が更新されるまで
を説明する。図６において、伝搬遅延時間テーブル３２
の内容であるTd0には「２」が、Td1には「１」が、また
Td2には「３」が格納されているとする。これらの値
は、図6（Ｂ）に示す如くノード間接続装置５０と各プ
ロセッサノード６０Ａ〜６０Ｎとの距離を、ノード間接
続装置５０の動作クロックの周期時間で割った商であ
る。

【００４２】先ず、プロセッサノード６０Ａに向けた時
刻設定信号について説明する。マスタ時計１０の内容が
「０」になったことを検出した生成タイミング検出器１
１は、制御回路３１に対し、時刻設定信号の生成を指示
する（図６の(a)）。(b)のタイミングの時刻設定信号
は、識別ＩＤ＝「０」のプロセッサノード６０Ａに向け
た時刻設定信号であり、この時刻設定信号の時刻設定値
フィールドの内容は「２」である。これは、時刻設定信
号(b)を生成するときの、マスタ時計１０の値と規定値
「３」を加算器３５により加算した結果である。この時
刻設定信号(b)は、送信バッファ２０に(f)として格納さ
れる際に、伝搬遅延時間テーブル３２の内容であるTd0
を加算した「３＋Td0」、即ち「５」が時刻設定値とし
て格納される。

【００４３】また、この時刻設定信号に付随して経過時
間カウンタ２１の値「０」が書き込み時間フィールドに
格納されている。プロセッサノード６０Ａがビジー状態
でない場合には、送信バッファ２０は、先に格納した時
刻設定信号(f)を送出する。この時、減算器２３および
加算器２２により、送信バッファ２０に滞留していた時
間が補正され、(j)の時刻設定信号となる。該時刻設定
信号(j)の時刻設定値フィールドは「３＋Td0＋１−
０」、即ち「６」となる。この出力レジスタ２４に保持
されている時刻設定信号(j)が、識別ＩＤ［０］のプロ
セッサノード５０Ａに到達し、コピー時計６１に設定さ
れるまでには、図1のL1の伝搬遅延時間、即ちTd0だけ要
するので、送出されてから2タイミング後の(m)の時間に
コピー時計６１Ａには「６」が設定される。その後、コ
ピー時計６１Ａはプロセッサノード６０Ａの動作クロッ
クで順次インクリメントされることになる。

【００４４】次に、プロセッサノード６０Ｂに向けた時
刻設定信号について説明する。同様に、(c)のタイミン
グでは、識別ＩＤ＝「１」のプロセッサノード６０Ｂに
向けて、時刻設定値フィールドに「４」が準備された時
刻設定信号が生成される。この時刻設定信号(c)が、送
信バッファ２０に(g)として格納される際には、伝搬遅
延時間テーブル３２の内容であるTd1を加算した「４＋T
d1」、即ち「５」が時刻設定値として設定された時刻設
定信号として格納される。この時刻設定信号(g)に付随
した書き込み時間フィールドの内容は「１」である。先
にプロセッサノード６０Ａに向けた時刻設定信号(j)を
送出した次のタイミングで、出力レジスタ２４およびド
ライバ４０を介して、時刻設定信号(k)を送出する。こ
の時刻設定信号(k)の時刻設定値フィールドの内容は、
出力レジスタ２４においては「４＋Td1＋２−１」、即
ち「６」となっている。時刻設定信号(k)は、ドライバ
４０を出てから図1のL2の伝搬遅延時間として1タイミン
グ後の(n)の時間にプロセッサノード６０Ｂのコピー時
計６１Ｂに「６」が設定される。その後、コピー時計２
１０はプロセッサノード２００の動作クロックで順次イ
ンクリメントされることになる。

【００４５】更に、プロセッサノード６０Ｎに向けた時
刻設定信号について説明する。プロセッサノード６０Ａ
に向けた時刻設定信号(b)およびプロセッサノード６０
Ｂに向けた時刻設定信号(c)に続き、時刻設定値フィー
ルドの内容が「５」の時刻設定値信号(d)が生成され
る。この時刻設定信号(d)が送信バッファ２０に格納さ
れる際には、時刻設定値フィールドの内容が「５＋Td
2」、即ち「８」の時刻設定信号(h)となる。この時刻設
定信号(h)は、他のプロセッサノード６０に向けて送出
された時刻設定信号(j)、(k)に続き送出される筈である
が、図４ではプロセッサノード６０Ｎでビジー状態が発
生し、1タイミング送出が遅れた場合の例を示してい
る。これは送信バッファ２０の中に滞留していることと
なる。

【００４６】書き込み時間フィールドが「２」の時刻設
定信号(h)は、出力レジスタ２４に格納される際に、減
算器２３において、経過時間カウンタ２１の値「４」か
ら書き込み時間フィールドの値「２」を減じ、この差分
を滞留していた時間として加算器２２によってこの時刻
設定信号の時刻設定値フィールドに加える。即ち、時刻
設定フィールドの内容が「５＋Td2」の時刻設定信号(h)
は、時刻設定値フィールドの内容が「５＋Td2＋４−
２」、即ち「１０」に補正された時刻設定信号(l)とな
り、出力レジスタ２４から送出される。

【００４７】この時刻設定信号(l)は、3タイミングの伝
搬遅延(L3)を費やしプロセッサノード６０Ｎに到達す
る。そして、時刻設定信号の時刻設定値フィールドの内
容「１０」が、(ｏ)のタイミングでコピー時計６１Ｎに
設定される。その後、コピー時計６１Ｎは、プロセッサ
ノード６０Ｎの動作クロックで順次インクリメントされ
る。このように、この実施形態では、加算器３５を用い
てマスタ時計１０の値に規定値を加算して時刻設定信号
を生成しているので、ノード間接続装置５０のマスタ時
計１０と、各プロセッサノード６０Ａ〜６０Ｎに存在す
るコピー時計６１Ａ〜６１Ｎの全ての時計６１Ａ〜６１
Ｎが同期する。この構成において、伝搬遅延時間テーブ
ル３２の内容Td0〜Td2には、ノード間接続装置５０と各
プロセッサノード６０Ａ〜６０Ｎまでの距離L1〜L3にか
かる伝搬遅延時間の値を格納していたが、これらの値の
代わりに最小値を「０」とした比率（Td0＝１、Td1＝
０、Td2＝２）を格納し、加算器３５で加算する規定値
を調整してもよい。

【００４８】以上、本発明による時刻同期化方式の好適
実施形態の構成および動作を詳述した。しかし、斯かる
実施形態は本発明による単なる例示に過ぎず、何ら本発
明を限定するものではない。本発明の要旨を逸脱するこ
となく、種々の変形変更が可能であること、当業者には
容易に理解できよう。

【００４９】

【発明の効果】以上説明したように、本発明の時刻同期
化方式によると、次の如き実用上顕著な効果を奏する。
第１に、プロセッサノード（従来例では子局）の台数が
増えても、ノード間接続装置（従来例では親局）の負荷
が増大することなく、複数の時刻設定信号の生成が可能
である。その理由は、時刻設定信号の生成トリガを１つ
にし、各プロセッサノードのコピー時計に設定する時刻
設定値の内容を予めずらしたものにしたためである。

【００５０】第２に、ノード間接続装置のマスタ時計
と、各プロセッサノードのコピー時計の間で時計の内容
を同期させることが可能である。その理由は、マスタ時
計の値に、ノード間接続装置と各プロセッサノードの距
離に応じた時刻設定値を加算するためである。

【００５１】第３に、受信側となるプロセッサノードが
ビジー状態等で、ノード間接続装置が時刻設定信号を送
出できない場合にも、ノード間接続装置と各プロセッサ
ノードの間で時計の内容を同期させることが可能であ
る。その理由は、経過時間カウンタを設けて送信バッフ
ァ中に滞留していた時間を考慮して、送出する時刻設定
信号の時刻設定値を補正するためである。

【図面の簡単な説明】

【図１】本発明による時刻同期化方式の基本構成を示す
ブロック図である。

【図２】図1に示すノード間接続装置の第１実施形態の
詳細構成を示すブロック図である。

【図３】図２に示すノード間接続装置の動作を説明する
ためのタイミングチャートである。

【図４】図1に示す時刻同期化方式の説明図であり、
（Ａ）はタイミングチャート、（Ｂ）はノード間接族装
置およびプロセッサノード間の接続構成図である。

【図５】図１に示すノード間接続装置の第２実施形態の
詳細構成を示すブロック図である。

【図６】図５に示すノード間接続装置の動作を説明する
図４と同様の図である。

【図７】時刻同期化方式の第１従来例のブロック図であ
る。

【図８】時刻同期化方式の第２従来例のブロック図であ
る。

【図９】図８の時刻同期化方式の動作を説明するタイミ
ングチャ−トである。

【符号の説明】

１０マスタ時計１１生成タイミング検出器２０送信バッファ２１経過時間カウンタ２２、３３、３５加算器２３減算器２４出力レジスタ３０時刻設定信号生成回路３１制御回路３２伝搬遅延時間テーブル３４セレクタ４０ドライバ５０ノード間接続装置６０Ａ〜６０Ｎプロセッサノード６１Ａ〜６１Ｎコピー時計

Claims

【特許請求の範囲】

【請求項１】ネットワークで接続されマスタとして動作
するノード間接続装置と、該ノード間接続装置に接続さ
れスレーブとして動作する複数のプロセッサノードとを
備え、該各プロセッサノードが内蔵するコピー時計を前
記ノード間接続装置が内蔵するマスタ時計と同期させる
時刻同期化方式において、前記ノード間接続装置は、前記マスタ時計に基づき時刻
設定信号を生成する時刻設定信号生成回路と、前記ノー
ド間接続装置から前記各プロセッサノードへの伝送路の
伝搬遅延時間を格納する伝搬遅延時間テーブルと、該伝
搬遅延時間テーブルの出力および前記時刻設定信号生成
回路の出力を加算する加算器と、該加算器からの出力を
一旦保持する送信バッファとを備えることを特徴とする
時刻同期化方式。
【請求項２】前記ノード間接続装置は、更に前記時刻設
定信号が前記送信バッファ内で滞留する時間を求める経
過時間カウンタを備え、該経過時間カウンタの経過時間
を前記送信バッファの書き込み時間フィールドに格納す
ることを特徴とする請求項１に記載の時刻同期化方式。
【請求項３】前記送信バッファの出力側には、前記滞留
時間を補正する減算器および加算器を含むことを特徴と
する請求項１又は２に記載の時刻同期化方式。
【請求項４】前記伝送遅延時間テーブルは、前記各伝送
路の伝搬遅延時間を前記ノード間接続装置の動作クロッ
クの周期で割った商を格納することを特徴とする請求項
１、２又は３に記載の時刻同期化方式。
【請求項５】前記時刻設定信号生成回路は、前記マスタ
時計の値に予め決めた規定値を加算する加算器を備える
ことを特徴とする請求項１乃至４の何れかに記載の時刻
同期化方式。