JP7337021B2 - 産業用ネットワークに接続されるスレーブ装置を制御するマスタ装置及び当該マスタ装置に備えられる通信モジュール - Google Patents
産業用ネットワークに接続されるスレーブ装置を制御するマスタ装置及び当該マスタ装置に備えられる通信モジュール Download PDFInfo
- Publication number
- JP7337021B2 JP7337021B2 JP2020079365A JP2020079365A JP7337021B2 JP 7337021 B2 JP7337021 B2 JP 7337021B2 JP 2020079365 A JP2020079365 A JP 2020079365A JP 2020079365 A JP2020079365 A JP 2020079365A JP 7337021 B2 JP7337021 B2 JP 7337021B2
- Authority
- JP
- Japan
- Prior art keywords
- master
- circuit
- circuits
- signal
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
・一般に、産業用ネットワークのマスタ装置が有するプロセッサの性能は徐々に高くなっているが、制御対象であるスレーブ装置の増加やより複雑で高速な制御の必要性が高くなってきており、リアルタイム制御に従う制御周期を満たしつつ、通信制御を行うことが困難になる場合がある。
・マスタ装置が有するプロセッサの性能が十分に高いとしても、リアルタイム制御に従う制御周期を維持することは困難であると考えられる。ジッターが生じ得るからである。
[第1の実施形態]
Locked Loop)11と、複数のマスタIP10(複数のマスタ回路の一例)と、同期回路15と、複数のMAC5と、バス16(例えば、PCI(Peripheral Component Interconnect)バス)とを備える。バス16は、図1において白抜き矢印で表現されている。バス16を通じて、CPU13が、共有メモリ12、各マスタIP10及び同期回路15に対して入出力が可能である。また、バス16を通じて、各マスタIP10が、共有メモリ12に対する入出力が可能である。また、SoC FPGA17において、FPGA(Field-Programmable Gate Array)上に、少なくとも各マスタIP10及び同期回路15が構築される。
[第2の実施形態]
[第3の実施形態]
Claims (17)
- 産業用ネットワークに接続されるスレーブ装置を制御しプロセッサを有するマスタ装置に備えられる通信モジュールであって、
それぞれ定周期タイマを有し所定のイベントが検出された場合に第1の信号を送信する複数のマスタ回路と、
前記複数のマスタ回路のうちの使用対象の一つ以上のマスタ回路の全てから前記第1の信号を受信した場合に当該一つ以上のマスタ回路の全てに第2の信号を送信する同期回路と
を備え、
前記複数のマスタ回路には、複数のスレーブ装置群がそれぞれ接続され、
前記複数のスレーブ装置群の各々は、一つ以上のスレーブ装置であり、
前記一つ以上のマスタ回路の各々は、第2の信号を受信した場合に、当該マスタ回路の定周期タイマを開始し、
前記一つ以上のマスタ回路が有する一つ以上の定周期タイマの各々は、当該定周期タイマが開始された後、定周期で、開始の命令である開始信号を送信し、
前記複数のマスタ回路が有する複数の定周期タイマの定周期は同じであり、
前記一つ以上のマスタ回路の各々は、定周期で、
当該マスタ回路に接続されているスレーブ装置群に対する制御用パケットを、前記プロセッサからの制御指令に基づき生成し、
当該マスタ回路の定周期タイマから送信された開始信号に応答して、当該制御用パケットを、当該マスタ回路に接続されているスレーブ装置群に送信し、
前記複数のマスタ回路の各々について、前記所定のイベントは、当該マスタ回路に接続されている全てのスレーブ装置の初期化が終了したことを意味する値が前記プロセッサから当該マスタ回路に入力されたことである、
通信モジュール。 - 同一のクロック信号が前記複数のマスタ回路の各々に入力され、
前記一つ以上のマスタ回路の各々について、
当該マスタ回路は、前記第2の信号を受信したことを検出し、且つ、前記クロック信号の所定の変化を検出した場合に、第3の信号を、当該マスタ回路の定周期タイマに入力し、
当該第3の信号が入力された定周期タイマが、当該定周期タイマに入力される前記クロック信号の所定の変化を検出した場合に、当該定周期タイマが開始する、
請求項1に記載の通信モジュール。 - 前記複数のマスタ回路の各々では、前記所定のイベントの検出に相当する信号がラッチされた後の信号が前記第1の信号であり、当該第1の信号は、前記クロック信号に同期して変化する、
請求項2に記載の通信モジュール。 - 前記一つ以上のマスタ回路の各々は、前記第1の信号の送信と前記第2の信号の受信とを検出し、且つ、前記クロック信号の所定の変化を検出した場合に、前記第3の信号を前記定周期タイマに入力する、
請求項3に記載の通信モジュール。 - 前記複数のマスタ回路の各々が、前記定周期タイマの定周期を規定する値が前記プロセッサにより設定される記憶領域を有し、
前記複数のマスタ回路の各々の前記記憶領域に、同じ定周期の値が設定される、
請求項1に記載の通信モジュール。 - 前記一つ以上のマスタ回路の各々が、当該マスタ回路の定周期タイマを開始したことを、前記プロセッサに、割込みにより、又は、前記同期回路を通じて、通知する、
請求項1に記載の通信モジュール。 - 前記同期回路が、前記定周期タイマが開始されたか否かを表す値が前記一つ以上のマスタ回路の各々について設定される第1の記憶領域を有し、
前記一つ以上のマスタ回路の各々の定周期タイマが開始されたか否かを表す値が前記プロセッサにより読み出される、
請求項6に記載の通信モジュール。 - 前記同期回路が、前記複数のマスタ回路の各々について当該マスタ回路が使用対象か否かを表す値が設定される第2の記憶領域を有し、
前記同期回路が、前記複数のマスタ回路の各々について、前記第1の信号を受信したか或いは使用対象ではないことを表す値が前記第2の記憶領域に設定された場合に、前記第2の記憶領域に設定されている値が使用対象であることを表す値である使用対象のマスタ回路に対して、前記第2の信号を送信する、
請求項1に記載の通信モジュール。 - 前記複数のマスタ回路の各々について当該マスタ回路が使用対象か否かを表す値が前記プロセッサにより送信されて前記第2の記憶領域に設定され、
前記複数のマスタ回路の各々について当該マスタ回路が使用対象か否かを表す値が前記プロセッサにより読み出される、
請求項8に記載の通信モジュール。 - 前記複数のマスタ回路の各々について、当該マスタ回路に接続されるスレーブ装置群は、当該マスタ回路が送信する制御用パケットに含まれるデータの量と、前記定周期の時間の長さとに基づき、各マスタ回路のパケット通信時間が均等になるように決定されたスレーブ装置群であり、
各マスタ回路について、パケット通信時間の要素として、制御用パケットの開始から送信完了までの時間であるパケット送信時間と、当該制御用パケットがスレーブ装置を通過する時に生じる遅延の時間であるスレーブ通過遅延時間とがある、
請求項1に記載の通信モジュール。 - 一つの回路基板を備え、
前記一つの回路基板が、前記プロセッサと、前記複数のマスタ回路と、前記同期回路とを有する、
請求項1に記載の通信モジュール。 - 一つの第1の回路基板と、
一つ以上の第2の回路基板と
を備え、
前記第1の回路基板が、前記同期回路と、前記複数のマスタ回路のうちの一つ又は二つ以上のマスタ回路とを有し、
前記一つ以上の第2の回路基板が、前記複数のマスタ回路のうちの残りのマスタ回路を有する、
請求項1に記載の通信モジュール。 - 産業用ネットワークに接続されるスレーブ装置を制御しプロセッサを有するマスタ装置に備えられる通信モジュールに、それぞれ定周期タイマを有する複数のマスタ回路と、同期回路とを構築し、
前記複数のマスタ回路には、複数のスレーブ装置群がそれぞれ接続され、
前記複数のスレーブ装置群の各々は、一つ以上のスレーブ装置であり、
前記複数のマスタ回路の各々は、当該マスタ回路について所定のイベントが検出された場合に、第1の信号を送信し、
前記同期回路は、前記複数のマスタ回路のうちの使用対象の一つ以上のマスタ回路の全てから前記第1の信号を受信した場合に当該一つ以上のマスタ回路の全てに第2の信号を送信し、
前記一つ以上のマスタ回路の各々は、第2の信号を受信した場合に、当該マスタ回路の定周期タイマを開始し、
前記一つ以上のマスタ回路が有する一つ以上の定周期タイマの各々は、当該定周期タイマが開始された後、定周期で、開始の命令である開始信号を送信し、
前記複数のマスタ回路が有する複数の定周期タイマの定周期は同じであり、
前記一つ以上のマスタ回路の各々は、定周期で、
当該マスタ回路に接続されているスレーブ装置群に対する制御用パケットを、前記プロセッサからの制御指令に基づき生成し、
当該マスタ回路の定周期タイマから送信された開始信号に応答して、当該制御用パケットを、当該マスタ回路に接続されているスレーブ装置群に送信する、
制御方法。 - 請求項1に記載の通信モジュールを備え一つ以上の産業用ネットワークに接続された複数のスレーブ装置を前記一つ以上の産業用ネットワークを介して制御するマスタ装置。
- 一つ以上の産業用ネットワークに接続された複数のスレーブ装置と、
請求項1に記載の通信モジュールを備え前記一つ以上の産業用ネットワークを介して制御するマスタ装置と
を備えた通信システム。 - 複数のマスタ回路と同期回路とを構築するための記述を含んだコンフィグレーションデータをPLD(Programmable Logic Device)に読み込ませることで請求項1に記載の通信モジュールを製造する方法。
- 複数のマスタ回路と同期回路を構築するための記述を含んだコンフィグレーションデータを一つ以上のPLD(Programmable Logic Device)に読み込ませることで前記一つ以上のPLDにて前記複数のマスタ回路と前記同期回路を構築させて請求項1に記載の通信モジュールを製造する方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020079365A JP7337021B2 (ja) | 2020-04-28 | 2020-04-28 | 産業用ネットワークに接続されるスレーブ装置を制御するマスタ装置及び当該マスタ装置に備えられる通信モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020079365A JP7337021B2 (ja) | 2020-04-28 | 2020-04-28 | 産業用ネットワークに接続されるスレーブ装置を制御するマスタ装置及び当該マスタ装置に備えられる通信モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021175127A JP2021175127A (ja) | 2021-11-01 |
JP7337021B2 true JP7337021B2 (ja) | 2023-09-01 |
Family
ID=78280047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020079365A Active JP7337021B2 (ja) | 2020-04-28 | 2020-04-28 | 産業用ネットワークに接続されるスレーブ装置を制御するマスタ装置及び当該マスタ装置に備えられる通信モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7337021B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019062288A (ja) | 2017-09-25 | 2019-04-18 | オムロン株式会社 | 制御システムおよび制御装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10336771A (ja) * | 1997-06-04 | 1998-12-18 | Hitachi Ltd | 分散制御システム |
JPH11275126A (ja) * | 1998-03-26 | 1999-10-08 | Okuma Corp | 通信制御装置 |
EP3288198B1 (en) * | 2016-08-23 | 2021-04-28 | Robert Bosch GmbH | System and method of clock synchronization in a computer network |
-
2020
- 2020-04-28 JP JP2020079365A patent/JP7337021B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019062288A (ja) | 2017-09-25 | 2019-04-18 | オムロン株式会社 | 制御システムおよび制御装置 |
CN111034128A (zh) | 2017-09-25 | 2020-04-17 | 欧姆龙株式会社 | 控制系统以及控制装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021175127A (ja) | 2021-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8792508B2 (en) | Subscriber and communication controller of a communication system and method for implementing a gateway functionality in a subscriber of a communication system | |
JP4571671B2 (ja) | 通信モジュールのメッセージメモリのデータへアクセスする方法および装置 | |
JP4740261B2 (ja) | 通信システム及び通信モジュールの通信リンクや通信システムのノードを経由してメッセージのデータを伝送する方法と、この方法を実現するための通信システム。 | |
KR101028898B1 (ko) | 플렉스레이 통신 장치 | |
TWI730197B (zh) | 分散控制同步環狀網路架構 | |
KR100981461B1 (ko) | 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법 | |
JP5895153B2 (ja) | インタフェース装置およびバスシステム | |
CN101282860A (zh) | 用于把具有微控制器的FlexRay用户通过FlexRay通信控制装置连接到FlexRay通信连接上的方法、以及用于实现该方法的FlexRay通信控制装置、FlexRay用户和FlexRay通信系统 | |
CN108683536B (zh) | 异步片上网络的可配置双模式融合通信方法及其接口 | |
JP4903801B2 (ja) | FlexRay通信モジュールとFlexRay加入者装置とを繋ぐ加入者インタフェース、およびFlexRay通信モジュールとFlexRay加入者装置とを繋ぐ加入者インタフェースを経由するメッセージの伝送方法 | |
JP5544896B2 (ja) | 受信回路、情報処理装置、およびバッファ制御方法 | |
KR100977897B1 (ko) | 메시지 메모리 내에서 메시지를 저장하기 위한 방법 및상응하는 메시지 메모리 | |
JP7337021B2 (ja) | 産業用ネットワークに接続されるスレーブ装置を制御するマスタ装置及び当該マスタ装置に備えられる通信モジュール | |
US6275503B1 (en) | Method for transmitting large information packets over networks | |
JP4546380B2 (ja) | クロスバースイッチ、情報処理装置および転送方法 | |
JPH11265313A (ja) | 記憶装置 | |
US7302508B2 (en) | Apparatus and method for high speed data transfer | |
JP3475857B2 (ja) | ソースシンクロナス転送方式 | |
US6996785B1 (en) | On-chip packet-based interconnections using repeaters/routers | |
US20070300096A1 (en) | Late Data Launch for a Double Data Rate Elastic Interface | |
KR100666950B1 (ko) | 패킷 처리를 위한 다중 메모리 액세스 시스템 및 그 방법 | |
KR20010065001A (ko) | 자동수신모드를 갖는 비동기화 데이터 수신장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230418 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7337021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |