JP2002010525A - 電源回路およびバックアップ電池を有する携帯用電子機器 - Google Patents
電源回路およびバックアップ電池を有する携帯用電子機器Info
- Publication number
- JP2002010525A JP2002010525A JP2000194092A JP2000194092A JP2002010525A JP 2002010525 A JP2002010525 A JP 2002010525A JP 2000194092 A JP2000194092 A JP 2000194092A JP 2000194092 A JP2000194092 A JP 2000194092A JP 2002010525 A JP2002010525 A JP 2002010525A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- power
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】電源切換えのためのトランジスタ素子の占有面
積を低減でき、バックアップ電池からの逆流を容易に阻
止でき、ＩＣ化に適した電源回路を提供することにあ
る。 【解決手段】この発明は、電源が投入されたときに第１
のトランジスタがＯＮになり、電源が遮断されたときに
は第１のトランジスタがＯＦＦになりかつ第１のトラン
ジスタの寄生ダイオードを逆バイアスするように第１の
トランジスタのバックゲートを第２、第３のトランジス
タのいずれかをＯＮにしてバックアップ電池の電圧でバ
イアスするものであり、これにより電源が遮断されたと
きにバックアップ電池からの電流が直流電源側にリーク
することがほとんどない。
積を低減でき、バックアップ電池からの逆流を容易に阻
止でき、ＩＣ化に適した電源回路を提供することにあ
る。 【解決手段】この発明は、電源が投入されたときに第１
のトランジスタがＯＮになり、電源が遮断されたときに
は第１のトランジスタがＯＦＦになりかつ第１のトラン
ジスタの寄生ダイオードを逆バイアスするように第１の
トランジスタのバックゲートを第２、第３のトランジス
タのいずれかをＯＮにしてバックアップ電池の電圧でバ
イアスするものであり、これにより電源が遮断されたと
きにバックアップ電池からの電流が直流電源側にリーク
することがほとんどない。
Description
【０００１】
【発明の属する技術分野】この発明は、電源回路および
バックアップ電池を有する携帯用電子機器に関し、詳し
くは、装置が動作停止時にバックアップ電池の電力によ
り時計機構（時計回路）を動作させて時間計測を続行す
るようなパーソナルコンピュータをはじめとして、ＰＨ
Ｓ、携帯電話等の携帯用電話機、ＰＤＡなどのバックア
ップ電池を有する携帯型電子機器の電源回路において、
この電源回路の主要部分をＩＣ化した場合にバックアッ
プ電池への電源切換えのためのトランジスタ素子の占有
面積を低減でき、バックアップ電池からの逆流を容易に
阻止できるようなＩＣ化に適した電源回路に関する。
バックアップ電池を有する携帯用電子機器に関し、詳し
くは、装置が動作停止時にバックアップ電池の電力によ
り時計機構（時計回路）を動作させて時間計測を続行す
るようなパーソナルコンピュータをはじめとして、ＰＨ
Ｓ、携帯電話等の携帯用電話機、ＰＤＡなどのバックア
ップ電池を有する携帯型電子機器の電源回路において、
この電源回路の主要部分をＩＣ化した場合にバックアッ
プ電池への電源切換えのためのトランジスタ素子の占有
面積を低減でき、バックアップ電池からの逆流を容易に
阻止できるようなＩＣ化に適した電源回路に関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータをはじめ
として、ＰＨＳ、携帯電話等の携帯用電話機、携帯用電
子機器などにおいては、装置の電源が遮断された状態で
もバックアップ電池により動作が必要な内部回路に電力
が供給されている。そのような回路として、例えば、正
しい時刻を表示するために時間計測をする時計機構やＳ
ＲＡＭ等のデータ保持、受信待機回路などがある。特
に、携帯用電子機器にあっては、通常、装置の電源が投
入されたときに電池駆動（メイン電池）により装置が動
作するが、このときメイン電池からバックアップ電池へ
の充電が行われる。そして、装置の電源が遮断されたと
きにはバックアップ電池から遮断状態において必要とさ
れる各回路に電力が供給される。そのために電源の切換
が内部で行われる。図６は、この場合の電源切換回路を
有する電源回路１０であって、１１は、内蔵されている
電池、１２は、電池１１の電圧を昇圧するＤＣ／ＤＣコ
ンバータ、１３は、昇圧された電力を受けて電圧を安定
化するレギュレータ、１４は、切換スイッチ回路であ
り、ＰチャネルＭＯＳＦＥＴ（Ｐ−ＭＯＳ）トランジス
タＱ1，Ｑ2の直列回路からなり、レギュレータ１３の出
力と出力端子１８との間に挿入されている。１５は、切
換制御回路であり、１６は、バックアップ電池、１７
は、バックアップ電池１６と出力端子（パッド）１８と
の間にバックアップ電池１６の出力電流の方向において
順方向に接続されたダイオード、１９は、出力端子１８
とバックアップ電池１６との間に挿入された充電電流調
整のための抵抗である。また、２０は、電源投入に応じ
て動作する出力端子１８に接続された負荷回路であり、
２１は、装置の電源が遮断されたときにはバックアップ
電池１６からの電力で動作し続ける出力端子１８に接続
された時計機構（時計回路）等の負荷回路、そして２２
は、電源投入スイッチである。なお、負荷回路２０は、
電源スイッチ２２が遮断されたときに電力供給を停止す
るために電源スイッチ２２と連動してＯＦＦになるスイ
ッチ２２ａが負荷回路２０の電力供給ラインに設けられ
ている。
として、ＰＨＳ、携帯電話等の携帯用電話機、携帯用電
子機器などにおいては、装置の電源が遮断された状態で
もバックアップ電池により動作が必要な内部回路に電力
が供給されている。そのような回路として、例えば、正
しい時刻を表示するために時間計測をする時計機構やＳ
ＲＡＭ等のデータ保持、受信待機回路などがある。特
に、携帯用電子機器にあっては、通常、装置の電源が投
入されたときに電池駆動（メイン電池）により装置が動
作するが、このときメイン電池からバックアップ電池へ
の充電が行われる。そして、装置の電源が遮断されたと
きにはバックアップ電池から遮断状態において必要とさ
れる各回路に電力が供給される。そのために電源の切換
が内部で行われる。図６は、この場合の電源切換回路を
有する電源回路１０であって、１１は、内蔵されている
電池、１２は、電池１１の電圧を昇圧するＤＣ／ＤＣコ
ンバータ、１３は、昇圧された電力を受けて電圧を安定
化するレギュレータ、１４は、切換スイッチ回路であ
り、ＰチャネルＭＯＳＦＥＴ（Ｐ−ＭＯＳ）トランジス
タＱ1，Ｑ2の直列回路からなり、レギュレータ１３の出
力と出力端子１８との間に挿入されている。１５は、切
換制御回路であり、１６は、バックアップ電池、１７
は、バックアップ電池１６と出力端子（パッド）１８と
の間にバックアップ電池１６の出力電流の方向において
順方向に接続されたダイオード、１９は、出力端子１８
とバックアップ電池１６との間に挿入された充電電流調
整のための抵抗である。また、２０は、電源投入に応じ
て動作する出力端子１８に接続された負荷回路であり、
２１は、装置の電源が遮断されたときにはバックアップ
電池１６からの電力で動作し続ける出力端子１８に接続
された時計機構（時計回路）等の負荷回路、そして２２
は、電源投入スイッチである。なお、負荷回路２０は、
電源スイッチ２２が遮断されたときに電力供給を停止す
るために電源スイッチ２２と連動してＯＦＦになるスイ
ッチ２２ａが負荷回路２０の電力供給ラインに設けられ
ている。
【０００３】電源スイッチ２２により装置の電源が投入
されているときには、切換制御回路１５がそれを受けて
切換制御回路１５は、トランジスタＱ1のゲートにＬＯ
Ｗレベル（以下“Ｌ”）の制御信号を加えて、“Ｌ”ア
クティブのトランジスタＱ1をＯＮ状態に設定してＯＮ
状態のトランジスタＱ1と、ドレイン−バックゲートの
寄生ダイオードを形成しているトランジスタＱ2を介し
て負荷回路２０に電力が供給される。なお、この場合、
レギュレータ１３側から出力端子１８に向かってトラン
ジスタＱ1，Ｑ2は、それぞれソース−ドレイン−ドレイ
ン−ソースの順に接続されていて、それぞれのトランジ
スタのバックゲートがソース側に吊られているので、ド
レイン側の電圧が高くなったトランジスタＱ2は、寄生
ダイオードにより導通する。もちろん、このときトラン
ジスタＱ2には、これがＯＮになるように制御信号を加
えてもよい。ところで、ＭＯＳトランジスタをＩＣ化し
た場合には、通常、バックゲートとソースあるいはドレ
イン間でＰＮ接合の寄生ダイオードが形成される。この
寄生ダイオードがバックアップ電池からの電流を出力端
子からメイン電源側にリークさせる悪影響を与える。そ
のために、この例のように２つのトランジスタＱ1，Ｑ2
が必要になる。
されているときには、切換制御回路１５がそれを受けて
切換制御回路１５は、トランジスタＱ1のゲートにＬＯ
Ｗレベル（以下“Ｌ”）の制御信号を加えて、“Ｌ”ア
クティブのトランジスタＱ1をＯＮ状態に設定してＯＮ
状態のトランジスタＱ1と、ドレイン−バックゲートの
寄生ダイオードを形成しているトランジスタＱ2を介し
て負荷回路２０に電力が供給される。なお、この場合、
レギュレータ１３側から出力端子１８に向かってトラン
ジスタＱ1，Ｑ2は、それぞれソース−ドレイン−ドレイ
ン−ソースの順に接続されていて、それぞれのトランジ
スタのバックゲートがソース側に吊られているので、ド
レイン側の電圧が高くなったトランジスタＱ2は、寄生
ダイオードにより導通する。もちろん、このときトラン
ジスタＱ2には、これがＯＮになるように制御信号を加
えてもよい。ところで、ＭＯＳトランジスタをＩＣ化し
た場合には、通常、バックゲートとソースあるいはドレ
イン間でＰＮ接合の寄生ダイオードが形成される。この
寄生ダイオードがバックアップ電池からの電流を出力端
子からメイン電源側にリークさせる悪影響を与える。そ
のために、この例のように２つのトランジスタＱ1，Ｑ2
が必要になる。
【０００４】電源スイッチ２２が遮断されたときには、
切換制御回路１５は、トランジスタＱ1のゲートにＨＩ
ＧＨレベル（以下“Ｈ”）の制御信号を加えてあるいは
ハイインピーダンスの状態に設定してトランジスタＱ1
をＯＦＦ状態にする。このときには、負荷回路２０は、
電源スイッチ２２に連動するスイッチ２２ａがＯＦＦ状
態になって電力供給が遮断されるが、負荷回路２１に
は、バックアップ電池１６、ダイオード１７を介して電
力が供給される。このときには、バックアップ電池１６
からの電流がダイオード１７あるいは抵抗１９を介して
トランジスタＱ2に加えられるが、トランジスタＱ2のソ
ース側が高い電圧となるので、トランジスタＱ2により
構成されるドレイン−バックゲートの寄生ダイオードが
逆バイアスされるのでトランジスタＱ2のＯＦＦ状態が
維持される。なお、図中、一点鎖線で示す枠部分がＩＣ
として集積化された回路である。
切換制御回路１５は、トランジスタＱ1のゲートにＨＩ
ＧＨレベル（以下“Ｈ”）の制御信号を加えてあるいは
ハイインピーダンスの状態に設定してトランジスタＱ1
をＯＦＦ状態にする。このときには、負荷回路２０は、
電源スイッチ２２に連動するスイッチ２２ａがＯＦＦ状
態になって電力供給が遮断されるが、負荷回路２１に
は、バックアップ電池１６、ダイオード１７を介して電
力が供給される。このときには、バックアップ電池１６
からの電流がダイオード１７あるいは抵抗１９を介して
トランジスタＱ2に加えられるが、トランジスタＱ2のソ
ース側が高い電圧となるので、トランジスタＱ2により
構成されるドレイン−バックゲートの寄生ダイオードが
逆バイアスされるのでトランジスタＱ2のＯＦＦ状態が
維持される。なお、図中、一点鎖線で示す枠部分がＩＣ
として集積化された回路である。
【０００５】
【発明が解決しようとする課題】このような電源切換回
路にあっては、逆流防止のためにスイッチ回路としての
トランジスタとダイオード動作をするトランジスタとを
直列に設けなければならず、しかも、これらトランジス
タの電流容量が大きいためにＩＣ化した場合にこれら２
つのＭＯＳトランジスタにより占有面積が増加する問題
点がある。この発明の目的は、このような従来技術の問
題点を解決するものであって、電源切換えのためのトラ
ンジスタ素子の占有面積を低減でき、バックアップ電池
からの逆流を容易に阻止でき、ＩＣ化に適した電源回路
を提供することにある。この発明の他の目的は、電源切
換えのためのトランジスタ素子の占有面積を低減でき、
バックアップ電池からの逆流を容易に阻止でき、ＩＣ化
に適したバックアップ電池を有する携帯用電子機器を提
供することにある。
路にあっては、逆流防止のためにスイッチ回路としての
トランジスタとダイオード動作をするトランジスタとを
直列に設けなければならず、しかも、これらトランジス
タの電流容量が大きいためにＩＣ化した場合にこれら２
つのＭＯＳトランジスタにより占有面積が増加する問題
点がある。この発明の目的は、このような従来技術の問
題点を解決するものであって、電源切換えのためのトラ
ンジスタ素子の占有面積を低減でき、バックアップ電池
からの逆流を容易に阻止でき、ＩＣ化に適した電源回路
を提供することにある。この発明の他の目的は、電源切
換えのためのトランジスタ素子の占有面積を低減でき、
バックアップ電池からの逆流を容易に阻止でき、ＩＣ化
に適したバックアップ電池を有する携帯用電子機器を提
供することにある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るためのこの発明の電源回路および携帯型携帯用電子機
器の特徴は、この電源回路を有する装置の電源が投入さ
れたときに直流電源から電力を受けて出力端子にその電
力を送出するＭＯＳＦＥＴトランジスタを有し、電源が
遮断されたときに出力端子にバックアップ電池からの電
流が加わる電源回路において、ＭＯＳＦＥＴトランジス
タを第１とし、この第１のトランジスタに並列に設けら
れたＮチャンネルＭＯＳＦＥＴの第２のトランジスタお
よびＰチャネルＭＯＳＦＥＴの第３のトランジスタとか
らなり、これら第２および第３のトランジスタの接続点
が第１のトランジスタのバックゲートに接続されている
バックゲートバイアス回路と、電源が投入されたときに
第１のトランジスタをＯＮにする制御信号を第１のトラ
ンジスタのゲートに加えかつ第２および第３のトランジ
スタのゲートに制御信号を送出していずれか一方のトラ
ンジスタをＯＮにしいずれか他方のトランジスタをＯＦ
Ｆにして第１のトランジスタのバックゲートを第１のト
ランジスタのソースに接続し、電源が遮断されたときに
第１のトランジスタをＯＦＦにする制御信号を第１のト
ランジスタのゲートに加えかつ第２および第３のトラン
ジスタのゲートに制御信号を送出していずれか一方のト
ランジスタをＯＦＦにしいずれか他方のトランジスタを
ＯＮにして第１のトランジスタのバックゲートにバック
アップ電池からの電圧を加えて第１のトランジスタの寄
生ダイオードを逆バイアスする制御回路とを備えるもの
である。
るためのこの発明の電源回路および携帯型携帯用電子機
器の特徴は、この電源回路を有する装置の電源が投入さ
れたときに直流電源から電力を受けて出力端子にその電
力を送出するＭＯＳＦＥＴトランジスタを有し、電源が
遮断されたときに出力端子にバックアップ電池からの電
流が加わる電源回路において、ＭＯＳＦＥＴトランジス
タを第１とし、この第１のトランジスタに並列に設けら
れたＮチャンネルＭＯＳＦＥＴの第２のトランジスタお
よびＰチャネルＭＯＳＦＥＴの第３のトランジスタとか
らなり、これら第２および第３のトランジスタの接続点
が第１のトランジスタのバックゲートに接続されている
バックゲートバイアス回路と、電源が投入されたときに
第１のトランジスタをＯＮにする制御信号を第１のトラ
ンジスタのゲートに加えかつ第２および第３のトランジ
スタのゲートに制御信号を送出していずれか一方のトラ
ンジスタをＯＮにしいずれか他方のトランジスタをＯＦ
Ｆにして第１のトランジスタのバックゲートを第１のト
ランジスタのソースに接続し、電源が遮断されたときに
第１のトランジスタをＯＦＦにする制御信号を第１のト
ランジスタのゲートに加えかつ第２および第３のトラン
ジスタのゲートに制御信号を送出していずれか一方のト
ランジスタをＯＦＦにしいずれか他方のトランジスタを
ＯＮにして第１のトランジスタのバックゲートにバック
アップ電池からの電圧を加えて第１のトランジスタの寄
生ダイオードを逆バイアスする制御回路とを備えるもの
である。
【０００７】
【発明の実施の形態】このように、電源が投入されたと
きに第１のトランジスタがＯＮになり、電源が遮断され
たときには第１のトランジスタがＯＦＦになりかつ第１
のトランジスタの寄生ダイオードを逆バイアスするよう
に第１のトランジスタのバックゲートを第２、第３のト
ランジスタのいずれかをＯＮにしてバックアップ電池の
電圧でバイアスするので、電源が遮断されたときにバッ
クアップ電池からの電流が直流電源側にリークすること
がほとんどない。そこで、比較的大きな電流を流す電源
切換用のトランジスタ素子は、１個で済む。この場合の
バックゲートバイアスのためのトランジスタは、微少電
流を流せば済むので専有面積が小さいトランジスタにな
る。制御回路も各トランジスタのＯＮ／ＯＦＦ制御を行
う回路であるので、その電流値は小さくて済む。その結
果、電源切換えのためのトランジスタ素子は１個となっ
て、結果としてこれら回路をＩＣ化した場合にその占有
面積を低減できる。
きに第１のトランジスタがＯＮになり、電源が遮断され
たときには第１のトランジスタがＯＦＦになりかつ第１
のトランジスタの寄生ダイオードを逆バイアスするよう
に第１のトランジスタのバックゲートを第２、第３のト
ランジスタのいずれかをＯＮにしてバックアップ電池の
電圧でバイアスするので、電源が遮断されたときにバッ
クアップ電池からの電流が直流電源側にリークすること
がほとんどない。そこで、比較的大きな電流を流す電源
切換用のトランジスタ素子は、１個で済む。この場合の
バックゲートバイアスのためのトランジスタは、微少電
流を流せば済むので専有面積が小さいトランジスタにな
る。制御回路も各トランジスタのＯＮ／ＯＦＦ制御を行
う回路であるので、その電流値は小さくて済む。その結
果、電源切換えのためのトランジスタ素子は１個となっ
て、結果としてこれら回路をＩＣ化した場合にその占有
面積を低減できる。
【０００８】
【実施例】図１は、この発明のバックアップ電池を有す
る電源回路を適用した一実施例のブロック図、図２は、
図１における各トランジスタを中心とする半導体断面構
造による接続状態の模式図、図３は、その動作を説明す
るためのタイミングチャート、図４は、この発明のバッ
クアップ電池を有する電源回路を適用した他の実施例の
ブロック図、図５は、その動作を説明するためのタイミ
ングチャートである。なお、図６と同一の構成要素は同
一の符号で示す。図１において、１は、電源回路であ
り、２は、図６の切換スイッチ回路１４に換えて設けら
れた切換スイッチ回路であり、３は、図６の切換制御回
路１５に換えてもうけられた切換制御回路である。その
他の構成は、図６と同様である。
る電源回路を適用した一実施例のブロック図、図２は、
図１における各トランジスタを中心とする半導体断面構
造による接続状態の模式図、図３は、その動作を説明す
るためのタイミングチャート、図４は、この発明のバッ
クアップ電池を有する電源回路を適用した他の実施例の
ブロック図、図５は、その動作を説明するためのタイミ
ングチャートである。なお、図６と同一の構成要素は同
一の符号で示す。図１において、１は、電源回路であ
り、２は、図６の切換スイッチ回路１４に換えて設けら
れた切換スイッチ回路であり、３は、図６の切換制御回
路１５に換えてもうけられた切換制御回路である。その
他の構成は、図６と同様である。
【０００９】切換スイッチ回路２は、Ｐ−ＭＯＳトラン
ジスタＱ1と、ＮチャネルＭＯＳＦＥＴ（Ｎ−ＭＯＳ）
トランジスタＱ3，Ｐ−ＭＯＳトランジスタＱ4の直列回
路とを有していて、この直列回路がＰ−ＭＯＳトランジ
スタＱ1と並列に接続され、トランジスタＱ1のバックゲ
ートのバイアス回路となっている。すなわち、トランジ
スタＱ3のソース（Ｓ）側がレギュレータ１３の出力側
に接続され、トランジスタＱ3のドレイン（Ｄ）がトラ
ンジスタＱ4のドレイン（Ｄ）に接続され、トランジス
タＱ4のソース（Ｓ）が出力端子１８に接続され、トラ
ンジスタＱ1のバックゲートがトランジスタＱ3のドレイ
ン（Ｄ）とトランジスタＱ4のドレイン（Ｄ）との接続
点Ｎに接続ライン８を介して接続されている。また、ト
ランジスタＱ3のバックゲートはグランドＧＮＤに接続
され、トランジスタＱ4のバックゲートはそのソース
（Ｓ）側に接続されている。
ジスタＱ1と、ＮチャネルＭＯＳＦＥＴ（Ｎ−ＭＯＳ）
トランジスタＱ3，Ｐ−ＭＯＳトランジスタＱ4の直列回
路とを有していて、この直列回路がＰ−ＭＯＳトランジ
スタＱ1と並列に接続され、トランジスタＱ1のバックゲ
ートのバイアス回路となっている。すなわち、トランジ
スタＱ3のソース（Ｓ）側がレギュレータ１３の出力側
に接続され、トランジスタＱ3のドレイン（Ｄ）がトラ
ンジスタＱ4のドレイン（Ｄ）に接続され、トランジス
タＱ4のソース（Ｓ）が出力端子１８に接続され、トラ
ンジスタＱ1のバックゲートがトランジスタＱ3のドレイ
ン（Ｄ）とトランジスタＱ4のドレイン（Ｄ）との接続
点Ｎに接続ライン８を介して接続されている。また、ト
ランジスタＱ3のバックゲートはグランドＧＮＤに接続
され、トランジスタＱ4のバックゲートはそのソース
（Ｓ）側に接続されている。
【００１０】トランジスタＱ1のゲートは、切換制御回
路３から制御信号を受てＯＮ／ＯＦＦする。また、トラ
ンジスタＱ3，Ｑ4のゲートも切換制御回路３から制御信
号を受けてＯＮ／ＯＦＦする。切換制御回路３は、電源
投入スイッチ２２のＯＮ／ＯＦＦ状態を検出する電源電
圧検出回路（ＤＥＴ）４と、バッファアンプ５、バッフ
ァアンプ５の出力とグランドＧＮＤ間に挿入された負荷
抵抗Ｒ、インバータ６、そして相互にカソード側が接続
されたダイオードＤ1，Ｄ2からなる電源切換回路７とか
らなる。ダイオードＤ1のアノード側は、ＤＣ／ＤＣコ
ンバータ１２の出力ラインに接続され、ダイオードＤ2
のアノード側は、出力端子１８に接続されていて、相互
接続されたカソードは、インバータ６の電源供給ライン
に接続されている。これにより、インバータ６は、電源
スイッチ２２が投入（ＯＮ）されているときにはＤＣ／
ＤＣコンバータ１２からの電力で動作し、電源スイッチ
２２がＯＦＦし、電源が遮断されているときには、出力
端子１８を介してバックアップ電池１６からの電力で動
作する。なお、一点鎖線で示す枠がＩＣ化された部分で
ある。
路３から制御信号を受てＯＮ／ＯＦＦする。また、トラ
ンジスタＱ3，Ｑ4のゲートも切換制御回路３から制御信
号を受けてＯＮ／ＯＦＦする。切換制御回路３は、電源
投入スイッチ２２のＯＮ／ＯＦＦ状態を検出する電源電
圧検出回路（ＤＥＴ）４と、バッファアンプ５、バッフ
ァアンプ５の出力とグランドＧＮＤ間に挿入された負荷
抵抗Ｒ、インバータ６、そして相互にカソード側が接続
されたダイオードＤ1，Ｄ2からなる電源切換回路７とか
らなる。ダイオードＤ1のアノード側は、ＤＣ／ＤＣコ
ンバータ１２の出力ラインに接続され、ダイオードＤ2
のアノード側は、出力端子１８に接続されていて、相互
接続されたカソードは、インバータ６の電源供給ライン
に接続されている。これにより、インバータ６は、電源
スイッチ２２が投入（ＯＮ）されているときにはＤＣ／
ＤＣコンバータ１２からの電力で動作し、電源スイッチ
２２がＯＦＦし、電源が遮断されているときには、出力
端子１８を介してバックアップ電池１６からの電力で動
作する。なお、一点鎖線で示す枠がＩＣ化された部分で
ある。
【００１１】ＤＥＴ４は、ＤＣ／ＤＣコンバータ１２の
出力ラインの電圧と基準電圧ＶREFと比較するコンパレ
ータで構成され、電源スイッチ２２が投入されたときに
検出信号が“Ｈ”となり、電源遮断状態のとき（電源ス
イッチ２２がＯＦＦのとき）には検出信号は、“Ｌ”と
なる。バッファアンプ５は、この“Ｈ”、“Ｌ”の信号
をバッファ増幅して負荷抵抗Ｒに、“Ｈ”、“Ｌ”の電
圧信号を発生する。インバータ６がそれを受けて反転し
て電源が投入されているときにはトランジスタＱ1のゲ
ートに“Ｌ”を加える。このときに、バッファアンプ５
の“Ｈ”の出力は、トランジスタＱ3，Ｑ4のゲートに供
給される。トランジスタＱ3のゲートに“Ｈ”が加えら
れることで、トランジスタＱ3がＯＮとなり、トランジ
スタＱ1のバックゲートは、自己のソース側に接続され
る。その結果、ゲートに“Ｌ”の信号が加えられたトラ
ンジスタＱ1がＯＮとなり、負荷回路２０、２１に電力
が供給される。このとき、トランジスタＱ4のゲートに
は“Ｈ”が加えられるので、このトランジスタは、ＯＦ
Ｆ状態になっている。
出力ラインの電圧と基準電圧ＶREFと比較するコンパレ
ータで構成され、電源スイッチ２２が投入されたときに
検出信号が“Ｈ”となり、電源遮断状態のとき（電源ス
イッチ２２がＯＦＦのとき）には検出信号は、“Ｌ”と
なる。バッファアンプ５は、この“Ｈ”、“Ｌ”の信号
をバッファ増幅して負荷抵抗Ｒに、“Ｈ”、“Ｌ”の電
圧信号を発生する。インバータ６がそれを受けて反転し
て電源が投入されているときにはトランジスタＱ1のゲ
ートに“Ｌ”を加える。このときに、バッファアンプ５
の“Ｈ”の出力は、トランジスタＱ3，Ｑ4のゲートに供
給される。トランジスタＱ3のゲートに“Ｈ”が加えら
れることで、トランジスタＱ3がＯＮとなり、トランジ
スタＱ1のバックゲートは、自己のソース側に接続され
る。その結果、ゲートに“Ｌ”の信号が加えられたトラ
ンジスタＱ1がＯＮとなり、負荷回路２０、２１に電力
が供給される。このとき、トランジスタＱ4のゲートに
は“Ｈ”が加えられるので、このトランジスタは、ＯＦ
Ｆ状態になっている。
【００１２】電源スイッチ２２が遮断されたときには、
検出信号が“Ｌ”となり、バッファアンプ５の出力が
“Ｌ”になる。そこで、インバータ６の出力が“Ｈ”と
なって、それがトランジスタＱ1のゲートに加えられ
る。これによりトランジスタＱ1はＯＦＦ状態になる。
バッファアンプ５の“Ｌ”の出力は、トランジスタＱ
3，Ｑ4のゲートに供給され、トランジスタＱ4のゲート
に“Ｌ”が加えられることで、トランジスタＱ4がＯＮ
となり、トランジスタＱ1のバックゲートは、ドレイン
側に接続される。その結果、トランジスタＱ1のバック
ゲート−ドレイン間の寄生ダイオードが逆バイアスされ
て寄生ダイオードもＯＦＦ状態となる。これによりバッ
クアップ電池１６からの電流がレギュレータ１３側（電
源回路ＩＣ側）に流れることが阻止される。このとき、
トランジスタＱ3は、ＯＦＦとなっている。さらにこの
とき、トランジスタＱ4がＯＮしているのでトランジス
タＱ3のドレイン側がバックアップ電池１６から出力端
子１８を介して高い電圧を受けてＮチャンネルのトラン
ジスタＱ3のドレインと、グランドＧＮＤに接続されて
いるバックゲートとの間が逆バイアスとなり、トランジ
スタＱ3の寄生ダイオードもＯＦＦ状態となる。これに
より並列に接続されているトランジスタＱ3，Ｑ4のバッ
クゲートバイアス回路もレギュレータ１３側とは遮断さ
れる。なお、電源スイッチ２２が遮断されたときには、
バッファアンプ５には、バックアップ電池１６側からの
電力供給がないので、前記の“Ｌ”は、プルダウン抵抗
により発生することになる。また、ここでの各トランジ
スタのＯＮ／ＯＦＦ状態は、電圧がトランジスタに加わ
っていない状態も含めた意味である。
検出信号が“Ｌ”となり、バッファアンプ５の出力が
“Ｌ”になる。そこで、インバータ６の出力が“Ｈ”と
なって、それがトランジスタＱ1のゲートに加えられ
る。これによりトランジスタＱ1はＯＦＦ状態になる。
バッファアンプ５の“Ｌ”の出力は、トランジスタＱ
3，Ｑ4のゲートに供給され、トランジスタＱ4のゲート
に“Ｌ”が加えられることで、トランジスタＱ4がＯＮ
となり、トランジスタＱ1のバックゲートは、ドレイン
側に接続される。その結果、トランジスタＱ1のバック
ゲート−ドレイン間の寄生ダイオードが逆バイアスされ
て寄生ダイオードもＯＦＦ状態となる。これによりバッ
クアップ電池１６からの電流がレギュレータ１３側（電
源回路ＩＣ側）に流れることが阻止される。このとき、
トランジスタＱ3は、ＯＦＦとなっている。さらにこの
とき、トランジスタＱ4がＯＮしているのでトランジス
タＱ3のドレイン側がバックアップ電池１６から出力端
子１８を介して高い電圧を受けてＮチャンネルのトラン
ジスタＱ3のドレインと、グランドＧＮＤに接続されて
いるバックゲートとの間が逆バイアスとなり、トランジ
スタＱ3の寄生ダイオードもＯＦＦ状態となる。これに
より並列に接続されているトランジスタＱ3，Ｑ4のバッ
クゲートバイアス回路もレギュレータ１３側とは遮断さ
れる。なお、電源スイッチ２２が遮断されたときには、
バッファアンプ５には、バックアップ電池１６側からの
電力供給がないので、前記の“Ｌ”は、プルダウン抵抗
により発生することになる。また、ここでの各トランジ
スタのＯＮ／ＯＦＦ状態は、電圧がトランジスタに加わ
っていない状態も含めた意味である。
【００１３】図２は、図１におけるトランジスタＱ1，
Ｑ3，Ｑ4を中心とする半導体断面構造による接続状態の
模式図であって、それぞれのソースとドレインそしてバ
ックゲートとの関係を示すものである。なお、これらト
ランジスタは、１つのＩＣに集積されるので、そのサブ
ストレートは、１つでるが、説明の都合上、それぞれに
分けて部分記載してある。電源スイッチ２２が遮断され
たときには、ＤＥＴ４の検出信号が“Ｌ”となり、トラ
ンジスタＱ3，Ｑ4のゲートＧ3，Ｇ4がそれぞれ“Ｌ”と
なる。それぞれのバックゲートは、バックゲートの接続
ライン８により接続されている。このバックゲートの電
圧は、ＯＮ状態のトランジスタＱ4、接続ライン８を介
してトランジスタＱ1のバックゲートに加えられる。こ
れによりトランジスタＱ1のソース（Ｓ）とバックゲー
ト（ウエル領域）間のＰＮ接合が逆バイアスされること
になる。その結果、バックアップ電池１６からの電流が
レギュレータ１３側に流れないで、阻止される。ここで
のトランジスタＱ3，Ｑ4は、トランジスタＱ1のバック
ゲートにバイアスをかけるだけのトランジスタであるの
で、理論的には“０”であり、電流がほとんどながれな
い。そのため小さな電流容量のトランジスタで済むの
で、その占有面積は、図６における削除された大きな電
流を流す図６のトランジスタＱ2よりも非常に小さくな
る。もちろん、切換制御回路３の各回路を含めても、ト
ランジスタＱ2よりも小さな占有面積で済む。
Ｑ3，Ｑ4を中心とする半導体断面構造による接続状態の
模式図であって、それぞれのソースとドレインそしてバ
ックゲートとの関係を示すものである。なお、これらト
ランジスタは、１つのＩＣに集積されるので、そのサブ
ストレートは、１つでるが、説明の都合上、それぞれに
分けて部分記載してある。電源スイッチ２２が遮断され
たときには、ＤＥＴ４の検出信号が“Ｌ”となり、トラ
ンジスタＱ3，Ｑ4のゲートＧ3，Ｇ4がそれぞれ“Ｌ”と
なる。それぞれのバックゲートは、バックゲートの接続
ライン８により接続されている。このバックゲートの電
圧は、ＯＮ状態のトランジスタＱ4、接続ライン８を介
してトランジスタＱ1のバックゲートに加えられる。こ
れによりトランジスタＱ1のソース（Ｓ）とバックゲー
ト（ウエル領域）間のＰＮ接合が逆バイアスされること
になる。その結果、バックアップ電池１６からの電流が
レギュレータ１３側に流れないで、阻止される。ここで
のトランジスタＱ3，Ｑ4は、トランジスタＱ1のバック
ゲートにバイアスをかけるだけのトランジスタであるの
で、理論的には“０”であり、電流がほとんどながれな
い。そのため小さな電流容量のトランジスタで済むの
で、その占有面積は、図６における削除された大きな電
流を流す図６のトランジスタＱ2よりも非常に小さくな
る。もちろん、切換制御回路３の各回路を含めても、ト
ランジスタＱ2よりも小さな占有面積で済む。
【００１４】図３は、この場合の電源が投入された状態
から遮断状態に移るときの各トランジスタの動作と電圧
の関係を示したものであり、図３において、（ａ）はＤ
Ｃ／ＤＣコンバータ１２の出力電圧（例えば３．９
Ｖ）、（ｂ）はトランジスタＱ1のゲートの電圧、
（ｃ）はトランジスタＱ3のゲートの電圧、（ｄ）はト
ランジスタＱ4のゲートの電圧、（ｅ）は出力端子１８
の電圧、（ｆ）は、トランジスタＱ1のバックゲートの
電圧、（ｇ）は、各トランジスタのＯＮ／ＯＦＦの状態
をそれぞれ示している。
から遮断状態に移るときの各トランジスタの動作と電圧
の関係を示したものであり、図３において、（ａ）はＤ
Ｃ／ＤＣコンバータ１２の出力電圧（例えば３．９
Ｖ）、（ｂ）はトランジスタＱ1のゲートの電圧、
（ｃ）はトランジスタＱ3のゲートの電圧、（ｄ）はト
ランジスタＱ4のゲートの電圧、（ｅ）は出力端子１８
の電圧、（ｆ）は、トランジスタＱ1のバックゲートの
電圧、（ｇ）は、各トランジスタのＯＮ／ＯＦＦの状態
をそれぞれ示している。
【００１５】図４は、他の実施例であって、図２のイン
バータ６をＣＭＯＳインバータとして、図２のバッファ
アンプ５をこのＣＭＯＳインバータ５ａ、５ｂを２段接
続することにより構成した具体例である。その他の構成
は、図１と同様である。図３のタイミングチャートに対
応して各部のバッファアンプ５のインバータ５ａ，５ｂ
とインバータ６の各部の波形を示すと、図５のようにな
る。図５において、（ａ）はＤＣ／ＤＣコンバータの出
力電圧（例えば３．９Ｖ）、（ｂ）はＤＥＴ４の検出信
号の電圧、（ｃ）はインバータ５ａの出力電圧、（ｄ）
はインバータ５ｂの出力電圧、（ｅ）はインバータ６の
出力電圧であり、それぞれの波形は、図３と同様に電源
がＯＮからＯＦＦにされたときの過渡現象の状態を表し
ている。なお、全体的な動作は、図１と同様なものであ
るので割愛する。この実施例では、切換制御回路３の主
要部がインバータで済むので、回路が簡単になる利点が
ある。
バータ６をＣＭＯＳインバータとして、図２のバッファ
アンプ５をこのＣＭＯＳインバータ５ａ、５ｂを２段接
続することにより構成した具体例である。その他の構成
は、図１と同様である。図３のタイミングチャートに対
応して各部のバッファアンプ５のインバータ５ａ，５ｂ
とインバータ６の各部の波形を示すと、図５のようにな
る。図５において、（ａ）はＤＣ／ＤＣコンバータの出
力電圧（例えば３．９Ｖ）、（ｂ）はＤＥＴ４の検出信
号の電圧、（ｃ）はインバータ５ａの出力電圧、（ｄ）
はインバータ５ｂの出力電圧、（ｅ）はインバータ６の
出力電圧であり、それぞれの波形は、図３と同様に電源
がＯＮからＯＦＦにされたときの過渡現象の状態を表し
ている。なお、全体的な動作は、図１と同様なものであ
るので割愛する。この実施例では、切換制御回路３の主
要部がインバータで済むので、回路が簡単になる利点が
ある。
【００１６】以上説明してきたが、ＭＯＳＦＥＴは、バ
イディレクショナルで動作するので、実施例では、トラ
ンジスタＱ3のソース側をレギュレータ１３の出力に接
続し、ドレイン側をトランジスタＱ4のドレイン側に接
続しているが、これを、逆に、トランジスタＱ3のドレ
イン側をレギュレータ１３の出力に、ソース側をトラン
ジスタＱ4のドレイン側に接続してもよいことはもちろ
んである。また、この明細書および特許請求の範囲にお
けるバックアップ電池には、通常のボタン電池等をはじ
めとして強誘電体コンデンサ等の電池機能を持つコンデ
ンサも含むものである。
イディレクショナルで動作するので、実施例では、トラ
ンジスタＱ3のソース側をレギュレータ１３の出力に接
続し、ドレイン側をトランジスタＱ4のドレイン側に接
続しているが、これを、逆に、トランジスタＱ3のドレ
イン側をレギュレータ１３の出力に、ソース側をトラン
ジスタＱ4のドレイン側に接続してもよいことはもちろ
んである。また、この明細書および特許請求の範囲にお
けるバックアップ電池には、通常のボタン電池等をはじ
めとして強誘電体コンデンサ等の電池機能を持つコンデ
ンサも含むものである。
【００１７】
【発明の効果】以上説明してきたように、この発明にあ
っては、電源が投入されたときに第１のトランジスタが
ＯＮになり、電源が遮断されたときには第１のトランジ
スタがＯＦＦになりかつ第１のトランジスタの寄生ダイ
オードを逆バイアスするように第１のトランジスタのバ
ックゲートを第２、第３のトランジスタのいずれかをＯ
Ｎにしてバックアップ電池の電圧でバイアスするので、
電源が遮断されたときにバックアップ電池からの電流が
直流電源側にリークすることがほとんどない。そこで、
比較的大きな電流を流す電源切換用のトランジスタ素子
は、１個で済む。この場合のバックゲートバイアスのた
めのトランジスタは、微少電流を流せば済むので専有面
積が小さいトランジスタになる。制御回路も各トランジ
スタのＯＮ／ＯＦＦ制御を行う回路であるので、その電
流値は小さくて済む。その結果、電源切換えのためのト
ランジスタ素子は１個となって、結果としてこれら回路
をＩＣ化した場合にその占有面積を低減できる。
っては、電源が投入されたときに第１のトランジスタが
ＯＮになり、電源が遮断されたときには第１のトランジ
スタがＯＦＦになりかつ第１のトランジスタの寄生ダイ
オードを逆バイアスするように第１のトランジスタのバ
ックゲートを第２、第３のトランジスタのいずれかをＯ
Ｎにしてバックアップ電池の電圧でバイアスするので、
電源が遮断されたときにバックアップ電池からの電流が
直流電源側にリークすることがほとんどない。そこで、
比較的大きな電流を流す電源切換用のトランジスタ素子
は、１個で済む。この場合のバックゲートバイアスのた
めのトランジスタは、微少電流を流せば済むので専有面
積が小さいトランジスタになる。制御回路も各トランジ
スタのＯＮ／ＯＦＦ制御を行う回路であるので、その電
流値は小さくて済む。その結果、電源切換えのためのト
ランジスタ素子は１個となって、結果としてこれら回路
をＩＣ化した場合にその占有面積を低減できる。
【図１】図１は、この発明のバックアップ電池を有する
電源回路を適用した一実施例のブロック図である。
電源回路を適用した一実施例のブロック図である。
【図２】図２は、図１における各トランジスタを中心と
する半導体断面構造による接続状態の模式図である。
する半導体断面構造による接続状態の模式図である。
【図３】図３は、その動作を説明するためのタイミング
チャートである。
チャートである。
【図４】図４は、この発明のバックアップ電池を有する
電源回路を適用した他の実施例のブロック図である。
電源回路を適用した他の実施例のブロック図である。
【図５】図５は、その動作を説明するためのタイミング
チャートである。
チャートである。
【図６】図６は、従来のバックアップ電池を有する電源
回路の説明図である。
回路の説明図である。
１，１０…電源回路、２…切換スイッチ回路、３…切換
制御回路、４…電源電圧検出回路（ＤＥＴ）、５…バッ
ファアンプ、６…インバータ、７…電源切換回路、８…
接続ライン、１１…電池、１２…ＤＣ／ＤＣコンバー
タ、１３…レギュレータ、１４…バイアス回路、１５…
切換制御回路、１６…バックアップ電池、１７…ダイオ
ード、１８…出力端子、２０…１８とバックアップ、２
０，２１…負荷回路、２２…電源投入スイッチ、Ｒ…負
荷抵抗、Ｄ1，Ｄ2…ダイオード、Ｑ1〜Ｑ4…ＭＯＳＦＥ
Ｔトランジスタ。
制御回路、４…電源電圧検出回路（ＤＥＴ）、５…バッ
ファアンプ、６…インバータ、７…電源切換回路、８…
接続ライン、１１…電池、１２…ＤＣ／ＤＣコンバー
タ、１３…レギュレータ、１４…バイアス回路、１５…
切換制御回路、１６…バックアップ電池、１７…ダイオ
ード、１８…出力端子、２０…１８とバックアップ、２
０，２１…負荷回路、２２…電源投入スイッチ、Ｒ…負
荷抵抗、Ｄ1，Ｄ2…ダイオード、Ｑ1〜Ｑ4…ＭＯＳＦＥ
Ｔトランジスタ。
Claims (4)
- 【請求項１】この電源回路を有する装置の電源が投入さ
れたときに直流電源から電力を受けて出力端子にその電
力を送出するＭＯＳＦＥＴトランジスタを有し、電源が
遮断されたときに前記出力端子にバックアップ電池から
の電流が加わる電源回路において、 前記ＭＯＳＦＥＴトランジスタを第１とし、この第１の
トランジスタに並列に設けられたＮチャンネルＭＯＳＦ
ＥＴの第２のトランジスタおよびＰチャネルＭＯＳＦＥ
Ｔの第３のトランジスタとからなり、これら第２および
第３のトランジスタの接続点が前記第１のトランジスタ
のバックゲートに接続されているバックゲートバイアス
回路と、 電源が投入されたときに前記第１のトランジスタをＯＮ
にする制御信号を前記第１のトランジスタのゲートに加
えかつ前記第２および第３のトランジスタのゲートに制
御信号を送出していずれか一方のトランジスタをＯＮに
しいずれか他方のトランジスタをＯＦＦにして前記第１
のトランジスタのバックゲートを前記第１のトランジス
タのソースに接続し、電源が遮断されたときに前記第１
のトランジスタをＯＦＦにする制御信号を前記第１のト
ランジスタのゲートに加えかつ前記第２および第３のト
ランジスタのゲートに制御信号を送出していずれか一方
のトランジスタをＯＦＦにしいずれか他方のトランジス
タをＯＮにして前記第１のトランジスタのバックゲート
に前記バックアップ電池からの電圧を加えて前記第１の
トランジスタの寄生ダイオードを逆バイアスする制御回
路とを備えることを特徴とする電源回路。 - 【請求項２】前記直流電源は電池であり、前記第１のト
ランジスタはＰチャネルＭＯＳＦＥＴトランジスタであ
り、前記第２のトランジスタはＮチャネルＭＯＳＦＥＴ
トランジスタであり、前記第３のトランジスタはＰチャ
ネルＭＯＳＦＥＴトランジスタであって、第２、第３の
順に前記直流電源と前記出力端子との間に前記第２およ
び第３のトランジスタが接続され、前記制御回路は、電
源が投入されたか否かを検出する検出回路と、この検出
回路からの信号を受けて検出信号に応じてＨＩＧＨレベ
ルあるいはＬＯＷレベルの出力を発生するバッファアン
プと、このバッファアンプの出力を受けるインバータと
からなり、前記バッファアンプの出力が前記制御信号と
して前記第２および第３のトランジスタのゲートに加え
られ、前記インバータの出力が前記制御信号として前記
第１のトランジスタのゲートに加えられる請求項１記載
の電源回路。 - 【請求項３】この電源回路を有する装置の電源が投入さ
れたときに直流電源から電力を受けて出力端子に電力を
送出するＭＯＳＦＥＴトランジスタを有し、電源が遮断
されたときに前記出力端子にバックアップ電池からの電
流が加わる携帯用電子機器において、 前記ＭＯＳＦＥＴトランジスタを第１とし、この第１の
トランジスタに並列に設けられたＮチャンネルＭＯＳＦ
ＥＴの第２のトランジスタおよびＰチャネルＭＯＳＦＥ
Ｔの第３のトランジスタとからなり、これら第２および
第３のトランジスタの接続点が前記題１のトランジスタ
のバックゲートに接続されたバックゲートバイアス回路
と、 電源が投入されたときに前記第１のトランジスタをＯＮ
にする制御信号を前記第１のトランジスタのゲートに加
えかつ前記第２および第３のトランジスタのゲートに制
御信号を送出していずれか一方のトランジスタをＯＮに
しいずれか他方のトランジスタをＯＦＦにして前記第１
のトランジスタのバックゲートを前記第１のトランジス
タのソースに接続し、電源が遮断されたときに前記第１
のトランジスタをＯＦＦにする制御信号を前記第１のト
ランジスタのゲートに加えかつ前記第２および第３のト
ランジスタのゲートに制御信号を送出していずれか一方
のトランジスタをＯＦＦにしいずれか他方のトランジス
タをＯＮにして前記第１のトランジスタのバックゲート
に前記バックアップ電池からの電圧を加えて前記第１の
トランジスタの寄生ダイオードを逆バイアスする制御回
路とを備えることを特徴とするバックアップ電池を有す
る携帯用電子機器。 - 【請求項４】前記直流電源は電池であり、前記第１のト
ランジスタはＰチャネルＭＯＳＦＥＴトランジスタであ
り、前記第２のトランジスタはＮチャネルＭＯＳＦＥＴ
トランジスタであり、前記第３のトランジスタはＰチャ
ネルＭＯＳＦＥＴトランジスタであって、第２、第３の
順に前記直流電源と前記出力端子との間に前記第２およ
び第３のトランジスタが接続され、前記制御回路は、電
源が投入されたか否かを検出する検出回路と、この検出
回路からの信号を受けて検出信号に応じてＨＩＧＨレベ
ルあるいはＬＯＷレベルの出力を発生するバッファアン
プと、このバッファアンプの出力を受けるインバータと
からなり、前記バッファアンプの出力が前記制御信号と
して前記第２および第３のトランジスタのゲートに加え
られ、前記インバータの出力が前記制御信号として前記
第１のトランジスタのゲートに加えられる請求項３記載
のバックアップ電池を有する携帯用電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000194092A JP4499251B2 (ja) | 2000-06-28 | 2000-06-28 | 電源回路およびバックアップ電池を有する携帯用電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000194092A JP4499251B2 (ja) | 2000-06-28 | 2000-06-28 | 電源回路およびバックアップ電池を有する携帯用電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002010525A true JP2002010525A (ja) | 2002-01-11 |
| JP4499251B2 JP4499251B2 (ja) | 2010-07-07 |
Family
ID=18692974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000194092A Expired - Fee Related JP4499251B2 (ja) | 2000-06-28 | 2000-06-28 | 電源回路およびバックアップ電池を有する携帯用電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4499251B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007068390A (ja) * | 2005-08-01 | 2007-03-15 | Sanyo Electric Co Ltd | 保護回路を有する組電池 |
| EP1646148A3 (en) * | 2004-10-08 | 2009-03-04 | Sanyo Electric Co., Ltd. | Switching device and protection circuit using the same |
| JP2009178033A (ja) * | 2007-12-26 | 2009-08-06 | Rohm Co Ltd | 昇圧型スイッチングレギュレータおよびその制御回路 |
| JP2009219176A (ja) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | 電子回路のバックアップ電源回路 |
| JP2016513893A (ja) * | 2013-03-04 | 2016-05-16 | ゼットティーイー コーポレイション | 電源スイッチング回路及び端末 |
| JP2016143081A (ja) * | 2015-01-29 | 2016-08-08 | 株式会社ソシオネクスト | 降圧電源回路および集積回路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62155737A (ja) * | 1985-12-27 | 1987-07-10 | 株式会社東芝 | 電池電源切換回路 |
| JPH0689589A (ja) * | 1990-05-08 | 1994-03-29 | Texas Instr Inc <Ti> | Ｃｍｏｓ集積回路の負電圧を選択的にスイッチングする回路と方法 |
| JPH07131938A (ja) * | 1992-11-24 | 1995-05-19 | Seiko Instr Inc | 充放電制御回路と充電式電源装置 |
| JPH07227045A (ja) * | 1994-02-08 | 1995-08-22 | Sony Corp | 充電式電源装置 |
| JPH08280142A (ja) * | 1995-04-07 | 1996-10-22 | Sony Corp | 電源切換え回路 |
| JPH08336243A (ja) * | 1995-04-06 | 1996-12-17 | Seiko Epson Corp | 電子装置及びその制御方法 |
| JPH10225007A (ja) * | 1997-02-04 | 1998-08-21 | Seiko Instr Inc | 充電式電源装置 |
-
2000
- 2000-06-28 JP JP2000194092A patent/JP4499251B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62155737A (ja) * | 1985-12-27 | 1987-07-10 | 株式会社東芝 | 電池電源切換回路 |
| JPH0689589A (ja) * | 1990-05-08 | 1994-03-29 | Texas Instr Inc <Ti> | Ｃｍｏｓ集積回路の負電圧を選択的にスイッチングする回路と方法 |
| JPH07131938A (ja) * | 1992-11-24 | 1995-05-19 | Seiko Instr Inc | 充放電制御回路と充電式電源装置 |
| JPH07227045A (ja) * | 1994-02-08 | 1995-08-22 | Sony Corp | 充電式電源装置 |
| JPH08336243A (ja) * | 1995-04-06 | 1996-12-17 | Seiko Epson Corp | 電子装置及びその制御方法 |
| JPH08280142A (ja) * | 1995-04-07 | 1996-10-22 | Sony Corp | 電源切換え回路 |
| JPH10225007A (ja) * | 1997-02-04 | 1998-08-21 | Seiko Instr Inc | 充電式電源装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1646148A3 (en) * | 2004-10-08 | 2009-03-04 | Sanyo Electric Co., Ltd. | Switching device and protection circuit using the same |
| JP2007068390A (ja) * | 2005-08-01 | 2007-03-15 | Sanyo Electric Co Ltd | 保護回路を有する組電池 |
| JP4522384B2 (ja) * | 2005-08-01 | 2010-08-11 | 三洋電機株式会社 | 保護回路を有する組電池 |
| JP2009178033A (ja) * | 2007-12-26 | 2009-08-06 | Rohm Co Ltd | 昇圧型スイッチングレギュレータおよびその制御回路 |
| JP2009219176A (ja) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | 電子回路のバックアップ電源回路 |
| JP2016513893A (ja) * | 2013-03-04 | 2016-05-16 | ゼットティーイー コーポレイション | 電源スイッチング回路及び端末 |
| JP2016143081A (ja) * | 2015-01-29 | 2016-08-08 | 株式会社ソシオネクスト | 降圧電源回路および集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4499251B2 (ja) | 2010-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41270E1 (en) | Semiconductor integrated circuit with selectable power supply according to different operation modes | |
| US7405549B2 (en) | Soft start circuit, power supply unit and electric equipment | |
| US7030681B2 (en) | Semiconductor device with multiple power sources | |
| US6353356B1 (en) | High voltage charge pump circuits | |
| US6937074B2 (en) | Power-up signal generator in semiconductor device | |
| US6285213B1 (en) | Semiconductor integrated circuit device | |
| US20050258458A1 (en) | JFET driver circuit and JFET driving method | |
| US7835119B2 (en) | Short-circuit control in the inductance of a voltage step-up converter | |
| JP2003347913A (ja) | 電源回路およびこの電源回路を有する携帯用電子機器 | |
| US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
| US10903840B2 (en) | Pad tracking circuit for high-voltage input-tolerant output buffer | |
| US5703825A (en) | Semiconductor integrated circuit device having a leakage current reduction means | |
| TW515137B (en) | CMOS low leakage operation of real-time clock | |
| US7432754B2 (en) | Voltage control circuit having a power switch | |
| JP2002010525A (ja) | 電源回路およびバックアップ電池を有する携帯用電子機器 | |
| US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
| US7692479B2 (en) | Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise | |
| JP4357698B2 (ja) | リセット回路及び電源装置 | |
| US6342803B1 (en) | Pad driver | |
| US11621550B2 (en) | Overcurrent protection circuit, overcurrent protection method, clock signal generation circuit and display device | |
| US6861724B2 (en) | Semiconductor integrated circuit | |
| JP4467150B2 (ja) | 駆動回路 | |
| US20020000852A1 (en) | Reset circuit | |
| TW202414980A (zh) | 沒有自舉電容器的高側ｎ型功率電晶體閘極驅動技術 | |
| KR100609994B1 (ko) | 저 누설전류특성을 가지는 반도체 장치의 데이터 출력회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090417 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |