JP2002009452A

JP2002009452A - 多層プリント回路基板

Info

Publication number: JP2002009452A
Application number: JP2001117268A
Authority: JP
Inventors: Shaun Harris; シャウン・ハリス; Charles S Harden; スチュアート・チャールズ・ハーデン; C Dei Michael; マイケル・シー・デイ; Christian L Belady; クリスチャン・ラズィオ・ベレディ; Heid Pallotti Risa; リサ・ヘイド・パロッティ; T Artman Paul; ポール・ティー・アートマン; Eric C Peterson; エリック・シー・ピーターソン
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 2000-04-28
Filing date: 2001-04-16
Publication date: 2002-01-11
Also published as: US6818835B2; US20030156398A1; US6596948B1

Abstract

(57)【要約】【課題】電圧変動に対する影響を受けにくく、プロセッ
シング構成部品が互いに近い場所に配置されるプロセッ
シング回路を提供する。【解決手段】多層プリント回路基板（２７０）であっ
て、第１の形状を有する第１の導電面（２９２）と、第
２の形状を有する第２の導電面（２９４）とを有し、前
記第１の形状は前記第２の形状と概ね同じであり、前記
第１の導電面（２９２）は、前記第２の導電面（２９
４）に隣接して配置され、前記第１の導電面は、前記第
２の導電面に平行に整列される多層プリント回路基板。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はプロセッサアセンブ
リに関し、より詳細には一体化したプロセッサおよび電
源アセンブリ、およびアセンブリに使用される多層プリ
ント回路基板に関する。

【０００２】

【従来の技術】プロセッシング回路および他の電子回路
は一般に、安定しており、過渡変動のない直流（ＤＣ）
電圧を必要とする。従って、プロセッシング回路および
他の電子回路は、安定し、過渡変動のない電源に電気的
に接続される必要がある。ＤＣ電源における過渡変動あ
るいは他の変動によって、プロセッシング回路および他
の電子回路は異常状態あるいは障害を引き起こすように
なる。

【０００３】高速で、大規模なプロセッシング回路は、
電圧変動によって引き起こされる問題に非常に影響を受
けやすい。これらの電圧変動の中には、過渡的な負荷電
流およびＤＣ電源の他の変動によって引き起こされる変
動がある。過渡的な電流は、固有インダクタンスと反応
し、電圧変動を引き起こし、その電圧変動は、インダク
タンス、および時間についての電流の導関数に比例す
る。

【０００４】プロセッシング回路は、非常に正確で、高
速のクロック信号により、プロセッシング回路内を流れ
るデータ信号を制御する。クロックおよびデータ信号
は、論理「ハイ」状態、あるいは論理「ロー」状態を有
する電圧である。ＤＣ電源上の過渡的な電流（ここでは
単に過渡電流と呼ぶ）によって、クロックおよびデータ
信号は、受信回路によって、誤ってハイ状態あるいはロ
ー状態として判断されるようになる。クロック信号が誤
って判断されると、プロセッシング回路内を流れるデー
タの流れに誤りが生じ、データ信号が不適切に処理され
るようになる場合がある。データ信号が誤って解釈され
ると、不適切なデータ値が処理されることとなる。

【０００５】プロセッシング回路が高速になると、その
クロック信号周波数および過渡的な負荷電流が増加す
る。さらに、クロック動作電圧の大きさは減少する。例
えば、高周波数のクロックは、１．３Ｖの電圧を用いる
場合がある。クロック信号の周波数が高くなると、クロ
ックおよびデータ信号がハイ状態あるいはロー状態のい
ずれかをとる時間が減少する。所与の状態の時間が制限
され、これが動作電圧の低下と結び付くと、クロック動
作電圧上の電圧変動の危険な状態が増す。従って、非常
に小さな電圧変動でも、クロックあるいはデータ信号を
強制的に誤った状態にしてしまう可能性が高い。それゆ
え、高周波数クロックを用いるプロセッシング回路は、
ＤＣ電源の比較的小さな過渡変動および他の電圧変動に
よって引き起こされる誤りの影響を非常に受けやすくな
る。高精度に調整され、安定したＤＣ電源を用いなけれ
ば、プロセッシング回路のクロック速度、ひいては処理
能力が制限される。

【０００６】プロセッシング回路に供給される電源上の
過渡変動を低減する１つの方法は、プロセッシング回路
のプロセッシング構成部品に物理的に近い場所に電源を
配置することによる。このように近くに配置することに
より、電源とプロセッシング構成部品との間の導体の距
離が短くなり、それにより導体のインダクタンスが減少
する。導体の長さは、しばしば正味の長さと呼ばれる。
正味の長さが短くなると、インダクタンスは減少し、ひ
いては電圧変動も減少する。

【０００７】しかしながら、プロセッシング構成部品に
物理的に近い場所に電源を配置することにより、プロセ
ッシング回路の性能を劣化させる、さらに別の問題が発
生する。例えば、電源をプロセッサの近くに配置するこ
とにより、メモリインターフェース回路、リモート入力
／出力インターフェース回路、クロスバー通信回路およ
びクロック分散回路のような他の構成部品が、必然的に
プロセッサから離れて配置されるようになり、それゆ
え、これらの多様な、しかし重要なコンピュータサブシ
ステムそれぞれにおいて性能のボトルネックを生み出
す。例えば、複数のメモリ構成部品は、プロセッシング
構成部品から非常に離れて配置されなければならない場
合がある。従って、これらのメモリ構成部品に関連する
正味の長さは増加する。正味の長さが増加すると、プロ
セッシング構成部品とその関連する複数の構成部品との
間の待ち時間が長くなり、プロセッシング回路の動作速
度を低下させる。例えば、ある構成部品は、プロセッシ
ング回路から受信した信号に応答するために、数サイク
ルのクロックを必要とする場合がある。

【０００８】電源およびプロセッサが互いに近くに配置
されるときに、他の問題が生じる。例えば、電源および
プロセッシング構成部品はいずれも、他の部品に比べて
多量の熱を発生する。電源がプロセッシング構成部品に
物理的に近い場所に配置されるとき、プロセッシング構
成部品の近くに高密度の熱が生成される。この熱はプロ
セッシング構成部品に悪影響を及ぼす。すなわち、高温
は、シリコントランジスタのスイッチング時間に悪い方
に影響し、プロセッサの動作周波数を激しく劣化させ
る。熱を十分に除去するには、冷凍あるいは低温冷却シ
ステムのような、比較的複雑で、高価な冷却システムを
使用する必要がある。これらの冷却システムはプロセッ
シング回路のコストおよび複雑さを増すだけでなく、プ
ロセッシング回路の信頼性を低下させる。

【０００９】プロセッシング回路内の構成部品密度およ
び経路選択リソースの問題を解決する１つの方法は、プ
ロセッシングおよびメモリサブシステムのために個別の
プリント回路基板アセンブリを備えることである。しか
しながら、個別のサブシステムを設けることは、プロセ
ッシング−メモリ間インターフェースの動作を犠牲にす
る。多数のコネクタおよび多数の基板間の待ち時間が長
くなり、帯域幅は減少する。従って、実現可能な最も高
い性能を達成することはできない。

【００１０】上記の問題は、プロセッシング回路および
他の電子回路の能力を制限している。

【００１１】

【発明が解決しようとする課題】それゆえ本発明の目的
は、電圧変動に対する影響を受けにくく、プロセッシン
グ構成部品が互いに近い場所に配置されるプロセッシン
グ回路を提供することである。

【００１２】

【課題を解決するための手段】本発明は、過渡的な負荷
電流および他の発生源によって生じる電圧変動への影響
を最小限に抑えるプロセッシング回路に向けられる。プ
ロセッシング回路は例えば、プロセッサ、メモリ、およ
びそれらの部品に電気的に接続される他の関連する電子
部品を搭載した多層プリント回路基板を備える。電源回
路は、プロセッシング回路に電気的に接続することがで
きる個別のプリント回路基板上に配置することができ
る。

【００１３】多層プリント回路基板は、複数の導電層お
よび絶縁層を交互に積層して形成することができる。電
源は、複数の導電層（しばしば電源面と呼ばれる）を用
いて、プリント回路基板上の構成部品に供給される。プ
ロセッシング回路は、隣接する導電層上に配置される同
一の電源面を有することができる。多数の電源面は、電
源と構成部品との間のキャパシタンスを増加させ、イン
ダクタンスを減少させ、電源面上の過渡変動を減少させ
る。また電源面は、各層が異なる電源に関連する電源面
を有するように分割される場合もある。分割された電源
面は、実効的な面の幅が低減されるため、電源面上で過
渡変動が増加すると、電圧変動が増加するので、電源に
関連するインダクタンスを増加させる。しかしながら、
このインダクタンスは、キャパシタンスを増加させるこ
とにより、相殺することができる。

【００１４】コンデンサが、プリント回路基板上のプロ
セッシング構成部品の近くに配置され、プロセッサおよ
び他の電子構成部品を「リング状に取り囲む」、すなわ
ち包囲する場合がある。そのコンデンサは、電源面とそ
の各グランド面との間に電気的に接続される場合があ
る。コンデンサは、プロセッシング構成部品からの過渡
変動によって引き起こされる電源面上の電圧変動を低減
するように機能する。各容量性素子と電源面との間には
インダクタンスが存在し、そのインダクタンスは、接続
用バイアの数およびその位置関係によって決定される。
いくつかのバイアは各コンデンサと導電面との間を通過
し、さらに電源に関連するインダクタンスを低減するこ
とができる。並列に多数のバイアを加えることにより、
実効的な直列インダクタンスと実効的な直列抵抗とを低
減するように機能する。

【００１５】プロセッシング回路は、プロセッシング構
成部品を含むプロセッシングのための領域と、メモリ構
成部品を含むメモリ領域とを有することができる。メモ
リ領域は、従来のデュアル・インライン・メモリ・モジ
ュール（ＤＩＭＭ）を挿入することができる複数のソケ
ットを有する場合がある。複数のＤＩＭＭは、互いに並
列に、それゆえ複数のＤＩＭＭ間に空気流路を形成する
ように配列することができる。メモリ領域内に配置され
るＤＩＭＭの数に関係なく、その流路内の空気流は概ね
一定に保持される。

【００１６】プロセッシング回路は電源回路に電気的に
接続されることができ、そのいずれもシャーシに物理的
に取り付けることができる。シャーシは、その中に形成
され、プロセッシング回路および電源回路の種々の領域
にわたって空気流を調整する複数の通風孔を有する場合
がある。通風孔の大きさを変更することにより、回路の
種々の領域にわたって通り抜ける空気の量を調整するこ
とができる。従って、最も熱を発生する構成部品、ある
いは最も熱に関連する問題の影響を受けやすい構成部品
は、最も多量の空気を受けることができる。

【００１７】

【発明の実施の形態】図１〜図９は、全体として、第１
の形状を有する第１の導電面２９４と、第２の形状を有
する第２の導電面２９６とを備える多層プリント回路基
板２７０を示しており、第１の形状は第２の形状と概ね
同じであり、第１の導電面２９４は第２の導電面２９６
に隣接して配置され、第１の導電面２９４は、第２の導
電面２９６に平行に、かつ整列して配置される。

【００１８】また図１〜図９は、全体として、表面２８
４と、その表面２８４に概ね平行な第１の導電面２９４
と、関連する第１の導体４０８を有し、表面２８４に隣
接している少なくとも１つの電子構成部品４００と、第
１の導電面２９４と第１の導体４０８との間に延在する
第１の複数のバイア４１２、４１４とを備える多層プリ
ント回路基板２７０を示す。

【００１９】プリント回路基板２７０を全般的に記載し
てきたが、ここで、より詳細に記載する。

【００２０】例示の目的上、プリント回路基板２７０
は、図１のセルアセンブリ１００を参照して記載される
が、それは本発明を限定するものではない。セルアセン
ブリ１００はシャーシ１１０を備えることができ、その
シャーシに回路基板２００が取り付けられる。ここに示
されるセルアセンブリ１００は２つの回路基板２００、
すなわち電源ボード２０４とプロセッサボード２４０と
を備える。プロセッサボード２４０は、プロセッシング
セクション２４２と、メモリセクション２４４と、容量
性のバルクエネルギー蓄積セクション２４５（しばし
ば、単に「容量性セクション」と呼ばれる）とに分割さ
れる場合があり、それが以下に、より詳細に記載され
る。

【００２１】シャーシ１１０は、回路基板２００を支持
し、かつ回路基板２００がその機械的な限度を越えるほ
ど撓まないようにするように機能することができる。シ
ャーシ１１０は前面部１１２と、後面部１１４と、左側
面部１１６と、右側面部１１８とを有する。前面部１１
２には、従来の取っ手１２０が取り付けられる場合があ
る。取っ手１２０は、より大きなアセンブリ、例えばコ
ンピュータサーバに対してセルアセンブリ１００を抜き
差しするために設けられる場合がある。後面部１１４に
は、コネクタ１２２を取り付けることができる。コネク
タ１２２は、回路基板２００に電気的、かつ機械的に接
続されることができる。限定はしないが、ある実施形態
では、電源ボード２０４は、前面部１１２まで延在し、
かつ当接することができることに留意されたい。

【００２２】シャーシ１１０には、第１の仕切り１２４
と、第２の仕切り１２６と、第３の仕切り１２８とが取
り付けられる。第１の仕切り１２４は、第２の仕切り１
２６とともに、電源ボード２０４と、プロセッサボード
２４０の容量性セクション２４５とを、プロセッサボー
ド２４０の残りの部分から分離するように機能すること
ができる。第２の仕切り１２６は、第３の仕切り１２８
とともに、プロセッサボード２４０のメモリセクション
２４４を、電源ボード２０４と、プロセッサボード２４
０のプロセッシングセクション２４２との両方から分離
するように機能することができる。また仕切り１２４、
１２６および１２８は、シャーシ１１０の空気の流れを
容易にするためにも機能する。また仕切り１２４、１２
６および１２８は、回路基板２００を補強するように機
能し、回路基板が機械的な制限を越えて撓むのを防ぐ。

【００２３】図２を参照すると、図１のセルアセンブリ
１００の右側面部１１８の側面図が示されており、シャ
ーシ１１０が、上面部１３０と底面部１３２とを有する
ことができる。上面部１３０は、硬いプレートを有して
おり（図示せず）、シャーシ１１０を覆うために取り付
けられることに留意されたい。別法では、硬いプレート
はメモリセクション２４４に関連する開口部を有し、メ
モリセクションに配置される電子構成部品に容易にアク
セスできるようにする場合ある。同様に、底面部１３２
ににも、図には示されないが、硬いプレートが取り付け
られる場合がある。

【００２４】右側面部１１８には、複数のグリル１４０
が形成される場合がある。グリル１４０は、第１のグリ
ル１４２と、第２のグリル１４４と、第３のグリル１４
６と、第４のグリル１４８として示される。第１のグリ
ル１４２は、前面部１１２と第１の仕切り１２４との間
に配置される。第２のグリル１４４は、第１の仕切り１
２４と第２の仕切り１２６との間に配置され、電源ボー
ド２０４の位置に対応する。第３のグリル１４６は、第
２の仕切り１２６と第３の仕切り１２８との間に配置さ
れ、プロセッサボード２４０のメモリセクション２４４
の位置に対応する。第４のグリル１４８は、第３の仕切
り１２８と後面部１１４との間に配置され、プロセッサ
ボード２４０のプロセッシングセクション２４２の位置
に対応する。

【００２５】再び図１を参照すると、左側面部１１６に
は複数のグリル１４９が形成され、それは、右側面部１
１８に形成されるグリル１４０と概ね同じである。より
具体的には、左側面部１１６は、第１のグリル１５０
と、第２のグリル１５２と、第３のグリル１５４と、第
４のグリル１５６とを有する場合がある。以下に詳細に
記載するように、グリル１４０および１４９は、セルア
センブリ１００の種々のセクションに調整された空気流
を供給するように機能することができる。

【００２６】シャーシ１１０を記載してきたが、ここで
回路基板２００が記載される。

【００２７】電源ボード２０４は、プロセッサボード２
４０に調整された電圧を供給するいくつかの構成部品を
有することができる。電源ボード２０４は、直流（Ｄ
Ｃ）電圧を受け取り、プロセッサボード２４０が使用す
るための正確なＤＣ電圧に変換し、調整することができ
る。ここに記載されるセルアセンブリ１００では、電源
ボード２０４は、２．０、１．８、２．５および３．３
ＶのＤＣ電圧を供給する。図３を手短に参照すると、セ
ルアセンブリ１００の平面図が示されており、プロセッ
サボード２４０に多数のコネクタ２０８を介してＤＣ電
圧が供給される。ここに記載される例は、限定するもの
ではないが、電源ボード２０４は２．０Ｖの４つの電源
と、３．３Ｖの２つの電源を供給する。

【００２８】再び図１を参照すると、プロセッサボード
２４０のメモリセクション２４４には、複数のデュアル
インラインメモリモジュール（ＤＩＭＭ）２４８が電気
的、かつ機械的に接続される場合がある。ＤＩＭＭ２４
８は、従来のコネクタを用いて、プロセッサボード２４
０に着脱可能に接続することができる。ＤＩＭＭ２４８
は、プロセッサボード２４０に概ね垂直な複数のプリン
ト回路基板からなることができる。ＤＩＭＭ２４８は、
シャーシ１１０の左側面部１１６と右側面部１１８に概
ね垂直な方向に向けることができる。従って、複数のＤ
ＩＭＭ２４８の配列によって、複数のＤＩＭＭ２４８間
に空気流路２５０を形成することができる。図１のプロ
セッサボード２４０には、３２枚のＤＩＭＭ２４８が接
続される。しかしながら、ＤＩＭＭ２４８の数は、セル
アセンブリ１００のプロセッシングの応用形態に応じて
変更される場合があることに留意されたい。

【００２９】プロセッサボード２４０のプロセッシング
セクション２４２には、複数のプロセッサ２５４を電気
的、かつ機械的に接続することができる。プロセッサ２
５４は、図５を参照して以下に、より詳細に記載され
る。プロセッサ２５４は例えば、ヒューレット・パッカ
ード社から市販される、ＰＡ８５００、ＰＡ８６００あ
るいはＰＡ８７００のようなタイプのプロセッサを用い
ることができる。プロセッサボード２４０のアーキテク
チャは、種々のプロセッサ２５４が取り付けられること
を考慮することができる。例えば、プロセッサ２５４
は、全てＰＡ８５００タイプからなるか、ＰＡ８６００
タイプからなる場合がある。

【００３０】プロセッサ２５４には、複数のヒートシン
ク２５６が関連する場合がある。各ヒートシンク２５６
には、複数のフィン２５８を取り付けることができる。
図１に示されるように、フィン２５８は概ね平坦であ
り、シャーシ１１０の左側面部１１６と右側面部１１８
とに概ね垂直な方向に向けられることができる。フィン
２５８の配列によって、フィンの間に位置する複数の空
気流路が形成される。セルアセンブリ１００の動作中
に、プロセッサ２５４は過剰な熱を生成する場合があ
る。ヒートシンク２５６は、熱をプロセッサ２５４から
フィン２５８に移動させる。空気は、シャーシ１１０の
右側面部１１８上の第４のグリル１４８と、左側面部１
１６上の第４のグリル１５６との間を流れる。その際
に、空気は複数のフィン２５８間の空気流路２６０内を
流れ、セルアセンブリ１００から熱を除去する。

【００３１】プロセッサボード２４０の容量性セクショ
ン２４５には、複数の電解コンデンサ２４６を電気的、
かつ機械的に接続することができる。容量性セクション
２４５には、限定はしないが、一例では約８１個の電解
コンデンサ２４６が配置される場合がある。各電解コン
デンサ２４６は例えば、約３，９００μＦの値を有する
場合がある。電解コンデンサ２４６は、電源ボード２０
４と、プロセッサボード２４０上の構成部品との間の電
圧ライン上のあらゆる電圧変動を減少させるように機能
することができる。また電解コンデンサ２４６は、ＤＣ
電圧上に存在する低周波数のＡＣ成分を除去するように
も機能することができる。

【００３２】セルアセンブリ１００の物理的なレイアウ
トを記載してきたが、ここで回路基板２００を記載す
る。

【００３３】図４を参照すると、電源ボード２０４は多
層プリント回路基板２０６を備えており、基板２０６に
は、複数の電子構成部品を電気的、かつ機械的に接続す
ることができる。図４は、ここに示されるような電源ボ
ード２０４の一実施形態の概略図を示すが、本発明を限
定するものではない。プロセッサボード２４０のような
周辺装置への接続は、複数のコネクタ２０７を介して行
うことができる。コネクタ２０７は、図３のコネクタ２
０８の一部である。

【００３４】ここに示される電源ボード２０４には、７
つのボルテージレギュレータが機械的、かつ電気的に接
続される。第１のボルテージレギュレータ２１１および
第２のボルテージレギュレータ２１２はそれぞれ、約
２．０Ｖを出力することができる。第３のボルテージレ
ギュレータ２１３は約１．８Ｖを出力することができ
る。第４のボルテージレギュレータ２１４および第５の
ボルテージレギュレータ２１５はそれぞれ約３．３Ｖを
出力することができる。第６のボルテージレギュレータ
２１６および第７のボルテージレギュレータ２１７はそ
れぞれ約２．０Ｖを出力することができる。上記の電圧
は、コネクタ２０７を介して、図１のプロセッサボード
２４０に出力されることができる。またコネクタ２０７
は、図１のコネクタ１２２を介して、レギュレータに未
調整の電圧を供給することもできる。電源ボード２０４
は、ここでは、その上に７つの個別の電源が配置されて
記載されていることに留意されたい。しかしながら、電
源ボード２０４には、プロセッサボード２４０のプロセ
ッシングの応用形態に応じて、任意の数の種々の電源を
配置できることを理解されたい。

【００３５】プリント回路基板２０６は、限定はしない
が、一例では複数の導電層と絶縁層とを交互に積層して
形成することができる。上記のレギュレータは、導電層
を介して、コネクタ２０７に電気的に接続することもで
きる。

【００３６】電源ボード２０４を記載してきたが、ここ
でプロセッサボード２４０を記載する。図５には、プロ
セッサボード２４０の構成部品の位置を示す概略図が示
されるが、本発明を限定するものではない。プロセッサ
ボード２４０はプリント回路基板２７０を有し、基板２
７０には、複数の電子構成部品を電気的、かつ機械的に
接続することができる。プリント回路基板２７０は前面
２７２と、背面２７４と、右側面２７６と、左側面２７
８とを有する場合がある。これらの前面、背面および側
面は、電子構成部品が接続される上側表面２８４の境界
を画定することができる。また電子構成部品は、図には
示されないが、上側表面２８４と反対側にある下側表面
にも接続される場合があることに留意されたい。プリン
ト回路基板２７０は比較的小さくすることができる。例
えば、前面２７２と背面２７４との間の距離は、５７．
１５ｃｍ（２２．５インチ）以下にすることができる。
左側面２７６と右側面２７８との間の距離は、４１．９
１ｃｍ（１６．５インチ）以下にすることができる。従
って、図１のシャーシ１１０の大きさを制限できる。例
えば、左側面部１１６と右側面部１１８との間の距離
は、４６．９９ｃｍ（１８．５インチ）以下にすること
ができる。前面部１１２と後面部１１４との間の距離
は、７３．６６ｃｍ（２９．０インチ）以下にすること
ができる。

【００３７】再び図５を参照すると、上記のコネクタ１
２２は、プリント回路基板２７０の前面２７２に電気
的、かつ機械的に接続することができる。別のコネクタ
２０９は、プリント回路基板２７０の背面２７４に電気
的、かつ機械的に接続することができる。コネクタ２０
９は、電源ボード２０４上の図４に示されるコネクタ２
０７と嵌合する。従って、ＤＣ電圧は、コネクタ２０９
を介して、プリント回路基板２７０上の電子構成部品に
供給されることができる。

【００３８】容量性セクション２４５は、プリント回路
基板２７０の背面２７４に隣接して配置することができ
る。従って、電解コンデンサ２４６は、コネクタ２０９
と、プリント回路基板２７０に接続される他の構成部品
との間の電源ライン上に位置する最初の構成部品であ
る。以下に、より詳細に記載するように、電解コンデン
サ２４６は、プリント回路基板２７０に供給されるＤＣ
電圧上に存在するあらゆる低周波数のＡＣ成分を除去す
るように機能する。また電解コンデンサ２４６は、ＤＣ
電圧ライン上で生じる場合がある電圧変動を抑圧するよ
うにも機能する。

【００３９】プロセッサボード２４０のメモリセクショ
ン２４４は、容量性セクション２４５に隣接して配置す
ることができる。メモリセクション２４４は、限定はし
ないが、図５の実施形態では、互いに概ね同じである場
合がある第１の領域３０２と第２の領域３０４とを有す
るものとして示される。第１の領域３０２および第２の
領域３０４はいずれも、限定はしないが、一例では、図
１を参照して上に述べたように、複数のＤＩＭＭを含
む。ＤＩＭＭは、図５には示されないが、従来のコネク
タを介して、プリント回路基板２７０に電気的、かつ機
械的に接続することができる。従って、ＤＩＭＭは容易
に取り替えることができる。

【００４０】第１のコンデンサアレイ３０８および第２
のコンデンサアレイ３１０は、第１の領域３０２に隣接
して配置することができる。第１のコンデンサアレイ３
０８は、容量性セクション２４５と第１の領域３０２と
の間に配置することができる。第２のコンデンサアレイ
３１０は、第１の領域３０２とプロセッシングセクショ
ン２４２との間に配置することができる。第１のコンデ
ンサアレイ３０８および第２のコンデンサアレイ３１０
はそれぞれ、限定はしないが、一例ではアレイ内に４３
個の面実装コンデンサを有することができる。例示の目
的上、図５には個々のコンデンサは示されない。アレイ
３０８、３１０内の少なくともいくつかのコンデンサ
は、０．１〜１０μＦの値を有するセラミックコンデン
サを用いることができる。さらに別の例では、アレイ３
０８、３１０内の少なくともいくつかのコンデンサは、
約２．２μＦの値を有するセラミックコンデンサを用い
ることができる。さらに別の例では、アレイ３０８、３
１０内の少なくともいくつかのコンデンサは、７５〜１
５０μＦの値を有するタンタルコンデンサを用いること
ができる。さらに別の例では、アレイ３０８、３１０内
の少なくともいくつかのコンデンサは、約１００μＦの
値を有するタンタルコンデンサを用いることができる。
上記のコンデンサ値は、２０％の許容範囲を有する場合
があることを理解されたい。第１の領域３０２と同様
に、第１のコンデンサアレイ３１２および第２のコンデ
ンサアレイ３１４は、第２の領域３０４に隣接して配置
することができる。第１のコンデンサアレイ３１２は、
容量性セクション２４５と第２の領域３０４との間に配
置することができる。第２のコンデンサアレイ３１４
は、第２の領域３０４とプロセッシングセクション２４
２との間に配置することができる。第１のコンデンサア
レイ３０８および第２のコンデンサアレイ３１０内のコ
ンデンサは、限定はしないが、一例ではアレイ３０８お
よび３１０を参照して上に述べたコンデンサ値に等価な
値を有することができる。

【００４１】上記のコンデンサは、ＤＣ電源ラインおよ
び面と、その各グランド面との間に電気的に接続される
バイパスコンデンサを構成することができる。以下に記
載されるように、そのコンデンサは、メモリセクション
２４４において過渡変動によって生じる電圧変動を抑圧
し、ＤＩＭＭ内のデータが破損するのを防ぐように機能
することができる。

【００４２】プロセッシングセクション２４２には、複
数のプロセッサ２５４を配置することができる。ここに
示されるプリント回路基板２７０には、プロセシングセ
クション２４２内の４つのプロセッサ２５４と制御回路
とが配置される。プロセッサ２５４は、第１のプロセッ
サ３３２と、第２のプロセッサ３３４と、第３のプロセ
ッサ３３６と、第４のプロセッサ３３８とを有するもの
として示される。制御回路は制御回路３４０として示さ
れる。他の構成部品もプロセッシングセクション２４２
に接続できることに留意されたい。以下に詳細に記載す
るように、プロセッサ２５４は、制御回路３４０に電気
的に接続することができる。性能を改善するために、プ
ロセッサ２５４は、制御回路３４０のできるだけ近い場
所に配置される場合がある。さらに、プロセッサ２５４
は、制御回路３４０から等距離に配置される場合もあ
り、それにより制御回路３４０とプロセッサ２５４との
間のタイミングを改善する。

【００４３】プロセッサ２５４はそれぞれ、しばしばバ
イパスコンデンサとも呼ばれる、コンデンサのアレイに
よって概ね包囲される場合がある。そのアレイの配列
は、しばしばプロセッサを物理的に「リング状に取り囲
む」、すなわち包囲する。限定はしないが、ここに記載
される例では、複数のプロセッサ２５４の各々は、コン
デンサからなる２つのリングによって包囲される。全て
のプロセッサ２５４の一例として、第１のプロセッサ３
３２を参照すると、第１のプロセッサ３３２は、コンデ
ンサからなる内側リング３４２と外側リング３４４とに
よって包囲される場合がある。内側リング３４２は４つ
のセグメント、すなわち第１のセグメント３５０と、第
２のセグメント３５２と、第３のセグメント３５４と、
第４のセグメント３５６とから構成することができる。
各セグメントは例えば、９個の面実装コンデンサを有す
る場合があり、コンデンサは０．０１〜０．１０μＦ±
２０％の値を有することができる。さらに別の例とし
て、コンデンサの中には、約２．２μＦの値を有するも
のもある。また外側リング３４４は４つのセグメント、
すなわち第１のセグメント３６０と、第２のセグメント
３６２と、第３のセグメント３６４と、第４のセグメン
ト３６６とから構成することができる。各セグメントは
例えば、９個の面実装コンデンサを有する場合があり、
コンデンサは０．０１〜１．０μＦ±２０％の値を有す
ることができる。さらに別の例として、コンデンサの中
には、約２．２μＦの値を有するものがある。残りのプ
ロセッサはそれぞれ、第１のプロセッサ３３２と同様の
内側リングおよび外側リングによって包囲される場合が
ある。上記のコンデンサの数は、特定の応用形態に応じ
て異なる場合があることに留意されたい。コンデンサ
は、電源ラインとその各グランドとの間に電気的に接続
され、過渡変動による電圧変動を抑圧するように機能す
ることができる。例示の目的上、セグメント内の個々の
コンデンサは示されていないことに留意されたい。

【００４４】プロセッサ２５４と同様に、制御回路３４
０も、コンデンサからなるリング３７０によって包囲さ
れる場合がある。リング３７０は、第１のセグメント３
７２と、第２のセグメント３７４と、第３のセグメント
３７６と、第４のセグメント３７８とを有することがで
きる。第１のセグメント３７２および第２のセグメント
３７４はそれぞれ１４個の面実装コンデンサを有する場
合がある。第３のセグメント３７６および第４のセグメ
ント３７８はそれぞれ１５個の面実装コンデンサを有す
る場合がある。限定はしないが、一例として、リング３
７０内のコンデンサの中には、０．０１〜１０．０μＦ
±２０％の値を有するものがある。さらに別の例とし
て、コンデンサの中には、約２．２μＦの値を有するも
のがある。コンデンサは、電源ラインとその各グランド
との間に電気的に接続され、過渡変動あるいは他の電圧
変動が制御回路３４０に達する前に、過渡変動あるいは
他の電圧変動を抑圧するように機能することができる。
例示の目的上、セグメント内の個々のコンデンサは示さ
れていないことに留意されたい。

【００４５】上記のリングに加えて、プロセッシングセ
クション２４２は、コンデンサからなるリング３７９に
よって概ね包囲される場合がある。コンデンサは、第１
〜第８のセグメントと呼ばれ、参照番号３８０〜３８７
で参照されるセグメントに配列することができる。各セ
グメントは例えば、１８個〜２５個の面実装コンデンサ
を有する場合がある。コンデンサの中には、例えば、
１．０〜１０．０μＦ±２０％の値を有するものがあ
る。さらに別の例では、コンデンサの中には、約２．２
μＦの値を有するものもある。コンデンサは、電源ライ
ンとその各グランドとの間に電気的に接続され、過渡変
動あるいは他の電圧変動がプロセッシングセクション２
４２内に配置される構成部品に達する前に、過渡変動お
よび他の電圧変動を抑圧することができる。

【００４６】リング３４２、３４４、３７０および３７
９内のコンデンサは、高周波数の過渡変動および他の電
圧変動を抑圧するために、電源面とその各グランド面と
の間に位置するバイパスコンデンサとして機能すること
ができる。上記のように、コンデンサは、プロセッサ２
５４と制御回路３４０とを概ね包囲する。従って、電源
供給ライン上の過渡変動および他の電圧変動によって、
プロセッサ２５４と、プロセッシングセクション２４２
内に配置される制御回路３４０および他の電子構成部品
に障害を及ぼすことはほとんどない。コンデンサは例え
ば、互いに、０．３８１ｍｍ（０．０１５インチ）±２
０％の間隔で配置される。隣接するコンデンサ間のバイ
アの離隔距離は、０．１２７〜２．０３２ｃｍ（０．０
５〜０．８インチ）にすることができる。

【００４７】プリント回路基板２７０はここでは、コン
デンサが上側表面２８４に取着されているものとして記
載されていることに留意されたい。また、さらに別のコ
ンデンサが、上側表面２８４と反対側にある下側表面に
取着される場合があることにも留意されたい。追加され
るコンデンサは、電源面とグランド面との間のキャパシ
タンスを２倍にするように機能する。上記のように、電
源面と関連するグランド面は、上側表面２８４付近に配
置することができる。従って、下側表面に追加されるコ
ンデンサは、電源面に到達するために必要とされるバイ
アが長くなることに起因して、そのコンデンサに関連す
るインダクタンスがわずかに高くなるであろう。より厳
密には、導電層２８２と、プリント回路基板２７０の上
側表面２８４上で電力を消費する素子との間の距離が長
くなることに起因して、インダクタンスが高くなる場合
がある。

【００４８】プリント回路基板２７０に接続される構成
部品を記載してきたが、ここでプリント回路基板２７０
自体を記載する。プリント回路基板２７０の動作の説明
は、この説明の後に与えられる。

【００４９】プリント回路基板２７０は、多層プリント
回路基板を用いることができる。図６は、一例としてプ
リント回路基板２７０を形成することができる層を示す
が、それは本発明を限定するものではない。プリント回
路基板２７０は、複数の誘電体層２８０と導電層２８２
とを交互に積層して製造することができる。誘電体層２
８０は、例えば、従来のＦＲ４材料から形成することが
できる。誘電体層２８０は例えば、０．０６３５〜０．
１０１６ｍｍ（０．００２５〜０．００４インチ）の厚
さを有することができる。プリント回路基板２７０の全
厚は、例えば、約０．３３０２ｃｍ（約０．１３イン
チ）とすることができる。導電層２４２は銅あるいは他
の従来の導電性材料から形成することができる。図６
は、限定はしないが、導電層２８２それぞれの製造にお
いて用いることができる銅の重さの一例を示す。その層
に加えて、プリント回路基板２７０は、電子構成部品を
搭載することができる上側表面２８４を有する。電子構
成部品は、プリント回路基板２７０の下側表面にも電気
的、かつ機械的に接続される場合があることに留意され
たい。

【００５０】プリント回路基板２７０の実施形態をさら
に記載するために、第１の誘電体層２８６と、第２の誘
電体層２８８と、第３の誘電体層２９０とを参照する
が、それは本発明を限定するものではない。第１の導電
層２９２は第１の誘電体層２８６の上側に、かつ隣接し
て配置される。第２の導電層２９４は、第１の誘電体層
２８６と第２の誘電体層２８８との間に配置される。第
３の導電層２９６は、第２の誘電体層２８８と第３の誘
電体層２９０との間に配置される。第４の導電層２９８
は、第３の誘電体層２９０の下側に、かつ隣接して配置
される。限定はしないが、ここに記載される実施形態で
は、第１の導電層２９２および第４の導電層２９８はグ
ランド面である。第２の導電層２９４および第３の導電
層２９６は、プリント回路基板２７０に取着される構成
部品にＤＣ電圧を供給する。限定はしないが、ここに記
載される実施形態では、第２の導電層２９４および第３
の導電層２９６は、プリント回路基板２７０に取り付け
られる電子構成部品に２Ｖを供給する、概ね同じ導電面
である。その厚さは例えば、プリント回路基板製造用の
２８．３４９５〜５６．６９９ｇ（１〜２オンス）の従
来の銅に基づいて決定される。

【００５１】第２の導電層２９４および第３の導電層２
９６の物理的なレイアウトが図７に示される。上記のよ
うに、第２の導電層２９４は、第３の導電層２９６と概
ね同じである。従って、例示の目的上、図７には第２の
導電層２９４のみが示される。第２の導電層２９４は４
つの個別のセクション、すなわち第１の面セクション３
９０と、第２の面セクション３９２と、第３の面セクシ
ョン３９４と、第４の面セクション３９６とに分割する
ことができる。その４つのセクションは互いに電気的に
接触していない。第２の導電層２９４は、しばしば「分
割電源面」と呼ばれる。なぜなら、導電面２８２が種々
のセクションに分割されているためである。動作中に、
第２の導電層２９４の各セクションは、グランド面を基
準にして、概ね同じ電圧、例えば２Ｖにバイアスされ
る。

【００５２】さらに図４を参照すると、第１の面セクシ
ョン３９０は、第１のボルテージレギュレータ２１１に
電気的に接続することができる。第２の面セクション３
９２は、第２のボルテージレギュレータ２１２に電気的
に接続することができる。第３の面セクション３９４
は、第６のボルテージレギュレータ２１６に電気的に接
続することができる。第４の面セクション３９６は、第
７のボルテージレギュレータ２１７に電気的に接続する
ことができる。従って、第１のプロセッサ３３２は、第
１のボルテージレギュレータ２１１から電圧を供給され
ることができる。第２のプロセッサ３３４は、第２のボ
ルテージレギュレータ２１２から電圧を供給されること
ができる。第４のプロセッサ３３８は、第６のボルテー
ジレギュレータ２１６から電圧を供給されることができ
る。第３のプロセッサ３３６は、第７のボルテージレギ
ュレータ２１７から電圧を供給されることができる。

【００５３】第２の導電層２９４を個別のセクションに
分割することにより、第２の導電層２９４とその各グラ
ンド面、すなわち第１の導電層２９２との間のインダク
タンスが増加する。しかしながら、第３の導電層２９６
とその各グランド面、すなわち第４の導電層２９８とを
追加することにより、全体としての正味のインダクタン
スは減少する。電圧変動は、インダクタンスに、時間に
ついての電流の導関数を掛け合わせた値に比例する。こ
うして、低減されたインダクタンスは、電圧変動を制限
するように機能する。従って、インダクタンスを低減さ
れた第２の導電層２９４上で過渡変動が生じるとき、電
圧変動の大きさは低減される。さらに、第２の導電層２
９４内の電流は、種々のセクションの中で大きな電流量
が流れる素子を分散することにより調整される。

【００５４】ここで再び図６を参照すると、第２の導電
層２９４は、第２の誘電体層２８８によって第３の導電
層２９６から分離される。従って、第２の導電層２９４
と第３の導電層２９６との間にはキャパシタンスが存在
する。このキャパシタンスは、過渡変動の結果として生
じる可能性のある電圧変動の立ち上がりエッジを低下さ
せる。そのキャパシタンスは、第２の誘電体層２８８の
厚さを低減することにより増加する（キャパシタンス
は、その厚さの逆数に比例する）。例えば、第２の誘電
体層２８８は、約０．０４０６４ｍｍ（約０．００１６
インチ）の厚さおよび約４．２の比誘電率を有すること
ができる。導電層は、約１０３．２２５６ｃｍ^２（約１
６平方インチ）の面積を有することができる。従って、
導電層間のキャパシタンスは、約０．０６μＦであり、
その実効直列抵抗あるはインダクタンスは非常に小さ
い。このキャパシタンスは特徴として、非常に小さな実
効直列抵抗あるいはインダクタンスを有し、それゆえ非
常に高い周波数応答を有する。

【００５５】再び図５を参照すると、上記のように、複
数のコンデンサが、複数のプロセッサ２５４と、プロセ
ッシングセクション２４２と、メモリセクション２４４
とをリング状に包囲する場合がある。図８Ａおよび図８
Ｂは、コンデンサ４００と、第１のおよび第２の導電層
２９２、２９４との間の接続の実施形態を示す。ここに
記載される接続は、コンデンサ４００に関連するインダ
クタンスを低減し、それゆえ過渡変動に起因する電圧変
動を抑圧するように機能する。

【００５６】図８のＡを参照すると、コンデンサ４００
は、プリント回路基板２７０の上側表面２８４上に取り
付けられる面実装セラミック素子を用いることができ
る。コンデンサ４００は、導体である第１の側面４０８
を有する。第１の側面４０８は、第１のバイア４１２お
よび第２のバイア４１４に隣接して配置される。第１の
および第２のバイア４１２、４１４は、上側表面２８４
と第１の導電層２９２との間に延在する導電性の経路で
ある。第１のバイア４１２および第２のバイア４１４
は、距離Ｄ２だけ離隔され、それぞれ長さＤ３を有する
ことができる。第１のバイア４１２および第２のバイア
４１４は幅Ｗ１を有することができる。

【００５７】図８のＢを参照すると、図８のＡのコンデ
ンサ４００の側面図が示されており、コンデンサ４００
は、第２の側面４１０を有することができる。第１の側
面４０８と同様に、第２の側面４１０は、コンデンサ４
００に関連する導体あるいはリード線である場合があ
る。第３のバイア４１６が、コンデンサ４００の第２の
側面４１０と、第２の導電層２９４との間に延在する。
いくつかのバイアが、第２の側面４１０と第２の導電層
２９４との間に延在する場合があることに留意された
い。第２のバイア４１４および第３のバイア４１６は、
距離Ｄ４だけ離隔されることができる。距離Ｄ４を減少
させることにより、コンデンサ４００に関連するインダ
クタンスがさらに低減される。距離Ｄ４は例えば、約
０．２５４〜０．５０８ｃｍ（約０．１〜約０．２イン
チ）の場合があり、より好ましくは約０．２５４ｃｍ
（約０．１インチ）である。

【００５８】最小距離Ｄ４および長さＤ３とともに最小
幅Ｗ１を有する多数のバイアを使用することにより、コ
ンデンサ４００に関連するインダクタンスが著しく低減
される。例えば、幅Ｗ１は約０．３０４８ｍｍ（約０．
０１２インチ）に、距離Ｄ４は約３．５５６ｍｍ（約
０．１４インチ）に、長さＤ３は約３．３０２ｍｍ（約
０．１３インチ）にすることができる。バイア４１４、
４１６間のインダクタンスは、距離Ｄ４を幅Ｗ１で割っ
た値の逆双曲余弦関数に比例する。上記のパラメータを
用いて、生成されるインダクタンスは１２５９ｎＨ／ｍ
（３１．９８ｎＨ／ｉｎｃｈ）である。長さＤ３の場合
に図８Ａにおいて記載されるように、実効直列インダク
タンスはバイア対当たり４１．６ｎＨである。

【００５９】第１の導電層２９２はグランド面であり、
第２の導電層２９４は、第１の導電層２９２に対して、
ある電位、例えば２．０Ｖを与えることができる。従っ
て、コンデンサ４００は、第２の導電層２９４をグラン
ドに結合するように機能する。第１の導電層２９２およ
び第２の導電層２９４の両方を上側表面２８４の近くに
配置することにより、バイアの長さは最小になり、それ
によりそのバイアに関連する実効直列インダクタンスが
最小になる。従って、電圧変動は低減される。

【００６０】導体４０８および４１０はそれぞれ、３つ
以上のバイアによって、各導電面に電気的に接続される
ことができる。これはさらに、コンデンサ４００に関連
するインダクタンスおよび抵抗を低減する。

【００６１】プリント回路基板２７０上に配置される電
子構成部品を記載してきたが、ここでその機能および互
いの関連性を記載する。

【００６２】再び、電子構成部品に電源を供給すること
に関連して図５を参照すると、直流電圧が、コネクタ２
０９を介してプリント回路基板２７０に供給される。プ
リント回路基板２７０内の導電層２８２は、コネクタ２
０９を種々の電子構成部品に電気的に接続する。従っ
て、図６の導電層２８２は、プリント回路基板２７０上
の電子構成部品にＤＣ電源を供給するように機能する。
容量性セクション２４５内の電解コンデンサ２４６は、
ＤＣ電圧の低周波数のＡＣ成分を除去するように機能す
る。

【００６３】電源は、図６の導電層２８２を介して、プ
ロセッシングセクション２４２およびメモリセクション
２４４に供給される。第１のコンデンサアレイ３０８お
よび第２のコンデンサアレイ３１０は概ね第１の領域３
０２を取り囲み、第１の領域３０２内のＤＩＭＭあるい
は他の構成部品における過渡変動に起因する電圧変動を
抑圧するように機能する。同様に、第１のコンデンサア
レイ３１２および第２のコンデンサアレイ３１４は、第
２の領域３０４内のＤＩＭＭあるいは他の構成部品にお
ける過渡変動に起因する電圧変動を抑圧するように機能
する。メモリセクション２４４内のＤＩＭＭあるいは他
の構成部品において電圧変動が生じる場合には、メモリ
セクション２４４に関連するデータにエラーが生じる場
合がある。従って、アレイ３０８、３１０、３１２およ
び３１４内の多数の近接して配列されたコンデンサを用
いることにより、ＤＩＭＭあるいは他の構成部品におい
て実質的な大きさの電圧変動を生じる導電層２８２上の
過渡変動が発生する確率が低減される。この確率は、多
数のバイアを有するコンデンサを用いることにより、さ
らに低減される。プリント回路基板２７０の一実施形態
では、アレイ３０８、３１０、３１２および３１４内の
コンデンサは、約２０％の許容誤差を含んで、互いから
約０．３８１ｍｍ（約０．０１５インチ）の距離だけ離
れて配置することができる。

【００６４】プロセッシングセクション２４２は、コン
デンサのリング３７９によって包囲される。リング３７
９は、過渡変動によって、プロセッシングセクション２
４２において実質的な大きさの電圧変動が生じる確率を
低減する。メモリセクション２４４の場合と同様に、リ
ング３７９内のコンデンサは近接して配置させることが
できる。さらに、リング３７９は、過渡変動によって引
き起こされるＤＣ電圧上の高周波数の電圧偏移を抑圧す
るようにも機能する。

【００６５】また個々のプロセッサ２５４および制御回
路３４０はコンデンサのリングによって包囲され、電圧
変動がそこに達するようになる可能性を低減する。複数
のプロセッサ２５４の各々は、コンデンサの内側リング
３４２および外側リング３４４によって包囲される。内
側リング３４２および外側リング３４４内のコンデンサ
は近接して配列され、過渡変動がプロセッサ２５４に達
する可能性をさらに低減することができる。上記のよう
に、外側リング３４４内のコンデンサは、内側リング３
４２内のコンデンサより、高い容量値（キャパシタン
ス）と、異なる実効直列インダクタンスおよび抵抗を有
することができる。容量値、実効直列インダクタンス値
および抵抗値が異なることにより、異なるスペクトル成
分を含む過渡変動を抑圧する。より具体的には、より高
い値を有する実効直列抵抗およびインダクタンスは、よ
り低いスペクトル成分を有する過渡変動を抑圧し、より
低い値を有する実効直列抵抗およびインダクタンスは、
より高いスペクトル成分を有する過渡変動を抑圧する。

【００６６】再び図１を参照すると、電子構成部品によ
って発生する熱は、プロセッサボード２４０の性能を劣
化させる。最も著しく熱を発生する構成部品は、図５の
プロセッサ２５４、制御回路３４０、およびＤＩＭＭ２
４８である。さらに、電源ボード２０４上のレギュレー
タが熱を発生する。セルアセンブリ１００は、空気を強
制的に流し込み、熱をこれらの素子から周囲を取り巻く
大気に移動させることができる。１つの発生源、例え
ば、図には示されないが、ファンあるいは送風機からの
空気は、強制的に方向Ｄ１にグリル１４０を通って流
れ、発熱する構成部品を通過し、グリル１４９を通って
排出される。上記のように、グリル１４０およびグリル
１４９は、異なるアパーチャサイズを有する異なるグリ
ル部分を有する。アパーチャサイズがグリルを通過する
空気流の流速、それゆえ選択された電子構成部品を通過
する空気流の流速を決定する。空気は、方向Ｄ１とは反
対の方向に流れる場合があることに留意されたい。

【００６７】電子構成部品は、熱の移動が最大になるよ
うに向けられる。例えば、ヒートシンク２５６には、フ
ィン２５８が形成される。フィン２５８は、グリル１４
０、１４９に概ね垂直に配置される。従って、空気流路
２６０も、グリル１４０、１４９と垂直に形成される。
空気流路２６０のこの位置関係によって、空気は、空気
流路２６０を通って自由に流動できるようになり、熱の
移動を改善する。同様にして、ＤＩＭＭ２４８は、グリ
ル１４０、１４９に垂直になるように配列される。従っ
て、空気は、複数のＤＩＭＭ２４８間の空気流路２５０
内を自由に流動し、熱の移動を改善することができる。

【００６８】ＤＩＭＭ２４８を通過する空気流は、右側
面部１１８の第３のグリル１４６と、左側面部１１６の
第３のグリル１５４とのアパーチャサイズによって調整
される。空気流は、メモリ２４４内のＤＩＭＭ２４８の
数に実質的には依存しない。従って、対流による冷却
は、存在するＤＩＭＭ２４８の数に関係なく、十分に効
率的に作用し続ける。

【００６９】プロセッサボード２４０の電源および冷却
用構成部品を記載してきたが、ここでプロセッサボード
２４０の機能が記載される。

【００７０】セルアセンブリ１００は、より大きなモジ
ュール内に配置される、複数のセルアセンブリおよびプ
ロセッシングアセンブリのうちの１つである場合がある
ことに留意されたい。例えば、セルアセンブリ１００
は、コンピュータサーバ内に配置される複数のセルアセ
ンブリのうちの１つである場合がある。

【００７１】図９を参照すると、プロセッサボード２７
０に関連するデータ流を示すブロック図が示される。制
御回路３４０は、複数のプロセッサ２５４と、セルアセ
ンブリ１００に接続される構成部品を含む、プリント回
路基板２７０に電気的に接続される複数の構成部品との
間のインターフェースおよび制御回路として機能する。
制御回路３４０は、複数のデータバス４４８を介して、
複数のプロセッサ２５４に電気的に接続されることがで
きる。より具体的には、第１のプロセッサ３３２は、第
１のデータバス４５０によって制御回路３４０に電気的
に接続されることができる。第２のプロセッサ３３４
は、第２のデータバス４５２によって制御回路３４０に
電気的に接続されることができる。第３のプロセッサ３
３６は、第３のデータバス４５４によって制御回路３４
０に電気的に接続されることができる。第４のプロセッ
サ３３８は、第４のデータバス４５６によって制御回路
３４０に電気的に接続されることができる。図９に示さ
れる構成部品およびデータバスは、必ずしも寸法通りに
描かれていないばかりでなく、その構成部品は必ずしも
適切に配置されているわけでなはいことに留意された
い。

【００７２】従来のプロセッサとは異なり、複数のデー
タバス４４８の各々は、制御回路３４０とプロセッサ２
５４との間の個別のバスインターフェースとすることが
できる。従って、プロセッサボード２４０の能力は、バ
スを共有する要件によって制限されることはない。複数
のデータバス４４８の各々は例えば、６４本の導線を有
し、毎秒２５０Ｍビットを転送できる場合もある。従っ
て、複数のデータバス４４８の各々は、毎秒約４Ｇビッ
トを転送できる場合がある。

【００７３】複数のデータバス４４８の各々は、複数の
導線を備える場合がある。例えば、複数のデータバス４
４８の各々は６４本の導線を有する場合がある。導線
は、その機能に応じてグループ分けされる場合がある。
例えば、類似のデータ信号を搬送する導線は一緒にグル
ープ化される場合がある。

【００７４】上記のように、複数のプロセッサ２５４の
各々は、制御回路３４０のできる限り近くに配置される
場合がある。さらに、複数のプロセッサ２５４の各々
は、制御回路３４０から概ね等距離に配置される場合が
ある。従って、データバス４４８は、概ね同じ長さであ
り、できる限り短くされる。より具体的には、各グルー
プ内の導線は概ね同じ長さにすることができる。例え
ば、データバス４４８内の導線のグループは、４．５７
２〜１０．６６８ｃｍ（１．８〜４．２インチ）の長さ
を有する場合がある。導線グループの長さが等しいこと
により、制御回路３４０と複数のプロセッサ２５４との
間のタイミングが改善される。より具体的には、データ
バス４４８上に存在するデータ信号および他の信号は、
複数のプロセッサ２５４および制御回路３４０と対話す
るのに同じ時間を要する。長さを短くすることによっ
て、制御回路３４０とプロセッサ２５４との間のデータ
バス４４８上を信号が伝搬するのにかかる時間が低減さ
れるので、プロセッサボード２４０のプロセッシング速
度が改善される。データバス４４８は、図４に示される
ような、プリント回路基板２７０内に配置される電気導
線である。

【００７５】上側表面２８４に取り付けられる構成部品
のピン配置は、構成部品間の経路選択の密集を減らし、
層の数を最小にするように選択されている。例えば、制
御回路３４０およびプロセッサ２５４のピン配置は、経
路選択の密集、それゆえ層の数を最小にするように選択
される場合がある。データ転送のための用いられる導線
の長さは、最小にされ、タイミングをとる目的のために
厳密に制御される場合があることに留意されたい。例え
ば、これにより、セルアセンブリ１００のプロセッシン
グ部分内で、待ち時間が短くなり、帯域幅を広くできる
ようになる。

【００７６】データバス４４８に加えて、プロセッサボ
ード２４０は、メモリ素子を制御回路３４０に電気的に
接続する複数のメモリデータバス４６０を備えることが
できる。より具体的には、メモリデータバス４６０は、
第１のメモリデータバス４６２と、第２のメモリデータ
バス４６４とを有する場合がある。メモリデータバス４
６０は、図５に示されるような、プリント回路基板２７
０内に配置される電気導線である。第１のメモリデータ
バス４６２は、第１の領域３０２内の、ＤＩＭＭのよう
なメモリ装置を、制御回路３４０に電気的に接続するよ
うに機能することができる。同様に、第２のメモリデー
タバス４６４は、第２の領域３０４内のメモリ素子を制
御回路３４０に電気的に接続するように機能することが
できる。

【００７７】メモリデータバス４６０をよりわかりやす
く記載するために、メモリセクション２４４は、第１の
部分４８０と、第２の部分４８２と、第３の部分４８４
と、第４の部分４８６に４等分されている。第１のメモ
リデータバス４６２の第１の部分４６１は、制御回路３
４０を、第１の部分４８０内に配置されるメモリ素子に
電気的に接続することができる。第１のメモリデータバ
ス４６２の第２の部分４６３は、制御回路３４０を、第
２の部分４８２内に配置されるメモリ素子に電気的に接
続することができる。第２のメモリデータバス４６４の
第１の部分４６６は、制御回路３４０を、第３の部分４
８４内に配置されるメモリ素子に電気的に接続すること
ができる。第２のメモリデータバス４６４の第２の部分
４６８は、制御回路３４０を、第４の部分４８６内に配
置されるメモリ素子に電気的に接続することができる。

【００７８】プロセッサ２５４と同様に、メモリ素子
は、物理的に、制御回路３４０に非常に近接して配置さ
れる。従って、メモリデータバス４６０の長さを最小に
することができる。例えば、メモリデータバス４６０
は、１７．７８〜３９．８７８ｃｍ（７．０〜１５．７
インチ）の長さを有する場合がある。さらに、メモリデ
ータバス４６０の異なる部分の個々の導線の長さは、概
ね等しくすることができる。例えば、第１のメモリデー
タバス４６２の第１の部分４６１の導線の長さは、互い
に対して１．２７ｍｍ（０．０５インチ）の範囲内に入
る長さを有することができる。メモリデータバス４６０
は、図９のＭ２を付されるメモリ管理装置に制御回路３
４０を電気的に接続できることに留意されたい。さらに
別のデータバスが、メモリ管理装置をＤＩＭＭあるいは
他のメモリ素子に電気的に接続することができる。この
付加的なデータバスは最小限の長さ、例えば３．１７５
〜５．８４２ｃｍ（１．２５〜２．３インチ）の長さを
有する。

【００７９】図９に示されるように、複数のデータバス
４９０が、コネクタ１２２と制御回路３４０との間に延
在することができる。データバス４９０は、制御回路３
４０を、リモート入力／出力装置（図示せず）およびク
ロスバー（図示せず）に、コネクタ１２２を介して電気
的に接続するように機能することができる。リモート入
力／出力装置に関連するデータバスは、比較的短い長
さ、例えば１２．７〜１７．７８ｃｍ（５〜７インチ）
の長さを有する場合がある。しかしながら、互いに関連
する個々の導線の長さは、互いに１．２７ｍｍ（０．０
５インチ）の範囲内に入る長さを有することができる。
さらに導線の長さは、コネクタ１２２によって被る遅延
を相殺するように補償することができる。同様に、クロ
スバーに関連するデータバスは最小限の長さ、例えば
７．６２〜１７．７８ｃｍ（３〜７インチ）の長さを有
することができる。導線の関連するグループは、例えば
互いから０．７６２ｍｍ（０．０３インチ）の範囲に入
る長さを有することができる。導線の長さは、コネクタ
１２２によって被る遅延を相殺するように補償すること
ができる。

【００８０】またプロセッサボード２４０は、ユーティ
リティ構成部品４７０と呼ばれる回路を有する場合があ
る。ユーティリティ構成部品４７０は、プロセッサボー
ド２４０上に存在するハードウエアをモニタし、外部の
プロセッサ等に情報を送信することができる。例えば、
ユーティリティ構成部品４７０は、プロセッサボード２
４０に接続されるメモリ構成部品の数およびプロセッサ
タイプをモニタすることができる。この情報を用いて、
プロセッサボード２４０の電力要件を判定することがで
きる。従って、図１の電源ボード２０４に適切な電源が
供給され、さらにプロセッサボード２４０にも電源が供
給されるようになる。ユーティリティ構成部品４７０の
実施形態およびその動作は、２０００年４月１３日出願
のＫｏｅｒｂｅｒ等による米国特許出願第０９／５４
８，４６４号、タイトル「POWER MANAGEMENT SYSTEM FO
R DEVICE WITH HOT-SWAPABLE COMPONENTS」に記載され
ており、そこに開示される内容全体を参照して、本明細
書に援用している。

【００８１】プロセッシング構成部品およびメモリ構成
部品を、物理的に互いの近くに配置することは、電源構
成部品を、プロセッシング構成部品から離隔して配置す
ることによって実現された。従来のプロセッシング回路
は、電源構成部品をプロセッシング構成部品から離隔し
て配置して、プロセッシング構成部品のプロセッシング
能力を保持することはできない。これは、電源ライン上
で生じ、電源の変化および変動を引き起こす過渡的な負
荷電流に起因する。電圧変動はさらに、プロセッシング
エラー等を引き起こす。

【００８２】本発明には、例として次のような実施態様
が含まれる。（１）多層プリント回路基板であって、第１の形状を有
する第１の導電面と、第２の形状を有する第２の導電面
とを有し、前記第１の形状は前記第２の形状と概ね同じ
であり、前記第１の導電面は、前記第２の導電面に隣接
して配置され、前記第１の導電面は、前記第２の導電面
に平行に整列される多層プリント回路基板。

【００８３】（２）第３の層をさらに備え、前記第３の
層は前記第１の導電面および前記第２の導電面より導電
率が低く、前記第３の層は、前記第１の導電面と前記第
２の導電面との間に配置される上記（１）に記載の多層
プリント回路基板。

【００８４】（３）前記第１の導電面は、互いに電気的
に接触しない複数の第１の導電面部分を含み、前記第２
の導電面は、互いに電気的に接触しない複数の第２の導
電面部分を含み、前記複数の第１の導電面部分は、前記
複数の第２の導電面部分と概ね同じ形状を有し、前記複
数の第１の導電面部分は、前記複数の第２の導電面部分
と平行に整列される上記（１）に記載の多層プリント回
路基板。

【００８５】（４）表面と、前記表面に隣接して配置さ
れる少なくとも１つの電子構成部品であって、前記少な
くとも１つの電子構成部品は、それに関連する第１の導
体を有する、該少なくとも１つの電子構成部品と、前記
第１の導電面と前記表面との間に延在する複数の第１の
バイアとを有し、前記第１の複数のバイアは、前記第１
の導電面と前記第１の導体との間に延在する上記（１）
に記載の多層プリント回路基板。

【００８６】（５）前記少なくとも１つの電子構成部品
はコンデンサである上記（４）に記載の多層プリント回
路基板。

【００８７】（６）前記少なくとも１つの電子構成部品
は、それに関連する第２の導体を有し、前記第２の導電
面と前記第２の導体との間に延在する複数の第２のバイ
アをさらに備える上記（４）に記載の多層プリント回路
基板。

【００８８】（７）前記多層プリント回路基板に接続さ
れる第２のプリント回路基板をさらに含み、前記第２の
プリント回路基板は前記第１の導電面に電気的に接続さ
れる第１の電源と、前記第２の導電面に電気的に接続さ
れる第２の電源とを備える上記（１）に記載の多層プリ
ント回路基板。

【００８９】（８）前記第１の導電面に電気的に接続さ
れる制御装置および複数のプロセッシング装置とをさら
に含む上記（１）に記載の多層プリント回路基板。

【００９０】（９）第１の複数のデータバスをさらに含
み、個別のデータバスが、前記複数のプロセッシング装
置の各々と、前記制御装置との間に延在する上記（８）
に記載の多層プリント回路基板。

【００９１】（１０）多層プリント回路基板であって、
表面と、前記表面に概ね平行な第１の導電面と、前記表
面に隣接して配置される少なくとも１つの電子構成部品
であって、前記少なくとも１つの電子構成部品は、それ
に関連する第１の導体を有する、該電子構成部品と、前
記第１の導電面と前記第１の導体との間に延在する複数
のバイアとを有する多層プリント回路基板。

【００９２】本明細書では、例示的で、現時点で好まし
い本発明の実施形態が詳細に記載されてきたが、本発明
の概念は、それとは異なり、様々に実現し、用いること
ができ、特許請求の範囲は、従来技術によって制限され
ない範囲で、そのような変形形態を含むものと解釈され
ることを意図している。

【００９３】

【発明の効果】上記のように本発明によれば、電圧変動
に対する影響を受けにくく、プロセッシング構成部品が
互いに近い場所に配置されるプロセッシング回路を提供
することができる。

【図面の簡単な説明】

【図１】プロセッサボードおよび電源ボードを有するセ
ルボードアセンブリの斜視図である。

【図２】図１のセルボード側面図である。

【図３】図１のセルボードの平面図である。

【図４】図１の電源ボード上の主要構成部品の位置を示
す概略図である。

【図５】図１のプロセッサボード上の構成部品間の関係
を示す概略図である。

【図６】図５のプロセッサボードの層を示す概略図であ
る。

【図７】図３のプロセッサボード内の電源面を示す概略
図である。

【図８】Ａは図５のプロセッサボード内のコンデンサと
導電面との間の電気的な接続を示す正面図である。Ｂは
Ａのコンデンサの側面図である。

【図９】図５のプロセッサボードに関連するデータフロ
ーを示すブロック図である。

【符号の説明】

２０６第２のプリント回路基板２１１第１の電源２１２第２の電源２５４プロセッシング装置２７０多層プリント回路基板２８４表面２８６第３の層２９２第１の導電面２９４第２の導電面３４０制御装置４００電子構成部品４０８第１の導体４１０第２の導体４１２、４１４第１のバイア４１６第２のバイア４４８データバス

フロントページの続き (72)発明者スチュアート・チャールズ・ハーデンアメリカ合衆国75002テキサス州ルーカス、イースト・エステル・レーン 241 (72)発明者マイケル・シー・デイアメリカ合衆国75002テキサス州アレン、イーストリッジ・ストリート 718 (72)発明者クリスチャン・ラズィオ・ベレディアメリカ合衆国75070テキサス州マッキニー、アマースト・サークル 2202 (72)発明者リサ・ヘイド・パロッティアメリカ合衆国75024テキサス州プラノ、ジェンキンス・ドライブ 4569 (72)発明者ポール・ティー・アートマンアメリカ合衆国75226テキサス州ダラス、ガストン・アベニュー 2732、ナンバー 3311 (72)発明者エリック・シー・ピーターソンアメリカ合衆国75070テキサス州マッキニー、クリーク・クロッシング・ドライブ 2728 Ｆターム(参考） 5E346 AA12 AA15 AA35 AA43 BB03 BB04 BB07 BB11 BB15 CC09 CC32 FF01 HH02

Claims

【特許請求の範囲】

【請求項１】多層プリント回路基板であって、第１の形状を有する第１の導電面と、第２の形状を有する第２の導電面とを有し、前記第１の形状は前記第２の形状と概ね同じであり、前記第１の導電面は、前記第２の導電面に隣接して配置
され、前記第１の導電面は、前記第２の導電面に平行に
整列される多層プリント回路基板。