JP2002009051A - Dry etching method of semiconductor wafer and manufacture of epitaxial wafer - Google Patents

Dry etching method of semiconductor wafer and manufacture of epitaxial wafer

Info

Publication number
JP2002009051A
JP2002009051A JP2000186060A JP2000186060A JP2002009051A JP 2002009051 A JP2002009051 A JP 2002009051A JP 2000186060 A JP2000186060 A JP 2000186060A JP 2000186060 A JP2000186060 A JP 2000186060A JP 2002009051 A JP2002009051 A JP 2002009051A
Authority
JP
Japan
Prior art keywords
dry etching
etching
wafer
semiconductor wafer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000186060A
Other languages
Japanese (ja)
Inventor
Takeshi Otsuki
剛 大槻
Masaru Shinomiya
勝 篠宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2000186060A priority Critical patent/JP2002009051A/en
Publication of JP2002009051A publication Critical patent/JP2002009051A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide technology for removing damage caused by the dry etching (reactive ion etching) of an insulating film even in a fine pattern, and to provide a method for manufacturing an epitaxial wafer where the occurrence of a crystal defect is suppressed even if an epitaxial layer is formed on a surface after etching. SOLUTION: The insulating film is formed on the surface of a semiconductor wafer and a dry etching mask having a prescribed opening part on the surface of the insulating film is formed. The insulating film exposed to the opening part of the mask is removed by first dry etching and second dry etching for removing an etching damage layer by first dry etching, which exists on the surface of the semiconductor wafer, is performed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ウェーハ
(以下、単にウェーハと称することがある)のドライエ
ッチング方法およびその方法を用いたエピタキシャルウ
ェーハの製造方法に係り、特に、シリコン酸化膜のドラ
イエッチングにより生じたシリコンウェーハへのダメー
ジを除去し、結晶欠陥の少ないシリコンエピタキシャル
ウェーハを製造する方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for dry etching a semiconductor wafer (hereinafter, may be simply referred to as a wafer) and a method for manufacturing an epitaxial wafer using the method, and more particularly to a method for dry etching a silicon oxide film. The present invention relates to a method for manufacturing a silicon epitaxial wafer having few crystal defects by removing damage to a silicon wafer caused by the above.

【0002】[0002]

【関連技術】シリコン酸化膜やシリコン窒化膜等の絶縁
膜に開口部を形成する際には、ウェットエッチングを用
いる場合とドライエッチングを用いる場合とがあるが、
形成される開口部のパターンが極微細な場合にはドライ
エッチングが用いられることが多い。
2. Related Art When forming an opening in an insulating film such as a silicon oxide film or a silicon nitride film, there are cases where wet etching is used and cases where dry etching is used.
When the pattern of the opening to be formed is extremely fine, dry etching is often used.

【0003】従来より、シリコン窒化膜やシリコン酸化
膜のドライエッチングには反応性イオンエッチングが用
いられている。反応性イオンエッチングとは平行平板型
電極をもった真空容器内に被エッチング薄膜が形成され
た半導体ウェーハ等の被処理ウェーハを入れ、真空容器
内に反応性ガスを導入した後、平行平板電極に高周波電
力を印加することにより反応性ガスを放電させ、発生し
たプラズマ中の反応性イオンにより被処理ウェーハをエ
ッチングし、所望の形状を得る方法である。
Conventionally, reactive ion etching has been used for dry etching of a silicon nitride film or a silicon oxide film. Reactive ion etching is a process in which a wafer to be processed such as a semiconductor wafer having a thin film to be etched is placed in a vacuum vessel having parallel plate electrodes, and a reactive gas is introduced into the vacuum vessel. In this method, a reactive gas is discharged by applying high-frequency power, and a target wafer is etched by reactive ions in generated plasma to obtain a desired shape.

【0004】この反応性イオンエッチング法以外のドラ
イエッチング方法としては、プラズマの発生方法や制御
方法、電極形状等の違いにより、ECR型プラズマエッ
チング方法、イオンビームエッチング法等があるが、こ
れらのエッチング方法も、真空容器内の被処理ウェーハ
に、導入した反応性ガスを活性化させエッチングを行う
ものであり、この点において反応性イオンエッチングと
同様と考えて良い。
As dry etching methods other than the reactive ion etching method, there are an ECR type plasma etching method, an ion beam etching method, etc., depending on a difference in a plasma generation method, a control method, an electrode shape and the like. The method also activates the reactive gas introduced into the wafer to be processed in the vacuum vessel and performs etching, and in this regard, it can be considered to be the same as reactive ion etching.

【0005】上記ドライエッチング装置を用いたシリコ
ン酸化膜のエッチングは、半導体集積回路の高密度化、
高集積化に伴い、従来はフッ酸系の薬液により実施され
ていたウェットエッチングが、サイドエッチング(アン
ダーカッティング)等により微細構造には対応出来ない
ため、コンタクトホール形成や拡散マスクとして使用す
る酸化膜のエッチングに広く利用されている。
[0005] Etching of a silicon oxide film using the above-described dry etching apparatus is performed by increasing the density of a semiconductor integrated circuit.
With high integration, wet etching, which was conventionally performed with hydrofluoric acid-based chemicals, cannot respond to fine structures by side etching (undercutting) etc., so oxide films used as contact hole formation and diffusion masks Widely used for etching.

【0006】酸化膜エッチングに際して使用されるエッ
チングガスは種々報告されているが、一般的には、He
/Ar+CHF3+CF4の混合ガス系が用いられること
が多い。これらのガスを活性化させてエッチングを行う
と、エッチングの活性種は主にイオンであり、このイオ
ンが衝突することによりエッチングが進行するので被エ
ッチング膜の下地にダメージが入ることが知られてい
る。特に酸化膜を拡散マスクとしてベアシリコン上に形
成し、これをエッチングすることで、下地にあたるシリ
コン表面にこのエッチングによるダメージ(プラズマダ
メージ)が発生し、次工程に影響することがある。特に
エッチング後、エピ成長を行うにあたっては、このダメ
ージがもとでエピ層に欠陥が生じてしまう欠点を有する
ことが明らかになった。
Various etching gases used for etching an oxide film have been reported.
A mixed gas system of / Ar + CHF 3 + CF 4 is often used. It is known that when etching is performed by activating these gases, active species for etching are mainly ions, and the collision of these ions progresses the etching, so that the base of the film to be etched is damaged. I have. In particular, when an oxide film is formed on bare silicon as a diffusion mask and is etched, damage (plasma damage) due to this etching occurs on the underlying silicon surface, which may affect the next process. In particular, it has been clarified that when the epitaxial growth is performed after the etching, a defect occurs in the epi layer due to the damage.

【0007】従来のエピタキシャルウェーハの製造方法
は図8に示すような工程順で行われるのが一般的であ
る。まず、半導体ウェーハW、例えばシリコンウェーハ
を用意する〔図8の工程(a)〕。次に、エピタキシャ
ル成長前に拡散層を形成するためのマスクとして、シリ
コンウェーハ上にマスクとなるシリコン酸化膜10が熱
酸化またはCVD(Chemical Vapor Deposition)等の
手法により形成される〔図8の工程(b)〕。
A conventional method for manufacturing an epitaxial wafer is generally performed in the order of steps shown in FIG. First, a semiconductor wafer W, for example, a silicon wafer is prepared [Step (a) in FIG. 8]. Next, as a mask for forming a diffusion layer before the epitaxial growth, a silicon oxide film 10 serving as a mask is formed on a silicon wafer by a method such as thermal oxidation or CVD (Chemical Vapor Deposition) [step (FIG. b)).

【0008】その後、このシリコン酸化膜10をエッチ
ングして所定のパターン(開口部)を形成するために、
フォトレジストを用いてエッチングのためのマスク12
が形成される〔図8の工程(c)及び図3〕。
Then, in order to form a predetermined pattern (opening) by etching this silicon oxide film 10,
Mask 12 for etching using photoresist
Is formed [step (c) of FIG. 8 and FIG. 3).

【0009】フォトレジストマスク12の開口部14に
おいてシリコン酸化膜10が露出したウェーハWに対し
て、ドライエッチングを行い、シリコン酸化膜10に開
口部16を形成する〔図8の工程(d)及び図4〕。こ
のエッチングは酸化膜10を完全に除去する必要がある
ので、その際にシリコンウェーハWの表面にダメージ1
8が入ってしまう。
The wafer W where the silicon oxide film 10 is exposed in the opening 14 of the photoresist mask 12 is subjected to dry etching to form an opening 16 in the silicon oxide film 10 [step (d) in FIG. FIG. 4]. Since this etching needs to completely remove the oxide film 10, damage to the surface of the silicon wafer W is caused by the damage.
8 enters.

【0010】次に、ドライエッチングで形成された酸化
膜10の開口部16から所定の不純物を拡散して拡散層
20を形成する〔図8の工程(e)〕。拡散する手法は
通常用いられるイオン注入法や熱拡散法等による。イオ
ン注入法の場合、酸化膜上のフォトレジスト12をマス
クとすることもできるのでそのまま残存させておいても
よいが、熱拡散法を用いる場合はフォトレジスト12を
除去してから行う。図8の工程(e)ではフォトレジス
ト12を除去した場合が示されている。
Next, a predetermined impurity is diffused from the opening 16 of the oxide film 10 formed by dry etching to form a diffusion layer 20 (step (e) in FIG. 8). The diffusion is performed by a commonly used ion implantation method, thermal diffusion method, or the like. In the case of the ion implantation method, the photoresist 12 on the oxide film can be used as a mask, so that the photoresist 12 may be left as it is. However, when the thermal diffusion method is used, the photoresist 12 is removed. FIG. 8E shows a case where the photoresist 12 is removed.

【0011】そして、拡散層20を形成した後、シリコ
ンウェーハWの表面の酸化膜10(及びフォトレジスト
12が残っている場合にはフォトレジスト12)を除去
する〔図8の工程(f)〕。次いで、シリコンウェーハ
Wの表面にエピタキシャル層22を形成する〔図8の工
程(g)〕。当該エピタキシャル層22には上記ダメー
ジ18の影響を受けて、欠陥24が生じてしまう。
After the diffusion layer 20 is formed, the oxide film 10 (and the photoresist 12 when the photoresist 12 remains) on the surface of the silicon wafer W is removed (step (f) in FIG. 8). . Next, the epitaxial layer 22 is formed on the surface of the silicon wafer W (step (g) in FIG. 8). The epitaxial layer 22 is affected by the damage 18, resulting in a defect 24.

【0012】上記したダメージ18の除去のために、ド
ライエッチング後、ウェットエッチングによりこのダメ
ージ層を除去する方法が考えられるが、サイドエッチン
グを考慮した場合、微細パターンにまで適応するには困
難がある。
In order to remove the damage 18, a method of removing the damaged layer by wet etching after dry etching can be considered, but it is difficult to adapt to a fine pattern in consideration of side etching. .

【0013】[0013]

【発明が解決しようとする課題】本発明は、上記に示し
た問題点に着目してなされたものであり、その目的は、
絶縁膜のドライエッチング(反応性イオンエッチング)
により生じたダメージを微細パターンであっても除去す
る技術を提供し、エッチング後の表面にエピタキシャル
層を形成しても結晶欠陥の発生が抑制されたエピタキシ
ャルウェーハを製造することのできる方法を提供するこ
とにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems.
Dry etching of insulating film (reactive ion etching)
Provided is a technique for removing a damage caused by a fine pattern even if the pattern is a fine pattern, and a method for manufacturing an epitaxial wafer in which generation of crystal defects is suppressed even when an epitaxial layer is formed on a surface after etching. It is in.

【0014】[0014]

【課題を解決するための手段】本発明は、半導体ウェー
ハの表面に絶縁膜を形成し、その絶縁膜表面に所定の開
口部を形成する際に行われる第1のドライエッチング
(反応性イオンエッチング)により生じた下地の半導体
ウェーハのダメージ層を、ダメージが入らないような第
2のドライエッチングにより除去することを要旨とする
ものである。シリコンウェーハの場合、このような第2
のドライエッチングとしてフッ素ラジカルを有するプラ
ズマを用いれば、フッ素ラジカルがシリコンと反応し、
揮発性の高いSiF4を生成することによりダメージ層
が効率良くエッチングされる。また、反応性ガスにO2
が含まれていればエッチング速度が向上するので、短時
間でエッチングを行うことができる。
According to the present invention, there is provided a first dry etching (reactive ion etching) which is performed when an insulating film is formed on a surface of a semiconductor wafer and a predetermined opening is formed on the surface of the insulating film. ) Is to remove the damaged layer of the underlying semiconductor wafer by the second dry etching so as not to cause damage. In the case of a silicon wafer, such a second
If a plasma having fluorine radicals is used as dry etching, the fluorine radicals react with silicon,
By generating highly volatile SiF 4 , the damaged layer is efficiently etched. In addition, O 2 is added to the reactive gas.
Is included, the etching rate is improved, so that etching can be performed in a short time.

【0015】そして、このようなドライエッチング手法
を用いれば半導体ウェーハ表面のダメージ層が除去でき
るので、その上にエピタキシャル層を形成した場合に結
晶欠陥を抑制することが可能となり、高品質のエピタキ
シャルウェーハが得られる。尚、エピタキシャル層成長
前の第2のドライエッチングは、第1のドライエッチン
グ後に開口部を有する絶縁膜(またはフォトレジスト)
をマスクとしてそのまま続けて行ってもよいし、絶縁膜
およびフォトレジストを全部除去してから、半導体ウェ
ーハの全面に施すこともできる。
By using such a dry etching method, a damaged layer on the surface of a semiconductor wafer can be removed, so that when an epitaxial layer is formed thereon, crystal defects can be suppressed, and a high quality epitaxial wafer can be obtained. Is obtained. Note that the second dry etching before the epitaxial layer growth is performed by using an insulating film (or a photoresist) having an opening after the first dry etching.
May be used as a mask as it is, or may be applied to the entire surface of the semiconductor wafer after the insulating film and the photoresist are all removed.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付した図面中、図1〜図5に基づいて詳細に説明
するが、本発明がこれらの図示例に限定されるものでな
いことはいうまでもない。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 1 to 5 in the attached drawings, but the present invention is not limited to these illustrated examples. Needless to say.

【0017】図1は本発明のエピタキシャルウェーハの
製造方法の工程順を示すフローチャートである。本発明
の眼目は、前述したように、半導体ウェーハの表面に絶
縁膜を形成し、その絶縁膜表面に所定の開口部を形成す
る際に行われるドライエッチング(本発明では第1のド
ライエッチングと称する)により生じた下地の半導体ウ
ェーハのダメージ層を、ダメージが入らないような第2
のドライエッチングにより除去することである。つま
り、本発明方法においては、第1及び第2の2回のドラ
イエッチングを行うことによって、第1のドライエッチ
ング(これは従来方法のドライエッチングと同じ)によ
って生じたダメージ層を新たに導入した第2のドライエ
ッチングによって除去してしまう点が従来方法と区別さ
れるところである。
FIG. 1 is a flow chart showing a process sequence of a method for manufacturing an epitaxial wafer according to the present invention. As described above, the present invention is directed to dry etching performed when an insulating film is formed on a surface of a semiconductor wafer and a predetermined opening is formed on the surface of the insulating film (in the present invention, the first dry etching is performed). The damage layer of the underlying semiconductor wafer caused by the
Is removed by dry etching. That is, in the method of the present invention, the first and second dry etchings are performed twice to newly introduce a damaged layer caused by the first dry etching (which is the same as the dry etching of the conventional method). The point that it is removed by the second dry etching is different from the conventional method.

【0018】したがって、図1における本発明方法の工
程(A)〜(C)は、図6における従来方法の工程
(a)〜(c)と同様であり、再度の説明は省略する。
Therefore, steps (A) to (C) of the method of the present invention in FIG. 1 are the same as steps (a) to (c) of the conventional method in FIG. 6, and a description thereof will not be repeated.

【0019】次いで、本発明方法においてはフォトレジ
スト12の開口部14においてシリコン酸化膜10が露
出したウェーハWに対して、第1のドライエッチング
(反応性イオンエッチング)を行い、従来と同様に図4
のようにシリコン酸化膜10に開口部16を形成する
〔図1の工程(D)〕。このときのエッチング条件とし
ては、種々の条件が知られているが、CF4/CHF3
HeガスやCH4/CHF3/Arガスなどが用いられ
る。このエッチングは酸化膜10を完全に除去する必要
があるので、その際に従来と同様に下地のシリコンウェ
ーハWの表面にダメージ18が入る。
Next, in the method of the present invention, the first dry etching (reactive ion etching) is performed on the wafer W in which the silicon oxide film 10 is exposed at the opening 14 of the photoresist 12, as in the conventional method. 4
An opening 16 is formed in the silicon oxide film 10 as described above [Step (D) in FIG. 1]. Although various conditions are known as etching conditions at this time, CF 4 / CHF 3 /
He gas or CH 4 / CHF 3 / Ar gas is used. Since this etching needs to completely remove the oxide film 10, the surface 18 of the underlying silicon wafer W is damaged 18 as in the conventional case.

【0020】そこで、本発明においてはこのダメージ層
18を第2のドライエッチングにより除去し、ウェーハ
Wの表面をダメージのない層19とする〔図1の工程
(E)及び図5〕。その際、第2のドライエッチング自
体でエッチングダメージが入る様では本発明の目的が達
せられないので、ダメージが入りやすいと考えられる反
応性イオンを用いることなく、フッ素ラジカル等のラジ
カルを主としたエッチングを行う。ラジカルを主とした
エッチングであるので、イオン衝突ではなく化学反応に
よるエッチングが支配的となりダメージが入らないもの
と考えられる。フッ素ラジカルを生じるような反応ガス
であり、ダメージフリーのエッチングに好適なガスとし
て、CF4、CHF3、C26、C244などがある。
Therefore, in the present invention, the damaged layer 18 is removed by the second dry etching, and the surface of the wafer W is made a layer 19 without damage (step (E) in FIG. 1 and FIG. 5). At this time, since the object of the present invention cannot be achieved if the second dry etching itself causes etching damage, radicals such as fluorine radicals are mainly used without using reactive ions which are considered to be easily damaged. Perform etching. It is considered that since etching is mainly performed by radicals, etching by chemical reaction rather than ion collision becomes dominant and damage is not caused. CF 4 , CHF 3 , C 2 F 6 , C 2 H 4 F 4 , and the like, which are reaction gases that generate fluorine radicals and are suitable for damage-free etching.

【0021】次に、図8に示した従来方法と同様にドラ
イエッチングで形成された酸化膜10の開口部16か
ら、所定の不純物を拡散して拡散層20を形成する〔図
1の工程(F)〕。拡散する手法は通常用いられるイオ
ン注入法や熱拡散法等による。イオン注入法の場合、酸
化膜上のフォトレジストをマスクとすることもできるの
でそのまま残存させておいてもよいが、熱拡散法を用い
る場合は除去してから行う。拡散層を形成する際には、
イオン注入による照射損傷を回復させる熱処理や、熱拡
散時の熱処理が加えられるが、前記エッチングによるダ
メージは完全には除去しきれない。
Next, a predetermined impurity is diffused from the opening 16 of the oxide film 10 formed by dry etching in the same manner as in the conventional method shown in FIG. 8 to form a diffusion layer 20 [step of FIG. F)]. The diffusion is performed by a commonly used ion implantation method, thermal diffusion method, or the like. In the case of the ion implantation method, the photoresist on the oxide film can be used as a mask so that the photoresist may be left as it is. However, when using the thermal diffusion method, the removal is performed. When forming the diffusion layer,
Although heat treatment for recovering irradiation damage due to ion implantation and heat treatment during thermal diffusion are added, damage due to the etching cannot be completely removed.

【0022】そして、拡散層を形成した後、シリコンウ
ェーハWの表面の酸化膜10(およびフォトレジスト1
2)を除去してからエピタキシャル層22を形成すれば
結晶欠陥の少ないエピタキシャルウェーハが得られる
〔図1の工程(G)及び(H)〕。
After forming the diffusion layer, the oxide film 10 (and the photoresist 1) on the surface of the silicon wafer W is formed.
If the epitaxial layer 22 is formed after removing 2), an epitaxial wafer having few crystal defects can be obtained [Steps (G) and (H) in FIG. 1].

【0023】尚、上記の実施形態は、第1のドライエッ
チング後、ウェーハ表面の酸化膜(及びフォトレジス
ト)をマスクとして残した状態で第2のドライエッチン
グを行い、その後、拡散層を形成するプロセスを説明し
たが、図2に示すように、第1のドライエッチング〔図
2の工程(D)〕をした後に拡散層を形成〔図2の工程
(E')〕してからマスクとしての酸化膜(及びフォト
レジスト)を全面除去し〔図2の工程(F')〕、その
後、第2のドライエッチングをウェーハ全面に対して行
う〔図2の工程(G')〕ことも可能である。
In the above embodiment, after the first dry etching, the second dry etching is performed with the oxide film (and the photoresist) on the wafer surface left as a mask, and thereafter, a diffusion layer is formed. Although the process has been described, as shown in FIG. 2, after performing the first dry etching [step (D) in FIG. 2], a diffusion layer is formed [step (E ') in FIG. It is also possible to remove the oxide film (and the photoresist) entirely (step (F ′) in FIG. 2), and then perform a second dry etching on the entire surface of the wafer (step (G ′) in FIG. 2). is there.

【0024】[0024]

【実施例】以下に実施例を挙げて、本発明をさらに具体
的に説明するが、これらの実施例は例示的に示されるも
ので限定的に解釈されるべきものではない。
The present invention will be described in more detail with reference to the following Examples, which are illustrative only and should not be construed as limiting.

【0025】(比較例1〜3)図3のようなフォトレジ
スト開口部を有する直径200mmのシリコンウェーハ
を用意し、このフォトレジストをマスクとしてCF4
CHF3/Heガスを用いたCF3 +イオンを主とする反
応性イオンエッチングにより、レジスト開口部の酸化膜
を除去した。この際、酸化膜が丁度エッチング除去され
る計算上のエッチング時間に対して1分間(比較例1)
及び2分間(比較例2)のオーバーエッチングを行った
ウェーハを作製した。また、リファレンス(比較例3)
として酸化膜の除去をフッ酸を含む水溶液で行ったウェ
ーハも用意した。
(Comparative Examples 1 to 3) A silicon wafer having a diameter of 200 mm having a photoresist opening as shown in FIG. 3 was prepared, and CF 4 /
The oxide film at the resist opening was removed by reactive ion etching mainly using CF 3 + ions using CHF 3 / He gas. At this time, the calculated etching time for just removing the oxide film by etching is 1 minute (Comparative Example 1).
Then, a wafer subjected to overetching for 2 minutes (Comparative Example 2) was produced. Reference (Comparative Example 3)
A wafer prepared by removing an oxide film with an aqueous solution containing hydrofluoric acid was also prepared.

【0026】これらのウェーハのレジスト及び酸化膜を
除去し、洗浄後、1125℃で5μmのエピタキシャル
成長を行った後、エピタキシャルウェーハの表面を表面
検査装置(KLAテンコール社製SP−1)を用いて、
大きさ0.16μm以上のLPD(Light Point Defect
s)をカウントした結果を図6に示した。図6に示され
るように、リファレンスウェーハ(比較例3)には殆ど
LPDが観察されなかったが、上記のドライエッチング
を行ったウェーハ(比較例2及び3)では、ウェーハ面
内でおよそ800から1200個のLPDが検出され
た。また、オーバーエッチング時間が長くなればLPD
数は増加していく傾向があることがわかった。一方、ド
ライエッチング処理を施さないリファレンスウェーハの
LPDは10個以下であった。
After removing the resist and oxide film from these wafers, washing them, and performing epitaxial growth of 5 μm at 1125 ° C., the surface of the epitaxial wafers was inspected using a surface inspection apparatus (SP-1 manufactured by KLA Tencor).
LPD (Light Point Defect) with a size of 0.16 μm or more
The result of counting s) is shown in FIG. As shown in FIG. 6, almost no LPD was observed in the reference wafer (Comparative Example 3), but in the above-described dry-etched wafers (Comparative Examples 2 and 3), about 800 to 800 in the wafer plane. 1200 LPDs were detected. Also, if the over-etching time is longer, LPD
It was found that the numbers tended to increase. On the other hand, the LPDs of the reference wafers not subjected to the dry etching treatment were 10 or less.

【0027】このように下地がシリコンである場合のシ
リコン酸化膜の反応性イオンエッチングでは、エッチン
グによるダメージがシリコンウェーハ上に残留してお
り、エピタキシャル成長時にはこれがエピタキシャル層
の結晶欠陥の発生原因となっていることが分かる。
As described above, in the reactive ion etching of the silicon oxide film when the base is made of silicon, damage due to the etching remains on the silicon wafer, and this causes crystal defects in the epitaxial layer during epitaxial growth. You can see that there is.

【0028】(実施例1及び2)次に、比較例1及び2
と同様のドライエッチングを行ったウェーハに、CF4
/O2による第2のドライエッチング(フッ素ラジカル
主体のプラズマエッチング)を1分間施した。つまり、
実施例1は1分間のオーバーエッチング+第2のドライ
エッチング、実施例2は2分間のオーバーエッチング+
第2のドライエッチングを施したものである。その後、
レジスト及び酸化膜を除去し、ウェーハ洗浄後エピタキ
シャル成長を行った後に比較例1及び2と同様にLPD
をカウントした結果を図7に示した。図7に示されるよ
うに、第2のドライエッチングを行った場合はウェーハ
面内でおよそ10個程度のLPDが検出されたのみであ
り、ドライエッチング処理を施さないリファレンスウェ
ーハ(比較例3)と同等であった。
(Examples 1 and 2) Next, Comparative Examples 1 and 2
CF 4
A second dry etching (plasma etching mainly based on fluorine radicals) using / O 2 was performed for 1 minute. That is,
Example 1 is over-etching for 1 minute + second dry etching, and Example 2 is over-etching for 2 minutes +
The second dry etching is performed. afterwards,
After removing the resist and the oxide film and performing epitaxial growth after cleaning the wafer, LPD was performed in the same manner as in Comparative Examples 1 and 2.
The result of counting was shown in FIG. As shown in FIG. 7, when the second dry etching was performed, only about 10 LPDs were detected in the wafer surface, and the reference wafer (Comparative Example 3) not subjected to the dry etching process It was equivalent.

【0029】従って、シリコン酸化膜のエッチングでエ
ッチングによりシリコンウェーハ上に残留していたエッ
チングダメージがCF4/O2のエッチングにより除去さ
れており、エピタキシャル成長後にもエピタキシャル層
に結晶欠陥が発生しなかったことが分かる。
Therefore, the etching damage remaining on the silicon wafer by the etching of the silicon oxide film was removed by the etching of CF 4 / O 2 , and no crystal defects occurred in the epitaxial layer even after the epitaxial growth. You can see that.

【0030】(実施例3)試料として用いたシリコンウ
ェーハは、直径200mm、結晶方位<100>、導電型
としてはボロンをドープしたp型ウェーハである。この
ウェーハの表面に300nmの熱酸化膜を形成した後、
フォトレジストを塗布して所定のパターンを形成し、こ
のレジストをマスクとしてシリコン酸化膜のエッチング
を行った。
Example 3 A silicon wafer used as a sample was a p-type wafer 200 mm in diameter, crystal orientation <100>, and boron doped as a conductivity type. After forming a 300 nm thermal oxide film on the surface of this wafer,
A predetermined pattern was formed by applying a photoresist, and the silicon oxide film was etched using the resist as a mask.

【0031】シリコン酸化膜の第1のドライエッチング
条件としては、以下の条件を使用した。 反応ガス:CF4/CHF3/He ガス流量(1分間当たり):50cm3/50cm3/2
00cm3 高周波出力:1000W 反応圧力:0.3Torr(約40Pa)
The following conditions were used as the first dry etching conditions for the silicon oxide film. Reaction gas: CF 4 / CHF 3 / He gas flow rate (per minute): 50cm 3 / 50cm 3/ 2
00cm 3 High frequency output: 1000W Reaction pressure: 0.3 Torr (about 40 Pa)

【0032】上記条件では約200nm/minのエッ
チングレートが得られるので、エッチング時間を2mi
nに設定し、レジスト開口部のシリコン酸化膜を完全に
除去した後、ダメージ除去エッチングとして下記の条件
でエ第2のドライエッチングを行った。
Under the above conditions, an etching rate of about 200 nm / min can be obtained, so that the etching time is set at 2 mi.
After the silicon oxide film in the resist opening was completely removed, the second dry etching was performed as the damage removal etching under the following conditions.

【0033】反応ガス:CF4/O2 ガス流量(1分間当たり):170cm3/30cm3 高周波出力:300W 反応圧力:0.3Torr(約40Pa)The reaction gas: CF 4 / O 2 gas flow rate (per minute): 170cm 3 / 30cm 3 frequency output: 300 W Reaction Pressure: 0.3 Torr (about 40 Pa)

【0034】上記エッチングを行ったウェーハ表面にP
(リン)イオンをイオン注入して開口部に拡散層を形成
した後、表面のレジストおよび酸化膜を完全に除去して
から洗浄を行い、1130℃で4μmのエピタキシャル
層を成長させ、0.16μm以上のLPDをカウントし
た。
The surface of the wafer subjected to the above-mentioned etching has P
After a diffusion layer is formed in the opening by ion implantation of (phosphorus) ions, the resist and oxide film on the surface are completely removed and then washed, and a 4 μm epitaxial layer is grown at 1130 ° C. to form a 0.16 μm The above LPD was counted.

【0035】その結果、エピタキシャル表面に観察され
たLPDは8個/ウェーハであり、エピタキシャル層表
面の欠陥が極めて少ないことがわかった。
As a result, 8 LPDs / wafer were observed on the epitaxial surface, and it was found that defects on the epitaxial layer surface were extremely small.

【0036】(比較例4)第2のドライエッチングを行
わなかった以外は、実施例3と同一の条件によりエピタ
キシャルウェーハを作製し、エピタキシャル層表面の
0.16μm以上のLPDをカウントした。
Comparative Example 4 An epitaxial wafer was prepared under the same conditions as in Example 3 except that the second dry etching was not performed, and LPDs of 0.16 μm or more on the surface of the epitaxial layer were counted.

【0037】その結果、エピタキシャル表面に観察され
たLPDは約500個/ウェーハであり、実施例に比べ
てエピタキシャル層表面の欠陥がかなり多いことから、
酸化膜エッチングによるダメージが残留していることが
推測される。
As a result, the number of LPDs observed on the epitaxial surface was approximately 500 / wafer, and the number of defects on the surface of the epitaxial layer was considerably larger than that in the example.
It is presumed that damage due to oxide film etching remains.

【0038】[0038]

【発明の効果】以上述べたごとく、本発明によれば、絶
縁膜のドライエッチングにより生じたダメージを微細パ
ターンであっても除去することができ、エッチング後の
表面にエピタキシャル層を形成しても結晶欠陥の発生が
抑制されるという大きな効果が達成される。
As described above, according to the present invention, the damage caused by the dry etching of the insulating film can be removed even in the case of a fine pattern, and even if an epitaxial layer is formed on the etched surface. A large effect that generation of crystal defects is suppressed is achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のエピタキシャルウェーハの製造方法
の1つの工程順を示すフローチャートである。
FIG. 1 is a flowchart showing one process sequence of a method for manufacturing an epitaxial wafer of the present invention.

【図2】 本発明のエピタキシャルウェーハの製造方法
の他の工程順を示すフローチャートである。
FIG. 2 is a flowchart showing another process sequence of the method for manufacturing an epitaxial wafer of the present invention.

【図3】 シリコンウェーハ上に酸化膜及びフォトレジ
ストを形成し、フォトレジストに開口部を設けた状態を
示す断面説明図である。
FIG. 3 is an explanatory sectional view showing a state in which an oxide film and a photoresist are formed on a silicon wafer, and an opening is provided in the photoresist.

【図4】 図3の状態からエッチング(第1のエッチン
グ)によって酸化膜を除去した状態を示す断面説明図で
ある。
4 is an explanatory cross-sectional view showing a state in which an oxide film has been removed by etching (first etching) from the state of FIG. 3;

【図5】 図4の状態から第2のエッチングによってダ
メージを除去した状態を示す断面説明図である。
5 is an explanatory cross-sectional view showing a state where damage has been removed by a second etching from the state of FIG. 4;

【図6】 比較例1〜3におけるLPDカウントを示す
グラフである。
FIG. 6 is a graph showing LPD counts in Comparative Examples 1 to 3.

【図7】 実施例1及び2におけるLPDカウントを比
較例3とともに示すグラフである。
FIG. 7 is a graph showing LPD counts in Examples 1 and 2 together with Comparative Example 3.

【図8】 従来のエピタキシャルウェーハの製造方法の
1つの工程順を示すフローチャートである。
FIG. 8 is a flowchart showing one process sequence of a conventional epitaxial wafer manufacturing method.

【符号の説明】[Explanation of symbols]

10:酸化膜、12:フォトレジスト、14,16:開
口部、18:ダメージ、19:ダメージのない層、2
0:拡散層、22:エピタキシャル層、24:欠陥W:
ウェーハ。
10: oxide film, 12: photoresist, 14, 16: opening, 18: damage, 19: undamaged layer, 2
0: diffusion layer, 22: epitaxial layer, 24: defect W:
Wafer.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA07 BA04 DA00 DA01 DA02 DA16 DA22 DA23 DB01 DB03 EA06 FA03 FA08 5F045 AD15 AF03 BB12 HA03 HA05 HA10  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F004 AA07 BA04 DA00 DA01 DA02 DA16 DA22 DA23 DB01 DB03 EA06 FA03 FA08 5F045 AD15 AF03 BB12 HA03 HA05 HA10

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェーハの表面に絶縁膜を形成
し、該絶縁膜表面に所定の開口部を有するドライエッチ
ング用マスクを形成し、該マスクの開口部に露出する前
記絶縁膜を第1のドライエッチングにより除去した後、
前記半導体ウェーハ表面に存在する前記第1のドライエ
ッチングによるエッチングダメージ層を除去するための
第2のドライエッチングを行うことを特徴とする半導体
ウェーハのドライエッチング方法。
An insulating film is formed on a surface of a semiconductor wafer, a dry etching mask having a predetermined opening is formed on the surface of the insulating film, and the insulating film exposed at the opening of the mask is formed as a first film. After removing by dry etching,
A dry etching method for a semiconductor wafer, comprising: performing a second dry etching for removing an etching damage layer existing on a surface of the semiconductor wafer due to the first dry etching.
【請求項2】 前記半導体ウェーハがシリコンウェーハ
であり、前記絶縁膜がシリコン酸化膜、前記ドライエッ
チング用マスクがフォトレジストであることを特徴とす
る請求項1に記載された半導体ウェーハのエッチング方
法。
2. The method for etching a semiconductor wafer according to claim 1, wherein said semiconductor wafer is a silicon wafer, said insulating film is a silicon oxide film, and said dry etching mask is a photoresist.
【請求項3】 前記第2のドライエッチングが、フッ素
ラジカルを有するプラズマを用いたドライエッチングに
て行われることを特徴とする請求項2に記載された半導
体ウェーハのドライエッチング方法。
3. The method according to claim 2, wherein the second dry etching is performed by dry etching using plasma having fluorine radicals.
【請求項4】 前記第2のドライエッチングが、O2
含む反応性ガスにより行われることを特徴とする請求項
2または請求項3に記載された半導体ウェーハのドライ
エッチング方法。
4. The method according to claim 2, wherein the second dry etching is performed by using a reactive gas containing O 2 .
【請求項5】 半導体ウェーハの表面に絶縁膜を形成す
る工程と、該絶縁膜の表面にドライエッチングにより所
定の開口部を形成する工程と、該開口部に露出した前記
半導体ウェーハ表面に拡散層を形成する工程と、該拡散
層の表面を含む前記半導体ウェーハ表面にエピタキシャ
ル層を形成する工程とを有するエピタキシャルウェーハ
の製造方法において、前記絶縁膜の表面にドライエッチ
ングにより所定の開口部を形成する工程として、請求項
1から請求項4のいずれか1項に記載されたドライエッ
チング方法を用いることを特徴とするエピタキシャルウ
ェーハの製造方法。
5. A step of forming an insulating film on a surface of a semiconductor wafer, a step of forming a predetermined opening in the surface of the insulating film by dry etching, and a step of forming a diffusion layer on the surface of the semiconductor wafer exposed in the opening. Forming an epitaxial layer on the surface of the semiconductor wafer including the surface of the diffusion layer, wherein a predetermined opening is formed on the surface of the insulating film by dry etching. 5. A method for manufacturing an epitaxial wafer, comprising using the dry etching method according to claim 1 as a step.
JP2000186060A 2000-06-21 2000-06-21 Dry etching method of semiconductor wafer and manufacture of epitaxial wafer Pending JP2002009051A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000186060A JP2002009051A (en) 2000-06-21 2000-06-21 Dry etching method of semiconductor wafer and manufacture of epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000186060A JP2002009051A (en) 2000-06-21 2000-06-21 Dry etching method of semiconductor wafer and manufacture of epitaxial wafer

Publications (1)

Publication Number Publication Date
JP2002009051A true JP2002009051A (en) 2002-01-11

Family

ID=18686292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000186060A Pending JP2002009051A (en) 2000-06-21 2000-06-21 Dry etching method of semiconductor wafer and manufacture of epitaxial wafer

Country Status (1)

Country Link
JP (1) JP2002009051A (en)

Similar Documents

Publication Publication Date Title
JP6882469B2 (en) Removal method for high aspect ratio structures
TW200402791A (en) Method for removing photoresist and etch residues
JPH0621019A (en) Method for formation and alignment of pattern of deposited layer on gallium arsenide
US5387312A (en) High selective nitride etch
JPH11214356A (en) Dry etching method of silicon board
JP2858383B2 (en) Method for manufacturing semiconductor device
JP2005150399A (en) Manufacturing method of semiconductor device
JPH0133933B2 (en)
US7055532B2 (en) Method to remove fluorine residue from bond pads
JP2002009051A (en) Dry etching method of semiconductor wafer and manufacture of epitaxial wafer
KR20200102617A (en) Method of surface treatment of gallium oxide
JPH05109702A (en) Manufacture of semiconductor device
JPH0485928A (en) Dry etching method
JP2003298049A (en) Manufacturing method for semiconductor device
JPH0410739B2 (en)
KR100301250B1 (en) Metohd of forming an isolation layer in a semiconductor
TWI744003B (en) Method of patterning platinum
CN114188213B (en) Method for solving problem of transmission failure of silicon carbide wafer
JP2005129946A (en) Post plasma clean process for a hardmask
JP2005136097A (en) Method of manufacturing semiconductor device
JP3079656B2 (en) Dry etching method
JPH09270420A (en) Manufacture of semiconductor device
JPH10242075A (en) Manufacture of semiconductor device
JPH06181190A (en) Fabrication of semiconductor device
KR100688778B1 (en) Method for manufacturing semiconductor device