JPH10242075A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH10242075A JPH10242075A JP6216397A JP6216397A JPH10242075A JP H10242075 A JPH10242075 A JP H10242075A JP 6216397 A JP6216397 A JP 6216397A JP 6216397 A JP6216397 A JP 6216397A JP H10242075 A JPH10242075 A JP H10242075A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- aluminum
- heat treatment
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳細には、基板の一面に半導体素子の一部
の配線が形成され、基板の他面に半導体素子の配線接続
用の金属膜が形成された半導体装置の製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device. The present invention relates to a method for manufacturing a semiconductor device having a film formed thereon.
【0002】[0002]
【従来の技術】従来より、リソグラフィ技術等を用いて
基板上に微細な回路が多数集積形成された半導体装置を
製造している。2. Description of the Related Art Conventionally, a semiconductor device in which many fine circuits are integratedly formed on a substrate using a lithography technique or the like has been manufactured.
【0003】この種の半導体装置の製造方法では、導電
膜や絶縁膜等をCVD(化学気相成長:Chmical Vapour
Deposition)等を用いて形成する成膜工程、感光性のレ
ジストを使って所定のパターンから成るマスクをフォト
リソグラフィ技術等を用いて形成するマスク形成工程、
該マスクを使って下地層を選択的に除去するエッチング
工程、所定位置の半導体層に対して不純物を選択的に添
加(例えば、不純物拡散やイオン注入)してP型あるい
はN型の半導体領域を形成する不純物添加工程、熱処理
を施すことによりイオン注入による結晶欠陥等を回復さ
せる熱処理(アニール)工程、基板表面を研磨する研磨
工程、あるいは基板表面の汚染物質を洗浄して除去する
洗浄工程等が繰り返し用いられ、多層構造の半導体装置
を形成していた。In this type of semiconductor device manufacturing method, a conductive film, an insulating film, and the like are formed by CVD (Chemical Vapor Deposition).
Deposition) and the like, a mask forming step of forming a mask having a predetermined pattern using a photosensitive resist by using a photolithography technique or the like,
An etching step of selectively removing an underlayer using the mask; and selectively adding an impurity to a semiconductor layer at a predetermined position (eg, impurity diffusion or ion implantation) to form a P-type or N-type semiconductor region. An impurity addition step to be formed, a heat treatment (annealing) step of recovering crystal defects due to ion implantation by performing a heat treatment, a polishing step of polishing the substrate surface, or a cleaning step of cleaning and removing contaminants on the substrate surface. It was repeatedly used to form a semiconductor device having a multilayer structure.
【0004】例えば、大電力用の縦型のパワーMOS
(Metal Oxide Semiconductor )デバイスなどでは、半
導体基板(以下、ウエハともいう)の裏面側にドレイン
電極等が形成され、表面側に外部の配線と接続するAl
(アルミニウム)等の金属膜から成るパッド開口部が形
成されている。このような構造から成るパワーMOSデ
バイスの製造工程では、その一部の工程フローが示され
る図5のように、パッドを構成する金属膜(Al)を所
定膜厚に堆積させた後(パットデポ工程)、その金属膜
上にパッシベーション膜であるPSG(燐ケイ酸ガラ
ス:Phospho-Silicate Glass)等を形成し、さらにその
上にフォトレジストを塗布して、パッド開口部以外を残
すパターン形状にフォトリソグラフィ技術によりマスク
を形成し(写真製版工程)、そのフォトレジストをマス
クとしてドライエッチングを行ってパッシベーション膜
を選択的に除去するとともに、金属膜(Al)表面の自
然酸化膜を除去すべくオーバーエッチを行い(酸化膜ド
ライエッチング工程)、パッシベーション膜上のフォト
レジストが除去される(レジスト除去工程)。これによ
り、外部の配線と接続を行う金属膜(Al)から成るパ
ッド開口部が形成されるため、上述した一連の製造工程
をパット形成工程と称する。For example, a vertical power MOS for high power
(Metal Oxide Semiconductor) In devices and the like, a drain electrode or the like is formed on the back side of a semiconductor substrate (hereinafter also referred to as a wafer), and an Al connecting to an external wiring is formed on the front side.
A pad opening made of a metal film such as (aluminum) is formed. In a manufacturing process of a power MOS device having such a structure, a metal film (Al) constituting a pad is deposited to a predetermined film thickness as shown in FIG. ), A passivation film such as PSG (Phospho-Silicate Glass) etc. is formed on the metal film, and a photoresist is applied thereon, and photolithography is performed in a pattern shape leaving portions other than the pad openings. A mask is formed by a technique (photolithography process), and dry etching is performed using the photoresist as a mask to selectively remove the passivation film and to perform an over-etch to remove a natural oxide film on the surface of the metal film (Al). Performed (oxide film dry etching process), and the photoresist on the passivation film is removed (resist removal process) . As a result, a pad opening made of a metal film (Al) for connection to an external wiring is formed, so that the above-described series of manufacturing steps is referred to as a pad forming step.
【0005】さらに、パワーMOSデバイスの製造工程
では、ウエハの裏面側にドレイン電極を形成する前にウ
エハの裏面研磨を行い(裏面研磨工程)、ドレイン電極
形成前にウエハ裏面に発生した自然酸化膜を除去すべ
く、希HF(フッ酸)溶液等で前洗浄を行い(前洗浄工
程)、ウエハの裏面側にドレイン電極を形成していた
(裏面メタルデポ工程)。Further, in the manufacturing process of the power MOS device, the back surface of the wafer is polished before forming the drain electrode on the back surface side of the wafer (back surface polishing step), and a natural oxide film generated on the back surface of the wafer before the formation of the drain electrode is formed. Pre-cleaning was performed with a dilute HF (hydrofluoric acid) solution or the like (pre-cleaning step) to form a drain electrode on the back side of the wafer (back-side metal deposition step).
【0006】このような半導体装置(パワーMOSデバ
イス)の製造方法については、例えば、特開平5−13
6080号公報等に記載されたものなどがある。For a method of manufacturing such a semiconductor device (power MOS device), see, for example,
No. 6080 and the like.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置の製造方法にあっては、ウエハ裏
面側の電極形成前の希HF(フッ酸)溶液等による前洗
浄工程が行われると、ウエハ表面側のパッド開口部の金
属膜(ここでは、Al)が変色してしまい、ひどい時に
は黒色化するという外観上の異常が発生する。このよう
に、パッド開口部の金属膜が変色した半導体チップで
は、製品として出荷することができなくなるため、多大
な損失を発生するという不都合があった。However, in such a conventional method for manufacturing a semiconductor device, a pre-cleaning step using a dilute HF (hydrofluoric acid) solution or the like before forming an electrode on the back surface of the wafer is performed. Then, the metal film (here, Al) in the pad opening on the wafer surface side is discolored, and when it is severe, the appearance abnormality such as blackening occurs. As described above, a semiconductor chip having a discolored metal film in the pad opening cannot be shipped as a product, and thus has a disadvantage of causing a great loss.
【0008】そこで、請求項1記載の発明は、パッド形
成工程と研磨工程との間に金属膜表面に生じたダメージ
を回復させる熱処理工程を追加することにより、その後
に行われる研磨工程で溶液洗浄がなされても配線接続用
の金属膜表面を変色させないようにすることが可能な半
導体装置の製造方法を提供することを目的としている。Therefore, according to the first aspect of the present invention, a heat treatment step for recovering damage caused on the surface of the metal film is added between the pad forming step and the polishing step, so that the solution cleaning is performed in the subsequent polishing step. It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of preventing the surface of a wiring-connecting metal film from being discolored even if the process is performed.
【0009】また、請求項2記載の発明は、請求項1記
載の半導体装置の製造方法に用いる金属膜をアルミニウ
ムとし、熱処理工程での温度範囲を400°C〜450
°Cとすることにより、アルミニウム表面に生じたダメ
ージを確実に回復させ、アルミニウムのスパイクが基板
に対して発生しないようにすることができる半導体装置
の製造方法を提供することを目的としている。According to a second aspect of the present invention, the metal film used in the method of manufacturing a semiconductor device according to the first aspect is aluminum, and the temperature range in the heat treatment step is 400 ° C. to 450 ° C.
It is an object of the present invention to provide a method of manufacturing a semiconductor device which can reliably recover damage caused on an aluminum surface by setting the temperature to ° C and prevent aluminum spikes from being generated on a substrate.
【0010】[0010]
【課題を解決するための手段】請求項1に記載の発明の
半導体装置の製造方法は、基板の一面に半導体素子の一
部である少なくとも配線が形成され、該基板の他面には
半導体素子の配線接続用の金属膜が形成される半導体装
置の製造方法において、前記基板の他面に配線接続用の
金属膜を形成後、該金属膜表面に形成された酸化膜をド
ライエッチングにより除去するパッド形成工程と、前記
金属膜表面のダメージを回復させる熱処理工程と、前記
基板の一面に配線を形成する前に該基板の配線形成面を
研磨して溶液洗浄を行う研磨工程と、順次行うことによ
り、上記目的を達成している。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein at least a wiring which is a part of a semiconductor element is formed on one surface of a substrate, and the semiconductor element is formed on the other surface of the substrate. In the method of manufacturing a semiconductor device in which the metal film for wiring connection is formed, after forming the metal film for wiring connection on the other surface of the substrate, the oxide film formed on the surface of the metal film is removed by dry etching. A pad forming step, a heat treatment step of recovering damage to the surface of the metal film, and a polishing step of polishing a wiring forming surface of the substrate and forming a solution before forming a wiring on one surface of the substrate, and sequentially performing a polishing step. Achieves the above object.
【0011】ここで、配線接続用の金属膜とは、例えば
半導体素子のパッド(pad)のように外部の配線と半
導体素子とを接続するための金属膜をいう。Here, the metal film for wiring connection refers to a metal film for connecting an external wiring and a semiconductor element such as a pad of a semiconductor element.
【0012】パッド形成工程は、半導体素子のパッド開
口部等の形成工程であり、通常、パッド開口部以外は保
護膜であるパッシベーション膜で覆われているため、パ
ッド開口部を形成する場合、パットに相当する金属膜上
にパッシベーション膜を形成した後、マスクを使ってド
ライエッチング(異方性エッチング)によりパッシベー
ション膜を選択的に除去して、パッシベーション膜の下
にある金属膜を露出させて形成する。パッシベーション
膜をエッチングして金属膜を露出させる場合、パッシベ
ーション膜を除去するだけでなく、金属膜の表面も削る
オーバーエッチングが行われる。これは、金属膜表面を
確実に露出させるとともに、金属膜表面に生成された自
然酸化膜を除去するためである。The pad forming step is a step of forming a pad opening or the like of a semiconductor element. Since a portion other than the pad opening is usually covered with a passivation film serving as a protective film, a pad forming step is performed when the pad opening is formed. After the passivation film is formed on the metal film corresponding to the above, the passivation film is selectively removed by dry etching (anisotropic etching) using a mask to expose and form the metal film under the passivation film. I do. When the passivation film is etched to expose the metal film, over-etching is performed to remove not only the passivation film but also the surface of the metal film. This is to ensure that the surface of the metal film is exposed and that a natural oxide film formed on the surface of the metal film is removed.
【0013】研磨工程は、基板上に配線を形成する前に
基板面を研磨するとともに、その基板面の配線形成面に
発生した自然酸化膜等を除去する目的で行われる溶液洗
浄を含む工程である。これは、基板面を研磨して平坦化
し、所定の基板厚に調整するとともに、基板面に発生し
た自然酸化膜等の絶縁膜を洗浄して除去することによ
り、基板上に形成する電極配線等を基板に対して電気的
に確実に接続するためである。The polishing step is a step including a solution cleaning performed for the purpose of polishing the substrate surface before forming wiring on the substrate and removing a natural oxide film or the like generated on the wiring forming surface of the substrate surface. is there. This involves polishing and flattening the substrate surface to adjust it to a predetermined substrate thickness, and cleaning and removing the insulating film such as a natural oxide film generated on the substrate surface, thereby forming electrode wiring and the like formed on the substrate. Is to be surely electrically connected to the substrate.
【0014】熱処理工程は、パッド形成工程のドライエ
ッチング処理で金属膜表面が受けたダメージを熱処理
(アニール)を施して回復させる工程である。ここで金
属膜表面のダメージとは、ドライエッチングでオーバー
エッチする際に金属膜表面に生じた微細な傷等を指し、
この状態でフッ酸(HF)溶液等による溶液洗浄が行わ
れると、金属膜表面と洗浄溶液とが反応して表面荒れが
起こり、金属膜を変色させる原因となるものをいう。こ
の熱処理工程における処理温度は、一定ではなく、使用
される金属膜の種類によってダメージを修復するのに必
要な温度が異なってくる。The heat treatment step is a step of recovering the damage received on the metal film surface by the dry etching treatment in the pad forming step by performing a heat treatment (annealing). Here, the damage of the metal film surface refers to fine scratches or the like generated on the metal film surface when overetching by dry etching,
When solution cleaning with a hydrofluoric acid (HF) solution or the like is performed in this state, the surface of the metal film reacts with the cleaning solution to cause surface roughening, which causes discoloration of the metal film. The processing temperature in this heat treatment step is not constant, and the temperature required for repairing the damage varies depending on the type of the metal film used.
【0015】上記構成によれば、パッド形成工程と研磨
工程との間に金属膜表面のダメージを回復させる熱処理
工程を行っているので、その後の研磨工程で溶液洗浄が
行われても金属膜表面のダメージが除去されて洗浄溶液
と反応しなくなり、配線接続用の金属膜の変色を防止す
ることができる。According to the above configuration, since the heat treatment step for recovering the damage on the surface of the metal film is performed between the pad forming step and the polishing step, even if the solution cleaning is performed in the subsequent polishing step, the surface of the metal film is removed. This removes the damage and does not react with the cleaning solution, thereby preventing discoloration of the metal film for wiring connection.
【0016】この場合、例えば、請求項2に記載するよ
うに、前記金属膜は、アルミニウムで形成され、前記熱
処理工程は、400°C〜450°Cの温度範囲で熱処
理するようにしてもよい。In this case, for example, as set forth in claim 2, the metal film is formed of aluminum, and the heat treatment step may be heat-treated in a temperature range of 400 ° C. to 450 ° C. .
【0017】ここで、金属膜にアルミニウムを用いた場
合は、処理温度が350°C程度の低い温度ではダメー
ジを回復させる効果が無く、400°C以上の温度が必
要となる。また、処理温度が450°Cを越えるとアル
ミニウムが基板へ入り込むスパイク現象が発生し易くな
るため、上記の両方の条件を満足する一定範囲の温度条
件下で熱処理を行うことが必要となる。Here, when aluminum is used for the metal film, there is no effect of recovering damage at a processing temperature as low as about 350 ° C., and a temperature of 400 ° C. or more is required. If the processing temperature exceeds 450 ° C., a spike phenomenon in which aluminum enters the substrate is likely to occur, so that it is necessary to perform the heat treatment under a certain range of temperature conditions that satisfy both of the above conditions.
【0018】上記構成によれば、金属膜をアルミニウム
とし、パッド形成工程と研磨工程との間の熱処理工程で
400°C〜450°Cの範囲で熱処理しているので、
アルミニウム膜表面のダメージを回復させて変色が防止
されるとともに、アルミニウムの基板へのスパイクが発
生しないようにすることができる。According to the above structure, the metal film is made of aluminum, and the heat treatment is performed in the range of 400 ° C. to 450 ° C. in the heat treatment step between the pad forming step and the polishing step.
The discoloration can be prevented by recovering the damage on the surface of the aluminum film, and the spikes of the aluminum substrate can be prevented.
【0019】[0019]
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な実施の形態であるか
ら、技術的に好ましい種々の限定が付されているが、本
発明の範囲は、以下の説明において特に本発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. It should be noted that the embodiments described below are preferred embodiments of the present invention, and therefore, various technically preferable limitations are added. However, the scope of the present invention is not limited to the following description. The embodiments are not limited to these embodiments unless otherwise specified.
【0020】図1〜図3は、本発明の半導体装置の製造
方法を説明する各製造工程中における半導体素子の断面
図であり、本実施の形態では、半導体素子として縦型パ
ワーMOS FET(電界効果トランジスタ:Field Ef
fect Transistor )に適用したものである。また、図4
は、縦型パワーMOS FETの製造工程のうち本発明
に関係する部分の工程フローを示す図である。FIGS. 1 to 3 are cross-sectional views of a semiconductor device during each manufacturing step for explaining a method of manufacturing a semiconductor device according to the present invention. In this embodiment, a vertical power MOS FET (electric field) is used as a semiconductor device. Effect transistor: Field Ef
fect Transistor). FIG.
FIG. 4 is a diagram showing a process flow of a portion related to the present invention in a manufacturing process of a vertical power MOS FET.
【0021】そして、図1から図3を図4との関係で説
明すると、図1は、図4におけるパッド形成工程中の酸
化膜ドライエッチング工程終了後の素子断面図であり、
図2は、図4におけるアニール(熱処理)工程終了後の
素子断面図であり、図3は、図4における裏面メタルデ
ポ工程終了後の素子断面図である。FIGS. 1 to 3 are described in relation to FIG. 4. FIG. 1 is a cross-sectional view of the device after an oxide film dry etching step in the pad forming step in FIG.
FIG. 2 is a cross-sectional view of the device after the annealing (heat treatment) process in FIG. 4 has been completed, and FIG. 3 is a cross-sectional view of the device after the back metal deposition process in FIG. 4 has been completed.
【0022】以下、これらの図面を用いて本発明に係る
半導体装置の製造方法を作用とともに説明する。Hereinafter, the method of manufacturing a semiconductor device according to the present invention will be described with reference to the drawings.
【0023】まず、図1に示されるように、本実施の形
態の縦型パワーMOS FET10は、従来と同様の製
造工程を経てシリコン基板12中に種々の不純物濃度か
ら成るP+、P−、N−、N+の各領域が形成されると
ともに、チャネル領域上にはゲート酸化膜14を介して
ポリシリコンから成るゲート電極16が形成されてお
り、そのゲート電極16上にはBPSG(Boron-doped
Phospho Silicate Glass)膜18が所定膜厚形成され、
更にその上にパッド開口部20の金属膜であるアルミニ
ウム(Al)膜22がCVD法等により形成される(パ
ットデポ工程)。なお、このアルミニウム膜22は、縦
型パワーMOS FET10のソース電極側に接続され
ている。First, as shown in FIG. 1, a vertical power MOS FET 10 according to the present embodiment is manufactured through the same manufacturing process as in the prior art, and has P +, P-, N −, N + regions are formed, and a gate electrode 16 made of polysilicon is formed on the channel region via a gate oxide film 14, and a BPSG (Boron-doped) is formed on the gate electrode 16.
Phospho Silicate Glass) film 18 is formed to a predetermined thickness,
Further, an aluminum (Al) film 22, which is a metal film of the pad opening 20, is formed thereon by a CVD method or the like (pat deposition process). Note that this aluminum film 22 is connected to the source electrode side of the vertical power MOSFET 10.
【0024】次に、アルミニウム膜22上には、パッシ
ベーション膜であるPSG(Phospho Silicate Glass)
膜24が全面に形成され、さらにそのPSG膜24上に
フォトレジスト26が塗布され、フォトリソグラフィ技
術によりマスクパターンが形成される(写真製版工
程)。Next, a passivation film PSG (Phospho Silicate Glass) is formed on the aluminum film 22.
A film 24 is formed on the entire surface, and a photoresist 26 is further applied on the PSG film 24, and a mask pattern is formed by photolithography (photolithography process).
【0025】そして、パッド開口部20を形成する場合
は、図1に示されるように、フォトレジスト26をエッ
チングマスクとしてプラズマエッチング(ドライエッチ
ング)を行い、PSG膜24を除去するとともに、その
下のアルミニウム膜22の表面をオーバーエッチするよ
うにする。これにより、PSG膜24が確実に除去さ
れ、また、アルミニウム膜22の表面に生成された自然
酸化膜も除去されるため、良好な接続性を有するパッド
開口部20を得ることができる。本実施の形態における
プラズマエッチングの条件は、エッチングガスとしてC
F4 、C2 F6 、あるいはCHF3 等を用い、ガス圧を
1.5〜2.0 Torr としてエッチングが行われる。When forming the pad opening 20, as shown in FIG. 1, plasma etching (dry etching) is performed using the photoresist 26 as an etching mask to remove the PSG film 24 and to remove the PSG film 24 therefrom. The surface of the aluminum film 22 is over-etched. As a result, the PSG film 24 is surely removed, and the natural oxide film formed on the surface of the aluminum film 22 is also removed, so that the pad opening 20 having good connectivity can be obtained. The conditions for the plasma etching in this embodiment are as follows.
Etching is performed using F 4 , C 2 F 6 , CHF 3 or the like at a gas pressure of 1.5 to 2.0 Torr.
【0026】このように、ドライエッチングによりアル
ミニウム膜22がオーバーエッチされると、図1に示さ
れるアルミニウム膜22表面にダメージ層28が形成さ
れる。このダメージ層28は、本発明者らが調査及び解
析した結果によると、後述するシリコン基板12の裏面
側にドレイン電極(図3のドレイン電極30参照)を形
成する前に希HF溶液等により溶液洗浄が行われると
(前洗浄工程)、上記のアルミニウム膜22表面のダメ
ージ層28と洗浄溶液である希HF溶液とが反応して表
面荒れが起こり、アルミニウム膜22表面を変色(ひど
い場合は黒色化)させる原因となることがわかってき
た。As described above, when the aluminum film 22 is over-etched by dry etching, a damaged layer 28 is formed on the surface of the aluminum film 22 shown in FIG. According to the results of investigation and analysis by the present inventors, the damaged layer 28 is formed by a solution such as a dilute HF solution before forming a drain electrode (see the drain electrode 30 in FIG. 3) on the back surface of the silicon substrate 12 described later. When the cleaning is performed (pre-cleaning step), the damaged layer 28 on the surface of the aluminum film 22 reacts with the dilute HF solution as a cleaning solution to cause surface roughening, and the surface of the aluminum film 22 is discolored (in a severe case, black). ).
【0027】このため、本実施の形態における半導体装
置の製造方法は、図4に示されるパッドデポ工程〜レジ
スト除去工程までのパッド形成工程とシリコン基板12
の裏面側を研磨する裏面研磨工程との間に、アルミニウ
ム膜22の表面のダメージ層28を回復させるための熱
処理(アニール)工程が追加された点に特徴を有する。
図2では、この熱処理工程後の状態が示されている。For this reason, the method of manufacturing a semiconductor device according to the present embodiment uses a pad forming process from a pad depositing process to a resist removing process shown in FIG.
The present embodiment is characterized in that a heat treatment (annealing) step for recovering the damaged layer 28 on the surface of the aluminum film 22 is added to the back side polishing step of polishing the back side of the substrate.
FIG. 2 shows a state after the heat treatment step.
【0028】図2では、PSG膜24上のフォトレジス
ト膜26が除去され(レジスト除去工程)、所定の処理
温度によるアニールが行われる。この熱処理工程の処理
温度は、本発明者らの実験結果によると、350°C程
度の温度ではアルミニウム膜22表面のダメージ層28
を回復させる効果はなく、400°C以上の温度が必要
であることが判明した。また、逆に処理温度を450°
C以上にすると、アルミニウム膜22がシリコン基板1
2に入り込むスパイク現象が発生するため、スパイクが
発生しない条件出しを行う必要がある。In FIG. 2, the photoresist film 26 on the PSG film 24 is removed (resist removing step), and annealing is performed at a predetermined processing temperature. According to the experimental results of the present inventors, according to the experimental results of the present inventors, at a temperature of about 350 ° C., the damage layer 28
It was found that there was no effect of restoring and that a temperature of 400 ° C. or higher was required. Conversely, the processing temperature is set to 450 °
C or more, the aluminum film 22 becomes the silicon substrate 1
2, a spike phenomenon occurs. Therefore, it is necessary to determine a condition under which no spike occurs.
【0029】この条件出しについては、処理温度や処理
時間をそれぞれ振った複数のサンプルに対して、表面エ
ッチングを行った後、走査型電子顕微鏡(SEM:Scan
ningElectron Microscope)を使ってアルミニウムのス
パイクがシリコン基板に入っているか否かを観察するこ
とにより、処理温度の最適パラメータを求めるものであ
る。この走査型電子顕微鏡は、集束された電子線を試料
(ここでは、シリコン基板)表面上で走査して、試料の
各走査点から放出される電子を検出器で受けて増幅し、
これを試料上の走査と同期させてブラウン管等に映し出
すことにより観察することができる。その観察の結果、
熱処理工程における処理温度が400°C〜450°C
で、熱処理時間が30分〜60分であれば、ダメージ層
28を回復させつつ、アルミニウムのスパイクの発生が
抑えられることが分かった。例えば、上記複数のサンプ
ルのうち、420°Cの処理温度を45分間熱処理した
サンプルについて、アルミニウムのスパイクが発生して
いないことが確認されているため、本実施の形態におけ
る熱処理工程では、これ以下の熱処理条件である420
°Cの処理温度で30分間程度の熱処理を施すようにし
た。これにより、図1に示されるアルミニウム膜22表
面のダメージ層28は、図2に見られるように除去(回
復)され、また、アルミニウムのスパイクがシリコン基
板に入るのを確実に防止することができる。In order to determine these conditions, a plurality of samples having different processing temperatures and processing times are subjected to surface etching, and then subjected to a scanning electron microscope (SEM: Scan).
By using a ningElectron Microscope) to observe whether or not aluminum spikes are in the silicon substrate, the optimum parameters for the processing temperature are determined. This scanning electron microscope scans a focused electron beam on the surface of a sample (here, a silicon substrate), receives electrons emitted from each scanning point of the sample by a detector, and amplifies the electrons.
This can be observed by projecting this on a cathode ray tube or the like in synchronization with scanning on the sample. As a result of that observation,
The processing temperature in the heat treatment process is 400 ° C to 450 ° C
It was found that when the heat treatment time was 30 minutes to 60 minutes, the spikes of aluminum were suppressed while the damaged layer 28 was recovered. For example, among the plurality of samples, it has been confirmed that spikes of aluminum have not occurred in a sample heat-treated at a processing temperature of 420 ° C. for 45 minutes. 420 which is the heat treatment condition of
The heat treatment was performed at a processing temperature of ° C for about 30 minutes. Thus, the damaged layer 28 on the surface of the aluminum film 22 shown in FIG. 1 is removed (recovered) as shown in FIG. 2, and the spikes of aluminum can be reliably prevented from entering the silicon substrate. .
【0030】そして、図3に示されるように、シリコン
基板12の裏面を研磨して基板の厚さを300〜400
μmとした後(裏面研磨工程)、ドレイン電極となるメ
タルデポ前にシリコン基板12を希フッ酸(HF)溶液
で洗浄する(前洗浄工程)。この前洗浄工程は、通常、
フッ化水素(HF)溶液を50〜100:1の割合で希
釈した希フッ酸溶液を用いて、10〜30秒程度の洗浄
時間で行われる。この洗浄工程により、シリコン基板1
2の裏面側のメタルデポ面に生成された自然酸化膜等を
除去することができる。Then, as shown in FIG. 3, the back surface of the silicon substrate 12 is polished to reduce the thickness of the substrate to 300 to 400.
After the thickness is set to μm (backside polishing step), the silicon substrate 12 is washed with a dilute hydrofluoric acid (HF) solution before the metal deposition serving as the drain electrode (prewashing step). This pre-cleaning step is usually
The cleaning is performed for about 10 to 30 seconds using a diluted hydrofluoric acid solution obtained by diluting a hydrogen fluoride (HF) solution at a ratio of 50 to 100: 1. This cleaning step allows the silicon substrate 1
It is possible to remove a natural oxide film or the like formed on the metal deposition surface on the back surface side of No. 2.
【0031】この洗浄工程終了後は、シリコン基板12
の裏面側のメタルデポ面にドレイン電極であるTi(チ
タン)/Ni(ニッケル)/Ag(銀)、又はTi/N
i/Au(金)から成る金属膜が形成される。After the completion of the cleaning step, the silicon substrate 12
Ti (titanium) / Ni (nickel) / Ag (silver) or Ti / N
A metal film made of i / Au (gold) is formed.
【0032】上述したように、従来例の場合は、前洗浄
工程においてパッド開口部20のアルミニウム膜22が
変色していたが、本実施の形態では、前洗浄工程以前に
行われる熱処理工程によりアルミニウム膜22表面のダ
メージ層28が除去されるため、希フッ酸溶液と反応し
て表面荒れを起こすようなことが無くなり、パッド開口
部20の変色の発生を防止することができる。As described above, in the conventional example, the aluminum film 22 of the pad opening 20 was discolored in the pre-cleaning step, but in the present embodiment, the aluminum film 22 is subjected to the heat treatment step performed before the pre-cleaning step. Since the damaged layer 28 on the surface of the film 22 is removed, the surface of the film 22 does not react with the diluted hydrofluoric acid solution to cause surface roughness, and discoloration of the pad opening 20 can be prevented.
【0033】また、上記実施の形態によれば、熱処理工
程における処理温度を400°C〜450°Cとし、処
理時間を30分〜60分の範囲内で行うようにしたた
め、ダメージ層28が除去されるとともに、アルミニウ
ムのシリコン基板へのスパイクの発生が防止され、製品
の歩留りを向上させることができる。According to the above embodiment, the processing temperature in the heat treatment step is set to 400 ° C. to 450 ° C., and the processing time is set in the range of 30 minutes to 60 minutes. At the same time, the occurrence of spikes on the silicon substrate of aluminum can be prevented, and the yield of products can be improved.
【0034】以上、本発明者によってなされた発明を好
適な実施の形態に基づき具体的に説明したが、本発明は
上記のものに限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。Although the invention made by the inventor has been specifically described based on the preferred embodiments, the invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the invention. It goes without saying that it is possible.
【0035】例えば、上記実施の形態においては、パワ
ーMOSデバイスについての例を記したが、必ずしもこ
れに限定されるものではなく、パワーMOSデバイス以
外の半導体装置であっても、金属膜をドライエッチング
した後にHF溶液等による溶液洗浄が行われるプロセス
のある半導体装置であればその金属膜表面が変色する可
能性があるため、同様に適用することが可能である。For example, in the above embodiment, an example of a power MOS device has been described. However, the present invention is not limited to this. Even in a semiconductor device other than a power MOS device, a metal film is dry-etched. If the semiconductor device has a process in which solution cleaning with an HF solution or the like is performed after that, there is a possibility that the surface of the metal film is discolored.
【0036】また、上記実施の形態においては、パッド
開口部の金属膜にアルミニウム(Al)を用いたため、
熱処理工程における最適な処理温度を400°C〜45
0°Cとし、処理時間を30分〜60分としたが、これ
らの条件は普遍的なものではなく、使用する金属膜に応
じて異なるので、各金属膜毎に条件出しを行い、当該金
属膜に応じた条件下で熱処理を行ってダメージ層の回復
等を行うようにすれば良い。In the above embodiment, since aluminum (Al) is used for the metal film of the pad opening,
The optimal processing temperature in the heat treatment process is 400 ° C to 45 ° C.
The temperature was set to 0 ° C., and the processing time was set to 30 minutes to 60 minutes. However, these conditions are not universal, and differ depending on the metal film to be used. A heat treatment may be performed under conditions appropriate for the film to recover the damaged layer.
【0037】[0037]
【発明の効果】請求項1記載の発明の半導体装置の製造
方法によれば、パッド形成工程と研磨工程との間に金属
膜表面のダメージを回復させる熱処理工程を行っている
ので、その後の研磨工程で溶液洗浄が行われても金属膜
表面のダメージが除去されて洗浄溶液と反応しなくな
り、配線接続用の金属膜の変色を防止することができ
る。According to the method of manufacturing a semiconductor device according to the first aspect of the present invention, a heat treatment step for recovering damage to the surface of the metal film is performed between the pad forming step and the polishing step. Even if solution cleaning is performed in the process, damage to the surface of the metal film is removed and the metal film does not react with the cleaning solution, and discoloration of the metal film for wiring connection can be prevented.
【0038】請求項2記載の発明の半導体装置の製造方
法によれば、金属膜をアルミニウムとし、パッド形成工
程と研磨工程との間の熱処理工程で400°C〜450
°Cの範囲で熱処理しているので、アルミニウム膜表面
のダメージを回復させて変色が防止されるとともに、ア
ルミニウムの基板へのスパイクが発生しないようにする
ことができる。According to the method of manufacturing a semiconductor device of the present invention, the metal film is made of aluminum and the heat treatment step between the pad forming step and the polishing step is performed at a temperature of 400 ° C. to 450 ° C.
Since the heat treatment is performed in the range of ° C., damage to the surface of the aluminum film can be recovered to prevent discoloration, and spikes of aluminum to the substrate can be prevented.
【図1】本発明の半導体装置の製造方法の一実施の形態
の半導体装置の製造方法のパッド形成工程中の酸化膜ド
ライエッチング工程終了後の素子断面図。FIG. 1 is an element cross-sectional view after an oxide film dry etching step in a pad forming step of a semiconductor device manufacturing method according to an embodiment of the present invention;
【図2】本発明の半導体装置の製造方法の一実施の形態
の半導体装置の製造方法の熱処理工程終了後の素子断面
図。FIG. 2 is a cross-sectional view of an element after a heat treatment step in a method for manufacturing a semiconductor device according to an embodiment of the present invention;
【図3】本発明の半導体装置の製造方法の一実施の形態
の半導体装置の製造方法の裏面メタルデポ工程終了後の
素子断面図。FIG. 3 is a cross-sectional view of an element after a back metal deposition step in the method of manufacturing a semiconductor device according to one embodiment of the present invention;
【図4】本発明の半導体装置の製造方法の一実施の形態
の半導体装置の製造方法に関連する縦型パワーMOS
FETの製造工程のうちの一部の工程フローを示す図。FIG. 4 is a vertical power MOS related to a method of manufacturing a semiconductor device according to an embodiment of the present invention;
The figure which shows the part process flow of the manufacturing process of FET.
【図5】従来のパワーMOSデバイスの製造工程のうち
の一部の工程フローを示す図。FIG. 5 is a view showing a part of a process flow of a conventional power MOS device manufacturing process.
10 縦型パワーMOS FET(半導体素子) 12 シリコン基板(基板) 22 アルミニウム膜(金属膜) 28 ダメージ層(ダメージ) 30 ドレイン電極(配線) Reference Signs List 10 vertical power MOS FET (semiconductor element) 12 silicon substrate (substrate) 22 aluminum film (metal film) 28 damage layer (damage) 30 drain electrode (wiring)
Claims (2)
くとも配線が形成され、該基板の他面には半導体素子の
配線接続用の金属膜が形成される半導体装置の製造方法
において、前記基板の他面に配線接続用の金属膜を形成
後、該金属膜表面に形成された酸化膜をドライエッチン
グにより除去するパッド形成工程と、前記金属膜表面の
ダメージを回復させる熱処理工程と、前記基板の一面に
配線を形成する前に該基板の配線形成面を研磨して溶液
洗浄を行う研磨工程と、順次行うことを特徴とする半導
体装置の製造方法。1. A method of manufacturing a semiconductor device, comprising: forming at least a wiring which is a part of a semiconductor element on one surface of a substrate; and forming a metal film for wiring connection of the semiconductor element on the other surface of the substrate. After forming a metal film for wiring connection on the other surface of the substrate, a pad forming step of removing an oxide film formed on the surface of the metal film by dry etching, a heat treatment step of recovering damage to the surface of the metal film, A method of manufacturing a semiconductor device, comprising: a step of polishing a wiring-formed surface of a substrate to form a solution cleaning before forming a wiring on one surface of the substrate;
前記熱処理工程は、400°C〜450°Cの温度範囲
で熱処理することを特徴とする請求項1記載の半導体装
置の製造方法。2. The method according to claim 1, wherein the metal film is made of aluminum.
The method according to claim 1, wherein the heat treatment is performed in a temperature range of 400 ° C. to 450 ° C. 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06216397A JP3647187B2 (en) | 1997-02-28 | 1997-02-28 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06216397A JP3647187B2 (en) | 1997-02-28 | 1997-02-28 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10242075A true JPH10242075A (en) | 1998-09-11 |
JP3647187B2 JP3647187B2 (en) | 2005-05-11 |
Family
ID=13192183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06216397A Expired - Fee Related JP3647187B2 (en) | 1997-02-28 | 1997-02-28 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3647187B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100707010B1 (en) * | 1999-12-29 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | Method for manufacturing tft-lcd |
JP2011054624A (en) * | 2009-08-31 | 2011-03-17 | Sanyo Electric Co Ltd | Semiconductor device and method of manufacturing the same |
CN110034016A (en) * | 2019-03-25 | 2019-07-19 | 华中科技大学 | A kind of semiconductor chip front aluminium layer solderableization method |
JP2020102547A (en) * | 2018-12-21 | 2020-07-02 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
-
1997
- 1997-02-28 JP JP06216397A patent/JP3647187B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100707010B1 (en) * | 1999-12-29 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | Method for manufacturing tft-lcd |
JP2011054624A (en) * | 2009-08-31 | 2011-03-17 | Sanyo Electric Co Ltd | Semiconductor device and method of manufacturing the same |
JP2020102547A (en) * | 2018-12-21 | 2020-07-02 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
CN110034016A (en) * | 2019-03-25 | 2019-07-19 | 华中科技大学 | A kind of semiconductor chip front aluminium layer solderableization method |
Also Published As
Publication number | Publication date |
---|---|
JP3647187B2 (en) | 2005-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6475893B2 (en) | Method for improved fabrication of salicide structures | |
US5707901A (en) | Method utilizing an etch stop layer | |
US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
JP3104689B2 (en) | Method for forming silicide layer and method for manufacturing semiconductor device | |
JP3647187B2 (en) | Manufacturing method of semiconductor device | |
JP3993820B2 (en) | Method for forming element isolation film of semiconductor element | |
JP2007123548A (en) | Manufacturing method for semiconductor device | |
KR20230118539A (en) | Method of forming semiconductor-on-insulator(soi) substrate | |
JP3163996B2 (en) | Method for manufacturing semiconductor device | |
JPH07161808A (en) | Manufacture of semiconductor device | |
JPS62133713A (en) | Formation of electrode and electrode thereof | |
US6743715B1 (en) | Dry clean process to improve device gate oxide integrity (GOI) and reliability | |
JP5018607B2 (en) | Manufacturing method of semiconductor device | |
US20020034867A1 (en) | Method for manufacturing self-aligned silicide layer | |
JPH10125688A (en) | Manufacture of semiconductor device | |
JP3065153B2 (en) | Method for manufacturing grid line of semiconductor integrated circuit device | |
KR102564123B1 (en) | Method of forming semiconductor-on-insulator(soi) substrate | |
JPH1064841A (en) | Method for manufacturing semiconductor device | |
JP3415537B2 (en) | Method for manufacturing thin film transistor | |
JPH088262A (en) | Manufacture of semiconductor device | |
JP3344051B2 (en) | Method for manufacturing thin film transistor | |
JP2808933B2 (en) | Method for manufacturing semiconductor device | |
CN112071742A (en) | Method for manufacturing semiconductor device | |
CN112133626A (en) | Manufacturing method of metal hard mask and wafer | |
JPH0547830A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050208 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080218 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110218 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |